DE102010043661A1 - Vorrichtung zum Testen und HIL-Simulator - Google Patents

Vorrichtung zum Testen und HIL-Simulator Download PDF

Info

Publication number
DE102010043661A1
DE102010043661A1 DE102010043661A DE102010043661A DE102010043661A1 DE 102010043661 A1 DE102010043661 A1 DE 102010043661A1 DE 102010043661 A DE102010043661 A DE 102010043661A DE 102010043661 A DE102010043661 A DE 102010043661A DE 102010043661 A1 DE102010043661 A1 DE 102010043661A1
Authority
DE
Germany
Prior art keywords
hil simulator
hil
serial bus
simulator
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102010043661A
Other languages
English (en)
Inventor
Susanne Köhl
Stefan Kriebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dspace GmbH
Original Assignee
Dspace GmbH
Dspace Digital Signal Processing and Control Engineering GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dspace GmbH, Dspace Digital Signal Processing and Control Engineering GmbH filed Critical Dspace GmbH
Priority to DE102010043661A priority Critical patent/DE102010043661A1/de
Priority to CN2011200432670U priority patent/CN202183045U/zh
Publication of DE102010043661A1 publication Critical patent/DE102010043661A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00—Systems involving the use of models or simulators of said systems
    • G05B17/02—Systems involving the use of models or simulators of said systems electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23446—HIL hardware in the loop, simulates equipment to which a control module is fixed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung zum Testen mindestens eines elektronischen Steuergerätes (ECU), wobei diese Vorrichtung – zumindest eine Rechnereinheit (CN) zur Ausführung zumindest eines Umgebungsmodells, und – zumindest eine Signal-Erzeugungskarte (SGB) zur Bereitstellung von zumindest einem Signal für das elektronische Steuergerät (ECU), und – zumindest einen seriellen Bus (IOCN) zur bidirektionalen Datenübertragung von der Rechnereinheit (CN) zur Signal-Erzeugungskarte (SGB) beziehungsweise umgekehrt aufweist, und wobei sowohl die Rechnereinheit (CN) als auch die Signalerzeugungskarte (SGB) jeweils zumindest eine Schnittstelle (12a, 12b) zu dem seriellen Bus aufweisen, und wobei diese Schnittstellen (12a, 12b) vorgesehen und eingerichtet sind, um Zeitsynchronisations-Nachrichten als auch Winkelsynchronisations-Nachrichten zu empfangen und/oder zu senden. Desweiteren betrifft die Erfindung einen HIL-Simulator der diese Vorrichtung umfasst.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Vorrichtung zum Testen mindestens eines elektronischen Steuer- und/oder Regelgerätes, wobei im weiteren Text sowohl ein eigentliches Steuergerät als auch ein Regelgerät als Steuergerät bezeichnet wird. Desweiteren betrifft die Erfindung einen HIL-Simulator.
  • Stand der Technik
  • Aus dem Stand der Technik sind Vorrichtungen zum Testen, insbesondere solche, die als HIL-Simulator ausgestaltet sind, bekannt und werden insbesondere für den Test von Steuergeräten eingesetzt.
  • HIL-Simulatoren, die in der Fachwelt oft nur als „Simulator” oder kurz als „HIL” bezeichnet werden, umfassen jeweils zumindest eine Rechnereinheit, wobei die Rechnereinheit (englisch: computation node) beziehungsweise die Rechnereinheiten insbesondere die Aufgabe haben, sogenannte Modelle (die oft zumindest ein Umgebungsmodell umfassen) auszuführen, die eine Umgebung eines elektronischen Gerätes oder eines komplexeren technischen Systems zumindest teilweise nachbilden.
  • Die Abkürzung „HIL” (abgeleitet aus der englischen Wortgruppe: „hardware in the loop”) ist ein internationaler, insbesondere auch im deutschen Sprachraum verwendeter, Fachbegriff für eine Testmethode, bei der ein „eingebettetes System” (Abkürzung: „ES”), insbesondere ein elektronisches Steuergerät (ECU), oder ein mechatronisches Modul über seine Eingänge und Ausgänge an ein angepasstes Gegenstück, das oft als HIL-Simulator bezeichnet wird, und zur Nachbildung der realen Umgebung des eingebetteten Systems dient, angeschlossen ist. Während des Tests des eingebetteten Systems ES werden also zumindest ein Teil der Eingangssignale für das ES von dem HIL-Simulator bereitgestellt und zumindest ein Teil der Ausgangssignale des ES an den HIL-Simulator gesendet.
  • Beispielsweise kann mittels eines Umgebungsmodells, das auf einem HIL-Simulator ausgeführt wird, das zeitliche Verhalten der Umgebung des zu testenden Systems nachgebildet werden. Soll z. B. ein HIL-Simulator ein eingebettetes System, insbesondere ein Steuergerät (ECU), testen, dann ist der HIL-Simulator als zumindest teilweise Nachbildung der realen Umgebung des Steuergerätes ausgestaltet. Der HIL-Simulator kann also in diesem Fall über seine die Ein- und Ausgänge bzw. bidirektionale Kommunikationskanäle mit dem Steuergerät kommunizieren und somit als angepasstes Gegenstück des Steuergerätes fungieren.
  • Die HIL-Simulation muss meist in Echtzeit ablaufen und wird in der Entwicklung benutzt, um Entwicklungszeiten zu verkürzen und Kosten zu sparen. Insbesondere lassen sich wiederkehrende Abläufe simulieren und/oder automatisieren. Dies hat den Vorteil, dass eine neue Entwicklungsversion eines Steuerungs- oder Regelungsprogramms unter den gleichen Kriterien getestet werden kann, wie die Vorgängerversion. Somit kann detailliert nachgewiesen werden, ob ein Fehler beseitigt wurde oder nicht (Fehlernachtest, engl. re-testing).
  • Die Tests an realen Systemen (bspw. ein Bremssysteme eines Kraftfahrtzeugs) lassen sich dadurch stark verringern und zusätzlich lassen sich Systemgrenzen ermitteln, ohne das reale System und dessen Nutzer (z. B. Auto und Fahrer) zu gefährden.
  • Die HIL-Simulation ist immer nur eine Vereinfachung der Realität und kann den Test am realen System deshalb nicht ersetzen. Falls zu große Diskrepanzen zwischen der HIL-Simulation und der Realität auftreten, sind die zugrundeliegenden Modelle in der Simulation zu stark vereinfacht. Dann müssen die Simulations-Modelle weiterentwickelt werden.
  • Bevor auf die Details der Erfindung eingegangen wird, sollen zunächst einige Aspekte der Entwicklung von Steuergeräten und zugehöriger Entwicklungswerkzeuge beleuchtet werden, weil diese Aspekte ein besseres Verständnis der Erfindung ermöglichen.
  • Die Voraussetzung für eine Simulation einer Regelstrecke (englisch: plant) für ein Steuergerät ECU mit einem HIL-Simulator ist die Existenz eines Umgebungsmodells, das oft auch als Streckenmodell bezeichnet wird. Dieses Umgebungsmodell für einen HIL-Simulator wird häufig mit Hilfe eines durch eine grafische Modellierungsumgebung erstellten Blockdiagramms, dessen Blöcke durch Signallinien zur Übertragung von Signalen verbunden werden, repräsentiert. Ein Beispiel für eine der verbreiteten graphischen Entwicklungs-umgebungen zur Erstellung graphischer Programme ist das Produkt Simulink des US-Unternehmens The MathWorks. Einzelheiten zu diesem Produkt können dem Internet unter www.mathworks.com oder www.mathworks.com/products/simulink entnommen werden.
  • Bekannte alternative Repräsentationen für ein Umgebungsmodell sind aber insbesondere auch Computerprogramme, die entweder mittels einer höheren, nicht-graphischen Programmiersprache, wie beispielsweise der Programmiersprache C++, erstellt wurden, oder zwar mittels einer graphischen Programmiersprache erstellt wurden, wobei die hiermit erstellten Modelle aber beispielsweise neben oder alternativ zu Signalfluss-Diagrammen auch Kontrollflussdiagramme aufweisen.
  • Weitere bekannte Entwicklungsumgebungen zur Erstellung von Umgebungsmodellen bzw. Regelstreckenmodellen weisen die Optionen auf, nicht-graphische Umgebungsmodelle bzw. deren Teile mit graphischen Umgebungsmodellen bzw. deren Teilen zu kombinieren, wobei beispielsweise die graphischen Modellanteile Signalfluss- und/oder Kontrollfluss-Diagramme und/oder nicht-kausale Diagramme, die also weder Signalfluss- noch Kontrollfluss-Diagramme sind, aufweisen.
  • Die Regelungsalgorithmen, die zur Ausführung auf einem Steuergerät ECU vorgesehen sind, werden häufig unter Verwendung einer o. g. grafischen Modellierungsumgebung entwickelt, wobei als Ergebnis der Funktionsentwicklung für das Steuergerät insbesondere ein sogenanntes Funktions-Steuerungsprogramm erzeugt wird.
  • Verfahren zur automatischen oder teilautomatisierten Erzeugung von Programmen für Steuerungssysteme unter Verwendung von Blockdiagrammen aus grafischen Modellierungsumgebungen sind aus der Praxis bekannt und werden vor allem in angewandter Forschung und industrieller Entwicklung in dem weiten Feld der Entwicklung und dem Einsatz elektronischer Steuerungssysteme verwendet, insbesondere in den Bereichen Mechatronik, automotive Anwendungen (hier werden Steuerungssysteme vorzugsweise als Steuergeräte bezeichnet), in der Luft- und Raumfahrt, in Anlagen- und Verfahrenstechnik und sonstigen technischen Gebieten, in denen im weitesten Sinne Prozesssteuerungsaufgaben gelöst werden müssen.
  • Der Begriff ”Steuerungssystem” wird im folgenden als umfassende Bezeichnung für eine technische Einrichtung verwendet, die im Wesentlichen für oben beschriebene Aufgaben (Messen, Steuern, Regeln, Kalibrieren) in den genannten Feldern eingesetzt wird; im weiteren Sinne kann es sich generell um ein elektronisches, programmsteuerbares System handeln. Der Begriff ist nicht auf das beschränkt, was im systemtheoretischen Sinne einengend als Steuerung definiert wird. Nachfolgend wird auf einen Regler als Beispiel für ein Steuerungssystem Bezug genommen.
  • Zur Herleitung und Erläuterung des Erfindungsgedankens ist es hilfreich, grundlegende Begriffe und typische Arbeitsprozesse auf diesem Gebiet zunächst zu erläutern. Das Endziel der planmäßigen Steuerung eines beliebigen technischen Prozesses wird im wesentlichen über die – oder einen Teil der – folgenden Stationen erreicht: Reglerentwurf durch Simulation (Funktions-Entwicklung), Test des Regelungskonzepts im realen Prozess mit einem leistungsfähigen Entwicklungs-Steuerungssystems (Rapid Control Prototyping, RCP), (automatisiertes) Übertragen des Regelungsalgorithmus auf ein Produktions-Steuergerät, Test des Regelungsalgorithmus mit dem Serien-Steuergerät in einer teilweise oder vollständig simulierten Außenwelt (Hardware-in-the-Loop Test, HIL) und letztendlich Feinabstimmung der Regelungsparameter unter Verwendung eines Serien-Steuergeräts durch die sogenannte Kalibrierung.
  • In der Funktions-Entwicklung wird mit Hilfe einer computergestützten grafischen Modellierungsumgebung zunächst ein mathematisches Modell des zu beeinflussenden oder zu untersuchenden technischen Prozesses sowie des einzusetzenden Reglers erstellt. Üblicherweise erfolgt die Modellierung in diesen grafischen Umgebungen mit den Mitteln der aus der Systemtheorie bekannten Blockschaltbilddarstellung, bei der einzelnen Blöcken eine bestimmte mathematische Funktionalität zukommt, von simplen algebraischen Operationen bis hin zu kompliziertem dynamischen Verhalten. Blöcke eines Blockdiagramms werden durch Signallinien miteinander verbunden, und eingangsseitige Signale eines Blocks werden bei der Übertragung durch einen solchen Block beispielsweise miteinander verknüpft und/oder ihnen wird ein bestimmtes Zeitverhalten aufgeprägt, und die Ergebnisse dieser Transformationen werden im allgemeinen durch ausgangsseitige Signale für eine weitere Verwendung ausgegeben.
  • Die Modellierungsumgebungen bieten häufig neben der reinen Modellerstellung auch die Möglichkeit der numerischen Simulation des Blockdiagramms, und so ist es beispielsweise möglich, mit Hilfe eines Prozessmodells verschiedene Regelungsalgorithmen durch Simulation, ohne physikalische Verbindung zum realen Prozess, zu entwerfen und auszutesten. Dieser abstrakte Teil eines Modells/Blockdiagramms wird im Folgenden als Funktions-Modell bezeichnet.
  • Zum Einsatz des in der Simulation entwickelten Regelungskonzepts im realen Prozess muss der Regelalgorithmus in ein Programm für ein Steuerungssystem, das mit dem zu steuernden Prozess über entsprechende I/O-Geräte verbunden ist, übertragen und durch Anweisungen ergänzt werden, um die I/O-Geräte überhaupt ansprechen zu können.
  • Unter I/O-Gerät wird im Rahmen der Lehre dieser Erfindung eine große Bandbreite an möglichen technischen Geräten mit einer oder mehreren Außenwelt-Schnittstellen verstanden. Neben den üblichen Geräten mit analogen und digitalen Ein- und Ausgabekanälen zählen dazu u. a. auch Geräte mit intelligenter Signalverarbeitung zum Pre- und Postprocessing von (Roh-)Daten, Datenbus-Module, Geräte zur Signalkonditionierung, aber z. B. auch Leistungsmodule. Ein I/O-Gerät kann gerätetechnisch eine separate Einheit bilden, die einer Rechnereinheit hinzugefügt werden kann (beispielsweise interner Bussteckplatz in der Rechnereinheit, Ankopplung über eine externe Kommunikations-schnittstelle), es kann aber auch untrennbarer Bestandteil einer Rechnereinheit sein, z. B. wenn in einem Prozessor I/O-Gerätefunktionalität integriert umgesetzt ist.
  • Die Lehre der Erfindung ist grundsätzlich auf keine spezielle gerätetechnische Ausführungsform beschränkt, oder von einer solchen abhängig.
  • Ein solches Programm, das sowohl funktionale Berechnungsanteile, z. B. aus dem Funktions-Modell, wie auch Anteile zur Beeinflussung von Hardwarekomponenten (z. B. I/O-Geräte) umfasst und auf einem HIL-Simulator oder auf einem Steuerungssystem (z. B. einem automotiven Steuergerät) betrieben werden kann, wird im Folgenden als Umgebungsmodell (wenn Ausführung auf einem HIL-Simulator vorgesehen ist) oder als Gesamt-Steuerungsprogramm oder als Gesamt-Steuerungsmodell bezeichnet.
  • In der Praxis werden die Modellierungsumgebung einerseits und das Umgebungsmodell oder Gesamt-Steuerungsprogramm andererseits häufig auf unterschiedlichen Rechnereinheiten betrieben: Modellierungsumgebungen werden üblicherweise auf PCs oder Workstations mit verbreiteten Standardbetriebssystemen ausgeführt und Umgebungsmodelle oder Gesamt-Steuerungsprogramme auf Rechnereinheiten, die mit einem Echtzeitbetriebssystem ausgestattet sind, um beispielsweise Regelungsaufgaben innerhalb eines vordefinierten Zeitintervalls ausführen zu können.
  • Die Übertragung des Umgebungsmodells oder Funktions-Modells, oder eines Teils hiervon, in ein ausführbares Programm für einen HIL-Simulator oder ein Steuerungssystem besteht, wie oben angedeutet, nicht nur aus der programmtechnischen Nachbildung der mathematischen Berechnungen (Funktions-Modell), sondern es müssen darüber hinaus die über die I/O-Geräte einzulesenden physikalischen Größen, wie auch die über die I/O-Geräte auszugebenden Stellgrößen in dem Gesamt-Steuerungsprogramms berücksichtigt und entsprechende Funktionsaufrufe an geeigneter Stelle im Programmverlauf vorgesehen werden, die z. B. entsprechende Softwarebibliotheken mit Treiber-Funktionalität für die I/O-Geräte benutzen.
  • Die Bewältigung dieser Aufgabe durch Handprogrammierung ist ausgesprochen fehleranfällig, zeitaufwendig, kostenintensiv und wird in der Praxis daher weitestgehend automatisiert, indem schon in der Modellierungsumgebung die Schnittstellen zu den I/O-Geräten modelliert werden. Zu diesem Zweck werden ergänzende Blockbibliotheken zur Beschreibung der I/O-Geräte bzw. der I/O-Karten des HIL-Simulators und/oder des Steuerungssystems benutzt, wobei verschiedene Blöcke unterschiedliche I/O-Geräte, Komponenten von ihnen (z. B. Kanäle von Digital-Analog-Wandlern, digitale I/O-Kanäle) und z. T. komplexe parametrierbare Module (z. B. Datenbusse und Definition der durch sie übertragenen Nachrichten und ihres Timingverhaltens, Generierung/Analyse von Signalverläufen durch digitale Signalprozessoren) repräsentieren, deren Eigenschaften in der Modellierungsumgebung bzw. dem Blockdiagramm, z. B. durch Dialogfenster oder ähnliche Mittel, einstellbar sind.
  • Der Anteil eines Blockdiagramms, der im weitesten Sinne den Einsatz von I/O-Geräten bzw. der I/O-Karten spezifiziert, wird im Folgenden mit I/O-Modell und die in diesem Modellteil verwendeten Blöcke als I/O-Blöcke bezeichnet. Zu den I/O-Blöcken sollen all jene Blöcke gezählt werden, die zur Beeinflussung von Hardware-Komponenten verwendet werden, selbst wenn es schwerpunktmäßig keine I/O-Geräte sind (z. B. reine Rechnereinheiten in Multiprozessorsystemen oder Rechnereinheiten als Bestandteil intelligenter I/O-Geräte, die zur Bewältigung ihrer Aufgaben beispielsweise auf Slave-Prozessoren zurückgreifen).
  • Einige bekannte Entwicklungsumgebungen zur Erstellung eines Umgebungsmodells oder eines Reglermodells sehen vor, dass I/O-Blöcke beispielsweise mit den Signallinien verbunden oder in die Signallinien eingefügt werden, deren Signale durch die I/O-Geräte bzw. I/O-Karten des Steuerungssystems oder des HIL-Simulators ausgegeben oder eingelesen werden sollen. Aus diesem Grund sind in diesen Entwicklungsumgebungen Funktions-Modell und I/O-Modell in dem oben beschriebenen Verfahren miteinander verwoben, auch wenn die hier gemachte begriffliche Trennung eventuell den Eindruck zweier sauber voneinander trennbarer/getrennter Modellteile vermittelt.
  • Mit Hilfe eines Übersetzungsprogramms ist es dann möglich, das Blockdiagramm, oder Teile von ihm, in ein auf dem Steuerungssystem ausführbares Gesamt-Steuerungsprogramms zu überführen, häufig mit dem Zwischenschritt der Codegenerierung aus dem Blockdiagramm, anschließender Kompilierung des Codes durch einen für das Steuerungssystem bzw. für die Rechnereinheit des HIL-Simulators geeigneten Compiler und ggf. dem Linken benötigter Software-Module zu einer ausführbaren Einheit. Blockdiagramme können auch durch ein geeignetes Übersetzungsprogramm in eine Interpreter-Sprache überführt werden, das von einem korrespondierenden Interpreter ausgeführt wird. Die hierzu benötigten Werkzeuge können Bestandteil der Modellierungsmgebung sein, sie können aber auch separate Anwendungen darstellen, wobei Informationen über das Blockdiagramm dann z. B. dateibasiert ausgetauscht oder aber Programmierschnittstellen der Modellierungsmgebung verwendet werden.
  • Gängige Praxis ist es, eine separate Rechnereinheit (Hostrechner) zum Betrieb der Modellierungsumgebung und des Übersetzungsprogramms und die Rechnereinheit zum Betrieb des Gesamt-Steuerungsprogramms bzw. des Umgebungsmodells (auf dem Zielrechner bzw. auf der Rechnereinheit eines HIL-Simulators) durch Kommunikations-schnittstellen miteinander zu verbinden, mit dem Vorteil, dass in der Modellierungsumgebung entwickelte Regelungskonzepte oder Konzepte zur Nachbildung der Regelstrecke inklusive einer entsprechenden Beschreibung der verwendeten I/O-Geräte bzw. I/O-Karten, ihrer Parametrierung und der durch sie übermittelten Signale aus dem Hostsystem vollautomatisiert in ein Umgebungsmodell bzw. in ein Gesamt-Steuerungsprogramm übertragen werden können.
  • Falls das Umgebungsmodell aber beispielsweise auf der Rechnereinheit des HIL-Simulators selbst und nicht auf einem separaten Hostrechner entwickelt und übersetzt wurde, erübrigt sich folglich die Übertragung vom Hostrechner auf die Rechnereinheit des HIL-Simulators. Die Rechnereinheit des HIL-Simulators kann in diesem Fall bspw. derart ausgestaltet sein, dass sie zwei Betriebssysteme unterstützt und ausgeführt. Beispielsweise kann hierbei für die Ausführung des Umgebungsmodells ein Echtzeit-Betriebssystem vorgesehen sein und für die Ausführung der Modellierungsumgebung, also zur Entwicklung des Umgebungs-modells, ein Standard-Betriebssystem, wie bspw. Microsoft Windows 7. Abhängig von den technischen Gegebenheiten kann es für manche Anwendungen der HIL-Simulation ausreichend sein, wenn sowohl für die Ausführung der Modellierungsumgebung als auch für die Ausführung des Umgebungsmodells eine Rechnereinheit vorgesehen ist, die lediglich mit einem Standard-Betriebssystem ausgestattet ist, welches also nicht zur Gattung der Echtzeit-Betriebssysteme gehört.
  • Sobald das Umgebungsmodell auf der Rechnereinheit des HIL-Simulators geladen ist und zumindest eine Auswahl aus der Menge der I/O-Kanäle der I/O-Geräte bzw. I/O-Karten des HIL-Simulators mit den korrespondierenden I/O-Anschlüssen der/des zu testenden Steuergeräte/s verbunden sind, kann die HIL-Simulation gestartet werden.
  • Das oben beschriebene Verfahren zusammen mit der Vernetzung der Systemkomponenten wird beispielsweise auch seit vielen Jahren erfolgreich im Bereich des Rapid-Control-Prototyping, also einer Methode zum schnellen Entwerfen, Umsetzen und Erproben bzw. Testen von Steuerungen und Regelungen eingesetzt. Vergleichbare Verfahren und vernetzte Architekturen von Rechnereinheiten und I/O-Geräten werden auch eingesetzt bei HIL-Tests, bei der alleinigen oder auch ergänzenden Durchführung von Messaufgaben (Datenakquisition) und bei der Kalibrierung von Regelungsparametern in abgeschlossenen Steuerungssystemen (z. B. Serien-Steuergeräte), in denen Rechnereinheit und zugeordnete I/O-Geräte oft in einer gerätetechnischen Einheit ausgeführt sind.
  • Systeme, die den oben beschriebenen Arbeitsprozess unterstützen, gehören zum Stand der Technik, von dem die Erfindung ausgeht (siehe beispielsweise dSPACE GmbH: Produktkatalog 2010; Produktdokumentation für dSPACE Release im Frühjahr 2010), insbesondere ”Real-Time Interface (RTI), Implementation Guide” (u. a. blockbasierte Modellierung von I/O-Geräten und Zielrechnern, Code-Generierung für diese Blockbibliotheken), TargetLink (u. a. Codegenerierung für (Serien-)Steuergeräte aus Blockdiagrammen); oder The MathWorks: Produktdokumentationen für Release 2010b, insbesondere MATLAB & Simulink (Umgebung zur mathematischen, blockbasierten Modellbildung und Simulation), „Real-Time Workshop, User's Guide” (Codegenerierung aus Blockdiagrammen), xPC Target (Blöcke für modellbasierte I/O-Gerätebeschreibung, Codegenerierung für I/O-Geräte, Echtzeitbetriebssystem für PC-Hardware).
  • Herkömmliche Vorrichtungen zum Testen mindestens eines elektronischen Steuergerätes und herkömmliche HIL-Simulatoren weisen Performance-Engpässe bei der Ausführung vergleichsweise komplexer Modelle, insbesondere komplexer Umgebungsmodelle, auf oder bieten aufgrund der Hardware-Architektur nur eine eingeschränkte Flexibilität bei der Hardware-Erweiterung oder räumlichen Hardware-Verteilung oder weisen einen anderen der bereits genannten Nachteile des Standes der Technik auf.
  • Beschreibung der Erfindung
  • Die Aufgabe der vorliegenden Erfindung ist somit, den Stand der Technik weiterzubilden bzw. Nachteile des Standes der Technik zumindest teilweise zu überwinden.
  • Die Aufgabe der Erfindung wird gelöst durch eine Vorrichtung mit den Merkmalen des Anspruchs 1.
  • Die Aufgabe der Erfindung wird des Weiteren gelöst durch einen HIL-Simulator mit den Merkmalen des Anspruchs 2.
  • Vorteilhafte Weiterbildungen des erfindungsgemäßen HIL-Simulators sind in den abhängigen Ansprüchen angegeben.
  • Anhand der Figuren, die bevorzugte Ausführungsformen des erfindungsgemäßen HIL-Simulators zeigen, wird die Erfindung nachfolgend weiter erläutert.
  • Die 1 und 2 zeigen beispielhaft und schematisch einige Module eines HIL-Simulators mit angeschlossenem Steuergerät ECU, sowie eine an dem HIL-Simulator angeschlossene Echtlast. In 3 wird schematisch anhand eines Beispiels das Zusammenwirken der HIL-Simulator-internen FRU, FR, FIU und PSB sowie der an dem HIL-Simulator angeschlossenen externen ECU verdeutlicht. Aus Übersichtlichkeitsgründen werden in den Figuren nicht sämtliche Module, Komponenten und Verbindungen gezeigt.
  • Die erfindungsgemäße Vorrichtung zum Testen mindestens eines elektronischen Steuergerätes ECU, weist zumindest eine Rechnereinheit CN zur Ausführung zumindest eines Umgebungsmodells, und zumindest eine Signal-Erzeugungskarte SGB zur Bereitstellung von zumindest einem Signal für das elektronische Steuergerät ECU, und zumindest einen seriellen Bus IOCN zur bidirektionalen Datenübertragung von der Rechnereinheit CN zur Signal-Erzeugungskarte SGB beziehungsweise umgekehrt auf, wobei sowohl die Rechnereinheit CN als auch die Signalerzeugungskarte SGB jeweils zumindest eine Schnittstelle 12a, 12b zu dem seriellen Bus aufweisen, und wobei diese Schnittstellen 12a, 12b vorgesehen und eingerichtet sind, um Zeitsynchronisations-Nachrichten als auch Winkelsynchronisations-Nachrichten zu empfangen und/oder zu senden.
  • Der erfindungsgemäße HIL-Simulator 1 umfasst eine Vorrichtung zum Testen mindestens eines elektronischen Steuergerätes ECU, wobei diese Vorrichtung zumindest eine Rechnereinheit CN zur Ausführung zumindest eines Umgebungsmodells, und zumindest eine Signal-Erzeugungskarte SGB zur Bereitstellung von zumindest einem Signal für das elektronische Steuergerät ECU, und zumindest einen seriellen Bus IOCN zur bidirektionalen Datenübertragung von der Rechnereinheit CN zur Signal-Erzeugungskarte SGB beziehungsweise umgekehrt aufweist, und wobei sowohl die Rechnereinheit CN als auch die Signalerzeugungskarte SGB jeweils zumindest eine Schnittstelle 12a, 12b zu dem seriellen Bus aufweisen, und wobei diese Schnittstellen 12a, 12b vorgesehen und eingerichtet sind, um Zeitsynchronisations-Nachrichten als auch Winkelsynchronisations-Nachrichten zu empfangen und/oder zu senden.
  • Bei einer bevorzugten Ausführungsform des erfindungsgemäßen HIL-Simulators 1, ist der serielle Bus IOCN eine Ethernetverbindung.
  • Eine weitere vorteilhafte Ausführungsform des HIL-Simulators 1 gemäß der Erfindung zeichnet sich dadurch aus, dass die Zeitsynchronisations-Nachrichten und/oder die Winkelsynchronisations-Nachrichten von zumindest einem Netzwerkprotokoll eines Netzwerkprotokollstapels des seriellen Busses umfasst sind.
  • Desweiteren kann vorgesehen sein, dass im HIL-Simulator 1 sowohl die Rechnereinheit CN als auch die Signal-Erzeugungskarte SGB vorgesehen und eingerichtet sind, um zwischen dem Empfang oder dem Versenden von mindestens zwei nacheinander via seriellem Bus IOCN übertragenen Zeitsynchronisations-Nachrichten oder Winkelsynchronisations-Nachrichten eine Weiterberechnung von Zeit- oder Winkelwerten durchzuführen.
  • Bevorzugt kann vorgesehen sein, dass bei dem HIL-Simulator 1 das für die Ausführung auf der Rechnereinheit CN vorgesehene Umgebungsmodell einen Modellteil zur Bereitstellung von Master-Datensätzen zur Zeit- und/oder eines Winkelberechnung aufweist, und die Rechnereinheit vorgesehen und eingerichtet ist, die Master-Datensätze auf den ersten seriellen Bus zu übertragen.
  • Eine weiter bevorzugte Weiterbildung des HIL-Simulators 1 kann derart gestalten sein, dass der HIL-Simulator zumindest eine Sammelschiene FR und eine Fehler-Weiterleitungseinrichtung FRU zur Herstellung einer schaltbaren Verbindung von zumindest einem Steuergerät-Anschluss E1, E2, E3, E4 des Steuergerätes ECU zu der Sammelschiene FR des HIL-Simulators 1 umfasst.
  • Dabei kann des weiteren eine Fehlereinbringungseinheit FIU vom HIL-Simulator 1 umfasst sein, wobei die Fehlereinbringungseinheit FIU vorgesehen und eingerichtet ist, um eine schaltbare Verbindung zu zumindest einer Sammelschiene FR herzustellen, und um unterschiedliche Fehlerzustände zu schalten.
  • Desweitere kann der erfindungsgemäße HIL-Simulator 1 eine Vorrichtung zum Zusammenfassen von Kanälen umfassen.
  • Außerdem kann der HIL-Simulator 1 eine Vorrichtung zur Restbus-Simulation aufweisen.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen HIL-Simulators ist vorgesehen, dass der HIL-Simulator vorgesehen und eingerichtet ist, um synchron oder unabhängig zu anderen Simulationen eine sogenannte Restbus-Simulation auszuführen, was im weiteren Text näher ausgeführt wird.
  • Eine wesentliche Voraussetzung für den sogenannten Verbundtest, also den Test mehrerer via Bus verbundener Steuergeräte, besteht in der Überwachung der Kommunikation zwischen den Steuergeräten, die mittels bekannter Busse und Busprotokolle wie beispielsweise CAN, LIN oder FlexRay etc. erfolgt.
  • Hier sind das Verhalten im Normalbetrieb, also wenn alle Steuergeräte des Steuergeräteverbundes vorhanden, am Bus angeschlossen und funktionsfähig sind, aber insbesondere auch im Fehlerfall, z. B. bei Ausfall eines Bus-Teilnehmers (insbesondere eines Steuergerätes) oder bei fehlerhaftem Inhalt der Bus-Botschaften oder bei elektrischen Fehlern (Kurzschlüssen) auf den Busleitungen, besonders wichtig und zu testen.
  • Werden spezifische Steuergeräte zunächst getrennt mittels des erfindungsgemäßen HIL-Simulators untersucht oder sind bei einem Verbundtest mehrerer Steuergeräte, die an einem Bus angeschlossen sind, noch nicht alle vorgesehenen Steuergeräte vorhanden, die später dem Verbund angehören werden, so wird die sogenannte Restbussimulation eingesetzt, bei der die fehlenden Busteilnehmer (insbesondere die fehlenden Steuergeräte) vom HIL-Simulator emuliert werden.
  • Zur Ausführung der Restbus-Simulation wird das entsprechende Bus-Interface des HIL-Simulators an den Bus des Steuergeräteverbundes angekoppelt. Es muss zudem vor der Ausführung der Tests die gesamte Kommunikation auf Basis der CAN- oder LIN- oder FlexRay-Datenbasis (einschließlich der Signalskalierungen) gemeinsam mit dem dynamischen Verhalten spezifiziert werden, z. B. unter Zuhilfenahme der Software MATLAB/Simulink® des US-Unternehmens The MathWorks.
  • Üblicherweise sind beim Test von Steuergeräten, die beispielsweise in Kraftfahrzeugen eingesetzt werden, häufig einige hundert Nachrichten und Tausende von Signalen zu berücksichtigen.
  • Eine der Aufgaben des erfindungsgemäßen HIL-Simulators kann also im Rahmen der Restbus-Simulation darin bestehen, Signale bzw. Nachrichten bereitzustellen, die von einem/mehreren Steuergerät/e „erwartet” und nach Empfang verarbeitet werden, wobei jedoch diese Signale bzw. Nachrichten nicht von einem weiteren oder mehreren weiteren Steuergeräten gesendet werden können, weil diese/s weitere Steuergerät/e beispielsweise für den betreffenden Test noch nicht bereitsteht/bereitstehen.
  • Der HIL-Simulator füllt somit die „Lücke” der fehlenden Signale bzw. Nachrichten, wobei diese „Lücke”, wie oben angedeutet, insbesondere deshalb vorliegen kann, weil ein normalerweise vorhandenes aber bei einem Testlauf (noch) nicht im Steuergeräteverbund befindliches Steuergerät dessen zu sendenden Signale und Nachrichten folglich nicht auf den Bus senden kann.
  • Unter der Voraussetzung, dass die Emulation der zu ersetzenden Signale und Nachrichten mittels des HIL-Simulators (der hierbei insbesondere die fehlenden Steuergeräte simuliert) zu einem Bus-Datenverkehr führt, der im Wesentlichen identisch ist, zu dem Datenverkehr der im Falle eines vollständigen Steuergeräteverbundes (ohne ein/mehrere fehlende/s oder funktionsunfähige/s Steuergerät/e) vorliegen würde, kann davon ausgegangen werden, dass es aus der Sicht der vorhandenen Steuergeräte keinen Unterschied macht, ob ein Signal bzw. eine Nachricht vom HIL-Simulator oder (in einem späteren Test) von einem Steuergerät stammt.
  • Der oben beschriebene prinzipielle Ablauf der Restbus-Simulation kann auf weitere Busse (neben CAN, LIN, FlexRay) im Wesentlichen übertragen werden. In Abhängigkeit von der geforderten Komplexität der Restbus-Simulation und der davon beeinflussten Herangehensweise kann folgende Kategorisierung vorgenommen werden:
    • – Eine sogenannte statische Restbus-Simulation zeichnet sich im Wesentlichen dadurch aus, dass vom HIL-Simulator feste, vordefinierte Werte (Daten) auf den Steuergeräte-Bus übertragen werden. Diese Werte sind in diesem Fall somit nicht in Abhängigkeit von der simulierten Umgebung des Steuergerätes veränderlich. Üblicherweise ist bei der statischen Restbussimulation im Verlauf der Simulation als einzige Einflussnahme lediglich vorgesehen, die Übertragung der vordefinierten Werte seitens des HIL-Simulators auf den Steuergeräte-Bus zu übertragen, die Übertragung zu wiederholen oder zu beenden.
    • – Eine sogenannte dynamische Restbus-Simulation zeichnet sich im Wesentlichen dadurch aus, dass die vom HIL-Simulator auf den Steuergerätebus zu übertragenden Werte (Daten) vor der Übertragung mittels eines auf dem HIL-Simulator ablaufenden Modells neu berechnet werden und zwar bevorzugt unter Berücksichtigung des jeweils vorliegenden Zustandes vorhandenen Steuergeräte und/oder deren Funktionalitäten.
  • Eine Restbus-Simulation mittels sogenanntem Replay zeichnet sich im Wesentlichen dadurch aus, dass vorab Daten eines ausgewählten Bus-Teilnehmers, beispielsweise Telegramme, die ein ausgewähltes Steuergerät auf einen Bus (z. B. einen CAN-Bus) überträgt, aufgezeichnet und bevorzugt in einer Datei gespeichert werden (z. B. in einem sogenannten Logfile) und anschließend die Daten des genannten ausgewählten Busteilnehmers mittels Auslesen dieser Datei von dem HIL-Simulator auf den Bus übertragen wird.
  • Alternativ ist es möglich, die Restbus-Simulation nicht von einem HIL-Simulator sondern von anderen elektronischen Geräten ausführen zu lassen.
  • Wie bereits an anderer Stelle dieses Textes beschrieben wurde, weist der HIL-Simulator gemäß einer bevorzugten Ausführungsform der Erfindung vorzugsweise eine Rechnereinheit (englisch: Computation Node), abgekürzt CN; eine Signal-Erzeugungskarte (englisch: Signal Generation Board), abgekürzt SGB; eine Strom- bzw. Spannungsversorgungs-Einheit (englisch: Power Supply oder Voltage Source); eine Schalterkarte (englisch: Power Switch Board), abgekürzt PSB, die vorzugsweise auch Schaltungselemente für eine Fehlereinbringungseinheit (englisch: Failure Insertion Unit), abgekürzt FIU, umfasst; eine Signal-Messkarte (englisch: Signal Measurement Board), abgekürzt SMB; und/oder ein Buskarte (englisch: Bus Board) auf.
  • Beispielhaft wird in diesem Zusammenhang auf die CN, die SGB, die SMB, die FIU und Buskarten verwiesen, die von der Anmelderin dieses Schutzrechtes entwickelt und vertrieben werden. Als CN eines HIL-Simulators kann beispielsweise eine Prozessorkarte oder ein PC bzw. ein Industrie-Computer fungieren. Ebenso können mehrere Computer oder mehrere Prozessorkarten gemeinsam oder eine vernetztes System aus mindestens einem Computer und mindestens einer separaten Prozessorkarte die Rechnereinheit CN gemeinsam bilden.
  • Je nach Auswahl können zwei oder mehr der Kanäle einer oder mehrerer SGB und/oder SMB zu einer Funktionseinheit zusammengefasst werden, wie im weiteren Text erläutert wird. Der HIL-Simulator kann grundsätzlich auch ohne PSB und/oder ohne FIU ausgestattet sein, jedoch würde dies in der Regel zu einem eingeschränkten Funktionsumfang des HIL-Simulator führen, wenn die diesbezüglichen Funktionen, nicht mittels anderer Systemkomponenten, wie bspw. durch periphere elektrischen Schaltungsanordnungen, die außerhalb des Simulators angeordnet sind, und bevorzugt eine Datenübertragungsverbindung zu einem CN und gegebenenfalls zu weiteren Karten des HIL-Simulators aufweisen, ersatzweise bereitgestellt werden.
  • Es kann optional vorgesehen sein, ein PSB, welches Schaltungselemente einer FIU umfasst derart zu gestalten, dass dieses PC-board ersetzbar ist durch eine Kombination eines PSBs ohne Schaltungselemente einerseits, mit einem separaten FIU-Board andererseits, jedoch geht die Separierung der Funktionselemente auf zwei separate Boards oft mit einem höheren räumlichen Platzverbrauch einher. Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen HIL-Simulators ist dieser mit einer Vorrichtung zum Zusammenfassen von Kanälen, ausgestattet, wobei mittels dieser Vorrichtung, die im weiteren Text als Zusammenfassungsvorrichtung, abgekürzt ZFV, bezeichnet ist, ausgewählte Kanäle zu einem zusammengesetzten Kanal vereinigt werden können.
  • Je nach Anwendungsbereich und technischer Gestaltung, insbesondere in Abhängigkeit von der Anzahl der zusammengefassten Kanäle, wird der Vorgang des Zusammenfassens von Kanälen in der Fachwelt teilweise als Kanalbündelung (englisch: Channel Bonding) bezeichnet.
  • Unter dem „zusammengesetzten Kanal” ist somit im Rahmen dieses Patentbegehrens ein Kanal zu verstehen, der mit der Zusammenschaltung bzw. mit der Verbindung von mindestens zwei Kanälen mittels einer Zusammenfassungsvorrichtung entsteht. Die Zusammenfassungsvorrichtung des HIL-Simulators ist jedoch bevorzugt nicht nur vorgesehen und eingerichtet, um Kanäle zusammenzufassen, sondern es gehört ebenfalls zum Funktionsumfang der Zusammenfassungsvorrichtung den bzw. die zusammengesetzten Kanal bzw. Kanäle wieder zu vereinzeln. Unter dem „Vereinzeln” ist somit die Abtrennung mindestens eines Kanals aus einem zusammengesetzten Kanal zu verstehen.
  • Ebenso wie die nicht zusammengesetzten („normalen”) Kanäle können auch die zusammenfassbaren Kanäle insbesondere vorgesehen und eingerichtet sein, um analoge oder digitale elektrische Signale bereitzustellen, um elektrischen Ströme und Spannungen für Aktoren oder Sensoren bereitzustellen, um Schalter für Stromkreise, insbesondere solche, deren maximaler zu übertragender Stromwert über einen definierten Wert (beispielsweise 1 Ampere) liegt, bereitzustellen, um einfache oder komplexe zeitgesteuerten und/oder winkelgesteuerte Strom- und oder Spannungsverläufe bereitzustellen, und/oder um ohmsche, induktive, kapazitive oder zusammengesetzte Lasten bereitzustellen, wobei im Rahmen dieses Schutzrechtbegehrens unter einer „zusammengesetzten Last” eine elektrische Last zu verstehen ist, die zusammengesetzt ist aus messbaren ohmschen und/oder induktiven und/oder kapazitiven Bestandteilen.
  • Vorzugsweise werden im HIL-Simulator zusammengesetzte elektrische Lasten bereitgestellt, die elektrische Kenngrößen, wie insbesondere einen ohmschen Widerstand, eine elektrische Kapazität und eine Induktivität aufweisen, die im Wesentlichen mit den elektrischen Kenngrößen der „echten Lasten” übereinstimmen, wobei hierbei unter einer „echten Last” insbesondere ein elektrisches Bauelement bzw. eine elektrische Baueinheit (bspw. ein Elektromotor, ein Piezoaktor oder ein Magnetventil) zu verstehen ist, das bzw. die vorgesehen ist bzw. sind, beispielsweise mit einem Steuergerät elektrisch und ggf. auch via Lichtleiter verbunden zu werden und bevorzugt auch Energie und/oder Daten zu verwerten, die dem Steuergerät entstammen.
  • Zudem können sowohl die nicht zusammengesetzten („normalen”) Kanäle als auch die zusammenfassbaren Kanäle insbesondere vorgesehen und eingerichtet sein, um um physikalischen Größen, wie insbesondere Ströme, Spannungen, Zeiten zwischen Ereignissen, Frequenzen etc. zu messen. Bevorzugt sind die einzelnen Kanäle voneinander galvanisch getrennt, können aber bevorzugt von der Zusammenfassungsvorrichtung wieder galvanisch verbunden werden.
  • Eine weitere bevorzugte Ausführungsform der Kanäle sieht vor, dass diese mittels elektronischen Schutzschaltungen zur Vermeidung einer Überlastung der Kanäle, insbesondere durch Ströme, die über den spezifizierten Werten liegen, geschützt werden.
  • Optional kann vorgesehen sein, anstelle oder zusätzlich zur elektronischen Schutzbeschaltung, eine oder mehrere Schmelzsicherungen oder selbstrücksetzende thermische Sicherungen (z. B. Multifuse-Sicherungen) oder elektromechanische Sicherungen zum Schutz der Kanäle vorzusehen.
  • Des Weiteren kann der erfindungsgemäße HIL-Simulator eine Konfigurations-Software und/oder ein konfigurierbares elektronisches Bauelement aufweisen, mittels der ein Auslöse-Grenzwert (englisch: trigger value) für elektronische Schutzschaltungen zur Absicherung der Kanäle einstellbar bzw. konfigurierbar ist. Optional kann ein Kanal mehrere Schutzvorrichtungen gegen Überlastung gleichzeitig aufweisen, wobei eine Kombination von mindestens zwei oder allen genannten Schutzvorrichtungen diesen Kanal schützen, nämlich die Schmelzsicherung und/oder die elektromechanische Sicherung und/oder die Software-seitig konfigurierbare Schutzschaltung und/oder die Hardware-seitig konfigurierbare bzw. austauschbare Schutzbeschaltung.
  • Einem Kanal bzw. mehreren Kanälen kann bzw. können bevorzugt eine sogenannte „Failure Routing Unit”, abgekürzt FRU, zugeordnet sein. Unter einer FRU ist hierbei eine Vorrichtung zu verstehen, die einen Kanal oder mehrere Kanäle mit einer Sammelschiene für die Fehlersimulation (engl.: Fail Rail), abgekürzt FR, oder mehreren Sammelschienen FR1, FR2, ..., FRn für die Fehlersimulation elektrisch leitend verbinden kann, wobei die Sammelschiene FR bevorzugt mit der FIU, die an anderer Stelle dieser Anmeldung beschrieben ist, elektrisch leitend verbindbar ist. Somit ist ein Kanal bevorzugt via FRU und via FR mit einer FIU elektrisch leitend verbindbar.
  • Eine bevorzugte Ausführungsform des erfindungsgemäßen HIL-Simulators umfasst zumindest zwei Sammelschienen FR oder zumindest zwei elektrisch leitende Adern FR11, FR12, FR21, FR22, die sich in zumindest einer elektrischen Eigenschaft, wie beispielsweise dem elektrischen Widerstandsbelag, dem Kapazitätsbelag und/oder der Spannungsfestigkeit unterscheiden.
  • Es können beispielsweise Simulations-Szenarien vorgesehen sein, wobei mehrere Signalkanäle, die zu einem zusammengefassten Kanal vereinigt sind, bevorzugt zeitsynchron via FRU und via zusammengefasster FR, bestehend aus FR1, FR2, ..., FRn, und via FIU mit einem elektrischen Fehlerpotential verbunden werden, wobei ausgenutzt wird, dass sich der optional einstellbare hohe Strom, der zwischen zusammengefasstem Kanal und FIU fließt, auf die FR1 bis FRn verteilt.
  • Damit kann bei diesen Simutations-Szenarien einer Überlastung einer FR bei höheren Strömen innerhalb der spezifizierten Grenzen entgegengewirkt werden.
  • Am Beispiel von Kanälen eines SGB soll nun näher erläutert werden, wie und zu welchem Zweck eine Zusammenfassungsvorrichtung in einem HIL-Simulator bevorzugt einsetzbar ist. Beispielhaft soll angenommen werden, dass ein erster und ein zweiter Signal-Kanal eines SGB vorgesehen sind, wobei sowohl diese beiden einzelnen Signal-Kanäle jeweils ein sogenanntes Sägezahn-Signal (englisch: sawtooth signal) eines Kippschwingers (englisch: relaxation oscillator) bereitstellen.
  • Es soll weiterhin angenommen werden, dass beispielsweise der maximale Stromwert eines einzelnen Signal-Kanals auf maximal 300 mA begrenzt ist, um beispielsweise den Kippschwinger nicht zu überlasten oder beispielsweise das Auslösen einer elektrischen Sicherung eines einzelnen Kanals zu verhindern. Zudem soll angenommen werden, dass es für ein Simulations-Szenarium erforderlich ist, ein Sägezahn-Signal mit einem Maximalstrom von 500 mA bereitzustellen.
  • Diese Aufgabe wäre mit einem einzelnen Kanal unter den Randbedingungen dieses Beispiels nicht lösbar, weil dieser Kanal allein für den geforderten Maximalstrom nicht spezifiziert und nicht dimensioniert ist.
  • Jedoch bietet die Zusammenfassungsvorrichtung gemäß der genannten weiteren bevorzugten Ausführungsform des erfindungsgemäßen HIL-Simulators für den oben geschilderten Anwendungsfall die Möglichkeit, dass Sägezahn-Signal mit dem Maximalstrom von 500 mA aus den Addition zweier Teilströme zu gewinnen.
  • Dies kann beispielsweise erreicht werden, indem zwei einzelne Signal-Kanäle jeweils synchron ein Sägezahn-Signal mit einen Teilstrom mit einem Maximum von 250 mA bereitstellen und die Zusammenfassungsvorrichtung mittels Parallelschaltung die beiden Teilströme zu einem Gesamtstrom vereint, der im Maximum 500 mA beträgt.
  • Eine Ausgestaltung des SGB kann vorsehen, dass die vom SGB bereitstellbaren Signale als sogenannten Wellenformtabelle (englisch: „wavetable”), abgekürzt WT, manchmal auch als Signal-Wertetabelle bezeichnet, spezifiziert sind.
  • Dem Fachmann ist seit mehreren Jahrzehnten bekannt, wie mittels gespeicherten Wellenformtabellen WT nahezu beliebige Signale generiert werden können, siehe beispielsweise US-Patent-Nr. 4133241 , weshalb in diesem Beschreibungstext auf Details hierzu verzichtet werden kann.
  • Das Verfahren der Signalsynthese mittels WT wird bekanntlich nicht nur bei elektronischen Instrumenten eingesetzt, sondern insbesondere auch für Simulations-Anwendungen oder allgemeiner formuliert, für Test-Anwendungen.
  • Bei Test- und Simulations-Anwendungen in der Automobil-Industrie, im Maschinenbau und im Bereich der Luft-/Raumfahrt wird WT-Signalsynthese beispielsweise dafür verwendet, um Signale, insbesondere Strom- und Spannungsverläufe als Funktion physikalischer Größen (bspw. Temperatur, Drehzahl, Geschwindigkeit, Beschleunigung etc.) zu erzeugen, wobei diese Signale zum Beispiel den Sensor-Signalen im Wesentlichen gleichen, und als Eingangs-Signal von Reglern, von Signalverarbeitungs-Vorrichtungen etc. dienen können.
  • Eine WT kann neben der Erstellung mittels mathematischer Berechnung insbesondere auch mittels elektronischer Aufzeichnung von einer bekannten Signalquelle gewonnen werden, wobei sich gegebenenfalls im Anschluss an die Aufzeichnung des Signals eine Signalveränderung (z. B. Herausfiltern von Oberwellen oder von Störsignalen) anschließen kann, bevor die WT in der finalen Version gespeichert und für die Signalsynthese bereitgestellt wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen HIL-Simulators, weist dieser eine oder mehrere via Software steuerbare Stromsenken (englisch: current sink), abgekürzt „CS”, auf. Eine weitere bevorzugte Ausführungsform des HIL-Simulators kann zumindest eine kombinierte Stromsenke-Stromquelle (englisch: current sink/source), abgekürzt „CSS die via Software steuerbar ist, umfassen.
  • Der Stromwert, der durch die Stromsenken beeinflusst wird, kann je nach den Einstellungen mittels Konfigurations-Software wahlweise entweder konstant sein oder veränderlich sein. Insbesondere kann der Stromwert, der mittels Stromsenke beeinflusst wird, in Abhängigkeit eines Zeitwertes oder eines Winkelwertes oder sowohl des Zeitwerte als auch des Winkelwertes (beispielsweise Kurbelwellenwinkel oder Nockenwellenwinkel eines Verbrennungsmotors oder des Verbrennungsmotor-Modells) veränderbar sein, was in diesen Fällen bedeutet, dass folgende funktionale Abhängigkeiten vorliegen: a) Ics = Funktion (Zeit) oder b) Ics = Funktion (Winkel) oder c) Ics = Funktion (Zeit, Winkel). Vergleichbare funktionale Abhängigkeiten können auch für die kombinierte Stromsenke-Stromquelle vorliegen.
  • Um höhere Stromwerte zu erzielen, kann es vorgesehen sein, mehrere Stromsenken im HIL-Simulator mittels der Zusammenfassungsvorrichtung zu verbinden. Die Zusammenfassungsvorrichtung des erfindungsgemäßen HIL-Simulators kann jedoch nicht nur dafür vorgesehen sein, Kanäle zum Zwecke der Addition der einzelnen Ströme einzelner Kanäle zusammenzufassen, sondern die Zusammenfassungsvorrichtung kann insbesondere auch zur Erzielung höherer Spannungen oder zur Erhöhung der sogenannten Busbreite, also zur Erhöhung der Anzahl der Datenpfade eines Busses, verwendet werden.
  • Eine Spannungserhöhung kann insbesondere mittels der Zusammenfassungseinrichtung auf dem Wege der Reihenschaltung zweier einzelner Spannungsversorgungskanäle oder Signal-Kanäle erzielt werden. Eine Erhöhung der Busbreite eines parallelen Busses, der aus mindestens zwei einzelnen Buskanälen besteht, kann insbesondere mittels der Zusammenfassungseinrichtung erzielt werden, wobei diese mindestens zwei einzelnen Buskanäle nach deren Zusammenfassung parallel betrieben und bevorzugt miteinander synchronisiert werden.
  • Aus unterschiedlichen Gründen ist in der Regel eine absolut symmetrische Belastung der einzelnen Kanäle eines zusammengesetzten Kanals nicht realisierbar bzw. nicht mit wirtschaftlich vertretbarem Aufwand bezüglich des schaltungstechnischen Aufwandes darstellbar oder in bestimmten Anwendungsfällen sogar ungewollt.
  • Beispielsweise kommt es in der Regel bei einem zusammengesetzten Signal-Kanal oder Stromversorgungskanal aus schaltungstechnischen Gründen zu einer unsymmetrischen Stromverteilung bezüglich der einzelnen Kanäle, die durch die genannte Zusammenfassungsvorrichtung miteinander verbunden sind.
  • Die Ursachen für diese Unsymmetrien können beispielsweise in den herstellungsbedingten Toleranzen bzw. Abweichungen der elektronischen Bauelemente liegen, die selbst bei identisch aufgebauten elektrischen Schaltungen der Kanäle in der Regel unvermeidbar sind. Anhand eines beispielhaften Falls, bei dem ein verbundener Kanal zwei Stromversorgungskanäle umfasst, soll nachfolgend verdeutlicht werden, wie eine unsymmetrische Belastung in der Steuerung bzw. Regelung der zum verbundenen Kanal zugehörigen beiden einzelnen Kanäle berücksichtigt werden kann.
  • Für diesen Beispielfall soll des Weiteren angenommen werden, dass jeder der beiden einzelnen Kanäle für eine maximale Stromstärke von 10 A dimensioniert ist. Ohne die Berücksichtigung der Unsymmetrie des verbundenen Kanals, würde sich für diesen eine maximale Stromstärke von 20 A ergeben.
  • Die Berücksichtigung der Unsymmetrie erfordert aber eine Herabsetzung der maximalen Stromstärke des verbundenen Kanals. Je nach schaltungstechnischer Realisierung kann es angebracht sein, einen Abschlag von beispielsweise 1% bis 30%, bevorzugt 20% vorzusehen. Unter Berücksichtigung des bevorzugten Abschlages ergibt sich im Beispielfall, dass von den genannten 20 A ein Abzug von 20%, also von 4 A, erfolgt.
  • Damit ergibt sich für den verbundenen Kanal eine maximale Stromstärke von 16 A. Eine den einzelnen Kanälen bzw. dem verbundenen Kanal zugeordnete Stromsteuerung würde im geschilderten Fall bevorzugt automatisch sicherstellen, dass die Belastung des verbundenen Kanals die Grenze von 16 A nicht überschreitet.
  • Sollte es bei gleichen Randbedingungen bezüglich der einzelnen Kanäle erforderlich sein, einen Strom von 20 A bereitzustellen, dann müsste in vergleichbarer Weise, wie bereits geschildert, ein dritter einzelner Kanal zu dem verbundenen Kanal hinzugefügt werden.
  • In vergleichbarer Weise, wie die bereits beschriebenen verbundenen Signal-Kanäle oder Kanäle der Stromversorgungs-Einheit im HIL-Simulator eingesetzt werden, um flexibler die vom Anwender geforderten Stromwerte bereitstellen zu können, ist es gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen HIL-Simulators vorgesehen, zwei oder mehr einzelne Messkanäle einer Signal-Messkarte (SMB) zu einem verbundenen Messkanal zusammenzuschalten.
  • Ein verbundener Messkanal zur Strommessung, der beispielsweise zwei parallel geschaltete einzelne Strommessungskanäle umfasst, kann beispielsweise derart ausgestaltet sein, um höhere Ströme zu messen, als diejenigen die ein einzelner Strommesskanal gemäß seines schaltungstechnischen Aufbaus bzw. seiner Dimension in der Lage wäre, zu messen. Gemäß einer weiteren bevorzugten Ausführung des erfindungsgemäßen HIL-Simulators, weist dieser zumindest eine Schalterkarte auf, deren Kanäle insbesondere die Aufgabe haben, zumindest eine Strom- bzw. Spannungs-Quelle, die mit einem der Kanäle verbindbar ist, mit zumindest einem Verbraucher bzw. einer elektrischen Last zu verbinden oder diesen Verbraucher bzw. diese elektrische Last von der Strom- bzw. Spannungsquelle zu trennen.
  • Derartige Kanäle können bevorzugt auf der Schalterkarte parallel-geschaltet betrieben werden, womit ein verbundener Kanal zum Schalten, umfassend zwei oder mehr einzelne Kanäle zum Schalten, realisierbar ist. Mittels dieser Parallelschaltung ist es insbesondere ermöglicht, höhere Ströme zu schalten, als es ohne diese Parallelschaltung ermöglicht bzw. zulässig wäre.
  • Multi-Prozessor-Systeme, abgekürzt MP-Systeme, sind für den Einsatz als Rechnereinheiten bei HIL-Simulatoren seit vielen Jahren üblich, um sowohl die Rechenleistung als auch die I/O-Leistung zu skalieren.
  • Bekannt ist, dass üblicherweise die Aufteilung der Rechenprozesse auf mehrere Prozessoren die Rechenleistung im Vergleich zur Berechnung auf einem Prozessor der gleichen Kategorie steigert.
  • Es kann auch vorgesehen sein, dass jeder der Prozessoren unabhängig über kurze, latenzarme und breitbandige Verbindungen auf seine angeschlossene I/O zugreifen kann. Dabei ist die für MP-Systeme typische klare Trennung der Prozessoren besonders vorteilhaft: Wesentliche Ressourcen der Prozessoren, wie Cache und Interrupt-Controller, werden beispielsweise nicht gemeinsam genutzt, was bei einer zu großen Anzahl von I/O-Zugriffen limitierend wirkt.
  • Hinzu kommt die mit MP-Systemen mögliche Modularität. Beispielsweise können Testsysteme für einzelne Steuergeräte oder Fahrzeugdomänen zu Verbundsimulatoren zusammengeschaltet werden. Die für die Gesamtleistungsfähigkeit wichtige Kommunikation zwischen den Prozessoren innerhalb eines HIL-Simulators oder innerhalb eines Verbundsimulators, der mehrere vernetzte HIL-Simulatoren umfasst, erfolgt über spezielle Bus-Verbindungen.
  • Die Konfiguration der Kommunikation erfolgt bevorzugt innerhalb der Simulation mit MP-Erweiterungen des Softwaremodells, ebenso die Aufteilung des Gesamtmodells und die Verteilung der Tasks auf die einzelnen Prozessoren.
  • Um eine optimale Gesamtleistung zu erhalten, kann bevorzugt für jedes der einzelnen Modelle u. a. die Simulationsschrittweite, der Integrationsalgorithmus und Trigger-Bedingungen individuell eingestellt werden.
  • Eine vergleichweise Herangehensweise ist auch auf Multi-Core-Prozessor-Boards, abgekürzt MC-Prozessor-Boards anwendbar, deren einzelne Prozessor-Kerne (Cores) intern über sehr schnelle Verbindungen, beispielsweise über einen gemeinsam genutzten Speicher, Daten austauschen können. Der Anwender kann so die einzelnen Prozessor-Kerne eines Multi-Core-Prozessors wie die Prozessoren in einem Multiprozessorsystem verbinden und auch nahtlos mehrere dieser Systeme untereinander koppeln. Zusätzlich können MP-Systeme auch gemischt aus Multi-Core-Prozessoren und Single-Core-Prozessoren bestehen.
  • Für die Kommunikation zwischen mehreren Prozessorboards werden üblicherweise Bus-Verbindungen verwendet. Der Datenaustausch zwischen Tasks auf unterschiedlichen Prozessor-Kernen oder unterschiedlichen Prozessor-Boards wird vom Anwender mit speziellen Simulationsblöcken konfiguriert.
  • Die Programmierschnittstelle der Simulationsblöcke ist häufig einheitlich, auch wenn die unterlagerte Kommunikation üblicherweise physikalisch unterschiedlich realisiert ist, insbesondere bezüglich der prozessorinternen Kommunikation innerhalb der Multi-Core-Prozessoren einerseits und der Bus-Verbindungen zwischen Prozessor-Boards andererseits.
  • Damit wird eine Durchgängigkeit bei der Skalierung der Rechenleistung für MC- und MP-Systeme erreicht. Für MC-Prozessoren ist typisch, dass die Leistungsfähigkeit der gemeinsamen I/O-Schnittstelle nicht im gleichen Maß ansteigt wie die Rechenleistung. Dies kann bei Echtzeitsimulationen mit sehr vielen I/O-Zugriffen zu Einbußen bei der Performance der Rechnereinheit führen. Deshalb bleiben MP-Systeme wegen ihrer klaren Trennung der Prozessor-Ressourcen bei manchen I/O-intensiven Anwendungen den MC-Prozessoren häufig überlegen.
  • Dennoch sind für viele rechenintensive Echtzeitsimulationen, insbesondere auch für solche, bei denen eine vergleichsweise hohe Datenaustausch-Geschwindigkeit zwischen der Rechnereinheit und der bzw. den I/O-Karte bzw. I/O-Karten gefordert wird, MC-Systeme vorteilhaft einsetzbar.
  • Eine Besonderheit stellt das synchrone Multitasking in einem MC-Prozessor dar. Dabei wird nicht vom Anwender vorgegeben welcher Prozessor-Kern (Core) welche Aufgabe erledigen soll, sondern eine üblicherweise im Prozessor integrierte interne Planungseinheit, oft als Scheduler bezeichnet, verteilt selbstständig die Rechenlast auf die einzelnen Prozessor-Kerne. Diese Herangehensweise hat den Vorteil, dass das Simulationsmodell nicht vom Anwender für die Berechnung auf mehreren Prozessor-Kernen aufgeteilt werden muss.
  • Die einzelnen Prozessor-Kerne eines MC-Systems lassen sich auch für gänzlich unterschiedliche Aufgaben nutzen. So kann beispielsweise ein Prozessor-Kern dazu bestimmt werden nur die Kommunikation des HIL-Simulators mit dem Host-System zu bearbeiten, und die restlichen Prozessor-Kerne ausschließlich für die Berechnung des Simulationsmodells zur Verfügung stehen.
  • Dies hat den Vorteil, dass die Berechnungszeit des Simulationsmodells, welche bei Echtzeitberechnungen kritisch ist, nicht oder nur unwesentlich durch die Kommunikation mit dem Host beeinflusst wird.
  • Auch ist es möglich auf den Prozessor-Kernen eines MC- oder MP-Systems unterschiedliche Betriebssysteme laufen zu lassen. So kann beispielsweise in einem MP-System auf einem Prozessor die Host-System-Software laufen und auf einem anderen Prozessor ein Echtzeitbetriebssystem und die Berechnung des Simulationsmodells, insbesondere des Umgebungsmodells.
  • Diese Aufteilung ist bei MC-Systemen auch auf die einzelnen Prozessor-Kerne eines Prozessors anwendbar. So kann in einem Prozessor mit zwei Prozessor-Kernen auf einem Prozessor-Kern das Host-System arbeiten und auf dem anderen Prozessor-Kern ein Echtzeitbetriebssystem.
  • Auf einem Prozessor mit mehr Prozessor-Kernen können mehrere unterschiedliche Betriebssysteme je einem Prozessor-Kern zugeordnet sein oder aber einem Betriebssystem werden mehrere Prozessor-Kerne zugewiesen auf die das Betriebssystem seine Arbeitslast verteilen kann. Falls beispielsweise die Rechnereinheit des HIL-Simulators einem MC-Prozessor aufweist, bei dem zumindest ein Prozessor-Kern (Core) für die Ausführung der Host-Systemsoftware unter einem Standard-Betriebssystem, wie beispielsweise Microsoft Windows 7, vorgesehen ist, und zumindest ein weiterer Prozessor-Kern die Echtzeit-Anwendungsprogramme unter einem Echtzeitbetriebssystem ausführt, kann dies einen separaten Host-Rechner, der bisher üblicherweise für die Bedienung des Echtzeitrechners eingesetzt wurde, überflüssig machen.
  • Es lassen sich die gebräuchlichen Arten der Arbeitsverteilung unter den Prozessor-Kernen eines MC-Prozessors folgendermaßen einteilen: Asymmetrisches Multiprocessing (AMP) – Auf jedem Prozessor-Kern läuft ein separates Betriebssystem, abgekürzt OS (operating system), oder eine separate Installation desselben OS.
  • Typischerweise ist dabei jeder Software-Prozess an einen einzelnen Prozessor-Kern gebunden. Symmetrisches Multiprocessing (SMP) – Ein einziges OS betreibt alle Prozessor-Kerne gleichzeitig. Das OS kann dynamisch jeden Prozess auf jedem verfügbaren Prozessor-Kern laufen lassen und ermöglicht damit eine volle Auslastung aller Prozessor-Kerne. Gebündeltes Multiprocessing (BMP) – Ähnlich dem SMP, betreibt auch hier ein einziges OS alle Prozessor-Kerne gleichzeitig, allerdings können hierbei einzelne Prozesse auf einen bestimmten Prozessor-Kern beschränkt werden.
  • AMP bietet eine bessere Kompatibilität mit Altcode, wobei SMP mehr Parallelität und ein einfacheres Ressourcenmanagement liefert. BMP kombiniert das Beste aus beiden Methoden. Genau wie bei SMP hat eine einzige OS-Installation den „Überblick” über alle Systemressourcen. Allerdings geht BMP noch einen Schritt weiter, indem es Entwicklern die Eingrenzung von Prozessen und den damit verbundenen Threads auf einen bestimmten Prozessor-Kern gestattet.
  • Dieser Ansatz erlaubt die Nutzung älterer Applikations-Software ohne vergleichsweise hohe Aufwände für die Modifikationen dieser älteren Applikations-Software für die Anpassung an eine Multi-Core-Umgebung investieren zu müssen. Dieser Ansatz erlaubt außerdem neueren Applikationen, alle Vorteile des parallelen Processing und des dynamischen Load-Balancing durch Multi-Core-Hardware zu nutzen.
  • Bei einem MP-System lassen sich auch Prozessoren mit unterschiedlicher Architektur miteinander verbinden. Beispielsweise können in diesem Zusammenhang die sogenannten x86-, die PowerPC- und die MIPS-Architekturen genannt werden. Da einige Berechnungsaufgaben auf unterschiedlichen Prozessorarchitekturen unterschiedlich effizient ausführbar sind, ist es deshalb möglich, ein Verfahren auf dem MP-System zu implementieren, dass dem/den jeweils geeignetsten Prozessor/en die jeweiligen Berechnungsaufgaben zuweist, was zu einer Performance-Steigerung des HIL-Simulators führen kann.
  • Einzelne weiterführende Informationen zu MP- und MC-Systemen finden sich in der Zeitschrift ATZ Elektronik (Himmler, A., "Modular, Scalable Hardware-in-the-loop Systems," ATZelektronik worldwide 5 (2): 36–39, 2010).
  • In einer weiteren Ausgestaltung der Erfindung ist der Anschluss von sogenannten Echtlasten und Ersatzlasten, welche nur die elektrischen Charakteristiken einer Echtlast simulieren, vorgesehen.
  • Als Echtlast wird häufig ein elektrisches oder elektromechanisches Modul, beispielsweise ein Sensor oder ein Elektromotor, bezeichnet, wobei dieses Modul im späteren Einsatzgebiet eines Steuergerätes ECU, an dieses angeschlossen wird, um beispielsweise Sensorsignale an das Steuergerät zu übertragen oder als von dem Steuergerät beeinflusster Aktor zu fungieren.
  • Eine Ersatzlast ist häufig ebenfalls ein elektrisches oder elektromechanisches Modul, beispielsweise ein Elektromagnet oder ein verstellbarer bzw. nicht-verstellbarer ohmscher Widerstand oder ein Kondensator oder eine elektrische Schaltungsaufbau umfassend Widerstände, Kondensatoren und/oder Spulen, der in einer für die Simulation wesentlichen, insbesondere elektrischen, Eigenschaft einer korrespondierenden Echtlast nahe kommt. Beispielsweise kann zu Simulationszwecken ein ohmscher Widerstand, der als Ersatzlast fungiert, einem Sensor (Echtlast) ersetzen.
  • Für Simulationen werden Echtlasten oder Ersatzlasten häufig dann verwendet, wenn deren mathematische Modellierung zu aufwändig ist oder ein mathematisches Modell der Echtlast bzw. Ersatzlast nicht ausreichend genug mit deren Verhalten in der Wechselwirkung mit einem Steuergerät ECU übereinstimmt.
  • Echtlasten werden vorzugsweise extern an den HIL-Simulator angeschlossen, da hier insbesondere die räumliche Begrenzung durch das Gehäuse bzw. die Einschübe oder Schubladen des HIL-Simulator nicht beachtet werden muss. Beispielsweise sind räumlich große Echtlasten, wie insbesondere große Elektromotoren, extern an den HIL-Simulator anschließbar. Wenn die räumliche Ausdehnung der Echtlasten oder Ersatzlasten es zulassen, können diese alternativ auch innerhalb des HIL-Simulators, insbesondere auch innerhalb einer Verdrahtungsschublade eines HIL-Simulators angeordnet sein.
  • Echtlasten werden bevorzugt an den HIL-Simulator und nicht direkt an das zu testende Steuergerät. ECU angeschlossen, um die Fehlersimulation (siehe Textabschnitt zu FIU und FRU) auch bei Echtlasten ausführen zu können. In einer weiteren Ausgestaltung der Erfindung sind austauschbaren Lastschubladen für den HIL-Simulator vorgesehen, in denen sich beispielsweise alle Ersatz- und Echtlasten für den Test unterschiedlicher Steuergeräte befinden.
  • Soweit für den Test unterschiedlicher Steuergeräte eine Last-Anpassung am HIL-Simulator überhaupt vorgenommen werden muss, kann diese Anpassung also bevorzugt mittels Austausch einer Lastschublade des HIL-Simulators erfolgen.
  • Zusätzlich kann ein HIL-Simulator sogenannte Break-Out-Boxen und/oder sogenannte Lastkarten mit Ersatzlasten aufweisen, die nicht bei Variantenwechsel eines Steuergerätes gewechselt werden müssen.
  • In einer vorteilhaften Ausgestaltung sind einzelne Einheiten bzw. Module des HIL-Simulators als Schubladen ausgebildet. Auf diese Weise lässt sich der Simulator schnell auf unterschiedliche Anforderungen umrüsten.
  • Beispielsweise können Verdrahtungselemente der Verdrahtung des Simulators innerhalb einer Schublade angeordnet sein. Auf diese Weise ist insbesondere bei einer Anpassung der internen Verdrahtung lediglich der Austausch vorbereiteter Schubladen notwendig und keine einzelne Änderung vieler Kabel.
  • Dies bedeutet einen enormen Zeitgewinn bei der Anpassung des Simulators an neue Anforderungen wie beispielsweise den Test eines anderen Steuergeräts. Derartige austauschbare Schubladen, die innerhalb des Simulatorgehäuses angeordnet werden können und Verdrahtungselemente der Verdrahtung des HIL-Simulators umfassen, werden im weiteren Text als „Verdrahtungs-Schublade” bezeichnet.
  • An den Außenseiten und/oder Innenseiten der Verdrahtungs-Schubladen können sich Anschlüsse (Anschluss-Buchsen und/oder Anschluss-Stecker) für spezielle externe Hardware, also insbesondere periphere externe Lasten oder beispielsweise Steuergeräte, die an den HIL-Simulator angeschließbar sind, befinden.
  • Um die Anschlussmöglichkeiten für spezielle Hardware zu schaffen oder zu ändern ist lediglich der Austausch vorbereiteter, an die oben genannte spezielle Hardware angepasste, Schubladen notwendig.
  • Echtlasten können ebenfalls in Schubladen eingebaut sein. Beim Austausch von Echtlasten eines, wie beispielsweise Drosselklappen eines Verbrennungsmotors ist lediglich der Austausch vorbereiteter Schubladen notwendig und keine einzelne Änderung vieler Anschlüsse.
  • Gemäß einer vorteilhaften Ausgestaltung einer Verdrahtungsschublade für den HIL-Simulator sind also insbesondere die Verdrahtungsanpassungen an die Echtlasten innerhalb der zugehörigen Schublade vorgesehen und folglich eine Verdrahtungsänderung außerhalb dieser Schublade nach einem Schubladen-Austausch in der Regel überflüssig oder zumindest weniger umfangreich als es ohne eine derartige Verdrahtungsschublade wäre.
  • Zum Test der korrekten bzw. gewünschten Funktion von Steuergeräten beim Auftreten von elektrischen Fehlern, werden diese Fehler vorzugsweise in die Simulation einbezogen.
  • Zu diesem Zweck werden beispielsweise elektrische Eingänge oder Ausgänge eines Steuergerätes ECU mittels eines HIL-Simulators 1 mit dem Massepotential, abgekürzt GND, oder einem Versorgungsspannungsanschluss POT oder anderen Eingängen oder Ausgängen des Steuergerätes oder des HIL-Simulators kurzgeschlossen.
  • Gemäß einer weiteren vorteilhafte Ausgestaltungsform des erfindungsgemäßen HIL-Simulators 1 umfasst dieser, wie in 3 in vereinfachter Form schematisch dargestellt, eine Kombination aus zumindest einer sogenannten Fehler-Weiterleitungseinrichtung FRU, die in 3 als gestrichelte Boxen innerhalb der beiden I/O-Karten (abgekürzt: I/O-Bs) dargestellt sind, zumindest einer Sammelschiene FR, sowie zumindest einer Fehlereinbringungseinheit FIU.
  • Des Weiteren kann in dieser beispielhaften Ausgestaltung des HIL-Simulators 1 gemäß 3 die Fehlereinbringungseinheit FIU mit zumindest einer Schalterkarte, auch als PSB bezeichnet, verbunden sein, wobei es alternativ auch vorgesehen sein kann, dass die Schalterkarte und die Fehlereinbringungseinheit in einem Bauteil, insbesondere innerhalb einer Karte, vereinigt sind. Bevorzugt sind die Schaltzustände der Schalter des Ausführungsbeispiels gemäß 3, die insbesondere als Halbleiterschalter (z. B. Transistoren) oder als Relais-Bauelemente ausgeführt sein können, von einer oder mehreren Rechnereinheiten CN (in 3 nicht dargestellt) und/oder von Mikroprozessoren bzw. FPGA-Bauelementen (in 3 nicht dargestellt) auf den Eingabe/Ausgabe-Karten, auch I/O-Karten I/O-Bs genannt, des HIL-Simulators 1 steuerbar.
  • 3 zeigt schematisch ein vereinfacht dargestelltes zu testendes Steuergerät ECU, welches über mehrere Steuergerät-Anschlüsse E1, E2, E3, E4 mit I/O-Karten des HIL-Simulators verbunden ist.
  • Der Steuergerät-Anschluss E6 ist mit dem Massepotential GND einer Spannungsversorgung BAT, die insbesondere gesteuertes Netzteil oder als Batterie ausgeführt sein kann, verbunden. Der Steuergerätanschluss E5 ist mit dem Versorgungsspannungsanschluss POT der Spannungsversorgung BAT verbunden. Der Schalter S7, der bevorzugt auf einer Schalterkarte, auch PSB genannt, angeordnet ist, stellt in seiner zweiten Schalterstellung eine Verbindung von den Schaltern S2, S3, S5, S6 zum Massepotential GND und damit auch zu E6 her.
  • In der ersten Schalterstellung des Schalters S7 wird eine Verbindung von den Schaltern S2, S3, S5, S6 zum Versorgungsspannungsanschluss POT und damit auch zu E5 hergestellt.
  • Zu den I/O-Karten, auch als I/O-Bs bezeichnet, des HIL-Simulators 1 zählen insbesondere die Signal-Erzeugungskarte SGB und die Signal-Messkarte SMB sowie weitere Karten, die den HIL-Simulator in die Lage versetzen, Signale mit dem angeschlossenen Steuergerät ECU auszutauschen.
  • Die Signale können dabei bevorzugt nicht nur mittels elektrischer Leitungen sondern streckenweise insbesondere auch unter Zuhilfenahme von Lichtwellenleitern übertragen werden.
  • In eine I/O-Karte der oben beschriebenen Art kann eine Fehler-Weiterleitungseinrichtung (englisch: failure routing unit), abgekürzt als FRU, eingebaut sein. Mit der Fehler-Weiterleitungseinrichtung FRU kann der Stromkreis, der beispielshaft in 3 von den Steuergerät-Anschlüssen E1 und E2 bzw. E3 und E4 ausgeht, auf eine Sammelschiene FR umgeleitet werden. Die von den Steuergerät-Anschlüssen E1 und E2 des Steuergerätes ECU zum oberen dargestellten I/O-B geführten Kanäle KE1, KE2 bilden bei geschlossenem ersten Schalter S21 und geöffneten zweitem und drittem Schalter S20, S22 einen Stromkreis durch eine I/O-Funktionseinheit IOFU1, die bevorzugt ein Element aus der Steuergeräte-Umgebung, beispielsweise einen Sensor oder einen Widerstand, simuliert.
  • In vergleichbarer Weise ist die Verbindung von E3 und E4 zur unteren I/O-Karte I/O-B gemäß 3 aufgebaut und kann E3 sowie E4 einer zweiten I/O-Funktionseinheit IOFU2 zugeordnet werden. Aus 3 geht hervor, dass mittels der Schalter S20 und S22 der oberen Fehler-Weiterleitungseinrichtung FRU eine Verbindung zu einer ersten Doppel-Ader-Leitung FR1 herstellbar ist. In vergleichbarer Weise sind die Schalter S30 und S32 zur zweiten Doppel-Ader-Leitung FR2 zugeordnet.
  • Die elektrisch leitenden Adern FR11, FR12, FR21, FR22 sind voneinander elektrisch isoliert. Sie sind vorzugsweise als Leiterbahnen auf einer Karte oder als flexible bzw. starre Kabel realisiert.
  • Die Sammelschiene FR umfasst bevorzugt mindestens zwei Doppel-Ader-Leitungen FR1 und FR2. Eine Fehler-Weiterleitungseinrichtung FRU einer I/O-Karte I/O-B besteht vorzugsweise aus drei Schaltern, in 3 mit S20, S21, S22 bzw. mit S30, S31, S32 bezeichnet.
  • Ein erster Schalter S21 dient der Unterbrechung des ursprünglichen Stromkreises. Dieser erste Schalter S21 wird bevorzugt als Relais ausgeführt. Die Ausführung als Relais bewirkt, dass die unterbrochene Leitung ein freies Potential hat, eine Ausführung als Halbleiterschalter würde hingegen auch im geöffneten Zustand eine in der Regel ungewollte kapazitive Kopplung der getrennten Leitungen ermöglichen.
  • Ausgehend vom Steuergerät-Anschluss E1 in 3 ist ein zweiter Schalter S20 vor dem ersten Schalter S21 angeordnet, und ein dritter Schalter S22 ist hinter dem ersten Schalter S21 angeordnet. Über den zweiten Schalter S20 und den dritten Schalter S22 kann der Strom auf jeweils eine Ader der Sammelschiene FR umgeleitet werden.
  • In dem Beispiel gemäß 3 besteht die Sammelschiene FR aus zwei elektrischen Doppel-Ader-Leitungen FR1 bzw. FR2. Bevorzugt weisen die voneinander elektrisch isolierten Adern FR11 und FR12, die der Doppel-Ader-Leitung FR1 zugeordnet sind, andere elektrische Eigenschaften auf, als die weiteren elektrisch isolierten Adern FR21 und FR22, die der Doppel-Ader-Leitung FR2 zugeordnet sind.
  • Gemäß einer bevorzugten Ausführung der Erfindung sind die elektrischen Eigenschaften der Sammelschiene FR bzw. der Doppel-Ader-Leitungen FR1 und FR2 bzw. deren Adern an die anzuschließenden Geräte, bzw. an die Einsatzbedingungen, die während des Steuergerätetest insbesondere bzgl. der Leitungsbeläge (Widerstandsbelag, Kapazitätsbelag etc.) vorliegen, angepasst. Per Software sind bevorzugt die Schalterstellungen auf den I/O-Bs und der Fehlereinbringungseinheit und damit auch die Adern für die unterschiedlichen Simulationen auswählbar.
  • Es kann bevorzugt die Sammelschiene oder eine der zugehörigen Doppel-Ader-Leitungen bzw. deren Adern beispielsweise derart ausgelegt sein, dass vergleichsweise hohe Ströme weiterleitbar sind, ohne eine Beschädigung an der Sammelschiene zu riskieren, oder dass eine besonders niedrige Kapazität einer oder mehrerer Adern bzw. ggf. hieran angeschlossener Halbleiterschalter vorliegt, oder dass eine der Doppel-Ader-Leitungen eine vergleichsweise hohe Spannungsfestigkeit aufweist.
  • Anhand der schematischen Darstellung gemäß 3 ist erkennbar, dass über die Sammelschiene FR die Signale, die beispielsweise von einem der Steuergerät-Anschlüsse E1 bis E4 entstammen, an eine Fehlereinbringungseinheit FIU geleitet werden können.
  • Mit der Fehlereinbringungseinheit FIU können verschiedene Fehler erzeugt werden. Soll kein Fehler erzeugt werden, so wird lediglich ein Stromkreis von einem Steuergerät-Anschluss via I/O-Funktionseinheit zu einem weiteren Steuergerät-Anschluss hergestellt, also beispielsweise von E1 via IOFU1 zu E2. Bevorzugt steuert ein Computerprogramm, das auf dem erfindungsgemäßen HIL-Simulator ausgeführt wird, sämtliche Schalter, die in 3 dargestellt sind, einschließlich der Halbleiterschalter S1 bis S6.
  • Je nach den Schalterstellungen auf: den I/O-Bs bzw. der dort befindlichen Fehler-Weiterleitungseinrichtungen FRU, der Fehlereinbringungseinheit FIU, der Schalterkarte, in 3 als PSB bezeichnet, werden für den Test des Steuergerätes ECU verschiedenartige Fehler simuliert.
  • Je nachdem, welche Art von Anschlussleitung mit einem simulierten Fehler belegt werden soll, kann es vorgesehen sein, die Schaltreihenfolge anzupassen.
  • Ist beispielsweise der Steuergerät-Anschluss E1 ein Anschluss an einen Bus, beispielsweise ein CAN-Bus, so kann bevorzugt folgende Schaltreihenfolge vorgesehen sein: Zunächst wird mittels der Fehlereinbringungseinheit FIU der Fehler vorbereitet, indem die entsprechenden Schalter der Fehlereinbringungseinheit FIU gemäß des zu simulierenden Fehlers vorab in die gewünschten Schaltzustände versetzt werden, und erst danach das Signal des Busanschlusses E1 via zweitem Schalter S20 der Fehler-Weiterleitungseinrichtung FRU und via Sammelschiene FR, genauer die elektrisch leitende Ader FR11, zur Fehlereinbringungseinheit FIU geleitet.
  • Dies ist von Vorteil, da das Umleiten einer einzelnen Busleitung über die Fehlereinbringungseinheit FIU aufgrund der Leitungslänge, sowie zusätzlicher parasitärer Effekte wie Widerständen oder Kapazitäten schon zur Störung der Busübertragung führen kann.
  • Die Fehlereinbringungseinheit FIU besteht aus einer Vielzahl von Schaltern, die beispielsweise wie in 3 miteinander verbunden sein können. Im Folgenden wird anhand eines Ausführungsbeispiels die Funktionsweise einer Fehlereinbringungs-einheit FIU erläutert.
  • Einer der simulierbarer Fehler ist eine Leitungsunterbrechung. Um diesen Fehler zu simulieren wird nach dem Aufbau des Stromkreises über die Sammelschiene FR und die Fehlereinbringungseinheit FIU der Stromkreis in der Fehlereinbringungseinheit FIU mittels eines Schalters S1 bzw. S4 unterbrochen. Diese Schalter sind vorzugsweise als Halbleiterschalter ausgeführt. Ein Halbleiterschalter hat gegenüber einem Relais die Vorteile, dass er nicht prellt und sich vergleichsweise schnell und zeitlich vergleichsweise präzise schalten lässt.
  • Auf vergleichbare Weise lässt sich neben einem Kabelbruch auch ein Wackelkontakt simulieren, indem beispielsweise der Schalter S1 und/oder der Schalter S4 in einer zeitlich vordefinierten Abfolge mehrfach geöffnet und geschlossen wird.
  • Ein anderer simulierbarer Fehler ist ein Kurzschluss eines I/O-Kanals, beispielsweise eines von dem Steuergerätanschluss E3 ausgehenden Kanals gegen einen Versorgungsspannungsanschluss POT. Um diesen Fehler zu simulieren, wird beispielsweise über den Schalter S30 zunächst die Verbindung zur Sammelschiene FR, genauer zur Ader FR21, hergestellt. Anschließend wird über die Schalter S5 und S7 eine leitende Verbindung zum Versorgungsspannungsanschluss POT geschaffen.
  • Bei dieser Ausgangslage müsste zur Simulation eines Kurzschlusses von Steuergeräteanschluss E3 nach Massepotential GND nach der Beispielschaltung gemäß 3 lediglichder Schalter S7 in seine andere Schalterstellung umgeschaltet werden. Weitere nicht dargestellte Ausführungsformen können vorsehen, dass ausgehend von der Sammelschiene FR eine Verbindung zu weiteren Anschlüssen mit unterschiedlichen Potentialen (z. B. POT2, POT3, beide nicht dargestellt) herstellbar sind. Ein anderer simulierbarer Fehler ist ein Kurzschluss zwischen zwei I/O-Kanälen, insbesondere zwischen zwei Kanälen eines Steuergerätes ECU.
  • Am Ausführungsbeispiel gemäß 3 wird nachfolgend erläutert, wie beispielsweise die von den Steuergerät-Anschlüssen E1 und E3 ausgehenden I/O-Kanäle mittels HIL-Simulator 1 kurzgeschlossen werden können. In dem hier betrachteten Beispiel wird das von Steuergerät-Anschluss E1 stammende Signal mittels des geschlossenen zweiten Schalters S20 des oberen I/O-Bs auf die Ader FR11 der Sammelschiene FR geleitet. Der erste Schalter S21 des oberen I/O-Bs ist hierbei geöffnet. Zudem wird das von Steuergerät-Anschluss E3 stammende Signal mittels des geschlossenen zweiten Schalters S30 des unteren I/O-Bs auf die Ader FR21 der Sammelschiene FR geleitet.
  • Der erste Schalter S31 des unteren I/O-Bs ist hierbei geöffnet. Die eigentliche Kurzschluss-Simulation zwischen den beiden I/O-Kanälen, die von E1 und E3 des Steuergeräts zum HIL-Simulator 1 geführt sind, wird nach den vorab beschriebenen vorbereitenden Schritten durch das Schließen des Schalters R5 der Fehler-einbringungseinheit FIU vollzogen.
  • Weitere Fehlersimulationen können realisiert werden durch weitere Kombinationen der Schalterzustände auf der Fehler-Weiterleitungseinrichtungen FRU, auf der Fehlereinbringungseinheit FIU und/oder auf der Schalterkarte. Kombinierte Liste der Bezugszeichen/Abkürzungen und Fachwörter in deutscher und ergänzend teilweise in englischer Sprache
    Abkürzung und Bezugszeichen Englisch Deutsch
    ADC analog/digital converter Analog-Digital-Wandler
    AMP asymmetrical multiprocessing Asymmetrisches Multiprozessorverfahren
    board (generic term for printed circuit boards isertable into the HIL-Simulator) Karte (Oberbegriff für die Leiterplatten, mit denen das Testsystem ausgestattet werden kann)
    BAT voltage source Spannungsversorgung (beispielsweise als gesteuertes Netzteil oder als Batterie ausgeführt)
    BMP Gebündeltes Multi-Prozessor-Verfahren
    bspw. for example beispielsweise
    CAN Controller Area Network CAN
    CBU unit for channel bonding or channel bonding apparatus Zusammenfassungsvorrichtung oder Vorrichtung zum Zusammenfassen von Kanälen
    CN computation node Rechnereinheit
    CO connector Steckverbindung
    CS Current sink Stromsenke
    CSS Current sink/source Kombinierte Stromsenke-Stromquelle
    E1, E2, ... E6 Steuergerät-Anschluss
    ECU electronical control unit Steuergerät
    ES embedded system Eingebettetes System
    FIU failure insertion unit Fehlereinbringungseinheit
    FR fail rail Sammelschiene bzw. elektrischer Leiter, die bzw. der mit der FIU und der FRU verbindbar ist
    FR1, FR2 Doppel-Ader-Leitung
    FR11, FR12, FR21, FR22 Adern
    FRU failure routing unit Fehler-Weiterleitungseinrichtung
    GND Ground Massepotential
    HIL Hardware-In-The-Loop Hardware-in-the Loop
    HPC host computer Host-Computer
    I/O input/output Eingabe/Ausgabe
    I/O-B I/O-board or I/O-card Eingabe/Ausgabe-Karte
    IOCN first serial bus erster serieller Bus
    IOFU I/O function unit I/O-Funktionseinheit
    IOFU1 I/O function unit 1 I/O-Funktionseinheit 1
    IOFU2 I/O function unit 2 I/O-Funktionseinheit 2
    Kern core Prozessor-Kern
    LAN local area network Lokales Netz
    MC multicore Multi-Core
    OS operating system Betriebssystem
    MP multiprocessor Multi-Prozessor
    PL plant (word used in control theory) Regelstrecke (Begriff im Kontext der Regelungstechnik)
    PSB power switch board Schalterkarte
    POS power supply Stromversorgungs-Einheit
    POT connection to operating voltage Versorgungsspannunsganschluss
    PWM pulse-width modulation Pulsweitenmodulation
    RT real time Echtzeit
    R4, R5, ... R9 switch Schalter, von der FIU umfasst und vorzugsweise als Relais realisiert
    S1, S2, ... S6 switch Halbleiterschalter, von FIU umfasst
    S7 switch Halbleiterschalter, von der Schalterkarte (PSB) umfasst
    S20 switch zweiter Schalter der oberen I/O-Karte gem. Fig. 3
    S21 switch erster Schalter der oberen I/O-Karte gem. Fig. 3
    S22 switch dritter Schalter der oberen I/O-Karte gem. Fig. 3
    S30 switch zweiter Schalter der unteren I/O-Karte gem. Fig. 3
    S31 switch erster Schalter der unteren I/O-Karte gem. Fig. 3
    S32 switch dritter Schalter der unteren I/O-Karte gem. Fig. 3
    sawtooth signal Sägezahn-Signal
    scheduler Planungseinheit
    SGB signal generation board Signal-Erzeugungskarte
    SMB signal measurement Board Signal-Messkarte
    SM symmetrical multiprocessing Symmetrisches Multi-Prozessor-Verfahren
    relaxation oscillator Kippschwinger
    target computation unit Zielrechner (bspw. Rechnereinheit eines Steuergeräts ECU)
    trigger value Auslöse-Grenzwert
    WT wavetable Wellenformtabelle
    ZFV channel bonding unit (for channels) Zusammenfassungsvorrichtung
    1 HIL-Simulator HIL-Simulator
    2 real load Echtlast
    3 Backplane Leiterplatte mit Steckverbindern zur Aufnahme weiterer Karten
    4 cable harness Kabelbaum
    5 cable Kabel
    10 second serial bus zweiter serieller Bus
    12a 12b Interface to the first serial bus Schnittstellen zum ersten seriellen Bus (IOCN)
    20 Chassis of the HIL-Simulator Gehäuse des HIL-Simulators
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 4133241 [0085]
  • Zitierte Nicht-Patentliteratur
    • www.mathworks.com/products/simulink [0010]
    • Himmler, A., ”Modular, Scalable Hardware-in-the-loop Systems,” ATZelektronik worldwide 5 (2): 36–39, 2010 [0125]

Claims (10)

  1. Vorrichtung zum Testen mindestens eines elektronischen Steuergerätes (ECU), wobei diese Vorrichtung – zumindest eine Rechnereinheit (CN) zur Ausführung zumindest eines Umgebungsmodells, und – zumindest eine Signal-Erzeugungskarte (SGB) zur Bereitstellung von zumindest einem Signal für das elektronische Steuergerät (ECU), und – zumindest einen seriellen Bus (IOCN) zur bidirektionalen Datenübertragung von der Rechnereinheit (CN) zur Signal-Erzeugungskarte (SGB) beziehungsweise umgekehrt aufweist, und wobei sowohl die Rechnereinheit (CN) als auch die Signalerzeugungskarte (SGB) jeweils zumindest eine Schnittstelle (12a, 12b) zu dem seriellen Bus aufweisen, und wobei diese Schnittstellen (12a, 12b) vorgesehen und eingerichtet sind, um Zeitsynchronisations-Nachrichten als auch Winkelsynchronisations-Nachrichten zu empfangen und/oder zu senden.
  2. HIL-Simulator (1) umfassend eine Vorrichtung zum Testen mindestens eines elektronischen Steuergerätes (ECU), wobei diese Vorrichtung – zumindest eine Rechnereinheit (CN) zur Ausführung zumindest eines Umgebungsmodells, und – zumindest eine Signal-Erzeugungskarte (SGB) zur Bereitstellung von zumindest einem Signal für das elektronische Steuergerät (ECU), und – zumindest einen seriellen Bus (IOCN) zur bidirektionalen Datenübertragung von der Rechnereinheit (CN) zur Signal-Erzeugungskarte (SGB) beziehungsweise umgekehrt aufweist, und wobei sowohl die Rechnereinheit (CN) als auch die Signalerzeugungskarte (SGB) jeweils zumindest eine Schnittstelle (12a, 12b) zu dem seriellen Bus aufweisen, und wobei diese Schnittstellen (12a, 12b) vorgesehen und eingerichtet sind, um Zeitsynchronisations-Nachrichten als auch Winkelsynchronisations-Nachrichten zu empfangen und/oder zu senden.
  3. HIL-Simulator (1) nach Anspruch 2, dadurch gekennzeichnet, dass der serielle Bus (IOCN) eine Ethernetverbindung ist.
  4. HIL-Simulator (1) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Zeitsynchronisations-Nachrichten und/oder die Winkelsynchronisations-Nachrichten von zumindest einem Netzwerkprotokoll eines Netzwerkprotokollstapels des seriellen Busses umfasst sind.
  5. HIL-Simulator (1) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass sowohl die Rechnereinheit (CN) als auch die Signal-Erzeugungskarte (SGB) vorgesehen und eingerichtet sind, um zwischen dem Empfang oder dem Versenden von mindestens zwei nacheinander via seriellem Bus (IOCN) übertragenen Zeitsynchronisations-Nachrichten oder Winkelsynchronisations-Nachrichten eine Weiterberechnung von Zeit- oder Winkelwerten durchzuführen.
  6. HIL-Simulator (1) nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass das für die Ausführung auf der Rechnereinheit (CN) vorgesehene Umgebungsmodell einen Modellteil zur Bereitstellung von Master-Datensätzen zur Zeit- und/oder eines Winkelberechnung aufweist, und die Rechnereinheit vorgesehen und eingerichtet ist, die Master-Datensätze auf den ersten seriellen Bus zu übertragen.
  7. HIL-Simulator (1) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der HIL-Simulator zumindest eine Sammelschiene (FR) und eine Fehler-Weiterleitungseinrichtung (FRU) zur Herstellung einer schaltbaren Verbindung von zumindest einem Steuergerät-Anschluss (E1, E2, E3, E4) des Steuergerätes (ECU) zu der Sammelschiene (FR) umfasst.
  8. HIL-Simulator (1) nach Anspruch 7, dadurch gekennzeichnet, dass der HIL-Simulator eine Fehlereinbringungseinheit (FIU) umfasst, die vorgesehen und eingerichtet ist, um eine schaltbare Verbindung zu zumindest einer Sammelschiene (FR) herzustellen, und um unterschiedliche Fehlerzustände zu schalten.
  9. HIL-Simulator (1) nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass der HIL-Simulator eine Vorrichtung zum Zusammenfassen von Kanälen umfasst.
  10. HIL-Simulator (1) nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass eine Vorrichtung zur Restbus-Simulation vom HIL-Simulator umfasst ist.
DE102010043661A 2010-11-09 2010-11-09 Vorrichtung zum Testen und HIL-Simulator Pending DE102010043661A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010043661A DE102010043661A1 (de) 2010-11-09 2010-11-09 Vorrichtung zum Testen und HIL-Simulator
CN2011200432670U CN202183045U (zh) 2010-11-09 2011-01-26 测试装置与硬件在环仿真器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010043661A DE102010043661A1 (de) 2010-11-09 2010-11-09 Vorrichtung zum Testen und HIL-Simulator

Publications (1)

Publication Number Publication Date
DE102010043661A1 true DE102010043661A1 (de) 2012-05-10

Family

ID=45970951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010043661A Pending DE102010043661A1 (de) 2010-11-09 2010-11-09 Vorrichtung zum Testen und HIL-Simulator

Country Status (2)

Country Link
CN (1) CN202183045U (de)
DE (1) DE102010043661A1 (de)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013178392A1 (de) * 2012-06-01 2013-12-05 Dspace Digtital Signal Processing And Control Engineering Gmbh Vorrichtung zum testen einer elektrischen komponente
DE102012216848A1 (de) * 2012-09-20 2014-03-20 Robert Bosch Gmbh Steuergerät für stromgesteuerten Bus
DE102013010979A1 (de) 2013-07-01 2015-01-08 Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr Vorrichtung und Verfahren zum Test eines Steuergerätes
DE102015108064A1 (de) 2015-05-21 2016-11-24 in-tech GmbH Testsystem und Verfahren zum automatisierten Testen von wenigstens zwei gleichzeitig an das Testsystem angeschlossenen Steuergeräten sowie Steuergeräte-Anschluss- und Steuergeräte-Umschalteinheit zur Verwendung in einem solchen Testsystem
CN106483866A (zh) * 2015-08-26 2017-03-08 上海机电工程研究所 制导控制半实物仿真***定时方法及***
CN107678307A (zh) * 2017-11-09 2018-02-09 重庆鲁班机器人技术研究院有限公司 半实物仿真测试方法、装置及***
DE102016123478A1 (de) * 2016-12-05 2018-06-07 Bayerische Motoren Werke Aktiengesellschaft Vorrichtung zur Erprobung von elektrischen Fahrzeugkomponenten
CN109407552A (zh) * 2018-12-17 2019-03-01 上海机电工程研究所 一种多半实物仿真***协同仿真方法
CN114003021A (zh) * 2021-10-29 2022-02-01 中车大连机车研究所有限公司 一种机车通用电控单元功能试验台
CN114415637A (zh) * 2022-01-21 2022-04-29 苏州挚途科技有限公司 Can通信的一致性测试方法、装置及***
DE102020131260A1 (de) 2020-11-25 2022-05-25 AVL SET GmbH Verfahren zur Durchführung eines Prüflaufs mit einem Prüfling
US11377115B2 (en) 2017-01-23 2022-07-05 Dspace Gmbh Method for testing at least one control device function of at least one control device
WO2022175180A1 (de) * 2021-02-18 2022-08-25 Bayerische Motoren Werke Aktiengesellschaft Testen mindestens eines fahrzeug-steuergeräts
CN115047782A (zh) * 2022-05-31 2022-09-13 清华大学 联合仿真***架构
DE102021115141B3 (de) 2021-06-11 2022-10-20 Dspace Gmbh Vorrichtung zum Testen eines elektronischen Steuergeräts mit einem Hardware-in-the-Loop-Simulator
US20230025895A1 (en) * 2021-07-22 2023-01-26 Dspace Gmbh Loop mode for simulated control units
DE102022102506A1 (de) 2021-12-22 2023-06-22 Dspace Gmbh Vorrichtung und Verfahren zum Schalten von Fehlerzuständen in einer Simulationsumgebung
WO2023117214A1 (de) * 2021-12-22 2023-06-29 Dspace Gmbh Vorrichtung und verfahren zum schalten von fehlerzuständen in einer simulationsumgebung
DE102018204335B4 (de) 2017-03-21 2023-10-05 Koito Manufacturing Co., Ltd. Beleuchtungs-schaltung und fahrzeug-beleuchtung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2770389B1 (de) * 2013-02-21 2019-05-08 dSPACE digital signal processing and control engineering GmbH Verfahren zur Durchführung einer Konfiguration eines Steuergeräte-Testsystems
EP2770434B1 (de) 2013-02-21 2016-09-14 dSPACE digital signal processing and control engineering GmbH Verfahren zur Durchführung einer Inventarisierung der an ein Steuergeräte-Testsystem angeschlossenen Hardware-Komponenten
CN103631147B (zh) * 2013-07-31 2016-08-17 中车青岛四方机车车辆股份有限公司 列车网络控制***半实物综合仿真试验台及试验方法
CN107037803A (zh) * 2016-02-03 2017-08-11 帝斯贝思数字信号处理和控制工程有限公司 用于仿真残余总线控制仪组合的计算机实现的方法和设备
DE102016105844A1 (de) * 2016-03-31 2017-10-05 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zum Testen eines Steuerprogramms eines Steuergeräts in einer Simulationsumgebung auf einem Rechner
DE102016224747A1 (de) * 2016-12-12 2018-06-14 Robert Bosch Gmbh Steuergerät
CN109709932A (zh) * 2017-10-26 2019-05-03 大陆汽车投资（上海）有限公司 基于dSPACE-HIL***的用于诊断电子设备的方法和装置
CN110134099B (zh) * 2018-02-08 2021-08-24 中车株洲电力机车研究所有限公司 一种控制软件的测试***及方法
US20190369585A1 (en) * 2018-05-29 2019-12-05 Dspace Digital Signal Processing And Control Engineering Gmbh Method for determining a physical connectivity topology of a controlling development set up for a real-time test apparatus
CN109001999B (zh) * 2018-08-03 2020-09-08 德丰电创科技股份有限公司 电动工具开关测试方法和***
CN110794813B (zh) * 2019-11-18 2022-06-07 上海顺试汽车科技有限公司 一种机电零部件在环实时联动测试方法及***
CN112631248B (zh) * 2020-12-15 2022-02-15 知行汽车科技（苏州）有限公司 自动连续故障注入测试装置和方法
CN117075572A (zh) * 2023-03-06 2023-11-17 昆易电子科技(上海)有限公司 测试***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133241A (en) 1975-05-27 1979-01-09 Nippon Gakki Seizo Kabushiki Kaisha Electronic musical instrument utilizing recursive algorithm

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133241A (en) 1975-05-27 1979-01-09 Nippon Gakki Seizo Kabushiki Kaisha Electronic musical instrument utilizing recursive algorithm

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Himmler, A., "Modular, Scalable Hardware-in-the-loop Systems," ATZelektronik worldwide 5 (2): 36-39, 2010
www.mathworks.com/products/simulink

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10191113B2 (en) 2012-06-01 2019-01-29 Dspace Digital Signal Processing And Control Engineering Gmbh Apparatus having simulation unit for producing simulation signal for testing an electrical component
WO2013178392A1 (de) * 2012-06-01 2013-12-05 Dspace Digtital Signal Processing And Control Engineering Gmbh Vorrichtung zum testen einer elektrischen komponente
DE102012216848A1 (de) * 2012-09-20 2014-03-20 Robert Bosch Gmbh Steuergerät für stromgesteuerten Bus
DE102012216848B4 (de) * 2012-09-20 2015-10-01 Robert Bosch Gmbh Steuergerät für stromgesteuerten Bus
US9619425B2 (en) 2012-09-20 2017-04-11 Robert Bosch Gmbh Control unit for current-controlled bus wherein sampling a current flowing through bus connection in order to detect digital message of a connectable sensor
DE102013010979A1 (de) 2013-07-01 2015-01-08 Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr Vorrichtung und Verfahren zum Test eines Steuergerätes
DE102015108064A1 (de) 2015-05-21 2016-11-24 in-tech GmbH Testsystem und Verfahren zum automatisierten Testen von wenigstens zwei gleichzeitig an das Testsystem angeschlossenen Steuergeräten sowie Steuergeräte-Anschluss- und Steuergeräte-Umschalteinheit zur Verwendung in einem solchen Testsystem
DE102015108064B4 (de) 2015-05-21 2018-08-23 in-tech GmbH Testsystem und Verfahren zum automatisierten Testen von wenigstens zwei gleichzeitig an das Testsystem angeschlossenen Steuergeräten sowie Steuergeräte-Anschluss- und Steuergeräte-Umschalteinheit zur Verwendung in einem solchen Testsystem
CN106483866A (zh) * 2015-08-26 2017-03-08 上海机电工程研究所 制导控制半实物仿真***定时方法及***
CN106483866B (zh) * 2015-08-26 2019-07-23 上海机电工程研究所 制导控制半实物仿真***定时方法及***
DE102016123478A1 (de) * 2016-12-05 2018-06-07 Bayerische Motoren Werke Aktiengesellschaft Vorrichtung zur Erprobung von elektrischen Fahrzeugkomponenten
EP3571553B1 (de) * 2017-01-23 2023-09-27 dSPACE GmbH Verfahren zum test einer steuergerätefunktion eines steuergeräts eines fahrzeugs
US11377115B2 (en) 2017-01-23 2022-07-05 Dspace Gmbh Method for testing at least one control device function of at least one control device
DE102018204335B4 (de) 2017-03-21 2023-10-05 Koito Manufacturing Co., Ltd. Beleuchtungs-schaltung und fahrzeug-beleuchtung
CN107678307B (zh) * 2017-11-09 2018-08-28 重庆鲁班机器人技术研究院有限公司 半实物仿真测试***
CN107678307A (zh) * 2017-11-09 2018-02-09 重庆鲁班机器人技术研究院有限公司 半实物仿真测试方法、装置及***
CN109407552A (zh) * 2018-12-17 2019-03-01 上海机电工程研究所 一种多半实物仿真***协同仿真方法
DE102020131260A1 (de) 2020-11-25 2022-05-25 AVL SET GmbH Verfahren zur Durchführung eines Prüflaufs mit einem Prüfling
WO2022175180A1 (de) * 2021-02-18 2022-08-25 Bayerische Motoren Werke Aktiengesellschaft Testen mindestens eines fahrzeug-steuergeräts
WO2022258215A1 (de) * 2021-06-11 2022-12-15 Dspace Gmbh Vorrichtung zum testen eines elektronischen steuergeräts mit einem hardware-in-the-loop-simulator
DE102021115141B3 (de) 2021-06-11 2022-10-20 Dspace Gmbh Vorrichtung zum Testen eines elektronischen Steuergeräts mit einem Hardware-in-the-Loop-Simulator
US20230025895A1 (en) * 2021-07-22 2023-01-26 Dspace Gmbh Loop mode for simulated control units
CN114003021A (zh) * 2021-10-29 2022-02-01 中车大连机车研究所有限公司 一种机车通用电控单元功能试验台
DE102022102506A1 (de) 2021-12-22 2023-06-22 Dspace Gmbh Vorrichtung und Verfahren zum Schalten von Fehlerzuständen in einer Simulationsumgebung
WO2023117214A1 (de) * 2021-12-22 2023-06-29 Dspace Gmbh Vorrichtung und verfahren zum schalten von fehlerzuständen in einer simulationsumgebung
CN114415637B (zh) * 2022-01-21 2023-09-22 苏州挚途科技有限公司 Can通信的一致性测试方法、装置及***
CN114415637A (zh) * 2022-01-21 2022-04-29 苏州挚途科技有限公司 Can通信的一致性测试方法、装置及***
CN115047782A (zh) * 2022-05-31 2022-09-13 清华大学 联合仿真***架构
CN115047782B (zh) * 2022-05-31 2024-04-19 清华大学 联合仿真***

Also Published As

Publication number Publication date
CN202183045U (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
DE102010043661A1 (de) Vorrichtung zum Testen und HIL-Simulator
EP2801873B1 (de) Testeinrichtung zum Test eines virtuellen Steuergeräts
DE102007029137B4 (de) Testsystem-Verbund zum parallelen Testen mehrerer Systeme unter Test mit mehreren Testsystemen
DE102018124411A1 (de) I/o-virtualisierung für die inbetriebnahme
DE102008014153B4 (de) Verfahren, Steuergerät und Steuerungssystem zur Steuerung eines Automatisierungssystems
EP3130970A1 (de) Verfahren zum verbinden einer eingabe/ausgabe-schnittstelle eines für die steuergerätentwicklung eingerichteten testgeräts
DE102011077319B4 (de) Simulationssystem, Verfahren zur Durchführung einer Simulation, Leitsystem und Computerprogrammprodukt
EP3451202B1 (de) Verfahren zum erzeugen eines auf einem testgerät ausführbaren modells eines technischen systems und testgerät
DE102017120016A1 (de) Verfahren zur Konfiguration eines zum Testen eines elektronischen Steuergeräts eingerichteten Testgeräts sowie Konfigurationssystem
DE102011077318B4 (de) Simulationssystem, Verfahren zur Durchführung einer Simulation, Leitsystem und Computerprogrammprodukt
EP1522910B1 (de) Verfahren und Einrichtung zur Konfiguration eines Steuerungssystems
DE102006062555A1 (de) Verfahren zur Beobachtung eines Steuergeräts
DE102014101321A1 (de) Testeinrichtung zum Test eines virtuellen Steuergeräts
DE102014219711A1 (de) Verfahren zur Kraftwerkssimulation
DE102011077317B4 (de) Simulationssystem, Verfahren zur Durchführung einer Simulation, Leitsystem und Computerprogrammprodukt
EP2895925A1 (de) Kaskadiertes feldbussystem
EP3047635A1 (de) Feldbuskoppler zur anbindung von modulen an einen feldbus und verfahren zur adressierung derartiger module
EP4010765A1 (de) System und verfahren zum bereitstellen einer digitalen nachbildung einer anlage und entsprechendes computerprogrammprodukt
EP1595185B1 (de) Elektrisches automatisierungsgerät und verfahren zum einstellen der funktionen des elektrischen automatisierungsgerätes
EP3482467B1 (de) Steckverbinderbauteil, steckverbinder, steckverbindersystem und verfahren zum zusammensetzen und betreiben eines steckverbinders
EP3575976A1 (de) Verfahren zum bestimmen einer physikalischen verbindungstopologie eines für die steuergerätentwicklung eingerichteten, echtzeitfähigen testgeräts
LU500646B1 (de) Technik zur Bereitstellung einer Diagnosefunktionalität für eine auf einer speicherprogrammierbaren Steuerung basierenden Anwendung
EP1451680A2 (de) Verfahren und anordnung zur konfiguration von baugruppen in einer datenverarbeitungsanlage
DE102021206985A1 (de) System zur Verarbeitung von Daten
DE102015113291A1 (de) Verfahren zum Verbinden einer Eingabe/Ausgabe-Schnittstelle eines für die Steuergerätentwicklung eingerichteten Testgeräts

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DSPACE GMBH, DE

Free format text: FORMER OWNER: DSPACE DIGITAL SIGNAL PROCESSING AND CONTROL ENGINEERING GMBH, 33102 PADERBORN, DE