DE102016118655A1 - Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung - Google Patents

Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung Download PDF

Info

Publication number
DE102016118655A1
DE102016118655A1 DE102016118655.4A DE102016118655A DE102016118655A1 DE 102016118655 A1 DE102016118655 A1 DE 102016118655A1 DE 102016118655 A DE102016118655 A DE 102016118655A DE 102016118655 A1 DE102016118655 A1 DE 102016118655A1
Authority
DE
Germany
Prior art keywords
layer
edge regions
metallizations
underlying
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016118655.4A
Other languages
English (en)
Inventor
Lucrezia Guarino
Antonella Milani
Andrea PALEARI
Federica Ronchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE102016118655A1 publication Critical patent/DE102016118655A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0218—Structure of the auxiliary member
    • H01L2224/02181—Multilayer auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einer Ausführungsform weist ein Verfahren zum Herstellen von Halbleitervorrichtungen, die Metallisierungen (36, 38, 40) mit peripheren Abschnitten aufweisen, wobei mindestens eine unterliegende Schicht (20, 24) Randbereiche aufweist, die sich den peripheren Abschnitten zugewandt erstrecken, auf: – Bereitstellen einer Opferschicht (26) zum Bedecken der Randbereiche der unterliegenden Schicht (20, 24), – Bereitstellen der Metallisierungen (36, 38, 40), während die Randbereiche der unterliegenden Schicht (20, 24) von der Opferschicht (26) bedeckt sind, und – Entfernen der Opferschicht (26), so dass die Randbereiche der unterliegenden Schicht (20, 24) sich den peripheren Abschnitten ohne eine Kontaktgrenzfläche dazwischen zugewandt erstrecken, wodurch thermomechanische Belastungen vermieden werden.

Description

  • Die Beschreibung bezieht sich auf die Herstellung von Halbleitervorrichtungen. Eine oder mehrere Ausführungsformen können beispielsweise für die Reduzierung von thermomechanischer Belastung in integrierten Schaltungen, beispielsweise für Automobil- und Verbraucherprodukte, angewendet werden.
  • Verschiedene Typen von integrierten Schaltungen (IC) können Technologien wie beispielsweise BCD (Bipolare CMOS-DMOS) Technologie verwenden. BCD-Technologie kann beispielsweise vorteilhaft zur Herstellung von integrierten Schaltungen verwendet werden, die sowohl Leistungselektronik als auch Logikelektronik aufweisen. BCD-Technologie schafft eine Familie von Siliziumprozessen, von denen jeder die Stärken der drei unterschiedlichen Prozesstechnologien auf einem einzelnen Chip kombiniert: Bipolar für präzise analoge Funktionen, CMOS (Complementary Metal Oxide Semiconductor) für digitale Konstruktion und DMOS (Double Diffused Metal Oxide Semiconductor) für Leistungs- und Hochspannungselemente.
  • Die Implementierung von BCD-Technologie kann Deckschicht-Kupfermetall-Verbindungen, bezeichnet als RDL (Re-Distribution Layer), umfassen. Die Resistenz von Passivierungs- und Zwischenisolierschichten gegenüber Problemen mit der Zuverlässigkeit, wie beispielsweise durch thermoelastische Kopplung und Belastungen während Drahtbonding- und Einhausungsprozessen verursacht, kann einen Faktor darstellen, auf den geachtet werden muss.
  • Bei der Herstellung von integrierten Schaltungen kann Siliziumnitrid (SiN) oder Siliziumkarbid (SiC) verwendet werden, um eine Passivierungsschicht für Mikrochips bereitzustellen, beispielsweise um eine Barriere gegen Wassermoleküle und andere Quellen von Korrosion und Instabilität in der Mikroelektronik zu schaffen.
  • In strukturellen Ecken von Metallisierungen, wie beispielsweise Cu(Kupfer)-RDL-Deckschichtmetallisierungen, können Belastungen aufgrund von thermomechanischer Nicht-Übereinstimmung zwischen unterschiedlichen Materialien, beispielsweise Barriereschicht (TiW, Ta, TaNta), Metallisierungskappenschicht (Ni-Pd, Ni-Pd-Au, Ni-Au), Passivierungsschicht (SiN, SiC) Tripelpunkt auftreten.
  • Eine Aufgabe einer oder mehrerer Ausführungsformen ist der Beitrag zur Überwindung der vorstehend erwähnten kritischen Punkte, beispielsweise Passivierungsbelastung in der oberen Oberfläche der Passivierungsschicht am Rand (beispielsweise an einer Ecke) einer Cu-RDL-Struktur.
  • Gemäß einer oder mehreren Ausführungsformen kann diese Aufgabe mittels eines Verfahrens mit den in den anliegenden Ansprüchen dargelegten Merkmalen gelöst werden.
  • Eine oder mehrere Ausführungsformen können sich auch auf eine entsprechende Vorrichtung beziehen.
  • Die Ansprüche sind ein fester Bestandteil der technischen Offenbarung einer oder mehrerer Ausführungsformen, wie hierin dargelegt.
  • Eine oder mehrere Ausführungsformen können zur Reduzierung von SiN-Passivierungsbelastung durch Vermeiden eines „Tripelpunkts” führen, beispielsweise durch Entkoppeln einer Kappenbarriere(beispielsweise Nickel TiW)-Grenzfläche von der oberen Passivierungsoberfläche (beispielsweise SiN, SiC).
  • Eine oder mehrere Ausführungsformen können eine Modifizierung beispielsweise eines Cu RDL-Prozessablaufes beinhalten, der das Hinzufügen einer Opferisolierschicht zum Bilden einer Lücke zwischen Passivierung und beispielsweise Nickel beinhaltet.
  • In einer oder mehreren Ausführungsformen kann eine verbesserte Robustheit der Passivierung mittels eines Prozessablaufes erlangt werden, der das vollständige Bedecken von Kupfer (Cu) durch Nickel (Ni) beinhalten kann, um eine Kupfermigration ohne Veränderungen von Materialien und in Beziehung stehenden Grenzflächen zu verhindern.
  • Eine oder mehrere Ausführungsformen können eine Doppelbarriereschicht (beispielsweise TiW) aufweisen, die dazu ausgebildet ist, Nickel und Passivierung zu entkoppeln, indem die Anwesenheit eines „Tripelpunktes” vermieden wird, der für kritische Belastung der Passivierung verantwortlich ist.
  • Eine oder mehrere Ausführungsformen können eine Doppelkupferbarriereabscheidung, einen Spalt zwischen Nickel und Passivierung, ohne Aufwachsen von Nickel auf einer Kupferbarriere in Kontakt mit der Passivierung beinhalten.
  • Eine oder mehrere Ausführungsformen können auf eine TiW-Ni-SiN-Passivierungsgrenzfläche verzichten, mit einem vollständig eingekapselten Kupfer, beispielsweise in TiW und Ni (zur Vermeidung von Kupfermigration und Korrosion), und ohne Unterschnitte unter der letzten Barriereätzung.
  • Eine oder mehrere Ausführungsformen werden jetzt rein beispielhaft mit Bezugnahme auf die beiliegenden Zeichnungen beschrieben. In denen zeigen:
  • 1 bis 15 Beispiele für mögliche Schritte in einer oder mehreren Ausführungsformen,
  • 16 bis 22 Beispiele für mögliche Modifizierungen der Schritte aus 9 bis 13 in einer oder mehreren Ausführungsformen.
  • Es wird zu verstehen sein, dass die Zeichnungen der Klarheit der Darstellung bestimmter Merkmale (z. B. Schichtdicken) halber möglicherweise nicht im gleichen Maßstab gezeichnet sind.
  • In der folgenden Beschreibung werden eine oder mehrere spezielle Einzelheiten mit dem Ziel dargestellt, ein tieferes Verständnis der beispielhaften Ausführungsformen zu schaffen. Die Ausführungsformen können ohne eine oder mehrere der speziellen Einzelheiten oder mit anderen Verfahren, Komponenten, Materialien usw. erlangt werden. In anderen Fällen sind bekannte Strukturen, Materialien oder Vorgänge nicht im Detail dargestellt oder beschrieben, um bestimmte Aspekte von Ausführungsformen nicht zu überdeckenen.
  • Die Bezugnahme auf „eine Ausführungsform” im Rahmen der vorliegenden Beschreibung soll darauf hinweisen, dass eine bestimmte im Bezug zu der Ausführungsform beschriebene Konfiguration, Struktur oder Eigenschaft in mindestens einer Ausführungsform enthalten ist. Somit beziehen sich Ausdrücke wie z. B. „in einer Ausführungsform”, die in einem oder mehreren Punkten der vorliegenden Beschreibung vorkommen können, nicht notwendigerweise auf ein und dieselbe Ausführungsform. Außerdem können bestimmte Konfigurationen, Strukturen oder Eigenschaften auf jegliche adäquate Weise in einer oder mehreren Ausführungsformen kombiniert werden.
  • Die hierin verwendeten Bezugszeichen sind nur zum besseren Verständnis vorgesehen und definieren somit nicht den Schutz- oder Offenbarungsumfang der Ausführungsformen.
  • Die Reduzierung der Belastung in Halbleitervorrichtungen wie beispielsweise integrierten Schaltungen (IC) stellt einen umfangreichen Bereich technischer Forschung dar.
  • Dokument US 8 476 762 B1 ist ein Beispiel für diesbezügliche Aktivitäten. Dieses Dokument offenbart ein Verfahren zum Herstellen einer Pb-freien Controlled Collapse Chip Verbindung (C4) mit einer Ball Limiting Metallurgy (BLM) Struktur für Halbleiterchipgehäuse zur Reduzierung von Brüchen auf Chipebene während der Back End Of Line (BEOL) Prozesse des Abkühlens der Chipverbindungen. Ein Rand der BLM-Struktur, die während des Abkühlens der Chipverbindungen einer Zugbelastung ausgesetzt ist, wird durch eine elektroplattierte Barriereschicht, die einen entsprechenden Rand der Metallsaatschicht bedeckt, vor dem Unterschnitt einer Metallsaatschicht geschützt, der durch Nassätzen des Chips, um Metallschichten von der Oberfläche des Chips zu entfernen, und Reflow-Löten bewirkt wird.
  • 1–5 sind Beispiele für mögliche Schritte in einem RDL (Re-Distribution Layer) Prozess.
  • In einer oder mehreren Ausführungsformen können die in 1 bis 5 beispielhaft dargestellten Schritte aufweisen:
    • – Cu-chemisches mechanisches Polieren (Cu CMP) eines dielektrischen Substrats 10, wobei elektrisch leitfähige (beispielsweise Kupfer) Ausbildungen 12 in einer dielektrischen Lötaugen(beispielsweise SiN)-Schicht 14 vorgesehen sind (1);
    • – Abscheiden einer „Kappen”-Nitridschicht 16, einer dielektrischen Zwischenschicht 18 und einer Passivierungsschicht 20, beispielsweise SiN, SiC (2);
    • – Ätzen von Durchgangslöchern 22 durch die Passivierungsschicht 20 und die dielektrische Zwischenschicht 18, die auf die Nitridkappenschicht 16 (nach unten) auftrifft (3).
  • 4 ist ein Beispiel für einen „Decken”-Öffnungsschritt der Kappenschicht 16, der bewirkt, dass die Durchgangslöcher 22 auf den leitfähigen Ausbildungen 12 (beispielsweise Kupfer) auftreffen, beispielsweise mit einer Breite/einem Abstand der Durchgangslöcher von beispielsweise circa 3 Mikrometer (3 × 10–6 m).
  • 5 ist ein Beispiel für die Bildung einer TiW-Barriere 24 mit einer Dicke von beispielsweise circa 100 nm (100 × 10–9 m) auf der oberen Oberfläche der Struktur gemäß 4, gefolgt von (6) der Abscheidung einer – mindestens teilweise Opfer – dielektrischen (beispielsweise SiN) Schicht 26 mit einer Dicke von beispielsweise circa 100 nm (100 × 10–9 m).
  • 7 ist ein Beispiel für das Vorsehen einer dielektrischen RDL-Maske 28, die den Bereich unbedeckt lässt, wo die Durchgangslöcher 22 vorgesehen sind, gefolgt von (8) einer Nitridätzung, wobei ein ungeätztes Dielektrikum 26 (nur) unter der Maske 28 verbleibt.
  • 9 ist ein Beispiel für einen Schritt, in dem nach dem Entfernen („Strippen”) der Maske 28 eine zweite Barriereschicht 30 (beispielsweise TiN-TiW, TiW) von beispielsweise circa 200 nm (200 × 10–9 m) gebildet wird, gefolgt von der Abscheidung beispielsweise einer Kupfer-„Saat”-Schicht 32 von beispielsweise circa 200 nm (200 × 10–9 m).
  • Es wird zu verstehen sein, dass aufgrund der Anwesenheit des ungeätzten Nitrids 26, das unter der Maske 28 verbleibt, beide Schichten 30 und 32 bei 300 eine stufenförmige Ausbildung aufweisen.
  • 10 ist ein Beispiel für das Vorsehen einer weiteren Cu-RDL-Maske 34, die den Bereich, in dem die Durchgangslöcher 22 vorgesehen sind, unbedeckt lässt, indem die stufenförmige Ausbildung 300 auch unbedeckt bleibt.
  • In einer oder mehreren Ausführungsformen kann die Maske 34 seitlich versetzt (zurückgesetzt) platziert werden, beispielsweise circa 1 Mikrometer (1 × 10–6 m) bezüglich der Ausbildung 300.
  • 11 ist ein Beispiel für die Bildung einer Metallisierung 36, beispielsweise Cu RDL, über den Durchgangslöchern 22. In einer oder mehreren Ausführungsformen kann die Metallisierung 36 eine Dicke von beispielsweise circa 10 Mikrometer haben (10 × 10–6 m). In einer oder mehreren Ausführungsformen kann die Metallisierung 36 durch elektrochemische Abscheidung (ECD) gebildet werden.
  • 12 ist ein Beispiel für einen Schritt, in dem nach dem Entfernen („Strippen”) der Maske 34 die zweite Barriereschicht 30 (beispielsweise TiN-TiW, TiW) und die Kupfer-„Saat”-Schicht 32 (beispielsweise mittels eines Nassätzprozesses) von der gesamten Oberfläche, die von der Metallisolierung 36 unbedeckt bleibt, entfernt werden.
  • Es wird zu verstehen sein, dass aufgrund der Anwesenheit der stufenförmigen Ausbildung bei 300 die TiW-Schicht 30 am Rand der Metallisierung 36 durch das (bis dahin) ungeätzte Dielektrikum 26 in einem Abstand von der TiW-Barriere 24 gehalten wird.
  • 13 ist ein Beispiel für die Abscheidung einer kombinierten Kappenschicht 38, 40 (beispielsweise Ni-Pd, Ni-Pd-Au, Ni-Au) auf der äußeren Oberfläche der Metallisierung 36.
  • In einer oder mehreren Ausführungsformen kann die Kappenschicht 38, 40 eine Dicke von beispielsweise etwa 2 Mikrometer (2 × 10–6 m) haben.
  • Es wird wieder zu verstehen sein, dass die Kappenschicht 38, 40 auf der äußeren Oberfläche der Metallisierung 36 durch die Anwesenheit des ungeätzten Nitrids 26 in einem Abstand von der ersten Barriereschicht 24 gehalten wird.
  • 14 ist ein Beispiel für das Entfernen (beispielsweise durch Ätzen) des Nitrids 26 und das mögliche Entfernen (beispielsweise durch Ätzen) der ersten Barriere 24, die sich über den Rand der Metallisierung 36 hinaus erstreckt (15).
  • 14 und 15 zeigen auf, dass der hierin beispielhaft dargestellte Prozess und vor allem die Bereitstellung der dielektrischen Opferschicht 26 es möglich machen, die Bildung einer Barrierekappenpassivierungsgrenzfläche am Rand der Metallisierung 36 zu verhindern, die die Quelle einer hohen thermomechanischen Belastung mit den im Einleitungsteil dieser Beschreibung erläuterten daraus entstehenden Nachteilen sein kann.
  • In einer oder mehreren Ausführungsformen, wie hierin beschrieben, kann die zweite Barriereschicht 30 mit der Kappenschicht 38 in Kontakt sein, um die Metallisierung 36 einzukapseln.
  • 16 bis 22 sind Beispiele für Ausführungsformen, in denen die TiN-TiW-Abscheidung gemäß 9, die zur Bildung der Schicht 30 führt (beispielsweise mit einer Gesamtdicke von etwa 200 nm, nämlich 200 × 10–9 m), die Abscheidung einer TiW-Schicht 30 (beispielsweise mit einer Dicke von circa 200 nm, nämlich 200 × 10–9 m) plus einer TiN-Schicht 30a (beispielsweise mit einer Dicke von circa 10 nm, nämlich 10 × 10–9 m) auf der „inneren” Oberfläche der Schicht 30, d. h. der Oberfläche der Schicht 30, die der ersten Barriere 24 (und der dielektrischen Schicht 26) zugewandt ist, aufweisen kann.
  • Die anderen in 16 bis 22 beispielhaft dargestellten Prozessschritte können ansonsten als im Wesentlichen den in 9 bis 15 beispielhaft dargestellten Prozessschritten entsprechend betrachtet werden, nämlich:
    • – Abscheiden einer Cu-„Saat”-Schicht 32 (16);
    • – Bereitstellen der weiteren Cu RDL-Maske 34, die den Bereich unbedeckt lässt, in dem die Durchgangslöcher 22 vorgesehen sind, indem die stufenförmige Ausbildung 300 auch unbedeckt gelassen wird (17);
    • – Bildung der Metallisierung 36, beispielsweise Cu RDL, über den Durchgangslöchern 22 (18);
    • – Entfernen („Strippen”) der Maske 34, Entfernen der zweiten Barriereschicht 30 (beispielsweise TiN-TiW) und der Cu „Saat” Schicht 32 von der Oberfläche, die von der Metallisierung 36 unbedeckt gelassen wird (19);
    • – Abscheiden einer kombinierten Kappenschicht 38, 40 (beispielsweise Ni-Pd, Ni-Pd-Au, Ni-Au) auf der äußeren Oberfläche der Metallisierung 36 (20);
    • – Entfernen des Dielektrikums 26 und mögliches Entfernen der ersten Barriere 24 (beispielsweise durch TiW-selektives Ätzen auf Tin), die sich über den Rand der Metallisierung 36 (21 und 22) hinaus erstreckt.
  • 21 und 22 zeigen auf, dass der hierin beispielhaft beschriebene Prozess und vor allem die Bereitstellung der dielektrischen Opferschicht 26 es möglich machen, die Bildung einer Barrierekappenpassivierungsgrenzfläche am Rand der Metallisierung 36 zu verhindern.
  • Wieder verhindert dies die mögliche Bildung einer hohen thermomechanischen Belastung mit den entsprechenden Nachteilen, wie im Einleitungsteil dieser Beschreibung erläutert.
  • In einer oder mehreren Ausführungsformen, wie in 16 bis 22 beispielhaft dargestellt, kann die TiN-Schicht 30a möglicherweise an der Kappenschicht 38 anliegen, um die Metallisierung 36 (mit der TiW-Schicht 30 an deren unterer Oberfläche) einzukapseln.
  • Ansonsten wird zu verstehen sein, dass die spezielle Materialauswahl, wie vorstehend beispielhaft dargelegt, vor allem in Zusammenhang mit bestimmten Prozessausführungsformen steht, beispielsweise in Verbindung mit dem RDL-Prozess. Eine oder mehrere Ausführungsformen können unterschiedliche Implementierungsoptionen, beispielsweise unterschiedliche Materialwahl und oder Schichtdicken, vorgeben.
  • Eine oder mehrere Ausführungsformen können somit ein Verfahren zum Herstellen von Halbleitervorrichtungen bereitstellen, die Metallisierungen (beispielsweise 36, 38, 40) mit peripheren Abschnitten aufweisen, wobei mindestens eine unterliegende Schicht (beispielsweise 20, 24) Randbereiche aufweist, die sich den peripheren Abschnitten zugewandt erstrecken.
  • In einer oder mehreren Ausführungsformen kann das Verfahren aufweisen:
    • – Bereitstellen einer Opferschicht (beispielsweise 26) zum Bedecken der Randbereiche der mindestens einen unterliegenden Schicht,
    • – Bereitstellen der Metallisierung, während die Randbereiche der mindestens einen unterliegenden Schicht von der Opferschicht bedeckt sind, und
    • – Entfernen der Opferschicht, wodurch sich die Randbereiche der mindestens einen unterliegenden Schicht den peripheren Abschnitten ohne eine Kontaktgrenzfläche dazwischen zugewandt erstrecken.
  • In einer oder mehreren Ausführungsformen können die Metallisierungen aufweisen:
    • – einen Metallisierungskörper (beispielsweise 36), der vorzugsweise auch Kupfer aufweist, und
    • – eine äußere Oberflächenbeschichtung oder „Kappe” (beispielsweise 38, 40) des Körpers, wobei die Beschichtung vorzugsweise mindestens eine einer Nickelschicht und einer Palladiumschicht aufweist, wobei sich die Randbereiche ohne eine Kontaktgrenzfläche mit sowohl dem Metallisierungskörper als auch der äußeren Oberflächenbeschichtung den peripheren Abschnitten zugewandt erstrecken.
  • Eine oder mehrere Ausführungsformen können das Bereitstellen einer Barriereschicht (beispielsweise 30, 30a) aufweisen, die vorzugsweise TiN und TiW aufweist, unter dem Metallisierungskörper (36) liegt und an der äußeren Oberflächenbeschichtung anliegt, um den Metallisierungskörper vollständig zu bedecken, wobei die Barriereschicht (beispielsweise 30, 30a) vorgesehen wird (siehe beispielsweise 19 und 16), während die Randbereiche der mindestens einen unterliegenden Schicht von der Opferschicht bedeckt sind.
  • Eine oder mehrere Ausführungsformen können das Bereitstellen der mindestens einen unterliegenden Schicht als eine Passivierungsschicht (beispielsweise 20) aufweisen, auf der vorzugsweise eine entsprechende Barriereschicht (beispielsweise 24) vorgesehen ist.
  • Eine oder mehrere Ausführungsformen können das Bereitstellen der entsprechenden Barriereschicht auf der Passivierungsschicht als eine Schicht aufweisen, die sich unter dem Metallisierungskörper erstreckt, wobei die Opferschicht vorgesehen ist, um die entsprechende Barriereschicht an den Randbereichen der mindestens einen unterliegenden Schicht zu bedecken (siehe beispielsweise 12 und 19).
  • Eine oder mehrere Ausführungsformen können das Entfernen der entsprechenden Barriereschicht von der Passivierungsschicht an anderen Stellen als den Randbereichen aufweisen (vergleiche beispielsweise 15 und 22).
  • In einer oder mehreren Ausführungsformen:
    • – kann die Passivierungsschicht eine Nitridpassivierungsschicht aufweisen und/oder
    • – kann die entsprechende Barriereschicht (24) eine TiW-Barriere aufweisen.
  • In einer oder mehreren Ausführungsformen kann die Opferschicht (beispielsweise 26) Siliziumnitrid aufweisen.
  • In einer oder mehreren Ausführungsformen können die Metallisierungen Cu-RDL-Metallisierungen aufweisen.
  • Eine oder mehrere Ausführungsformen können eine Halbleitervorrichtung mit Metallisierungen mit peripheren Abschnitten bereitstellen, wobei mindestens eine unterliegende Schicht Randbereiche hat, diese sich den peripheren Abschnitten zugewandt erstrecken, wobei sich die Randbereiche der mindestens einen unterliegenden Schicht den peripheren Abschnitten ohne eine Kontaktgrenzfläche dazwischen zugewandt erstrecken.
  • Unbeschadet der zugrundeliegenden Prinzipien können die Einzelheiten und Ausführungsformen bezüglich der Darstellungen hierin, die rein als nicht beschränkende Beispiele dienen, – sogar wesentlich – variieren, ohne dadurch vom Schutzumfang abzuweichen.
  • Der Schutzumfang ist durch die anliegenden Ansprüche bestimmt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 8476762 B1 [0024]

Claims (10)

  1. Verfahren zum Herstellen von Halbleitervorrichtungen, die Metallisierungen (36, 38, 40) mit peripheren Abschnitten aufweisen, wobei mindestens eine unterliegende Schicht (20, 24) Randbereiche aufweist, die sich den peripheren Abschnitten zugewandt erstrecken, wobei das Verfahren aufweist: – Bereitstellen einer Opferschicht (26) zum Bedecken der Randbereiche der mindestens einen unterliegenden Schicht (20, 24), – Bereitstellen der Metallisierungen, (36, 38, 40) während die Randbereiche der mindestens einen unterliegenden Schicht (20, 24) von der Opferschicht (26) bedeckt sind, und – Entfernen der Opferschicht (26), wodurch sich die Randbereiche der mindestens einen unterliegenden Schicht (20, 24) den peripheren Abschnitten ohne eine Kontaktgrenzfläche dazwischen zugewandt erstrecken.
  2. Verfahren nach Anspruch 1, wobei die Metallisierungen (36, 38, 40) aufweisen: – einen Metallisierungskörper (36), der vorzugsweise Kupfer aufweist, und – eine äußere Oberflächenbeschichtung (38, 40) des Körpers (36), wobei die Beschichtung vorzugsweise mindestens eine einer Nickelschicht (38) und einer Palladiumschicht (40) aufweist, wobei sich die Randbereiche ohne eine Kontaktgrenzfläche mit sowohl dem Metallisierungskörper (36) als auch der äußeren Oberflächenbeschichtung (38, 40) den peripheren Abschnitten zugewandt erstrecken.
  3. Verfahren nach Anspruch 2, das das Bereitstellen einer Barriereschicht (30, 30a) aufweist, die vorzugsweise TiN und TiW aufweist, unter dem Metallisierungskörper (36) liegt und an der äußeren Oberflächenbeschichtung (38, 40) anliegt, um den Metallisierungskörper (36) vollständig zu bedecken, wobei die Barriereschicht (30, 30a) vorgesehen wird, während die Randbereiche der mindestens einen unterliegenden Schicht (20, 24) von der Opferschicht (26) bedeckt sind.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das das Bereitstellen der mindestens einen unterliegenden Schicht als eine Passivierungsschicht (20) aufweist, auf der vorzugsweise eine entsprechende Barriereschicht (24) vorgesehen ist.
  5. Verfahren nach Anspruch 4, das das Bereitstellen der entsprechenden Barriereschicht (24) auf der Passivierungsschicht (20) als eine Schicht, die sich unter dem Metallisierungskörper (36) erstreckt, aufweist, wobei die Opferschicht (26) vorgesehen wird, um die entsprechende Barriereschicht (24) an den Randbereichen der mindestens einen unterliegenden Schicht (20, 24) zu bedecken.
  6. Verfahren nach Anspruch 4 oder Anspruch 5, das das Entfernen der entsprechenden Barriereschicht (24) von der Passivierungsschicht (20) an anderen Stellen als den Randbereiche aufweist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei: – die Passivierungsschicht eine dielektrische Passivierungsschicht (20) aufweist und/oder – die entsprechende Barriereschicht (24) eine TiW-Barriere aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Opferschicht (26) Siliziumnitrid aufweist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Metallisierungen (36, 38, 40) Cu-RDL-Metallisierungen aufweisen.
  10. Halbleitervorrichtung, die Metallisierungen (36, 38, 40) mit peripheren Abschnitten aufweist, wobei mindestens eine unterliegende Schicht (20, 24) Randbereiche aufweist, die sich den peripheren Abschnitten zugewandt erstrecken, wobei sich die Randbereiche der mindestens einen unterliegenden Schicht (20, 24) den peripheren Abschnitten ohne eine Kontaktgrenzfläche dazwischen zugewandt erstrecken.
DE102016118655.4A 2016-02-01 2016-09-30 Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung Pending DE102016118655A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITUB2016A000027A ITUB20160027A1 (it) 2016-02-01 2016-02-01 Procedimento per produrre dispositivi a semiconduttore e corrispondente dispositivo
IT102016000010009 2016-02-01

Publications (1)

Publication Number Publication Date
DE102016118655A1 true DE102016118655A1 (de) 2017-08-03

Family

ID=55795088

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118655.4A Pending DE102016118655A1 (de) 2016-02-01 2016-09-30 Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung

Country Status (4)

Country Link
US (1) US10483220B2 (de)
CN (2) CN206293434U (de)
DE (1) DE102016118655A1 (de)
IT (1) ITUB20160027A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087201A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087174A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
IT201800007968A1 (it) * 2018-08-08 2020-02-08 St Microelectronics Srl Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
IT201800007967A1 (it) * 2018-08-08 2020-02-08 St Microelectronics Srl Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
CN113380650A (zh) * 2021-08-12 2021-09-10 颀中科技（苏州）有限公司 一种金属凸块的制造方法及金属凸块结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050215045A1 (en) * 2004-03-10 2005-09-29 Rinne Glenn A Methods of forming bumps using barrier layers as etch masks and related structures
DE102008048424A1 (de) * 2007-10-22 2009-05-20 Infineon Technologies Ag Elektronikbauelement
US20100109159A1 (en) * 2008-11-03 2010-05-06 Chih-Wen Ho Bumped chip with displacement of gold bumps
US20120064712A1 (en) * 2010-09-14 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Reducing UBM Undercut in Metal Bump Structures
US8476762B2 (en) 2010-11-17 2013-07-02 International Business Machines Corporation Ni plating of a BLM edge for Pb-free C4 undercut control

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249346A (ja) 1987-04-03 1988-10-17 Fujitsu Ltd 集積回路チップにおけるパツドとその形成方法
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
WO1998052224A1 (en) * 1997-05-15 1998-11-19 Formfactor, Inc. Lithographically defined microelectronic contact structures
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6228759B1 (en) * 2000-05-02 2001-05-08 Advanced Micro Devices, Inc. Method of forming an alloy precipitate to surround interconnect to minimize electromigration
US6528412B1 (en) * 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
US6756294B1 (en) 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
US7969015B2 (en) * 2005-06-14 2011-06-28 Cufer Asset Ltd. L.L.C. Inverse chip connector
US8148822B2 (en) * 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
JP2009231681A (ja) 2008-03-25 2009-10-08 Citizen Watch Co Ltd 半導体装置およびその製造方法
US8283209B2 (en) * 2008-06-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming PiP with inner known good die interconnected with conductive bumps
CN102265716B (zh) * 2008-12-26 2015-04-01 高通股份有限公司 具有功率管理集成电路的芯片封装和相关技术
US8946896B2 (en) * 2008-12-31 2015-02-03 Stmicroelectronics, Inc. Extended liner for localized thick copper interconnect
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8298930B2 (en) * 2010-12-03 2012-10-30 International Business Machines Corporation Undercut-repair of barrier layer metallurgy for solder bumps and methods thereof
JP2012204788A (ja) 2011-03-28 2012-10-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN103165481B (zh) 2011-12-13 2015-07-15 颀邦科技股份有限公司 凸块制造工艺及其结构
JP5948924B2 (ja) * 2012-02-09 2016-07-06 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
KR101971279B1 (ko) * 2012-08-30 2019-04-22 에스케이하이닉스 주식회사 범프 구조물 및 그 형성 방법
JP2014241320A (ja) * 2013-06-11 2014-12-25 ソニー株式会社 半導体装置、半導体装置の製造方法
US9786633B2 (en) * 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US10804153B2 (en) * 2014-06-16 2020-10-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method to minimize stress on stack via
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
JP6484490B2 (ja) * 2015-04-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050215045A1 (en) * 2004-03-10 2005-09-29 Rinne Glenn A Methods of forming bumps using barrier layers as etch masks and related structures
DE102008048424A1 (de) * 2007-10-22 2009-05-20 Infineon Technologies Ag Elektronikbauelement
US20100109159A1 (en) * 2008-11-03 2010-05-06 Chih-Wen Ho Bumped chip with displacement of gold bumps
US20120064712A1 (en) * 2010-09-14 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Reducing UBM Undercut in Metal Bump Structures
US8476762B2 (en) 2010-11-17 2013-07-02 International Business Machines Corporation Ni plating of a BLM edge for Pb-free C4 undercut control

Also Published As

Publication number Publication date
CN107026139A (zh) 2017-08-08
US20170221840A1 (en) 2017-08-03
CN206293434U (zh) 2017-06-30
US10483220B2 (en) 2019-11-19
ITUB20160027A1 (it) 2017-08-01
CN107026139B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
DE102016118655A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102014115177B4 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE102015120547A1 (de) Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE102012111654A1 (de) Elektronisches Bauelement und ein Verfahren zur Herstellung eines elektronischen Bauelements
DE112013006790T5 (de) Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE112017007238T5 (de) Halbleiteranordnung
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE10159466A1 (de) Anordnung mit Kondensator
DE102018101392A1 (de) Halbleitereinrichtung und verfahren zum herstellen derselben
DE102005044510A1 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE102016118653A1 (de) Verfahren zur Reduzierung von thermomechanischer Belastung in Halbleitervorrichtungen und entsprechende Vorrichtung
DE102014200242A1 (de) Gebondetes System mit beschichtetem Kupferleiter
DE102020117678B3 (de) Halbleitervorrichtung mit heterogener lötstelle und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: SCHMITT-NILSON SCHRAUD WAIBEL WOHLFROM PATENTA, DE

Representative=s name: CASALONGA & PARTNERS, DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: CASALONGA & PARTNERS PATENTANWAELTE - AVOCATS, DE

Representative=s name: CASALONGA & PARTNERS, DE

R016 Response to examination communication