DE112017007356T5 - Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür - Google Patents

Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112017007356T5
DE112017007356T5 DE112017007356.1T DE112017007356T DE112017007356T5 DE 112017007356 T5 DE112017007356 T5 DE 112017007356T5 DE 112017007356 T DE112017007356 T DE 112017007356T DE 112017007356 T5 DE112017007356 T5 DE 112017007356T5
Authority
DE
Germany
Prior art keywords
substrate
bump
sealing frame
bonding
sealed device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017007356.1T
Other languages
English (en)
Inventor
Koichiro Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017007356T5 publication Critical patent/DE112017007356T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/051—Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Measuring Fluid Pressure (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Ein ringartiger Versiegelungsrahmen (3) und ein Kontakthöcker (4) werden gleichzeitig auf einer Hauptoberfläche eines ersten Substrats (1) gebildet, indem eine Metallpaste strukturiert wird. Eine ringartige Erhebung (8) mit einer kleineren Breite als eine Breite des Versiegelungsrahmens (3) wird auf einer Hauptoberfläche eines zweiten Substrats (5) gebildet. Die Hauptoberfläche des ersten Substrats (1) und die Hauptoberfläche des zweiten Substrats (5) werden so ausgerichtet, dass sie einander zugewandt sind. Der Versiegelungsrahmen (3) wird an die Erhebung (8) gebondet, und der Kontakthöcker (4) wird elektrisch an das zweite Substrat (5) gebondet. Eine Höhe der Erhebung (8) ist das 0,4- bis 0,7-fache eines Abstands zwischen dem ersten Substrat (1) und dem zweiten Substrat (2) nach einem Bonden.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine hohe versiegelte Vorrichtung, die einen Hohlraum zwischen zwei Substraten enthält, und ein Herstellungsverfahren dafür.
  • Hintergrund
  • Für bessere Zuverlässigkeit und Eigenschaften beziehen einige Herstellungsverfahren eine Hohlraumversiegelung ein, wobei Halbleitervorrichtungen oder MEMS-(mikro-elektromechanische System-)Vorrichtungen in einem zwischen gegenüberliegenden Oberflächen ausgebildeten Hohlraum versiegelt werden (siehe zum Beispiel PTL 1 und PTL 2). In der herkömmlichen Vorrichtung sind zwei Substrate mit einem Versiegelungsrahmen aneinander gebondet, um einen luftdichten Hohlraum zu bilden, und Elektroden einer Schaltung im unteren Substrat sind zum oberen Substrat herausgeführt (siehe zum Beispiel PTL 1). Wenn diese Struktur in Waferprozessen hergestellt wird, werden Kontakthöcker und ein Versiegelungsrahmen gleichzeitig gebildet, indem eine Metallpaste gemustert bzw. strukturiert wird, so dass sie gemeinsam gebondet werden. Dieses Verfahren erlaubt eine gemeinsame Herstellung einer Vielzahl von Vorrichtungen mittels Wafer Level Chip Scale Package (WLCSP) und hat in den letzten Jahren breite Anwendungen gefunden.
  • Ein Nachteil besteht darin, dass eine genaue Steuerung einer Muster- bzw. Strukturbreite wegen der schlechten Strukturierungsgenauigkeit der Metallpaste schwierig ist. Die Bondingstruktur weist unvermeidlich eine große Fläche auf, infolge der der für das Bonden angewendete Druck (durch die Strukturfläche dividierte Gesamtlast) unzureichend ist und Versiegelungseigenschaften ungenügend sind. Wenn eine luftdichte Versiegelung mit einer Au-Metallpaste vorgesehen werden soll, ist beispielsweise für das Bonden ein Druck von 100 MPa oder mehr notwendig. Wenn 5000 Chips gleichzeitig mit 4-Zoll-Wafern versiegelt werden, würde ein Versiegelungsrahmen mit einer Breite von 20 µm etwa 10 % der Strukturfläche einnehmen. Um unter dieser Bedingung einen Bondingdruck von 100 MPa sicherzustellen, wäre eine berechnete Last von 78,5 kN pro Wafer notwendig. Da die Obergrenze des durch eine bestehende Druckbeaufschlagungseinrichtung anwendbaren Drucks etwa 60 kN ist, kann keine luftdichte Versiegelung gebildet werden. Als eine Lösung für dieses Problem gab es ein Verfahren, worin eine ringartige Erhebung in einem an den Versiegelungsrahmen zu bondenden Teilbereich vorgesehen wird, um zu ermöglichen, dass Druck konzentriert wird (siehe zum Beispiel PTL 1).
  • Zitatliste
  • Patentliteratur
    • [PTL1] offengelegte japanische Patentanmeldung Nr. 2014-22699
    • [PTL2] offengelegte japanische Patentanmeldung Nr. 2003-188294
    • [PTL3] offengelegte japanische Patentanmeldung Nr. 2016-197664
  • Zusammenfassung
  • Technisches Problem
  • Das Problem war jedoch, dass eine Anwendung des Verfahrens zum Vorsehen einer Erhebung in einem an den Versiegelungsrahmen zu bondenden Teilbereich auf Strukturen, die Kontakthöcker nutzen, wegen einer Lastverteilung auf die Kontakthöcker zu einer noch schlechteren Luftdichtigkeit führen würde. Wenn beispielsweise 5000 Chips der gleichen Größe aus 4-Zoll-Wafern hergestellt werden, wobei jeder Chip sechs Kontakthöcker eines Durchmessers von 100 µm benötigt, würden die Kontakthöcker etwa 12 % der Strukturfläche einnehmen. Um unter dieser Bedingung einen Druck von 100 MPa anzuwenden, wäre auch mit der in einem an den Versiegelungsrahmen zu bondenden Teilbereich vorgesehenen Erhebung eine berechnete Last von 94,2 kN allein für die Kontakthöckerstruktur notwendig. Dementsprechend könnte keine luftdichte Versiegelung mit einer existierenden Druckbeaufschlagungseinrichtung einer maximalen Leistungsfähigkeit von 60 kN gebildet werden.
  • Die vorliegende Erfindung wurde gemacht, um die oben beschriebenen Probleme zu lösen, und deren Aufgabe besteht darin, eine hohle versiegelte Vorrichtung und ein Herstellungsverfahren dafür vorzusehen, wodurch, während Substrate durch Kontakthöcker elektrisch verbunden werden, die Versiegelungseigenschaften verbessert werden können.
  • Lösung für das Problem
  • Ein Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung gemäß der vorliegenden Erfindung beinhaltet: ein gleichzeitiges Ausbilden eines ringartigen Versiegelungsrahmens und eines Kontakthöckers auf einer Hauptoberfläche eines ersten Substrats, indem eine Metallpaste strukturiert wird; ein Ausbilden einer ringartigen Erhebung mit einer kleineren Breite als eine Breite des Versiegelungsrahmens auf einer Hauptoberfläche eines zweiten Substrats; und ein Ausrichten der Hauptoberfläche des ersten Substrats und der Hauptoberfläche des zweiten Substrats, so dass sie einander zugewandt sind, ein Bonden des Versiegelungsrahmens an die Erhebung und ein elektrisches Bonden des Kontakthöckers an das zweite Substrat, wobei eine Höhe der Erhebung das 0,4- bis 0,7-fache eines Abstands zwischen dem ersten Substrat und dem zweiten Substrat nach einem Bonden ist.
  • Vorteilhafte Effekte der Erfindung
  • In der vorliegenden Erfindung können die Substrate durch den Kontakthöcker elektrisch verbunden werden. Während des Bondens kann ein hoher Druck selektiv und lokal auf die Erhebung statt auf die gesamte Strukturfläche des Versiegelungsrahmens angewendet werden. Folglich kann eine höhere Last beaufschlagt werden. Die Höhe der Erhebung ist das 0,4- bis 0,7-fache des Abstands zwischen dem ersten Substrat und dem zweiten Substrat nach einem Bonden. Folglich kann die Metallpaste des Versiegelungsrahmens direkt unter der Erhebung in ein massives Metall transformiert werden, so dass die Versiegelungseigenschaften verbessert werden können.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 2 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 3 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 4 ist eine Querschnittsansicht, die das Verfahren zum Herstellen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 5 ist eine Querschnittsansicht, die Zustandsübergänge der Metallpastenstruktur, während sie sich unter Druck verformt, veranschaulicht.
    • 6 ist eine vergrößerte Querschnittsansicht eines Kontakthöckerteilbereichs vor und nach dem Bonden.
    • 7 ist eine grafische Darstellung, die die Beziehung zwischen dem auf die Au-Paste angewandten Druck und dem Verformungsbetrag zeigt.
    • 8 ist eine Querschnittsansicht, die ein Variationsbeispiel 1 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 9 ist eine entlang I-II von 8 genommene Querschnittsansicht.
    • 10 ist eine Querschnittsansicht, die ein Variationsbeispiel 2 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 11 ist eine Draufsicht, die Variationsbeispiele der Erhebung für den Versiegelungsrahmen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 12 ist eine Draufsicht, die Variationsbeispiele der Erhebung für den Versiegelungsrahmen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 13 ist eine Draufsicht, die Variationsbeispiele der Erhebung für den Versiegelungsrahmen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 14 ist eine Querschnittsansicht, die ein Variationsbeispiel 3 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 15 ist eine Querschnittsansicht, die ein Variationsbeispiel 4 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 16 ist eine Querschnittsansicht, die eine hohle versiegelte Vorrichtung gemäß einem Vergleichsbeispiel veranschaulicht.
    • 17 ist eine Querschnittsansicht, die eine hohle versiegelte Vorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung veranschaulicht.
    • 18 ist eine Querschnittsansicht, die ein Variationsbeispiel der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung veranschaulicht.
    • 19 ist eine Querschnittsansicht, die eine hohle versiegelte Vorrichtung gemäß der Ausführungsform 3 der vorliegenden Erfindung veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Unter Bezugnahme auf die Zeichnungen werden eine hohle versiegelte Vorrichtung und ein Herstellungsverfahren dafür gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Die gleichen Komponenten werden durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Ausführungsform 1
  • 1 ist eine Draufsicht, die ein Verfahren zum Herstellen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. 2 bis 4 sind Querschnittsansichten, die das Verfahren zum Herstellen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulichen. 2 ist eine entlang I-II von 1 genommene Querschnittsansicht.
  • Wie in 1 und 2 gezeigt ist, wird zunächst eine Vorrichtungsschaltung 2, die in einem Hohlraum versiegelt werden soll, in einem zentralen Teilbereich auf einer oberen Oberfläche eines Substrats 1 gebildet. Ein ringartiger Versiegelungsrahmen 3 und Kontakthöcker 4 werden durch Strukturieren einer Metallpaste gleichzeitig auf der oberen Oberfläche des Substrats 1 gebildet. Der Versiegelungsrahmen 3 und die Kontakthöcker 4 haben die gleiche Dicke.
  • Eine Struktur des Versiegelungsrahmens 3 und der Kontakthöcker 4 kann beispielsweise gebildet werden, indem zuerst eine Resiststruktur vorgesehen wird, die später unter Verwendung eines Entfernungsmittels oder dergleichen entfernt wird, nachdem vertiefte Formen in der Struktur mit dem Pastenmaterial gefüllt wurden. Alternativ dazu kann die Struktur direkt durch einen Tintenstrahlprozess gebildet werden. Die Strukturhöhe unterscheidet sich je nach Eigenschaftsanforderungen der Vorrichtung. Je größer die Strukturhöhe ist, desto höher ist wegen des größeren Raums die Zuverlässigkeit der Luftdichtigkeit. Auf der anderen Seite muss das Resist für höhere Strukturen dicker sein, was zu einer Verschlechterung einer Strukturgenauigkeit und Gleichmäßigkeit der Höhe führt, und daher muss, um einen Kompromiss zu treffen, eine geeignete Höhe ausgewählt werden. Die Strukturhöhe beträgt hier etwa beispielsweise 20 µm.
  • Als Nächstes werden, wie in 3 gezeigt ist, Durchgangslöcher 6 gebildet, die sich durch ein Gegensubstrat 5 erstrecken, und die Ausleitungselektroden 7, die mit den Durchgangslöchern 6 verbunden sind, werden auf einer oberen Oberfläche des Gegensubstrats 5 gebildet. Eine ringartige Erhebung 8 wird auf einer unteren Oberfläche des Gegensubstrats 5 an der dem Versiegelungsrahmen 3 des Substrats 1 gegenüberliegenden Position gebildet. Die Erhebungen 9 werden auf der unteren Oberfläche des Gegensubstrats 5 an den den Kontakthöckern 4 des Substrats 1 gegenüberliegenden Positionen gebildet. Die Erhebung 8 hat eine kleinere Breite als diejenige des Versiegelungsrahmens 3. Die Erhebungen 9 haben eine kleinere Breite als diejenige der Kontakthöcker 4. Die Erhebungen 8 und 9 werden zum Beispiel gebildet, indem die untere Oberfläche des Gegensubstrats 5 unter Verwendung eines Resists oder Metalls als Maske einer Trockenätzung oder Nassätzung unterzogen wird. Alternativ dazu können die Erhebungen 8 und 9 aus einem mittels Gasphasenabscheidung gebildeten Metallfilm oder plattierten Film gebildet werden.
  • Als Nächstes wird die Temperatur erhöht, um einen Großteil des Lösungsmittels in der Metallpaste sich verflüchtigen zu lassen, wonach die obere Oberfläche des Substrats 1 und die untere Oberfläche des Gegensubstrats 5 so ausgerichtet werden, dass sie einander zugewandt sind, wie in 4 gezeigt ist, und beide Substrate werden unter hoher Temperatur und Druck aneinander gebondet. Während dieses Prozesses werden der Versiegelungsrahmen 3 und die Erhebung 8 aneinander gebondet, und die Kontakthöcker 4 und die Erhebungen 9 werden aneinander gebondet, ebenso wie die Kontakthöcker 4 an die Durchgangslöcher 6 des Gegensubstrats 5 elektrisch gebondet werden.
  • Wenn an die Erhebungen 8 und 9 gebondet wird, werden Metallmikropartikel des Versiegelungsrahmens 3 und der Kontakthöcker 4 komprimiert, und benachbarte Mikropartikel verbinden sich miteinander und agglomerieren in ein massives Metall. Die die Erhebungen 8 und 9 umgebende Metallpastenstruktur wird ebenfalls verformt, wodurch der Versiegelungsrahmen 3 und die Kontakthöcker 4 an der unteren Oberfläche des Gegensubstrats 5 haften. Somit ist die hohle versiegelte Vorrichtung hergestellt.
  • Elektrische Signale werden zwischen der Vorrichtungsschaltung 2 und der Außenseite bzw. Umgebung der so hergestellten hohlen versiegelten Vorrichtung über die Kontakthöcker 4, Durchgangslöcher 6 und Ausleitungselektroden 7 eingespeist und abgegeben. Die Vorrichtungsschaltung 2, die Durchgangslöcher 6 und so weiter können auf einem des Substrats 1 und des Gegensubstrats 5 oder beiden oder auch sowohl oberen als auch unteren Oberflächen der Substrate ausgebildet sein.
  • 5 ist eine Querschnittsansicht, die Zustandsübergänge der Metallpastenstruktur veranschaulicht, während sie sich unter Druck verformt. Wenn die Metallpastenstruktur gebildet wird (a), sind Lücken zwischen Metallpartikeln miteinander verbunden (offene Zelle). Während ein Druck angewendet wird (b), werden Metallpartikel zusammengepresst, so dass benachbarte Partikel beginnen, sich miteinander zu verbinden, und die Lücken isoliert werden (geschlossene Zelle). Wenn sich das Metall vollständig in ein massives wandelt (c), verformt es sich nicht mehr. In Bezug auf die Strukturhöhe h in (a), beträgt die Höhe in Phase (b) 0,4 h bis 0,6 h, und die Höhe in Phase (c) beträgt etwa 0,3 h bis 0,5 h. Um eine Luftdichtigkeit des Hohlraums sicherzustellen, ist der Zustand (b) oder (c) notwendig, da man nicht zulassen darf, dass die Luft durch den Versiegelungsrahmen 3 hindurchgeht.
  • 6 ist eine vergrößerte Querschnittsansicht eines Kontakthöckerteilbereichs vor und nach dem Bonden. Die Höhe m der Erhebung 9 und die Höhe h des Kontakthöckers 4 sind so geeignet ausgewählt, dass die Erhebung 9 nach dem Bonden vollständig im Kontakthöcker 4 eingebettet ist. Folglich kann der Kontakthöcker 4 zuverlässig an das Durchgangsloch 6 elektrisch gebondet werden. Der Abstand zwischen den Substraten wird nach dem Bonden h -δ.
  • Der Versiegelungsrahmen 3 muss auf der anderen Seite die Gleichung 0,3 h ≤ x ≤ 0,6 h erfüllen, wobei x die Länge direkt unterhalb der Erhebung 8 ist, um den oben beschriebenen Zustand (b) oder (c) zu erreichen. Da m + x = h - δ gilt, haben wir 0,4 (h - δ) ≤ m ≤ 0,7 (h - δ). Daher sollte die Höhe m der Erhebung 8 das 0,4- bis 0,7-fache des Abstands h - δ zwischen dem Substrat 1 und dem Gegensubstrat 5 nach dem Bonden sein. Da die Variation δ in der Strukturhöhe alle Teile des Versiegelungsrahmens 3 und der Kontakthöcker 4 einschließlich der die Erhebungen 8 und 9 umgebenden Teile betrifft, wird jegliche Variation eine Lastverteilung herbeiführen und eine höhere Last erfordern. Daher sollte δ am bevorzugtesten Null sein oder sollte auf einen minimalen möglichen Wert innerhalb eines Bereichs von 0 ≤ δ, auch unter Berücksichtigung einer für ein elektrisches Bonden erforderlichen Toleranzm eingestellt werden.
  • Wenn man eine Au-Paste beispielsweise mit einer Strukturhöhe von 20 µm verwendet, kann die Erhebung 8 eine Höhe von 6 µm bis 14 µm aufweisen, und die Höhe nach dem Bonden kann auf etwa 20 µm eingestellt werden. 7 ist eine grafische Darstellung, die die Beziehung zwischen dem auf die Au-Paste angewandten Druck und dem Verformungsbetrag zeigt. Die Messungen wurden mit der Paste mit einer Dicke von 20 µm in einer Umgebung bei Raumtemperatur vorgenommen. Wenn beispielsweise 0 ≤ δ ≤ 1 gilt, nimmt schließlich die Erhebung 8 einen Druck von 100 MPa oder mehr auf und macht eine Verformung von 10 µm durch. Indes nimmt die Erhebung 9 einen Druck von etwa 1 MPa oder weniger auf und macht eine Verformung von nicht mehr als 1 µm durch. Es folgt, dass die angewandte Bondinglast größtenteils durch die Erhebung 8 für den Versiegelungsrahmen 3 aufgenommen wird.
  • In dieser Ausführungsform können die Substrate durch die Kontakthöcker 4 elektrisch verbunden werden. Während des Bondens kann ein hoher Druck selektiv und lokal auf die Erhebung 8 statt auf die gesamte Strukturfläche des Versiegelungsrahmens 3 angewendet werden. Die Höhe der Erhebung 8 ist das 0,4- bis 0,7-fache des Abstands zwischen dem Substrat 1 und dem Gegensubstrat 5 nach dem Bonden. Folglich kann die Metallpaste des Versiegelungsrahmens 3 direkt unter der Erhebung 8 in ein massives Metall transformiert werden, so dass die Versiegelungseigenschaften verbessert werden können.
  • Der durch die Erhebungen 8 und 9 gelieferte Ankereffekt ermöglicht, dass das Gegensubstrat 5 und die Kontakthöcker 4 und der Versiegelungsrahmen 3 mit einer vorteilhaften Haftung aneinander gebondet werden. Die feste Bindung zwischen den Kontakthöckern 4 und dem Gegensubstrat 5 bedeutet eine höhere Widerstandsfähigkeit gegen Kontaktdefekte in elektrischen Bindungen, die sich aus einer Substratverformung und dergleichen aufgrund der Vorrichtungsoperationen oder der äußeren Atmosphäre ergeben.
  • Da es die Erhebung 8 ist, wodurch die Versiegelung während des Bondens geschaffen wird, werden die Versiegelungseigenschaften besser, falls die Erhebung 8 breiter ist; aber eine zu große Breite würde zu einer ungenügenden Lastbeaufschlagung während des Bondens führen. Die Erhebung 8 muss unter Berücksichtigung dieses Kompromisses ausgelegt werden und kann beispielsweise eine Breite von etwa 5 µm bis 10 µm aufweisen.
  • 8 ist eine Querschnittsansicht, die ein Variationsbeispiel 1 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. 9 ist eine entlang I-II von 8 genommene Querschnittsansicht. 10 ist eine Querschnittsansicht, die ein Variationsbeispiel 2 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Während die Kontakthöcker 4 in 1 innerhalb des Versiegelungsrahmens 3 gelegen sind, können die Kontakthöcker 4 wie in 8 bis 10 gezeigt außerhalb des Versiegelungsrahmens 3 positioniert sein. Wie in 10 veranschaulicht ist, können der Versiegelungsrahmen 3 und die Kontakthöcker 4 in beliebiger Zahl pro Chip und in jeder beliebigen Anordnung vorgesehen werden.
  • 11 bis 13 sind Draufsichten, die Variationsbeispiele der Erhebung für den Versiegelungsrahmen der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulichen. Es gibt keine Beschränkungen der Erhebung 8 für den Versiegelungsrahmen 3, außer dass sie eine ringartige geschlossene Schleife ist. Folglich kann die Erhebung in einer mäandernden Linie wie in 11 gezeigt oder in Doppellinien wie in 12 gezeigt oder in einer Struktur unterteilter Doppelringe wie in 13 gezeigt gebildet werden. All dies ermöglicht, dass eine bessere Luftdichtigkeit erzielt wird. Die Form der Erhebung 8 für den Versiegelungsrahmen 3 ist auch nicht beschränkt, d.h. die Erhebung kann zylindrisch oder eine viereckige Säule sein.
  • 14 ist eine Querschnittsansicht, die ein Variationsbeispiel 3 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Auf dem Substrat 1 ist ein Metallfilm 10 ausgebildet, und der Versiegelungsrahmen 3 und die Kontakthöcker 4 werden auf diesem Metallfilm 10 durch Strukturieren einer Metallpaste gebildet. Dies hat eine vorteilhafte Haftung zwischen der Metallpaste und dem Substrat 1 zur Folge.
  • 15 ist eine Querschnittsansicht, die ein Variationsbeispiel 4 der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. 16 ist eine Querschnittsansicht, die eine hohle versiegelte Vorrichtung gemäß einem Vergleichsbeispiel veranschaulicht. Eine unzureichende Verformung der Metallpastenstruktur des Versiegelungsrahmens 3 und der Kontakthöcker 4 während des Bondens hat eine schlechte Haftung zwischen dem Versiegelungsrahmen 3 und den Kontakthöckern 4 und dem Gegensubstrat 5 zur Folge, wie in 16 gezeigt ist, in welchem Fall die Kontakthöcker 4 nicht mit den Durchgangslöchern 6 verbunden werden können. Daher werden ein Metallfilm 11, der die Erhebung 8 bedeckt, und der Metallfilm 12, der die Erhebungen 9 bedeckt, auf der unteren Oberfläche des Gegensubstrats 5 gebildet, wie in 15 gezeigt ist. Die Erhebungen 8 und 9 werden über die Metallfilme 11 und 12 an den Versiegelungsrahmen 3 bzw. die Kontakthöcker 4 gebondet. Auf diese Weise wird die Haftung zwischen dem Versiegelungsrahmen 3 und den Kontakthöckern 4 und dem Gegensubstrat 5, wenn sie aneinander gebondet sind, vorteilhaft ausgebildet. Da der Metallfilm 12 mit den Durchgangslöchern 6 elektrisch verbunden ist, können die Kontakthöcker 4 über den Metallfilm 12 zuverlässig an die Durchgangslöcher 6 elektrisch gebondet werden.
  • Eine äußerste Schicht der Metallfilme 10 bis 12, die einen Kontakt mit der Metallpaste herstellt, besteht aus dem gleichen Material wie die Metallpaste oder einem seltenen Metall, das gegen Oberflächenoxidation beständig ist, während ein Material, das eine hohe Haftung mit der Basis des Substrats 1 und anderen zeigt, als die unterste Schicht verwendet wird. Wenn beispielsweise das Substrat 1 und das Gegensubstrat 5 aus Si bestehen, können die Metallfilme 10 bis 12 ein 50 nm dicker Ti-Film und ein 200 nm dicker Au-Film sein, die übereinander kontinuierlich ausgebildet sind. Strukturierungsverfahren, die für die Metallfilme 10 bis 12 anwendbar sind, beinhalten Lift-off-Prozesse einer Gasphasenabscheidung mit Resiststrukturierung und Ätzprozessen, wobei einem Metallsputtern ein Resiststrukturieren und -fräsen folgen, um unnötige Teile zu entfernen.
  • Als eine Option können das Substrat 1 und das Gegensubstrat 5 als Wafer so vorbereitet werden, dass mehrere Vorrichtungen gemeinsam gebondet werden. Bondingbedingungen, wenn eine Au-Metallpaste verwendet wird, umfassen beispielsweise eine Temperatur von 300°C und einen Druck von 100 MPa. Je höher die Temperatur und der Druck sind, desto besser sind die Bondingeigenschaften. Es wird ein Metallpastenmaterial verwendet, das aus Nanopartikeln oder Submikrometerpartikeln aus Au, Ag, Cu, Pd oder Pt besteht, die in einem Lösungsmittel aufgelöst sind. Au, Ag, Cu, Pd und Pt haben eine gute elektrische Leitfähigkeit, so dass die Kontakthöcker 4 eine gute elektrische Leitfähigkeit aufweisen können. Au, Pd und Pt haben insbesondere eine geringe Reaktivität und sind gegen eine Modifikation wie etwa eine Oberflächenoxidation beständig, so dass sie sich in vorteilhafter Weise in eine massive Struktur wandeln, wenn gebondet wird, was bedeutet, dass sie vorteilhafte Eigenschaften als ein Material zum Vorsehen einer luftdichten Versiegelung aufweisen. Um eine vorteilhafte Haftung mit der Bondinggrenzfläche zu erzielen, ist es vorzuziehen, vor einem Bonden das Metall einem Prozess mit einem Ar-Plasma oder einem O2-Plasma zu unterziehen.
  • Ausführungsform 2
  • 17 ist eine Querschnittsansicht, die eine hohle versiegelte Vorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung veranschaulicht. Im Gegensatz zur Ausführungsform 1 sind die an die Kontakthöcker 4 zu bondenden Erhebungen 9 nicht vorgesehen. Daher kann eine noch höhere Last auf die Erhebung 8 angewendet werden, die an den Versiegelungsrahmen 3 gebondet wird, so dass die Versiegelungseigenschaften noch mehr verbessert werden können. Während die Erhebungen 9 in der Ausführungsform 1 so angeordnet werden müssen, dass sie die Durchgangslöcher 6 nicht überlappen, erfordert diese Ausführungsform keine derartige Beachtung im Layout. Der Freiheitsgrad des Layouts wird somit erhöht, wodurch eine Vergrößerung der für das Layout erforderlichen Fläche verhindert werden kann.
  • 18 ist eine Querschnittsansicht, die ein Variationsbeispiel der hohlen versiegelten Vorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung veranschaulicht. Ein Metallfilm 11, der die Erhebung 8 bedeckt, und ein Metallfilm 12, der mit den Durchgangslöchern 6 des Gegensubstrats 5 elektrisch verbunden ist, sind auf der unteren Oberfläche des Gegensubstrats 5 ausgebildet. Die Erhebung 8 ist über den Metallfilm 11 an den Versiegelungsrahmen 3 gebondet, und die Kontakthöcker 4 sind über dem Metallfilm 12 an die Durchgangslöcher 6 elektrisch gebondet. Dies ermöglicht, dass eine vorteilhafte Haftung zwischen der Metallpastenstruktur und dem Gegensubstrat 5 erzielt wird, wenn gebondet wird, und ermöglicht, dass die Kontakthöcker 4 zuverlässig an die Durchgangslöcher 6 elektrisch gebondet werden.
  • Ausführungsform 3
  • 19 ist eine Querschnittsansicht, die eine hohle versiegelte Vorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung veranschaulicht. In dieser Ausführungsform sind die Erhebungen 8 und 9 auf dem Substrat 1 ausgebildet. In diesem Fall kann ähnlich der Ausführungsform 1 auch ein hoher Druck selektiv und lokal auf die Erhebungen 8 und 9 angewendet werden, so dass die Versiegelungseigenschaften verbessert werden können. Der anzuwendende Druck wird ähnlich der Ausführungsform 1 ebenfalls in Bezug auf den Betrag, um den die Metallpastenstruktur nach unten gedrückt wird, bestimmt.
  • Bezugszeichenliste
  • 1 Substrat; 3 Versiegelungsrahmen; 4 Kontakthöcker; 5 Gegensubstrat; 6 Durchgangsloch; 8, 9 Erhebung; 11, 12 Metallfilm
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014022699 [0003]
    • JP 2003188294 [0003]
    • JP 2016197664 [0003]

Claims (11)

  1. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung, umfassend: ein gleichzeitiges Ausbilden eines ringartigen Versiegelungsrahmens und eines Kontakthöckers auf einer Hauptoberfläche eines ersten Substrats, indem eine Metallpaste strukturiert wird; ein Ausbilden einer ringartigen Erhebung mit einer kleineren Breite als eine Breite des Versiegelungsrahmens auf einer Hauptoberfläche eines zweiten Substrats; und ein Ausrichten der Hauptoberfläche des ersten Substrats und der Hauptoberfläche des zweiten Substrats, so dass sie einander zugewandt sind, ein Bonden des Versiegelungsrahmens an die Erhebung und ein elektrisches Bonden des Kontakthöckers an das zweite Substrat, wobei eine Höhe der Erhebung das 0,4- bzw. 0,7-fache eines Abstands zwischen dem ersten Substrat und dem zweiten Substrat nach einem Bonden ist.
  2. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung nach Anspruch 1, ferner umfassend ein Ausbilden eines ersten Metallfilms, der die Erhebung bedeckt, und eines zweiten Metallfilms, der mit einem Durchgangsloch des zweiten Substrats elektrisch verbunden ist, auf der Hauptoberfläche des zweiten Substrats; ein Bonden der Erhebung an den Versiegelungsrahmen über den ersten Metallfilm; und ein elektrisches Bonden des Kontakthöckers an das Durchgangsloch über den zweiten Metallfilm.
  3. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung, umfassend: ein gleichzeitiges Ausbilden eines ringartigen Versiegelungsrahmens und eines Kontakthöckers auf einer Hauptoberfläche eines ersten Substrats, indem eine Metallpaste strukturiert wird; ein Ausbilden einer ringartigen ersten Erhebung mit einer kleineren Breite als eine Breite des Versiegelungsrahmens und einer zweiten Erhebung mit einer kleineren Breite als eine Breite des Kontakthöckers auf einer Hauptoberfläche eines zweiten Substrats; und ein Ausrichten der Hauptoberfläche des ersten Substrats und der Hauptoberfläche des zweiten Substrats, so dass sie einander zugewandt sind, ein Bonden des Versiegelungsrahmens an die erste Erhebung, ein Bonden des Kontakthöckers an die zweite Erhebung und ein elektrisches Bonden des Kontakthöckers an das zweite Substrat.
  4. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung nach Anspruch 3, wobei eine Höhe der ersten Erhebung das 0,4- bis 0,7-fache eines Abstands zwischen dem ersten Substrat und dem zweiten Substrat nach einem Bonden ist.
  5. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung nach Anspruch 3 oder 4, wobei die zweite Erhebung in dem Kontakthöcker vollständig eingebettet ist.
  6. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung nach einem der Ansprüche 3 bis 5, ferner umfassend ein Ausbilden eines ersten Metallfilms, der die erste Erhebung bedeckt, und eines zweiten Metallfilms, der die zweite Erhebung bedeckt, auf der Hauptoberfläche des zweiten Substrats; ein Bonden der ersten Erhebung an den Versiegelungsrahmen über den ersten Metallfilm; und ein Bonden der zweiten Erhebung an den Kontakthöcker über den zweiten Metallfilm.
  7. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung nach Anspruch 6, ferner umfassend ein elektrisches Bonden des zweiten Metallfilms an ein Durchgangsloch des zweiten Substrats.
  8. Verfahren zum Herstellen einer hohlen versiegelten Vorrichtung nach einem der Ansprüche 1 bis 7, ferner umfassend: ein Ausbilden eines Metallfilms auf der Hauptoberfläche eines ersten Substrats; und ein Ausbilden des Versiegelungsrahmens und des Kontakthöckers auf dem Metallfilm.
  9. Hohle versiegelte Vorrichtung, umfassend: ein erstes Substrat; einen ringartigen Versiegelungsrahmen, der auf einer Hauptoberfläche eines ersten Substrats vorgesehen ist; einen Kontakthöcker, der auf der Hauptoberfläche des ersten Substrats vorgesehen ist; ein zweites Substrat, das eine der Hauptoberfläche eines ersten Substrats gegenüberliegende Hauptoberfläche aufweist; und eine ringartige Erhebung, die auf der Hauptoberfläche des zweiten Substrats vorgesehen ist und eine kleinere Breite als eine Breite des Versiegelungsrahmens aufweist, wobei der Versiegelungsrahmen an die Erhebung gebondet ist, der Kontakthöcker elektrisch an das zweite Substrat gebondet ist; und eine Höhe der Erhebung das 0,4- bis 0,7-fache eines Abstands zwischen dem ersten Substrat und dem zweiten Substrat ist.
  10. Hohle versiegelte Vorrichtung, umfassend: ein erstes Substrat; einen ringartigen Versiegelungsrahmen, der auf einer Hauptoberfläche eines ersten Substrats vorgesehen ist; einen Kontakthöcker, der auf der Hauptoberfläche des ersten Substrats vorgesehen ist; ein zweites Substrat, das eine der Hauptoberfläche eines ersten Substrats gegenüberliegende Hauptoberfläche aufweist; eine erste ringartige Erhebung, die auf der Hauptoberfläche des zweiten Substrats vorgesehen ist und eine kleinere Breite als eine Breite des Versiegelungsrahmens aufweist; und eine zweite Erhebung, die auf der Hauptoberfläche des zweiten Substrats vorgesehen ist und eine kleinere Breite als eine Breite des Kontakthöckers aufweist, wobei der Versiegelungsrahmen an die erste Erhebung gebondet ist, der Kontakthöcker an die zweite Erhebung gebondet ist; und der Kontakthöcker an das zweite Substrat elektrisch gebondet ist.
  11. Hohle versiegelte Vorrichtung nach Anspruch 10, wobei eine Höhe der ersten Erhebung das 0,4- bis 0,7-fache eines Abstands zwischen dem ersten Substrat und dem zweiten Substrat ist.
DE112017007356.1T 2017-03-29 2017-03-29 Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür Withdrawn DE112017007356T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012965 WO2018179153A1 (ja) 2017-03-29 2017-03-29 中空封止デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
DE112017007356T5 true DE112017007356T5 (de) 2019-12-12

Family

ID=60477083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007356.1T Withdrawn DE112017007356T5 (de) 2017-03-29 2017-03-29 Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür

Country Status (7)

Country Link
US (1) US10950567B2 (de)
JP (1) JP6237969B1 (de)
KR (1) KR102336096B1 (de)
CN (1) CN110494963B (de)
DE (1) DE112017007356T5 (de)
TW (1) TWI666710B (de)
WO (1) WO2018179153A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
JP6394848B1 (ja) 2018-03-16 2018-09-26 三菱電機株式会社 基板貼り合わせ構造及び基板貼り合わせ方法
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
KR20230170317A (ko) 2022-06-10 2023-12-19 김지환 시설 휴업 알림 서비스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188294A (ja) 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2014022699A (ja) 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
JP2016197664A (ja) 2015-04-03 2016-11-24 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638901B2 (ja) * 2001-12-20 2005-04-13 三菱電機株式会社 半導体装置用パッケージ
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
JP2004207674A (ja) 2002-10-30 2004-07-22 Kyocera Corp 電子部品装置の製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
EP2428486B1 (de) * 2004-11-04 2021-04-14 Microchips Biotech, Inc. Press- und Kaltschweißverfahren und -vorrichtungen
JP4057017B2 (ja) 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
US7687906B2 (en) * 2006-03-31 2010-03-30 Brother Kogyo Kabushiki Kaisha Connecting structure, method for forming bump, and method for producing device-mounting substrate
WO2008108413A1 (ja) 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
JP5076166B2 (ja) 2008-05-16 2012-11-21 セイコーエプソン株式会社 圧電デバイス及びその封止方法
JP5522045B2 (ja) * 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
JPWO2010021267A1 (ja) * 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
US20100221414A1 (en) 2009-02-27 2010-09-02 Ibiden Co., Ltd Method for manufacturing printed wiring board
US8692390B2 (en) * 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US9139423B2 (en) * 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
JP5839326B2 (ja) 2012-10-16 2016-01-06 国立大学法人東北大学 パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法
US8736045B1 (en) * 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US20160225694A1 (en) * 2013-06-27 2016-08-04 Hans-Joachim Barth High conductivity high frequency via for electronic systems
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
DE102014210862B4 (de) * 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen ausgebildet sind, und Verfahren zum Herstellen einer entsprechenden Bondverbindung zwischen zwei Halbleiter-Bauelementen
DE102014210852B4 (de) * 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
KR20160084957A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
JP2016181555A (ja) 2015-03-23 2016-10-13 日本電気株式会社 バンプ構造とバンプ接合構造およびバンプ製造方法
DE112016003737T5 (de) 2015-08-18 2018-05-03 Mitsubishi Electric Corporation Halbleitervorrichtung
US9859185B2 (en) * 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
SG11201806268SA (en) * 2016-02-11 2018-08-30 Agency Science Tech & Res SEAL RING FOR AL-Ge BONDING
JP6862681B2 (ja) * 2016-05-23 2021-04-21 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
JP6638823B2 (ja) 2016-10-24 2020-01-29 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188294A (ja) 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2014022699A (ja) 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
JP2016197664A (ja) 2015-04-03 2016-11-24 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ

Also Published As

Publication number Publication date
KR20190118634A (ko) 2019-10-18
CN110494963A (zh) 2019-11-22
US10950567B2 (en) 2021-03-16
TW201843748A (zh) 2018-12-16
WO2018179153A1 (ja) 2018-10-04
KR102336096B1 (ko) 2021-12-06
CN110494963B (zh) 2023-06-13
US20200144210A1 (en) 2020-05-07
TWI666710B (zh) 2019-07-21
JP6237969B1 (ja) 2017-11-29
JPWO2018179153A1 (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
DE69633334T2 (de) Photolithographisch gemusterter federkontakt
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE102007048604A1 (de) Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren
DE102008048651A1 (de) Stapelkondensator in einem Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE102016118655A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung
DE10309998A1 (de) Halbleiterbauelement mit verstärkter Kontaktstellensubstruktur und zugehöriges Herstellungsverfahren
DE102008037947A1 (de) Element-Wafer und Verfahren zu dessen Herstellung
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
WO2010054875A1 (de) Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
DE112019000652T5 (de) Halbleitervorrichtung
DE102014216746A1 (de) Wafer-level-package eines mems-sensors und verfahren zum herstellen desselben
DE102010005465B4 (de) Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
DE10104265B4 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102014210852B4 (de) Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R120 Application withdrawn or ip right abandoned