JP4306162B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4306162B2 JP4306162B2 JP2001251897A JP2001251897A JP4306162B2 JP 4306162 B2 JP4306162 B2 JP 4306162B2 JP 2001251897 A JP2001251897 A JP 2001251897A JP 2001251897 A JP2001251897 A JP 2001251897A JP 4306162 B2 JP4306162 B2 JP 4306162B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor
- semiconductor layer
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 128
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims description 123
- 238000009792 diffusion process Methods 0.000 claims description 72
- 239000012535 impurity Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 37
- 239000010703 silicon Substances 0.000 description 37
- 239000010408 film Substances 0.000 description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
- G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
- G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Description
【発明の属する技術分野】
本発明は、集積化圧力センサ等の半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
この種の従来技術として、米国特許第5360521号明細書、米国特許第5525549号明細書、特開平6−45618号公報等が提案されている。これらのものは、例えば集積化圧力センサとして、同一の半導体基板内に、電気化学エッチングにより薄肉部を形成するとともに、集積回路部を形成してなるものである。
【0003】
具体的には、第1導電型の第1の半導体層(p型シリコン層)と第2導電型の第2の半導体層(n型シリコン層)とが積層されてなる半導体ウェハを用意し、この半導体ウェハに対して、チップ単位毎に集積回路部を形成するとともに電気化学エッチングにより薄肉部を形成した後、スクライブラインに沿って分断することにより形成される。
【0004】
ここにおいて、半導体ウェハの第2の半導体層の表面には、電気化学エッチング用のAl等よりなる配線を形成し、このエッチング用配線に電圧を印加して電気化学エッチングを行い、第1の半導体層の一部を除去して凹部を形成することにより、該凹部に対応した第2の半導体層により薄膜部を形成する。
【0005】
【発明が解決しようとする課題】
ところで、上記半導体ウェハには、チップ(最終的に装置を構成する半導体基板)単位毎に、集積回路の各素子を絶縁分離するためのアイソレーション等として、第2の半導体層の表面から第1の半導体層に達するように第1導電型の不純物拡散層(例えばp+不純物拡散層等)を形成する。
【0006】
ここにおいて、従来では、電気化学エッチング用のエッチング用配線が、これら不純物拡散層を跨いで重なった構成となっている。従来では、エッチング用配線と不純物拡散層とは、酸化膜等の絶縁膜にて電気的に絶縁されているものの、当該絶縁膜に存在する欠陥等により、エッチング用配線と不純物拡散層との重なり部では、短絡が発生する恐れがある。
【0007】
一方、電気化学エッチングにおいては、第1の半導体層と第2の半導体層との間で逆バイアスとなるように、第2の半導体層側のエッチング用配線に電圧を印加して第1の半導体層のエッチングを進行させ、電流が急激に流れた時点でエッチングを完了するようにしている。
【0008】
そのため、エッチング用配線と不純物拡散層との重なり部で短絡が発生すると、第2の半導体層側のエッチング用配線から不純物拡散層を介して第1の半導体層へ電流がリークしまう。すると、そのリークした時点でエッチングが完了する等、所望のエッチングが行われない。
【0009】
本発明は上記問題に鑑み、第1導電型の第1の半導体層と第2導電型の第2の半導体層とが積層されてなる半導体基板に、電気化学エッチングにより薄肉部を形成するとともに集積回路部を形成してなる半導体装置において、電気化学エッチング時におけるエッチング用配線と不純物拡散層との短絡を防止することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、第1導電型の第1の半導体層(11)と第2導電型の第2の半導体層(12)とが積層されてなる半導体基板(10)と、半導体基板における第1の半導体層の一部を電気化学エッチングにより除去することにより形成された凹部(13)と、凹部に対応した部位にて第2の半導体層より形成された薄肉部(14)と、第2の半導体層のうち薄肉部以外の部位に形成された集積回路部(16)と、第2の半導体層の表面から第1の半導体層に達するように形成された第1導電型の不純物拡散層(27)と、第2の半導体層の表面に形成され凹部の電気化学エッチングに用いるエッチング用配線(28)とを備える半導体装置において、エッチング用配線は、一端部(28a)が半導体基板の内周にて第2の半導体層に電気的に接続され、他端部(28b)が半導体基板の端部周辺にまで延長されているものであり、エッチング用配線はその一端部と他端部との間で不純物拡散層を跨がないように配置されていることを特徴とする。
【0011】
本発明によれば、半導体基板の内周部すなわちチップ内周部では、エッチング用配線が不純物拡散層を跨がない構成となっているため、これらエッチング用配線と不純物拡散層との重なり部がチップ内周部に存在しない。そのため、電気化学エッチング時におけるエッチング用配線と不純物拡散層との短絡を防止することができ、所望の電気化学エッチングを行うことの可能な半導体装置を提供できる。
【0012】
また、請求項2に記載の発明では、エッチング用配線(28)の一端部(28a)は、前記第2の半導体層(12)から前記エッチング用配線への電流の流れを防止するダイオード(29)を介して、前記第2の半導体層と電気的に接続されていることを特徴とする。
【0013】
それによれば、エッチング用配線と電気的に接続された第2の半導体層に形成されている回路素子やセンシング用の素子等から、エッチング用配線への電流漏れを防止することができるため、装置特性の向上につながる。
【0014】
また、請求項3に記載の発明は、第1導電型の第1の半導体層(11)と第2導電型の第2の半導体層(12)とが積層されてなる半導体ウェハ(100)を用意し、この半導体ウェハに対して、チップ単位(S1’)毎に集積回路部(16)を形成するとともに電気化学エッチングにより薄肉部(14)を形成した後、スクライブライン(101)に沿って分断するようにした半導体装置の製造方法についてなされたものである。
【0015】
すなわち、本製造方法は、まず、半導体ウェハ(100)にてチップ単位毎に、第2の半導体層(12)の表面から第1の半導体層(11)に達するように第1導電型の不純物拡散層(27)を形成する工程と、半導体ウェハにおける第2の半導体層に集積回路部(16)を形成する工程と、半導体ウェハにてチップ単位毎に、第2の半導体層の表面に、電気化学エッチングに用いるエッチング用配線(28)を、その一端部(28a)がチップ単位の内周にて第2の半導体層に電気的に接続され他端部(28b)がスクライブライン(101)まで延長されるとともに、当該一端部と他端部との間で不純物拡散層を跨がないような形で形成する工程とを行う。
【0016】
次に、エッチング用配線(28)を用いて電気化学エッチングを行うことにより、半導体ウェハ(100)のうち所定部分の第1の半導体層(11)を除去して薄肉部(14)を形成する工程と、しかる後、半導体ウェハをスクライブライン(101)に沿って分断する工程とを行う。本製造方法は、上記各工程を備えることを特徴としている。
【0017】
本発明の製造方法によれば、チップ単位毎に、エッチング用配線が、当該チップ単位内に形成された不純物拡散層を跨がない構成となっているため、これらエッチング用配線と不純物拡散層との重なり部がチップ単位内に存在しない。そのため、電気化学エッチング時におけるエッチング用配線と不純物拡散層との短絡を防止することができ、所望の電気化学エッチングを行うことができる。
【0018】
そして、所望の電気化学エッチングを行って薄肉部を形成した後、半導体ウェハをチップ単位に分断することで、請求項1に記載の半導体装置を適切に製造することができる。
【0019】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0020】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。以下の各実施形態では、本発明の半導体装置をダイアフラム型の集積化圧力センサに具体化したものとして説明する。なお、各実施形態同士で同一の部分には、図中、同一符号を付してある。
【0021】
(第1実施形態)
図1は、本発明の第1実施形態に係る集積化圧力センサS1の概略断面図であり、図2は集積化圧力センサS1の概略平面図である。また、図3は図2中の一点鎖線Aに沿った概略断面図である。なお、図2には、識別のためのハッチングが施されているが断面を示すものではない。
【0022】
10は半導体基板としてのシリコンチップであり、図1および図3に示すように、このシリコンチップ10は、p型単結晶シリコン基板(第1導電型の第1の半導体層)11上にn型エピタキシャル層(第2導電型の第2の半導体層)12が積層されたものである。
【0023】
図1〜図3に示すように、シリコンチップ10の中央部には、p型単結晶シリコン基板11の一部を、p型単結晶シリコン基板11の表面からpn接合界面に向かって電気化学エッチングによって除去することにより、凹部13が形成されている。そして、この凹部13に対応してn型エピタキシャル層12より形成されたダイアフラム部(薄肉部)14が設けられている。
【0024】
なお、図2に示すように、シリコンチップ10におけるp型単結晶シリコン基板11側には、ガラス台座30が陽極接合等により接合されている。それにより、凹部13内は真空室として封止されている。図3では、ガラス台座30は省略してある。
【0025】
ダイアフラム部14の表面には、4つの歪みゲージ(p+拡散抵抗層)15が形成されている。各歪みゲージ15は同一方向に配置され、かつ複数回の折り返しをして抵抗値を高くしてある(図2参照)。これらの歪みゲージ15はホイートストンブリッジ接続されている。
【0026】
また、図1、図2に示すように、シリコンチップ10の周辺部であるダイアフラム部14の周囲には、集積回路部16が形成されている。この集積回路部16は、歪みゲージ15によるホイートストンブリッジの出力信号の増幅や温度補償等の信号処理を施すものである。
【0027】
集積回路部16は、図1に示す様なバイポーラnpnトランジスタ17や薄膜抵抗18、さらには図示しないがベース抵抗やキャパシタ等を備え、これらの回路素子により構成されている。
【0028】
バイポーラnpnトランジスタ17は、n型エピタキシャル層12においてn+コレクタ領域19、p+ベース領域20、n+エミッタ領域21を形成したものである。また、薄膜抵抗18は、n型エピタキシャル層12の表面に形成されたシリコン酸化膜(SiO2膜)22の上に、CrSi等の薄膜抵抗体23を形成して、集積回路部16におけるアルミ等よりなる回路用配線24と接続されている。
【0029】
また、回路用配線24により、歪みゲージ14と集積回路部16との間、および集積回路部16内の各回路素子17、18等の間が電気的に接続されており、図1に示すように、回路用配線24の所定部位はパッド部25として構成されている。このパッド部25にはボンディングワイヤ26が接続されることによって、集積回路部16と外部との電気的接続が行われるようになっている。
【0030】
また、図1、図2に示すように、シリコンチップ(半導体基板)10には、n型エピタキシャル層(第2の半導体層)12の表面からp型単結晶シリコン基板(第1の半導体層)11に達するように、p+不純物拡散層(第1導電型の不純物拡散層)27が形成されている。なお、p+不純物拡散層27は、図2では斜線ハッチングを施してある。
【0031】
このp+不純物拡散層27は、集積回路部16の各回路素子17、18等を絶縁分離するためのアイソレーションとなるものであり、当該回路素子はそれぞれ、p+不純物拡散層27により囲まれた領域(アイソレーション領域)内に形成されている。
【0032】
ここで、図2、図3に示すように、シリコンチップ(半導体基板)10において、n型エピタキシャル層(第2の半導体層)12の表面には、凹部13の電気化学エッチングに用いるエッチング用配線28が、アルミやポリシリコン等により形成されている。なお、エッチング用配線28は、図2では点々ハッチングを施してある。
【0033】
図2、図3に示すように、エッチング用配線28の一端部28aは、シリコンチップ10の内周にてn型エピタキシャル層12に電気的に接続され、エッチング用配線28の他端部28bはシリコンチップ10の端部にまで延長されている。そして、エッチング用配線28は、その一端部28aと他端部28bとの間でp+不純物拡散層27を跨がないように配置されている。
【0034】
ここで、エッチング用配線28は、その一端部28aを除いてシリコン酸化膜22の上に形成されてn型エピタキシャル層12とは絶縁されており、エッチング用配線28の一端部28aは、シリコン酸化膜22のコンタクトホールに位置してn型エピタキシャル層12と接触している。
【0035】
当該接触部には、n型エピタキシャル層12に形成されたn+拡散層の内部にさらにp+拡散層を形成してなるオーミックコンタクト型のダイオード29が形成されており、エッチング用配線28の一端部28aは、ダイオード29を介してn型エピタキシャル層12に電気的に接続されている。
【0036】
また、図2、図3に示すように、シリコンチップ10の端部にも、p+不純物拡散層(以下、チップ端部の不純物拡散層という)27が形成されており、チップ端部に位置するエッチング用配線28の他端部28bは、このチップ端部の不純物拡散層27とは重なり合っている。しかしながら、エッチング用配線28は、その一端部28aと他端部28bとの間では、p+不純物拡散層27を跨いでいない。
【0037】
つまり、本実施形態においては、シリコンチップ10の内周部にて、エッチング用配線28は、集積回路部16の素子分離用のp+不純物拡散層27を跨がない構成となっている。
【0038】
なお、チップ端部の不純物拡散層27は、後述する製造工程において半導体ウェハのスクライブラインを規定するものである。このチップ端部の不純物拡散層27を設けないと、ダイシングカット後のチップ10の端部において、結晶構造が乱れたpn接合界面(両層11と12との界面)が露出することになり、当該界面にてリークが発生しやすくなる。その点を防止すべく、好ましい形態として、チップ端部の不純物拡散層27が設けられている。
【0039】
このように、上記した回路用配線24およびエッチング用配線28は、シリコン酸化膜22の上に形成されて、所定部位にてシリコン酸化膜22に形成されたコンタクトホールを介して、n型エピタキシャル層12における各部と電気的に接続されている。
【0040】
そして、図1に示すように、これら配線24、28およびシリコン酸化膜22の上には、集積化圧力センサS1の表面保護膜としてシリコン窒化膜等よりなる保護膜31が形成されている。この保護膜31は、パッド部25の上では除去されて開口部を形成しており、この開口部を介してボンディングワイヤ26とパッド部25とが接続されている。
【0041】
かかる集積化圧力センサS1においては、ダイアフラム部14に圧力が印加されることでダイアフラム部14がたわみ、そのたわみに基づく歪みゲージ15によるホイートストンブリッジの出力信号が、集積回路部16にて信号処理され、ボンディングワイヤ26を介して出力される。
【0042】
次に、この集積化圧力センサS1の製造方法について説明するが、まず、図4および図5を参照して、分断前のウェハ状態における集積化圧力センサS1の構成を述べておく。図4は、その概略平面図、図5において、(a)は図4中の一点鎖線B、(b)は図4中の一点鎖線C、(c)は図4中の一点鎖線Dにそれぞれ沿った概略断面図である。
【0043】
図4では、p型単結晶シリコン基板(第1導電型の第1の半導体層)11とn型エピタキシャル層(第2導電型の第2の半導体層)12とが積層されてなるシリコンウェハ(半導体ウェハ)100において、スクライブライン(図4中、破線にて図示)101にて区画された4個のチップ単位S1’が示されている。
【0044】
各チップ単位S1’毎に、p+不純物拡散層27が形成されるとともに、集積回路部16およびダイアフラム部14が形成されている。また、p+不純物拡散層27は、チップ単位S1’の間のスクライブライン101上にも位置し、この位置のp+不純物拡散層27が、分断後においてチップ端部の不純物拡散層27となる。
【0045】
また、図4、図5(a)に示すように、チップ単位S1’毎に、エッチング用配線28は、その一端部28aがチップ単位の内周に位置し他端部28bがスクライブライン101まで延長されるとともに、一端部28aと他端部28bとの間でp+不純物拡散層27を跨がないような形で形成されている。
【0046】
そして、図4および図5(b)、(c)に示すように、隣接するチップ単位S1’の間には、縦方向、横方向ともに、スクライブライン101およびp+不純物拡散層27から外れた位置に1本ずつエッチング用配線28が設けられた形となっている。それによって、エッチング用配線28は、チップ単位S1’間を通るように格子状に設けられている。
【0047】
このように、シリコンウェハ100においてチップ単位S1’に集積化圧力センサS1を形成する。次に、そのための製造方法について、図6〜図8を参照して述べる。図6〜図8は、本製造方法を示すための工程図であり、一つのチップ単位S1’における要部断面を、上記図1に示す断面に対応して概略的に示したものである。
【0048】
図6(a)に示すように、p型単結晶シリコン基板(第1導電型の第1の半導体層)11とn型エピタキシャル層(第2導電型の第2の半導体層)12とが積層されてなるシリコンウェハ(半導体ウェハ)100を用意する。そして、このウェハ100に対して、チップ単位S1’毎に以下の工程を行う。
【0049】
まず、図6(b)に示すように、p+不純物拡散層27を形成してアイソレーション領域を形成する(アイソレーション拡散工程)。具体的には、熱酸化等によりシリコン酸化膜22を形成し、このシリコン酸化膜22の所定部位にエッチング等により穴空けを行い、これをマスクとして、イオン注入および熱拡散を行うことにより、p+不純物拡散層27を形成する。
【0050】
このアイソレーション拡散工程が、第2の半導体層12の表面から第1の半導体層11に達するように第1導電型の不純物拡散層27を形成する工程に相当する。
【0051】
次に、図7(a)に示すように、n型エピタキシャル層12に形成されたアイソレーション領域に、バイポーラnpnトランジスタ17のp+ベース領域20および歪みゲージ15のコンタクト部となるp+拡散層15aを、イオン注入(スルーイオンインプランテーション)および熱拡散により形成する(ベース拡散工程)。
【0052】
次に、図7(b)に示すエミッタ拡散工程では、バイポーラnpnトランジスタ17のn+コレクタ領域19およびn+エミッタ領域21を、上記図7(a)と同様にイオン注入・熱拡散により形成する。続いて、図7(c)に示す歪みゲージ形成工程では、歪みゲージ15となるp+拡散抵抗層を、上記図7(a)と同様にイオン注入・熱拡散により形成する。
【0053】
この図7(a)〜(c)の工程においては、バイポーラnpnトランジスタ17や歪みゲージ15を形成する合間に、集積回路部16におけるその他の回路素子やダイオード29が形成される。
【0054】
例えば、図示しないベース抵抗、キャパシタは、それぞれ、上記ベース拡散工程、上記エミッタ拡散工程にて同時に形成することができる。また、これらの工程においてシリコン酸化膜22は、図7(c)に示すように形成される。さらに、薄膜抵抗体23は蒸着やスパッタ等にて形成される。また、ダイオード29はイオン注入・熱拡散等により形成される。
【0055】
次に、図8(a)に示すように、シリコン酸化膜22のうち、n型エピタキシャル層12に形成された回路素子と回路用配線24とのコンタクトをとる部分にエッチング等により穴空けを行った後、アルミを蒸着、パターニングする。それにより、上記図4に示したようなパターンを有する回路用配線24およびエッチング用配線28を形成する。
【0056】
ここで、上記図7(a)〜図8(a)の工程が、半導体ウェハ100における第2の半導体層12に集積回路部16を形成する工程にである。また、図8(a)の工程が、チップ単位S1’毎に第2の半導体層12の表面に、エッチング用配線28を、その一端部28aがチップ単位S1’の内周にて第2の半導体層12に電気的に接続され他端部28bがスクライブライン101まで延長されるとともに、当該両端部28aと28bとの間で不純物拡散層27を跨がないような形で形成する工程である。
【0057】
次に、図8(b)に示すように、シリコン窒化膜やシリコン酸化膜等よりなる保護膜31をCVD法やスパッタ法等により形成する(保護膜形成工程)。なお、図示しないが、エッチング用配線28の所定部は、電気化学エッチングの際に外部と電気的に接続される接続部となっており、この接続部上では、保護膜31は除去される。
【0058】
そして、図8(b)に示すように、シリコンウェハ100の裏面(p型単結晶シリコン基板11側の面)を研磨等により鏡面化し、当該裏面にシリコン窒化膜等よりなるマスク32を形成する。マスク32は、チップ単位S1’毎に凹部13となるべき部位に開口部を有するものである。
【0059】
次に、図8(c)に示すように、エッチング用配線28を用いて電気化学エッチングを行うことにより、シリコンウェハ100のうち所定部分のp型単結晶シリコン基板(第1の半導体層)11を除去してダイアフラム部(薄肉部)14を形成する。
【0060】
この電気化学エッチング工程について、図9を参照してより詳細に述べる。図9はエッチング方法を示す説明図であり、200は、KOHやTMAH(水酸化4メチルアンモニウム)等よりなるエッチング液が蓄えられた容器である。
【0061】
シリコンウェハ100は、セラミック等よりなる保持部材201にワックス202を介して保持されている。保持部材201には、保持部材201の外部に延びる白金等よりなる配線材203が設けられており、この配線材203は、シリコンウェハ100のエッチング用配線28における上記接続部と電気的に接続されている。
【0062】
また、ワックス202は、シリコンウェハ100の裏面に形成されたマスク32の開口部がエッチング液に露出するように、シリコンウェハ100を包み込んでいる。また、図9において204は対向電極である。
【0063】
この電気化学エッチング工程では、配線材203から電圧を印加して、エッチング用配線28からダイオード29、n型エピタキシャル層12を通してシリコンウェハ100のpn接合に逆バイアスがかかるようにしておく。
【0064】
すると、シリコンウェハ100におけるp型単結晶シリコン基板11が、エッチング液への露出面側からpn接合界面付近までエッチングされた後、エッチングが停止する。この停止位置は、pn接合界面からp型単結晶シリコン基板11側へ伸びた空乏層により規定される。
【0065】
このようにして、図8(c)に示すように、ダイアフラム部14が形成される。このダイアフラム厚は、n型エピタキシャル層12の形成精度と空乏層幅でほぼ決まり、高精度のダイアフラム厚制御が可能となる。
【0066】
この電気化学エッチング工程の後、シリコンウェハ100の裏面にガラス台座30を陽極接合等により接合する。その後、シリコンウェハ100をスクライブライン101に沿って、ガラス台座30とともにダイシングカットしてチップ単位に分断する(ウェハ分断工程)。その結果、図1〜図3に示す集積化圧力センサS1が製造される。
【0067】
ところで、本実施形態によれば、シリコンチップ(半導体基板)10の内周部では、エッチング用配線28が、両端部28aと28bとの間でp+不純物拡散層27を跨がない構成となっているため、エッチング用配線28とp+不純物拡散層27との重なり部がチップ内周部に存在しない。
【0068】
なお、本実施形態では、上記図2に示すように、シリコンチップ10の端部では、エッチング用配線28の他端部28bが、チップ端部の不純物拡散層27と重なり合っている。
【0069】
しかし、このチップ端部における重なり部にてエッチング配線28と不純物拡散層27とが短絡しても、このチップ端部の短絡部からエッチング面(マスク32の開口部にてエッチング液に露出するp型単結晶シリコン基板11の面)までの距離、すなわち電流リーク経路の距離が長く、不純物濃度も1015cm-3と低いために高抵抗となり、リーク電流も極めて少ないために、チップ端部(28b部)の短絡による電気化学エッチングへの影響は少ない。
【0070】
そのため、本実施形態によれば、電気化学エッチング時におけるエッチング用配線28とp+不純物拡散層27との短絡を実質的に防止することができ、所望の電気化学エッチングを行うことの可能な集積化圧力センサS1およびその製造方法を提供することができる。
【0071】
また、本実施形態では、エッチング用配線28の一端部28aは、ダイオード29を介して、n型エピタキシャル層(第2の半導体層)12と電気的に接続されているが、図3からわかるように、このダイオード29は、n型エピタキシャル層12からエッチング用配線28への電流の流れを防止するオーミックコンタクト型のものである。
【0072】
このようにダイオード29を介在させることにより、n型エピタキシャル層12に形成されている回路素子17等やセンシング用素子である歪みゲージ15等から、エッチング用配線28への電流が逆流して漏れるのを防止することができるため、センサ感度や回路特性等の向上につながる。
【0073】
(第2実施形態)
図10は、本発明の第2実施形態に係る分断前のウェハ状態における集積化圧力センサS1の概略平面構成を示す図、図11は図10中の一点鎖線Eに沿った概略断面図である。本実施形態は、上記図4および図5に示すものに比べて、シリコンウェハ100上のエッチング用配線28のパターンを変更したものであり、他の部分は同一である。
【0074】
上記第1実施形態では、隣接するチップ単位S1’の間には、縦方向、横方向ともに、スクライブライン101から外れた位置に1本ずつエッチング用配線28が格子状に設けられた形(1本−1本の格子形状)となっていたが、本実施形態は、縦方向及び横方向のいずれか一方(図示例では縦方向)のエッチング用配線28を2本にしたものである。
【0075】
このように、シリコンウェハ100上のエッチング用配線28のパターンを、「1本−2本の格子形状」としても、上記第1実施形態と同様の作用効果を得ることができる。
【0076】
(第3実施形態)
図12は、本発明の第3実施形態に係る集積化圧力センサS3の概略平面図であり、図13は、図12中の一点鎖線Fに沿った概略断面図である。図に示すように、本実施形態では、上記実施形態においてシリコンチップ10の端部に設けられていたチップ端部の不純物拡散層27を無いものとしている。
【0077】
そして、エッチング用配線28が、シリコンチップ10の端部にて矩形枠状に形成されており、本実施形態では、エッチング用配線28において、この矩形枠状の部分が、シリコンチップ(半導体基板)の端部にまで延長された他端部28bとして構成されている。
【0078】
そして、本実施形態においても、当該他端部28bと一端部28aとの間では、エッチング用配線28はp+不純物拡散層27を跨がないように配置されていることにより、上記第1実施形態と同様の作用効果を得ることができる。
【0079】
なお、本実施形態では、チップ端部の不純物拡散層27を設けていないため、シリコンウェハ100の分断工程において、分断後のチップ10の端部におけるpn接合界面の結晶構造の乱れが抑制できる方法で分断可能な場合に用いた方が、好ましい。
【0080】
さらに、本実施形態では、上記実施形態とは異なり、図13に示すように、ダイシングライン101がエッチング用配線28に接しており、ダイシングカット時には、エッチング用配線28も一部切断されることになる。この場合、ダイサーが目詰まりしたり、チップ端部にAlの屑が残ってリークパスとなったりする可能性がある。
【0081】
そこで、本実施形態においては、電気化学エッチング工程の後でダイシングカット工程の前に、シリコンチップ10の端部のエッチング用配線28(エッチング用配線28の他端部28b)を、エッチング等により除去するようにしても良い。
【0082】
(他の実施形態)
なお、本発明は、圧力センサ以外にも、ガスセンサ、赤外線センサ、湿度センサ等、第1導電型の第1の半導体層と第2導電型の第2の半導体層とが積層されてなる半導体基板に、電気化学エッチングにより薄肉部を形成するとともに集積回路部を形成してなる半導体装置に適用可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る集積化圧力センサの概略断面図である。
【図2】図1に示す集積化圧力センサの概略平面図である。
【図3】図2中の一点鎖線Aに沿った概略断面図である。
【図4】図1に示す集積化圧力センサの分断前のウェハ状態における概略平面構成を示す図である。
【図5】図4中の各部分の概略断面図である。
【図6】上記第1実施形態に係る集積化圧力センサの製造方法を示す工程図である。
【図7】図6に続く製造方法を示す工程図である。
【図8】図7に続く製造方法を示す工程図である。
【図9】電気化学エッチングの方法を示す説明図である。
【図10】本発明の第2実施形態に係る分断前のウェハ状態における集積化圧力センサの概略平面図である。
【図11】図10中の一点鎖線Eに沿った概略断面図である。
【図12】本発明の第3実施形態に係る集積化圧力センサの概略平面図である。
【図13】図12中の一点鎖線Fに沿った概略断面図である。
【符号の説明】
10…シリコンチップ(半導体基板)、
11…p型単結晶シリコン基板(第1の半導体層)、
12…n型エピタキシャル層(第2の半導体層)、13…凹部、
14…ダイアフラム部(薄肉部)、16…集積回路部、
27…p+不純物拡散層(不純物拡散層)、28…エッチング用配線、
28a…エッチング用配線の一端部、28b…エッチング用配線の他端部、
29…ダイオード、100…シリコンウェハ(半導体ウェハ)、
101…スクライブライン。
Claims (3)
- 第1導電型の第1の半導体層(11)と第2導電型の第2の半導体層(12)とが積層されてなる半導体基板(10)と、
前記半導体基板における前記第1の半導体層の一部を電気化学エッチングにより除去することにより形成された凹部(13)と、
前記凹部に対応した部位にて前記第2の半導体層より形成された薄肉部(14)と、
前記第2の半導体層のうち前記薄肉部以外の部位に形成された集積回路部(16)と、
前記第2の半導体層の表面から前記第1の半導体層に達するように形成された第1導電型の不純物拡散層(27)と、
前記第2の半導体層の表面に形成され前記凹部の電気化学エッチングに用いるエッチング用配線(28)とを備える半導体装置において、
前記エッチング用配線は、一端部(28a)が前記半導体基板の内周にて前記第2の半導体層に電気的に接続され、他端部(28b)が前記半導体基板の端部周辺にまで延長されているものであり、
前記エッチング用配線はその一端部と他端部との間で前記不純物拡散層を跨がないように配置されていることを特徴とする半導体装置。 - 前記エッチング用配線(28)の一端部(28a)は、前記第2の半導体層(12)から前記エッチング用配線への電流の流れを防止するダイオード(29)を介して、前記第2の半導体層と電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
- 第1導電型の第1の半導体層(11)と第2導電型の第2の半導体層(12)とが積層されてなる半導体ウェハ(100)を用意し、この半導体ウェハに対して、チップ単位毎に集積回路部(16)を形成するとともに電気化学エッチングにより薄肉部(14)を形成した後、スクライブライン(101)に沿って分断するようにした半導体装置の製造方法において、
前記半導体ウェハにてチップ単位毎に、前記第2の半導体層の表面から前記第1の半導体層に達するように第1導電型の不純物拡散層(27)を形成する工程と、
前記半導体ウェハにおける前記第2の半導体層に、前記集積回路部を形成する工程と、
前記半導体ウェハにてチップ単位毎に、前記第2の半導体層の表面に、前記電気化学エッチングに用いるエッチング用配線(28)を、その一端部(28a)がチップ単位の内周にて前記第2の半導体層に電気的に接続され他端部(28b)が前記スクライブラインまで延長されるとともに、当該一端部と他端部との間で前記不純物拡散層を跨がないような形で形成する工程と、
前記エッチング用配線を用いて前記電気化学エッチングを行うことにより、前記半導体ウェハのうち所定部分の前記第1の半導体層を除去して前記薄肉部を形成する工程と、
しかる後、前記半導体ウェハを前記スクライブラインに沿って分断する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001251897A JP4306162B2 (ja) | 2001-08-22 | 2001-08-22 | 半導体装置およびその製造方法 |
US10/219,249 US6686634B2 (en) | 2001-08-22 | 2002-08-16 | Semiconductor device and a method of producing the same |
DE2002138265 DE10238265B4 (de) | 2001-08-22 | 2002-08-21 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
US10/729,958 US6875673B2 (en) | 2001-08-22 | 2003-12-09 | Method of producing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001251897A JP4306162B2 (ja) | 2001-08-22 | 2001-08-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003069044A JP2003069044A (ja) | 2003-03-07 |
JP4306162B2 true JP4306162B2 (ja) | 2009-07-29 |
Family
ID=19080467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001251897A Expired - Fee Related JP4306162B2 (ja) | 2001-08-22 | 2001-08-22 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6686634B2 (ja) |
JP (1) | JP4306162B2 (ja) |
DE (1) | DE10238265B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016061718A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | 半導体物理量センサおよびその製造方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1635209A3 (en) * | 2004-09-13 | 2006-04-05 | Canon Kabushiki Kaisha | Imaging optical system and image reading apparatus equipped with same |
US7638385B2 (en) * | 2005-05-02 | 2009-12-29 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device and structure therefor |
EP1953814B1 (en) | 2005-11-25 | 2017-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Wafer level package structure and method for manufacturing same |
TWI310365B (en) | 2005-11-25 | 2009-06-01 | Panasonic Elec Works Co Ltd | Sensor device and production method therefor |
WO2007061062A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
US20070238215A1 (en) * | 2006-04-07 | 2007-10-11 | Honeywell International Inc. | Pressure transducer with increased sensitivity |
US7675806B2 (en) * | 2006-05-17 | 2010-03-09 | Freescale Semiconductor, Inc. | Low voltage memory device and method thereof |
US20080238449A1 (en) * | 2007-03-27 | 2008-10-02 | Denso Corporation | Fluid sensor and impedance sensor |
US7412892B1 (en) | 2007-06-06 | 2008-08-19 | Measurement Specialties, Inc. | Method of making pressure transducer and apparatus |
CN102112848B (zh) * | 2008-08-01 | 2016-08-10 | Nxp股份有限公司 | 通过ic中感应的应力感测环境参数 |
US7795116B2 (en) * | 2008-09-29 | 2010-09-14 | Intel Corporation | Wafer cutting methods and packages using dice derived therefrom |
JP2010177280A (ja) * | 2009-01-27 | 2010-08-12 | Fujikura Ltd | 半導体センサの製造方法、及び半導体センサ |
JP5115618B2 (ja) * | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
CN102042887B (zh) * | 2010-09-29 | 2012-05-23 | 东南大学 | 矩形硅薄膜微机电压力传感器 |
CN102012287B (zh) * | 2010-09-29 | 2011-12-14 | 东南大学 | 圆形硅薄膜微机电压力传感器 |
WO2012080811A1 (ja) * | 2010-12-15 | 2012-06-21 | パナソニック株式会社 | 半導体圧力センサ |
US8558330B2 (en) * | 2011-10-31 | 2013-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep well process for MEMS pressure sensor |
JP5696736B2 (ja) | 2012-08-10 | 2015-04-08 | 株式会社デンソー | 半導体物理量センサおよびその製造方法 |
JP6019937B2 (ja) * | 2012-08-30 | 2016-11-02 | 株式会社デンソー | 半導体装置の製造方法 |
DE102016116499B4 (de) * | 2016-09-02 | 2022-06-15 | Infineon Technologies Ag | Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente |
US10199372B2 (en) * | 2017-06-23 | 2019-02-05 | Infineon Technologies Ag | Monolithically integrated chip including active electrical components and passive electrical components with chip edge stabilization structures |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6197572A (ja) * | 1984-10-19 | 1986-05-16 | Nissan Motor Co Ltd | 半導体加速度センサの製造方法 |
EP0567075B1 (en) | 1992-04-22 | 2001-10-24 | Denso Corporation | A method for producing semiconductor device |
JP3503146B2 (ja) | 1992-05-27 | 2004-03-02 | 株式会社デンソー | 半導体装置の製造方法 |
US5360521A (en) | 1993-11-12 | 1994-11-01 | Honeywell Inc. | Method for etching silicon |
US5677248A (en) * | 1994-03-30 | 1997-10-14 | Nippondenso Co., Ltd. | Method of etching semiconductor wafers |
US6020618A (en) * | 1994-03-30 | 2000-02-01 | Denso Corporation | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method |
JP3261904B2 (ja) * | 1994-12-22 | 2002-03-04 | 日産自動車株式会社 | 半導体装置 |
JP3624597B2 (ja) * | 1996-12-10 | 2005-03-02 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP3900644B2 (ja) * | 1998-01-16 | 2007-04-04 | 株式会社デンソー | 半導体圧力センサの製造方法 |
JP2002190607A (ja) * | 2000-12-22 | 2002-07-05 | Denso Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-08-22 JP JP2001251897A patent/JP4306162B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-16 US US10/219,249 patent/US6686634B2/en not_active Expired - Lifetime
- 2002-08-21 DE DE2002138265 patent/DE10238265B4/de not_active Expired - Fee Related
-
2003
- 2003-12-09 US US10/729,958 patent/US6875673B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016061718A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | 半導体物理量センサおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030038328A1 (en) | 2003-02-27 |
US6686634B2 (en) | 2004-02-03 |
DE10238265A1 (de) | 2003-03-27 |
US6875673B2 (en) | 2005-04-05 |
JP2003069044A (ja) | 2003-03-07 |
DE10238265B4 (de) | 2015-05-13 |
US20040113173A1 (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4306162B2 (ja) | 半導体装置およびその製造方法 | |
JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
JP3900644B2 (ja) | 半導体圧力センサの製造方法 | |
JP4710147B2 (ja) | 半導体圧力センサ | |
JPH05190872A (ja) | 半導体圧力センサおよびその製造方法 | |
JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
JP4581215B2 (ja) | 薄膜センシング部を有する半導体装置の製造方法 | |
JP3503146B2 (ja) | 半導体装置の製造方法 | |
JP3564898B2 (ja) | 半導体装置 | |
JPS63157475A (ja) | 半導体装置及びその製造方法 | |
JP6560147B2 (ja) | 半導体装置の製造方法 | |
JP2001358345A (ja) | 半導体圧力センサの製造方法 | |
JP3945929B2 (ja) | 半導体装置の製造方法 | |
JP2876617B2 (ja) | 半導体圧力センサ及びその製造方法 | |
JPS60147154A (ja) | 抵抗構造体 | |
JP3275595B2 (ja) | 半導体センサの製造方法 | |
JP3182885B2 (ja) | 半導体装置の製造方法 | |
JP2000124466A (ja) | 半導体圧力センサ及びその製造方法 | |
JP3534034B2 (ja) | 半導体装置 | |
JP2014102225A (ja) | 物理量センサおよびその製造方法 | |
JP3551654B2 (ja) | 半導体装置の製造方法 | |
JPH06260660A (ja) | 半導体歪みセンサ | |
JP6323278B2 (ja) | 半導体物理量センサおよびその製造方法 | |
JP3777742B2 (ja) | 半導体装置の製造方法 | |
JPH01125872A (ja) | 圧力感知素子を有する半導体装置の製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |