DE102016115722A1

DE102016115722A1 - Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung

Info

Publication number: DE102016115722A1
Application number: DE102016115722.8A
Authority: DE
Inventors: Volker Strutz; Rainer Markus Schaller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2015-08-28
Filing date: 2016-08-24
Publication date: 2017-03-02
Also published as: US20170062312A1; US9728493B2

Abstract

Ein Halbleitervorrichtungsgehäuse beinhaltet einen Leiterrahmen und einen an dem Leiterrahmen montierten Halbleiterchip. Das Halbleitervorrichtungsgehäuse beinhaltet ferner einen Vergussverkapselungsstoff, der ausgelegt ist, den Leiterrahmen in Position zu vergießen. Ein Oberflächenbereich des Leiterrahmens verbleibt von dem Verkapselungsstoff freiliegend. Eine elektrisch isolierende Deckschicht erstreckt sich über einem Teil des Oberflächenbereichs und ist ausgelegt, den Oberflächenbereich in wenigstens zwei Zonen zu unterteilen.

Description

Diese Erfindung betrifft allgemein die Technik einer Verkapselung einer Elektronikvorrichtung und insbesondere die Technik einer Vergussverkapselung eines auf einen Leiterrahmen montierten Halbleiterchips.
Hersteller von Elektronikvorrichtungen streben ständig nach Verbesserung der Leistungsfähigkeit ihrer Produkte, während sie ihre Herstellungskosten verringern. Ein kostenintensiver Bereich in der Herstellung von Elektronikvorrichtungsgehäusen ist die Verkapselung (Packaging) der elektronischen Komponente(n), z.B. von (einem) Halbleiterchip(s). Dementsprechend sind Elektronikvorrichtungsgehäuse und Verfahren zur Herstellung derselben bei geringen Kosten und hoher Ausbeute wünschenswert. Des Weiteren sind Halbleitervorrichtungsgehäuse erwünscht, die es ermöglichen, das Gehäuse einfach und zuverlässig elektrisch mit einer externen Schaltungsanordnung, wie etwa einer Leiterplatte, zu verbinden. Diesbezüglich können Eingangs-/Ausgangskontaktanschlüsse des Gehäuses, die Anschlussfähigkeit und Gestaltungsvariabilität fördern, zur Diskussion stehen.
Aus diesen und anderen Gründen kann es wünschenswert sein, ein Halbleitervorrichtungsgehäuse und ein Verfahren zur Verkapselung eines Halbleiterchips bereitzustellen, die eine oder mehrere der obigen Unzulänglichkeiten verbessern.
Die Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Ausführungsformen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Die Zeichnungen dienen dazu, ein eingehenderes Verständnis von Ausführungsformen zu vermitteln und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigen Vorteile von Ausführungsformen lassen sich ohne Weiteres verstehen, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
1 veranschaulicht schematisch eine Schnittansicht entlang Linie A-A aus 2 eines beispielhaften Halbleitervorrichtungsgehäuses, das einen Leiterrahmen und eine Deckschicht aufweist, die sich über einem Teil des Leiterrahmens zur Definition von Leiterrahmenanschlusskontakten erstreckt.
2 veranschaulicht schematisch eine Unteransicht des beispielhaften Halbleitervorrichtungsgehäuses aus 1.
3 veranschaulicht schematisch eine Schnittansicht des beispielhaften Halbleitervorrichtungsgehäuses aus 1, wenn es auf einer Anwendungsplatte montiert ist.
4 veranschaulicht schematisch eine Schnittansicht entlang Linie A-A aus 6 eines beispielhaften Halbleitervorrichtungsgehäuses mit Metallplattierungsschichten, die auf den Leiterrahmenanschlusskontakten aufgetragen sind.
5 veranschaulicht schematisch eine Schnittansicht entlang Linie A-A aus 6 eines beispielhaften Halbleitervorrichtungsgehäuses mit einer Metallplattierungsschicht, die zwischen dem Leiterrahmen und einer Deckschicht angeordnet ist.
6 veranschaulicht schematisch eine Unteransicht des beispielhaften Halbleitervorrichtungsgehäuses aus 4 und 5.
7A–7C veranschaulichen schematisch eine Ausführungsform eines Herstellungsverfahrens eines Halbleitervorrichtungsgehäuses, indem Unteransichten des Halbleitervorrichtungsgehäuses während verschiedener Phasen des Herstellungsprozesses gezeigt werden.
8 veranschaulicht schematisch eine Unteransicht eines beispielhaften Halbleitervorrichtungsgehäuses mit mehr als 2 Leiterrahmenanschlusskontakten.
9 veranschaulicht schematisch Unteransichten A, B, C und D von beispielhaften Halbleitervorrichtungsgehäusen mit Deckschichten von unterschiedlicher Form.
10 veranschaulicht schematisch eine Unteransicht der beispielhaften Halbleitervorrichtungsgehäuse, die in 11 oder 12 gezeigt sind.
11 veranschaulicht schematisch eine Schnittansicht des beispielhaften Halbleitervorrichtungsgehäuses aus 1 mit Lotabscheidungen, die an die Leiterrahmenanschlusskontakte angebracht sind.
12 veranschaulicht schematisch eine Schnittansicht des beispielhaften Halbleitervorrichtungsgehäuses aus 4 mit Lotabscheidungen, die an den Metallplattierungsschichten angebracht sind.
13 veranschaulicht schematisch eine Schnittansicht des beispielhaften Halbleitervorrichtungsgehäuses aus 5 mit Lotabscheidungen, die an der Metallplattierungsschicht angebracht sind.
In der folgenden Beschreibung wird auf die Zeichnungen Bezug genommen, in denen als Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. Dabei wird Richtungsterminologie, wie etwa „oben“, „unten“, „vorne“, „hinten“, „obere(r/s)“, „untere(r/s)“ usw., mit Bezug auf die Orientierung der beschriebenen Figuren verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen.
Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht speziell etwas anderes angegeben ist.
Ferner, wie in dieser Beschreibung gebraucht, sollen die Begriffe „gebondet“, „angebracht“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ nicht bedeuten, dass die Elemente oder Schichten direkt aneinander kontaktiert sein müssen; dazwischenliegende Elemente oder Schichten können jeweils zwischen den „gebondeten“, „angebrachten“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sein. In Übereinstimmung mit der Offenbarung können die oben genannten Begriffe optional jedoch auch die spezielle Bedeutung haben, dass die Elemente oder Schichten direkt miteinander kontaktiert sind, d.h., dass keine dazwischenliegenden Elemente oder Schichten jeweils zwischen den „gebondeten“, „angebrachten“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sind.
Ferner können die Worte „über“ oder „oberhalb“, die bezüglich eines Teils, eines Elements oder einer Materialschicht verwendet werden, der/das/die „über“ oder „oberhalb“ einer Oberfläche gebildet oder lokalisiert ist, hier mit der Bedeutung verwendet werden, dass der Teil, das Element oder die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit, der besagten Oberfläche lokalisiert (z.B. platziert, gebildet, abgeschieden usw.) ist. Die Worte „über“ oder „oberhalb“, die bezüglich eines Teils, eines Elements oder einer Materialschicht verwendet werden, der/das/die „über“ oder „oberhalb“ einer Oberfläche gebildet oder lokalisiert ist, können hier mit der Bedeutung verwendet werden, dass der Teil, das Element oder die Materialschicht „indirekt auf“ der besagten Oberfläche lokalisiert ist (z.B. platziert, gebildet, abgeschieden usw.), wobei ein/eine oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der besagten Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet ist/sind. Dasselbe gilt analog für die Begriffe „unter“, „unterhalb“, „darunter“ usw.
Die hier beschriebenen Halbleitervorrichtungsgehäuse (Halbleitervorrichtungs-Packages) enthalten einen oder mehrere Halbleiterchips. Der/die Halbleiterchip(s) können mit verschiedenen Technologien hergestellt sein und können zum Beispiel integrierte elektrische, elektrooptische oder logische Schaltkreise, Schalter, Antennen und/oder passive Elemente beinhalten. Insbesondere kann ein im Gehäuse enthaltener Halbleiterchip ein Sensorchip sein. Der Sensorchip kann z.B. ein magnetfeldempfindliches Element und/oder eine spannungserfassende Schaltungsanordnung (z.B. ein Spannungsdetektor) umfassen.
Die hier beschriebenen Halbleitervorrichtungsgehäuse sind Vergussgehäuse. Als solche umfassen sie einen Verkapselungsstoff, in den der Halbleiterchip eingebettet ist. Der Verkapselungsstoff besteht aus Vergussmaterial, wie etwa z.B. einem elektrisch isolierenden Duroplastmaterial oder einem Thermoplastmaterial. Insbesondere kann das Vergussmaterial ein gefülltes oder ungefülltes Vergussmaterial und/oder ein gefülltes oder ungefülltes Thermoplastmaterial und/oder ein gefülltes oder ungefülltes Duroplastmaterial umfassen oder sein. Ein Duroplastmaterial kann z.B. auf der Basis eines Epoxidharzes oder eines Acrylharzes hergestellt sein. Ein Thermoplastmaterial kann z.B. ein oder mehrere Materialien umfassen, das/die aus der folgenden Gruppe gewählt wird: Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS), Polyamidimid (PAI) und Polyethylenterephthalat (PET). Thermoplastmaterialien schmelzen bei Anwendung von Druck und Wärme während des Vergießens und härten (reversibel) bei Kühlung und Druckverminderung. Harzarten des Vergussmaterials können z.B. Cyanatester, BMI (Bismaleimid), Epoxid-Polyimid, Epoxid-Silicon, Epoxid, Silicon (harte Art) beinhalten. Füllstoffmaterialien können z.B. SiO₂, Al₂O₃, BrN, AlN usw. beinhalten.
Verschiedene Techniken, wie etwa z.B. Spritzpressen, Formpressen, Spritz- und Formpressen (beide unter Verwendung von z.B. Pellets, Granulat, Flüssigkeit oder Lagen usw.) oder Spritzgießen, können zum Bilden des Verkapselungsstoffs, der den Halbleiterchip einbettet, verwendet werden. All diese Techniken können filmgestütztes Formen (FAM – Film-Assisted Molding), insbesondere Oberseiten- und/oder Unterseiten-FAM, und/oder Vakuumformen einsetzen.
Die hier beschriebenen Halbleitervorrichtungsgehäuse sind Leiterrahmengehäuse. Als solches umfasst ein Halbleitervorrichtungsgehäuse einen Leiterrahmen als Chipträger. Der Leiterrahmen kann eine oder mehrere Metallplatten umfassen, wie etwa z.B. ein oder mehrere Die-Pads und ein oder mehrere Anschlusspads. Ein Die-Pad dient als ein Chipträger, d.h. als ein Chippad. Die Anschlusspads bilden externe Gehäuseanschlüsse zum elektrischen Verbinden des Gehäuses mit einer externen Anwendung. Der Leiterrahmen (d.h. die Metallplatten von diesem) kann aus einem beliebigen Metall oder einer beliebigen Metalllegierung bestehen, z.B. ein oder mehrere Metallmaterialien, die aus der Gruppe bestehend aus Kupfer, Eisen, Molybdän, usw., oder beliebigen Legierungen oder beliebigen Verbundwerkstoffen von diesen ausgewählt werden.
Der Verkapselungsstoff kann den Halbleiterchip einbetten und den Leiterrahmen in Position vergießen. Das heißt, der Leiterrahmen kann dem Vergussprozess als ein Einlageteil ausgesetzt sein und wenigstens ein Teil der Oberfläche des Leiterrahmens wird von dem Vergussmaterial bedeckt und damit unbeweglich an dem Verkapselungsstoff befestigt.
Beispielsweise kann ein solcher Leiterrahmen verwendet werden, um einen Chipträger mit Zuleitungen bereitzustellen, der Zuleitungen aufweist, die aus dem Verkapselungsstoff herausragen und die externe Anschlusskontakte des Gehäuses bilden. Beispielsweise kann ein solcher Chipträger mit Zuleitungen ein PLCC(Plastic Leaded Chip Carrier)- oder ein QFJ(Quad Flat J-Leaded)-Chipträger sein. Zuleitungen können aus dem Verkapselungsstoff auf nur einer Seite des Gehäuses oder auf mehreren Seiten davon, z.B. auf zwei gegenüberliegenden Seiten, herausragen. Der Chipträger kann auch ein Chipträger ohne Zuleitungen sein, wie etwa z.B. ein sogenannter TSLP(Thin Small Leadless Package)-Träger. Beispiele für Gehäuse/Chipträger ohne Zuleitungen, die als SMDs (Surface Mounted Devices) ausgelegt sind, sind z.B. QFN (Quad Flat No-Leads), SO (Small Outline), z.B. SO8 (Small Outline 8 Pins), SSO (Stacked SO), z.B. SSO8 (Stacked SO 8 Pins), und TOLL (TO Leadless). Leiterrahmen, die als Chipträger ohne Zuleitungen verwendet werden, können Chippads und/oder Anschlusspads aufweisen, die von dem Verkapselungsstoff freiliegend sind und die externe Anschlusskontakte des Gehäuses bilden.
Es ist anzumerken, dass vergossene Leiterrahmengehäuse, wie hier beschrieben, typischerweise eine der einfachsten und kostengünstigsten verfügbaren Gehäusearten sind. Daher kann jegliche Verbesserung solcher Gehäuse in Richtung besserer Zuverlässigkeit, Funktionalität und/oder Vielseitigkeit äußerst nützlich sein, da sie die Möglichkeit eröffnen kann, die Notwendigkeit der Verwendung komplexerer und kostspieligerer Gehäuse zu umgehen.
1 veranschaulicht eine Schnittansicht eines beispielhaften Halbleitervorrichtungsgehäuses 100. Das Halbleitervorrichtungsgehäuse 100 umfasst einen Leiterrahmen 110, einen Halbleiterchip 120 und einen Vergussverkapselungsstoff 130. Der Halbleiterchip 120 ist an den Leiterrahmen 110 montiert. Der Vergussverkapselungsstoff 130 ist ausgelegt, den Leiterrahmen 110 in Position zu vergießen.
Der Leiterrahmen 110 weist eine erste Hauptoberfläche 110A und eine zweite der ersten Hauptoberfläche 110A gegenüberliegende Hauptoberfläche 110B auf. Der Halbleiterchip 120 kann an die erste Hauptoberfläche 110A des Leiterrahmens 110 montiert sein. Beispielsweise kann der Halbleiterchip 120 an die erste Hauptoberfläche 110A des Leiterrahmens 110 durch ein Bondmaterial 140, das zwischen dem Leiterrahmen 110 und dem Halbleiterchip 120 angeordnet ist, gebondet sein. Das Bondmaterial 140 kann z.B. ein Isolationsmaterial, wie etwa z.B. ein Haftstoff oder Kleber oder eine haftende Kunststoff- oder Keramikplatte oder ein Klebeband, sein. Der Halbleiterchip 120 kann durch das Bondmaterial 140 elektrisch von dem Leiterrahmen 110 isoliert sein. Die Schicht aus isolierendem Bondmaterial 140 kann eine vertikale Durchschlagsfestigkeit (gemessen in der Richtung der Dicke der Bondmaterialschicht) gleich oder größer als 5 kV/mm, 20 kV/mm, 50 kV/mm, 100 kV/mm oder 250 kV/mm bereitstellen. Bei anderen Beispielen kann der Halbleiterchip 120 durch das Bondmaterial 140 elektrisch mit dem Leiterrahmen 110 verbunden sein. In diesem Fall kann das Bondmaterial 140 ein elektrisch leitendes Material, wie etwa z.B. ein Lötmaterial, ein Sintermaterial oder ein elektrisch leitendes Polymermaterial sein.
Die zweite Hauptoberfläche 110B des Leiterrahmens 110 ist wenigstens teilweise von dem Vergussverkapselungsstoff 130 freiliegend. Das heißt, wie weiter unten ausführlicher erläutert wird, die zweite Hauptoberfläche 110B umfasst einen Bereich, der von dem Verkapselungsstoff 130 freiliegend (d.h. nicht bedeckt) ist.
Ferner mit Bezug auf 2 kann der freiliegende Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 eine erste laterale Abmessung D1 und eine zweite laterale Abmessung D2 aufweisen. Wie in 2 veranschaulicht, kann die erste laterale Abmessung D1 z.B. gleich oder größer als 50%, 60%, 70%, 80%, 90% der lateralen Abmessung DP1 des Halbleitervorrichtungsgehäuses 100, wie von einer Seitenwandoberfläche 131 zu einer gegenüberliegenden Seitenwandoberfläche 132 des Vergussverkapselungsstoffs 130 gemessen, sein. Mit anderen Worten kann mit Bezug auf die laterale Abmessung D1 der Großteil der zweiten Hauptoberfläche 110B des Leiterrahmens 110 zu dem freiliegenden Oberflächenbereich beitragen.
Mit Bezug auf die laterale Abmessung D2, die sich in einer Richtung senkrecht zu der lateralen Abmessung D1 erstreckt, kann die laterale Abmessung D2 des freiliegenden Oberflächenbereichs des Leiterrahmens 110 auch gleich oder mehr als 50%, 60%, 70%, 80% oder 90% zu der entsprechenden Abmessung der zweiten Hauptoberfläche 110B des Leiterrahmens 110 beitragen. Wie in 2 jedoch veranschaulicht, kann D2 z.B. erheblich kleiner als die entsprechende Abmessung DP2 des Halbleitervorrichtungsgehäuses 100, wie zwischen den Seitenwandoberflächen 133 und 134 des Vergussverkapselungsstoffs 130 gemessen, sein. Beispielsweise kann D2 gleich oder kleiner als 80%, 70%, 60%, 50%, 40%, 30%, 20% oder 10% von DP2 sein.
1 kann eine Schnittansicht entlang Linie A-A aus 2 veranschaulichen. Wie in 2 veranschaulicht, kann der freiliegende Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 vollständig von dem Verkapselungsstoff 130 umgeben oder umrandet sein. Auf diese Weise kann der untere Rand des Halbleitervorrichtungsgehäuses 100 von dem elektrisch isolierenden Vergussmaterial des Vergussverkapselungsstoffs 130 gebildet sein.
Wie in 1 veranschaulicht, kann der Verkapselungsstoff 130 den Halbleiterchip 120 einbetten. Insbesondere können alle Seitenflächen 121, 122 und die obere Fläche 123 des Halbleiterchips 120 teilweise oder vollständig von dem Vergussverkapselungsstoff 130 bedeckt sein. Ferner kann eine obere Oberfläche 135 des Vergussverkapselungsstoffs 130 eine Peripherie des Halbleitervorrichtungsgehäuses 100 definieren. Eine untere Oberfläche 136 des Vergussverkapselungsstoffs 130 kann in derselben Ebene wie der freiliegende Bereich der zweiten Hauptoberfläche 110B des Leiterrahmens liegen und kann ebenfalls eine Peripherie des Halbleitervorrichtungsgehäuses 100 definieren. Das heißt, der Verkapselungsstoff 130 kann wenigstens teilweise (z.B. obere Oberfläche und/oder Seitenwandflächen) die äußere Form des Halbleitervorrichtungsgehäuses 100 definieren. Insbesondere können die obere Oberfläche 135, die untere Oberfläche 136, die Seitenwandoberflächen 131–134 des Verkapselungsstoffs 130 und der freiliegende Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 Peripherieflächen des Halbleitervorrichtungsgehäuses 100 bilden.
Bei anderen Ausführungsformen ist der Halbleiterchip 120 nicht in den Verkapselungsstoff 130 eingebettet. Bei diesen Ausführungsformen kann der Verkapselungsstoff 130 so geformt (z.B. vergossen) werden, dass er einen (nicht gezeigten) Hohlraum aufweist, und der Halbleiterchip 120 wird in diesen Hohlraum platziert und an die erste Hauptoberfläche 110A des Leiterrahmens 110 montiert. In diesen Fällen kann der Halbleiterchip 120 an den Leiterrahmen 110 montiert werden, nachdem der Verkapselungsstoff an den Leiterrahmen 110 vergossen worden ist. Während in manchen Fällen die (nicht gezeigte) gehäuseinterne elektrische Zwischenverbindung des Halbleiterchips 120 vor dem Vergießen des Verkapselungsstoffs 130 in das Halbleitervorrichtungsgehäuse 100 fertiggestellt sein kann, falls ein Vergussverkapselungsstoff 130 mit einem Hohlraum zum Einfügen des Halbleiterchips 120 verwendet wird, kann ferner die (nicht gezeigte) gehäuseinterne elektrische Zwischenverbindung des Halbleiterchips 120 zu dem Leiterrahmen 110, z.B. zu Pads des Leiterrahmens 110, die die Gehäuseanschlusskontakte 115, 116, 117 bilden, nach dem Vergießen des Verkapselungsstoffs 130 hergestellt werden.
Das Halbleitervorrichtungsgehäuse 100 umfasst ferner eine elektrisch isolierende Deckschicht 150, die sich über einem Teil des freiliegenden Oberflächenbereichs der zweiten Hauptoberfläche 110B des Leiterrahmens 110 erstreckt. Die elektrisch isolierende Deckschicht 150 ist ausgelegt, den freiliegenden Oberflächenbereich in wenigstens eine erste Zone 110B_1 und eine zweite Zone 110B_2 zu unterteilen. Dementsprechend können die erste Zone 110B_1 und die zweite Zone 110B_2 durch den Umriss der elektrisch isolierenden Deckschicht 150 und z.B. durch den freiliegenden Oberflächenbereich des Leiterrahmens 110 geometrisch definiert sein.
Wie weiter unten ausführlicher erläutert wird, sind die erste Zone 110B_1 und die zweite Zone 110B_2 so definiert bzw. begrenzt, dass sie externe Anschlusskontakte des Halbleitervorrichtungsgehäuses 100 bilden. Beispielsweise kann die erste Zone 110B_1 einen Eingangs(I)-Anschlusskontakt bilden und die zweite Zone 110B_2 kann einen Ausgangs(O)-Anschlusskontakt des Halbleitervorrichtungsgehäuses bilden. Die Eingangs-/Ausgangs(I/O)-Anschlusskontakte können z.B. als I/O-Strompfadkontakte verwendet werden, durch die ein Strom in das Halbleitervorrichtungsgehäuse 100 eingeht und von diesem ausgeht. Das Halbleitervorrichtungsgehäuse 100 kann einen Stromsensor zum Erfassen oder Messen des Stroms umfassen, der mittels der ersten Zone 110B_1 und der zweiten Zone 110B_2 des freiliegenden Oberflächenbereichs des Leiterrahmens 110 ein-/ausgeht. Dementsprechend kann der Leiterrahmen 110 als eine Stromschiene für den Stromsensor dienen, der in dem Halbleitervorrichtungsgehäuse beinhaltet ist.
Die Deckschicht 150 kann ausgelegt sein, den freiliegenden Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 in wenigstens einer lateralen Abmessung, z.B. in lateraler Abmessung D2, wie beispielhaft in 2 gezeigt, vollständig zu durchqueren. Auf diese Weise sind die erste Zone 110B_1 und die zweite Zone 110B_2 getrennte oder nicht zusammenhängende Bereiche, die durch die Deckschicht 150 voneinander separiert sind.
Ein Teil der Deckschicht 150, der den freiliegenden Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 durchquert, kann die Form eines Streifens aufweisen, siehe z.B. 2. Wie weiter unten erläutert wird, kann der Teil der Deckschicht, der den freiliegenden Oberflächenbereich durchquert, auch eine Form eines Kreuzes oder eines Netzes aufweisen. In diesen Fällen ist es möglich, den freiliegenden Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 in mehr als zwei Zonen zu unterteilen, z.B. in eine Anzahl von n individuellen Zonen, mit n = 3, 4, 5, 6, .... Auf diese Weise ist es möglich, mehr als ein I/O-Anschlusskontaktpaar des Halbleitervorrichtungsgehäuses 100 zu definieren bzw. zu begrenzen.
Die Deckschicht 150 kann eine Maximaldicke T gleich oder größer als oder kleiner als 30 µm, 20 µm, 10 µm oder 5 µm aufweisen. Ein Teil der Deckschicht 150, der den freiliegenden Oberflächenbereich durchquert, kann z.B. eine Breite W gleich oder größer als oder kleiner als 50 µm, 70 µm, 90 µm, 110 µm, 150 µm, 200 µm, 300 µm, 400 µm, 500 µm, 600 µm, ..., 1 mm oder 1,5 mm aufweisen. Die Breite W kann so gewählt werden, dass sie einer gewünschten Länge eines Strommessungspfades des Leiterrahmens 110 entspricht. Beispielsweise kann die Breite W einem definierten elektrischen Widerstand des Leiterrahmens 110 entsprechen. Beispielsweise kann, indem dieser elektrische Widerstand des Leiterrahmens 110 zusammen mit der Breite W bekannt ist und indem der Spannungsabfall über die Breite W gemessen wird, den ein Strom erfährt, der die Länge W durch den Leiterrahmen 110 durchfließt, der Strom basierend auf dem gemessenen Spannungsabfall bestimmt werden.
Die Breite W kann auch die Entfernung oder den Abstand zwischen dem Eingangsanschlusskontakt und dem Ausgangsanschlusskontakt des Halbleitervorrichtungsgehäuses 100 definieren, wenn dieses an eine Anwendungsplatte 300 montiert ist, wie in 3 veranschaulicht. Die Anwendungsplatte 300, z.B. eine PCB (Printed Circuit Board – Leiterplatte) oder ein anderes Substrat, wie etwa z.B. ein Keramiksubstrat oder ein Halbleitersubstrat (z.B. ein anderer Halbleiterchip), kann ein Eingangspad 310, das mit der ersten Zone 110B_1 des Leiterrahmens 110 zu verbinden ist, und ein Ausgangspad 320, das mit der zweiten Zone 110B_2 des Leiterrahmens 110 zu verbinden ist, umfassen. Beispielsweise wird eine erste Lötverbindung 311 verwendet, um das Eingangspad 310 elektrisch mit der ersten Zone 110B_1 des Leiterrahmens 110 zu verbinden, und eine zweite Lötverbindung 321 wird verwendet, um das Ausgangspad 320 elektrisch mit der zweiten Zone 110B_2 des Leiterrahmens 110 zu verbinden. Die erste Lötverbindung 311 und die zweite Lötverbindung 321 können jeweils eine Dicke TS gleich oder größer als oder kleiner als 25 µm, 40 µm, 55 µm, 70 µm, 85 µm oder 100 µm aufweisen.
Die erste und zweite Lötverbindung 311, 321 können durch einen Wiederaufschmelzprozess (Reflow-Prozesses) gebildet werden, z.B. während einer Oberflächenmontage des Halbleitervorrichtungsgehäuses 100 an die Anwendungsplatte 300. Während des Wiederaufschmelzprozesses kann die Deckschicht 150 als eine Lötstoppschicht fungieren. Mit anderen Worten können die Lage und/oder die Geometrie der I/O-Anschlusskontakte des Halbleitervorrichtungsgehäuses 100 durch die Deckschicht 150 definiert bzw. begrenzt werden und daher insbesondere durch die Breite W der Deckschicht 150. Zum Beispiel hat eine Vergrößerung der Breite W der Deckschicht 150 zur Folge, dass die I/O-Anschlusskontakte des Halbleitervorrichtungsgehäuses 100 mit größerem Abstand beabstandet sind. Folglich werden die Form und/oder der Umriss der Deckschicht 150 verwendet, um die Geometrie oder ein Muster der I/O-Anschlusskontakte des Halbleitervorrichtungsgehäuses 100 zu definieren bzw. zu begrenzen.
Die Deckschicht 150 besteht aus elektrisch isolierendem Material. Beispielsweise kann das Material der Deckschicht 150 aus der Gruppe bestehend aus einer Farbe, einer Tinte, einem Lötstopplack, einer Keramik, einem Polymer, einem Polyimid, einem Silicat und einem Epoxid, insbesondere einem Waferebene-Epoxid (Wafer Level-Epoxid), ausgewählt werden. Es kann z.B. durch Drucken, Laminieren (von einem Band), Sprühen usw. aufgetragen werden.
Es ist anzumerken, dass die Deckschicht 150 nicht durch den Vergussprozess zum Bilden des Vergussverkapselungsstoffs 130 hergestellt wird. Vielmehr kann die Deckschicht 150 nach dem Verkapselungsvergussprozess aufgetragen werden. Dies ermöglicht eine hohe Flexibilität und geometrische Vielseitigkeit im Definieren (Begrenzen) der I/O-Anschlusskontakte des Halbleitervorrichtungsgehäuses 100, indem die Deckschicht 150 und folglich die erste Zone 110B_1 und die zweite Zone 110B_2 geeignet geformt werden. Ferner ist das Auftragen der Deckschicht 150 nach dem Vergussprozess weniger kostspielig als jegliche Maßnahmen, die ansonsten zum Definieren (Begrenzen) der I/O-Anschlusskontakte des Gehäuses benötigt würden, z.B. Hinterspritzen im Verguss, Formen des Leiterrahmens usw.
Bei allen hier beschriebenen Ausführungsformen ist es möglich, einen Leiterrahmen 100 zu verwenden, der über z.B. dem gesamten freiliegenden Oberflächenbereich ebenflächig sein kann. Zumindest kann der Leiterrahmen 100 zwischen der ersten und zweiten Zone 110B_1 und 110B_2 ebenflächig sein, z.B. kann er keinerlei geformte oder gebogene Teile zwischen diesen Zonen 110B_1, 110B_2 oder über dem gesamten freiliegenden Oberflächenbereich aufweisen. Ferner kann der Leiterrahmen 110 eine gleichbleibende Dicke TL über z.B. den gesamten freiliegenden Oberflächenbereich oder wenigstens über das Gebiet, in dem der freiliegende Oberflächenbereich von der Deckschicht 150 bedeckt ist, aufweisen. Mit anderen Worten kann es möglicherweise nicht notwendig sein, den Leiterrahmen 110 durch Biegen, Dünnen oder irgendeinen anderen Prozess über den freiliegenden Oberflächenbereich und/oder in dem Gebiet, das von der Deckschicht 150 bedeckt ist, zu formen. Auf diese Weise können Leiterrahmenformprozesse ausgelassen werden, wie etwa z.B. Ätzen, Fräsen, Prägen, Biegen oder Tiefziehen, um den Leiterrahmen durch Verguss in eine geeignete Form zum Definieren und/oder Formen der I/O-Anschlusskontakte des Gehäuses zu bringen.
Es ist anzumerken, dass die Möglichkeit der Verwendung eines Leiterrahmens 110 mit einer ebenflächigen Form über den freiliegenden Oberflächenbereich des Leiterrahmens 110 (oder wenigstens über das Gebiet, das von der Deckschicht 150 bedeckt ist) die Zuverlässigkeit und Genauigkeit der in dem Halbleitervorrichtungsgehäuse 100 enthaltenen Halbleitervorrichtung verbessern kann. Falls beispielsweise das Halbleitervorrichtungsgehäuse 100 einen Stromsensor umfasst, fließt der zu messende Strom durch das Gebiet des Leiterrahmens 110, der von der isolierenden Deckschicht 150 bedeckt ist. Da dieses Gebiet des Leiterrahmens 110 möglicherweise nicht Biegen, Umformen oder z.B. anderen Arten von Bearbeitung ausgesetzt worden ist, sind die mechanische Stabilität und elektrische Leitfähigkeit dieses Gebiets unbeeinträchtigt und wohl definiert. Insbesondere kann es möglicherweise vermieden werden, dass Biegebereiche oder Dünnungszonen in dem Leiterrahmen 110 erzeugt werden, die die Komponententoleranzen erhöhen und/oder die Reproduzierbarkeit der Erfassungs- oder Messungsfunktion der Vorrichtung verringern könnten.
Beispielsweise kann der Halbleiterchip 120 ein magnetfeldempfindliches Element umfassen. Das magnetfeldempfindliche Element kann sich über dem Gebiet des Leiterrahmens 110 befinden, das von der Deckschicht 150 bedeckt ist. Folglich kann der Strom erfasst oder gemessen werden, indem das Magnetfeld erfasst wird, das vom Strom erzeugt wird, der von der ersten Zone 110B_1 in die zweite Zone 110B_2 des Leiterrahmens 110 fließt.
Alternativ oder zusätzlich kann der Halbleiterchip 120 eine spannungserfassende Schaltungsanordnung umfassen, die ausgelegt ist, einen Spannungsabfall über dem Gebiet des Leiterrahmens 110, das von der Deckschicht 150 bedeckt ist, zu erfassen. Das heißt, eine Spannungsdifferenz zwischen der ersten Zone 110B_1 und der zweiten Zone 110B_2 des Leiterrahmens 110 kann gemessen werden. Der Strom kann dann basierend auf dem gemessenen Spannungsabfall bestimmt werden.
Der Leiterrahmen 110 kann eine Dicke TL gleich oder größer als oder kleiner als 100 µm, 150 µm, 200 µm, 300 µm, 400 µm oder 500 µm aufweisen. Die lateralen Abmessungen des Gehäuses, d.h. DP1 und/oder DP2, können gleich oder größer als oder kleiner als 0,3 mm, 0,5 mm, 0,75 mm, 1 mm, 1,5 mm, 2 mm, 3 mm, 4 mm, 5 mm oder 10 mm sein.
4 veranschaulicht eine Schnittansicht eines beispielhaften Halbleitervorrichtungsgehäuses 400. Die Schnittansicht aus 4 kann entlang Linie A-A aus 6 dargestellt sein. Das Halbleitervorrichtungsgehäuse 400 kann dem Halbleitervorrichtungsgehäuse 100 ähnlich oder identisch sein, außer dass eine erste Metallplattierungsschicht 411 ausgelegt ist, die erste Zone 110B_1 des Leiterrahmens 110 zu bedecken, und eine zweite Metallplattierungsschicht 421 ausgelegt ist, die zweite Zone 110B_2 des Leiterrahmens 110 zu bedecken. Die erste und zweite Metallplattierungsschicht 411, 421 sind durch die Deckschicht 150 lateral voneinander separiert. Während des Auftragens der ersten und zweiten Metallplattierungsschicht 411, 421 kann die Deckschicht 150 folglich als eine Plattierungsstoppschicht fungieren, die verhindert, dass Plattierungsmetall über der Deckschicht 150 abgeschieden wird, und folglich verhindert, dass die erste Metallplattierungsschicht 411 und die zweite Metallplattierungsschicht 421 durch Plattierungsmetall verbunden sein können. Dementgegen können die erste Metallplattierungsschicht 411 und die zweite Metallplattierungsschicht 421 inselförmig sein. Sie können elektrisch (nur) mittels des Leiterrahmens 110, der die erste und zweite Metallplattierungsschicht 411, 421 überbrückt, miteinander verbunden sein, insbesondere durch den Teil des Leiterrahmens 110, der von der Deckschicht 150 bedeckt ist.
Die Dicke TP von jeder der ersten und zweiten Metallplattierungsschicht 411, 421 kann gleich oder kleiner als oder größer als 5 µm, 7 µm, 9 µm, 11 µm, 13 µm, 15 µm oder 20 µm sein. Die Metallplattierungsschichten 411, 421 können aus einem Sn-Metall oder einer auf Sn basierenden Metalllegierung bestehen. Die erste und zweite Metallplattierungsschicht 411, 421 erleichtern den Oberflächenmontageprozess des Halbleitervorrichtungsgehäuses 400 an eine Anwendungsplatte 300 durch z.B. Wiederaufschmelzlöten. Ferner können die erste und zweite Metallplattierungsschicht 411, 421 dazu dienen, die zweite Hauptoberfläche 110B des Leiterrahmens 110 gegen Umgebungsangriff, wie etwa z.B. gegen Oxidation, zu schützen.
5 veranschaulicht eine Schnittansicht eines beispielhaften Halbleitervorrichtungsgehäuses 500. Die Schnittansicht aus 5 kann entlang Linie A-A aus 6 dargestellt sein, d.h. die Unteransichten von Halbleitervorrichtungsgehäuse 400 und von Halbleitervorrichtungsgehäuse 500 können identisch sein.
Das Halbleitervorrichtungsgehäuse 500 kann dem Halbleitervorrichtungsgehäuse 100 ähnlich oder identisch sein, außer dass eine gemeinsame Plattierungsschicht 510 zwischen dem freiliegenden Oberflächenbereich des Leiterrahmens 110 und der Deckschicht 150 angeordnet ist. Die gemeinsame Metallplattierungsschicht 510 kann dieselbe Dicke TP aufweisen und kann aus dem gleichen Material wie die erste und zweite Metallplattierungsschicht 411, 421 aus 4 bestehen. Die gemeinsame Metallplattierungsschicht 510 kann sowohl die erste Zone 110B_1 als auch die zweite Zone 110B_2 des Leiterrahmens 110 und das Gebiet des Leiterrahmens 110 zwischen der ersten Zone 110B_1 und der zweiten Zone 110B_2 (d.h. das Gebiet, das von der Deckschicht 150 bedeckt ist) bedecken. Die gemeinsame Metallplattierungsschicht 510 kann eine durchgehende Schicht sein und kann z.B. den gesamten freiliegenden Oberflächenbereich des Leiterrahmens 110 bedecken. Die Deckschicht 150 kann direkt auf die Oberfläche der gemeinsamen Metallplattierungsschicht 510, die von dem Leiterrahmen 110 abgewandt ist, aufgetragen werden. Bei der Ausführungsform aus 5 fungiert die Deckschicht 150 nicht als eine Metallplattierungsstoppschicht, da die gemeinsame Metallplattierungsschicht 510 aufgetragen wird, bevor die elektrisch isolierende Deckschicht 150 aufgetragen wird. Analog zu der Ausführungsform aus 4 jedoch definieren die Geometrie und die Lage der Deckschicht 150 die Geometrien und die Lagen der ersten und zweiten Zone 110B_1, 110B_2 oder, anders gesagt, der I/O-Anschlusskontakte des Halbleitervorrichtungsgehäuses 500. Es wird auf die obige Beschreibung Bezug genommen, um Wiederholung zu vermeiden. Folglich kann im Allgemeinen die Deckschicht 150 dazu dienen, den/die bedeckten Teil(e) der darunterliegenden Leitungsschicht (z.B. Leiterrahmen 110 (siehe z.B. 1) oder die gemeinsame Metallplattierungsschicht 510 (siehe z.B. 5)) davor zu schützen, während des Plattenanbringprozesses (z.B. Wiederaufschmelzprozesses) benetzt zu werden, und definiert bzw. begrenzt, da Benetzen nur in dem/den unbedeckten Teil(en) der darunterliegenden Leitungsschicht (z.B. Leiterrahmen 110 oder gemeinsame Metallplattierungsschicht 510) möglich ist, I/O-Anschlusspadbereiche (die I/O-Anschlusskontakte) des Gehäuses und erzeugt einen I/O-Pfad durch das Halbleitervorrichtungsgehäuse 100, 400, 500.
6 veranschaulicht eine Unteransicht der Halbleitervorrichtungsgehäuse 400 und 500. Wie es aus 6 ersichtlich ist, können die erste Zone 110B_1 und die zweite Zone 110B_2 des Leiterrahmens 110 vollständig von dem Plattierungsmetall bedeckt sein. Die Deckschicht 150 dagegen verbleibt von dem Plattierungsmetall unbedeckt. Ferner können die Gehäuseanschlusskontakte 115, 116 und 117 ebenfalls von Plattierungsmetall bedeckt sein.
7A–7C veranschaulichen Unteransichten von Halbleitervorrichtungsgehäuse 100 zu verschiedenen Phasen eines beispielhaften Herstellungsprozesses. Da das Halbleitervorrichtungsgehäuse 100 die Basis für das Halbleitervorrichtungsgehäuse 400 und das Halbleitervorrichtungsgehäuse 500 bildet, trifft die folgende Beschreibung auch auf die Herstellungsprozesse der Halbleitervorrichtungsgehäuse 400 und 500 zu.
Mit Bezug auf 7A wird ein Leiterrahmen 110 bereitgestellt. In 7A ist die Unterseite (zweite Hauptoberfläche 110B) des Leiterrahmens 110 gezeigt. Der Leiterrahmen 110 kann z.B. ein Leiterrahmen 110 mit voller Dicke ohne irgendeinen/irgendwelche gedünnte(n) Bereich(e) bei dem freiliegenden Oberflächenbereich davon sein. Ferner kann der Leiterrahmen 110 die Gehäuseanschlusskontakte 115, 116, 117 umfassen.
Gemäß einem möglichen Herstellungsprozess wird der Halbleiterchip 120 dann an die erste Hauptoberfläche 110A des Leiterrahmens 110 montiert. Elektroden des Halbleiterchips 120 können mittels einer internen Gehäusezwischenverbindung, z.B. Drahtbondungen, (nicht gezeigt) mit den Gehäuseanschlusskontakten 115, 116, 117 verbunden werden. Ferner kann der Halbleiterchip 120 I/O-Elektroden aufweisen, die elektrisch mit der ersten Hauptoberfläche 110A des Leiterrahmens 110 an Stellen jeweils der ersten Zone 110B_1 und der zweiten Zone 110B_2 gegenüberliegend verbunden werden. Die Verbindung von (nicht gezeigten) I/O-Elektroden des Halbleiterchips 120 zu den wenigstens zwei Zonen 110B_1, 110B_2 kann auch durch Drahtbondungen oder eine andere geeignete elektrische Zwischenverbindung bereitgestellt werden. Beispielsweise kann der Halbleiterchip 120 eine spannungserfassende Schaltungsanordnung umfassen, die ausgelegt ist, einen Spannungsabfall zwischen den wenigstens zwei Zonen 110B_1, 110B_2 zu erfassen. Andererseits ist es möglich, dass der Halbleiterchip 120 ein magnetfeldempfindliches Element umfassen kann. In diesem Fall muss der Halbleiterchip 120 möglicherweise keine I/O-Elektroden aufweisen, weil der elektrische Strom, der durch den Leiterrahmen 110 fließt, durch das von dem Strom erzeugte magnetische Feld erfasst und/oder gemessen werden kann.
Mit Bezug auf 7B wird ein Vergussverkapselungsstoff 130 durch irgendeine geeignete Vergusstechnik aufgetragen. Der Verkapselungsstoff 130 kann z.B. die Peripherie des Halbleitervorrichtungsgehäuses 100 mit Ausnahme der freiliegenden Anschlusskontakte des Leiterrahmens 110, z.B. des freiliegenden Oberflächenbereichs der zweiten Hauptoberfläche 110B des Leiterrahmens 110 und optional der Gehäuseanschlusskontakte 115, 116, 117, bilden. Insbesondere können der Halbleiterchip 120 und die (nicht gezeigte) interne elektrische Zwischenverbindung vollständig von dem Verkapselungsstoff 130 eingebettet und bedeckt werden.
Wie zuvor erwähnt ist es auch möglich, dass der Vergussprozess durchgeführt werden kann, bevor der Halbleiterchip 120 an den Leiterrahmen 110 montiert wird. In diesem Fall kann der Verkapselungsstoff 130 ausgelegt werden, eine Öffnung oder einen Hohlraum aufzuweisen, die oder der einen Teil der ersten Hauptoberfläche 110A des Leiterrahmens 110 freilegt und in der der Halbleiterchip 120 platziert und montiert werden kann.
Nach dem Vergießen des Verkapselungsstoffs 130 kann der freiliegende Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 eine durchgehende Leiterrahmenoberfläche an der Unterseite (Grundfläche) des Halbleitervorrichtungsgehäuses 100 bilden. Die untere Oberfläche 136 des Vergussverkapselungsstoffs 130 kann mit dem freiliegenden Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 komplanar sein. Die erste und zweite Zone 110B_1, 110B_2 davon, die später die I/O-Anschlusskontakte des Gehäuses darstellen werden, sind in dieser Phase des Herstellungsprozesses noch undefiniert.
Mit Bezug auf 7C wird anschließend die Deckschicht 150 aufgetragen. Das Auftragen der Deckschicht 150 definiert bzw. begrenzt die erste und zweite Zone 110B_1, 110B_2. Die Deckschicht 150 kann durch Drucken, Dispensieren, Laminieren usw. einer Tinte, einer Farbe, eines Klebers oder eines Bandes auf das zu bedeckende Gebiet des Leiterrahmens 110 aufgetragen werden. Wie zuvor erwähnt, wird das Auftragen der Deckschicht 150 durchgeführt, nachdem der Vergussprozess abgeschlossen worden ist. Das Material der Deckschicht 150 kann sich von dem Vergussmaterial, das den Vergussverkapselungsstoff 130 bildet, unterscheiden. Beispielsweise kann ein Silicat, ein Epoxid, ein Polymer oder ein Polyimidmaterial für die Deckschicht 150 verwendet werden.
Der Herstellungsprozess kann dann mit einem Plattierungsschritt fortgesetzt werden, um zu dem Halbleitervorrichtungsgehäuse 400, wie in 4 veranschaulicht, zu gelangen. Das heißt, nach dem Auftragen der elektrisch isolierenden Deckschicht 150 wird eine erste Metallplattierungsschicht 411 über die erste Zone 110B_1 plattiert und eine zweite Metallplattierungsschicht 421 wird über die zweite Zone 110B_2 plattiert. Während des Plattierungsprozesses verhindert die Deckschicht 150, dass Plattierungsmetall über das bedeckte Gebiet des Leiterrahmens 110 abgeschieden wird. Der Plattierungsprozess kann z.B. durch galvanisches Plattieren oder stromloses Plattieren durchgeführt werden. Die Deckschicht 150 muss gegenüber der für das Plattieren verwendeten Chemie beständig oder stabil sein.
Der Herstellungsprozess eines Halbleitervorrichtungsgehäuses kann Variationen unterliegen. In dem Fall beispielsweise, dass das Halbleitervorrichtungsgehäuse 500 herzustellen ist, wird die Deckschicht 150 nach dem Plattierungsprozess aufgetragen. Plattieren kann auf die gleiche Weise wie oben mit Bezugnahme auf 4 beschrieben durchgeführt werden. Während des Plattierungsprozesses jedoch sind die erste und zweite Zone 110B_1 und 110B_2 jeweils noch undefiniert. Erst nachdem der Plattierungsprozess abgeschlossen worden ist, wird die Deckschicht 150 aufgetragen und die Mehrfach-Padgeometrie der Anschlusskontakte folglich definiert.
Falls die Deckschicht 150 nach dem Plattieren (siehe z.B. Halbleitervorrichtungsgehäuse 500 aus 5) aufgetragen wird, sollte die gemeinsame Metallplattierungsschicht 510 eher dünn sein, z.B. könnte sie eine Dicke TL in einem Bereich zwischen 5 und 15 µm aufweisen. Je geringer die Dicke TL der gemeinsamen Metallplattierungsschicht 510 ist, desto geringer wird der Grad des Schmelzens der gemeinsamen Metallplattierungsschicht 510 an der Grenzfläche zwischen der Deckschicht 150 und der zweiten Hauptoberfläche 110B des Leiterrahmens 110 sein. Solches Schmelzen der gemeinsamen Metallplattierungsschicht 510 nahe den Rändern der Deckschicht 150 kann z.B. während des Wiederaufschmelzprozesses zum Löten des Halbleitervorrichtungsgehäuses 500 an eine Anwendungsplatte 300 auftreten. Ein Kriechen von wiedergeschmolzenem Plattierungsmetall unter die Deckschicht 150 sollte vermieden oder so gering wie möglich gehalten werden, da es die Qualität der geometrischen Definition der I/O-Anschlusskontakte durch die Deckschicht 150 beinträchtigen könnte.
Ferner kann es aus den gleichen Gründen wie oben genannt für das Halbleitervorrichtungsgehäuse 500 geeignet sein, die Breite W der Deckschicht 150 gleich oder größer als 100 µm aufzulegen. Je größer die Breite W ist, desto unbedeutender ist jegliches Kriechen des Plattierungsmaterials unter die Ränder der Deckschicht 150 während nachfolgender Wiederaufschmelzprozesse, wie etwa z.B. während einer Oberflächenmontage (SM – Surface Mounting) des Halbleitervorrichtungsgehäuses 500 durch den Kunden.
Leiterrahmenplattierung, z.B. durch Auftragen der ersten und zweiten Metallplattierungsschicht 411, 421 oder der gemeinsamen Metallplattierungsschicht 510, zeigt den Effekt, Elektromigration des Leiterrahmens 110 oder von beliebigen optionalen Leiterrahmenbeschichtungen, wie etwa z.B. einer Ni-Beschichtung, einer NiP-Beschichtung oder einer Au-Beschichtung usw., zu verhindern oder zu verlangsamen. Dies kann von besonderer Bedeutung für alle Anschlusskontakte der Gehäuse 100, 400, 500 sein, die Kontakte für eine Anwendungsplatte 300 sind, da oft Pb-freie Lote für den Plattenzusammenbau verwendet werden. Als solche können die erste und zweite Lötverbindung 311, 321 z.B. aus Pb-freiem Lot bestehen. Als solche können AuSn, AgSn, CuSn, AgIn, AuIn, AuGe, CuIn, AuSi, Sn, Au oder andere Lotmaterialen zum Löten des Halbleitervorrichtungsgehäuses 100, 400, 500 an eine Anwendungsplatte 300 verwendet werden.
8 veranschaulicht eine Unteransicht einer beispielhaften Halbleitervorrichtung 100, 400, 500 mit mehr als zwei (in diesem Beispiel z.B. vier) I/O-Anschlusskontakten. Das Muster und die Geometrie der mehreren I/O-Anschlusskontakte werden durch die Form der Deckschicht 150 bestimmt. In 8, als ein Beispiel, weist die Deckschicht 150 eine kreuzförmige oder netzförmige Gestaltung auf.
9 veranschaulicht schematisch auf der linken Seite eine Unteransicht eines beispielhaften Halbleitervorrichtungsgehäuses 100, bevor die Deckschicht 150 aufgetragen wird, und auf der rechten Seite beispielhafte Unteransichten A, B, C und D des Halbleitervorrichtungsgehäuses 100 nach dem Auftragen der Deckschicht 150 oder mehrerer Strukturen der Deckschicht mit verschiedenen Formen.
Mit Bezug auf die Unteransicht A erstreckt sich die Deckschicht 150 jenseits des Umrisses des Leiterrahmens 110, um auch einen Teil der unteren Oberfläche 136 des Vergussverkapselungsstoffs 130 zu bedecken. Die untere Oberfläche 136 des Vergussverkapselungsstoffs 130 kann zu dem freiliegenden Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 komplanar sein.
Mit Bezug auf Unteransicht B können mehrere zusätzliche Kontaktflecken 951, 952 des Deckschichtmaterials auf die untere Oberfläche 136 des Vergussverkapselungsstoffs 130 aufgetragen werden. Die Kontaktflecken 951, 952 können die gleiche Dicke T wie die Deckschicht 150 aufweisen und können während des gleichen Schichtbildungsprozesses aufgetragen werden. Die Kontaktflecken 951, 952 des Deckmaterials können den Plattenzusammenbau des Halbleitervorrichtungsgehäuses 100 verbessern oder vereinfachen. Sie können eine Neigung des Gehäuses verhindern, wenn es auf der Anwendungsplatte 300 platziert wird oder während eines Wiederaufschmelzlötens (Plattenzusammenbau).
Die Unteransicht C veranschaulicht ein Beispiel, in dem die Deckschicht 150, die den freiliegenden Oberflächenbereich der zweiten Hauptoberfläche 110B des Leiterrahmens 110 durchquert, weiter einen Großteil oder die Breite der unteren Oberfläche 136 des Vergussverkapselungsstoffs 130 bedeckt. Dies kann die Lagestabilität des Gehäuses während des Platzierens oder Wiederaufschmelzlötens weiter verbessern.
Unteransicht D veranschaulicht ein Beispiel, in dem der Großteil der unteren Oberfläche 136 des Vergussverkapselungsstoffs 130, oder sogar die gesamte untere Oberfläche 136 davon, von der Deckschicht 150 bedeckt ist. Insbesondere kann die Deckschicht 150 die erste Zone 110B_1 und/oder die zweite Zone 110B_2 der zweiten Hauptoberfläche 110B des Leiterrahmens 110 vollständig umgeben. Insbesondere kann die Unterseite des Halbleitervorrichtungsgehäuses 100 ausschließlich von der Deckschicht und Öffnungen der Deckschicht 150 zum Definieren der Gehäuseanschlusskontakte, z.B. der I/O-Anschlusskontakte, die von der ersten und zweiten Zone 110B_1, 110B_2 dargestellt werden, und/oder der restlichen Gehäuseanschlusskontakte 115, 116, 117 (z.B. Massekontakt, Energieversorgungskontakte, Steuersignalkontakte usw.) 150 gebildet sein.
Während die Veranschaulichungen aus 7A–C, 8, 9 Halbleitervorrichtungsgehäuse 100 zur einfachen Erläuterung beispielhaft abbilden, ist anzumerken, dass diese Beispiele in äquivalenter Weise auf Halbleitervorrichtungsgehäuse 400 und 500 mit plattierten I/O-Anschlusskontakten zutreffen. Beispielsweise veranschaulicht 10 eine Unteransicht von Halbleitervorrichtungsgehäuse 400 oder von Halbleitervorrichtungsgehäuse 500, wenn eine Deckschicht 150 mit der gleichen Form wie die Deckschicht 150, die in Ansicht D aus 9 gezeigt ist, aufgetragen wird. Alle anderen Unteransichten von diesen Figuren werden analog in entsprechende Unteransichten von plattierten Halbleitervorrichtungsgehäusen 400 oder 500 übertragen.
Ferner können Halbleitervorrichtungsgehäuse 100, 400, 500 mit zuvor aufgetragenen Lotabscheidungen ausgestattet sein, die an den I/O-Anschlusskontakten des Gehäuses und/oder an den restlichen Anschlusskontakten 115, 116, 117 angebracht sind. Verwendung von zuvor aufgetragenen Lotabscheidungen, die an den Gehäuseanschlusskontakten angebracht sind, kann den Plattenzusammenbau erleichtern, da sowohl die Menge als auch die Geometrie der Lotabscheidungen von dem Gehäusehersteller genau festgelegt werden können.
Mit Bezug auf 11 kann ein beispielhaftes Halbleitervorrichtungsgehäuse 1100 zu dem Halbleitervorrichtungsgehäuse 100 identisch sein, außer dass eine erste Lotabscheidung 1111 über der ersten Zone 110B_1 angeordnet ist und eine zweite Lotabscheidung 1121 über der zweiten Zone 110B_2 angeordnet ist. Die Lotabscheidungen 1111, 1121 können eine Dicke TD gleich oder kleiner als oder größer als 25 µm, 40 µm, 55 µm, 60 µm, 75 µm, 90 µm, 105 µm aufweisen.
Die erste und zweite Lotabscheidung 1111, 1121 können durch z.B. einen Druckprozess an die erste und zweite Zone 110B_1, 110B_2 angebracht werden. Die erste und zweite Lotabscheidung 1111, 1121 wandeln sich jeweils in erste und zweite Lötverbindung 311, 321 um, wenn das Halbleitervorrichtungsgehäuse 1100 an eine Anwendungsplatte 300 montiert wird, z.B. während eines Wiederaufschmelzlötplattenzusammenbaus durch den Kunden.
12 veranschaulicht ein beispielhaftes Halbleitervorrichtungsgehäuse 1200. Halbleitervorrichtungsgehäuse 1200 kann zu dem Halbleitervorrichtungsgehäuse 400 identisch sein, außer dass die Lotabscheidungen 1111, 1121 jeweils an der (plattierten) ersten und zweiten Zone 110B_1 und 110B_2 angebracht sind.
Analog veranschaulicht 13 ein beispielhaftes Halbleitervorrichtungsgehäuse 1300, das zu dem Halbleitervorrichtungsgehäuse 500 identisch sein kann, außer dass die Lotabscheidungen 1111, 1121 jeweils an der (plattierten) ersten und zweiten Zone 110B_1 und 110B_2 angebracht sind.
Es ist anzumerken, dass in allen hier beschriebenen Ausführungsformen der Leiterrahmen 110 und insbesondere die zweite Hauptoberfläche 110B des Leiterrahmens 110 optional mit einer dünnen Beschichtungsschicht beschichtet werden können, um Elektromigration des Leiterrahmens 110, wie oben erwähnt, zu verhindern. Diese dünne Beschichtungsschicht ist in keiner der Figuren abgebildet.
Wenngleich hier spezielle Ausführungsformen veranschaulicht und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen die gezeigten und beschriebenen speziellen Ausführungsformen substituieren kann, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Adaptionen oder Variationen der hier erörterten speziellen Ausführungsformen abdecken.

Claims

Halbleitervorrichtungsgehäuse, umfassend: einen Leiterrahmen; einen Halbleiterchip, der an dem Leiterrahmen montiert ist; einen Vergussverkapselungsstoff, der ausgelegt ist, den Leiterrahmen in Position zu vergießen, wobei ein Oberflächenbereich des Leiterrahmens von dem Verkapselungsstoff freiliegend ist; und eine elektrisch isolierende Deckschicht, die sich über einem Teil des Oberflächenbereichs erstreckt und ausgelegt ist, den Oberflächenbereich in wenigstens eine erste Zone und eine zweite Zone zu unterteilen.
Halbleitervorrichtungsgehäuse nach Anspruch 1, wobei die Deckschicht ausgelegt ist, den Oberflächenbereich in wenigstens einer lateralen Abmessung vollständig zu durchqueren.
Halbleitervorrichtungsgehäuse nach Anspruch 1 oder 2, wobei ein Teil der Deckschicht, der den Oberflächenbereich durchquert, eine Form eines Streifens, eines Kreuzes oder eines Netzes aufweist.
Halbleitervorrichtungsgehäuse nach einem der vorhergehenden Ansprüche, wobei die Deckschicht eine Maximaldicke gleich oder kleiner als 30 µm, 20 µm, 10 µm oder 5 µm aufweist.
Halbleitervorrichtungsgehäuse nach einem der vorhergehenden Ansprüche, wobei ein Teil der Deckschicht, der den Oberflächenbereich durchquert, eine Minimalbreite gleich oder größer als 50 µm aufweist.
Halbleitervorrichtungsgehäuse nach einem der vorhergehenden Ansprüche, wobei die erste Zone einen Eingangsanschlusskontakt des Halbleitervorrichtungsgehäuses definiert und die zweite Zone einen Ausgangsanschlusskontakt des Halbleitervorrichtungsgehäuses definiert.
Halbleitervorrichtungsgehäuse nach einem der vorhergehenden Ansprüche, wobei der Leiterrahmen ein Die-Pad umfasst, der Halbleiterchip an einer ersten Oberfläche des Die-Pads montiert ist und der Oberflächenbereich des Leiterrahmens der ersten Oberfläche des Die-Pads gegenüberliegt.
Halbleitervorrichtungsgehäuse nach einem der vorhergehenden Ansprüche, wobei das Halbleitervorrichtungsgehäuse einen Stromsensor umfasst.
Halbleitervorrichtungsgehäuse einem der vorhergehenden Ansprüche, wobei der Halbleiterchip ein magnetfeldempfindliches Element umfasst.
Halbleitervorrichtungsgehäuse nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip eine spannungserfassende Schaltungsanordnung umfasst, die ausgelegt ist, einen Spannungsabfall zwischen den wenigstens zwei Zonen zu erfassen.
Halbleitervorrichtungsgehäuse einem der vorhergehenden Ansprüche, ferner umfassend: eine erste Metallplattierungsschicht, die ausgelegt ist, die erste Zone zu bedecken; und eine zweite Metallplattierungsschicht, die ausgelegt ist, die zweite Zone zu bedecken, wobei die erste Metallplattierungsschicht und die zweite Metallplattierungsschicht durch die Deckschicht voneinander lateral separiert sind.
Halbleitervorrichtungsgehäuse einem der vorhergehenden Ansprüche, ferner umfassend: eine gemeinsame Metallplattierungsschicht, die zwischen dem Oberflächenbereich und der Deckschicht angeordnet ist und ausgelegt ist, den Oberflächenbereich zu bedecken.
Halbleitervorrichtungsgehäuse einem der vorhergehenden Ansprüche, ferner umfassend: eine erste Lotabscheidung, die über der ersten Zone angeordnet ist; und eine zweite Lotabscheidung, die über der zweiten Zone angeordnet ist.
Halbleitervorrichtungsgehäuse einem der vorhergehenden Ansprüche, wobei ein Material der Deckschicht aus der Gruppe, bestehend aus einer Farbe, einer Tinte, einem Lötstopplack, einem Band, einer Keramik, einem Polymer, einem Polyimid, einem Silicat und einem Epoxid, insbesondere einem Waferebene-Epoxid, ausgewählt wird.
Eine Anordnung eines Halbleitervorrichtungsgehäuses, das an einer Anwendungsplatte montiert ist, wobei die Anordnung umfasst: das Halbleitervorrichtungsgehäuse, das umfasst: einen Leiterrahmen; einen Halbleiterchip, der an dem Leiterrahmen montiert ist; einen Vergussverkapselungsstoff, der ausgelegt ist, den Leiterrahmen in Position zu vergießen, wobei ein Oberflächenbereich des Leiterrahmens von dem Verkapselungsstoff freiliegend ist; eine elektrisch isolierende Deckschicht, die sich über einem Teil des Oberflächenbereichs erstreckt und ausgelegt ist, den Oberflächenbereich in wenigstens eine erste Zone und eine zweite Zone zu unterteilen; und die Anwendungsplatte, die umfasst: ein Eingangspad, das elektrisch mit der ersten Zone verbunden ist; und ein Ausgangspad, elektrisch mit der zweiten Zone verbunden ist.
Anordnung nach Anspruch 15, ferner umfassend: eine erste Lötverbindung, die ausgelegt ist, das Eingangspad elektrisch mit der ersten Zone zu verbinden; und eine zweite Lötverbindung, die ausgelegt ist, das Ausgangspad elektrisch mit der zweiten Zone zu verbinden.
Verfahren zum Herstellen eines Halbleitervorrichtungsgehäuses, umfassend: Bereitstellen eines Leiterrahmens; Montieren eines Halbleiterchips an den Leiterrahmen; Vergießen eines Verkapselungsstoffs, der ausgelegt ist, den Leiterrahmen in Position zu vergießen, wobei ein Oberflächenbereich des Leiterrahmens von dem Verkapselungsstoff freiliegend verbleibt; und Auftragen einer elektrisch isolierenden Deckschicht, die sich über einem Teil des Oberflächenbereichs erstreckt und ausgelegt ist, den Oberflächenbereich in wenigstens eine erste Zone und eine zweite Zone zu unterteilen.
Verfahren nach Anspruch 17, wobei Auftragen der elektrisch isolierenden Deckschicht durch Drucken, Tintendrucken oder Dispensieren durchgeführt wird.
Verfahren nach Anspruch 17 oder 18, ferner umfassend: Plattieren einer ersten Metallplattierungsschicht über der ersten Zone und einer zweiten Metallplattierungsschicht über der zweiten Zone, nachdem die elektrisch isolierende Deckschicht aufgetragen wurde.
Verfahren nach einem der Ansprüche 17 bis 19, ferner umfassend: Plattieren einer gemeinsamen Metallplattierungsschicht über dem Oberflächenbereich, bevor die elektrisch isolierende Deckschicht aufgetragen wird.