DE102013219472A1

DE102013219472A1 - Schalt-schaltung mit einem ersten transistorbauelementund einem zweiten transistorbauelement, die in reihe geschaltetsind

Info

Publication number: DE102013219472A1
Application number: DE102013219472.2A
Authority: DE
Inventors: Karl Norling; Gerald Deboy
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2012-09-28
Filing date: 2013-09-26
Publication date: 2014-04-03
Anticipated expiration: 2033-09-27
Also published as: CN103716026A; CN103716026B; US9455697B2; US20140091852A1; DE102013219472B4

Abstract

Beschrieben wird ein Verfahren zum Ansteuern einer Schalt-Schaltung und eine Schalt-Schaltung. Die Schalt-Schaltung umfasst ein erstes Transistorbauelement und ein zweites Transistorbauelement, wobei das erste Transistorbauelement und das zweite Transistorbauelement jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken des ersten Transistorbauelements und des zweiten Transistorbauelements in Reihe geschaltet sind, wobei der Steueranschluss des ersten Transistorbauelements dazu ausgebildet ist, ein erstes Ansteuersignal zu erhalten und der Steueranschluss des zweiten Transistorbauelements dazu ausgebildet ist, ein zweites Ansteuersignal zu erhalten. Das Verfahren umfasst: Auswählen eines von einem Ein-Pegel, der das erste Transistorbauelement einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement ausschaltet, des ersten Ansteuersignals; und Auswählen eines von einem ersten Signalpegel und einem zweiten Signalpegel des zweiten Ansteuersignals, wobei der erste und zweite Signalpegel das zweite Transistorbauelement beide einschalten, wenn das erste Transistorbauelement ausgeschaltet wurde.

Description

Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Schalt-Schaltung mit einem ersten Transistorbauelement (z.B. einem selbstsperrenden Transistorbauelement) und einem zweiten Transistorbauelement (z.B. einem selbstleitenden Transistorbauelement), die in Reihe geschaltet sind, und ein Verfahren zum Ansteuern einer solchen elektronischen Schaltung.
Zusammengesetzte Schaltungen mit einem selbstleitenden Transistorbauelement und einem selbstsperrenden Transistorbauelement, die in Reihe geschaltet sind, sind bekannt. Bei dieser Art von zusammengesetzter Schaltung kann ein selbstleitendes Transistorbauelement mit einer hohen Sperrspannungsfestigkeit und einem niedrigen Einschaltwiderstand mit einem selbstsperrenden Niederspannungstransistor kombiniert werden, um ein selbstsperrendes Schaltverhalten der zusammengesetzten Schaltung zu erhalten.
Gemäß einem herkömmlichen Konzept besitzt der selbstsperrende Transistor einen Steueranschluss (Gateanschluss), der an einen der Lastanschlüsse des selbstleitenden Transitors gekoppelt ist. Diese Schaltung kann durch Ein- und Ausschalten des selbstsperrenden Transistorbauelements ein- und ausgeschaltet werden, da der Schaltzustand des selbstleitenden Transistors immer dem Schaltzustand des selbstsperrenden Transistorbauelements folgt.
Gemäß einem weiteren herkömmlichen Konzept wird der selbstsperrende Transistor dauerhaft eingeschaltet, wenn die Schaltung in einem normalen Betriebszustand ist, und der selbstleitende Transistor wird durch ein Ansteuersignal, das an dessen Steueranschluss angelegt ist, ein- und ausgeschaltet.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, ein verbessertes Verfahren zum Ansteuern einer Schalt-Schaltung mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor, die in Reihe geschaltet sind, zur Verfügung zu stellen und eine entsprechende Schalt-Schaltung zur Verfügung zu stellen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und durch eine Schaltung gemäß Anspruch 12 gelöst.
Ein erstes Ausführungsbeispiel betrifft ein Verfahren zum Ansteuern einer Schalt-Schaltung. Die Schalt-Schaltung umfasst ein erstes Transistorbauelement und ein zweites Transistorbauelement, jedes von dem ersten Transistorbauelement und dem zweiten Transistorbauelement umfasst eine Laststrecke und einen Steueranschluss, die Laststrecken des ersten Transistorbauelements und des zweiten Transistorbauelements sind in Reihe geschaltet, der Steueranschluss des ersten Transistorbauelements ist dazu ausgebildet, ein erstes Ansteuersignal zu erhalten, und der Steueranschluss des zweiten Transistorbauelements ist dazu ausgebildet, ein zweites Ansteuersignal zu erhalten. Das Verfahren umfasst das Auswählen eines von einem Ein-Pegel, der das erste Transistorbauelement einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement ausschaltet, des ersten Ansteuersignals, und das Auswählen eines von einem ersten Signalpegel und einem zweiten Signalpegel des zweiten Ansteuersignals, wobei jeder von dem ersten und zweiten Signalpegel das zweite Transistorbauelement einschaltet, wenn das erste Transistorbauelement eingeschaltet wurde.
Ein zweites Ausführungsbeispiel betrifft eine elektronische Schaltung, die eine Schalt-Schaltung und eine an die Schalt-Schaltung gekoppelte Ansteuerschaltung aufweist. Die Schalt-Schaltung umfasst ein erstes Transistorbauelement und ein zweites Transistorbauelement, wobei jedes von dem ersten Transistorbauelement und dem zweiten Transistorbauelement eine Laststrecke und einen Steueranschluss aufweist, wobei die Laststrecken des ersten Transistorbauelements und des zweiten Transistorbauelements in Reihe geschaltet sind. Der Steueranschluss des ersten Transistorbauelements ist dazu ausgebildet, ein erstes Ansteuersignal zu erhalten, und der Steueranschluss des zweiten Transistorbauelements ist dazu ausgebildet, ein zweites Ansteuersignal zu erhalten. Die Ansteuerschaltung ist dazu ausgebildet, die ersten und zweiten Ansteuersignale so zu erzeugen, dass das erste Ansteuersignal einen von einem Ein-Pegel, der das erste Transistorbauelement einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement ausschaltet, annimmt, und dass das zweite Ansteuersignal einen von einem ersten Signalpegel und einem zweiten Signalpegel des zweiten Ansteuersignals annimmt, wobei jedes von dem ersten und zweiten Signalpegel das zweite Transistorbauelement einschaltet, wenn das erste Transistorbauelement eingeschaltet wurde.
Beispiele werden nun anhand der Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, sodass nur Aspekte, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
1 veranschaulicht ein Ausführungsbeispiel einer elektronischen Schaltung, die eine Schalt-Schaltung mit einem ersten Transistorbauelement und einem zweiten Transistorbauelement und eine an die Schalt-Schaltung gekoppelte Ansteuerschaltung aufweist;
2 veranschaulicht Leitzustände des zweiten Transistorbauelements abhängig von dem internen Ansteuersignal;
3 veranschaulicht Betriebszustände (Leitzustände) des zweiten Transistorbauelements abhängig von einem Schaltzustand des ersten Transistorbauelements und abhängig von einem externen Ansteuersignal;
4 die 4A und 4B umfasst, veranschaulicht das Funktionsprinzip der Schalt-Schaltung gemäß ersten und zweiten Ausführungsbeispielen; und
5 die 5A und 5B umfasst, veranschaulicht das Funktionsprinzip der Schalt-Schaltung gemäß dritten und vierten Ausführungsbeispielen.
In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung realisiert werden kann, dargestellt sind.
1 veranschaulicht ein Ausführungsbeispiel einer elektronischen Schaltung, die eine Schalt-Schaltung 1 und eine an die Schalt-Schaltung 1 gekoppelte Ansteuerschaltung 4 aufweist. Die Schalt-Schaltung 1 umfasst ein erstes Transistorbauelement 2 und ein zweites Transistorbauelement 3. Das erste Transistorbauelement 2 umfasst eine Laststrecke zwischen einem ersten Lastanschluss 21 und einem zweiten Lastanschluss 22 und einen Steueranschluss 23, und das zweite Transistorbauelement 3 umfasst eine Laststrecke zwischen einem ersten Lastanschluss 31 und einem zweiten Lastanschluss 32 und einen Steueranschluss 33. Die Laststrecken der ersten und zweiten Transistorbauelemente 2, 3 sind dadurch in Reihe geschaltet, dass der erste Lastanschluss 31 des zweiten Transistorbauelements 3 an dem zweiten Lastanschluss 22 des ersten Transistorbauelements 2 gekoppelt ist.
Gemäß einem Ausführungsbeispiel ist das erste Transistorbauelement 2 ein selbstsperrender Transistor. Dieser Transistor ist in dem Ausführungsbeispiel gemäß 1 schematisch als MOS-Transistor dargestellt. Dies ist jedoch nur ein Beispiel. Der erste Transistor 2 kann als ein herkömmlicher selbstsperrender Transistor ausgebildet sein. Herkömmliche selbstsperrende Transistoren sind beispielsweise n-leitende oder p-leitende Anreicherungs-MOSFETs (Metall-Oxide-Semiconductor Field-Effect Transistors), n-leitende oder p-leitende IGBTs (Insulated Gate Bipolar Transistors) oder npn- oder pnp-Bipolarsperrschichttransistoren (Bipolar Junction Transistors, BJTs). Wenn das erste Transistorbauelement 2 als ein MOSFET oder ein IGBT ausgebildet ist, ist der Steueranschluss 23 ein Gateanschluss des Transistorbauelements und die ersten und zweiten Lastanschlüsse 21, 23 sind Source- bzw. Drainanschlüsse des Transistorbauelements. Wenn das erste Transistorbauelement 2 als ein BJT ausgebildet ist, ist der Steueranschluss 23 ein Basisanschluss, während die ersten und zweiten Lastanschlüsse 21, 22 Emitter- bzw. Kollektoranschlüsse sind.
Gemäß einem Ausführungsbeispiel ist das zweite Transistorbauelement 3 ein selbstleitendes Transistorbauelement, wie beispielsweise ein Sperrschicht-FET (Junction FET, JFET), ein Verarmungs-MOSFET oder ein High-Electron-Mobility-Transistor (HEMT). Lediglich zur Veranschaulichungszwecken ist das zweite Transistorbauelement 3 gemäß 1 als ein JFET, insbesondere als n-leitender JFET, ausgebildet. In diesem Fall bildet der Steueranschluss 23 einen Gateanschluss, der erste Lastanschluss 31 bildet einen Sourceanschluss und der zweite Lastanschluss 32 bildet einen Drainanschluss. Insbesondere das zweite Transistorbauelement 3 kann als Siliziumcarbid-(SiC)-JFET oder als Galliumnitrid(GaN)-High-Electron-Mobility-Transistor (HEMT) ausgebildet sein.
Die Schalt-Schaltung 1 kann als Schalter zum Schalten eines Stroms IS durch eine Last Z verwendet werden. Eine solche Anwendung der Schalt-Schaltung 1 als ein elektronischer Schalter zum Schalten eines Stroms I_DS durch eine Last ist schematisch in 1 dargestellt. In diesem Fall ist die Reihenschaltung mit den ersten und zweiten Transistorbauelementen 2, 3 in Reihe zu der Last zwischen Anschlüsse für erste und zweite (positive und negative) Versorgungspotenziale V+, GND geschaltet. Die Schalt-Schaltung 1 kann in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Wenn die Schalt-Schaltung 1 im Ein-Zustand ist, fällt eine Versorgungsspannung, die zwischen den ersten und zweiten Versorgungsanschlüssen zur Verfügung steht, hauptsächlich über der Last Z ab und bewirkt einen Laststrom I_DS ungleich null durch die Last Z, während die Versorgungsspannung hauptsächlich über der Schalt-Schaltung 1 abfällt, wenn die Schalt-Schaltung 1 im Aus-Zustand ist.
Es gibt selbstleitende Transistorbauelemente, die niedrigere Einschaltwiderstände (bei einer gegebenen Sperrspannungsfestigkeit) als vergleichbare selbstsperrende Transistorbauelemente aufweisen. In der Schalt-Schaltung gemäß 1 kann ein solches selbstleitendes Transistorbauelement als zweiter Transistor 3 verwendet werden, während das selbstsperrende Transistorbauelement 2 sicherstellt, dass die Schalt-Schaltung 1 wie ein herkömmlicher selbstsperrender elektronischer Schalter funktioniert. Dies ist nachfolgend weiter im Detail erläutert.
Bezug nehmend auf 1 erhält der Steueranschluss 23 des ersten Transistorbauelements 2 ein erstes Ansteuersignal S_DRV und der Steueranschluss 33 des zweiten Transistorbauelements 3 erhält ein zweites Ansteuersignal V_G. Diese ersten und zweiten Ansteuersignale S_DRV, V_G werden durch die Ansteuerschaltung 4 bereitgestellt. Das erste Ansteuersignal S_DRV nimmt einen von einem Ein-Pegel, der das erste Transistorbauelement 2 einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement 2 ausschaltet, an. Lediglich zu Erläuterungszwecken sei angenommen, dass das erste Transistorbauelement 2 ein n-leitender Anreicherungs-MOSFET mit einem Gateanschluss als Steueranschluss 23, einem Sourceanschluss als erstem Lastanschluss 23 und einem Drainanschluss als zweitem Lastanschluss 22 ist. In diesem Fall ist das erste Ansteuersignal S_DRV die Gate-Source-Spannung (die Spannung zwischen dem Steueranschluss 23 und dem ersten Lastanschluss 21), wobei der Ein-Pegel einer Gate-Source-Spannung oberhalb einer Schwellenspannung des MOSFET entspricht, während der Aus-Pegel einer Gate-Source-Spannung unterhalb der Schwellenspannung, wie beispielsweise null, entspricht.
Bezug nehmend auf 1 ist das zweite Ansteuersignal V_G, das an den Steueranschluss 33 (Gateanschluss) des zweiten Transistorbauelements 3 angelegt wird, eine Spannung zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 21 des ersten Transistorbauelements 2. Das heißt, das zweite Ansteuersignal V_G wird an das zweite Transistorbauelement 3 über das erste Transistorbauelement 2 angelegt. Nachfolgend wird das zweite Ansteuersignal V_G auch als externes Ansteuersignal des zweiten Transistorbauelements 3 bezeichnet. Der Schaltzustand (Leitzustand) des zweiten Transistorbauelements 3 ist definiert durch ein internes Ansteuersignal V_GS zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 31. Wenn das zweite Transistorbauelement 3 als JFET ausgebildet ist, ist das interne Ansteuersignal V_GS die Gate-Source-Spannung des JFET.
Bezug nehmend auf 1 ist das interne Ansteuersignal V_GS abhängig von dem externen Ansteuersignal V_G wie folgt: V_GS = V_G – V2 (1), wobei V2 die Laststreckenspannung (die Spannung zwischen den ersten und zweiten Lastanschlüssen 22, 21) des ersten Transistorbauelements 2 ist.
Die Ansteuerschaltung 4 erzeugt das externe Ansteuersignal V_G mit einem von einem ersten Signalpegel V_G1 und einem zweiten Signalpegel V_G2. Diese ersten und zweiten Signalpegel sind derart, dass jeder dieser ersten und zweiten Signalpegel V_G1, V_G2 das zweite Transistorbauelement 3 einschaltet, wenn das erste Transistorbauelement 2 eingeschaltet wurde. Allerdings unterscheiden sich die ersten und zweiten Signalpegel V_G1, V_G2 derart, dass die ersten und zweiten Signalpegel V_G1, V_G2 das zweite Transistorbauelement 3 in zwei unterschiedliche Leitzustände bringen. Dies ist nachfolgend anhand von 2 erläutert.
2 veranschaulicht schematisch einen Laststrom I_DS durch das zweite Transistorbauelement 3 abhängig von der internen Ansteuerspannung V_GS. Bezug nehmend auf 2 ist der Strom I_DS bei internen Ansteuerspannungen V_GS unterhalb einer Schwellenspannung (Abschnürspannung) V_PO null. Das heißt, das zweite Transistorbauelement 3 ist bei internen Ansteuerspannungen V_GS unterhalb der Abschnürspannung ausgeschaltet. Der spezielle Wert der Abschnürspannung ist abhängig von der speziellen Art des zweiten Transistorbauelements 3. Gemäß einem Ausführungsbeispiel ist die Abschnürspannung beispielsweise eine Spannung zwischen –25 V und –15 V. Die ersten und zweiten Signalpegel V_G1, V_G2 des externen Ansteuersignals V_G sind höher als die Abschnürspannung V_PO, sodass das zweite Transistorbauelement 3 einen Strom leitet, wenn das erste Transistorbauelement 2 eingeschaltet wurde und wenn einer von den ersten und zweiten Signalpegeln V_G1, V_G2 an das zweite Transistorbauelement 3 angelegt wird.
Zu Erläuterungszwecken sei angenommen, dass die Laststreckenspannung V2 des ersten Transistorbauelements 2 annähernd null ist, wenn das erste Transistorbauelement 2 eingeschaltet wurde. In diesem Fall entspricht das interne Ansteuersignal V_GS dem externen Ansteuersignal V_G, wenn das erste Transistorbauelement 2 eingeschaltet wurde. Bezug nehmend auf 2 sind die ersten und zweiten Signalpegel V_G1, V_G2 des externen Ansteuersignals V_G derart, dass die ersten und zweiten Signalpegel V_G1, V_G2 das zweite Transistorbauelement 3 in unterschiedlichen Leitzuständen betreiben. Der erste Signalpegel V_G1 ist zwischen der Abschnürspannung und dem zweiten Signalpegel V_G2, sodass der erste Signalpegel V_G1 einen niedrigeren Laststrom I_DS durch das zweite Transistorbauelement 3 als der zweite Signalpegel V_G2 bewirkt. Das heißt, die Stromfähigkeit des zweiten Transistorbauelements 3 ist niedriger bei dem ersten Signalpegel V_G1 als bei dem zweiten Signalpegel V_G2, und der Einschaltwiderstand ist höher bei dem ersten Signalpegel V_G1 als bei dem zweiten Signalpegel V_G2.
Bezug nehmend auf 2 kann der Laststrom I_DS nicht auf oberhalb eines maximalen Laststromes I_DS-MAX (bei einer gegebenen Laststreckenspannung des zweiten Transistorbauelements 3) erhöht werden. Das heißt, der Einschaltwiderstand des zweiten Transistorbauelements 3 kann nicht auf unterhalb eines minimalen Einschaltwiderstandes reduziert werden. Das zweite Transistorbauelement 3 ist vollständig eingeschaltet, wenn der Einschaltwiderstand sein Minimum erreicht hat. Gemäß einem Ausführungsbeispiel ist der zweite Signalpegel V_G2 derart, dass er das zweite Transistorbauelement 3 vollständig einschaltet (sodass der Einschaltwiderstand ein Minimum besitzt). Gemäß einem Ausführungsbeispiel ist der zweite Signalpegel V_G2 null oder sogar positiv.
Abhängig von dem Signalpegel des ersten Ansteuersignals S_DRV und des Signalpegels des externen Ansteuersignals V_G kann die Schalt-Schaltung 1 einen von drei unterschiedlichen Betriebszuständen annehmen, die nachfolgend anhand von 3 erläutert sind. Der Betriebszustand der Schalt-Schaltung 1 ist abhängig von den Betriebszuständen des ersten Transistorbauelements 2 und des zweiten Transistorbauelements 3. 3 veranschaulicht den Betriebszustand der Schalt-Schaltung 1, insbesondere des zweiten Transistorbauelements 3 der Schalt-Schaltung 1, abhängig von den Signalpegeln des ersten Ansteuersignals S_DRV und des zweiten Ansteuersignals (externen Ansteuersignals) V_G.
Wenn das erste Ansteuersignal S_DRV einen Ein-Pegel ON besitzt, nimmt das zweite Transistorbauelement 3 abhängig von dem externen Ansteuersignal V_G (das im Wesentlichen dem internen Ansteuersignal V_GS entspricht) einen von einem ersten und einem zweiten Betriebszustand an. In jedem der ersten und zweiten Betriebszustände ist das zweite Transistorbauelement 3 eingeschaltet. Allerdings ist die Stromfähigkeit und der Einschaltwiderstand des zweiten Transistorbauelements 3 in den ersten und zweiten Betriebszuständen unterschiedlich.
Wenn das erste Ansteuersignal S_DRV einen Aus-Pegel OFF besitzt, ist das erste Transistorbauelement 2 ausgeschaltet. In diesem Fall ist das zweite Transistorbauelement 3 unabhängig von dem Signalpegel des externen Ansteuersignals V_G ausgeschaltet (ist in einem dritten Betriebszustand). Dies ist nachfolgend anhand von 1 erläutert. Wenn eine positive Versorgungsspannung über der Reihenschaltung mit den ersten und zweiten Transistorbauelementen 2, 3 anliegt und wenn das erste Transistorbauelement 2 ausgeschaltet wird, nimmt die Laststreckenspannung V2 über dem ersten Transistorbauelement 2 zu. Bezug nehmend auf Gleichung (1) führt ein Anstieg der Laststreckenspannung V2 zu einer Abnahme des internen Ansteuersignals V_GS. Die Laststreckenspannung V2 des ersten Transistorbauelements 2 nimmt zu, bis das externe Ansteuersignal V_GS (die interne Ansteuerspannung) die Abschnürspannung V_PO erreicht, sodass: V_GS = V_PO = V_G – V2 (2).
Die Laststreckenspannung V2 des ersten Transistorbauelements ist daher: V2 = V_G – V_PO (3).
Damit ist unabhängig von dem externen Ansteuersignal V_G das zweite Transistorbauelement 3 im Aus-Zustand, wenn das erste Transistorbauelement 2 im Aus-Zustand ist. Das heißt, im Aus-Zustand der Schalt-Schaltung 1 sind unabhängig von dem Signalpegel des externen Ansteuersignals V_G das erste und zweite Transistorbauelement 3 im Aus-Zustand. Nur die Laststreckenspannung V2 des ersten Transistorbauelements 2 ist abhängig von dem Signalpegel des externen Ansteuersignals V_G, wie durch Gleichung (3) definiert. Gemäß einem Ausführungsbeispiel entspricht die Sperrspannungsfestigkeit des ersten Transistorbauelements 2 wenigstens dem Betrag der Abschnürspannung V_PO des zweiten Transistorbauelements 3.
Der Betrag der Abschnürspannung V_PO ist beispielsweise im Bereich von einigen Volt, bis hin zu einigen 10 Volt, während die Sperrspannungsfestigkeit des zweiten Transistorbauelements 3 im Bereich von bis zu einigen 100 Volt oder sogar einigen Kilovolt sein kann. Wenn die Schalt-Schaltung 1 vom Ein-Zustand in den Aus-Zustand schaltet oder vom Aus-Zustand in den Ein-Zustand schaltet, kann es wünschenswert sein, die Steigung der Laststreckenspannung V1 der Schalt-Schaltung 1 zu steuern, wobei die Laststreckenspannung V1 der Summe der Laststreckenspannung V3 des zweiten Transistorbauelements 3 und der Laststreckenspannung V2 des ersten Transistorbauelements 2 entspricht. Wenn die im Aus-Zustand an die Schalt-Schaltung angelegte Spannung wesentlich höher ist als die Abschnürspannung V_PO des zweiten Transistorbauelements 3, entspricht die Laststreckenspannung V1 der Schalt-Schaltung 1 annähernd der Laststreckenspannung V3 des zweiten Transistorbauelements 3. Es kann daher wünschenswert sein, die Steigung der Laststreckenspannung V3 des zweiten Transistorbauelements 3 bei Übergängen der Schalt-Schaltung 1 vom Aus-Zustand in den Ein-Zustand, und umgekehrt, zu steuern.
Ausführungsbeispiele zum Steuern der Steigung der Laststreckenspannung V3 des zweiten Transistorbauelements 3 sind nachfolgend anhand der 4A und 4B erläutert. 4A veranschaulicht ein Verfahren zum Steuern der Steigung der Laststreckenspannung V3 bei einem Übergang vom Aus-Zustand in den Ein-Zustand der Schalt-Schaltung 1, und 4B veranschaulicht ein Verfahren zum Steuern der Steigung der Laststreckenspannung V3 bei einem Übergang vom Ein-Zustand in den Aus-Zustand der Schalt-Schaltung 1. Die 4A und 4B zeigen jeweils Zeitdiagramme des internen Steuersignals V_GS, des externen Steuersignals V_G und des ersten Ansteuersignals S_DRV.
Bezug nehmend auf 4A besitzt das erste Ansteuersignal S_DRV einen Aus-Pegel vor dem Zeitpunkt t1, sodass das erste Transistorbauelement 2, und damit die Schalt-Schaltung 1, vor dem ersten Zeitpunkt t1 im Aus-Zustand ist. Zum Zeitpunkt t1 wechselt der Signalpegel des ersten Ansteuersignals S_DRV vom Aus-Pegel auf den Ein-Pegel, um das erste Transistorbauelement 2 einzuschalten. Wenn das erste Transistorbauelement 2 eingeschaltet wird, steigt das interne Ansteuersignal V_GS des zweiten Transistorbauelements 3 von der Abschnürspannung V_PO auf den ersten Signalpegel V_G1 an. Eine Geschwindigkeit, mit der das interne Ansteuersignal V_GS ansteigt, ist abhängig von der Schaltgeschwindigkeit des ersten Transistorbauelements 2. Das heißt, die Geschwindigkeit des Anstiegs der internen Ansteuerspannung V_GS ist abhängig von der Geschwindigkeit, mit der das erste Transistorbauelement 2 vom Aus-Zustand in den Ein-Zustand schaltet. Bezug nehmend auf 1 ist die Schaltgeschwindigkeit des ersten Transistorbauelements 2 unter anderem abhängig von einem Gatewiderstand R_G2 des ersten Transistorbauelements 2. Die Schaltgeschwindigkeit nimmt zu, wenn der Gatewiderstand R_G2 abnimmt.
Das zweite Transistorbauelement 3 ist im ersten Betriebszustand (ersten Leitzustand), wenn das interne Ansteuersignal V_GS den ersten Signalpegel V_G1 erreicht. Bezug nehmend auf 4A wechselt das Ansteuersignal V_G von dem ersten Signalpegel V_G1 auf den zweiten Signalpegel V_G2 zu einem zweiten Zeitpunkt t2, der nach dem ersten Zeitpunkt t1 liegt. Nach dem zweiten Zeitpunkt t2 steigt das interne Ansteuersignal V_GS von dem ersten Signalpegel V_G1 auf den zweiten Signalpegel V_G2 an. Eine Geschwindigkeit, mit der das interne Ansteuersignal V_GS ansteigt, ist unter anderem abhängig von einem Gatewiderstand R_G3 (vgl. 1) des zweiten Transistorbauelements 3. Die Gatewiderstände R_G2, R_G3 können interne und/oder externe Widerstände zwischen der internen Gateelektrode (nicht dargestellt) des jeweiligen Transistorbauelements 2, 3 und der Ansteuerschaltung 4 sein.
Bezug nehmend auf 4A bezeichnet t3 einen Zeitpunkt, zu dem das interne Ansteuersignal V_GS den zweiten Signalpegel V_G2 erreicht. Zu Erläuterungszwecken sei angenommen, dass das zweite Transistorbauelement 3 zum Zeitpunkt t3 vollständig eingeschaltet ist. Bezug nehmend auf 4A gibt es eine Verzögerungszeit T_d1 zwischen dem ersten Zeitpunkt t1, wenn das erste Transistorbauelement 2 beginnt, eingeschaltet zu werden, und dem dritten Zeitpunkt t3, zu dem das zweite Transistorbauelement 3 vollständig eingeschaltet ist. Innerhalb dieser Verzögerungszeit T_d1 nimmt die Laststreckenspannung V2, die ein Maximum besitzt, wenn die Schalt-Schaltung 1 ausgeschaltet ist, ab, bis sie zum Zeitpunkt t3 ein Minimum erreicht. Bei dem Verfahren gemäß 4A kann diese Verzögerungszeit T_d1, und damit die Steigung der Ausgangsspannung V3, über verschiedene Parameter eingestellt werden, nämlich eine Zeitdifferenz t2 – t1 zwischen den ersten und zweiten Zeitpunkten t1, t2 und dem Wert des ersten Signalpegels V_G1 relativ zu dem zweiten Signalpegel V_G2 und der Abschnürspannung V_PO.
Wenn die Schalt-Schaltung 1 vom Ein-Zustand in den Aus-Zustand geschaltet wird, wechselt das externe Ansteuersignal V_G vom zweiten Signalpegel V_G2 zum ersten Signalpegel V_G1, bevor das erste Transistorbauelement 2 ausgeschaltet wird. In dem Ausführungsbeispiel gemäß 4B ist t4 der Zeitpunkt, zu dem der Signalpegel des externen Ansteuersignals V_G sich ändert, sodass das interne Ansteuersignal V_GS beginnt abzusinken. Eine Geschwindigkeit, bei der das interne Ansteuersignal V_GS absinkt, ist unter anderem abhängig von dem Gatewiderstand R_G3 (vgl. 1 des zweiten Transistorbauelements 3).
Bezug nehmend auf 4B wird das erste Transistorbauelement 2 zum Zeitpunkt t5 ausgeschaltet. Der Zeitpunkt t5 ist nach dem Zeitpunkt t4, und in dem vorliegenden Ausführungsbeispiel, nachdem das interne Ansteuersignal V_GS auf den ersten Signalpegel V_G1 abgesunken ist. Das interne Ansteuersignal V_GS sinkt weiter ab, wenn das erste Transistorbauelement 2 ausgeschaltet wird. Die Geschwindigkeit, bei der das interne Ansteuersignal V_GS absinkt, nachdem das erste Transistorbauelement 2 ausgeschaltet wurde, ist unter anderem abhängig von dem Gatewiderstand R_G2 des ersten Transistorbauelements 2. Bezug nehmend auf 4B erreicht das interne Ansteuersignal V_GS die Abschnürspannung zum Zeitpunkt t6, zu dem die ersten und zweiten Transistorbauelemente 2, 3 ausgeschaltet sind, sodass die Schalt-Schaltung 1 den Aus-Zustand annimmt.
Eine Verzögerungszeit T_d2 zwischen dem Zeitpunkt t4, zu dem das externe Ansteuersignal V_G von dem zweiten Signalpegel V_G2 zu dem ersten Signalpegel V_G1 wechselt, und dem Zeitpunkt t6, zu dem die Schalt-Schaltung 1 ausschaltet, ist abhängig von einer Zeitdifferenz t5 – t4 und dem ersten Signalpegel V_G1 relativ zu dem zweiten Signalpegel V_G2 und der Abschnürspannung V_PO. Damit kann, wie bei dem in 4A dargestellten Übergang von dem Aus-Zustand in den Ein-Zustand, die Steigung der Laststreckenspannung V3 über die Zeitverzögerung t5 – t4 und dem ersten Signalpegel V_G1 eingestellt werden.
Bezug nehmend auf die 5A und 5B können diese Zeitverzögerungen minimiert werden, und damit können die Steigungen der Laststreckenspannung V3 maximiert werden, wenn der Signalpegel des externen Ansteuersignals V_GS sich ändert, bevor das erste Transistorbauelement 2 schaltet. Dies ist in den 5A und 5B dargestellt, wobei 5A einen Übergang von dem Aus-Zustand in den Ein-Zustand zeigt, während 5B einen Übergang von dem Ein-Zustand in den Aus-Zustand zeigt.
Bezug nehmend auf 5A wechselt das Ansteuersignal S_DRV des ersten Transistorbauelements 2 zum Zeitpunkt t8 vom Aus-Pegel auf den Ein-Pegel, während das externe Ansteuersignal V_G bereits zu einem früheren Zeitpunkt t7 von dem ersten Signalpegel V_G1 zu dem zweiten Signalpegel V_G2 wechselt. Bei diesem Ausführungsbeispiel ist die Steigung des internen Ansteuersignals V_GS, und damit die Steigung der Laststreckenspannung V3, nur abhängig von dem Gatewiderstand R_G3 (vgl. 1) und dem zweiten Signalpegel V_G2.
Bezug nehmend auf 5B leitet das erste Ansteuersignal S_DRV beim Übergang von dem Ein-Zustand in den Aus-Zustand das erste Transistorbauelement 2 zum Zeitpunkt t9 aus, zu dem das externe Ansteuersignal V_G den zweiten Signalpegel V_G2 besitzt. In diesem Fall ist die Steigung des internen Ansteuersignals V_GS, und damit die Steigung der Laststreckenspannung V3, nur abhängig von dem Gatewiderstand R_G3 (vgl. 1) und dem zweiten Signalpegel V_G2. Das externe Ansteuersignal V_G kann zu einem späteren Zeitpunkt t10, zu dem das externe Ansteuersignal V_GS bereits auf die Abschnürspannung V_PO abgesunken ist, von dem zweiten Signalpegel V_G2 auf den ersten Signalpegel V_G1 wechseln.
Nachfolgend wird der Betriebszustand, der anhand der 4A und 4B erläutert wurde, bei dem der Signalpegel des externen Ansteuersignals V_G sich ändert, wenn das erste Transistorbauelement 2 im Ein-Zustand ist, als erster Betriebszustand bezeichnet. Der anhand der 5A und 5B erläuterte Betriebszustand, bei dem der Signalpegel des externen Ansteuersignals V_G sich ändert, wenn das erste Transistorbauelement 2 im Aus-Zustand ist, wird als zweiter Betriebszustand bezeichnet. Gemäß einem Ausführungsbeispiel arbeitet die Schalt-Schaltung abhängig von einem Lastzustand der Schalt-Schaltung in einem der ersten und zweiten Betriebszustände.
Der Lastzustand ist beispielsweise definiert durch den Laststrom I_DS im Ein-Zustand der Schalt-Schaltung 1, die Lastspannung V1 im Aus-Zustand der Schalt-Schaltung 1 oder durch eine Kombination hiervon. Bei diesem Ausführungsbeispiel wird der Lastzustand der Schalt-Schaltung detektiert und die Schalt-Schaltung wird im ersten Betriebszustand betrieben, wenn eine Überlastbedingung detektiert wurde, und die Schalt-Schaltung wird im zweiten Betriebszustand betrieben, wenn eine normale Lastbedingung detektiert wurde.
Das Vorhandensein einer Überlastbedingung kann auf verschiedene Weise detektiert werden. Gemäß einem ersten Ausführungsbeispiel wird der Laststrom I_DS oder ein anderer Parameter, der den Laststrom repräsentiert, gemessen, wenn die Schalt-Schaltung 1 im Ein-Zustand ist, und das Vorhandensein einer Überlastbedingung wird detektiert, wenn der Laststrom I_DS oberhalb einer vorgegebenen Laststromschwelle liegt. Gemäß einem zweiten Ausführungsbeispiel wird die Lastspannung V1 über der Schalt-Schaltung 1 oder die Lastspannung V2 über dem zweiten Transistorbauelement 3 gemessen, wenn die Schalt-Schaltung 1 im Aus-Zustand ist, und das Vorhandensein einer Überlastbedingung wird detektiert, wenn die Lastspannung V1 (oder V3) oberhalb einer vorgegebenen Lastspannungsschwelle liegt.
Gemäß einem dritten Ausführungsbeispiel wird eine zeitliche Ableitung des Laststroms I_DS gemessen, wenn die Schalt-Schaltung 1 vom Aus-Zustand in den Ein-Zustand schaltet, und eine Überlastbedingung wird detektiert, wenn die zeitliche Ableitung oberhalb einer vordefinierten Schwelle liegt.
Gemäß einem vierten Ausführungsbeispiel wird eine zeitliche Ableitung der Lastspannung V1 der Schalt-Schaltung 1 oder von V3 des zweiten Transistorbauelements 3 gemessen, wenn die Schalt-Schaltung 1 vom Ein-Zustand in den Aus-Zustand schaltet, und eine Überlastbedingung wird detektiert, wenn die zeitliche Ableitung oberhalb einer vordefinierten Schwelle liegt.
Selbstverständlich kann mehr als einer von den zuvor erläuterten Parametern ausgewertet werden, um das Vorhandensein einer Überlastbedingung zu detektieren. Die Ansteuerschaltung 4 kann dazu ausgebildet sein, wenigstens einen dieser Parameter zu erhalten und den Lastzustand basierend auf diesem Parameter zu detektieren.
In jedem der zuvor erläuterten Fälle schaltet die elektronische Schaltung vom ersten Betriebszustand in den zweiten Betriebszustand, wenn ein normaler Lastzustand detektiert wird, d.h. wenn der ausgewertete Parameter unterhalb der zugehörigen Schwelle liegt. Außerdem können einzelne Schwellen eine Hysterese umfassen, um zu verhindern, dass die elektronische Schaltung zwischen dem ersten und dem zweiten Betriebszustand oszilliert, wenn der Lastzustand nahe einer der Schwellen ist.
Außer der Möglichkeit, die Steigung der Laststreckenspannung V3 zu steuern, bietet das Ansteuern der ersten und zweiten Transistorbauelemente 2, 3 in der zuvor erläuterten Weise einen zusätzlichen Vorteil. Es sei angenommen, dass ein Freilaufelement, wie beispielsweise eine Diode, parallel zu der Laststrecke des ersten Transistorbauelements 2 geschaltet ist. Ein solches Freilaufelement ist in 1 in gestrichelten Linien dargestellt und kann als herkömmliche interne Diode des Transistorbauelements 2 ausgebildet sein, wie beispielsweise als Bodydiode oder als eine externe Diode. Die Polung dieses Freilaufelements ist derart, dass das Freilaufelement rückwärts gepolt ist (sperrend), wenn das Transistorbauelement 2 vorwärts gepolt ist. Ein n-leitender MOSFET ist beispielsweise vorwärts gepolt, wenn eine positive Spannung zwischen dem Drainanschluss und dem Sourceanschluss angelegt wird, während ein p-leitender MOSFET vorwärts gepolt ist, wenn eine negative Spannung zwischen dem Drainanschluss und dem Sourceanschluss angelegt wird.
Bei dem Ausführungsbeispiel gemäß 1 ist das erste Transistorbauelement 2 als n-leitendes Transistorbauelement mit einem Sourceanschluss als erstem Lastanschluss 21 und einem Drainanschluss 22 als zweitem Lastanschluss ausgebildet. Bei diesem Ausführungsbeispiel ist eine Anode der Freilaufdiode an den Sourceanschluss 21 angeschlossen, während eine Kathode an den Drainanschluss 22 angeschlossen ist. Die Freilaufdiode ist rückwärts gepolt, wenn eine positive Spannung V1 an die Reihenschaltung mit dem ersten Transistorbauelement 2 und dem zweiten Transistorbauelement 3 zwischen einen zweiten Lastanschluss 12 und einen ersten Lastanschluss 11 angelegt wird. Bei diesem Ausführungsbeispiel ist der zweite Lastanschluss 32 des zweiten Transistorbauelements 3 an den zweiten Lastanschluss 12 angeschlossen, während der erste Lastanschluss 21 des ersten Transistorbauelements 2 an den ersten Lastanschluss 11 angeschlossen ist.
Wenn die Spannung V1 über der Reihenschaltung eine positive Spannung ist, beeinflusst die Freilaufdiode den Betrieb der Schalt-Schaltung 1 nicht. Wenn jedoch eine negative Spannung V1 angelegt wird, ist die Freilaufdiode vorwärts gepolt, sodass das erste Transistorbauelement 2 einen Strom leiten kann. Der Spannungsabfall über der Freilaufdiode ist beispielsweise im Bereich von etwa 0,7 V, wenn die Diode eine Siliziumdiode ist. Das interne Ansteuersignal V_GS des zweiten Transistorbauelements 3 entspricht dem externen Ansteuersignal V_G abzüglich des Spannungsabfalls über der Diode.
Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.

Claims

Verfahren zum Ansteuern einer Schalt-Schaltung, wobei die Schalt-Schaltung ein erstes Transistorbauelement und ein zweites Transistorbauelement aufweist, wobei das erste Transistorbauelement und das zweite Transistorbauelement beide eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken des ersten Transistorbauelements und des zweiten Transistorbauelements in Reihe geschaltet sind, wobei der Steueranschluss des ersten Transistorbauelements dazu ausgebildet ist, ein erstes Ansteuersignal zu erhalten und der Steueranschluss des zweiten Transistorbauelements dazu ausgebildet ist, ein zweites Ansteuersignal zu erhalten, wobei das Verfahren aufweist: Auswählen eines von einem Ein-Pegel, der das erste Transistorbauelement einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement ausschaltet, des ersten Ansteuersignals; und Auswählen eines von einem ersten Signalpegel und einem zweiten Signalpegel des zweiten Ansteuersignals, wobei der erste und zweite Signalpegel das zweite Transistorbauelement beide einschalten, wenn das erste Transistorbauelement ausgeschaltet wurde.
Verfahren nach Anspruch 1, das weiterhin wenigstens eines der folgenden aufweist: Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern eines Signalpegels des ersten Ansteuersignals vom Aus-Pegel auf den Ein-Pegel und Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel nach einer ersten Verzögerungszeit; und Steuern der Schalt-Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel nach einer zweiten Verzögerungszeit.
Verfahren nach Anspruch 2, das weiterhin aufweist: Steuern der Schalt-Schaltung in den Ein-Zustand oder den Aus-Zustand abhängig von dem Eingangssignal.
Verfahren nach Anspruch 1, das weiterhin wenigstens eines der folgenden aufweist: Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern eines Signalpegels des ersten Ansteuersignals vom Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel vor dem Ändern des Signalpegels des ersten Ansteuersignals; und Steuern der Schalt-Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel vor Ändern des Signalpegels des ersten Ansteuersignals.
Verfahren nach Anspruch 1, bei dem das erste Transistorbauelement ein selbstsperrendes Bauelement ist und bei dem das zweite Transistorbauelement ein selbstleitendes Bauelement ist.
Verfahren nach Anspruch 5, bei dem das zweite Transistorbauelement ein Verarmungs-MOSFET, ein JFET oder ein HEMT ist.
Verfahren nach Anspruch 6, bei dem das zweite Transistorbauelement aufweist: Silizium, Siliziumcarbid oder Galliumnitrid.
Verfahren nach Anspruch 1, das weiterhin aufweist: Detektieren eines Lastzustands der Schalt-Schaltung; und Betreiben der Schalt-Schaltung in einem ersten Betriebszustand oder einem zweiten Betriebszustand abhängig von dem Lastzustand.
Verfahren nach Anspruch 8, bei dem das Betreiben der Schalt-Schaltung in dem ersten Betriebszustand wenigstens eines der folgenden aufweist: Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern eines Signalpegels des ersten Ansteuersignals von dem Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel nach einer ersten Verzögerungszeit; und Steuern der Schalt-Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern des Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel nach einer zweiten Verzögerungszeit.
Verfahren nach Anspruch 8, bei dem das Betreiben der Schalt-Schaltung in dem zweiten Betriebszustand wenigstens eines der folgenden aufweist: Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern eines Signalpegels des ersten Ansteuersignals von dem Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel vor Ändern des Signalpegels des ersten Ansteuersignals; und Steuern der Schalt-Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel vor Ändern des Signalpegels des zweiten Ansteuersignals.
Verfahren nach Anspruch 8, bei dem das Detektieren des Lastzustandes aufweist: Auswerten wenigstens eines von einem Laststrom durch die Schalt-Schaltung, einer ersten Lastspannung über der Schalt-Schaltung, einer zweiten Lastspannung über dem zweiten Transistorbauelement, einer zeitlichen Ableitung des Laststroms und/oder einer zeitlichen Ableitung einer der ersten und zweiten Lastspannungen.
Elektronische Schaltung, die eine Schalt-Schaltung und eine an die Schalt-Schaltung gekoppelte Ansteuerschaltung aufweist, wobei die Schalt-Schaltung aufweist: ein erstes Transistorbauelement mit einer Laststrecke und einem Steueranschluss; und ein zweites Transistorbauelement mit einer Laststrecke und einem Steueranschluss, wobei die Laststrecken des ersten Transistorbauelements und des zweiten Transistorbauelements in Reihe geschaltet sind; wobei der Steueranschluss des ersten Transistorbauelements dazu ausgebildet ist, ein erstes Ansteuersignal zu erhalten und der Steueranschluss des zweiten Transistorbauelements dazu ausgebildet ist, ein zweites Ansteuersignal zu erhalten; und wobei die Ansteuerschaltung dazu ausgebildet ist, die ersten und zweiten Ansteuersignale so zu erzeugen, dass das erste Ansteuersignal einen von einem Ein-Pegel, der das erste Transistorbauelement einschaltet, und einem Aus-Pegel, der das erste Transistorbauelement ausschaltet, annimmt und dass das zweite Ansteuersignal einen von einem ersten Signalpegel und einem zweiten Signalpegel des zweiten Ansteuersignals annimmt, wobei die ersten und zweiten Signalpegel das zweite Transistorbauelement beide ausschalten, wenn das erste Transistorbauelement eingeschaltet wurde.
Elektronische Schaltung nach Anspruch 12, bei dem die Ansteuerschaltung weiterhin zu wenigstens einem der folgenden ausgebildet ist: die elektronische Schaltung in einen Ein-Zustand zu steuern durch Ändern eines Signalpegels des ersten Ansteuersignals von dem Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel nach einer ersten Verzögerungszeit; und Steuern der elektronischen Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel nach einer zweiten Verzögerungszeit.
Elektronische Schaltung nach Anspruch 12, bei dem die Ansteuerschaltung zu wenigstens einem der folgenden ausgebildet ist: die Schalt-Schaltung in einen Aus-Zustand zu steuern durch Ändern eines Signalpegels des ersten Ansteuersignals von dem Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel vor Ändern des Signalpegels des ersten Ansteuersignals; und die Schalt-Schaltung in einen Aus-Zustand zu steuern durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel vor Ändern des Signalpegels des zweiten Ansteuersignals.
Elektronische Schaltung nach Anspruch 12, bei dem das erste Transistorbauelement ein selbstsperrendes Bauelement ist und bei dem das zweite Transistorbauelement ein selbstleitendes Bauelement ist.
Elektronische Schaltung nach Anspruch 15, bei dem das zweite Transistorbauelement ein Verarmungs-MOSFET, ein JFET oder ein HEMT ist.
Elektronische Schaltung nach Anspruch 16, bei dem das zweite Transistorbauelement Silizium (Si), Siliziumcarbid (SiC) oder Galliumnitrid (GaN) aufweist.
Elektronische Schaltung nach Anspruch 12, bei dem die Ansteuerschaltung weiterhin dazu ausgebildet ist, die elektronische Schaltung abhängig von einem Eingangssignal in einen von einem Ein-Zustand und einen Aus-Zustand zu steuern.
Elektronische Schaltung nach Anspruch 12, bei dem die Ansteuerschaltung weiterhin dazu ausgebildet ist, einen Lastzustand der Schalt-Schaltung zu detektieren; und die Schalt-Schaltung abhängig von dem Lastzustand in einem ersten Betriebszustand oder einem zweiten Betriebszustand zu betreiben.
Elektronische Schaltung nach Anspruch 19, bei dem das Betreiben der Schalt-Schaltung in dem ersten Betriebszustand wenigstens eines der folgenden umfasst: Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern eines Signalpegels des ersten Ansteuersignals von dem Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel nach einer ersten Verzögerungszeit; und Steuern der Schalt-Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel nach einer zweiten Verzögerungszeit.
Elektronische Schaltung nach Anspruch 19, bei dem das Betreiben der Schalt-Schaltung in dem zweiten Betriebszustand wenigstens eines der folgenden aufweist: Steuern der Schalt-Schaltung in einen Ein-Zustand durch Ändern eines Signalpegels des ersten Ansteuersignals von dem Aus-Pegel auf den Ein-Pegel und durch Ändern eines Signalpegels des zweiten Ansteuersignals von einem ersten Signalpegel auf einen zweiten Signalpegel vor Ändern des Signalpegels des ersten Ansteuersignals; und Steuern der Schalt-Schaltung in einen Aus-Zustand durch Ändern eines Signalpegels des zweiten Ansteuersignals von dem zweiten Signalpegel auf den ersten Signalpegel und durch nachfolgendes Ändern eines Signalpegels des ersten Ansteuersignals von dem Ein-Pegel auf den Aus-Pegel vor Ändern des Signalpegels des zweiten Ansteuersignals.
Elektronische Schaltung nach Anspruch 19, bei dem das Detektieren des Lastzustands das Auswerten wenigstens eines der folgenden aufweist: einen Laststrom durch die Schalt-Schaltung, eine erste Lastspannung über der Schalt-Schaltung, eine zweite Lastspannung über dem zweiten Transistorbauelement, eine zeitliche Ableitung des Laststroms und/oder eine zeitliche Ableitung einer der ersten und zweiten Lastspannungen.