CN103716026A

CN103716026A - 开关电路

Info

Publication number: CN103716026A
Application number: CN201310552596.1A
Authority: CN
Inventors: G·德博伊; K·诺尔林
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2012-09-28
Filing date: 2013-09-27
Publication date: 2014-04-09
Anticipated expiration: 2033-09-27
Also published as: DE102013219472B4; US9455697B2; DE102013219472A1; CN103716026B; US20140091852A1

Abstract

本发明涉及开关电路。一种可以用于驱动开关电路的方法。所述开关电路包括第一晶体管器件和第二晶体管器件。所述第一晶体管器件和所述第二晶体管器件都具有负载路径和控制端子。所述第一晶体管器件和所述第二晶体管器件的负载路径串联连接。所述第一晶体管器件的控制端子被配置为接收第一驱动信号，并且所述第二晶体管器件的控制端子被配置为接收第二驱动信号。选择所述第一驱动信号的接通所述第一晶体管器件的导通电平或断开所述第一晶体管器件的关断电平中的一个并且选择所述第二驱动信号的第一信号电平和第二信号电平中的一个。

Description

开关电路

技术领域

本发明的实施例涉及具有串联连接的第一晶体管器件(例如常关型晶体管器件)和第二晶体管器件(例如常开型晶体管器件)的开关电路及用于驱动这种电路的方法。

背景技术

包括串联连接的常开型晶体管器件和常关型晶体管器件的复合电路是已知的。在这种类型的复合电路中，具有高压阻断能力和低导通电阻的常开型晶体管器件可以与低压常关型晶体管结合，以便获得复合电路的常关的切换行为。

根据一个传统概念，常关型晶体管具有耦接至常开型晶体管的负载端子中的一个的控制端子(栅极端子)。该电路可以通过接通和断开常关型晶体管器件来接通和断开该电路，因为常开型晶体管的切换状态通常跟随常关型晶体管器件的切换状态。

根据进一步的传统概念，在电路处于正常工作模式时，常关型晶体管被永久地接通，并且借助施加至其控制端子的驱动信号，接通和断开常开型晶体管器件。

发明内容

第一实施例涉及用于驱动开关电路的方法。所述开关电路包括第一晶体管器件和第二晶体管器件，所述第一晶体管器件和所述第二晶体管器件的每个都包括负载路径和控制端子，所述第一晶体管器件的负载路径和所述第二晶体管器件的负载路径串联连接，所述第一晶体管器件的控制端子被配置为接收第一驱动信号，并且所述第二晶体管器件的控制端子被配置为接收第二驱动信号。所述方法包括选择所述第一驱动信号的接通所述第一晶体管器件的导通电平和断开第一晶体管器件的关断电平中的一个，并且选择所述第二驱动信号的第一信号电平和第二信号电平中的一个，其中在所述第一晶体管器件已经被接通时，所述第一和第二信号电平中的每个都接通所述第二晶体管器件。

第二实施例涉及电子电路，其包括开关电路和耦接至所述开关电路的驱动电路。所述开关电路包括第一晶体管器件和第二晶体管器件，所述第一晶体管器件和所述第二晶体管器件的每个都具有负载路径和控制端子，其中所述第一晶体管器件的负载路径和所述第二晶体管器件的负载路径串联连接。所述第一晶体管器件的控制端子被配置为接收第一驱动信号，并且所述第二晶体管器件的控制端子被配置为接收第二驱动信号。所述驱动电路被配置为产生所述第一和第二驱动信号，以使得所述第一驱动信号采取接通所述第一晶体管器件的导通电平和断开所述第一晶体管器件的关断电平中的一个，并且所述第二驱动信号采取所述第二驱动信号的第一信号电平和第二信号电平的一个，其中在所述第一晶体管器件已经被接通时，所述第一和第二信号电平中的每个都接通所述第二晶体管器件。

附图说明

现在将参考附图解释示例。附图致力于说明基本原理，从而说明仅仅用于理解该基本原理所需的方面。附图不一定是按比例的。在附图中，相同的参考字符指代类似的特征。

图1示出包括具有第一晶体管器件和第二晶体管器件的开关电路以及耦接至该开关电路的驱动电路的电子电路的实施例；

图2示出根据内部驱动信号的第二晶体管器件的导通状态；

图3示出根据第一晶体管器件的切换状态和根据外部驱动信号的第二晶体管器件的工作状态(导通状态)；

图4，包括图4A和4B，示出根据第一和第二实施例的开关电路的工作原理；以及

图5，包括图5A和5B，示出根据第三和第四实施例的开关电路的工作原理。

具体实施方式

在以下的具体描述中，参考附图，附图形成具体描述的一部分，并且其中借助图示示出其中可以实施本发明的特定实施例。

图1示出包括开关电路1和耦接至开关电路1的驱动电路4的电子电路的一个实施例。开关电路1包括第一晶体管器件2和第二晶体管器件3。第一晶体管器件2包括第一负载端子21和第二负载端子22之间的负载路径及控制端子23，并且第二晶体管器件3包括第一负载端子31和第二负载端子32之间的负载路径及控制端子33。第一和第二晶体管器件2、3的负载路径通过使第二晶体管器件3的第一负载端子31耦接至第一晶体管器件2的第二负载端子22来串联连接。

根据一个实施例，第一晶体管器件2是常关型晶体管。在图1的实施例中，该晶体管被示意性示出为MOS晶体管。然而，这仅仅是示例。第一晶体管器件2可以被实施为传统常关型晶体管。传统常关型晶体管是例如n型或p型增强型MOSFET(金属氧化物半导体场效应晶体管)、n型或p型IGBT(绝缘栅双极型晶体管)或者npn或pnp双极结型晶体管(BJT)。在第一晶体管器件2被实施为MOSFET或IGBT的情况下，控制端子23是该晶体管器件的栅极端子，并且第一和第二负载端子21、22分别是该晶体管器件的源极端子和漏极端子。在第一晶体管器件2被实施为BJT的情况下，控制端子23是基极端子，同时第一和第二负载端子21、22分别是发射极端子和集电极端子。

根据一个实施例，第二晶体管器件3是常开型晶体管器件，诸如结型FET(JFET)、耗尽型MOSFET或高电子迁移率晶体管(HEMT)。仅为了说明目的，图1的第二晶体管器件3被实施为JFET，特别是n型JFET。在这种情况下，控制端子33形成栅极端子，第一负载端子31形成源极端子，并且第二负载端子32形成漏极端子。特别是，第二晶体管器件3可以被实施为碳化硅(SiC)、JFET或者为氮化镓(GaN)高电子迁移率晶体管(HEMT)。

开关电路1可以被用作通过负载Z切换电流I_DS的开关。图1中示意性示出这种作为用于通过负载切换电流I_DS的电子开关的开关电路1的应用。在这种情况下，具有第一和第二晶体管器件2、3的串联电路与第一和第二(正和负)供给电势V+、GND的端子之间的负载Z串联连接。可以在导通状态和关断状态下驱动开关电路1。在开关电路1处于导通状态时，第一和第二供给端子之间可用的供给电压主要在负载Z两端下降，引起不是零的负载电流I_DS通过负载Z，同时在开关电路1处于关断状态时，供给电压主要在开关电路1两端下降。

存在可用的常开型晶体管器件，该常开型晶体管器件具有低于可比较的常关型晶体管器件的导通电阻(在给定电压阻断能力下)。在图1的开关电路中，这种常开型晶体管器件可以被用作第二晶体管3，同时常关型第一晶体管器件2确保开关电路1像常关型电子开关一样工作。这在本文在下面被进一步详细解释。

参考图1，第一晶体管器件2的控制端子23接收第一驱动信号S_DRV，并且第二晶体管器件3的控制端子33接收第二驱动信号V_G。这些第一和第二驱动信号S_DRV、V_G由驱动电路4提供。第一驱动信号S_DRV采取接通第一晶体管器件2的导通电平和断开第一晶体管器件2的关断电平中的一个。仅仅为了解释的目的，假定第一晶体管器件2是n型增强型MOSFET，其中栅端子作为控制端子23，源极端子作为第一负载端子21，并且漏极端子作为第二负载端子22。在这种情况下，第一驱动信号S_DRV是栅-源电压(控制端子23和第一负载端子21之间的电压)，其中导通电平对应于在MOSFET的阈值电压之上的栅-源电压，同时关断电平对应于在阈值电压(诸如零)以下的栅-源电压。

参考图1，施加至第二晶体管器件3的控制端子33(栅极端子)的第二驱动信号V_G是控制端子33和第一晶体管器件2的第一负载端子21之间的电压。也就是说，第二驱动信号V_G通过第一晶体管器件2而施加至第二晶体管器件3。在下文中，第二驱动信号V_G还将被称为第二晶体管器件3的外部驱动信号。第二晶体管器件3的切换状态(导通状态)由控制端子33和第一负载端子31之间的内部驱动信号V_GS限定。如果第二晶体管器件3被实施为JFET，则内部驱动信号V_GS是JFET的栅-源电压。

参考图1，内部驱动信号V_GS取决于外部驱动信号V_GS，如下：

V_GS=V_G-V2 (1)，

其中V2是第一晶体管器件2的负载路径电压(第二和第一负载端子22、21之间的电压)。

驱动电路4产生具有第一信号电平V_G1和第二信号电平V_G2中一个的外部驱动信号V_G。在第一晶体管器件2已经被接通时，这些第一和第二信号电平是这样的，第一和第二信号电平V_G1、V_G2中的每一个接通第二晶体管器件3。然而，第一和第二信号电平V_G1、V_G2通过第一和第二信号电平V_G1、V_G2在两种不同导通状态下驱动第二晶体管器件3而是不同的。这将在下面参考图2解释。

图2示意性示出根据内部驱动电压V_GS的通过第二晶体管器件3的负载电流I_DS。参考图2，在阈值电压(夹断电压)V_PO以下的内部驱动电压V_GS处，电流I_DS是零。也就是说，在夹断电压以下的内部驱动电压V_GS处，断开第二晶体管器件3。夹断电压的具体值取决于第二晶体管器件3的具体类型。根据一个实施例，夹断电压是例如在-25V和-15V之间的电压。外部驱动信号V_G的第一和第二信号电平V_G1、V_G2高于夹断电压V_PO，从而在第一晶体管器件2已经被接通并且在第一和第二信号电平V_G1、V_G2中的一个被施加至第二晶体管器件3时，第二晶体管器件3传导电流。

为了解释的目的，假定在第一晶体管器件2已经被接通时，第一晶体管器件2的负载路径电压V2大约为零。在这种情况下，在第一晶体管器件2已经被接通时，内部驱动信号V_GS对应于外部驱动信号V_G。参考图2，外部驱动信号V_G的第一和第二信号电平V_G1、V_G2是这样的，使得第一和第二信号电平V_G1、V_G2使第二晶体管器件3在不同的导通状态下工作。第一信号电平V_G1在夹断电压和第二信号电平V_G2之间，从而第一信号电平V_G1产生小于第二信号电平V_G2的通过第二晶体管器件3的负载电流I_DS。也就是说，第三晶体管器件3在第一信号电平V_G1下的电流能力小于在第二信号电平V_G2下的电流能力，并且在第一信号电平V_G1下的导通电阻高于在第二信号电平V_G2下的导通电阻。

参考图2，负载电流I_DS不能被增加至在最大负载电流I_DS-MAX之上(在第二晶体管器件3的给定负载路径电压下)。也就是说，第二晶体管器件3的导通电阻不能被增加至在最小导通电阻以下。在导通电阻达到其最小值时，第二晶体管器件3已经被完全接通。根据一个实施例，第二信号电平V_G2是这样的使得其完全地接通第二晶体管器件3(从而导通电阻具有最小值)。根据一个实施例，第二信号电平V_G2是零或甚至是正的。

根据第一驱动信号S_DRV的信号电平和外部驱动信号V_G的信号电平，开关电路1可以采取以下参考图3所解释的三种不同工作状态中的一种。开关电路1的工作状态取决于第一晶体管器件2和第二晶体管器件3的工作状态。图3示出开关电路1的工作状态，特别是开关电路1的第二晶体管器件3的工作状态，取决于第一驱动信号S_DRV的信号电平和第二驱动信号(外部驱动信号)V_G的信号电平。

在第一驱动信号S_DRV具有导通电平ON时，第二晶体管器件3根据外部驱动信号V_G(其基本上对应于内部驱动信号V_GS)采取第一和第二工作状态中的一个。在第一和第二工作状态的每一个中，接通第二晶体管器件3。然而，在第一和第二工作状态中，第三晶体管器件3的电流能力和导通电阻是不同的。

在第一驱动信号S_DRV具有关断电平OFF时，断开第一晶体管器件2。在这种情况下，独立于外部驱动信号V_G的信号电平，断开第二晶体管器件3(其在第三工作状态中)。这将在下文中参考图1而解释。在具有第一和第二晶体管器件2、3的串联电路两端存在正供给电压时，并且在断开第一晶体管器件2时，在第一晶体管器件2两端的负载路径电压V2增大。参考等式(1)，负载路径电压V2的增大导致了内部驱动信号V_GS的降低。第一晶体管器件2的负载路径电压V2增大，直到外部驱动信号V_GS(内部驱动电压)达到夹断电压V_PO为止，从而：

V_GS=V_PO=V_G-V2 (2)。

因此，第一晶体管器件的负载路径电压V2是：

V2=V_G-V_PO (3)。

因此，独立于外部驱动信号V_G，在第一晶体管器件2在关断状态中时，第二晶体管3在关断状态中。也就是说，在开关电路1的关断状态中，独立于外部驱动信号V_G的信号电平，第一和第二晶体管器件2、3都在关断状态中。仅仅第一晶体管器件2的负载路径电压V2取决于外部驱动信号V_G的信号电平，如等式(3)所限定的。根据一个实施例，第一晶体管器件2的电压阻断能力至少对应于第二晶体管器件3的夹断电压V_PO的大小。

夹断电压V_PO的大小例如在几伏直到几十伏的范围中，同时第二晶体管器件3的电压阻断能力可以在直到几百伏或甚至几千伏的范围中。在开关电路1从导通状态切换至关断状态时，或者从关断状态切换至导通状态时，可以预期控制开关电路1的负载路径电压V1的斜率，其中负载路径电压V1对应于第二晶体管器件3的负载路径电压V3和第一晶体管器件2的负载路径电压V2之和。在施加至在关断状态中的开关电路1的电压显著高于第二晶体管器件3的夹断电压V_PO时，开关电路1的负载路径电压V1近似对应于第二晶体管器件3的负载路径电压V3。因此，可以预期在开关电路1从导通状态到关断状态的转换中控制第二晶体管器件3的负载路径电压V3的斜率，反之亦然。

以下参考图4A和4B解释控制第二晶体管器件3的负载路径电压V3的斜率的实施例。图4A示出用于在从开关电路1的关断状态到导通状态的转换中控制负载路径电压V3的斜率的方法，并且图4B示出在从开关电路1的导通状态到关断状态的转换中控制负载路径电压V3的斜率的方法。图4A和4B的每一个都示出内部控制信号V_GS、外部控制信号V_G和第一驱动信号S_DRV的时序图。

参考图4A，在时间t1之前，第一驱动信号S_DRV具有关断电平，从而第一晶体管器件2在第一时间t1之前处于关断状态，并且因此开关电路1在第一时间t1之前处于关断状态。在时间t1，第一驱动信号S_DRV的信号电平从关断电平变换为导通电平，从而接通第一晶体管器件2。在接通第一晶体管器件2时，第二晶体管器件3的内部驱动信号V_GS从夹断电压V_PO增大至第一信号电平V_G1。内部驱动信号V_GS增大的速率取决于第一晶体管器件2的切换速度。也就是说，内部驱动信号V_GS增大的速率取决于第一晶体管器件2从关断状态切换至导通状态的速率。参考图1，第一晶体管器件2的切换速度特别取决于第一晶体管器件2的栅极电阻R_G2。切换速度随着栅极电阻R_G2的减小而增大。

在内部驱动信号V_GS达到第一信号电平V_G1时，第二晶体管器件3处于第一工作状态(第一导通状态)。参考图4A，在第一时间t1之后的第二时间t2，驱动信号V_G从第一信号电平V_G1变换至第二信号V_G2。在第二时间t2之后，内部驱动信号V_GS从第一信号电平V_G1增大至第二信号电平V_G2。内部驱动信号V_GS增大的速率特别取决于第二晶体管器件3的栅极电阻R_G3(参考图1)。栅极电阻R_G2、R_G3可以是相应晶体管器件2、3的内部栅极电极(未示出)和驱动电路4之间的内部和／或外部电阻。

参考图4A，t3表示内部驱动信号V_GS达到第二信号电平V_G2的时间。为了解释的目的，可以假定第二晶体管器件3在时间t3已经被完全接通。参考图4A，存在在第一晶体管器件2开始被接通时的第一时间t1和第二晶体管器件3已经被完全接通的第三时间t3之间的时间延迟T_d1。在该时间延迟T_d1内，在开关电路1断开时具有最大值的路径电压V2减小直到其在时间t3达到最小值为止。在图4A的方法中，可以通过不同的参数来调节该时间延迟T_d1，并且因此可以通过不同的参数来调节输出电压V3的斜率，所述不同的参数就是第一和第二时间t1、t2之间的时间差t2-t1和第一信号电平V_g1相对于第二信号V_G2和夹断电压V_PO的值。

在开关电路1从导通状态切换至关断状态时，在第一晶体管器件2断开之前，外部驱动信号V_G从第二信号电平V_G2变换至第一信号电平V_G1。在图4B的实施例中，t4是外部驱动信号V_G的信号电平变换的时间，从而内部驱动信号V_GS开始减小。内部驱动信号V_GS减小的速率特别取决于第二晶体管器件3的栅极电阻R_G3(参考图1)。

参考图4B，在时间t5断开第一晶体管器件2。时间t5在时间t4之后，并且在本实施例中，在内部驱动信号V_GS已经减小至第一信号电平V_G1之后。在第一晶体管器件2断开时，内部驱动信号V_GS进一步减小。在第一晶体管器件2已经断开之后，内部驱动信号V_GS减小的速率特别取决于第一晶体管器件2的栅极电阻R_G2。参考图4B，在时间t6，内部驱动信号V_GS达到夹断电压，在时间t6，第一和第二晶体管器件2、3都断开，从而开关电路1呈现关断状态。

外部驱动信号V_G从第二信号电平V_G2变换至第一信号电平V_G1的时间t4和开关电路1断开的时间t6之间的时间延迟T_d2取决于时间差t5-t4和相对于第二信号电平V_G2和夹断电压V_PO的第一信号电平V_G1。因此，像图4A所示的从关断状态到导通状态的转换一样，负载路径电压V3的斜率可以通过时间延迟t5-t4和第一信号电平V_G1来调节。

参考图5A和5B，在外部驱动信号V_GS的信号电平在第一晶体管器件2切换之前变换时，这些时间延迟可以被最小化，并且因此可以最大化负载路径电压V3的斜率。这被示出在图5A和5B中，其中图5A示出从关断状态至导通状态的转换，同时图5B示出从导通状态至关断状态的转换。

参考图5A，在时间t8，第一晶体管器件2的驱动信号S_DRV从关断电平变换至导通电平，而在较早的时间t7，外部驱动信号V_G已经从第一信号电平V_G1变换至第二信号电平V_G2。在本实施例中，内部驱动信号V_GS的斜率并且因此负载路径电压V3的斜率仅仅取决于栅极电阻R_C3(参考图1)和第二信号电平V_G2。

参考图5B，在从导通状态到关断状态的转换中，第一驱动信号S_DRV在时间t9处断开第一晶体管器件2，在时间t9处外部驱动信号V_G具有第二信号电平V_G2。在这种情况下，外部驱动信号V_GS的斜率并且因此负载路径电压V3的斜率仅取决于栅电阻R_G3(参考图1)和第二信号电平V_G2。在稍后的时间t10处，外部驱动信号V_G可以从第二信号电平V_G2变为第一信号电平V_G1，在时间t10处，外部驱动信号V_GS已经降低为夹断电压V_PO。

在下文中，参考图4A和4B解释的工作模式将被称为第一工作模式，其中在第一晶体管器件2处于导通状态时外部驱动信号V_G的信号电平改变。参考图5A和5B解释的工作模式将被称为第二工作模式，其中在第一晶体管器件2处于关断状态时外部驱动信号V_G的信号电平改变。根据一个实施例，开关电路在第一和第二工作模式的一个下取决于开关电路的负载条件工作。

负载条件例如由在开关电路1的导通状态下的负载电流I_DS、在开关电路1的关断状态下的负载电压V1，或它们的组合来限定。在该实施例中，检测开关电路的负载条件，并且在检测到过载条件时，开关电路在第一工作模式下工作，并且在检测到正常负载条件时，开关电路在第二工作模式下工作。

可以通过不同的方式检测过载条件的存在。根据第一实施例，在开关电路1处于导通状态时，测量负载电流I_DS或者另一个表示负载电流的参数，并且在负载电流I_DS高于预定负载电流阈值时，检测过载条件的存在。根据第二实施例，在负载电路1处于关断状态时，测量开关电路1两端的负载电压V1或第二晶体管器件3两端的负载电压V3，并且在负载电压V1(或V3)高于预定负载电压阈值时，检测过载条件的存在。

根据第三实施例，在开关电路1从关断状态切换为导通状态时，测量负载电路I_DS的时间导数，并且在时间导数高于预定阈值时，检测过载条件。

根据第四实施例，在开关电路1从导通状态切换为关断状态时，测量开关电路1的负载电压V1或第二晶体管器件3的V3的时间导数，并且在时间导数高于预定阈值时，检测过载条件。

不言而喻，可以估计上面解释的参数中的一个以上的参数，以便检测过载条件的存在。驱动电路4可以被配置为接收这些参数中的至少一个并配置为基于该参数检测负载条件。

在每一个之前所解释的情况中，在当检测正常负载条件时(也就是当估计的参数低于对应的阈值时)，电子电路从第一工作模式切换为第二工作模式。进一步，各个阈值可以包括滞后，从而防止在负载条件接近于其中一个阈值时电子电路在第一和第二工作模式之间振荡。

除了能够控制负载路径电压V3的斜率之外，通过上面解释的方法驱动第一和第二晶体管器件2、3提供了额外的好处。假定续流元件，诸如二极管，与第一晶体管器件2的负载路径并联连接。在图1中用虚线示出了这种续流元件并且这种续流元件可以被实施为晶体管器件2的内部二极管，诸如体二极管，或为外部二极管。该续流元件的极性是这样的，在晶体管器件2正向偏置时，该续流元件反向偏置(阻断)。例如，在漏极端子和源极端子之间施加正电压时，n型MOSFET被正向偏置，而在漏极端子和源极端子之间施加负电压时，p型MOSFET被正向偏置。

在图1的实施例中，第一晶体管器件2被实施为具有作为第一负载端子21的源极端子和作为第二负载端子的漏极端子22的n型晶体管器件。在本实施例中，续流二极管的阳极被连接至源极端子21，同时阴极被连接至漏极端子22。在正电压V1被施加至在第二负载端子12和第一负载端子11之间的具有第一晶体管器件2和第二晶体管器件3的串联电路时，续流二极管被反向偏置。在本实施例中，第二晶体管器件3的第二负载端子32被连接至第二负载端子12，同时第一晶体管器件2的第一负载端子21被连接至第一负载端子11。

在串联电路两端的电压V1是正电压时，续流二极管不会影响开关电路1的操作。然而，在施加负电压V1时，续流二极管被正向偏置，以使第一晶体管器件2可以传导电流。在二极管是硅二极管时，续流二极管两端的电压降例如在大约0.7V的范围中。第二晶体管器件3的内部驱动信号V_GS对应于外部驱动信号V_G减去二极管两端的电压降。

根据一个实施例，外部驱动信号V_G显著高于正向偏置的续流二极管两端的电压降，以使在外部驱动信号V_G具有第一信号电平V_G1或第二信号电平V_G2时，第二晶体管器件3处于导通状态。因此，电流可以流过第二晶体管器件3。所以，开关电路1可以在反方向(相反于图1所示的电流流向I_DS的方向)上传导电流，而在第二晶体管器件3中不需要续流元件。在通过第一晶体管器件2的体二极管的电流是双极电流的同时，通过第二晶体管器件3的电流是单极电流。因此，在负载电压V1的极性改变至正电压值时，反向恢复效应不会发生在第二晶体管器件3中。

尽管已经公开了本发明的各种示例性实施例，但是对于本领域技术人员来说显而易见的是可以产生各种将实现本发明的其中一些优点的改变和修改而不会偏离本发明的精神和范围。对于本领域技术人员来说明显的是，执行相同功能的其它部件可被适当地替代。应当提到，参照特定图解释的特征可以与其它图的特征组合，即使是在这种组合并未被明确提及的情况下。另外，本发明的方法可使用合适的处理器指令而以全部软件实施方式实现、或者可以利用硬件逻辑和软件逻辑的组合的混合方式实现，以达到相同的结果。这些对发明构思的变型旨在被所附权利要求涵盖。

使用例如“下面”、“以下”，“下部”，“上方”、“上部”等的空间相对术语来方便描述一个元件相对第二个元件的定位。这些术语旨在除了包括不同于图中所描绘的那些定向之外的定向以外还包括器件的不同定向。另外，还使用例如“第一”、“第二”等的术语来描述多个元件、区域、部分等，并且这些术语也并不旨在是限制性的。在整个说明书中，类似的术语指代类似的元件。

如此处使用的，术语“具有”、“包括”、“包含”、“含有”等是开放式术语，其表示所声明的元件或者特征的存在，但并不排除另外的元件或者特征。冠词“一”、”一个“和“该”旨在包括复数和单数，除非上下文另有清楚表示。

应当理解的是，除非另外特别指出，否则这里所述的各个实施例的特征可以相互结合。

虽然在此已经示出和描述了特定实施例，但本领域技术人员将认识到，在不脱离本发明的范围的情况下，多种替换和／或等效实施方式可替代所示出和描述的特定实施例。本申请旨在涵盖此处所描述的特定实施例的改变或变型。因此，本发明旨在仅由权利要求及其等同物限定。

Claims

1.一种用于驱动开关电路的方法，所述开关电路包括第一晶体管器件和第二晶体管器件，所述第一晶体管器件和所述第二晶体管器件都具有负载路径和控制端子，所述第一晶体管器件和所述第二晶体管器件的负载路径串联连接，其中所述第一晶体管器件的控制端子被配置为接收第一驱动信号并且所述第二晶体管器件的控制端子被配置为接收第二驱动信号，所述方法包括：

选择所述第一驱动信号的接通所述第一晶体管器件的导通电平和断开第一晶体管器件的关断电平中的一个；以及

选择所述第二驱动信号的第一信号电平和第二信号电平中的一个，其中在所述第一晶体管器件已经被接通时，所述第一和第二信号电平接通所述第二晶体管器件。

2.根据权利要求1所述的方法，进一步包括下述中的至少一个：

通过将所述第一驱动信号的信号电平从关断电平变换至导通电平，并通过在第一延迟时间之后将所述第二驱动信号的信号电平从第一信号电平变换至第二信号电平来在导通状态下驱动所述开关电路；以及

通过将所述第二驱动信号的信号电平从所述第二信号电平变换至所述第一一信号电平，并通过接着在第二延迟时间之后将所述第一驱动信号的信号电平从导通电平变换至关断电平来在关断状态下驱动所述开关电路。

3.根据权利要求2所述的方法，进一步包括将基于输入信号将所述开关电路驱动到导通状态或关断状态。

4.根据权利要求1所述的方法，进一步包括下述中的至少一个：

通过将所述第一驱动信号的信号电平从关断电平变换为导通电平，并通过在变换所述第一驱动信号的信号电平之前，将所述第二驱动信号的信号电平从第一信号电平变换至第二信号电平来在导通状态下驱动所述开关电路；以及

通过将所述第二驱动信号的信号电平从所述第二信号电平变换为所述第一信号电平，并接着通过在变换所述第一驱动信号的信号电平之前，将所述第一驱动信号的信号电平从导通电平变换至关断电平来在关断状态下驱动所述开关电路。

5.根据权利要求1所述的方法，其中所述第一晶体管器件是常关型器件并且其中所述第二晶体管器件是常开型器件。

6.根据权利要求5所述的方法，其中所述第二晶体管器件是耗尽型MOSFET、JFET或HEMT。

7.根据权利要求6所述的方法，其中所述第二晶体管器件包括硅、碳化硅或氮化镓。

8.根据权利要求1所述的方法，进一步包括：

检测所述开关电路的负载条件；以及

根据所述负载条件使所述开关电路在第一工作模式或第二工作模式下工作。

9.根据权利要求8所述的方法，其中使所述开关电路在第一工作模式下工作包括下述中的至少一个：

通过将所述第一驱动信号的信号电平从关断电平变换为导通电平，并通过在第一延迟时间之后，将所述第二驱动信号的信号电平从第一信号电平变换至第二信号电平来在导通状态下驱动所述开关电路；以及

通过将所述第二驱动信号的信号电平从所述第二信号电平变换为所述第一信号电平，并接着通过在第二延迟时间之后，将所述第一驱动信号的信号电平从导通电平变换至关断电平来在关断状态下驱动所述开关电路。

10.根据权利要求8所述的方法，其中使所述开关电路在第二工作模式下工作包括下述中的至少一个：

通过将所述第二驱动信号的信号电平从所述第二信号电平变换为所述第一信号电平，并接着通过在变换所述第二驱动信号的信号电平之前，将所述第一驱动信号的信号电平从导通电平变换至关断电平来在关断状态下驱动所述开关电路。

11.根据权利要求8所述的方法，其中检测所述负载条件包括估计下述中的至少一个：通过所述开关电路的负载电流、在所述开关电路两端的第一负载电压、在所述第二晶体管器件两端的第二负载电压、所述负载电流的时间导数和／或所述第一和第二负载电压中的一个的时间导数。

12.一种电子电路，包括开关电路和耦接至所述开关电路的驱动电路，所述开关电路包括：

第一晶体管器件，其具有负载路径和控制端子；以及

第二晶体管器件，其具有负载路径和控制端子，所述第一晶体管器件的负载路径和所述第二晶体管器件的负载路径串联连接；

其中所述第一晶体管器件的控制端子被配置为接收第一驱动信号，并且所述第二晶体管器件的控制端子被配置为接收第二驱动信号；以及

其中所述驱动电路被配置为产生所述第一和第二驱动信号，以使得所述第一驱动信号采取接通所述第一晶体管器件的导通电平和断开所述第一晶体管器件的关断电平中的一个，并且所述第二驱动信号采取所述第二驱动信号的第一信号电平和第二信号电平中的一个，其中在所述第一晶体管器件已经被接通时，所述第一和第二信号电平都接通所述第二晶体管器件。

13.根据权利要求12所述的电子电路，其中所述驱动电路进一步被配置为下述中的至少一个：

通过将所述第一驱动信号的信号电平从关断电平变换为导通电平，并通过在第一延迟时间之后，将所述第二驱动信号的信号电平从第一信号电平变换至第二信号电平来在导通状态下驱动所述电子电路；以及

通过将所述第二驱动信号的信号电平从所述第二信号电平变换为所述第一信号电平，并接着通过在第二延迟时间之后，将所述第一驱动信号的信号电平从导通电平变换至关断电平来在关断状态下驱动所述电子电路。

14.根据权利要求12所述的电子电路，其中所述驱动电路进一步被配置为下述中的至少一个：

15.根据权利要求12所述的电子电路，其中所述第一晶体管器件是常关型器件并且其中所述第二晶体管器件是常开型器件。

16.根据权利要求15所述的电子电路，其中所述第二晶体管器件是耗尽型MOSFET、JFET或HEMT。

17.根据权利要求16所述的电子电路，其中所述第二晶体管器件包括硅(Si)、碳化硅(SiC)或氮化镓(GaN)。

18.根据权利要求12所述的电子电路，其中所述驱动电路进一步被配置为根据输入信号驱动所述电子电路到导通状态和关断状态中的一个。

19.根据权利要求12所述的电子电路，其中所述驱动电路进一步被配置为检测所述开关电路的负载条件；以及

被配置为根据所述负载条件使所述开关电路在第一工作模式或第二工作模式下工作。

20.根据权利要求19所述的电子电路，其中使所述开关电路在第一工作模式下工作包括下述中的至少一个：

通过将所述第一驱动信号的信号电平从关断电平变换为导通电平，并通过在第一延迟时间之后，将所述第二驱动信号的信号电平从第一信号电平变换至第二信号电平在导通状态下驱动所述开关电路；以及

21.根据权利要求19所述的电子电路，其中使所述开关电路在第二工作模式下工作包括下述中的至少一个：

22.根据权利要求19所述的电子电路，其中检测所述负载条件包括估计下述中的至少一个：通过所述开关电路的负载电流、在所述开关电路两端的第一负载电压、在所述第二晶体管器件两端的第二负载电压、所述负载电流的时间导数和／或所述第一和第二负载电压中的一个的时间导数。