DE102013211360A1 - Semiconductor circuit breaker and method of making a semiconductor circuit breaker - Google Patents
Semiconductor circuit breaker and method of making a semiconductor circuit breaker Download PDFInfo
- Publication number
- DE102013211360A1 DE102013211360A1 DE201310211360 DE102013211360A DE102013211360A1 DE 102013211360 A1 DE102013211360 A1 DE 102013211360A1 DE 201310211360 DE201310211360 DE 201310211360 DE 102013211360 A DE102013211360 A DE 102013211360A DE 102013211360 A1 DE102013211360 A1 DE 102013211360A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor material
- layer
- circuit breaker
- carrier substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000463 material Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 21
- 229910002704 AlGaN Inorganic materials 0.000 claims description 11
- 239000002800 charge carrier Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 230000001066 destructive effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Abstract
Die Erfindung betrifft einen Halbleiter-Leistungsschalter (100) mit einem Trägersubstrat (110) und einer auf dem Trägersubstrat (110) aufgebrachte erste Halbleiterschicht (130) aus einem ersten Halbleitermaterial. Weiterhin umfasst der Halbleiter-Leistungsschalter (100) eine auf der ersten Halbleiterschicht (130) aufgebrachte zweite Halbleiterschicht (135) aus einem zweiten Halbleitermaterial, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet. Auch umfasst der Halbleiter-Leistungsschalter (100) einen Drainanschluss (145) und einen Sourceanschluss (150), die zumindest in der zweiten Halbleiterschicht (135) eingebettet sind, wobei mittels des Drainanschlusses (145) und des Sourceanschlusses (150) zumindest eine Grenzschicht (140) zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist. Ferner umfasst der Halbleiter-Leistungsschalter (100) einen Kanalbereich (155) zwischen dem Drainanschluss (145) und dem Sourceanschluss (150), wobei der Kanalbereich (155) ausgebildet ist, um als elektrischer Leistungsschalter zu wirken. Schließlich umfasst der Halbleiter-Leistungsschalter (100) eine Gateanschluss (170), der zumindest teilweise den Kanalbereich (155) überdeckt.The invention relates to a semiconductor power switch (100) having a carrier substrate (110) and a first semiconductor layer (130) of a first semiconductor material applied to the carrier substrate (110). Furthermore, the semiconductor power switch (100) comprises a second semiconductor layer (135) made of a second semiconductor material applied to the first semiconductor layer (130), the band gap of the first semiconductor material being different from the band gap of the second semiconductor material. The semiconductor power switch (100) also has a drain terminal (145) and a source terminal (150) which are embedded in at least the second semiconductor layer (135), wherein at least one boundary layer (150) is formed by means of the drain terminal (145) and the source terminal (150). 140) between the first and second semiconductor material is electrically contacted. Further, the semiconductor power switch (100) includes a channel region (155) between the drain terminal (145) and the source terminal (150), the channel region (155) being configured to act as an electrical power switch. Finally, the semiconductor power switch (100) comprises a gate terminal (170) which at least partially covers the channel region (155).
Description
Stand der TechnikState of the art
Die vorliegende Erfindung bezieht sich auf einen Halbleiter-Leistungsschalter sowie ein Verfahren zur Herstellung eines Halbleiter-Leistungsschalters.The present invention relates to a semiconductor power switch and a method of manufacturing a semiconductor power switch.
Ein HEMT-Transistor (HEMT-Transistor = High-Electron-Mobility Transistor = Transistor mit hoher Elektronenbeweglichkeit) ist eine besondere Bauform des Feldeffekttransistors, die durch einen leitfähigen Kanal mit einer hohen Ladungsträgerbeweglichkeit gekennzeichnet wird. Besonders schwierig ist dabei allerdings die Realisierung von Leistungstransistoren mit ausreichend hohen Durchbruchspannungen. An HEMT transistor (HEMT transistor = high-electron mobility transistor) is a special design of the field-effect transistor, which is characterized by a conductive channel with a high charge carrier mobility. However, the realization of power transistors with sufficiently high breakdown voltages is particularly difficult.
Vor diesem Hintergrund wird mit der vorliegenden Erfindung ein Halbleiter-Leistungsschalter sowie ein Verfahren zum Herstellen eines Halbleiter-Leistungsschalters gemäß den Hauptansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.Against this background, the present invention provides a semiconductor power switch and a method of manufacturing a semiconductor power switch according to the main claims. Advantageous embodiments emerge from the respective subclaims and the following description.
Vorliegend wird ein Halbleiter-Leistungsschalter mit folgenden Merkmalen vorgestellt:
- – einem Trägersubstrat;
- – einer auf dem Trägersubstrat aufgebrachte erste Halbleiterschicht aus einem ersten Halbleitermaterial;
- – eine auf der ersten Halbleiterschicht aufgebrachte zweite Halbleiterschicht aus einem zweiten Halbleitermaterial, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet;
- – einen Drainanschluss und einen Sourceanschluss, die zumindest in der zweiten Halbleiterschicht eingebettet sind, wobei mittels des Drainanschlusses und des Sourceanschlusses zumindest eine Grenzschicht zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist;
- – einen Kanalbereich zwischen dem Drainanschluss und dem Sourceanschluss, wobei der Kanalbereich ausgebildet ist, um als elektrischer Leistungsschalter zu wirken; und
- – einen Gateanschluss, der zumindest teilweise den Kanalbereich überdeckt.
- A carrier substrate;
- A first semiconductor layer of a first semiconductor material applied to the carrier substrate;
- A second semiconductor layer of a second semiconductor material deposited on the first semiconductor layer, the band gap of the first semiconductor material being different from the band gap of the second semiconductor material;
- A drain connection and a source connection, which are embedded at least in the second semiconductor layer, wherein at least one boundary layer between the first and second semiconductor material can be electrically contacted by means of the drain connection and the source connection;
- A channel region between the drain and the source, the channel region being configured to act as an electrical power switch; and
- A gate connection which at least partially covers the channel region.
Unter einem Leistungsschalter kann ein Schaltelement verstanden werden, welches ausgebildet ist, um einen Strom und/oder eine Spannung zu schalten, welche/welches größer als eine vorbestimmte Mindestgröße ist. Dabei kann der Leistungsschalter derart ausgestaltet sein, dass er einen Strom und/oder eine Spannung schalten kann, die deutlich über einem Strom und/oder eine Spannung liegt, welche in Elementen aus dem Bereich der Halbleiterspeichertechnologie Verwendung findet. Unter einem Trägersubstrat kann beispielsweise ein Halbleitersubstrat oder -kristall verstanden werden, auf welches weitere (Halbleiter-)Strukturen aufgebracht werden können, sodass das Trägersubstrat Halteelement für die weiteren Strukturen bildet. Unter einem Bandabstand kann eine Bandlücke oder eine „verbotene Zone“ verstanden werden, die einen energetischen Abstand zwischen einem Valenzband und einem Leitungsband eines Festkörpers repräsentiert. Unter einem Kanalbereich kann beispielsweise ein Kanal eines Feldeffekttransistors verstanden werden. A circuit breaker may be understood to mean a switching element which is designed to switch a current and / or a voltage which is greater than a predetermined minimum size. In this case, the power switch can be designed such that it can switch a current and / or a voltage which is significantly above a current and / or a voltage which is used in elements from the field of semiconductor memory technology. A carrier substrate can be understood, for example, as a semiconductor substrate or crystal, onto which further (semiconductor) structures can be applied so that the carrier substrate forms a holding element for the further structures. A band gap can be understood to mean a band gap or a "forbidden zone" representing an energetic distance between a valence band and a conduction band of a solid. A channel region may, for example, be understood as a channel of a field-effect transistor.
Der hier vorgestellte Ansatz basiert auf der Erkenntnis, dass zur Schaltung von hohen Strömen und/oder Spannungen eine Heterostruktur von zwei Halbleiterschichten verwendbar ist, wobei die in diesen beiden Schichten verwendeten Halbleitermaterialien unterschiedliche Bandlücken aufweisen. Hierdurch kann eine sehr schnell schaltende Halbleiterstruktur realisiert werden. Insbesondere durch die Verwendung einer Grenzfläche zwischen der ersten oder zweiten Halbleiterschicht, die eine besonders hohe Elektronenbeweglichkeit aufweist, lässt sich somit ein Halbleiter-Leistungsschalter realisieren, der neben der Fähigkeit zur Schaltung von hohen Leistungen auch durch die relativ einfache technische Herstellungsverfahren der realisiert werden kann. Somit ist ein solcher Halbleiter-Leistungsschalter auch kostengünstig herstellbar. The approach presented here is based on the finding that a heterostructure of two semiconductor layers can be used for switching high currents and / or voltages, the semiconductor materials used in these two layers having different band gaps. As a result, a very fast-switching semiconductor structure can be realized. In particular, by the use of an interface between the first or second semiconductor layer, which has a particularly high electron mobility, thus a semiconductor power switch can be realized, which can be realized in addition to the ability to switch high power also by the relatively simple technical manufacturing method. Thus, such a semiconductor power switch is also inexpensive to produce.
Auch wird vorliegend ein Verfahren zum Herstellen eines Halbleiter-Leistungsschalters vorgestellt, wobei das Verfahren die folgenden Schritte aufweist:
- – Bereitstellen eines Trägersubstrats,
- – Aufbringen einer ersten Halbleiterschicht aus einem ersten Halbleitermaterial auf dem Trägersubstrat und Aufbringen einer zweiten Halbleiterschicht aus einem zweiten Halbleitermaterial auf der ersten Halbleiterschicht, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet;
- – Ausbilden eines Drainanschlusses und einen Sourceanschlusses, die zumindest in der zweiten Halbleiterschicht eingebettet werden, wobei mittels des Drainanschlusses und des Sourceanschlusses zumindest eine Grenzschicht zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist und durch den Drainanschluss und den Sourceanschluss ein Kanalbereich zwischen dem Drainanschluss und dem Sourceanschluss definiert wird, wobei der Kanalbereich ausgebildet ist, um als elektrischer Leistungsschalter zu wirken; und
- – Anordnen eines Gateanschlusses, der zumindest teilweise den Kanalbereich überdeckt.
- Providing a carrier substrate,
- Depositing a first semiconductor layer of a first semiconductor material on the carrier substrate and depositing a second semiconductor layer of a second semiconductor material on the first semiconductor layer, the band gap of the first semiconductor material being different from the band gap of the second semiconductor material;
- - Forming a drain terminal and a source terminal, which are embedded at least in the second semiconductor layer, wherein by means of the drain terminal and the source terminal, at least one boundary layer between the first and second semiconductor material is electrically contacted and through the drain terminal and the source terminal, a channel region between the drain terminal and the Source terminal is defined, wherein the channel region is formed to act as an electrical power switch; and
- Arranging a gate connection which at least partially covers the channel region.
Besonders günstig ist eine Ausführungsform der vorliegenden Erfindung, bei der der Kanalbereich ausgebildet ist, um zerstörungsfrei einen elektrischen Strom von zumindest einem Ampere, insbesondere einen elektrischen Strom von zumindest 10 Ampere zu leiten und/oder wobei der Kanalbereich ausgebildet ist, um zerstörungsfrei eine elektrische Spannung von zumindest 50 Volt, insbesondere eine elektrische Spannung von größer 100 Volt zu sperren. Eine derart die Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass von den Halbleiter-Leistungsschalter hohe Ströme oder Spannungen geschaltet werden können, ohne dass der Leistungsschalter selbst beschäftigt wird. Particularly favorable is an embodiment of the present invention, wherein the channel region is formed to nondestructively conduct an electric current of at least one ampere, in particular an electric current of at least 10 amps and / or wherein the channel region is formed to non-destructive an electrical voltage of at least 50 volts, in particular to block an electrical voltage greater than 100 volts. Such an embodiment of the present invention offers the advantage that high currents or voltages can be switched by the semiconductor power switches without the power switch itself being employed.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das erste und zweite Halbleitermaterial einen III/V-Verbindungshalbleiter-Verbund bilden. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer besonders guten zuvor sehr hohen Elektronenbeweglichkeit an einer Grenze zwischen dem ersten und zweiten Halbleitermaterial. Hierdurch lassen sich besonders schnell schaltende Leistungsschalter realisieren.According to another embodiment of the present invention, the first and second semiconductor materials may form a III / V compound semiconductor composite. Such an embodiment of the present invention offers the advantage of a particularly good previously very high electron mobility at a boundary between the first and second semiconductor material. As a result, can be realized particularly fast switching circuit breaker.
Von Vorteil ist ferner eine Ausführungsform der vorliegenden Erfindung, bei der das erste Halbleitermaterial AlGaN und das zweite Halbleitermaterial GaN umfasst, oder dass das erste Halbleitermaterial GaN und das zweite Halbleitermaterial AlGaN umfasst. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass technisch besonders gut und einfach zu verarbeitende Halbleitermaterialien für einen Leistungsschalters verwendet werden können, sodass ein solcher Leistungsschalter an neben seinen guten Schaltungseigenschaften auch noch sehr kostengünstig hergestellt werden kann.Another embodiment of the present invention is advantageous in which the first semiconductor material comprises AlGaN and the second semiconductor material comprises GaN, or in that the first semiconductor material comprises GaN and the second semiconductor material comprises AlGaN. Such an embodiment of the present invention offers the advantage that semiconductor materials which are technically particularly good and easy to process can be used for a circuit breaker, so that such a circuit breaker can also be produced very inexpensively in addition to its good circuit properties.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das Trägersubstrat eine Halteschicht aus einem Haltematerial aufweist, wobei sich das Haltematerial von einem Hauptmaterial des Trägersubstrats unterscheidet, insbesondere wobei das Hauptmaterial des Trägersubstrats Silizium aufweist, wobei das erste Halbleitermaterial auf der Halteschicht angeordnet ist. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass unter der Voraussetzung des Einsatzes einer passenden Pufferschicht eine gute Kristallqualität der ersten Halbleiterschicht erreicht werden kann und gleichzeitig großflächige und kostengünstige Substrate verwendet werden können. According to a further embodiment of the present invention, the carrier substrate may comprise a holding layer of a holding material, wherein the holding material is different from a main material of the carrier substrate, in particular wherein the main material of the carrier substrate comprises silicon, wherein the first semiconductor material is arranged on the holding layer. Such an embodiment of the present invention offers the advantage that, provided that a suitable buffer layer is used, a good crystal quality of the first semiconductor layer can be achieved, and at the same time large-area and inexpensive substrates can be used.
Gemäß einer besonders günstigen Ausführungsform der vorliegenden Erfindung kann der Gateanschluss und vom Kanalbereich durch Gateoxidschicht elektrisch isolierend getrennt sein, insbesondere wobei in die Gateoxidschicht zumindest ein vorbestimmter Typ von Ladungsträgern eingebettet ist und/oder wobei die Gateoxidschicht eine vorbestimmte Dichte von Ladungsträgern aufweist. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil der Möglichkeit der Einstellung eines Leitungstyps des Leistungsschalters, insbesondere der Ausprägung des Leistungsschalters als selbstsperrend oder selbstleitend. Auch kann eine Durchbruchsspannung beziehungsweise Aktivierungsspannung durch eine Dicke der Gateoxidschicht und/oder der Dichte der vorbestimmten Ladungsträger in der Gateoxidschicht eingestellt werden.According to a particularly favorable embodiment of the present invention, the gate connection and the channel region can be separated by gate oxide layer in an electrically insulating manner, in particular wherein at least one predetermined type of charge carriers is embedded in the gate oxide layer and / or the gate oxide layer has a predetermined density of charge carriers. Such an embodiment of the present invention offers the advantage of the possibility of setting a type of conduction of the circuit breaker, in particular the design of the circuit breaker as a self-locking or self-conducting. Also, a breakdown voltage or activation voltage may be adjusted by a thickness of the gate oxide layer and / or the density of the predetermined charge carriers in the gate oxide layer.
Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:The invention will now be described by way of example with reference to the accompanying drawings. Show it:
In der nachfolgenden Beschreibung günstiger Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.In the following description of favorable embodiments of the present invention, the same or similar reference numerals are used for the elements shown in the various figures and similar acting, with a repeated description of these elements is omitted.
Die Pufferschicht
Diese Halbleiter-Heterostruktur
Zwischen den beiden Halbleitermaterialien ist eine Grenzschicht
Auf einer Oberfläche
Um nun eine besonders gute Einstellung von einer Einsatzspannung des Halbleiter-Leistungsschalters
Die Ladungsträger können durch verschiedene Verfahren in das Dielektrikum eingebracht werden. Es können beispielsweise elektrisch geladene Fremdatome in das Gatedielektrikum mittels Ionenimplantation eingebracht werden. The charge carriers can be introduced into the dielectric by various methods. For example, electrically charged foreign atoms can be introduced into the gate dielectric by means of ion implantation.
Gemäß einer weiteren Variante kann dieses Einbringen von Ladungen in das Gatedielektrikum dadurch erfolgen, dass eine Abscheidung eines Schichtstapels erfolgt, welcher analoge Eigenschaften zur Speicherzellentechnologie besitzt (z. B. EPROM oder EEPROM Bauelemente). In diesem ist es möglich, durch Anlegen einer geeigneten Gatespannung eine bestimmte Ladungsmenge dauerhaft im Schichtstapel zu speichern. Hier werden Elektronen durch das Anlegen einer geeigneten Gatespannung an das Steueroxid in die Haftstellen der Nitridschicht injiziert. Es kann in dieser Variante auch ein Löschverfahren der Speichertechnologie genutzt werden, z. B. lokale UV-Einstrahlung, um auf einem Chip gleichzeitig Bauelemente mit Standard-Einsatzspannung sowie Bauelemente mit modifizierter Einsatzspannung zu erzeugen. Dies kann z. B. bei der Erstellung monolithisch integrierbarer Schaltungen von Vorteil sein. In einer weiteren Variante kann eine gezielte Einbringung von Ladung durch die Wahl geeigneter Materialien und die Durchführung eines geeigneten Temperverfahrens (z. B. ein SiO2/Al2O3-Schichtstapel mit einem Temperverfahren bei einer hohen Temperatur zwischen 1000–1200°C, siehe zum Beispiel „Gassensor und Verfahren zur Herstellung eines solchen“, R341737.According to a further variant, this introduction of charges into the gate dielectric can be effected by depositing a layer stack which has analogous properties to memory cell technology (eg EPROM or EEPROM devices). In this it is possible to permanently store a certain amount of charge in the layer stack by applying a suitable gate voltage. Here, electrons are injected by the application of a suitable gate voltage to the control oxide in the adhesion sites of the nitride layer. It can also be used in this variant, a deletion of memory technology, z. B. local UV irradiation to simultaneously produce on a chip devices with standard threshold voltage and components with modified threshold voltage. This can be z. B. in the creation of monolithic integrated circuits advantageous. In a further variant, a targeted introduction of charge by the choice of suitable materials and the implementation of a suitable annealing process (eg a SiO 2 / Al 2 O 3 -layer stack with an annealing process at a high temperature between 1000-1200 ° C, See, for example, "Gas Sensor and Method of Making Such," R341737.
Insofern lässt sich die dargestellte Struktur eines Halbleiter-Leistungsschalters
Solche GaN-HEMT-Transistoren lassen sich durch epitaktisches Abscheiden von GaN/AlGaN Heterostrukturen auf Si-, SiC- oder Saphir-Substraten herstellen. Diese Bauelemente sind aufgrund der Anwesenheit des hochleitenden Kanals immer selbstleitend. Selbstsperrende Bauelemente sind allerdings in vielen Anwendungen, beispielsweise im automotive-Bereich, aus Sicherheits- sowie Schaltungsaspekten erwünscht. Um selbstsperrende GaN-Bauelemente zu realisieren, ist es daher notwendig, das 2DEG in der Grenzschicht
Insbesondere wird vorliegend ein Ansatz für ein Herstellverfahren vorgeschlagen, der es erlaubt, gezielt Ladung in einem Gate-Dielektrikum
Durch den hier vorgeschlagenen Ansatz lässt sich somit ein Bauelement herstellen, bei dem die Ladungsträger an einer 2-dimensionalen Heterostrukturgrenzfläche
Ein Ansatz eines solchen Verfahrens zur Bauelementherstellung kann die folgenden Schritte aufweisen. Zunächst kann eine Abscheidung einer Bufferschicht
Um eine besonders gute Wirkungsweise des Leistungsschalters
Hier werden Elektronen durch das Anlegen einer geeigneten Gatespannung an das Steueroxid in die Haftstellen der Nitridschicht injiziert. Es kann in dieser Variante auch ein Löschverfahren der Speichertechnologie genutzt werden, z. B. lokale UV-Einstrahlung, um auf einem Chip gleichzeitig Bauelemente mit Standard-Einsatzspannung sowie Bauelemente mit modifizierter Einsatzspannung zu erzeugen. Dies kann z. B. bei der Erstellung monolithisch integrierbarer Schaltungen von Vorteil sein.
- 2) Abscheidung einer dielektrischen Schicht, z. B. SiO2, und gezielte Einbringung von Ladung mittels Ionenimplantation. Diese Variante hat den Vorteil, dass durch die Wahl einer geeigneten Implantationsdosis die elektrischen Eigenschaften des Bauelements (in einem bestimmten Intervall) kontinuierlich eingestellt werden können. Ein ähnliches Verfahren wird z. B. in sogenannten „nanocrystal MOS memories" angewandt, siehe z. B.
US 6,690,059 B1 - 3) Abscheidung eines Schichtstapels und gezielte Einbringung von Ladung durch ein geeignetes Temperverfahren (z. B. ein SiO2/Al2O3 Schichtstapel mit einem Temperverfahren bei einer hohen Temperatur zwischen 1000–1200°C, siehe z.
- 2) deposition of a dielectric layer, e.g. As SiO2, and targeted introduction of charge by ion implantation. This variant has the advantage that by selecting a suitable implantation dose, the electrical properties of the component (at a certain interval) can be adjusted continuously. A similar process is z. B. in so-called "nanocrystal MOS memories" applied, see eg.
US Pat. No. 6,690,059 B1 - 3) deposition of a layer stack and targeted introduction of charge by a suitable annealing process (eg a SiO 2 / Al 2 O 3 layer stack with an annealing process at a high temperature between 1000-1200 ° C., see, for example, US Pat.
Die Erfindung kann in allen leistungselektronischen Systemen zur Wandlung elektrischer Energie genutzt werden, z. B. im automotive-Bereich bei Hybrid- oder Elektrofahrzeugen, sowie im Photovoltaik-Bereich für die Realisierung von z. B. Invertersystemen.The invention can be used in all power electronic systems for converting electrical energy, for. B. in the automotive field in hybrid or electric vehicles, as well as in the photovoltaic field for the realization of z. B. inverter systems.
Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden. The embodiments described and shown in the figures are chosen only by way of example. Different embodiments may be combined together or in relation to individual features. Also, an embodiment can be supplemented by features of another embodiment.
Ferner können erfindungsgemäße Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Furthermore, method steps according to the invention can be repeated as well as carried out in a sequence other than that described.
Umfasst ein Ausführungsbeispiel eine „und/oder“-Verknüpfung zwischen einem ersten Merkmal und einem zweiten Merkmal, so ist dies so zu lesen, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal als auch das zweite Merkmal und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal oder nur das zweite Merkmal aufweist.If an exemplary embodiment comprises a "and / or" link between a first feature and a second feature, then this is to be read so that the embodiment according to one embodiment, both the first feature and the second feature and according to another embodiment either only first feature or only the second feature.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- US 6690059 B1 [0033] US 6690059 B1 [0033]
Claims (7)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE201310211360 DE102013211360A1 (en) | 2013-06-18 | 2013-06-18 | Semiconductor circuit breaker and method of making a semiconductor circuit breaker |
| EP14728956.5A EP3011597A1 (en) | 2013-06-18 | 2014-06-06 | Semiconductor power switch and method for producing a semiconductor power switch |
| PCT/EP2014/061806 WO2014202410A1 (en) | 2013-06-18 | 2014-06-06 | Semiconductor power switch and method for producing a semiconductor power switch |
| CN201480034527.4A CN105283960A (en) | 2013-06-18 | 2014-06-06 | Semiconductor power switch and method for producing a semiconductor power switch |
| JP2016520371A JP2016524332A (en) | 2013-06-18 | 2014-06-06 | Semiconductor power switch and method for manufacturing semiconductor power switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE201310211360 DE102013211360A1 (en) | 2013-06-18 | 2013-06-18 | Semiconductor circuit breaker and method of making a semiconductor circuit breaker |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102013211360A1 true DE102013211360A1 (en) | 2014-12-18 |
Family
ID=50897618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE201310211360 Withdrawn DE102013211360A1 (en) | 2013-06-18 | 2013-06-18 | Semiconductor circuit breaker and method of making a semiconductor circuit breaker |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3011597A1 (en) |
| JP (1) | JP2016524332A (en) |
| CN (1) | CN105283960A (en) |
| DE (1) | DE102013211360A1 (en) |
| WO (1) | WO2014202410A1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690059B1 (en) | 2002-08-22 | 2004-02-10 | Atmel Corporation | Nanocrystal electron device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269862A (en) * | 2005-03-25 | 2006-10-05 | Oki Electric Ind Co Ltd | Wafer for forming semiconductor device, its manufacturing method, and field effect transistor |
| US8482035B2 (en) * | 2005-07-29 | 2013-07-09 | International Rectifier Corporation | Enhancement mode III-nitride transistors with single gate Dielectric structure |
| JP2007165446A (en) * | 2005-12-12 | 2007-06-28 | Oki Electric Ind Co Ltd | Ohmic contact structure of semiconductor element |
| CN101390201B (en) * | 2005-12-28 | 2010-12-08 | 日本电气株式会社 | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
| US7692263B2 (en) * | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| CN101604704B (en) * | 2008-06-13 | 2012-09-05 | 西安能讯微电子有限公司 | HEMT device and manufacturing method thereof |
| JP5755460B2 (en) * | 2010-02-12 | 2015-07-29 | インターナショナル レクティフィアー コーポレイション | Enhancement mode III-nitride transistor with single gate dielectric structure |
| US20120019284A1 (en) * | 2010-07-26 | 2012-01-26 | Infineon Technologies Austria Ag | Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor |
| JP2012033575A (en) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JP5636867B2 (en) * | 2010-10-19 | 2014-12-10 | 富士通株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP2012156332A (en) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | Semiconductor element |
| JP2013074128A (en) * | 2011-09-28 | 2013-04-22 | Sharp Corp | Switching element |
-
2013
- 2013-06-18 DE DE201310211360 patent/DE102013211360A1/en not_active Withdrawn
-
2014
- 2014-06-06 CN CN201480034527.4A patent/CN105283960A/en active Pending
- 2014-06-06 EP EP14728956.5A patent/EP3011597A1/en not_active Ceased
- 2014-06-06 WO PCT/EP2014/061806 patent/WO2014202410A1/en active Application Filing
- 2014-06-06 JP JP2016520371A patent/JP2016524332A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690059B1 (en) | 2002-08-22 | 2004-02-10 | Atmel Corporation | Nanocrystal electron device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016524332A (en) | 2016-08-12 |
| EP3011597A1 (en) | 2016-04-27 |
| WO2014202410A1 (en) | 2014-12-24 |
| CN105283960A (en) | 2016-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102009018054B4 (en) | Lateral HEMT and method of making a lateral HEMT | |
| DE112015004093B4 (en) | SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SILICON CARBIDE SEMICONDUCTOR DEVICE | |
| DE112006001893B4 (en) | Normally shut down Group III nitride semiconductor device and method of making the same | |
| DE102005017814B4 (en) | Silicon carbide semiconductor device and process for its production | |
| EP3011598A1 (en) | Transistor and method for producing a transistor | |
| DE102016113735A1 (en) | Dielectric HEMT substrate and device | |
| DE102013010245A1 (en) | Semiconductor device | |
| DE102012217073A1 (en) | Vertical microelectronic device and corresponding manufacturing method | |
| DE102017210711A1 (en) | Semiconductor device | |
| DE102014118834A1 (en) | Semiconductor device and method | |
| DE112017003513B4 (en) | Semiconductor unit and method for producing the same | |
| DE112006001280B4 (en) | Semiconductor device and method for its production | |
| DE112010003383T5 (en) | Transistors with a dielectric channel barrier layer and the associated method for their preparation | |
| DE102014102467B4 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| EP1497855B1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| DE102020215006A1 (en) | Vertical power semiconductor device and method for manufacturing a vertical power semiconductor device | |
| WO2011051500A1 (en) | Method for fabricating semiconductor wafers for the integration of silicon components with hemts, and appropriate semiconductor layer arrangement | |
| DE102020123254A1 (en) | Semiconductor device | |
| DE102013211360A1 (en) | Semiconductor circuit breaker and method of making a semiconductor circuit breaker | |
| DE112008002818B9 (en) | Electronic device with a controlled electric field and method | |
| DE102011016900A1 (en) | Semiconductor device | |
| EP3435421A1 (en) | Method for producing a vertical field effect transistor structure and corresponding field effect transistor structure | |
| DE102008020793A1 (en) | Semiconductor device, precursor and method of manufacture | |
| DE102021204293A1 (en) | VERTICAL TRANSISTOR AND METHOD OF MAKING THE SAME | |
| DE102022209802A1 (en) | Method for producing a vertical semiconductor component, and a semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R012 | Request for examination validly filed | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |