DE102008020793A1 - Semiconductor device, precursor and method of manufacture - Google Patents
Semiconductor device, precursor and method of manufacture Download PDFInfo
- Publication number
- DE102008020793A1 DE102008020793A1 DE200810020793 DE102008020793A DE102008020793A1 DE 102008020793 A1 DE102008020793 A1 DE 102008020793A1 DE 200810020793 DE200810020793 DE 200810020793 DE 102008020793 A DE102008020793 A DE 102008020793A DE 102008020793 A1 DE102008020793 A1 DE 102008020793A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- additional
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 31
- 239000002243 precursor Substances 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 141
- 239000002346 layers by function Substances 0.000 claims abstract description 36
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 31
- 238000011065 in-situ storage Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005669 field effect Effects 0.000 claims abstract description 19
- 238000011066 ex-situ storage Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000005693 optoelectronics Effects 0.000 claims abstract description 7
- 238000004320 controlled atmosphere Methods 0.000 claims abstract description 5
- 239000013078 crystal Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000007717 exclusion Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 34
- 229910002601 GaN Inorganic materials 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 23
- 230000008569 process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002667 nucleating agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Abstract
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterbauelement-Einheit mit Schritten zum Ausbilden wenigstens eines Halbleiterbauelementes, eines solchen wie Feldeffekt-Transistors (FET), einer Diode oder eines optoelektronischen Halbleiterbauelementes, auf Basis von GaN-Halbleitern, aufweisend das Bereitstellen eines Träger-Substrates, das Aufwachsen mindestens einer, in der Regel jedoch einer Vielzahl von auf dem Träger-Substrat aufgebrachten Funktionsschichten aus p- und/oder n-leitendem oder semiisolierendem Halbleitermaterial, die jeweils eine kristalline oder polykristalline Gitterstruktur aufweisen in-situ unter kontrollierter Atmosphäre, wobei wenigstens die äußeren Funktionsschichten (3, 4) einkristalline Struktur aufweisen, und mit anschließend ex-situ ausgeführten lithografischen Schritten zum Ausbilden einer Halbleiterelement- und Kontaktstruktur. Es ist vorgesehen, dass auf die in vorherigen Schritten fertiggestellten Funktionsschichten in-situ unter kontrollierter Atmosphäre wenigstens eine erste zusätzliche dünne isolierende Schicht (1) flächendeckend aufgebracht wird, wobei diese erste zusätzliche Schicht aus AlN oder AlGaN ausgebildet wird.The invention relates to a method for producing a semiconductor device unit with steps for forming at least one semiconductor component, such as a field effect transistor (FET), a diode or an optoelectronic semiconductor component, based on GaN semiconductors, comprising providing a carrier substrate , the growth of at least one, but usually a plurality of deposited on the support substrate functional layers of p- and / or n-type or semi-insulating semiconductor material, each having a crystalline or polycrystalline lattice structure in situ under controlled atmosphere, wherein at least the outer functional layers (3, 4) have a monocrystalline structure, and subsequently ex-situ lithographic steps for forming a semiconductor element and contact structure. It is envisaged that at least one first additional thin insulating layer (1) is applied to the functional layers completed in previous steps in situ under controlled atmosphere, wherein this first additional layer of AlN or AlGaN is formed.
Description
Die Erfindung betrifft ein Halbleiterbauelement mit den im Oberbegriff des Anspruchs 1 genannten Merkmalen, ein Halbleiter-Vorprodukt zur Herstellung wenigstens eines Halbleiterbauelementes mit den im Oberbegriff des Anspruchs 14 genannten Merkmalen, eine Verwendung des Halbleiter-Vorproduktes mit den im Oberbegriff des Anspruchs 17 genannten Merkmalen und ein Verfahren zur Herstellung einer Halbleiterbauelement-Einheit mit den im Oberbegriff des Anspruchs 18 genannten Merkmalen.The The invention relates to a semiconductor device with those in the preamble of claim 1 features, a semiconductor precursor for the production at least one semiconductor component with the in the preamble of Claim 14 mentioned features, a use of the semiconductor precursor with the features mentioned in the preamble of claim 17 and a method of manufacturing a semiconductor device unit with the features mentioned in the preamble of claim 18.
Es ist bekannt, dass die herkömmliche siliziumbasierende Halbleitertechnologie bereits bis an ihre technischen Grenzen heran entwickelt worden ist, sodass weitere Verbesserungspotenziale in Bezug auf beispielsweise Schaltgeschwindigkeit, Ausgangsleistung und Wirkungsgrad inzwischen ausgeschöpft sind und deswegen in der Entwicklungsrichtung mit anderen Halbleitern gesehen werden. Eine dieser Entwicklungsrichtungen basiert neben den Siliziumcarbiden auf dem Verbindungs-Halbleiter Gallium-Nitrid (GaN).It It is known that conventional silicon-based semiconductor technology has already been developed to its technical limits, so that further potential for improvement in terms of, for example, Switching speed, output power and efficiency meanwhile are exhausted and therefore in the direction of development to be seen with other semiconductors. One of these directions of development based next to the silicon carbides on the compound semiconductor Gallium nitride (GaN).
Die in dieser Spezifikation verwendeten Kurzbezeichnungen chemischer Verbindungen wie beispielsweise AlGaN (AlxGa1-xN) und SiN (SixNy) sind derart zu verstehen, dass ihre jeweilige chemische Zusammensetzung immer den gesamten realisierbaren Zusammensetzungsbereich umfasst, wenn sie nicht genauer angegeben ist. Dies ist auch dann zutreffend, wenn an einigen Stellen in der Spezifikation die Wertigkeit dennoch als Indexzahl oder als Platzhalter angegeben ist.The abbreviations of chemical compounds used in this specification, such as AlGaN (Al x Ga 1 -x N) and SiN (Si x N y ), are to be understood so that their respective chemical composition always encompasses the entire feasible composition range, unless otherwise specified is. This is true even if in some places in the specification the weight is still given as an index number or as a wildcard.
Ferner bedeutet der in dieser Spezifikation verwendete Begriff „in-situ”, dass Verfahrensschritte innerhalb eines in einem Reaktorraum eingeschlossenen Prozesses ohne Kontakt mit der Atmosphäre und unter fortgeschrittenen Reinheitsbedingungen ausgeführt werden, während der Begriff „ex-situ” im Gegenteil bedeutet, dass ein Vorprodukt zwischenzeitlich aus dem obigen eingeschlossenen Prozess entnommen und dem Einfluss der Atmosphäre bzw. anderen verunreinigenden Einflüssen ausgesetzt worden ist. Mit den lithografischen Verfahrensschritten sind in dieser Spezifikation alle Verfahrensschritte gemeint, die zum Ausbilden einer Bauelementestruktur auf einem Halbleiter-Vorprodukt nötig sind, wie das Aufbringen von Maskierungsschichten, Belichtung- und Entwicklungsschritte, sowie Ätz schritte, einschließlich der Schritte zur Abscheidung von Isolator-, bzw. Metallstrukturen an den durch die Maskierung vorgesehenen Stellen.Further means the term "in-situ" used in this specification, that process steps within a trapped in a reactor space Process without contact with the atmosphere and among advanced Purity conditions are performed while the term "ex-situ" on the contrary means that a precursor in the meantime from the above included Taken from the process and the influence of the atmosphere or other has been exposed to contaminating influences. With the lithographic process steps are in this specification all the steps of the method used to form a device structure on a semiconductor precursor are necessary, such as the application masking layers, exposure and development steps, as well as etching steps, including the steps for the separation of insulator or metal structures at the the masking provided places.
Die GaN-basierten Feldeffekt-Transistoren werden durch Leckströme entlang der Oberfläche oder in das Halbleitervolumen deutlich in ihren Bauelementparametern verschlechtert. Insbesondere sind Gate-Leckströme sehr nachteilig, da sie keine leistungslose Steuerung der Elektrode mehr ermöglichen. Bei selbstsperrenden GaN-Transistoren mit metallischen Gate-Elektroden fließen im eingeschalteten Zustand aufgrund der sich aufsteuernden Schottky-Diode Gate-Ströme, die den maximal möglichen Aussteuerbereich der Bauelemente reduzieren und damit zu einem Kompromiss hinsichtlich der Stromtragfähigkeit und Effizienz führen. Die Leckströme sind unmittelbar mit Ausfallmechanismen der GaN-Transistoren korreliert und beispielsweise auf eine lokale Relaxation der Verspannung in der AlGaN-Barrierenschicht zurückzuführen. Diese Relaxation rührt von piezoelektrisch induzierter Verformung der Schichten in Transistorbereichen mit hohen statischen und dynamischen elektrischen Feldern. Die Barrierenschicht in GaN MODFETs (modulation doped field effect transistor) oder HFETs (heterostructure FET) oder HEMTs (high electron mobility transistor) besteht üblicherweise aus epitaktisch gewachsenem, einkristallinem AlxGa1-xN mit Al-Gehalt x üblicherweise zwischen x = 0,1 und x = 0,3 von 1,0. Abhängig von Aluminium-Gehalt und Schichtdicke können solche Schichten aufgrund der Gitterfehlanpassung bereits während des Abscheidungsprozesses reißen. Die Schichtstrukturen werden üblicherweise auf einem Fremdsubstrat (beispielsweise Saphir, SiC, Si) so aufgewachsen, dass die Wachstumsrichtung die polare c-Richtung ist. In Bauelementen mit angelegten elektrischen Feldern wird folglich über den piezoelektrischen Effekt in diesem polaren Materialsystem Verspannung induziert, die im Betrieb ebenfalls zu Rissen in den einkristallinen Schichten und damit zum Ausfall der Bauelemente führen kann. Der Leckstrom vom Gate zum Kanal wird über die Höhe der AlGaN-Barriere und damit über den Al-Gehalt mitbestimmt. Ein hoher Al-Gehalt führt zu einer hohen Barriere, aber auch zu hohen Verspannungen. Diese hohen Verspannungen führen zwar zu hohen Ladungsträgerdichten im Kanal, gleichzeitig sind sie aber auch üblicherweise verbunden mit höheren Gate-Leckströmen und in Folge geringerer Durchbruchfestigkeit und schnellerer Degradation. Die Gate-Elektrode kann auch auf eine nachträglich aufgebrachte Isolatorschicht, die üblicherweise amorph ist, aufgebracht sein. Dabei ist die Isolation umso besser, je höher die Energie-Bandlücke des Isolators ist. Gute Ergebnisse werden z. B. mit Al2O3 als Barrierenmaterial erzielt, welches z. B. durch sogenanntes reaktives Sputtern oder Atomic Layer Epitaxie (ALE) aufgebracht wird. Bei oder vor der Herstellung solcher Schichten kommt die Oberfläche der GaN-Schichtstruktur mit Luft (insbesondere Feuchte und Sauerstoff) und ggf. auch mit anderen Chemikalien in Berührung, welche die Oberfläche verändern können und damit zu Leckströmen entlang der Oberfläche führen können. Dieser Effekt kann durch eine in-situ aufgebrachte SiN-Schicht vermindert werden, welche selbst jedoch keine ausreichende Barrierenhöhe aufweist.The GaN-based field effect transistors are significantly degraded by leakage currents along the surface or in the semiconductor volume in their device parameters. In particular, gate leakage currents are very disadvantageous because they no longer allow powerless control of the electrode. In the case of normally-off GaN transistors with metallic gate electrodes, gate currents flow in the switched-on state because of the Schottky diode which opens, which reduce the maximum possible control range of the components and thus lead to a compromise with respect to current carrying capacity and efficiency. The leakage currents are directly correlated with failure mechanisms of the GaN transistors and due, for example, to a local relaxation of the strain in the AlGaN barrier layer. This relaxation results from piezoelectrically induced deformation of the layers in transistor regions with high static and dynamic electric fields. The barrier layer in GaN MODFETs (modulation doped field effect transistor) or HFETs (heterostructure FET) or HEMTs (high electron mobility transistor) usually consists of epitaxially grown, monocrystalline Al x Ga 1-x N with Al content x usually between x = 0 , 1 and x = 0.3 of 1.0. Depending on the aluminum content and layer thickness, such layers may already crack during the deposition process due to the lattice mismatch. The layered structures are usually grown on a foreign substrate (eg, sapphire, SiC, Si) such that the growth direction is the polar c-direction. In components with applied electric fields, stress is consequently induced by the piezoelectric effect in this polar material system, which likewise can lead to cracks in the monocrystalline layers during operation and thus failure of the components. The leakage current from the gate to the channel is determined by the height of the AlGaN barrier and thus by the Al content. A high Al content leads to a high barrier, but also to high tension. Although these high stresses lead to high carrier densities in the channel, at the same time they are usually also associated with higher gate leakage currents and as a result of lower breakdown strength and faster degradation. The gate electrode may also be applied to a subsequently applied insulator layer, which is usually amorphous. The insulation is better, the higher the energy band gap of the insulator. Good results are z. B. obtained with Al 2 O 3 as a barrier material, which z. B. by so-called reactive sputtering or atomic layer epitaxy (ALE) is applied. During or before the production of such layers, the surface of the GaN layer structure comes into contact with air (in particular moisture and oxygen) and possibly also with other chemicals which can change the surface and thus can lead to leakage flows along the surface. This effect can be reduced by an in situ deposited SiN layer, which itself does not provide sufficient barriers height.
Die
Der technologische Hintergrund zur vorliegenden Erfindung kann außerdem folgenden Druckmedien entnommen werden:
- [1] J.
Joh and J. A. del Alamo: ”Mechanisms for Electrical Degradation of GaN HighElectron Mobility Transistors”, IEDM 2006, San Francisco, Conference Digest, pp. 415–418 - [2]
Narihiko Maeda, Takashi Makimura, Takashi Maruyama, Chengxin Wang, Masanobu Hiroki, Haruki Yokoyama, Toshiki Makimoto, Takashi Kobayashi, Takatomo Enoki: „RF and DC characteristics in Al2O3/Si3N4 insulated-gate AlGaN/GaN heterostructure field-effect transistors with regrown ohmic structure”, phys. stat. solidi (a) 203 (2006) 1861–1865 - [3]
J. Derluyn, S. Boeykens, K. Cheng, R. Vandersmissen, J. Das, W. Ruythooren, S. Degroote, M. R. Leys, M. Germain, and G. Borghs: „Improvement of AlGaN/GaN high electron mobility transistor structures by in-situ deposition of a Si3N4 layer”, J. Appl. Phys. 98 (2005) 54501 - [4]
Narihiko Maeda, Masanobu Hiroki, Noriyuki Watanabe, Yasuhiro Oda, Haruki Yokoyama, Takuma Yagi, Toshiki Makimoto, Takatomo Enoki, and Takashi Kobayashi, „Systematic Study of Insulator Deposition Effect (Si3N4, SiO2, AlN, and Al2O3) an Electrical Properties in AlGaN/GaN Heterostructures”, Jpn. J. Appl. Phys. 46 (2007) 547–554
- [1] J.
Joh and JA del Alamo: "Mechanisms for Electrical Degradation of GaN High Electron Mobility Transistors", IEDM 2006, San Francisco, Conference Digest, pp. 415-418 - [2]
Narihiko Maeda, Takashi Makimura, Takashi Maruyama, Chengxin Wang, Masanobu Hiroki, Haruki Yokoyama, Toshiki Makimoto, Takashi Kobayashi, Takatomo Enoki: "RF and DC characteristics in Al2O3 / Si3N4 insulated gate AlGaN / GaN heterostructure field-effect transistor with regrown ohmic structure ", phys. stat. solidi (a) 203 (2006) 1861-1865 - [3]
J. Derluyn, S. Boeykens, K. Cheng, R. Vandersmissen, J. Das, W. Ruythooren, S. Degroote, MR Leys, M. Germain, and G. Borghs: "Improvement of AlGaN / GaN high electron mobility transistor structures by in situ deposition of a Si3N4 layer ", J. Appl. Phys. 98 (2005) 54501 - [4]
Narihiko Maeda, Masanobu Hiroki, Noriyuki Watanabe, Yasuhiro Oda, Haruki Yokoyama, Takuma Yagi, Toshiki Makimoto, Takatomo Enoki, and Takashi Kobayashi, "Systematic Study of Insulator Deposition Effect (Si3N4, SiO2, AlN, and Al2O3) on Electrical Properties in AlGaN / GaN Heterostructures ", Jpn. J. Appl. Phys. 46 (2007) 547-554
Der Erfindung liegt die Aufgabe zugrunde, die bei Halbleiterbauelementen auf GaN-Basis zwischen den Kontaktelektroden entlang der Oberfläche des Halbleiterbauelementes vorkommenden Leckströme, bzw. Kriechströme oder in das Halbleitervolumen gerichtete Fehlströme zu eliminieren bzw. deutlich zu reduzieren, um dadurch den Aussteuerungsbereich der Halbleiterbauelemente auszuweiten und den Energiebedarf zur Ansteuerung der Halbleiterbauelemente zu senken. Ferner ist es die Aufgabe der Erfindung, das Aufkommen zusätzlicher mechanischer Spannungen infolge des inversen Piezo-Effektes zu minimieren.Of the Invention is based on the object, in semiconductor devices GaN-based between the contact electrodes along the surface of the Semiconductor component occurring leakage currents, or leakage currents or in the semiconductor volume directed fault currents eliminate or significantly reduce, thereby the modulation range expand the semiconductor devices and the energy needs for To reduce driving of the semiconductor devices. Furthermore, it is the task invention, the advent of additional mechanical To minimize stresses due to the inverse piezo effect.
Die vorliegende Erfindung geht von einer Halbleiterbauelement-Einheit zur Ausbildung wenigstens eines Halbleiterbauelement aus, wie beispielsweise eines Feldeffekt-Transistors (FET), einer Diode oder eines optoelektronischen Halbleiterbauelementes auf Basis von GaN-Halbleitern. Eine solche Halbleiterbauelement-Einheit weist ein Träger-Substrat, mindestens eine, in der Regel jedoch eine Vielzahl auf dem Träger-Substrat aufgebrachte Funktionsschichten aus p- und/oder n-leitendem oder semiisolierendem Halbleitermaterial, die jeweils eine kristalline oder polykristalline Gitterstruktur aufweisen, wobei die äußere Funktionsschicht eine einkristalline Gitterstruktur aufweist, auf. Weiterhin weist die Halbleiterbauelement-Einheit wenigstens eine Kontaktelektrode auf. Dadurch, dass auf die äußere Funktionsschicht wenigstens eine erste zusätzliche dünne isolierende Schicht, die keine einkristalline Struktur aufweist, wenigstens in Flächenbereichen zwischen den Kontaktelektroden aufgebracht ist, ist die Aufgabe der Erfindung gelöst. Diese zusätzliche isolierende Schicht weist physikalische Eigenschaften auf, die deutlich geringere Oberflächenströme zulassen als sie auf der Oberfläche der äußeren Funktionsschicht auftreten können.The The present invention relates to a semiconductor device unit for forming at least one semiconductor device, such as for example a field effect transistor (FET), a diode or an optoelectronic Semiconductor device based on GaN semiconductors. Such a semiconductor device unit has a carrier substrate, at least one, as a rule however, a plurality of deposited on the carrier substrate Functional layers of p- and / or n-conducting or semi-insulating Semiconductor material, each having a crystalline or polycrystalline Have lattice structure, wherein the outer functional layer has a monocrystalline lattice structure, on. Further points the semiconductor device unit at least one contact electrode on. By doing that on the outer functional layer at least a first additional thin insulating Layer which does not have a monocrystalline structure, at least applied in areas between the contact electrodes is, the object of the invention is achieved. This additional insulating layer has physical properties that clearly lower surface currents than they allow the surface of the outer functional layer occur can.
Weitere bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den übrigen, in den Unteransprüchen genannten Merkmalen.Further preferred embodiments of the invention will become apparent from the others, in the subclaims mentioned features.
Gemäß einer bevorzugten Ausgestaltung der vorliegenden Erfindung weist die wenigstens eine erste zusätzliche dünne isolierende Schicht eine amorphe oder polykristalline Gitterstruktur auf. Hierdurch ist gewährleistet, dass die an den ungeordnet positionierten Einzelkristallen vorkommenden Piezo-Effekte sich gegenseitig weitestgehend kompensieren, so dass keine zusätzlichen mechanischen Spannungen durch die erfindungsgemäße isolieren de Schicht aufkommen. Ferner passiviert diese erfindungsgemäße zusätzliche Schicht auch die darunter liegende kristalline Funktionsschicht indem sie die Ausbildung einer freien einkristallinen Oberfläche verhindert. An einer solchen freien Oberfläche können sich bedingt durch die dort geänderte Bandstruktur und insbesondere die Anlagerung von Fremdatomen aus der Umgebung (z. B. teilweise Oxidation durch Sauerstoff), insbesondere während der Bauelementherstellung, Störstellenzustände ausbilden, die zu einer Oberflächenleitfähigkeit und damit zu Leckströmen führen.According to a preferred embodiment of the present invention, the at least one first additional thin insulating layer has an amorphous or polycrystalline lattice structure. This ensures that the occurring at the disorganized single crystals piezoelectric effects compensate each other as much as possible, so that no additional mechanical stresses arise through the insulating de layer according to the invention. Furthermore, this additional layer according to the invention also passivates the underneath lying crystalline functional layer by preventing the formation of a free monocrystalline surface. On such a free surface, due to the band structure changed there, and in particular the deposition of foreign atoms from the environment (eg, partial oxidation by oxygen), in particular during device fabrication, impurity states may form which lead to surface conductivity and hence leakage currents ,
Ferner ist in einer besonders bevorzugten Ausgestaltung der Erfindung die zusätzliche erste dünne isolierende Schicht aus Aluminiumnitrid AlN oder Aluminium-Gallium-Nitrid AlGaN ausgebildet. Die zusätzliche erste isolierende Schicht weist in einer weiteren bevorzugten Ausgestaltung der vorliegenden Erfindung eine Schichtdicke zwischen 1 nm und 30 nm, bevorzugter zwischen 2 nm und 10 nm, auf.Further is in a particularly preferred embodiment of the invention the additional first thin insulating layer Aluminum nitride AlN or aluminum gallium nitride AlGaN formed. The additional first insulating layer points in another preferred embodiment of the present invention, a layer thickness between 1 nm and 30 nm, more preferably between 2 nm and 10 nm.
Vorzugsweise ist wenigstens eine zweite zusätzliche dünne isolierende Schicht unterhalb der ersten zusätzlichen dünnen isolierenden Schicht angeordnet und aus Silizium-Nitrid SiN ausgebildet. Diese Schicht ist amorph oder polykristallin ausgeführt und gewährleistet dadurch, dass die auf sie aufzubringende erste zusätzliche isolierende Schicht aus GaN oder AlGaN ebenso als eine amorphe oder polykristalline Schicht ausgebildet wird und nicht einkristallin werden kann, wodurch die zusätzlichen mechanischen Verspannungen in der Bauelement-Schichtstruktur, die bei einer kristallinen Schicht aufkommen könnten, vermieden werden.Preferably is at least a second additional thin insulating Layer below the first additional thin arranged insulating layer and formed of silicon nitride SiN. These Layer is amorphous or polycrystalline and guaranteed in that the first additional Insulating layer of GaN or AlGaN as well as an amorphous or polycrystalline Layer is formed and can not become monocrystalline, thereby the additional mechanical stresses in the device layer structure, which could arise in a crystalline layer, avoided become.
Die zusätzliche zweite isolierende Schicht weist gemäß einer bevorzugten weiteren Ausgestaltung der vorliegenden Erfindung eine Schichtdicke zwischen 1 nm und 10 nm, bevorzugter zwischen 1 nm und 5 nm, auf.The additional second insulating layer has according to a preferred further embodiment of the present invention a Layer thickness between 1 nm and 10 nm, more preferably between 1 nm and 5 nm, on.
Gemäß einer bevorzugten Ausgestaltung vorliegender Erfindung ist die wenigstens eine Kontaktelektrode eine Source-Elektrode, Gate-Elektrode und/oder eine Drain-Elektrode eines Feldeffekttransistors.According to one preferred embodiment of the present invention is the at least a contact electrode, a source electrode, gate electrode and / or a drain electrode of a field effect transistor.
Vorzugsweise ist bei der erfindungsgemäßen Anwendung im Falle einer HFET-Struktur (heterostructure FET) die zusätzliche erste dünne isolierende Schicht auch unterhalb der Gate-Elektrode angeordnet. Die erfindungsgemäße Schicht kann in diesem Fall die dafür im Stand der Technik vorgesehene Isolationsschicht ersetzen. In diesem Fall ist dann auch die gegebenenfalls zwischengelagerte zweite zusätzliche dünne isolierende Schicht aus SiN auch unterhalb der Gate-Elektrode angeordnet.Preferably is in the application of the invention in the case an HFET structure (heterostructure FET) the additional first thin insulating layer also below the gate electrode arranged. The layer according to the invention can in this case the insulation layer provided for this purpose in the prior art replace. In this case, then the possibly intermediate stored second additional thin insulating layer SiN also disposed below the gate electrode.
In einer besonders bevorzugten Ausgestaltung der vorliegenden Erfindung weist die erfindungsgemäße Halbleiterbauelement-Einheit eine Vielzahl von Halbleiterbauelementen- auf. Hierdurch werden größere Halbleiter-Chips und integrierte Schaltungen verwirklicht.In a particularly preferred embodiment of the present invention shows the semiconductor device unit according to the invention a variety of Halbleiterbauelementen- on. This will be larger semiconductor chips and integrated circuits realized.
Vorzugsweise ist das Halbleiterbauelement als ein Feldeffekttransistor nach HFET- oder MISFET-Technologie ausgeführt.Preferably is the semiconductor device as a field effect transistor according to HFET or MISFET technology.
Nach einem weiteren Aspekt vorliegender Erfindung geht die Erfindung von einem Halbleiter-Vorprodukt zur Herstellung wenigstens eines Halbleiterbauelementes aufweisend mehrere, mindestens jedoch eine auf einem Substrat übereinander abgeschiedene Funktionsschichten, wobei die wesentliche Funktionsschicht aus einkristallinem GaN oder AlGaN hergestellt ist, aus. Hiermit ist die Aufgabe der Erfindung dadurch gelöst, dass die wesentliche Funktionsschicht aus einkristallinem GaN oder AlGaN mit einer zusätzlichen Schicht aus einem amorphen oder polykristallinen AlN oder AlGaN überdeckt ist.To Another aspect of the present invention is the invention from a semiconductor precursor for producing at least one semiconductor device comprising a plurality, but at least one on a substrate one above the other deposited functional layers, wherein the essential functional layer is made of monocrystalline GaN or AlGaN. Herewith the object of the invention is achieved in that the essential functional layer of single crystal GaN or AlGaN with an additional layer of an amorphous or polycrystalline AlN or AlGaN is covered.
Vorzugsweise ist in einer weiteren Ausgestaltung der Erfindung die zusätzliche Schicht aus einem amorphen oder polykristallinen AlGaN oder GaN in-situ unter Ausschluss der Atmosphäre aufgebracht. Das Aufbringen der zusätzlichen Schicht in-situ, d. h. im gleichen Prozess stellt sicher, dass die reine einkristalline Oberfläche der äußeren, die Barriere-Schicht bildenden Funktionsschicht nicht in Kontakt mit der Atmosphäre kommt, was eine wichtige Voraussetzung für eine gute Kontaktbildung sowie die Vermeidung von Oberflächenzuständen und somit für geringe Leckströme in der Kontaktfläche zwischen der kristallinen Struktur der äußeren Funktionsschicht und der zusätzlichen erfindungsgemäßen Schicht ist. Ferner wird durch die zusätzliche äußere Schutzschicht die einkristalline Oberfläche der äußeren Schicht gegen Kontamination während der nachfolgenden ex-situ auszuführenden Prozesse geschützt.Preferably is in a further embodiment of the invention, the additional Layer of an amorphous or polycrystalline AlGaN or GaN Applied in situ with exclusion of the atmosphere. The Applying the additional layer in-situ, d. H. in the same Process ensures that the pure single-crystalline surface the outer, the barrier layer forming functional layer does not come into contact with the atmosphere, which is an important one Prerequisite for good contact and avoidance of surface conditions and thus for low leakage currents in the contact area between the crystalline structure of the outer functional layer and the additional layer according to the invention is. Further, by the additional outer protective layer the monocrystalline surface of the outer Layer against contamination during subsequent ex-situ Protected processes protected.
Gemäß einer weiteren Ausgestaltung des erfindungsgemäßen Halbleiter-Vorproduktes ist unter der zusätzlichen Schicht aus amorphem oder polykristallinem AlGaN oder GaN optional eine Schicht aus Silizium-Nitrid SiN angeordnet.According to one further embodiment of the semiconductor precursor according to the invention is under the additional layer of amorphous or polycrystalline AlGaN or GaN optionally a layer of silicon nitride SiN arranged.
Nach einem weiteren Aspekt vorliegender Erfindung ist die Verwendung des Halbleiter-Vorproduktes nach einer der obigen bevorzugten Ausgestaltungen zur Herstellung wenigs tens eines Halbleiterbauelementes wie eines Feldeffekttransistors, einer Diode oder eines optoelektronischen Halbleiterbauelementes vorgeschlagen.To Another aspect of the present invention is the use of the semiconductor precursor according to one of the above preferred embodiments for producing wenigs least a semiconductor device such as a Field effect transistor, a diode or an optoelectronic Semiconductor device proposed.
Nach noch einem besonders vorteilhaften Aspekt der vorliegenden Erfindung geht die Erfindung von einem Verfahren zur Herstellung einer Halbleiterbauelement-Einheit mit Schritten zur Ausbildung wenigstens eines Halbleiterbauelementes, eines solchen wie Feldeffekt-Transistor (FET), einer Diode oder eines optoelektronischen Halbleiterbauelementes, auf Basis von GaN-Halbleitern aus. Ein solches Verfahren weist beispielsweise auf: das Bereitstellen eines Träger-Substrates, das Aufwachsen einer Vielzahl, mindestens jedoch einer auf dem Träger-Substrat aufgebrachten Funktionsschichten aus p- und/oder n-leitendem oder semiisolierendem Halbleitermaterial, die jeweils eine kristalline oder polykristalline Struktur aufweisen in-situ in einem abgeschlossenen Reaktor mit kontrollierter Atmosphäre. Hierbei weist wenigstens die äußere Funktionsschicht eine kristalline Struktur auf. Dadurch, dass auf die in vorherigen Schritten fertiggestellten Funktionsschichten in-situ unter kontrollierter (insbesondere frei von Sauerstoff und Feuchte) Atmosphäre wenigstens eine erste zusätzliche dünne isolierende Schicht flächendeckend aufgebracht wird, wobei diese erste zusätzliche Schicht aus AlN oder AlGaN ausgebildet wird, ist die Aufgabe der Erfindung verfahrenstechnisch gelöst. Anschließend werden lithografische Schritte zur Ausbildung einer Halbleiterbauelement- und Kontaktstruktur ex-situ ausgeführt.According to yet a particularly advantageous aspect of the present invention, the invention of a method for producing a Semiconductor device unit with steps for forming at least one semiconductor device, such as field effect transistor (FET), a diode or an optoelectronic semiconductor device, based on GaN semiconductors. Such a method has, for example, the provision of a carrier substrate, the growth of a multiplicity, but at least one functional layers of p- and / or n-conducting or semi-insulating semiconductor material applied to the carrier substrate, each having a crystalline or polycrystalline structure in situ in a sealed controlled atmosphere reactor. In this case, at least the outer functional layer has a crystalline structure. By applying at least one first additional thin insulating layer in-situ to the functional layers completed in previous steps under controlled (in particular free of oxygen and moisture) atmosphere, this first additional layer of AlN or AlGaN is formed, the object is the invention solved procedurally. Subsequently, lithographic steps to form a Halbleiterbauelement- and contact structure are performed ex-situ.
Vorzugsweise wird in einer bevorzugten Ausgestaltung der vorliegenden Erfindung vor dem Anbringen der ersten zusätzlichen dünnen isolierenden Schicht ein Schritt zur flächendeckenden Ausbildung einer zweiten isolierenden Schicht aus einem amorphen oder polykristallinen Silizium-Nitrid SiN ausgeführt.Preferably is in a preferred embodiment of the present invention before attaching the first additional thin insulating layer a step to the nationwide education of a second insulating layer of an amorphous or polycrystalline Silicon nitride SiN executed.
Gemäß einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens werden vor dem Aufbringen der ersten zusätzlichen dünnen isolierenden Schicht auf die Funktionsschichten technologische Parameter wie Druck/Unterdruck, Temperatur und dergleichen so konfiguriert, dass diese erste zusätzliche dünne isolierende Schicht als eine amorphe oder polykristalline Schichtstruktur ohne Beziehung zur kristallographischen Orientierung der Funktionsschichten abgeschieden wird.According to one further embodiment of the method according to the invention be before applying the first additional thin insulating layer on the functional layers technological parameters like pressure / vacuum, temperature and the like configured so that this first additional thin insulating Layer as an amorphous or polycrystalline layer structure without Relationship to the crystallographic orientation of the functional layers is deposited.
In einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens weist die wenigstens eine erste zusätzliche dünne isolierende Schicht eine amorphe oder polykristalline Struktur auf.In a further embodiment of the invention Method has the at least one first additional thin insulating layer of an amorphous or polycrystalline Structure on.
Die äußere Funktionsschicht von einer einkristallinen Struktur kann bevorzugt als binärer (z. B. GaN) oder ternärer Einkristall (z. B. AlGaN) hergestellt werden.The outer one Functional layer of a monocrystalline structure may be preferred as a binary (eg GaN) or ternary single crystal (eg AlGaN).
Vorzugsweise bilden die Funktionsschichten wenigstens einen Feldeffekttransistor nach HFET- oder MISFET-Technologie aus.Preferably the functional layers form at least one field-effect transistor according to HFET or MISFET technology.
Gemäß einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens wird mit den ex-situ ausgeführten lithografischen Schritten zum Ausbilden einer Halbleiterbauelement- und Kontaktstruktur die erste zusätzliche dünne isolierende Schicht an den wenigstens für die eine Art von Kontaktelektroden vorgesehenen Bereichsabschnitten bis zur darunter liegenden Funktionsschicht entfernt und anschließend werden in und über diesen geöffneten Bereichen die jeweiligen Kontaktelektroden und evtl. weitere Strukturen aufgebracht. Soweit vorhanden kann auch optional die zweite zusätzliche dünne isolierende Schicht entfernt werden. Abhängig vom darauffolgenden Prozess kann es aber auch vorteilhaft sein, diese zu belassen und nicht zu entfernen.According to one further embodiment of the method according to the invention is performed with the ex-situ lithographic steps for forming a semiconductor device and contact structure first additional thin insulating layer to the provided for at least one type of contact electrodes Area sections to the underlying functional layer removed and then in and over this open areas the respective contact electrodes and possibly applied further structures. As far as available can also optional the second additional thin insulating Layer are removed. Depending on the subsequent process but it may also be advantageous to leave them and not to remove.
Mit dem erfindungsgemäßen Verfahren können vorzugsweise die Kontaktelektroden als jeweils eine Source-Elektrode, eine Drain-Elektrode und eine Gate-Elektrode eines Feldeffekttransistors ausgebildet werden.With the method of the invention can preferably the contact electrodes as a respective source electrode, a drain electrode and a gate electrode of a field effect transistor be formed.
Beim Herstellen beispielsweise einer HFET-Struktur kann in einer bevorzugten Ausgestaltung der vorliegenden Erfindung wenigstens eine als Gate-Elektrode vorgesehene Kontaktelektrode oberhalb der ersten zusätzlichen dünnen isolierenden Schicht über einem dafür vordefinierten Bereichsabschnitt aufgebracht werden, sodass die zusätzliche, erfindungsgemäße isolierende Schicht die Gate-Elektrode anstelle der herkömmlichen ex-situ aufgebrachten Isolationsschicht von der darunter liegenden Barriere-Schicht isoliert.At the For example, producing a HFET structure can be done in a preferred Embodiment of the present invention at least one as a gate electrode provided contact electrode above the first additional thin insulating layer over one for that predefined area section are applied so that the additional, insulating according to the invention Layer the gate electrode instead of the conventional ex-situ applied Isolation layer isolated from the underlying barrier layer.
Durch die erfindungsgemäße Schichtstruktur mit in-situ aufgebrachter zusätzlicher isolierender Schicht oder Deckschicht aus amorphem oder polykristallinem AlN oder AlGaN, gegebenenfalls mit einer dünnen Zwischenschicht aus SiN, wird eine hohe Barriere erzeugt, wobei die Barrierenhöhe von der Ladungsträgerdichte im Kanal teilweise entkoppelt ist. Durch den ungerichteten Charakter der Barriere können piezoelektrisch induzierte Verformungen nicht mehr im gleichen Maße wie bei orientierten einkristallinen Barriereschichten auftreten. Da die kristalline Halbleiteroberfläche insbesondere zwischen dem Gate-Kontakt und den ohmschen Kontakten durch die in-situ aufgebrachte erfindungsgemäße Deckschicht mit erheblich größerer Bandlücke abgedeckt wird, werden vertikale, durch die Gate-Struktur fließende Leckströme praktisch unterbunden sowie Oberflächenleckströme stark reduziert. Aufgrund der mechanisch spannungsreduzierenden Wirkung des Schichtsystems kann bei konstantem Aluminium-Gehalt die Relaxationsschwelle der AlGaN Barriere erhöht und damit ein zuverlässigeres Bauelement erreicht werden.By the layer structure according to the invention with in-situ applied additional insulating layer or cover layer from amorphous or polycrystalline AlN or AlGaN, optionally with a thin intermediate layer of SiN, it becomes a high barrier generated, wherein the barrier height of the carrier density Partially decoupled in the channel. By the undirected character The barrier can not piezoelectric induced deformations more to the same extent as oriented monocrystalline ones Barrier layers occur. Because the crystalline semiconductor surface in particular between the gate contact and the ohmic contacts the in-situ applied cover layer according to the invention covered with significantly larger bandgap, become vertical, flowing through the gate structure leakage currents practically prevented as well as surface leakage currents greatly reduced. Due to the mechanical stress-reducing Effect of the coating system can at constant aluminum content increases the relaxation threshold of the AlGaN barrier and thus a more reliable component can be achieved.
Die vorgeschlagenen, in-situ abgeschiedenen Zusatzschichten verringern die auf Piezo-Effekte zurückzuführenden mechanischen Verspannungseffekte durch eine Reduktion der Verspannungen in der AlGaN-Barriere und ermöglichen durch effiziente Isolation der Gate-Elektrode von den darunterliegenden Halbleiterfunktionsschichten höchst leckstromarme Transistoren.The proposed in-situ deposited additional layers reduce the mechanical strain caused by piezo effects By reducing the strains in the AlGaN barrier, it is possible to achieve extremely low-leakage transistors by efficiently insulating the gate electrode from the underlying semiconductor function layers.
Die ohne Unterbrechung im gleichen Prozessablauf in-situ aufgebrachte erfindungsgemäße mindestens eine isolierende Schicht, bzw. die Kombination mehrerer solcher Schichten stellen sicher, dass die kristallin und qualitativ hochwertig, unter Reinstbedingungen hergestellte Barriereschicht ohne Kontakt mit dem Sauerstoff der Atmosphäre zugleich eine schützende Deckschicht erhält, bevor das so hergestellte Halbleiter-Vorprodukt weiteren ex-situ auszuführenden lithografischen Verfahrensschritten unterworfen wird. Die durch die lithografischen Verfahrensschritte für die Kontaktelektroden freigelegten Bereichsabschnitte haben eine kleine Kontaktfläche und sind gegebenenfalls nur sehr kurz dem Einfluss der Atmosphäre ausgesetzt, bevor in diesen Bereichsabschnitte beispielsweise metallische Kontaktelektroden aufgebracht werden.The applied in situ without interruption in the same process sequence at least one insulating layer according to the invention, or the combination of several such layers ensure that the crystalline and high quality, under pure conditions produced barrier layer without contact with the oxygen of Atmosphere at the same time a protective top layer obtained before the thus prepared semiconductor precursor subjected to further ex-situ lithographic process steps becomes. The lithographic process steps for the contact electrodes exposed area portions have a small contact surface and may be only very short exposed to the influence of the atmosphere before in these Area sections, for example metallic contact electrodes be applied.
Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand der zugehörigen Zeichnungen erläutert. Es zeigen:The Invention will be described below in embodiments the accompanying drawings explained. Show it:
In
dieser Beispielausführung ist die Halbleiterstruktur auf
einem Träger-Substrat
Auf
der Schicht des semi-isolierenden (Al)GaN-Puffers
Der
eigentliche leitfähige GaN-Kanal
Auf
die so in-situ nach dem Stand der Technik hergestellten Funktionsschichten
Um
diese erste zusätzliche dünne isolierende Schicht
Eine
solche vorteilhafte Maßnahme ist nach einer Ausgestaltung
der Erfindung durch das davor gestellte Aufbringen einer zweiten
zusätzlichen dünnen isolierenden Schicht
Als
eine Alternative zu dieser Maßnahme kann auf das Ausbilden
der zwischenliegenden zweiten zusätzlichen dünnen
isolierenden Schicht
Mit
dem im Wesentlichen flächendeckenden Aufbringen der ersten
zusätzlichen dünnen isolierenden Schicht
Es
ist eine der in
Nach
dem Stand der Technik müsste für die vorliegende
MISFET-Technologie nun eine isolierende, die Barriere bildende Schicht
folgen, welche die Aufgabe hat, die Gate-Elektrode
Ebenso
gilt das vorher unter
Der
einzige Unterschied zu der Ausgestaltung in
Die vorangehenden Ausführungen der vorliegenden Erfindung sind lediglich beispielhaft und nicht als die vorliegende Erfindung einschränkend auszulegen. Die vorliegende Erfindungslehre kann leicht auf andere Anwendungen übertragen werden. Die Beschreibung des Ausführungsbeispiels ist zur Veranschaulichung vorgesehen und nicht, um den Schutzbereich der Patentansprüche einzuschränken. Viele Alternativen, Modifikationen und Varianten sind für einen durchschnittlichen Fachmann offensichtlich, ohne dass er hierfür den Schutzumfang der vorliegenden Erfindung verlassen müsste, der in den nachfolgenden Ansprüchen definiert ist.The previous embodiments of the present invention are by way of example only, and not to be construed as limiting the present invention. The present invention can easily be applied to other applications become. The description of the embodiment is by way of illustration provided and not to the scope of the claims limit. Many alternatives, modifications and Variants are obvious to one of ordinary skill in the art without that he is the scope of the present invention would have to leave the, in the following claims is defined.
- 11
- erste zusätzliche dünne isolierende amorphe oder polykristalline Schichtfirst additional thin insulating amorphous or polycrystalline layer
- 22
- zweite zusätzliche dünne isolierende Schichtsecond additional thin insulating layer
- 33
- einkristalline AlGaN Barriereschichtmonocrystalline AlGaN barrier layer
- 44
- einkristalliner leitfähiger GaN-Kanalmonocrystalline conductive GaN channel
- 55
- einkristalliner semi-isolierender (Al)GaN-Puffermonocrystalline semi-insulating (Al) GaN buffer
- 66
- Nukleationsschichtnucleation
- 77
- Substrat, Träger-Substratsubstrate Support substrate
- 88th
- Source-Elektrode, KontaktelektrodeSource electrode, contact electrode
- 99
- Gate-Elektrode, KontaktelektrodeGate electrode, contact electrode
- 1010
- Drain-Elektrode, KontaktelektrodeDrain electrode, contact electrode
- 1111
- Halbleiterbauelement-Einheit, FeldeffekttransistorThe semiconductor device unit, Field Effect Transistor
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- - DE 69823450 T2 [0006] - DE 69823450 T2 [0006]
- - US 5550089 [0007] US 5550089 [0007]
- - US 5451548 [0007] US 5451548 [0007]
Zitierte Nicht-PatentliteraturCited non-patent literature
- - Joh and J. A. del Alamo: ”Mechanisms for Electrical Degradation of GaN HighElectron Mobility Transistors”, IEDM 2006, San Francisco, Conference Digest, pp. 415–418 [0008] - Joh and JA del Alamo: "Mechanisms for Electrical Degradation of GaN High Electron Mobility Transistors", IEDM 2006, San Francisco, Conference Digest, pp. 415-418 [0008]
- - Narihiko Maeda, Takashi Makimura, Takashi Maruyama, Chengxin Wang, Masanobu Hiroki, Haruki Yokoyama, Toshiki Makimoto, Takashi Kobayashi, Takatomo Enoki: „RF and DC characteristics in Al2O3/Si3N4 insulated-gate AlGaN/GaN heterostructure field-effect transistors with regrown ohmic structure”, phys. stat. solidi (a) 203 (2006) 1861–1865 [0008] - Narihiko Maeda, Takashi Makimura, Takashi Maruyama, Chengxin Wang, Masanobu Hiroki, Haruki Yokoyama, Toshiki Makimoto, Takashi Kobayashi, Takatomo Enoki: "RF and DC characteristics in Al2O3 / Si3N4 insulated gate AlGaN / GaN heterostructure field-effect transistor with regrown ohmic structure ", phys. stat. solidi (a) 203 (2006) 1861-1865 [0008]
- - J. Derluyn, S. Boeykens, K. Cheng, R. Vandersmissen, J. Das, W. Ruythooren, S. Degroote, M. R. Leys, M. Germain, and G. Borghs: „Improvement of AlGaN/GaN high electron mobility transistor structures by in-situ deposition of a Si3N4 layer”, J. Appl. Phys. 98 (2005) 54501 [0008] - J. Derluyn, S. Boeykens, K. Cheng, R. Vandersmissen, J. Das, W. Ruythooren, S. Degroote, MR Leys, M. Germain, and G. Borghs: "Improvement of AlGaN / GaN high electron mobility Transistor structures by in situ deposition of a Si3N4 layer ", J. Appl. Phys. 98 (2005) 54501 [0008]
- - Narihiko Maeda, Masanobu Hiroki, Noriyuki Watanabe, Yasuhiro Oda, Haruki Yokoyama, Takuma Yagi, Toshiki Makimoto, Takatomo Enoki, and Takashi Kobayashi, „Systematic Study of Insulator Deposition Effect (Si3N4, SiO2, AlN, and Al2O3) an Electrical Properties in AlGaN/GaN Heterostructures”, Jpn. J. Appl. Phys. 46 (2007) 547–554 [0008] - Narihiko Maeda, Masanobu Hiroki, Noriyuki Watanabe, Yasuhiro Oda, Haruki Yokoyama, Takuma Yagi, Toshiki Makimoto, Takatomo Enoki, and Takashi Kobayashi, "Systematic Study of Insulator Deposition Effect (Si3N4, SiO2, AlN, and Al2O3) on Electrical Properties in AlGaN / GaN Heterostructures ", Jpn. J. Appl. Phys. 46 (2007) 547-554 [0008]
Claims (26)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200810020793 DE102008020793A1 (en) | 2008-04-22 | 2008-04-22 | Semiconductor device, precursor and method of manufacture |
| PCT/EP2009/003350 WO2009130058A1 (en) | 2008-04-22 | 2009-04-22 | Method for producing a semiconductor device with an insulating layer applied in situ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200810020793 DE102008020793A1 (en) | 2008-04-22 | 2008-04-22 | Semiconductor device, precursor and method of manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102008020793A1 true DE102008020793A1 (en) | 2009-11-05 |
Family
ID=40852191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE200810020793 Withdrawn DE102008020793A1 (en) | 2008-04-22 | 2008-04-22 | Semiconductor device, precursor and method of manufacture |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE102008020793A1 (en) |
| WO (1) | WO2009130058A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6594719B1 (en) | 2000-04-19 | 2003-07-15 | Mobility Electronics Inc. | Extended cardbus/pc card controller with split-bridge ™technology |
| CN111223777B (en) * | 2018-11-26 | 2023-09-08 | 南通大学 | GaN-based HEMT device and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451548A (en) | 1994-03-23 | 1995-09-19 | At&T Corp. | Electron beam deposition of gallium oxide thin films using a single high purity crystal source |
| US5550089A (en) | 1994-03-23 | 1996-08-27 | Lucent Technologies Inc. | Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source. |
| DE69823450T2 (en) | 1997-10-10 | 2005-04-07 | Lucent Technologies Inc. | Device with an oxide layer on GaN and method for the production |
| US20060157729A1 (en) * | 2005-01-14 | 2006-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| DE112005001179T5 (en) * | 2004-05-22 | 2007-04-26 | Cree, Inc. | Improved dielectric passivation for semiconductor devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2454269C (en) * | 2001-07-24 | 2015-07-07 | Primit Parikh | Insulating gate algan/gan hemt |
| US7656010B2 (en) * | 2006-09-20 | 2010-02-02 | Panasonic Corporation | Semiconductor device |
-
2008
- 2008-04-22 DE DE200810020793 patent/DE102008020793A1/en not_active Withdrawn
-
2009
- 2009-04-22 WO PCT/EP2009/003350 patent/WO2009130058A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451548A (en) | 1994-03-23 | 1995-09-19 | At&T Corp. | Electron beam deposition of gallium oxide thin films using a single high purity crystal source |
| US5550089A (en) | 1994-03-23 | 1996-08-27 | Lucent Technologies Inc. | Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source. |
| DE69823450T2 (en) | 1997-10-10 | 2005-04-07 | Lucent Technologies Inc. | Device with an oxide layer on GaN and method for the production |
| DE112005001179T5 (en) * | 2004-05-22 | 2007-04-26 | Cree, Inc. | Improved dielectric passivation for semiconductor devices |
| US20060157729A1 (en) * | 2005-01-14 | 2006-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
Non-Patent Citations (4)
| Title |
|---|
| J. Derluyn, S. Boeykens, K. Cheng, R. Vandersmissen, J. Das, W. Ruythooren, S. Degroote, M. R. Leys, M. Germain, and G. Borghs: "Improvement of AlGaN/GaN high electron mobility transistor structures by in-situ deposition of a Si3N4 layer", J. Appl. Phys. 98 (2005) 54501 |
| Joh and J. A. del Alamo: "Mechanisms for Electrical Degradation of GaN HighElectron Mobility Transistors", IEDM 2006, San Francisco, Conference Digest, pp. 415-418 |
| Narihiko Maeda, Masanobu Hiroki, Noriyuki Watanabe, Yasuhiro Oda, Haruki Yokoyama, Takuma Yagi, Toshiki Makimoto, Takatomo Enoki, and Takashi Kobayashi, "Systematic Study of Insulator Deposition Effect (Si3N4, SiO2, AlN, and Al2O3) an Electrical Properties in AlGaN/GaN Heterostructures", Jpn. J. Appl. Phys. 46 (2007) 547-554 |
| Narihiko Maeda, Takashi Makimura, Takashi Maruyama, Chengxin Wang, Masanobu Hiroki, Haruki Yokoyama, Toshiki Makimoto, Takashi Kobayashi, Takatomo Enoki: "RF and DC characteristics in Al2O3/Si3N4 insulated-gate AlGaN/GaN heterostructure field-effect transistors with regrown ohmic structure", phys. stat. solidi (a) 203 (2006) 1861-1865 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009130058A1 (en) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102011000911B4 (en) | Nitride semiconductor device and method | |
| DE112004000136B4 (en) | Semiconductor devices | |
| DE112006001751B4 (en) | Power semiconductor device and method for manufacturing a semiconductor device | |
| EP1604390B1 (en) | Method for the production of stress-relaxed layer structure on a non-lattice adapted substrate and utilization of said layer system in electronic and/or optoelectronic components | |
| EP2465142B1 (en) | Semiconductor structure | |
| DE102013008512A1 (en) | Group III-nitride transistor with charge-inducing layer | |
| DE112010001557T5 (en) | Doping diffusion method on GaN buffer layers | |
| DE102014114635A1 (en) | Sidewall passivation for Hemt devices | |
| DE112007000626T5 (en) | Semiconductor field effect transistor and method of making the same | |
| DE102016114896B4 (en) | Semiconductor structure, HEMT structure and process for their manufacture | |
| DE102008013755A1 (en) | Cover layers containing aluminum nitride for nitride-based transistors and methods for their production | |
| DE102017119774B4 (en) | Semiconductor device and method of making the same | |
| DE102009018054A1 (en) | Lateral HEMT and method of making a lateral HEMT | |
| DE102014108625A1 (en) | GATE-STACK FOR SELF-INHIBITED COMPOUND TRANSISTOR | |
| DE112011103385T5 (en) | Semiconductor device and method of making the same | |
| DE112018003057T5 (en) | GAN TRANSISTOR IN ENRICHMENT MODE WITH SELECTIVE AND NON-SELECTIVE ETCH LAYERS FOR IMPROVED GAN SPACER THICKNESS | |
| DE112011103588T5 (en) | Semiconductor device and method for manufacturing the same | |
| DE102019004466A1 (en) | PROCESS FOR MAKING AN ELECTRONIC DEVICE, INCLUDING AN ACCESS AREA | |
| DE112011103772T5 (en) | Semiconductor device and method of making the same | |
| DE112011103675T5 (en) | Semiconductor device and manufacturing method thereof | |
| DE102004055038B4 (en) | Nitride semiconductor device and its manufacturing method | |
| DE102013202972B4 (en) | Enrichment operation of a GaN-HEMT device with a GATE spacer and method for its production | |
| DE102017103879B4 (en) | Semiconductor components with aluminum silicon nitride layers | |
| DE102006000482A1 (en) | Electronic device containing group III element nitride based semiconductors | |
| DE102008020793A1 (en) | Semiconductor device, precursor and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |