DE102013114367A1

DE102013114367A1 - Eine Schaltung, ein Verfahren und ein Synthesizer für das Generieren eines synthetisierten Signals mit einer wählbaren Frequenz

Info

Publication number: DE102013114367A1
Application number: DE102013114367.9A
Authority: DE
Inventors: Michael Bruennert; Andreas Menkhoff
Original assignee: Intel IP Corp
Current assignee: Intel Corp
Priority date: 2013-12-18
Filing date: 2013-12-18
Publication date: 2015-06-18
Anticipated expiration: 2033-12-19
Also published as: US20150171848A1; CN104734700B; DE102013114367B4; US9281811B2; CN104734700A

Abstract

Eine Schaltung (100; 200) für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals (220; 320) umfasst einen Verzögerungsgenerator (102), der dafür konfiguriert ist, einen ersten Zeitpunkt (350) zu identifizieren, wobei der erste Zeitpunkt (350) in Bezug auf eine Signalflanke (340) eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals (108) verzögert ist. Ein Verzögerungselement (104) ist dafür konfiguriert, eine Signalflanke (346) bereitzustellen, wobei die Signalflanke (346) in Bezug auf den ersten Zeitpunkt (350) dergestalt verzögert ist, dass die Signalflanke (350) zu einem zweiten, einer Signalflanke des synthetisierten Signals (220; 320) entsprechenden Zeitpunkt bereitgestellt wird.

Description

Technisches Gebiet
Beispiele betreffen Schaltungen, Verfahren und Synthesizer für das Generieren eines synthetisierten Signals mit einer wählbaren Frequenz.
Hintergrund der Erfindung
Eine Vielzahl von Anwendungen erfordern die Generierung eines Signals mit einer variablen Schwingungsfrequenz. So können beispielsweise mobile Telekommunikationsanwendungen die Verwendung von digital gesteuerten Oszillatoren (Digitally-Controlled Oscillators, DCOs) oder spannungsgesteuerten Oszillatoren (Voltage-Controlled Oscillators, VCOs) erfordern, um mehrere Frequenzbänder zu unterstützen. Ein Anwendungsfall für einen digital gesteuerten, genauen Synthesizer mit einer schnell wechselnden Ausgabefrequenz kann beispielsweise die Anwendung in leistungseffizienten polaren Modulatoren für bandbreitenintensive Drahtlosstandards sein, beispielsweise für mobile Telekommunikationsnetze des Typs Long Term Evolution (LTE, Langzeitentwicklung). Modulatoren oder Frequenzsynthesizer, die einen schnellen Wechsel der Ausgabefrequenz ermöglichen, können auf digital gesteuerten Oszillatoren basieren, so dass deren Steuerung in der digitalen Domäne erfolgen kann. Allerdings können herkömmliche Ansätze mit analogen Oszillatorsignalen schwerwiegende Kompromisse zwischen dem statischen und dem dynamischen Frequenzabstimmungsbereich, der maximalen Modulationsgeschwindigkeit, dem Phasenrauschen, der Leistung sowie der Bereichs- und Kreuzkopplung zwischen mehreren Pfaden nach sich ziehen. Demzufolge ist die Anwendbarkeit in fortschrittlichen Kommunikationssystemen, beispielsweise LTE mit Trägeraggregation, eingeschränkt. Es besteht daher unter Umständen der Wunsch, Schaltungen, Synthesizer und Verfahren für das Synthetisieren eines Signals mit einer wählbaren Frequenz mit verbesserten Eigenschaften bereitzustellen.
Kurze Beschreibung der Abbildungen
Einige Beispiele für Vorrichtungen und/oder Verfahren werden im Folgenden nur beispielhaft und unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, wobei Folgendes gilt:
zeigt ein Blockdiagramm einer beispielhaften Schaltung;
zeigt ein Blockdiagramm einer weiteren beispielhaften Schaltung;
zeigt ein Zeitablaufdiagramm zur Veranschaulichung des Betriebs einer beispielhaften Schaltung;
zeigt ein Zeitablaufdiagramm gemäß dem in gezeigten Beispiel;
zeigt ein Beispiel für eine Steuerungseinrichtung, die verwendet wird, um den Synthesizer aus zu steuern;
zeigt ein Beispiel für einen Synthesizer;
zeigt ein Beispiel für eine Schaltung in einem polaren Modulator;
zeigt ein weiteres Beispiel für einen Synthesizer;
zeigt das Zeitablaufdiagramm des beispielhaften Synthesizers aus ;
zeigt eine schematische Darstellung einer mobilen Telekommunikationsvorrichtung; und
zeigt ein Ablaufdiagramm eines beispielhaften Verfahrens für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals.
Ausführliche Beschreibung
Unter Bezugnahme auf die beigefügten Abbildungen, in denen einige Beispiele dargestellt sind, werden jetzt verschiedene Beispiele ausführlicher beschrieben. In den Abbildungen ist die Stärke der Linien, Schichten und/oder Regionen gegebenenfalls übertrieben dargestellt, um die Übersichtlichkeit zu verbessern.
Dementsprechend werden, auch wenn für weitere Beispiele verschiedene Modifikationen und alternative Formen möglich sind, einige Beispiele in den Abbildungen beispielhaft gezeigt und hier ausführlich beschrieben. An dieser Stelle sei jedoch angemerkt, dass nicht beabsichtigt ist, die Beispiele auf bestimmte hier offengelegte Formen zu beschränken; vielmehr decken weitere Beispiele alle Modifikationen, Äquivalente und Alternativen ab, die in den Schutzbereich dieser Offenlegung fallen. In der gesamten Beschreibung der Abbildungen verweisen gleiche Nummern auf gleiche oder ähnliche Elemente.
Wenn ein Element als „mit einem anderen Element verbunden” oder „an ein anderes Element gekoppelt” bezeichnet wird, ist dies so zu verstehen, dass dieses Element direkt mit dem anderen Element verbunden sein kann oder an das andere Element gekoppelt sein kann oder dass zwischengeschaltete Elemente vorhanden sein können. Im Gegensatz dazu, wenn ein Element als „direkt mit einem anderen Element verbunden” oder „direkt an ein anderes Element gekoppelt” bezeichnet wird, sind keine zwischengeschalteten Elemente vorhanden. Andere Wörter, die verwendet werden, um die Beziehung zwischen Elementen zu beschreiben, sollten in gleicher Weise interpretiert werden (z. B. „zwischen” im Gegensatz zu „direkt zwischen”, „benachbart” im Gegensatz zu „direkt benachbart” etc.).
Die in dieser Offenlegung verwendete Terminologie soll spezielle Beispiele beschreiben, sie soll jedoch nicht einschränkend auf weitere Beispiele wirken. Der Gebrauch der Einzahlformen „ein/einer/eines”, „einen/eine/eines” und „der/die/das” soll auch die Pluralformen einschließen, es sei denn, der Kontext verweist klar darauf, dass dies nicht der Fall ist. Ferner versteht es sich, dass die Begriffe „umfasst”, „umfassend”, „weist auf” und/oder „aufweisend”, wenn sie in dieser Offenlegung verwendet werden, das Vorhandensein von genannten Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder das Hinzufügen von einem oder mehreren anderen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen derselben ausschließen.
Sofern nicht anders definiert, haben alle in dieser Offenlegung verwendeten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) dieselbe Bedeutung wie sie von einem Durchschnittsfachmann auf diesem Gebiet der Technik, zu dem die Beispiele gehören, gemeinhin verstanden werden. Ferner versteht es sich, dass die Begriffe, z. B. diejenigen, die in gängigen Wörterbüchern definiert sind, so zu interpretieren sind, dass sie eine Bedeutung haben, die mit ihrer Bedeutung in dem Kontext der relevanten Materie übereinstimmt und nicht in einem idealisierten oder übermäßig formellen Sinn interpretiert werden, sofern dies in dieser Offenlegung nicht ausdrücklich so definiert ist.
Einige Beispiele einer Schaltung für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals umfassen einen Verzögerungsgenerator, der dafür konfiguriert ist, einen ersten Zeitpunkt zu identifizieren, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist. Ein Verzögerungselement ist dafür konfiguriert, eine zweite Signalflanke bereitzustellen, wobei die zweite Signalflanke in Bezug auf den ersten Zeitpunkt dergestalt verzögert ist, dass die zweite Signalflanke zu einem zweiten Zeitpunkt bereitgestellt wird, der einer dritten Signalflanke des synthetisierten Signals entspricht. Die Beispiele können ein synthetisiertes Signal bereitstellen, welches mit einer wählbaren Frequenz schwingt, die einen hohen Dynamikbereich und einen hohen Bereich möglicher Ausgabefrequenzen aufweist sowie die Fähigkeit, sehr hohe Frequenzwechsel pro Zeiteinheit durchzuführen. Dies kann darauf zurückzuführen sein, dass die zweite Signalflanke, welche einer Signalflanke des Synthesizersignals entspricht, von einem Taktsignal abgeleitet wird, das mit Hilfe von zwei nachfolgenden Verzögerungen mit einer vorgegebenen Taktfrequenz schwingt. Dies kann beispielsweise die Möglichkeit bieten, die Generierung einer Grobverzögerung mit einer geringeren Zeitauflösung und die Generierung einer Feinverzögerung mit einer höheren Zeitauflösung zu kombinieren. Während die Grobverzögerung die Möglichkeit bieten kann, die Frequenz des generierten synthetisierten Signals zwischen zwei nachfolgenden Schwingungen oder Zykluszeiten deutlich zu ändern, kann die Feinverzögerung gleichzeitig für eine hohe Genauigkeit der Frequenz oder der Signalflanken des synthetisierten Signals sorgen. zeigt eine schematische Darstellung einer beispielhaften Schaltung mit Hilfe eines Blockdiagramms.
Die Schaltung 100 für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals umfasst einen Verzögerungsgenerator 102 und ein Verzögerungselement 104. Der Verzögerungsgenerator 102 ist dafür konfiguriert, einen ersten Zeitpunkt zu identifizieren, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals 108 verzögert ist. Das Verzögerungselement 104 ist dafür konfiguriert, eine zweite Signalflanke 106 bereitzustellen, wobei die zweite Signalflanke 106 in Bezug auf den ersten Zeitpunkt dergestalt verzögert ist, dass die zweite Signalflanke 106 zu einem zweiten Zeitpunkt bereitgestellt wird, der einer dritten Signalflanke des synthetisierten Signals entspricht. Die zweite Signalflanke 106 kann direkt als Signalflanke in dem synthetisierten Signal verwendet werden, d. h., die dritte Signalflanke kann mit der zweiten Signalflanke identisch sein. Bei der zweiten Signalflanke kann es sich um eine fallende Flanke oder eine steigende Flanke eines digitalen Signals oder um einen fallenden Abschnitt oder um einen steigenden Abschnitt einer kontinuierlichen Wellenform eines synthetisierten Analogsignals handeln.
Gemäß anderen Beispielen ist der Verzögerungsgenerator 102 dafür konfiguriert, eine Grobverzögerung zu ermöglichen. Gemäß einigen Beispielen wird dies erzielt, indem der Verzögerungsgenerator 102 dergestalt konfiguriert wird, dass er eine bestimmte Signalflanke des Taktsignals 108 zu dem ersten Zeitpunkt mit einer vorgegebenen Zeitauflösung auswählt. Die Zeitauflösung gibt eine Minimalzeit zwischen zwei nachfolgenden wählbaren Flanken an. So kann beispielsweise eine Zeitauflösung einer Hälfte der Zykluszeit des Taktsignals 108 entsprechen, so dass jede der aufeinanderfolgenden steigenden oder fallenden Flanken des Taktsignals 108 ausgewählt werden kann. Gemäß weiteren Beispielen kann die Zeitauflösung jedoch geringer sein. So kann die Zeitauflösung beispielsweise einer kompletten Zykluszeit entsprechen, so dass nachfolgende steigende Flanken oder nachfolgende fallende Flanken ausgewählt werden können. Das Verzögerungselement 104 ist dafür konfiguriert, die zweite Signalflanke 106 dergestalt bereitzustellen, dass die zweite Signalflanke 106 in Bezug auf die ausgewählte Signalflanke wie durch den Verzögerungsgenerator 102 bereitgestellt oder bestimmt verzögert ist. Das Verzögerungselement 104 kann dafür konfiguriert sein, eine feine Zeitauflösung zu ermöglichen, so dass eine maximale Verzögerungsschwankung des Verzögerungselements der vorgegebenen Zeitauflösung des Verzögerungsgenerators 102 entsprechen kann. Gemäß einem solchen Beispiel können die Signalflanken 106 zu einer beliebigen Zeit mit einer Zeitauflösung bereitgestellt werden, wie sie durch die feine Zeitauflösung des Verzögerungselements 104 gegeben ist.
Das Verzögerungselement 104 kann eine maximale Verzögerungsschwankung abdecken, welche der vorgegebenen Zeitauflösung des Verzögerungsgenerators 102 entspricht. Das Element kann so mit hoher Genauigkeit und vergleichsweise geringen Kosten hinsichtlich Bereich und Leistungsaufnahme implementiert werden. Gemäß weiteren Beispielen kann die maximale Verzögerungsschwankung des Verzögerungselements 104 größer sein als die vorgegebene Zeitauflösung des Verzögerungsgenerators 102. Dies kann es beispielsweise möglich machen, bestehende Schaltungen oder Verzögerungselemente 104 in mehreren Implementierungen von Schaltungen 100 zu verwenden.
Gemäß weiteren Beispielen ist der Verzögerungsgenerator 102 dafür konfiguriert, die feine Zeitauflösung dahingehend zu ermöglichen, dass der Verzögerungsgenerator 102 dafür konfiguriert ist, ein verzögertes Taktsignal bereitzustellen, wobei das verzögerte Taktsignal in Bezug auf das Taktsignal 108 dergestalt verzögert ist, dass eine verzögerte Signalflanke des verzögerten Taktsignals zu dem ersten Zeitpunkt nach der ersten Signalflanke auftritt. Dementsprechend ist das Verzögerungselement 104 dafür konfiguriert, die zweite Signalflanke des verzögerten Taktsignals zu dem Zeitpunkt auszuwählen, welcher der dritten Signalflanke des synthetisierten Signals mit einer vorgegebenen Zeitauflösung entspricht, was eine Minimalzeit zwischen zwei nachfolgenden wählbaren Flanken anzeigt. Der Verzögerungsgenerator 102 kann beispielsweise eine verzögerte Kopie des Taktsignals 108 generieren, so dass das verzögerte Taktsignal ebenfalls mit der vorgegebenen Taktfrequenz des Taktsignals 108 schwingt.
zeigt ein spezielles Beispiel einer Schaltung 200, bei der der Verzögerungsgenerator als ein Multi-Modulus-Teiler 202 implementiert ist und bei der das Verzögerungselement als digital gesteuerte Verzögerung 204 implementiert ist. Der Betrieb des Verzögerungsgenerators oder eines Multi-Modulus-Teilers 202 wird mit Hilfe eines Zeitidentifizierungssignals 206 gesteuert, und der Betrieb des Verzögerungselements oder der digital gesteuerten Verzögerung 204 wird durch ein Verzögerungssteuersignal 208 gesteuert. Die Generierung des Zeitidentifizierungssignals 206 und des Verzögerungssteuersignals 208 werden in der nachfolgenden Beschreibung der und zur Veranschaulichung von Beispielen für Steuerungseinrichtungen zum Steuern einer Schaltung ausführlich beschrieben.
Die Schaltung 200 arbeitet auf Basis eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals 108. Gesteuert durch das Zeitidentifizierungssignal 206 dient der Multi-Modulus-Teiler 202 als Verzögerungsgenerator und wählt zu dem ersten Zeitpunkt eine bestimmte Signalflanke des Taktsignals 108 aus. Der erste Zeitpunkt wird wie durch das Zeitidentifizierungssignal 206 angegeben durch Division der Frequenz des Taktsignals 108 bestimmt. Der Multi-Modulus-Teiler 202 generiert oder wählt eine bestimmte Signalflanke 210 zu dem ersten Zeitpunkt, der als Eingabe für die als Verzögerungselement dienende digital gesteuerte Verzögerung 204 dient. Die gewählte Signalflanke wird durch die digital gesteuerte Verzögerung 204 verzögert, um die zweite Signalflanke 106 des synthetisierten Signals zu einem zweiten Zeitpunkt bereitzustellen, wobei der zweite Zeitpunkt in Bezug auf den ersten Zeitpunkt um einen Wert verzögert ist, der durch das Verzögerungssteuersignal 208 angegeben wird. Je nach spezieller Implementierung kann die zweite Signalflanke 106 direkt als (dritte) Signalflanke in dem synthetisierten Signal verwendet werden, oder weitere Elemente können durch die zweite Signalflanke 106 ausgelöst werden, um letztendlich Signalflanken in dem synthetisierten Signal bereitzustellen. Als ein besonderes Beispiel für den letztgenannten Fall zeigt einen Flankenkombinierer 210, der dazu dienen kann, steigende und fallende Flanken für nachfolgende Vorkommnisse von zweiten Signalflanken 106 zu generieren, die durch das Verzögerungselement 104 bereitgestellt werden. Daher kann der Flankenkombinierer 210 dazu dienen, nachfolgende steigende und fallende dritte Signalflanken bereitzustellen, um ein synthetisiertes Signal 220 mit steigenden sowie fallenden Flanken auch dann bereitzustellen, wenn der Flankenkombinierer 210 nur steigende Flanken als Auslöser empfängt.
zeigt optionale weitere Komponenten einer weiteren beispielhaften Schaltung als gestrichelte Linien. Weitere Beispiele können einen weiteren Multi-Modulus-Teiler 232 als weiteren Verzögerungsgenerator umfassen sowie eine weitere digital gesteuerte Verzögerung 234 als weiteres Verzögerungselement. Der weitere Verzögerungsgenerator und das weitere Verzögerungselement können verwendet werden, um Signalflanken 236 bereitzustellen, die fallenden Flanken des synthetisierten Signals 220 entsprechen, während der Verzögerungsgenerator und das Verzögerungselement eine Signalflanke 206 bereitstellen können, die einer steigenden Flanke des synthetisierten Signals entspricht. Das heißt, gemäß einigen Beispielen werden die steigenden Signalflanken des synthetisierten Signals durch ein erstes Paar aus einem Verzögerungsgenerator und einem Verzögerungselement bereitgestellt, während die fallenden Signalflanken durch ein zweites Paar aus einem Verzögerungsgenerator und einem Verzögerungselement bereitgestellt werden. Dies kann es beispielsweise möglich machen, die Zeitauflösung der Schaltung zu erhöhen und Ausgabefrequenzen des synthetisierten Signals zu ermöglichen, die so hoch wie oder sogar höher sind als die Frequenz des Taktsignals 108. In einem solchen Beispiel kann der Flankenkombinierer 210 beispielsweise dazu dienen, bei Auftreten der Signalflanke 106 eine steigende Flanke des synthetisierten Signals 220 bereitzustellen, während bei Auftreten der Signalflanke 236 eine fallende Flanke des synthetisierten Signals 220 bereitgestellt werden kann.
Gemäß der speziellen Implementierung aus wird die Bestimmung des Zeitangabesignals 206 und des Verzögerungssteuersignals 208 mit der Frequenz des synthetisierten Signals 220 durchgeführt und daher typischerweise mit einer geringeren Rate als der durch das Taktsignal 108 bereitgestellten Rate. Dies kann dazu dienen, Energie zu sparen, wenn die entsprechenden Berechnungen in Abhängigkeit von der niedrigeren Rate des synthetisierten Signals 220 durchgeführt werden. Zu diesem Zweck zeigt des Weiteren ein Beispiel einer Ratenumwandlungsschaltung 240, die dazu dient, das Zeitangabesignal 206 und das Verzögerungssteuersignal 208 mit einer Rate zu empfangen, wie sie durch das synthetisierte Signal bestimmt wird, und die jeweiligen Signale zu einer geeigneten Zeit mit einer durch das Taktsignal 108 bestimmten Rate auszugeben, damit es möglich ist, den Verzögerungsgenerator und das Verzögerungselement mit den Raten des Taktsignals 108 zu betreiben.
Unter der Annahme, dass eine Steuerungseinrichtung 242 das Zeitangabesignal 206 und das Verzögerungssteuersignal 208 mit einer Rate aktualisiert oder bestimmt, die der wählbaren Frequenz 244 des synthetisierten Signals 220 entspricht, werden die besagten Signale 206 und 208 bei jedem Taktzyklus des synthetisierten Signals 220 für den Eingang eines FIFO-Puffers 246 (First In First Out) bereitgestellt. Zu diesem Zweck wird mit Hilfe einer Rückmeldeverbindung 219 eine Rückmeldung des synthetisierten Signals 220 für einen Eingang der Steuerungseinrichtung 242 und des FIFO-Puffers 246 bereitgestellt. Der FIFO-Puffer 246 wird mit einer durch das Taktsignal 108 bestimmten Rate ausgelesen, um das Zeitangabesignal 206 und das Verzögerungssteuersignal 208 für den Verzögerungsgenerator und das Verzögerungselement über eine hochratige Steuerungseinrichtung 248 mit einer Rate bereitzustellen, wie sie durch das Taktsignal 108 bestimmt wird, damit eine Anwendung in der Taktdomäne des mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals 108 möglich ist. Man kann den FIFO-Puffer 246 bei Anlauf mit einem Startwert für jedes Zeitangabesignal 206 und das Verzögerungssteuersignal 208 initialisieren, um die Generierung eines ersten Taktsignals des synthetisierten Signals sicherzustellen, was wiederum die Steuerungseinrichtung 242 veranlasst, ein erstes Paar aus Zeitangabesignal 206 und Verzögerungssteuersignal 208 in Abhängigkeit von der wählbaren Frequenz bereitzustellen. Stattdessen kann ein Auslöser für die Steuerungseinrichtung 242 durch beliebige andere Mittel bereitgestellt werden.
Mit anderen Worten liefert ein Beispiel für einen auf Digital-zu-Zeit-Umwandlung basierenden Frequenzsynthesizer 200. Ein hoher, konstanter Frequenztakt tritt in einen Multi-Modulus-Teiler 202 (MMD) ein, welcher das Taktsignal 108 um ein variables Verhältnis herunterteilt. Eine Leitung für eine digital gesteuerte Verzögerung 204 (Digitally-Controlled Delay, DCD) verschiebt die Flanken der MMD-Ausgabe in einem fein quantisierten Raster. Der Verzögerungsbereich der digital gesteuerten Verzögerung 204 kann genau eine (oder ein ganzzahliges Mehrfaches einer) Periode des eingehenden Taktsignals 108 mit fester Frequenz umfassen. Der MMD 202 und die DCD 204 ermöglichen zusammen das Generieren von Flanken zu beliebigen Zeiten innerhalb des durch die Zeitauflösung der digital gesteuerten Verzögerung 204 bereitgestellten quantifizierten Rasters. Für die steigende und die fallende Flanke des gewünschten Ausgabetakts muss eine Flanke durch die MMD/DCD-Kombination generiert werden. In Abhängigkeit von den Wahlmöglichkeiten der jeweiligen Architektur werden eine, zwei oder mehr Ketten verwendet. Ein Flankenkombinierer 210 konvertiert die durch die eine oder zwei MMD/DCD-Ketten bereitgestellten Flanken in einen Takt mit einem geeigneten Arbeitszyklus.
Da der MMD 202 und die DCD 204 auf Basis der Eingabetaktfrequenz arbeiten, müssen ihre Konfigurationsinformationen (Teilerverhältnis, Verzögerung) für diesen Takt synchron bereitgestellt werden. Das gewünschte Ausgabefrequenzwort kann jedoch nur bei jedem Ausgabetaktzyklus aktualisiert werden und wird daher synchron zum Ausgabetakt bereitgestellt. Mit beiden Takten arbeitende Steuerschaltungen konvertieren die angeforderte Frequenz in Einstellungen des Teilers und der digitalen Verzögerungskette. Es existieren zwei beispielhafte Lösungen, von denen eine den größten Teil der Berechnungen mit einer hohen Rate durchführt und eine andere die Berechnungen mit der niedrigen Rate durchführt. Typischerweise ist eine Synchronisierungsstufe erforderlich, um beide Taktdomänen abzugleichen. Im allgemeingültigsten Fall handelt es sich hierbei um einen FIFO-Puffer 246, in speziellen Fällen kann eine einfachere Schaltung verwendet werden, wobei die Vorteile der bekannten Phasenrelation zwischen Eingabetakt und Ausgabetakt genutzt werden.
Während die Komponenten einer Schaltung 200 in einem Blockdiagramm zeigt, zeigt ein Beispiel für die Signale, die in einer Schaltung auftreten. Die erste Reihe 303 zeigt das Taktsignal 108, das mit einer in der zweiten Reihe dargestellten vorgegebenen Taktfrequenz schwingt. In dem speziellen Beispiel wird davon ausgegangen, dass das Taktsignal eine Frequenz von 5 GHz aufweist, so dass eine Zykluszeit eines vollständigen Zyklus des Taktsignals 200 Pikosekunden (ps) entspricht, wie in der ersten Reihe 302 der Darstellung in zu sehen ist. Die dritte Reihe 304 zeigt die gewünschte Zykluszeit für das synthetisierte Signal und die vierte Reihe 306 zeigt die entsprechende Ausgabefrequenz in der Einheit GHz. Die fünfte Reihe 308 zeigt den ganzzahligen Faktor, der durch den Multi-Modulus-Teiler 202 wie durch das Zeitangabesignal 206 angegeben anzuwenden ist und daher eine spezielle Implementierung eines Zeitangabesignals 206. Die siebte Reihe 312 liefert die zusätzliche Verzögerungszeit als ein Verzögerungssteuersignal 208 in der Einheit Pikosekunden, wobei diese Verzögerungszeit erforderlich ist, um die gewünschte Ausgabefrequenz zu erzielen, und verwendet wird, um die digital gesteuerte Verzögerung 204 aus zu steuern. Die achte Reihe 320 zeigt das synthetisierte Signal 220, wie es durch eine Schaltung 200 aus bereitgestellt wird.
Wie vorstehend erörtert sorgt der Verzögerungsgenerator oder der Multi-Modulus-Teiler 202 aus dem Beispiel in für die grobe Zeitauflösung, während das Verzögerungselement 204 für die feine Zeitauflösung sorgt. Die nachfolgende Beschreibung konzentriert sich auf die Generierung einer ersten Zykluszeit 330 für das synthetisierte Signal, da die nachfolgenden Zykluszeiten und die damit verbundenen Signalkomponenten entsprechend generiert werden. Wie in der dritten Reihe 304 zu sehen ist, beträgt die gewünschte Zykluszeit des synthetisierten Signals im ersten Zyklus 330 750 ps, während der Eingabetakt mit einer Zykluszeit von 200 ps schwingt. Eine fallende Flanke in dem synthetisierten Signal 220 soll 375 ps nach dem Auftreten einer Signalflanke 340 des synthetisierten Signals 220 bereitgestellt werden, was mit einer ersten Signalflanke des Taktsignals 108 zusammenfällt, während eine steigende oder zweite Flanke 750 ps nach Auftreten der besagten ersten Signalflanke 340 bereitgestellt wird. Unter der Annahme, dass die vorgegebene Zeitauflösung des Verzögerungsgenerators oder des Multi-Modulus-Teilers 202 eine Zykluszeit des Taktsignals 108 ausmacht, muss die Gesamtverzögerung bis zum Auftreten der fallenden Flanke 346 des synthetisierten Signals 320 in eine Zykluszeit des Taktsignals 108 für den Multi-Modulus-Teiler 202 und in zusätzliche 175 ps für die digital gesteuerte Verzögerung 204 geteilt werden, was in den letzten drei Reihen der dargestellt ist. Zu diesem Zweck identifiziert der Verzögerungsgenerator 202 den ersten Zeitpunkt 350 nach 200 ps mit Hilfe des Auftretens oder der Ausgabe einer steigenden Flanke eines Taktsignals nach 200 ps. Dies wird durch ein Zeitangabesignal 308 erzielt, welches die Teilung des Taktsignals 108 durch eins angibt. Des Weiteren kann das Verzögerungssteuersignal 312 betrieben werden, um die digital gesteuerte Verzögerung 204 so zu steuern, dass eine weitere Verzögerung um 175 ps eingeführt wird, so dass eine Signalflanke 346 zu einem zweiten Zeitpunkt bereitgestellt wird, der einer dritten Signalflanke des synthetisierten Signals entspricht. Die digital gesteuerte Verzögerung 204 kann eine steigende Flanke bereitstellen, welche mit Hilfe des Flankenkombinierers 210 in eine fallende Flanke umgewandelt wird, oder die digital gesteuerte Verzögerung 204 kann eine fallende Flanke bereitstellen, welche direkt als synthetisiertes Signal zu verwenden ist.
Die nächste Signalflanke für die Generierung des synthetisierten Signals 220 soll nach weiteren 375 ps oder 750 ps nach Auftreten der Signalflanke 340 des Taktsignals 108 bereitgestellt werden. Mit einer gegebenen Zeitauflösung des Verzögerungsgenerators erfolgt der nächste durch den Verzögerungsgenerator identifizierte Zeitpunkt zwei Zyklen nach der Angabe des Zeitpunkts, welcher der fallenden Flanke 346 des synthetisierten Signals entspricht. Zu diesem Zweck identifiziert der Verzögerungsgenerator einen weiteren Zeitpunkt 352 zwei Taktzyklen des Taktsignals 108 nach dem ersten Zeitpunkt 350. Um die steigende Flanke des vorliegenden Zyklus 330 des synthetisierten Signals 220 bei 750 ps bereitstellen zu können, stellt das Verzögerungselement eine Signalflanke 356 bereit, 150 ps nach dem durch den Verzögerungsgenerator oder den Multi-Modulus-Teiler 202 angegebenen ersten Zeitpunkt 352.
Mit anderen Worten zeigt den Zeitablauf basierend auf der Annahme, dass der Eingabetakt des Taktsignals 108 mit 5 GHz arbeitet, bei einer Taktperiode von 200 ps (erste und zweite Reihe). Der Ausgabetakt würde moduliert, um die Periode 750 ps, 1100 ps und 850 ps zu implementieren (dritte und vierte Reihe). Daher muss die Schaltung steigende Taktflanken zu den Zeiten 750 ps, 750 ps + 1100 ps = 1850 ps und 850 ps + 1100 ps + 850 ps = 2700 ps generieren. In ähnlicher Weise müssen fallende Taktflanken zu den Zeiten 375 ps, 1300 ps, 2275 ps (letzte Reihe) generiert werden. Anhand dieser Zeiten kann man die nächstgelegenen Eingabetaktflanken finden (6. Reihe) und durch deren Abstand die Folge von MMD-Teilerwerten (5. Reihe). Ausgehend von den nächstgelegenen Eingabetaktflanken, die von dem Multi-Modulus-Teiler generiert werden, addiert die digital gesteuerte Verzögerung die erforderliche Verschiebung zu den angeforderten Ausgabeflankenorten. In dem Zeitablaufdiagramm wird davon ausgegangen, dass eine einzelne Kette aus Verzögerungsgenerator (MMD) und Verzögerungselement (DCD) dafür verwendet wird, steigende und fallende Ausgabetaktflanken zu generieren.
Während bei den Darstellungen in den und davon ausgegangen wird, dass geeignete Steuersignale, d. h. ein Zeitangabesignal und ein Verzögerungssteuersignal, vorliegen oder zuvor abgeleitet worden sind, zeigen die Darstellungen in den und genauer, wie solche Steuersignale zum Steuern der Schaltung abgeleitet werden können. In dieser Hinsicht werden die und nachfolgend zusammen als Beispiel für eine Steuerungseinrichtung zum Steuern einer Schaltung für das Generieren eines synthetisierten Signals beschrieben. Die Ausgabefrequenz und die Ausgabeperiode für das synthetisierte Signal sind identisch für die Darstellung in . Allerdings können in digital implementierten Beispielen die Berechnungen und Mengen für das Zeitangabesignal und das Verzögerungssteuersignal in Einheiten oder Begriffen von Taktsignalen oder Frequenzen des Taktsignals 108 erforderlich sein oder berechnet werden. Daher wird die dritte Reihe 306, welche die Folge von angeforderten Ausgabefrequenzen oder Ausgabeperiodenzeiten in angibt, mit der vorgegebenen Frequenz auf die Frequenz des Taktsignals 108 normalisiert, und auch die Verzögerungszeiten für das Verzögerungselement werden auf eine Eingabetaktperiode des Taktsignals 108 normalisiert. Da die Periode der Kehrwert der Frequenz ist, kann das Verhältnis zwischen den Ausgabeperioden und den Zykluszeiten des Taktsignals 108 auch als Verhältnis zwischen der Frequenz des Taktsignals 108 und der gewünschten unmittelbaren Ausgabefrequenz des Synthesizersignals angegeben werden. Mit anderen Worten kann die gewünschte Ausgabefrequenz auch in Einheiten der Frequenz des Taktsignals 108 angegeben werden.
Der erste vollständige Zyklus 330 des synthetisierten Signals entspricht dem 15/4-Fachen der Zykluszeit des Taktsignals 108. Ausgehend von der Annahme, dass jede der steigenden oder fallenden Flanken des synthetisierten Signals durch eine einzelne Kette aus einem Verzögerungsgenerator 202 und einem Verzögerungselement 204 bereitgestellt werden soll, müsste eine Signalflanke 346 des synthetisierten Signals mit der halben Zykluszeit, d. h. mit dem 15/8-Fachen der Zykluszeit des Taktsignals 108, bereitgestellt werden, was in Reihe 402 dargestellt ist. zeigt eine mögliche Implementierung einer Steuerungseinrichtung 500 für das Generieren von einigen der in dargestellten Signale. Die Steuerungseinrichtung empfängt das in Reihe 402 angegebene Verhältnis als Eingangssignal 510. Der Bruch 15/8 für die erste Halbperiode oder Halbzykluszeit des synthetisierten Signals ist größer als 1 und kann in seinen ganzzahligen Teil 511a, der den Bruchteil der Gesamtverzögerung für die grobe Zeitauflösung des Verzögerungsgenerators 102 angibt, und einen Bruchrest 511b von 7/8 Zykluszeiten geteilt werden. Der in Reihe 406 von dargestellte Bruchrest trägt zum Verzögerungssteuersignal bei und zu der Verzögerungszeit, die durch das Verzögerungselement 104 eingeführt werden soll, bei dem es sich in diesem speziellen Beispiel um die digital gesteuerte Verzögerung 204 handelt. Wie bereits in gezeigt wird die durch das Verzögerungselement bereitgestellte Signalflanke 346 durch Identifikation des ersten Zeitpunkts 350 mit Hilfe des Verzögerungsgenerators und durch die Einbeziehung einer zusätzlichen Verzögerung 410 von 7/8 Zykluszeiten mit Hilfe des Verzögerungselements 104 generiert. Die durch das Verzögerungselement 104 bereitgestellte Signalflanke 346 entspricht einer fallenden Signalflanke des synthetisierten Signals.
Mit anderen Worten ist der Verzögerungsgenerator 102 dafür konfiguriert, den ersten Zeitpunkt 350 dergestalt zu identifizieren, dass dieser Zeitpunkt einer ganzzahligen Anzahl von Flanken des Taktsignals 108 nach der ersten Signalflanke 340 des Taktsignals entspricht. Die ganzzahlige Anzahl wird bestimmt, indem ein ganzzahliges Ergebnis sowie ein akkumulierter Rest einer euklidischen Division eines Frequenzwerts, welcher der Zeitauflösung des Verzögerungsgenerators entspricht, durch eine der wählbaren Frequenz entsprechende Signalfrequenz verwendet wird. Gemäß einigen Beispielen handelt es sich bei der Signalfrequenz um die wählbare Frequenz. Gemäß weiteren Ausführungsformen beträgt die Signalfrequenz das Doppelte der wählbaren Frequenz, sodass steigende und fallende Flanken des synthetisierten Signals mit Hilfe des Verzögerungsgenerators bestimmt werden können. Der in Reihe 412 angegebene akkumulierte Rest wird durch Integrieren des in Reihe 406 gegebenen Restes der euklidischen Division bestimmt. Für die erste Halbperiode in ist das ganzzahlige Ergebnis der euklidischen Division gleich eins. Des Weiteren beträgt der Bruchrest oder der Rest der euklidischen Division 7/8. Der akkumulierte Rest wird in der 7. Reihe 412 des Zeitablaufdiagramms aus angegeben. Der akkumulierte Rest wird bestimmt, indem der Rest der euklidischen Division für alle Halbperioden oder Signalflanken integriert wird, die für das zu synthetisierende Signal zu bestimmen sind. Für die erste Halbperiode wählt der Verzögerungsgenerator oder der Multi-Modulus-Teiler 202 die erste steigende Flanke des Taktsignals 108 nach dem Auftreten der Signalflanke 340 des Taktsignals 108 aus. Die durch das Verzögerungselement 104 eingeführte zusätzliche Verzögerung entspricht dem akkumulierten Rest und somit dem 7/8-Fachen der Zykluszeit des Taktsignals 108.
Für die zweite Halbperiode stellt die euklidische Division dieselben Ergebnisse bereit wie für die erste Halbperiode. Allerdings würde der akkumulierte Rest den Wert eins übersteigen und potenziell 14/8 ausmachen. Das heißt, das Verzögerungselement 104 müsste eine Verzögerung einführen, die größer ist als die vorgegebene Zeitauflösung des Verzögerungsgenerators 102. Um ein Ansteigen der Verzögerungszeiten für das Verzögerungselement zu vermeiden, kann die maximale Verzögerungsschwankung des Verzögerungselements 104 beschränkt werden, beispielsweise auf die vorgegebene Zeitauflösung des Verzögerungsgenerators. Um dies zu erzielen, kann der integrierte Rest um eins vermindert werden, sobald der integrierte Rest größer als eins ist, so dass die entsprechende Verzögerung mit Hilfe des Verzögerungsgenerators einbezogen wird anstatt mit Hilfe des Verzögerungselements. In dem speziellen Beispiel aus wird der akkumulierte Rest in Reihe 412 um eins vermindert, so dass der Wert dieses akkumulierten Restes 6/8 entspricht, während die zusätzliche vollständige Zykluszeit, die der vorgegebenen Zeitauflösung des Verzögerungsgenerators entspricht, zusätzlich in die Verzögerung des Verzögerungsgenerators einbezogen wird. In dem speziellen Beispiel kann ein Überlauffaktor, wie in Reihe 414 dargestellt, zu jeder Halbperiode oder Zykluszeit des synthetisierten Signals bereitgestellt werden, wenn der akkumulierte Rest 412 ansonsten eins überschreiten würde. Gleichzeitig wird das ganzzahlige Ergebnis der euklidischen Division um eins erhöht, um ein Zeitangabesignal 206 bereitzustellen, das die Anzahl von Zyklen des Taktsignals 108 angibt, die erfolgen müssen, bevor eine weitere Verzögerung von 6/8 Taktperioden an den ersten durch den Verzögerungsgenerator angegebenen Zeitpunkt angehängt wird. Auf diese Weise wird eine steigende Signalflanke 356 des synthetisierten Signals zu einem entsprechenden Zeitpunkt bereitgestellt.
Wenn die vorstehend beschriebenen Berechnungen für die nächste Zykluszeit des synthetisierten Signals und alle nachfolgenden Zykluszeiten wiederholt werden, kann ein synthetisiertes Signal auf Basis des Taktsignals 108 bereitgestellt werden, welches einen hohen Dynamikbereich, eine hohe Zeitauflösung aufweisen kann, während die Generierung dieses Signals unter Umständen einen kleinen Halbleiterbereich belegt und wenig Leistung verbraucht.
Mit anderen Worten zeigt , dass die Folge von angeforderten Ausgabeperiodezeiten auf die Eingabetaktperiode (3. Reihe 306) normalisiert wird und die DCD-Verzögerung auf eine Eingabetaktperiode (12. Reihe 312) normalisiert wird. Da eine einzelne MMD-DCD-Kette für das Generieren der steigenden und fallenden Ausgabetaktflanken in verwendet wird, wird das Verhältnis halbiert, um die Differenz von steigend zu fallend und von fallend zu steigend zu zählen anstatt von den Flanken steigend-steigend oder fallend-fallend (4. Reihe 402). Dieses Verhältnis zwischen der ausgegebenen Halbperiode und der Eingabetaktperiode ist größer als 1 und kann in seinen ganzzahligen Teil (5. Reihe, Grobverzögerung 404) und den Bruchrest (6. Reihe, Feinverzögerung 406) geteilt werden. Der ganzzahlige Teil dieses Teilungsverhältnisses bezieht sich auf den MMD-Wert, d. h. auf den ganzzahligen Wert, der das Teilungsverhältnis für den MMD liefert. Allerdings kann sich der Bruchteil summieren und von Zeit zu Zeit ein Erhöhen des Teilerverhältnisses um 1 erforderlich machen. Um dies zu berücksichtigen, wird der Bruchrest des Verhältnisses in einem Integrator (7. Reihe 412) summiert, welcher einen Umbruch bei 1 vornimmt. D. h. der Integrator startet bei 0, addiert den ersten Bruchwert von 7/8. Beim Addieren der nächsten 7/8 lautet das Ergebnis 14/8, was einen Überlauf darstellt. Der Umbruch bei 1 ergibt einen Integratorstatus von 6/8 und den Überlauf. Wenn man 1 im Falle des Integratorüberlaufs (8. Reihe 414) zu dem Grobverhältnis addiert, erhält man den Teilerwert für den MMD (9. Reihe 416). Der Integratorwert entspricht der Eingabe der DCD. Das Grobverhältnis und der Integratorwert müssen von der Ausgabetaktdomäne aus (9. u. 7. Reihe 416, 412) in die Eingabetaktdomäne (10. u. 12. Reihe) synchronisiert werden, wenn die Berechnungen des ganzzahligen Ergebnisses und des akkumulierten Restes mit einer der wählbaren Frequenz entsprechenden Rate aktualisiert werden
zeigt ein Beispiel einer Steuerungseinrichtung 500 für das Steuern einer Schaltung 200 zum Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals gemäß . Die Steuerungseinrichtung 500 umfasst einen Zeitangabesignal-Kalkulator 502, der betrieben werden kann, um ein Zeitangabesignal 416 bereitzustellen, das einen Zeitpunkt angibt, der in Bezug auf eine Signalflanke eines Taktsignals der Schaltung 200 verzögert ist, und einen Verzögerungssignalgenerator 504, der betrieben werden kann, um ein Verzögerungssteuersignal 412 bereitzustellen, wobei das Verzögerungssteuersignal eine Verzögerungszeit angibt. Ein Verhältnis 510 (R) zwischen der gewünschten Periode des synthetisierten Signals und der Periode des Taktsignals 108 (oder zwischen der vorgegebenen Taktfrequenz und der gewünschten Momentanfrequenz des synthetisierten Signals) ist als Binärzahl gegeben, welche m_i Bits zum Beschreiben des ganzzahligen Teils des Verhältnisses aufweist und m_f Bits zum Beschreiben des Bruchteils. Wie in dem Zeitablaufdiagramm aus gezeigt, muss der Bruchteil des Verhältnisses mit einem Umbruch bei 1 akkumuliert werden. Der akkumulierte Rest wird mit Hilfe eines Addierers 512 zu dem aktuellen Bruchteil addiert. Der Akkumulator hat eine Bitbreite von m_f Bits; daher wird der Addierer m_f+1 Ausgabebits haben. Wenn das höchstwertige Bit (Most Significant Bit, MSB) oder Übertragsbit dieser Addition 1 lautet, erfolgt ein Überlauf. Die m_f niedrigstwertigen Bits (Least Significant Bits, LSBs) der Addiererausgabe enthalten den Umbruchwert. Das Übertragsbit wird mit Hilfe eines Addierers 514 zu dem ganzzahligen Teil hinzuaddiert, um das Teilerverhältnis für den Multi-Modulus-Teiler zu erhalten. Die Verzögerung für die DCD kann mit weniger Bits mit als m_f quantisiert werden. Dann werden nur die m_D MSB des Akkumulatorwertes zum Steuern der Verzögerung verwendet. Hierdurch fungiert der Akkumulator als Rauschformer erster Ordnung für den Zeitquantisierungsfehler der DCD. Je nach Anforderung können zusätzliche Rauschformungsstufen an dieser Stelle eingeführt werden. In dem gegebenen Beispiel aus würde die Schaltung mit der doppelten Ausgabetaktfrequenz arbeiten, d. h. an beiden Flanken des Ausgabetakts, damit dem Zeitablaufdiagramm aus entsprochen wird.
Zusammenfassend ist ein spezielles Beispiel dafür, wie die Berechnung eines Zeitangabesignals für den Verzögerungsgenerator und eines Verzögerungssteuersignals für das Verzögerungselement mit der Ausgaberate oder mit der Rate einer wählbaren Frequenz durchgeführt werden kann, in dargestellt. Das Verzögerungssteuersignal 412 wird verwendet, um die Feinverzögerung zu steuern, und das Zeitangabesignal 416 wird verwendet, um die Grobverzögerung zu steuern. In dem speziellen Beispiel aus entspricht dies dem Verwenden des Zeitangabesignals 416, um den Multi-Modulus-Teiler 202 zu steuern, während die digital gesteuerte Verzögerung 204 mit Hilfe des Verzögerungssteuersignals 412 gesteuert wird.
Alternative Beispiele verwenden jedoch den Verzögerungsgenerator, um eine verzögerte Darstellung des Taktsignals bereitzustellen und somit, um die Feinverzögerung einzubeziehen. In diesen Beispielen steuert das Verzögerungssteuersignal 412 demzufolge den Verzögerungsgenerator, während das Zeitangabesignal 412 verwendet würde, um das Verzögerungselement zu steuern.
zeigt ein Beispiel für einen Synthesizer 600, wobei eine Schaltung gemäß und eine Steuerungseinrichtung 500 gemäß verwendet wird. Die in beschriebene Steuerungseinrichtung 500 für die niedrige Rate wird mit der Rate der DCD-Ausgabe betrieben oder aktualisiert. Das heißt, die Steuerungseinrichtung stellt ein Signal mit der doppelten Frequenz der Ausgabe bereit. Es gibt eine steigende Taktflanke für jede Flanke des ausgegebenen Signals. Die berechneten MMD- und DCD-Steuerwerte, das Zeitangabesignal 416 und das Verzögerungssteuersignal 412 werden in einen FIFO-Puffer oder Ratenwandler 240 getaktet. Dieser FIFO-Puffer wird durch den MMD-Ausgabetakt ausgelesen, welcher synchron zu dem Hochgeschwindigkeits-Eingabetakt des Taktsignals 108 ist. Die Zeitablaufdifferenz zwischen dem FIFO-Eingang und dem Ausgabetakt ist daher auf 1 Hochgeschwindigkeits-Taktzyklus-Verzögerungsschwankung der DCD plus zusätzliche analoge Verzögerungsschwankungen begrenzt. Dieser FIFO-Puffer implementiert den Übergang zwischen der Ausgabetaktdomäne und der Eingabetaktdomäne. Bei Start des Systems kann der FIFO-Puffer vorab mit einem Wert geladen werden, um eine erste Ausgangstaktflanke zu generieren, welche die Berechnungslogik für niedrige Raten auslöst, den FIFO-Puffer füllt und das System startet.
zeigt ein Beispiel für die Anwendung eines Synthesizers 600 gemäß einem Beispiel wie hier beschrieben als Digital-zu-Zeit-Wandler 600 in einem polaren Sender. Ein polarer Sender wird beispielsweise in mobilen Telekommunikationsvorrichtungen verwendet.
In mobilen Telekommunikationsvorrichtungen mit unterschiedlichen Modulationsschemata werden zu übertragende Inhalte oder Informationen typischerweise mit Hilfe einer Folge von I-Stichproben und Q-Stichproben bereitgestellt, je nachdem, welches Modulationsschema gerade verwendet wird und welcher Inhalt übertragen werden soll. Ein Wandler 702 kann verwendet werden, um die I/Q-Stichproben in die entsprechenden Radiuswerte R und Azimutwinkel φ der polaren Darstellung umzuwandeln. Der Wandler 702 kann beispielsweise den Algorithmus CORDIC (Coordinate Rotation Digital Computer) implementieren. Während die Radiuskomponente 704 ohne weitere Modifikation für einen Hochfrequenzverstärker verwendet werden kann, kann der Winkel φ 706 weiterverarbeitet werden, um die Momentanfrequenz des Basisbandsignals abzuleiten, welche sich insofern auf die vorliegende Zykluszeit des zu synthetisierenden Signals bezieht, als dass die Momentanfrequenz des synthetisierten Signals im Wesentlichen die Momentanfrequenz des Basisbandsignals plus die Mittenfrequenz des gewählten Trägers ist. Dies kann beispielsweise durch Differenzieren des Winkels φ 706 erzielt werden, um die Momentanfrequenz 707 des Basisbandsignals abzuleiten. Zwei Abtastratenwandler 708 können verwendet werden, um die Stichproben des Radiuswertes 704 und der zugehörigen Momentanfrequenz 707 in die modulierte Hochfrequenz (HF) umzuwandeln. Am Ausgang des Abtastratenwandlers 708 sind für jede Signalflanke des Signals eine neue Radius-Stichprobe und eine neue Frequenz-Stichprobe verfügbar, so wie sie von dem Synthesizer 600 (dem DTC-Ausgabetakt) generiert werden. Während die Ausgabe des Abtastratenwandlers 708 nach wie vor ein Äquivalent im Hinblick auf die Basisbandfrequenz ist und da die polaren Sender das Hochfrequenzsignal direkt synthetisieren, wird die Kanalmittenfrequenz 710 des derzeit verwendeten Kanals zu dem Frequenzsignal f_BB als Ausgabe des Abtastratenwandlers 708 hinzuaddiert. Das Ergebnis ist die hochfrequente Momentanfrequenz 711. Gemäß der speziellen Implementierung kann ein Teiler 720 dazu dienen, das Verhältnis zwischen der vorgegebenen Taktfrequenz des Taktsignals 108 und der durch den Synthesizer 600 zu synthetisierenden Momentanfrequenz 711 bereitzustellen. Das festgelegte Verhältnis kann beispielsweise als Eingabe 510 für die Steuerungseinrichtung 500 aus dienen, so dass der Synthesizer 600 ein mit der erforderlichen hochfrequenten Momentanfrequenz 711 schwingendes synthetisiertes Signal bereitstellen kann. Das bereitgestellte synthetisierte Signal 220 wird dann in Abhängigkeit von dem Radiuswert 704 mit einem Verstärkungsfaktor so verstärkt, dass ein direkt synthetisiertes Hochfrequenzsignal 750 am Ausgang der in dargestellten Verstärkerstufe 760 bereitgestellt werden kann.
Die und zeigen eine alternative Möglichkeit für das Integrieren einer beispielhaften Steuerungseinrichtung 800 zum Steuern eines Synthesizers in einen Synthesizer 850, beispielsweise gemäß . Da die grundlegenden Prinzipien der Steuerungseinrichtung und der Schaltung bereits in den vorangehenden Absätzen beschrieben worden sind, werden die und nur kurz beschrieben, in erster Linie in Bezug auf die vorangehend offengelegten Implementierungen.
Die Steuerungseinrichtung 800 gemäß dem Beispiel aus arbeitet mit der Eingabetaktfrequenz, d. h. mit der vorgegebenen Frequenz des Taktsignals 108. Ein Zeitangabesignal 802 und ein Verzögerungssteuersignal 804 werden mit einer Rate aktualisiert, die der vorgegebenen Taktfrequenz entspricht. Die Eingabe für die Steuerungseinrichtung 800 ist der Umkehrwert der Rate R wie in Bezug auf definiert. Das Verwenden einer Steuerungseinrichtung gemäß in einem Beispiel einer Verstärkerstufe 760 kann es daher ermöglichen, den Teiler 720 zu speichern. Das Verhältnis m_F wird in einem Akkumulator 806 bei jeder Signalflanke des Taktsignals 108 akkumuliert. Im Prinzip müsste man einen Überlauf bereitstellen, wenn der akkumulierte Wert innerhalb der nächsten Zykluszeit des Taktsignals 108 größer als eins ist. zeigt das Zeitablaufdiagramm in einer Darstellung, die der Darstellung aus den und entspricht. Die erste Reihe gibt die Zeitbasis 302 an, die zweite Reihe das Taktsignal 108; die dritte Reihe 810 zeigt das Verhältnis der vorgegebenen Taktfrequenz und der gewünschten Frequenz für jeden der nachfolgenden Taktzyklen des Taktsignals 108. Die vierte Reihe 812 aus zeigt den akkumulierten Bruchteil, wie er durch den Akkumulator 806 bereitgestellt wird. Im Prinzip erfolgt ein Überlauf des akkumulierten Bruchteils 812 von der vorliegenden Zykluszeit zu der nächsten Zykluszeit oder Periode des Taktsignals 108.
Da der Integrator 806 den integrierten Bruchteil 812 zu Zeitpunkten bestimmt, die durch die steigenden Flanken des Taktsignals 108 gegeben sind, wird die Verzögerungszeit, d. h. die Zeit, wenn ein hypothetisches kontinuierliches Integratorsignal den Wert eins zwischen zwei aufeinanderfolgenden Taktflanken kreuzt, mit Hilfe der Steuerungseinrichtung 800 berechnet. Dies entspricht der Zeit, wenn eine kontinuierliche Phasenfunktion 2π kreuzt. Allerdings sind die Werte des Integrators 804 vor und nach dem Überlauf bekannt. Das heißt, der Zeitpunkt des Überlaufs kann durch lineare Interpolation berechnet werden.
Insbesondere entspricht das entsprechende Verzögerungssignal (1-ACCU_R)/R. Die Berechnung wird durchgeführt, wenn der vorliegende akkumulierte Wert plus das vorliegende Verhältnis größer als eins ist. Um diese Berechnung durchzuführen, empfängt ein Teiler 812 als erste Eingabe das Ergebnis der Berechnung (1-ACCU_R), welches (1 – m_f+1) lautet, und als zweite Eingabe das vorliegende Verhältnis oder Frequenzwort m_f. Während die Division für jeden Taktzyklus des Taktsignals 108 durchgeführt werden kann, wird das Ergebnis der Berechnung nur dann an das Verzögerungselement 204 weitergeleitet, wenn ein Überlauf festgestellt wird. In der speziellen Implementierung aus wird dies durch Bereitstellen des Ergebnisses der Division für einen FIFO-Puffer 814 erzielt, wobei die Eingabe oder Ausgabe dieses Ergebnisses durch das Vorhandensein eines Überlaufs oder eines Übertragsbits 816 ausgelöst wird, der bzw. das generiert wird, wenn das akkumulierte Frequenzwort m_F+1 größer als eins ist.
ist nur ein spezielles Beispiel dafür, wie ein weiteres Beispiel einer Steuerungseinrichtung implementiert werden kann, welche das Zeitangabesignal 802 und das Verzögerungssteuersignal 804 mit einer der vorgegebenen Taktfrequenz des Taktsignals 108 entsprechenden Rate aktualisiert. Das Verwenden eines Beispiels gemäß in einer Verstärkerstufe 760 kann es möglich machen, den Teiler 720 unberücksichtigt zu lassen, während ein Teiler 812 mit geringerer Genauigkeit eingeführt wird. Das Senken der Genauigkeit des verwendeten Teilers erhöht die Effizienz.
Durch Zusammenfassen einiger der hier beschriebenen Beispiele kann ein Oszillator mit fester Hochfrequenz zusammen mit einem Teiler und einer digital gesteuerten Verzögerung verwendet werden, um die Kompromisse herkömmlicher Ansätze abzuschwächen und den Zugang zu Frequenzsynthesizern mit einem weiten statischen Ausgabefrequenzbereich zu eröffnen, welche sich dennoch schnell und in einem großen Bereich modulieren lassen. Die Beispiele können rein digital implementiert werden und daher zukünftige Technologieskalierungen umfassend nutzen. So nehmen beispielsweise Verzögerungselemente und deren zugehörige inhärente Verzögerung bei Einsatz erweiterter Verarbeitungsknoten ab, was zu einer zunehmenden Verzögerungsgenauigkeit führen kann, erzielbar durch digital gesteuerte Verzögerungselemente. Ferner vermeidet das rein digitale Implementieren der Beispiele Sogwirkungen und Übersprechen, wenn mehrere parallele Pfade mit unterschiedlichen Frequenzen arbeiten. Diese Auswirkungen können typischerweise bei Verwendung analoger Schaltungen oder dergleichen auftreten. In einigen Implementierungen wird ein Multi-Modulus-Teiler verwendet, um einen grob frequenzmodulierten Takt aus einem Eingabetakt mit einer konstanten Frequenz zu erzeugen, welcher höher sein kann als die höchste Ausgabefrequenz. Eine digital gesteuerte Verzögerungsleitung mit einer maximalen Verzögerungsschwankung von einem Eingabetakt oder einer Periode oder mehr wird verwendet, um die Position der groben Teilerausgabe an die genaue Position zu verschieben, die erforderlich ist, um die gegebene Ausgabefrequenz zu synthetisieren. Eine Eingabe für die Schaltung ist, bei jeder Taktflanke des Ausgabetaktes des synthetisierten Signals, eine angeforderte, auf die Eingabetaktperiode normalisierte Ausgabeperiode. Ein Bruchrest der normalisierten Periode wird in einem Integrator integriert, wobei ein Überlauf bei eins erfolgt. Der Integratorwert steuert die digital gesteuerte Verzögerungsleitung an, und der ganzzahlige Teil der normalisierten Periode steuert den Multi-Modulus-Teiler an. Der ganzzahlige Teil wird um eins erhöht, wenn der Integrator einen Überlauf erfährt.
zeigt in schematischer Darstellung eine Telekommunikationsvorrichtung oder ein Mobiltelefon oder ein Benutzer-Equipment 1000, wobei die Telekommunikationsvorrichtung oder das Mobiltelefon oder das Benutzer-Equipment eine Verstärkerstufe mit einer Verstärkerstufe 760 umfasst. Das phasenmodulierte Signal in der Verstärkerstufe 760 wird durch einen beispielhaften Synthesizer 600 wie hier beschrieben bereitgestellt.
zeigt ein Ablaufdiagramm eines beispielhaften Verfahrens 1100 für das Generieren eines synthetisierten Signals, das mit einer wählbaren Frequenz schwingt. Das Verfahren umfasst das Identifizieren (1110) eines ersten Zeitpunkts, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist.
Das Verfahren umfasst ferner das Bereitstellen (1120) einer zweiten Signalflanke, wobei die zweite Signalflanke in Bezug auf den ersten Zeitpunkt dergestalt verzögert ist, dass die zweite Signalflanke zu einem zweiten Zeitpunkt bereitgestellt wird, der einer dritten Signalflanke des synthetisierten Signals entspricht.
Während die vorangehenden Beispiele in erster Linie in Bezug auf ihre mögliche Anwendung für mobile Telekommunikationssysteme wie beispielsweise WCDMA oder mobile LTE-Telekommunikationseinrichtungen dargestellt und erläutert werden, können weitere Beispiele in beliebige andere drahtlose Übertragungssysteme implementiert werden. Beispiele für solche Systeme können ein anderes 3GPP-standardisiertes mobiles Kommunikationsnetz oder ein mobiles Kommunikationssystem sein. Das mobile oder drahtlose Kommunikationssystem kann beispielsweise einem der Systeme LTE (Long-Term Evolution), LTE-A (LTE-Advanced), HSPA (High Speed Packet Access), UMTS (Universal Mobile Telecommunication System) oder UTRAN (UMTS Terrestrial Radio Access Network), e-UTRAN (evolved-UTRAN), GSM (Global System for Mobile Communication) entsprechen oder einem EDGE-Netzwerk (Enhanced Data Rates for GSM Evolution), einem GERAN-Netzwerk (GSM/EDGE Radio Access Network) oder mobilen Kommunikationsnetzen mit unterschiedlichen Standards, beispielsweise einem WIMAX-Netzwerk (Worldwide Inter-operability for Microwave Access) des Typs IEEE 802.16 oder einem WLAN (Wireless Local Area Network) des Typs IEEE 802.11, ganz allgemein einem OFDMA-Netzwerk (Orthogonal Frequency Division Multiple Access), einem TDMA-Netzwerk (Time Division Multiple Access), einem CDMA-Netzwerk (Code Division Multiple Access), einem WCDMA-Netzwerk (Wideband-CDMA), einem FDMA-Netzwerk (Frequency Division Multiple Access), einem SDMA-Netzwerk (Spatial Division Multiple Access) etc. Weitere Beispiele für Empfängersysteme oder Feinabstimmungsschaltungen können auch in Verbindung mit anderen drahtlosen Kommunikationsstandards oder -protokollen verwendet werden, beispielsweise Bluetooth, ZIGBEE Radar-Anwendungen oder dergleichen.
Die hier beschriebenen Beispiele können wie folgt zusammengefasst werden.
Beispiel 1 ist eine Schaltung für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei die Schaltung einen Verzögerungsgenerator umfasst, der dafür konfiguriert ist, einen ersten Zeitpunkt zu identifizieren, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist; und ein Verzögerungselement, das dafür konfiguriert ist, eine zweite Signalflanke bereitzustellen, wobei die zweite Signalflanke in Bezug auf den ersten Zeitpunkt zu einem zweiten Zeitpunkt verzögert ist, der einer dritten Signalflanke des synthetisierten Signals entspricht.
In Beispiel 2 ist der Verzögerungsgenerator aus Beispiel 1 dafür konfiguriert, eine gewählte Signalflanke des Taktsignals zu dem ersten Zeitpunkt mit einer vorgegebenen Zeitauflösung auszuwählen, wobei die Zeitauflösung eine Minimalzeit zwischen mehreren nachfolgenden wählbaren Flanken angibt.
In Beispiel 3 ist das Verzögerungselement aus Beispiel 1 dafür konfiguriert, die zweite, in Bezug auf die gewählte Signalflanke verzögerte Signalflanke bereitzustellen.
In Beispiel 4 entspricht eine maximale Verzögerungsschwankung des Verzögerungselements aus Beispiel 3 der vorgegebenen Zeitauflösung des Verzögerungsgenerators.
In Beispiel 5 entspricht die vorgegebene Zeitauflösung aus Beispiel 4 einer einzelnen Zykluszeit des Taktsignals.
In Beispiel 6 umfasst die Schaltung aus Beispiel 1 ferner optional einen Flankenkombinierer, der betrieben werden kann, um die dritte Signalflanke des synthetisierten Signals bei Bereitstellung der zweiten Signalflanke durch das Verzögerungselement bereitzustellen.
In Beispiel 7 ist der Verzögerungsgenerator aus den Beispielen 2 bis 6 ferner dafür konfiguriert, eine weitere Signalflanke des Taktsignals zu einem weiteren, auf den ersten Zeitpunkt folgenden Zeitpunkt auszuwählen.
In Beispiel 8 ist der Verzögerungsgenerator aus den vorangehenden Beispielen dafür konfiguriert, den ersten Zeitpunkt dergestalt zu identifizieren, dass dieser Zeitpunkt einer ganzzahligen Anzahl von Flanken des Taktsignals nach der ersten Signalflanke entspricht, wobei die ganzzahlige Anzahl unter Verwendung eines ganzzahligen Ergebnisses und eines akkumulierten Restes einer euklidischen Division eines Frequenzwerts, welcher der Zeitauflösung des Verzögerungsgenerators entspricht, durch eine der wählbaren Frequenz entsprechende Signalfrequenz bestimmt wird, wobei der akkumulierte Rest durch Integrieren des Restes der euklidischen Division bestimmt wird.
In Beispiel 9 beträgt die Signalfrequenz aus Beispiel 8 das Doppelte der wählbaren Frequenz.
In Beispiel 10 wird die ganzzahlige Anzahl aus Beispiel 8 oder 9 durch eine Summe aus dem ganzzahligen Ergebnis der euklidischen Division und einem Überlauffaktor bestimmt, wobei der Überlauffaktor gleich eins ist, wenn der akkumulierte Rest größer als eins ist, und ansonsten Null.
In Beispiel 11 wird der akkumulierte Rest aus den Beispielen 8 bis 10 um eins vermindert, wenn der integrierte Rest größer als eins ist.
In Beispiel 12 wird eine durch das Verzögerungselement aus Beispiel 11 eingeführte Verzögerungszeit durch Multiplizieren des akkumulierten Restes und der vorgegebenen Zeitauflösung des Verzögerungsgenerators bestimmt.
In Beispiel 13 umfasst der Verzögerungsgenerator aus einem der vorstehenden Beispiele ferner optional einen digital gesteuerten Frequenzteiler.
In Beispiel 14 umfasst das Verzögerungselement aus einem der vorstehenden Beispiele ferner optional eine digital gesteuerte Verzögerung.
In Beispiel 15 ist der Verzögerungsgenerator aus Beispiel 1 dafür konfiguriert, ein verzögertes Taktsignal bereitzustellen, wobei das verzögerte Taktsignal in Bezug das Taktsignal dergestalt verzögert ist, dass eine verzögerte Signalflanke des verzögerten Taktsignals zu dem ersten Zeitpunkt auftritt.
In Beispiel 16 schwingt das verzögerte Taktsignal aus Beispiel 15 mit der vorgegebenen Taktfrequenz.
In Beispiel 17 ist das Verzögerungselement aus den Beispielen 15 oder 16 dafür konfiguriert, die zweite Signalflanke des verzögerten Taktsignals zu dem Zeitpunkt auszuwählen, welcher der dritten Signalflanke des synthetisierten Signals mit einer vorgegebenen Zeitauflösung entspricht, wobei die Zeitauflösung eine Minimalzeit zwischen zwei nachfolgenden wählbaren Flanken angibt.
In Beispiel 18 entspricht eine maximale Verzögerungsschwankung des Verzögerungsgenerators aus Beispiel 17 der vorgegebenen Zeitauflösung des Verzögerungselements.
In Beispiel 19 umfasst die Schaltung aus einem der vorangehenden Beispiele ferner optional einen weiteren Verzögerungsgenerator, der dafür konfiguriert ist, einen dritten Zeitpunkt zu identifizieren, wobei der dritte Zeitpunkt in Bezug auf die erste Signalflanke des mit der vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist; und ein weiteres Verzögerungselement, das dafür konfiguriert ist, eine weitere Signalflanke bereitzustellen, wobei die weitere Signalflanke in Bezug auf den dritten Zeitpunkt zu einem vierten Zeitpunkt verzögert ist, der einer weiteren Signalflanke des synthetisierten Signals entspricht.
In Beispiel 20 handelt es sich bei der dritten Signalflanke des synthetisierten Signals aus Beispiel 19 um eine steigende Flanke, und bei der weiteren Signalflanke des synthetisierten Signals handelt es sich um eine fallende Flanke.
Beispiel 21 ist eine Steuerungseinrichtung zum Steuern einer Schaltung für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei die Steuerungseinrichtung Folgendes umfasst: einen Zeitidentifizierungssignal-Kalkulator, der betrieben werden kann, um ein Zeitidentifizierungssignal bereitzustellen, das einen Zeitpunkt angibt, der in Bezug auf eine erste Signalflanke eines Taktsignals der Schaltung verzögert ist; und einen Verzögerungssignalgenerator, der betrieben werden kann, um ein Verzögerungssteuersignal bereitzustellen, wobei das Verzögerungssteuersignal eine Verzögerungszeit angibt.
In Beispiel 22 kann der Zeitidentifizierungssignal-Kalkulator aus Beispiel 21 betrieben werden, um unter Verwendung eines ganzzahligen Ergebnisses und eines akkumulierten Restes einer euklidischen Division eines Frequenzwerts, der einer Zeitauflösung der Schaltung entspricht, durch eine der wählbaren Frequenz entsprechende Signalfrequenz eine ganzzahlige Anzahl zu bestimmen, wobei der akkumulierte Rest durch Integrieren des Restes der euklidischen Division bestimmt wird.
In Beispiel 23 wird der Verzögerungssignalgenerator aus Beispiel 22 betrieben, um das Verzögerungssteuersignal unter Verwendung einer bruchteiligen Komponente des akkumulierten Restes zu bestimmen.
In Beispiel 24 wird der akkumulierte Rest aus Beispiel 23 um eins vermindert, wenn der integrierte Rest größer als eins ist.
In Beispiel 25 wird die Verzögerungszeit aus den Beispielen 23 und 24 durch Multiplizieren des integrierten Restes und der Zeitauflösung bestimmt.
In Beispiel 26 umfasst die Steuerungseinrichtung aus den Beispielen 21 bis 25 ferner optional eine Integratorschaltung, die betrieben werden kann, um den Rest der euklidischen Division zu integrieren.
In Beispiel 27 werden das Zeitangabesignal und das Verzögerungssteuersignal aus den Beispielen 21 bis 26 mit einer der vorgegebenen Taktfrequenz entsprechenden Rate aktualisiert.
In Beispiel 28 werden das Zeitangabesignal und das Verzögerungssteuersignal aus den Beispielen 21 bis 26 mit einer der wählbaren Taktfrequenz entsprechenden Rate aktualisiert.
In Beispiel 29 umfasst die Steuerungseinrichtung aus den Beispielen 21 bis 28 ferner optional einen Überlauffaktor-Generator, der betrieben werden kann, um einen Überlauffaktor zu bestimmen, wobei der Überlauffaktor gleich eins ist, wenn der akkumulierte Rest größer als eins ist, und andernfalls Null, und um den akkumulierten Rest durch den Überlauffaktor zu vermindern.
In Beispiel 30 umfasst die Steuerungseinrichtung aus Beispiel 29 ferner optional einen Überlauffaktor-Übertrager, der betrieben werden kann, um den Überlauffaktor zu der ganzzahligen Anzahl hinzuzuaddieren, wenn der Überlauffaktor gleich eins ist.
Beispiel 31 ist ein Synthesizer für das Generieren eines mit einer einstellbaren Frequenz schwingenden synthetisierten Signals, wobei der Synthesizer eine Schaltung gemäß einem der Beispiele 1 bis 20 umfasst; und eine an die Schaltung gekoppelte Steuerungseinrichtung gemäß einem der Beispiele 22 bis 31, wobei die Steuerungseinrichtung betrieben werden kann, um die Schaltung zu steuern.
In Beispiel 32 werden das Zeitangabesignal und das Verzögerungssteuersignal der Steuerungseinrichtung aus Beispiel 31 verwendet, um die durch den Verzögerungsgenerator generierte Verzögerung und die durch das Verzögerungselement generierte Verzögerung zu steuern.
Beispiel 33 ist eine Verstärkerstufe mit einem Verstärker, wobei die Verstärkerstufe einen Eingang für ein phasenmoduliertes Signal umfasst; und einen Phasenmodulator, der betrieben werden kann, um das phasenmodulierte Signal bereitzustellen, wobei der Phasenmodulator einen Synthesizer gemäß einem der Beispiele 31 oder 32 umfasst.
In Beispiel 34 umfasst die Verstärkerstufe aus Beispiel 33 ferner optional einen Frequenz-zu-Zeit-Wandler, der betrieben werden kann, um eine vorliegende Frequenz des phasenmodulierten Signals in eine entsprechende vorliegende Zykluszeit umzuwandeln, die als Eingabe für den Synthesizer verwendet wird.
Beispiel 35 ist eine mobile Telekommunikationsvorrichtung mit einer Verstärkerstufe aus den Beispielen 33 oder 34.
Beispiel 36 ist ein Mittel für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei das Mittel Folgendes umfasst: Mittel für das Identifizieren eines ersten Zeitpunkts, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist; und Mittel für das Bereitstellen einer zweiten Signalflanke, wobei die zweite Signalflanke in Bezug auf den ersten Zeitpunkt dergestalt verzögert ist, dass die zweite Signalflanke zu einem zweiten Zeitpunkt bereitgestellt wird, der einer dritten Signalflanke des synthetisierten Signals entspricht.
In Beispiel 37 ist das Mittel zum Identifizieren eines ersten Zeitpunkts aus Beispiel 36 dafür konfiguriert, eine gewählte Signalflanke des Taktsignals zu dem ersten Zeitpunkt mit einer vorgegebenen Zeitauflösung auszuwählen, wobei die Zeitauflösung eine Minimalzeit zwischen zwei nachfolgenden wählbaren Flanken angibt.
Beispiel 38 ist ein Mittel zum Steuern einer Schaltung für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei ein mit einer vorgegebenen Taktfrequenz schwingendes Taktsignal verwendet wird, und wobei dieses Mittel ferner Mittel für das Bereitstellen eines Zeitangabesignals umfasst, das einen Zeitpunkt angibt, der in Bezug auf eine erste Signalflanke des Taktsignals verzögert ist; und Mittel für das Bereitstellen eines Verzögerungssteuersignals, wobei das Verzögerungssteuersignal eine Verzögerungszeit angibt.
Beispiel 39 ist ein Verfahren für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei das Verfahren Folgendes umfasst: das Identifizieren eines ersten Zeitpunkts, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist; und das Bereitstellen einer zweiten Signalflanke, wobei die zweite Signalflanke in Bezug auf den ersten Zeitpunkt dergestalt verzögert ist, dass die zweite Signalflanke zu einem zweiten Zeitpunkt bereitgestellt wird, der einer dritten Signalflanke des synthetisierten Signals entspricht.
In Beispiel 40 umfasst das Identifizieren eines ersten Zeitpunkts aus Beispiel 39 das Auswählen einer gewählten Signalflanke des Taktsignals zu dem ersten Zeitpunkt.
Beispiel 41 ist ein Verfahren zum Steuern einer Schaltung für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei dieses Verfahren das Bereitstellen eines Zeitangabesignals umfasst, das eine ganzzahlige Anzahl von Taktzyklen des Taktsignals angibt; und das Bereitstellen eines Verzögerungssteuersignals, wobei das Verzögerungssteuersignal eine Verzögerungszeit angibt.
In Beispiel 42 umfasst das Bereitstellen des Zeitangabesignals aus Beispiel 41 das Bestimmen eines ganzzahligen Ergebnisses und eines akkumulierten Restes einer euklidischen Division eines Frequenzwerts, der einer Zeitauflösung der Schaltung entspricht, durch eine der wählbaren Frequenz entsprechende Signalfrequenz, wobei der akkumulierte Rest durch Integrieren des Restes der euklidischen Division bestimmt wird.
Beispiel 43 ist ein Computerprogramm mit einem Programmcode, dafür konfiguriert, ein Verfahren gemäß einem der Beispiele 39 bis 41 auszuführen, wenn der Programmcode auf einem oder durch einen Prozessor ausgeführt wird.
Beispiel 44 ist ein computer-lesbares Speichermedium mit einem darauf gespeicherten Programmcode, dafür konfiguriert, ein Beispiel gemäß einem der Ansprüche 39 bis 41 durchzuführen, wenn der Programmcode auf einem oder durch einen Prozessor ausgeführt wird.
Beispiele können ferner ein Computerprogramm bereitstellen, welches über einen Programmcode verfügt, der eines der vorstehenden Verfahren durchführt, wenn das Computerprogramm auf einem Computer oder auf einem Prozessor ausgeführt wird. Ein Fachmann wird leicht erkennen, dass die Schritte der verschiedenen vorstehend beschriebenen Verfahren durch programmierte Computer durchgeführt werden können. Einige Beispiele in der vorliegenden Offenlegung sollen auch Programmspeichervorrichtungen abdecken, z. B. digitale Datenspeichermedien, welche von Maschinen oder Computer gelesen werden können und von Maschinen ausführbare oder von Computer ausführbare Programme oder Anweisungen codieren, wobei die Anweisungen einige oder alle Schritte der vorstehend beschriebenen Verfahren durchführen. Bei den Programmspeichervorrichtungen kann es sich beispielsweise um digitale Speicher, magnetische Speichermedien wie Magnetplatten und Magnetbänder, Festplatten oder optisch lesbare digitale Datenspeichermedien handeln. Weitere Beispiele sollen außerdem Computer abdecken, welche so programmiert sind, dass sie die Schritte der vorstehend beschriebenen Verfahren durchführen, oder (feld)programmierbare logische Anordnungen ((Field) Programmable Logic Arrays, (F)PLAs) oder (feld)programmierbare Gatteranordnungen ((Field) Programmable Gate Arrays, (F)PGAs), welche so programmiert sind, dass sie die Schritte der vorstehend beschriebenen Verfahren durchführen.
Die Beschreibung und die Zeichnungen veranschaulichen nur die Prinzipien dieser Offenlegung. Es versteht sich somit, dass Fachleute in der Lage sein werden, verschiedene Anordnungen zu entwerfen, die, auch wenn sie in dieser Offenlegung nicht ausdrücklich beschrieben oder gezeigt werden, die Prinzipien der Offenlegung verkörpern und in den Geist und Schutzbereich dieser Offenlegung fallen. Des Weiteren sind prinzipiell alle in dieser Offenlegung aufgeführten Beispiele ausdrücklich nur zu pädagogischen Zwecken gedacht und sollen dem Leser helfen, die Prinzipien der Offenlegung und die Konzepte, welche von dem Erfinder bzw. den Erfindern beigesteuert wurden, um die Materie voranzutreiben, zu verstehen, und diese Beispiele sind so zu verstehen, dass sie keine Einschränkung der speziell aufgeführten Beispiele und Bedingungen darstellen. Darüber hinaus sollen alle Aussagen in dieser Offenlegung, in denen Prinzipien, Aspekte und Beispiele der Offenlegung sowie spezifische Beispiele derselben erwähnt werden, auch Äquivalente derselben abdecken.
Funktionsblöcke, die als „Mittel für...” (das Durchführen einer bestimmten Funktion) bezeichnet werden, sind als Funktionsblöcke zu verstehen, die Schaltungen umfassen, welche so konfiguriert sind, dass sie jeweils eine bestimmte Funktion durchführen. Daher kann ein „Mittel für etwas” auch als „Mittel, welches für etwas konfiguriert oder geeignet ist” verstanden werden. Ein Mittel, welches konfiguriert ist, eine bestimmte Funktion durchzuführen, impliziert daher nicht, dass ein solches Mittel die Funktion notwendigerweise (in einem gegebenen Augenblick) auch durchführt.
Funktionen von verschiedenen in den Abbildungen gezeigten Elementen, unter anderem alle Funktionsblöcke, die als „Mittel”, „Mittel für das Bereitstellen eines Sensorsignals”, „Mittel für das Generieren eines Sendesignals” etc. gekennzeichnet sind, können durch die Verwendung dedizierter Hardware bereitgestellt werden, beispielsweise einem „Signalbereitsteller”, einer „Signalverarbeitungseinheit”, einem „Prozessor”, einer „Steuereinheit” etc. sowie Hardware, die in der Lage ist, Software in Verbindung mit entsprechender Software auszuführen. Darüber hinaus kann jede Entität, welche hierin als „Mittel” beschrieben wird, „einem oder mehreren Modulen”, „einem oder mehreren Geräten”, „einem oder mehreren Einheiten” etc. entsprechen oder als „ein oder mehrere Module”, „ein oder mehrere Geräte”, „ein oder mehrere Einheiten” etc. implementiert werden. Wenn die Bereitstellung durch einen Prozessor erfolgt, können die Funktionen durch einen einzelnen dedizierten Prozessor, durch einen einzelnen gemeinsam genutzten Prozessor oder durch mehrere einzelne Prozessoren bereitgestellt werden, von denen einige unter Umständen gemeinsam genutzt werden. Darüber hinaus sollte die explizite Verwendung des Begriffs „Prozessor” oder „Controller” nicht ausschließlich als Bezug auf Hardware verstanden werden, die in der Lage ist, Software auszuführen, sondern kann implizit, ohne Einschränkung, auch einen hardwaremäßigen digitalen Signalprozessor (Digital Signal Processor, DSP), einen Netzwerkprozessor, eine anwendungsspezifische integrierte Schaltung (Application Specific Integrated Circuit, ASIC), eine feldprogrammierbare Gatteranordnung (Field Programmable Gate Array, FPGA), einen Festwertspeicher (Read Only Memory, ROM) für das Speichern von Software, einen Speicher mit wahlfreiem Zugriff (Random Access Memory, RAM) und einen nichtflüchtigen Speicher aufweisen. Andere Hardware, herkömmliche und/oder spezielle, kann ebenfalls eingeschlossen sein.
Fachleute sollten beachten, dass alle in dieser Offenlegung aufgeführten Blockdiagramme Konzeptansichten der erläuternden Schaltungen darstellen, welche die Prinzipien der Offenlegung verkörpern. In ähnlicher Weise ist zu beachten, dass alle Ablaufdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, welche im Wesentlichen auf einem computer-lesbaren Medium dargestellt werden können und so von einem Computer oder Prozessor ausgeführt werden können, unabhängig davon, ob ein solcher Computer oder Prozessor explizit gezeigt wird oder nicht.
Des Weiteren werden hiermit die folgenden Ansprüche in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch als separates Beispiel für sich alleine stehen kann. Auch wenn jeder Anspruch als separates Beispiel für sich alleine stehen kann, sei darauf hingewiesen – obgleich sich ein abhängiger Anspruch in den Ansprüchen auf eine spezifische Kombination mit einem oder anderen Ansprüchen beziehen kann – dass auch andere Beispiele eine Kombination aus dem abhängigen Anspruch mit dem Erfindungsgegenstand jedes anderen abhängigen oder unabhängigen Anspruchs beinhalten können. Solche Kombinationen werden in dieser Offenlegung vorgeschlagen, sofern nicht darauf hingewiesen wird, dass eine spezifische Kombination nicht beabsichtigt ist. Des Weiteren sollen auch Merkmale eines Anspruchs für andere unabhängige Ansprüche gelten, auch wenn keine direkte Abhängigkeit zwischen diesem Anspruch und dem unabhängigen Anspruch besteht.
An dieser Stelle sei ferner darauf hingewiesen, dass Verfahren, welche in der Spezifikation oder in den Ansprüchen offengelegt sind, durch eine Vorrichtung implementiert werden können, die über Mittel zum Durchführen der jeweiligen Schritte dieser Verfahren verfügt.
Ferner versteht es sich, dass die Offenlegung von mehreren Schritten oder Funktionen, die in der Spezifikation oder den Ansprüchen offengelegt werden, nicht so zu interpretieren ist, dass diese in der spezifischen Reihenfolge erfolgen müssen. Daher beschränkt die Offenlegung von mehreren Schritten oder Funktionen diese nicht auf eine bestimmte Reihenfolge, sofern Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Des Weiteren kann ein einzelner Schritt in einigen Beispielen mehrere Unterschritte aufweisen oder in mehrere Unterschritte aufgeteilt werden. Solche Unterschritte können eingeschlossen und Teil der Offenlegung dieses einzelnen Schrittes sein, sofern dies nicht ausdrücklich ausgeschlossen wird.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

IEEE 802.16 [0057]
IEEE 802.11 [0057]

Claims

Schaltung (100; 200) für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals (220; 320), wobei die Schaltung Folgendes umfasst: einen Verzögerungsgenerator (102), der dafür konfiguriert ist, einen ersten Zeitpunkt (350) zu identifizieren, wobei der erste Zeitpunkt (350) in Bezug auf eine erste Signalflanke (340) eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals (108) verzögert ist; und ein Verzögerungselement (104), das dafür konfiguriert ist, eine zweite Signalflanke (346) bereitzustellen, wobei die zweite Signalflanke (346) in Bezug auf den ersten Zeitpunkt (350) zu einem zweiten Zeitpunkt verzögert ist, welcher einer dritten Signalflanke des synthetisierten Signals (220; 320) entspricht.
Schaltung (100; 200) von Anspruch 1, wobei der Verzögerungsgenerator (102) dafür konfiguriert ist, eine gewählte Signalflanke des Taktsignals (108) zu dem ersten Zeitpunkt (350) mit einer vorgegebenen Zeitauflösung auszuwählen, wobei die Zeitauflösung eine Minimalzeit zwischen mehreren nachfolgenden wählbaren Flanken angibt.
Schaltung (100; 200) von Anspruch 2, wobei das Verzögerungselement (104) dafür konfiguriert ist, die zweite, in Bezug auf die gewählte Signalflanke, verzögerte Signalflanke (346) bereitzustellen.
Schaltung (100; 200) von einem der Ansprüche 2 oder 3, wobei eine maximale Variation der Verzögerung des Verzögerungselements (104) der vorgegebenen Zeitauflösung des Verzögerungsgenerators (102) entspricht.
Schaltung (100; 200) von Anspruch 4, wobei die vorgegebene Zeitauflösung einer einzelnen Zykluszeit des Taktsignals (108) entspricht.
Schaltung (100; 200) von einem der vorstehenden Ansprüche, wobei die Schaltung ferner Folgendes umfasst: einen Flankenkombinierer (210), der betrieben werden kann, um die dritte Signalflanke des synthetisierten Signals (220; 320) bei Bereitstellung der zweiten Signalflanke (346) durch das Verzögerungselement (104) bereitzustellen.
Schaltung (100; 200) von einem der Ansprüche 2 bis 6, wobei der Verzögerungsgenerator (102) ferner dafür konfiguriert ist, eine weitere gewählte Signalflanke des Taktsignals (108) zu einem weiteren, auf den ersten Zeitpunkt (350) folgenden Zeitpunkt auszuwählen.
Schaltung (100; 200) von einem der vorstehenden Ansprüche, wobei der Verzögerungsgenerator (102) dafür konfiguriert ist, den ersten Zeitpunkt (350) zu identifizieren, der einer ganzzahligen Anzahl von Flanken des Taktsignals (108) nach der ersten Signalflanke (340) entspricht, wobei die ganzzahlige Anzahl unter Verwendung eines ganzzahligen Ergebnisses und eines akkumulierten Restes einer euklidischen Division eines Frequenzwertes, welcher der Zeitauflösung des Verzögerungsgenerators (102) entspricht, durch eine der wählbaren Frequenz entsprechende Signalfrequenz bestimmt wird, wobei der akkumulierte Rest durch Integrieren des Restes der euklidischen Division bestimmt wird.
Schaltung (100; 200) von Anspruch 8, wobei die Signalfrequenz das Doppelte der wählbaren Frequenz ausmacht.
Schaltung (100; 200) von Anspruch 8 oder 9, wobei die ganzzahlige Anzahl durch eine Summe aus dem ganzzahligen Ergebnis der euklidischen Division und einem Überlauffaktor bestimmt wird, wobei der Überlauffaktor gleich eins ist, wenn der akkumulierte Rest größer als eins ist, und ansonsten Null.
Schaltung (100; 200) von den Ansprüchen 8 bis 10, wobei der akkumulierte Rest um eins vermindert wird, wenn der integrierte Rest größer als eins ist.
Schaltung (100; 200) von Anspruch 11, wobei eine durch das Verzögerungselement (104) eingeführte Verzögerungszeit durch Multiplizieren des akkumulierten Restes und der vorgegebenen Zeitauflösung des Verzögerungsgenerators (102) bestimmt wird.
Schaltung (100; 200) von einem der vorstehenden Ansprüche, wobei der Verzögerungsgenerator (102) einen digital gesteuerten Frequenzteiler umfasst.
Schaltung (100; 200) von einem der vorstehenden Ansprüche, wobei das Verzögerungselement (104) eine digital gesteuerte Verzögerung umfasst.
Schaltung (100; 200) von Anspruch 1, wobei der Verzögerungsgenerator (102) dafür konfiguriert ist, ein verzögertes Taktsignal bereitzustellen, wobei das verzögerte Taktsignal in Bezug auf das Taktsignal (108) dergestalt verzögert ist, dass eine verzögerte Signalflanke des verzögerten Taktsignals zu dem ersten Zeitpunkt auftritt (350).
Schaltung (100; 200) von Anspruch 15, wobei das verzögerte Taktsignal mit der vorgegebenen Taktfrequenz schwingt.
Schaltung (100; 200) von Anspruch 15 oder 16, wobei das Verzögerungselement (104) dafür konfiguriert ist, die zweite Signalflanke des verzögerten Taktsignals mit einer vorgegebenen Zeitauflösung zu dem Zeitpunkt auszuwählen, welcher der dritten Signalflanke des synthetisierten Signals (220; 320) entspricht, wobei die Zeitauflösung eine Minimalzeit zwischen zwei nachfolgenden wählbaren Flanken angibt.
Schaltung (100; 200) von Anspruch 17, wobei eine maximale Variation der Verzögerung des Verzögerungsgenerators (102) der vorgegebenen Zeitauflösung des Verzögerungselements (104) entspricht.
Schaltung (100; 200) von einem der vorstehenden Ansprüche, wobei die Schaltung ferner Folgendes umfasst: einen weiteren Verzögerungsgenerator (232), der dafür konfiguriert ist, einen dritten Zeitpunkt zu identifizieren, wobei der dritte Zeitpunkt in Bezug auf die erste Signalflanke (340) des mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals (108) verzögert ist; und ein weiteres Verzögerungselement (234), das dafür konfiguriert ist, eine weitere Signalflanke bereitzustellen, wobei die weitere Signalflanke in Bezug auf den dritten Zeitpunkt zu einem vierten Zeitpunkt verzögert ist, welcher einer weiteren Signalflanke des synthetisierten Signals (220; 320) entspricht.
Schaltung (100; 200) von Anspruch 19, wobei es sich bei der dritten Signalflanke des synthetisierten Signals (220; 320) um eine steigende Flanke handelt und wobei es sich bei der weiteren Signalflanke des synthetisierten Signals (220; 320) um eine fallende Flanke handelt.
Steuerungseinrichtung (500; 800) zum Steuern einer Schaltung (100; 200) für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals (220; 320), wobei die Steuerungseinrichtung Folgendes umfasst: einen Zeitidentifizierungssignal-Kalkulator (502), der betrieben werden kann, um ein Zeitangabesignal (416; 802) bereitzustellen, welches einen Zeitpunkt angibt, der in Bezug auf eine erste Signalflanke (340) eines Taktsignals (108) der Schaltung (100; 200) verzögert ist; und einen Verzögerungssignalgenerator (504), der betrieben werden kann, um ein Verzögerungssteuersignal (412; 804) bereitzustellen, wobei das Verzögerungssteuersignal (412; 804) eine Verzögerungszeit angibt.
Steuerungseinrichtung (500; 800) von Anspruch 21, wobei der Zeitidentifizierungssignal-Kalkulator (502) betrieben werden kann, um unter Verwendung eines ganzzahligen Ergebnisses und eines akkumulierten Restes einer euklidischen Division eines Frequenzwerts, der einer Zeitauflösung der Schaltung (100; 200) entspricht, durch eine der wählbaren Frequenz entsprechende Signalfrequenz eine ganzzahlige Anzahl zu bestimmen, wobei der akkumulierte Rest durch Integrieren des Restes der euklidischen Division bestimmt wird.
Synthesizer (600; 850) für das Generieren eines mit einer einstellbaren Frequenz schwingenden synthetisierten Signals (220; 320), wobei der Synthesizer Folgendes umfasst: eine Schaltung (100; 200) gemäß einem der Ansprüche 1 bis 20; und eine an die Schaltung (100; 200) gekoppelte Steuerungseinrichtung (500; 800) gemäß einem der Ansprüche 21 bis 22, wobei die Steuerungseinrichtung betrieben werden kann, um die Schaltung zu steuern (100; 200).
Verstärkerstufe (760), wobei die Verstärkerstufe Folgendes umfasst: einen Verstärker mit einem Eingang für ein phasenmoduliertes Signal (220); und einen Phasenmodulator (600), der betrieben werden kann, um das phasenmodulierte Signal (220) bereitzustellen, wobei der Phasenmodulator (600) einen Synthesizer (600; 850) gemäß Anspruch 23 umfasst.
Mobile Telekommunikationsvorrichtung (1000) mit einer Verstärkerstufe (760) von Anspruch 24.
Verfahren (1100) für das Generieren eines mit einer wählbaren Frequenz schwingenden synthetisierten Signals, wobei das Verfahren Folgendes umfasst: das Identifizieren (1110) eines ersten Zeitpunkts, wobei der erste Zeitpunkt in Bezug auf eine erste Signalflanke eines mit einer vorgegebenen Taktfrequenz schwingenden Taktsignals verzögert ist; und das Bereitstellen (1120) einer zweiten Signalflanke, wobei die zweite Signalflanke in Bezug auf den ersten Zeitpunkt dergestalt verzögert ist, dass die zweite Signalflanke zu einem zweiten Zeitpunkt bereitgestellt wird, welcher einer Signalflanke des synthetisierten Signals entspricht.