CN104734700A - 用于产生具有可选频率的合成信号的电路,方法和合成器 - Google Patents

Abstract

用于产生以可选频率振荡的合成信号(220；320)的电路(100；200)，包括延迟发生器(102)，其被配置为识别第一时刻(350)，该第一时刻(350)相对于以预定时钟频率振荡的时钟信号(108)的信号边沿(340)而被延迟。延迟元件(104)被配置为提供信号边沿(346)，该信号边沿(346)相对于该第一时刻(350)被延迟，从而使得信号边沿(346)在对应于合成信号(220；320)的信号边沿的第二时刻被提供。

Description

用于产生具有可选频率的合成信号的电路,方法和合成器

技术领域

实例涉及用于产生具有可选频率的合成信号的电路，方法和合成器。

背景技术

许多应用需要产生具有可变振荡频率的信号。例如，移动通信应用可能需要使用数控振荡器(DCO)或压控振荡器(VCO)以支持多个频带。用于具有快速可变输出频率的数字可控精确合成器的使用情形可例如为在能效极化调制器中用于高带宽无线标准，诸如例如长期演进移动通信网络(LTE)的应用。提供用于输出频率快速变化的调制器或频率合成器可基于数控振荡器从而使得它们的控制可在数字领域被执行。然而，用模拟振荡器信号的传统方法可能面对在静态和动态频率调谐范围，调制的最大速度，相噪音，功率，区域，和多并联通道间的交叉耦合之间的严格地权衡。因此，在高级通信***，例如采用载波聚合的LTE中的适用性被限制。因此，期望提供具有改进特性的用于合成具有可选频率的信号的电路，合成器和方法。

附图说明

装置和/或方法的一些实例将在下面仅通过实例和参照附图的方式被描述，其中

图1示出了电路的实例的方框图；

图2示出了电路的进一步的实例的方框图；

图3示出了说明电路的实例的操作的时序图；

图4说明了对应于图2中说明的实例的时序图；

图5示出了用于控制图2的合成器的控制器的实例；

图6示出了合成器的实例；

图7示出了在极化调制器中的电路的实例；

图8说明了合成器的进一步的实例；

图9示出了图8的合成器的实例的时序图；

图10示意性地说明了移动通信设备；以及

图11说明了用于产生以可选频率振荡的合成信号的方法的实例的流程图。

具体实施方式

现在将参考附图更充分地描述各种实例，在附图中一些实例被说明。在图中，为了清楚，线条，层和/或区域的厚度被夸大。

因此，虽然进一步的实例能够有各种修正和可选形式，但是一些实例通过附图中的实例的方式被示出并将在此被详细描述。然而应当理解的是，并不旨在限制实例为披露的特定形式，而是相反的，进一步的实例将覆盖落在本公开范围内的所有修正，等效物，以及替代物。在附图的描述中相同标记指代相同或相似元件。

可以理解的是当元件被称为“连接”或“耦合”到另一元件，其可以为直接连接或耦合到该其他元件或可能存在中间元件。与此相反，当元件被称为“直接地连接”或“直接地耦合”到另一元件，则没有中间元件存在。其他用来描述元件间关系的词语应当以相同的方式来解释(例如，“在……之间”与“直接地在……之间”相对，“邻近”与“直接地邻近”相对，等等)。

此处使用的术语仅仅是为了描述特定实例的目的，并不旨在限制进一步的实例。如此处使用的，单数形式“一”，“一个”和“该”旨在也包括复数形式，除非上下文中明确表示否定。进一步将理解，术语“包含”和/或“包括”，当用在此处时，指定了规定的特征，整数，步骤，操作，元件和/或组件的存在，但不排除存在或附加的一个或更多个其他特征，整数，步骤，操作，元件，组件和/或其组合。

除非另外定义，此处使用的所有术语(包括技术的和科学的术语)具有如由实例所属的本领域技术人员所通常理解的相同含义。进一步将理解术语，例如，那些定义在通常使用的字典中的，应当被解释为具有与其在相关技术的上下文中的含义相一致的含义，并将不被解释为理想化的或过于正式的感觉，除非在此明确规定如此。

用于产生以可选频率振荡的合成信号的电路的一些实例包括延迟发生器，其被配置为识别第一时刻，该第一时刻相对于以预定时钟频率振荡的时钟信号的第一信号边沿而被延迟。延迟元件被配置为提供第二信号边沿，该第二信号边沿相对于该第一时刻被延迟，从而使得该第二信号边沿在对应于 该合成信号的第三信号边沿的第二时刻被提供。可提供实例用于以可选频率振荡的合成信号，可选频率具有高动态范围，可能输出频率的高范围以及每单位时间极高频率变化的能力。这可能由于这样的原因，即对应于合成器信号的信号边沿的第二信号边沿得自借助于两个随后的延迟以预定时钟频率振荡的时钟信号。这可例如提供将具有较低时间分辨率的粗糙延时的产生与具有较高时间分辨率的精细延时的产生结合起来的可能性。尽管粗糙延时可提供在两个随后的振荡或周期时间之间显著改变所产生的合成信号的频率的可能性，但精细延时可同时提供合成信号的频率或信号边沿的高精度。图1借助方框图示意性地说明了电路的实例。

用于产生以可选频率振荡的合成信号的电路100包括延迟发生器102和延迟元件104。延迟发生器102被配置为识别第一时刻，该第一时刻相对于以预定时钟频率振荡的时钟信号108的第一信号边沿而被延迟。延迟元件104被配置为提供第二信号边沿106，该信号边沿106相对于该第一时刻被延迟，从而使得该第二信号边沿106在对应于该合成信号的第三信号边沿的第二时刻被提供。第二信号边沿106可直接被用作合成信号内的信号边沿，即，第三信号边沿可以与第二信号边沿相同。第二信号边沿可为数字信号的下降沿或上升沿或者合成的模拟信号的连续波形的下降部分或上升部分。

根据一些实例，延迟发生器102被配置为提供粗糙延时。根据一些实例，这是通过配置延迟发生器102从而使得其以预定时间分辨率在第一时刻选择时钟信号108的选择信号边沿而实现的。时间分辨率表示在两个随后的可选边沿之间的最小时间。例如，时间分辨率可对应于时钟信号108的周期时间的一半，从而使得时钟信号108的每个连续的上升或下降沿可被选择。然而根据进一步的实例，时间分辨率可以更低。例如，其可对应于完整的周期时间，从而使得随后的上升沿或随后的下降沿可被选择。延迟元件104被配置为提供第二信号边沿106，从而使得其相对于如由延迟发生器102提供或确定的选择信号边沿而被延迟。延迟元件104可被配置为提供精细时间分辨率，从而使得延迟元件的最大延迟变化可对应于延迟发生器102的预定时间分辨率。根据这一实例，信号边沿106可在任意时间以如由延迟元件104的精细时间分辨率所给出的时间分辨率而被提供。

延迟元件104可覆盖对应于延迟发生器102的预定时间分辨率的最大延 迟变化。其因此可以针对面积和功耗以高精度和较低成本实施。根据进一步的实例，延迟元件104的最大延迟变化可比延迟发生器102的预定时间分辨率更大。这可例如允许在电路100的多个实施方式中使用现有的电路或延迟元件104。

根据进一步的实例，延迟发生器102被配置为提供精细时间分辨率，其中其被配置为提供延迟的时钟信号，该延迟的时钟信号相对于时钟信号108被延迟，从而使得该延迟的时钟信号的延迟的信号边沿发生在第一信号边沿之后的第一时刻。相应地，延迟元件104被配置为在对应于具有预定时间分辨率的合成信号的第三信号边沿的时刻选择该延迟的时钟信号的第二信号边沿，预定时间分辨率表示在两个随后的可选边沿之间的最小时间。延迟发生器102可例如产生时钟信号108的延迟复制，从而使得延迟的时钟信号也以时钟信号108的预定时钟频率振荡。

图2说明了电路200的特定实例，其中延迟发生器被实施为多模分频器202，并且其中延迟元件被实施为数控延迟204。延迟发生器或多模分频器202的操作借助时间识别信号206来控制，并且延迟元件或数控延迟204的操作通过延迟控制信号208来控制。时间识别信号206和延迟控制信号208的产生在随后的图5和7的描述中被祥述，图5和7说明了用于控制电路的控制器的实例。

电路200基于以预定时钟频率振荡的时钟信号108而操作。通过时间识别信号206进行控制，多模分频器202用作延迟发生器并在第一时刻选择时钟信号108的选择信号边沿。第一时刻由通过时间识别信号206表示的时钟信号108的频率的分频来确定。多模分频器202在第一时刻产生或选择选择信号边沿210，其用作到作为延迟元件的数控延迟204的输入。选择信号边沿由数控延迟204延迟以便在第二时刻提供合成信号的第二信号边沿106，第二时刻相对于第一时刻被延迟由延迟控制信号208表示的量。取决于特定实施方式，第二信号边沿106可被直接用作合成信号内的(第三)信号边沿或者另外的元件可通过第二信号边沿106被触发以便最终提供合成信号内的信号边沿。作为后一种情况的特定实例，图2说明了边沿组合器210，其可用来产生上升和下降沿用于随后的由延迟元件104提供的第二信号边沿106的出现。因此，边沿组合器210可用来提供随后的上升和下降第三信号边沿以便提供 具有上升和下降沿的合成信号220，即使其将上升沿作为触发器接收。

图2以虚线说明了电路的另外实例的另外可选的组件。另外的实例可包括另外的多模分频器232作为另外的延迟发生器，以及另外的数控延迟234作为另外的延迟元件。该另外的延迟发生器和该另外的延迟元件可被用于提供信号边沿236，其对应于合成信号220的下降沿，而该延迟发生器和该元件可提供信号边沿206，其对应于合成信号的上升沿。即，根据一些实例，合成信号的上升信号边沿由第一对延迟发生器和延迟元件提供，而下降信号边沿由第二对延迟发生器和延迟元件提供。这可例如允许增加电路的时间分辨率和允许合成信号的输出频率高达或甚至高于时钟信号108的频率。在这一实例中，边沿组合器210可例如用来在信号边沿106发生时提供合成信号220的上升沿，而合成信号220的下降沿可在信号边沿236出现时被提供。

根据图2的特定实施方式，以合成信号220的频率并且因此，典型地以比由时钟信号108提供的速率更低的速率，来执行对时间指示信号206和延迟控制信号208的确定。当取决于合成信号220的较低速率来执行相关联的计算时，这可用于保存能量。为此，图2进一步说明了速率转换电路240的实例，速率转换电路240用于以由合成信号确定的速率接收时间指示信号206和延迟控制信号208，并且用于在合适的时间以由时钟信号108确定的速率来输出各自的信号，以便能够以时钟信号108的速率操作延迟发生器和延迟元件。

假设控制器242以对应于合成信号220的可选频率244的速率来更新或确定时间指示信号206和延迟控制信号208，所述信号206和208在合成信号220的每个时钟周期被提供到第一输入第一输出缓冲器246(FIFO)的输入。为此，合成信号220的反馈借助反馈链路219被提供到控制器242和FIFO 246的输入。FIFO 246以由时钟信号108确定的速率被读出，以便通过高速控制器248以由时钟信号108确定的速率提供时间指示信号206和延迟控制信号208到延迟发生器和延迟元件，以便在以预定时钟频率振荡的时钟信号108的时钟域中可应用。在启动时对于时间指示信号206和延迟控制信号208中的每个可以用启动值来初始化FIFO 246，以确保产生合成信号的第一时钟信号，其反过来使得控制器242根据可选频率提供第一对时间指示信号206和延迟控制信号208。替代地，可以通过任意其他方式来提供控制器242的触发 器。

换而言之，在图2中给出了基于频率合成器200的数字到时间转换的实例。高恒定频率时钟108进入多模分频器202(MMD)，其通过可变比例分频。数控延迟(DCD)线204在精细量化网格上移动MMD输出的边沿。DCD204的延迟范围可跨越固定频率输入时钟108的恰好一个(或整数倍数)周期。MMD 202和DCD 204一起允许在量化网格上在任意时间产生边沿，量化网格由DCD 204的时间分辨率提供。为了期望的输出时钟的上升和下降边沿，需要由MMD/DCD组合产生一个边沿。取决于建筑学上的选择，可以使用一个，两个或更多链路。边沿组合器210将由该一个或两个MMD/DCD链路提供的边沿转换为具有合适占空比的时钟。

由于MMD 202和DCD 204运行于输入时钟频率，它们的配置信息(分频比，延迟)需要被同步提供到那个时钟。然而期望的输出频率字可仅每个输出时钟周期被更新，并因此同步提供到输出时钟。运行在两个时钟的控制电路将请求频率转换到分频器和数字延迟链路的设置。存在两个示例性的解决方案，一个以高速完成大部分计算并且另一个以低速进行计算。典型地同步阶段需要对齐两个时钟域。在最一般的情况下其为FIFO 246，在特殊情况下为更简单的电路，其可能被使用而利用输入和输出时钟之间的已知相位关系。

尽管图2借助方框图说明了电路200的组件，但图3说明了电路中出现的信号的实例。第一行303说明了以预定时钟频率振荡的时钟信号108，预定时钟频率在第二行中被说明。通过特定实例，如图3的图示的第一行302中所说明的，假定时钟信号具有5GHz的频率，从而使得时钟信号的整个周期的周期时间对应于200皮秒(ps)。第三行304说明了合成信号的期望的周期时间，并且第四行306说明了以GHz为单位的对应输出频率。第五行308说明了如通过时间指示信号206和因此的时间指示信号206的一个特定实施方式表示的由多模分频器202施加的整数因子。第七行312给出了以皮秒为单位的延迟控制信号208的附加延迟时间，需要其以满足期望的输出频率并用于控制图2的DCD 204。第八行320说明了如由图2的电路200提供的合成信号220。

如上所详细描述的，图2的实例的延迟发生器或多模分频器202提供粗 糙时间分辨率，而延迟元件204提供精细时间分辨率。下面的描述着重于用于合成信号的第一周期时间330的产生，因为随后的周期时间和它们的相关信号组件是相应地产生的。显然从第三行304看出，在第一周期330中的合成信号的期望周期时间是750ps，而输入时钟以200ps的周期时间振荡。合成信号220中的下降沿应在合成信号220的信号边沿340出现的375ps后被提供，合成信号220的信号边沿340恰巧与时钟信号108的第一信号边沿相一致，而上升沿或第二边沿应在所述第一信号边沿340出现后的750ps被提供。假定延迟发生器或多模分频器202的预定时间分辨率为时钟信号108的一个周期时间，直至合成信号320的下降沿346出现的整个延迟被分为用于多模分频器202的时钟信号108的一个周期时间和用于数控延迟204的附加的175ps，如图3的最后三行所说明的。为此，延迟发生器202借助于200ps后时钟信号的上升沿的出现或输出在200ps后识别第一时刻350。这通过统一表示时钟信号108的分频的时间指示信号308来实现。此外，延迟控制信号312可操作为控制数控延迟204以便引入另外的175ps延迟，从而使得信号边沿346在对应于合成信号的第三信号边沿的第二时刻被提供。数字可控延迟204可提供上升沿，其借助于边沿组合器210变成下降沿，或者数字可控延迟204可提供下降沿以被直接用作合成信号。

用于产生合成信号220的下个信号边沿将在另外的375ps之后或者时钟信号108的信号边沿340产生后的750ps之后被提供。在延迟发生器的给定时间分辨率的情况下，由延迟发生器识别的下一时刻在对应于合成信号的下降沿346的时刻指示之后的两个时钟周期出现。为此，延迟发生器识别时刻350之后的时钟信号108的两个时钟周期的另外的时刻352。为了能够在750ps提供合成信号220的当前周期330的上升沿，延迟元件在由延迟发生器或多模分频器202表示的时刻352之后150ps提供信号边沿356。

换而言之，图3说明了基于以下假定的定时，即假定时钟信号108的输入时钟以200ps时钟周期在5GHz下运行(第一和第二迹线)。输出时钟将被调制以实现周期750ps，1100ps和850ps(第三和第四迹线)。因此该电路必须在时刻750ps，750ps+1100ps＝1850ps和850ps+1100ps+850ps＝2700ps产生上升时钟边沿。类似地，下降时钟边沿必须在时刻375ps，1300ps和2275ps(最后迹线)产生。从这些时刻，我们可以发现最接近的输入时钟边沿(第 六迹线)以及通过它们的距离可以发现MMD分频器值的顺序(第五迹线)。从最接近的由MMD产生的输入时钟边沿，DCD将需要的移位加到请求的输出边沿位置上。该定时图假定，延迟发生器(MMD)和延迟元件(DCD)的单个链路被用于产生上升和下降输出时钟边沿二者。

图2和3的说明假定了合适的控制信号，即，时间指示信号和延迟控制信号预先存在或被得出，而图4和5的说明更加详细地说明了这些控制电路的控制信号可以是如何得出的。在这方面，图4和5作为用于控制用于产生合成信号的电路的控制器的实例在随后被一起描述。合成信号的输出频率和输出周期与图3的图示相同。然而，在数字实施的实例中，用于时间指示信号和延迟控制信号的计算和数量可被要求或以单位或依据时钟信号或时钟信号108的频率计算。因此，表示图4中的请求输出频率或输出周期时间的顺序的第三行306被归一化为具有预定频率的时钟信号108的频率，并且用于延迟元件的延迟时间也被归一化为时钟信号108的输入时钟周期。由于周期是频率的倒数，输出周期和时钟信号108的周期时间之间的比值也可被给定为时钟信号108的频率和合成信号的期望瞬时输出频率之间的比值。换而言之，期望的输出频率也可以时钟信号108的单位频率被给出。

合成信号的第一全周期330对应于15/4乘以时钟信号108的周期时间。假定合成信号的上升和下降沿中的每个应由延迟发生器202和延迟元件204的单个链路提供，合成信号的单个边沿346应当在半周期时间被提供，即在15/8乘以时钟信号108的周期时间时，如线402所说明。图5说明了用于产生图4中说明的一些信号的控制器500的可能实施方式。控制器接收线402中给出的比值作为输入信号510。用于合成信号的第一半周期或半周期时间的分数15/8大于1，并可被分为其整数部分511a，代表用于延迟发生器102的粗糙时间分辨率的整个延迟的一部分，以及分数余数511b，为7/8周期时间。在图4的行406中说明的分数余数用于延迟控制信号和由延迟元件104引入的延迟时间，延迟元件104在这个特定实例中为数控延迟204。如图4中已经说明的，由延迟元件提供的信号边沿346通过借助于延迟发生器对第一时刻350的识别和借助于延迟元件104将7/8周期时间的附加延迟410的并入而被产生。由延迟元件104提供的信号边沿346对应于合成信号的下降信号边沿。

换而言之，延迟发生器102被配置为识别第一时刻350从而使其对应于 时钟信号的第一信号边沿340之后的时钟信号108的整数个边沿。使用对应于延迟发生器的时间分辨率的频率值与对应于可选频率的信号频率的带余除法的整数结果和累积余数来确定该整数。根据一些实例，信号频率是可选频率。根据进一步的实施例，信号频率是两倍的可选频率从而使得合成信号的上升和下降沿可借助于延迟发生器被确定。行412中给出的累积余数通过积分行406中给出的带余除法的余数而被确定。对图4中的第一半周期，带余除法的整数结果是一。此外，分数余数或带余除法的余数是7/8。该累积余数在图4的定时图的第七行412被给出。该累积余数通过在所有半个周期积分带余除法的余数或用于为合成信号确定的信号边沿而被确定。对于第一半周期，延迟发生器或多模分频器202在时钟信号108的信号边沿340出现后选择时钟信号108的第一上升边沿。由延迟元件104引入的附加延迟对应于累积余数，并因此对应于7/8乘以时钟信号108的周期时间。

对于第二半周期，带余除法提供和针对第一半周期相同的结果。然而，累积余数将超过一并可能总计为14/8。即，延迟元件104将需要引入大于延迟发生器102的预定时间分辨率的延迟。为了避免增加延迟元件的延迟时间，延迟元件104的最大延迟变化可例如被限于延迟发生器的预定时间分辨率。为了达到此，一旦其超过一，积分的余数可减小一，从而使得对应的延迟借助于延迟发生器而非借助于延迟元件被并入。在图4的特定实例中，在行412中的累积余数减小一从而使得其值对应于6/8，而对应于延迟发生器的预定时间分辨率的附加全周期时间被附加地并入延迟发生器的延迟中。在该特定实例中，如行414中说明的溢出因子可在合成信号的每半周期或周期时间被提供，否此此时累积余数412将超过一。同时，带余除法的整数结果被增加一以便提供表示时钟信号108的周期数的时间指示信号206，从而在另外的6/8时钟周期的延迟被附加到由延迟发生器表示的第一时刻之前出现。在这情况下，合成信号的上升信号边沿356在合适的时刻被提供。

当上述计算在合成信号的下一周期时间和所有随后的周期时间被重复时，合成信号可基于时钟信号108被提供，时钟信号108可具有宽动态范围，高时间分辨率，而其的产生可消耗很少的半导体面积和功率。

换而言之，图4说明了请求的输出周期时间的顺序被归一化为输入时钟周期(第三迹线306)并且DCD延迟被归一化为输入时钟周期(第十二迹线 312)。由于单个MMD-DCD链路被用于产生图2中的上升和下降输出时钟边沿二者，比值被减半以计数从上升到下降和下降到上升的差异，而非上升-上升或下降-下降边沿的差异(第四迹线402)。输出半周期和输入时钟周期之间的这个比值大于1并且可被分成其整数部分(第五迹线，粗糙延迟404)和分数余数(第六迹线，精细延迟406)。该分频比的整数部分与MMD值相关，即，与给出用于MMD的分频比的整数值相关。然而，分数部分可以累计并时常可要求将分频比增加1。为了说明这一点，比值的分数余数在积分器中被计算总数(第七迹线412)，其围绕1。即其开始于0，增加第一分数值7/8。当增加下一个7/8时结果将是14/8，这是个溢出。围绕1使得积分器状态为6/8和溢出。当在积分器溢出(第八迹线414)的情况下增加1到粗糙比值时，我们得到用于MMD的分频值(第九迹线416)。积分器值与DCD的输入匹配。当整数结果和累积余数的计算以对应于可选频率的速率被更新时，粗糙比值和积分器值二者都需要从输出时钟域(第九和第七迹线416，412)被同步到输入时钟域(第十和第十二迹线)。

图5说明了用于控制电路200的控制器500的实例，电路200用于根据图2产生以可选频率振荡的合成信号。控制器500包括时间指示信号计算器502，其可操作为提供时间指示信号416，其代表相对于电路200的时钟信号的信号边沿而被延迟的时刻，以及包括延迟信号发生器504，其可操作为提供延迟控制信号412，该延迟控制信号代表延迟时间。将合成信号的期望周期与时钟信号108的周期之间(或者预定时钟频率与合成信号的期望瞬时频率之间)的比值510(R)给定为二进制数，其具有描述比值的整数部分的m_i个位和描述分数部分的m_f个位。如图4的定时图中所示，比值的分数部分需要被围绕1而累积。该累积余数借助于加法器512被增加到当前分数部分。累加器具有m_f个位的位宽，因此加法器将具有m_f+1个输出位。如果这个加法的最高有效位(MSB)或进位是1，则发生溢出。加法器输出的m_f个最低有效位(LSB)包含围绕值。进位借助于加法器514被增加到整数部分以获得用于MMD的分频比。DCD的延迟可用比m_f更少的位m_D而被量化。随后仅累加器值的m_DMSB被用于控制延迟。通过这样，累加器还充当用于DCD的时间量化误差的一阶噪声整形器。取决于需求，附加噪声整形阶段可在此时被引入。在图5的给定实例中，电路将在两倍的输出时钟频率下运行，即在输出 时钟的两个边沿上运行以便对应于图4的定时图。

总之，图5说明了如何可以以输出速率或以可选频率的速率执行用于延迟发生器的时间指示信号的计算和用于延迟元件的延迟控制信号的计算的一个特定实例。延迟控制信号412被用于控制精细延迟，并且时间指示信号416被用于控制粗糙延迟。在图2的特定实例中，对应于使用时间指示信号416来控制多模分频器202，而数字可控延迟204借助于延迟控制信号412而被控制。

然而，替换的实例使用延迟发生器以提供时钟信号的延迟表示并因此并入了精细延迟。在那些实例中，延迟控制信号412将因此而控制延迟发生器，而时间指示信号412将被用于控制延迟元件。

图6说明了使用根据图2的电路和根据图5的控制器500的合成器600的实例。如图5中所描述的低速控制器500以DCD输出的速率运行或被更新。即，其提供了具有两倍输出频率的信号。对于输出信号的每个边沿都有上升时钟边沿。计算的MMD和DCD控制值，时间指示信号416和延迟控制信号412被时钟计时到FIFO或速率转换器240。这个FIFO通过MMD输出时钟被读出，MMD输出时钟与时钟信号108的高速输入时钟同步。FIFO输入和输出时钟之间的定时差因此被限制为DCD的1个高速时钟周期延迟变化加上附加的模拟延迟变化。这个FIFO实现输出和输入时钟域之间的转换。在***启动时，该FIFO可被预加载一个值以产生第一输出时钟边沿，其触发低速率计算逻辑，装满FIFO并且使得***启动。

图7说明了根据如此处被描述为极化发射器中的数字-时间转换器600的实例的合成器600的应用的实例。极化发射器例如被用于移动通信设备。

在移动通信设备中使用不同的调制方案，将要被传输的内容或信息典型地借助于I采样和Q采样序列被提供，取决于当前使用的调制方案和将要传输的内容。转换器702可被用于将I/Q采样转换为相应的极坐标表示的半径值R和方位角转换器702可例如实现CORDIC算法(坐标旋转数字计算机)。半径分量704可在不针对射频放大器进行进一步修正的情况下而被使用，角度可被进一步处理以便得出基带信号的瞬时频率，其与要合成的信号的当前周期时间有关，其中合成信号的瞬时频率实质上为基带信号的瞬时频率加上所选载波的中心频率。这将例如通过区分角度而实现以便得出基 带频率的瞬时频率707。两个采样速率转换器708可被用于将半径值704的采样和相关联的瞬时频率707转换为调制射频(RF)。在采样速率转换器708的输出处，新的半径采样和新的频率采样可用于由合成器600(DTC输出时钟)产生的信号的每个信号边沿。尽管按照基带频率速率转换器708的输出仍然是相等的并且由于极化发射器直接合成射频信号，当前使用的信道的信道中心频率710被增加到如通过速率转换器708输出的频率信号f_BB。结果是瞬时射频711。根据特定实施方式，分频器720可用于提供时钟信号108的预定时钟频率和要通过合成器600合成的瞬时频率711之间的比值。确定的比值可例如用作图5的控制器500的输入510，从而使得合成器600可提供以要求的瞬时RF频率711振荡的合成信号。提供的合成信号220接着用取决于半径值704的放大因子而被放大，从而使得直接合成的射频信号750可在图7中说明的放大器级760的输出处被提供。

图8和9说明了在合成器850中并入用于控制根据例如图2的合成器的控制器800的实例的替换方法。由于控制器的和在前面段落中已经描述的电路的基本原理，图8和9仅简短地描述，主要参考前面披露的实施方式。

根据图8的实例的控制器800在输入时钟频率下，即，在时钟信号108的预定频率下操作。时间指示信号802和延迟控制信号804以对应于预定时钟频率的速率而被更新。控制器800的输入是比值R的倒数，如参考图5所定义的。在放大器级760的实例中使用根据图8的控制器可因此允许节省分频器720。在时钟信号108的每个信号边沿在累加器806中比值m_F被累加。原则上，在时钟信号108的下一周期时间中当累加值超过1时将必然产生溢出。图9以与图3和4的表示相对应的表示说明了定时图。第一行表示时间基准302，第二行时钟信号108，第三行810说明了对于时钟信号108的每个随后的时钟周期的预定时钟频率和期望可选频率的比值。图9的第四行812说明了由累加器806提供的累积分数。原则上，累积分数812的溢出将发生在从现在到时钟信号108的下一周期时间或周期。

由于积分器806在由时钟信号108的上升沿给出的时刻确定积分分数812，借助控制器800来计算延迟时间，即当假定的连续积分信号穿过两个随后的时钟边沿之间的1的时间。这对应于当连续相函数穿过2π的时间。然而，积分器804的值在溢出前后都是已知的。即，溢出的时刻可通过线性插值被 计算。特别地，相应的延迟信号对应于(1-ACCU_R)/R。该计算在目前的累积值加上目前的比值超过1时被执行。为了执行这个计算，分频器812接收计算(I-ACCU_R)的结果，其为(1-m_f+1)作为第一输入，以及当前的比值或频率字m_f作为第二输入。虽然可对于时钟信号108的每个时钟周期执行分频，当溢出被确定时计算的结果仅被转发给延迟元件204。在图8的特定实施方式中，这通过提供分频结果到FIFO 814来实现，FIFO814的输入或输出由在累积的频率字m_F+1超过1时产生的溢出或进位816的存在而被触发。

图8仅是关于控制器的进一步实例如何可以被实现的一个特定实例，其以对应于时钟信号108的预定时钟频率的速率更新时间指示信号802和延迟控制信号804。在放大器级760中使用根据图8的实例可允许忽略分频器720，同时引入较低精度的分频器812。降低使用的分频器的精度增加了效率。

总结此处描述的一些实例，固定高频振荡器可与分频器和数控延迟一起使用以缓和传统方法的权衡，并使具有宽静态输出频率范围的频率合成器成为可能，且其仍然可以被快速调制并具有大范围。该实例可被纯数字化地实现并因此充分受益于未来的技术扩展。例如，延迟元件和它们的相关固有延迟随着先进的处理节点而降低，先进的处理节点可带来由数控延迟元件可实现的提高的延迟精度。此外，实现该纯数字化实例避免了当多个并行通道在不同频率下运行时的牵引效应和声道串扰。那些效果典型地可使用模拟电路等而出现。在一些实施方式中，多模分频器被用于从具有可高于最高输出频率的恒定频率的输入时钟创建粗糙频率调制时钟。具有一个输入时钟或周期或更多输入时钟或周期的最大延迟变化的数控延迟线被用来将粗糙分频器输出的位置转移到合成给定的输出频率所需的精确位置。到该电路的输入为，在合成信号的输出时钟的每个时钟边沿处的，归一化为输入时钟周期的请求输出周期。该归一化周期的分数余数在积分器中被积分，积分器在1溢出。积分器值正驱动数控延迟线并且归一化周期的整数部分正驱动多模分频器。如果积分器发生溢出，该整数部分增加1。

图10示意性地说明了包括具有放大器级760的放大器级的移动通信设备或移动电话或用户终端设备1000。放大器级760中的相位调制信号通过如此处描述的合成器600的实例被提供。

图11说明了用于产生以可选频率振荡的合成信号的方法1100的实例的 流程图。该方法包括识别(1110)第一时刻，该第一时刻相对于以预定时钟频率振荡的时钟信号的第一信号边沿而被延迟。

该方法进一步包括提供(1120)第二信号边沿，该第二信号边沿相对于第一时刻而被延迟，从而使得该第二信号边沿在对应于合成信号的信号边沿的第二时刻被提供。

虽然前面的实例主要针对其对于移动通信***例如WCDMA或LTE移动通信设备的可能用途被说明和解释，但进一步的实例也可在任意其他无线传输***中被实现。用于那些***的实例可为另一3GPP标准化移动通信网络或移动通信***。移动或无线通信***可例如对应于长期演进技术(LTE)，高级LTE(LTE-A)，高速分组接入(HSPA)，通用移动通信***(UMTS)或UMTS陆地无线接入网(UTRAN)，进化UTRAN(e-UTRAN)，全球移动通信***(GSM)或增强型数据速率GSM演进技术(EDGE)网络，GSM/EDGE无线接入网(GERAN)，或者具有不同标准的移动通信网络，例如，全球微波接入互操作性(WIMAX)网络IEEE 802.16或无线局域网(WLAN)IEEE 802.11，一般地，正交频分多址(OFDMA)网络，时分多址(TDMA)网络，码分多址(CDMA)网络，宽带码分多址(WCDMA)网络，频分多址(FDMA)网络，空分多址(SDMA)网络，等等。接收器***或调谐电路的进一步实例也可连同其他无线通信标准或协议连接，诸如例如蓝牙，ZIGBEE雷达应用程序等而被使用。

此处描述的实例可被总结如下。

实例1为用于产生以可选频率振荡的合成信号的电路，包括延迟发生器，其被配置为识别第一时刻，该第一时刻相对于以预定时钟频率振荡的时钟信号的第一信号边沿而被延迟；以及延迟元件，其被配置为提供第二信号边沿，该第二信号边沿相对于第一时刻在第二时刻被延迟，第二时刻对应于合成信号的第三信号边沿。

在实例2中，实例1的延迟发生器被配置为在第一时刻以预定时间分辨率选择时钟信号的选择信号边沿，该时间分辨率表示多个随后的可选边沿之间的最小时间。

在实例3中，实例1的延迟元件被配置为提供相对于选择信号边沿延迟的第二信号边沿。

在实例4中，实例3的延迟元件的最大延迟变化对应于延迟发生器的预定时间分辨率。

在实例5中，实例4的预定时间分辨率对应于时钟信号的单个周期时间。

在实例6中，实例1的电路可选地进一步包括边沿组合器，其可操作为在由延迟元件提供第二信号边沿时提供合成信号的第三信号边沿。

在实例7中，实例2到6的延迟发生器进一步被配置为在跟随第一时刻的另外的时刻选择时钟信号的另外的选择信号边沿。

在实例8中，前面实例的延迟发生器被配置为识别第一时刻，该第一时刻对应于在第一信号边沿后的时钟信号的整数边沿，使用对应于延迟发生器的时间分辨率的频率值与对应于可选频率的信号频率的带余除法的整数结果和累积余数来确定该整数，通过积分带余除法的余数来确定该累积余数。

在实例9中，实例8的信号频率是两倍的可选频率。

在实例10中，实例8或9的该整数通过带余除法的整数结果与溢出因子之和而被确定，如果累积余数超过1则该溢出因子为1，否则为0。

在实例11中，当积分的余数超过1时，实例8到10的累积余数减去1。

在实例12中，由实例11的延迟元件引入的延迟时间通过累积余数乘以延迟发生器的预定时间分辨率而被确定。

在实例13中，前述实例中任一项的延迟发生器可选地进一步包括数字可控分频器。

在实例14中，前述实例中任一项的延迟元件可选地进一步包括数字可控延迟。

在实例15中，权利要求1的延迟发生器被配置为提供延迟时钟信号，该延迟时钟信号相对于时钟信号被延迟从而使得该延迟时钟信号的延迟信号边沿发生在第一时刻。

在实例16中，实例15的延迟时钟信号以预定时钟频率振荡。

在实例17中，实例15或16的延迟元件被配置为在对应于具有预定时间分辨率的合成信号的第三信号边沿的时刻选择延迟时钟信号的第二信号边沿，该时间分辨率表示2个随后的可选边沿之间的最小时间。

在实例18中，实例17的延迟发生器的最大延迟变化对应于延迟元件的预定时间分辨率。

在实例19中，前述实例中任一项的电路可选地进一步包括另外的延迟发生器，其被配置为识别第三时刻，该第三时刻相对于以预定时钟频率振荡的时钟信号的第一信号边沿而被延迟；以及另外的延迟元件，其被配置为提供另外的信号边沿，该另外的信号边沿相对于第三时刻在对应于合成信号的另外的信号边沿的第四时刻被延迟。

在实例20中，实例19的合成信号的第三信号边沿为上升沿，并且合成信号的该另外的信号边沿为下降沿。

实例21为用于控制用于产生以可选频率振荡的合成信号的电路的控制器，该控制器包括：可操作为提供时间指示信号的时间识别信号计算器，时间指示信号代表相对于电路的时钟信号的第一信号边沿而被延迟的时刻；以及可操作为提供延迟控制信号的延迟信号发生器，该延迟控制信号代表延迟时间。

在实例22中，实例21的时间识别信号计算器可操作为使用对应于电路的时间分辨率的频率值与对应于可选频率的信号频率的带余除法的整数结果和累积余数来确定整数，通过积分带余除法的余数来确定该累积余数。

在实例23中，实例22的延迟信号发生器可操作为使用该累积余数的分数部分来确定该延迟控制信号。

在实例24中，当积分的余数超过1时实例23的累积余数减去1。

在实例25中实例23和24的延迟时间通过将积分的余数乘以时间分辨率而被确定。

在实例26中，实例21到25的控制器可选地进一步包括可操作为积分带余除法的余数的积分器电路。

在实例27中，实例21到26的时间指示信号和延迟控制信号以对应于预定时钟频率的速率而被更新。

在实例28中，实例21到26的时间指示信号和延迟控制信号以对应于可选频率的速率而被更新。

在实例29中，实例21到28的控制器可选地进一步包括可操作为确定溢出因子以及将累积余数减去该溢出因子的溢出因子发生器，如果累积余数超过1则该溢出因子为1，否则为0。

在实例30中，实例29的控制器进一步可选地包括溢出因子转移器，如 果溢出因子为1，溢出因子转移器可操作为将该溢出因子增加到该整数。

实例31为用于产生以可调频率振荡的合成信号的合成器，包括根据实例1到20中任一项的电路；以及耦合到该电路的根据实例22到31中任一项的控制器，该控制器可操作为控制该电路。

在实例32中，实例31的控制器的时间指示信号和延迟控制信号被用于控制通过延迟发生器而产生的延迟和通过延迟元件而产生的延迟。

实例33为放大器级，包括放大器，该放大器包括相位调制信号的输入；以及相位调制器，其可操作为提供该相位调制信号，该相位调制器包括根据实例31或32中任一项的合成器。

在实例34中，实例33的放大器级可选地进一步包括频率到时间转换器，其可操作为将该相位调制信号的当前频率转换成相应的用作到合成器的输入的当前周期时间。

实例35为包括实例33或34的放大器级的移动通信设备。

实例36为用于产生以可选频率振荡的合成信号的装置，包括：用于识别第一时刻的装置，该第一时刻相对于以预定时钟频率振荡的时钟信号的第一信号边沿而被延迟；以及用于提供第二信号边沿的装置，该第二信号边沿相对于第一时刻被延迟从而使得该第二信号边沿在对应于合成信号的第三信号边沿的第二时刻被提供。

在实例37中，实例36的用于识别第一时刻的装置被配置为在第一时刻以预定时间分辨率选择时钟信号的选择信号边沿，该时间分辨率表示2个随后的可选边沿之间的最小时间。

实例38为用于使用以预定时钟频率振荡的时钟信号来控制用于产生以可选频率振荡的合成信号的电路的装置，包括用于提供代表相对于时钟信号的第一信号边沿而被延迟的时刻的时间指示信号的装置；以及用于提供延迟控制信号的装置，该延迟控制信号代表延迟时间。

实例39为用于产生以可选频率振荡的合成信号的方法，包括：识别第一时刻，该第一时刻相对于以预定时钟频率振荡的时钟信号的第一信号边沿而被延迟；以及提供第二信号边沿，该第二信号边沿相对于第一时刻被延迟从而使得该第二信号边沿在对应于合成信号的第三信号边沿的第二时刻被提供。

在实例40中，实例39的识别第一时刻包括在该第一时刻选择时钟信号的选择信号边沿。

实例41为用于控制用于产生以可选频率振荡的合成信号的电路的方法，包括提供代表时钟信号的整数个时钟周期的时间指示信号；以及提供延迟控制信号，该延迟控制信号代表延迟时间。

在实例42中，实例41的提供时间指示信号包括确定对应于电路的时间分辨率的频率值与对应于可选频率的信号频率的带余除法的整数结果和累积余数，通过积分带余除法的余数来确定该累积余数。

实例43为具有程序代码的计算机程序，其被配置为当该程序代码在处理器上或由处理器执行时执行根据实例39到41中任一项的方法。

实例44为在其上存储了程序的计算机可读存储介质，程序代码被配置为当该程序代码在处理器上或由处理器执行时执行根据权利要求39到41中任一项的实例。

实例可进一步提供具有程序代码的计算机程序，用于当该计算机程序在计算机或处理器上执行时执行上述方法之一。本领域技术人员将容易意识到各上述方法的步骤可由编程的计算机执行。此处，一些示例性实例还旨在覆盖程序存储设备，例如，数字数据存储介质，其为机器或计算机可读的并编码机器可执行的或计算机可执行的程序指令，其中该指令执行上述方法中的一些或所有动作。程序存储设备可为，例如，数字存储器，磁存储器介质诸如磁盘和磁带，硬盘驱动器，或光可读的数字数据存储介质。进一步的示例性实例还旨在覆盖被编程为执行上述方法的动作的计算机或(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)，被编程为执行上述方法的动作。

说明书和附图仅示出了本公开的原理。因此将认识到尽管未在此处明确地说明或示出，本领域技术人员能够设计各种布置，其体现了本公开的原理并被包括在其精神和范围内。此外，此处记载的所有实例主要意在仅明确地仅用于教学的目的以帮助读者理解本公开的原理和由发明人贡献的概念以进一步发展技术，并被解释为对于这些专门记载的实例和条件没有限制。此外，此处记载本公开的原理，方面，和实例的所有声明及其具体实例旨在涵盖其等价物。

表示为“用于……的装置”(执行某一功能)的功能块应被理解为包括电路的功能块，电路被配置为分别执行某一功能。因此，“用于某物的装置”也可被理解为“被配置为用于或适于某物的装置”。因此被配置为执行特定功能的装置并不意味着这种装置必须(在给定时刻)正执行该功能。

附图中示出的各种元件的功能，包括标记为“装置”，“用于提供传感器信号的装置”，“用于产生传输信号的装置”等的任何功能块可通过使用专用硬件，如“信号提供器”，“信号处理单元”，“处理器”，“控制器”等以及能够执行与适当软件相关的软件的硬件而被提供。此外，此处描述为“装置”的任意实体可对应于或被实现为“一个或多个模块”，“一个或多个设备”，“一个或多个单元”，等。当由处理器提供时，可通过单个专用处理器，通过单个共享处理器，或通过多个单独处理器来提供功能，其中的一些可被共享。此外，术语“处理器”或“控制器”的明确使用不应被解释为排他地指代能够执行软件的硬件，且可不限制地隐含包括数字信号处理器(DSP)硬件，网络处理器，专用集成电路(ASIC)，现场可编程门阵列(FPGA)，用于储存软件的只读存储器(ROM)，随机存取存储器(RAM)，以及非易失性存储器。其他传统的和/或定制硬件也可被包括。

本领域技术人员应当理解的是此处的任意方框图表示体现本公开原理的示意性电路的概念视图。类似地，可以理解任意流程图，流程示意图，状态转换图，微代码，等等表示各种过程，其可被实质上表示在计算机可读介质中并因此通过计算机或处理器执行，不论这种计算机或处理器是否被明确地示出。

此外，下面的权利要求在此被并入详细描述，其中每个权利要求可作为单独的示例性实例独立存在。虽然每个权利要求可作为单独的示例性实例独立存在，需要注意的是-尽管从属权利要求可在权利要求中引用一个或更多其他权利要求的特定组合-其他示例性实例也可包括彼此从属或独立的权利要求的主题与从属权利要求的组合。这种组合在此被提出，除非阐明特定的组合是所预期。此外，还旨在包括权利要求的特征到任何其他独立权利要求，即使这个权利要求不是直接从属于该独立权利要求的。

进一步注意到说明书或权利要求书中披露的方法可通过设备来执行，设备具有用于执行这些方法的每个各自的动作的装置。

此外，要理解说明书或权利要求书中披露的多个动作或功能的公开不可被解释为在特定顺序内。因此，多个动作或功能的披露不将这些限制到特定顺序，除非由于技术的原因这样的动作或功能是不可互换的。此外，在一些实例中，单个动作可包括或可被分解成多个子动作。除非明确地排除，这些子动作可被包括并作为该单个动作的披露的一部分。

Claims (25)

1.一种用于产生以可选频率振荡的合成信号(220；320)的电路(100；200)，包括：

延迟发生器(102)，其被配置为识别第一时刻(350)，该第一时刻(350)相对于以预定时钟频率振荡的时钟信号(108)的第一信号边沿(340)而被延迟；以及

延迟元件(104)，其被配置为提供第二信号边沿(346)，该第二信号边沿(346)相对于该第一时刻(350)在第二时刻被延迟，第二时刻对应于合成信号(220；320)的第三信号边沿。

2.权利要求1的电路(100；200)，其中延迟发生器(102)被配置为在第一时刻(350)以预定时间分辨率选择时钟信号(108)的选择信号边沿，该时间分辨率表示多个随后的可选边沿之间的最小时间。

3.权利要求2的电路(100；200)，其中延迟元件(104)被配置为提供相对于选择信号边沿延迟的第二信号边沿(346)。

4.权利要求2或3中任一项的电路(100；200)，其中延迟元件(104)的最大延迟变化对应于延迟发生器(102)的预定时间分辨率。

5.权利要求4的电路(100；200)，其中该预定时间分辨率对应于时钟信号(108)的单个周期时间。

6.权利要求1的电路(100；200)，进一步包括：

边沿组合器(210)，其可操作为在由延迟元件(104)提供第二信号边沿(346)时提供合成信号(220；320)的第三信号边沿。

7.权利要求2的电路(100；200)，其中延迟发生器(102)进一步被配置为在跟随第一时刻(350)的另外的时刻选择时钟信号(108)的另外的选择信号边沿。

8.权利要求1的电路(100；200)，其中延迟发生器(102)被配置为识别第一时刻(350)，该第一时刻(350)对应于在第一信号边沿(340)后的时钟信号(108)的整数边沿，使用对应于延迟发生器(102)的时间分辨率的频率值与对应于可选频率的信号频率的带余除法的整数结果和累积余数来确定该整数，通过积分带余除法的余数来确定该累积余数。

9.权利要求8的电路(100；200)，其中该信号频率是两倍的可选频率。

10.权利要求8或9的电路(100；200)，其中该整数通过带余除法的整数结果与溢出因子之和而被确定，如果累积余数超过1则该溢出因子为1，否则为0。

11.权利要求8的电路(100；200)，其中当积分的余数超过1时，该累积余数减去1。

12.权利要求11的电路(100；200)，其中由该延迟元件(104)引入的延迟时间通过累积余数乘以延迟发生器(102)的预定时间分辨率而被确定。

13.权利要求1的电路(100；200)，其中延迟发生器(102)包括数字可控分频器。

14.权利要求1的电路(100；200)，其中延迟元件(104)包括数字可控延迟。

15.权利要求1的电路(100；200)，其中延迟发生器(102)被配置为提供延迟时钟信号，该延迟时钟信号相对于时钟信号(108)被延迟从而使得该延迟时钟信号的延迟信号边沿发生在该第一时刻(350)。

16.权利要求15的电路(100；200)，其中延迟时钟信号以预定时钟频率振荡。

17.权利要求15或16的电路(100；200)，其中延迟元件(104)被配置为在对应于具有预定时间分辨率的合成信号(220；320)的第三信号边沿的时刻选择延迟时钟信号的第二信号边沿，该时间分辨率表示2个随后的可选边沿之间的最小时间。

18.权利要求17的电路(100；200)，其中延迟发生器(102)的最大延迟变化对应于延迟元件(104)的预定时间分辨率。

19.一一种用于控制用于产生以可选频率振荡的合成信号(220；320)的电路(100；200)的控制器(500；800)，该控制器包括：

可操作为提供时间指示信号(416；802)的时间识别信号计算器(502)，时间指示信号(416；802)代表相对于电路(100；200)的时钟信号(108)的第一信号边沿(340)而被延迟的时刻；以及

可操作为提供延迟控制信号(412；804)的延迟信号发生器(504)，该延迟控制信号(412；804)代表延迟时间。

20.一种用于产生以可调频率振荡的合成信号(220；320)的合成器(600；850)，包括：

根据权利要求1的电路(100；200)；以及

耦合到该电路(100；200)的根据权利要求19的控制器(500；800)，该控制器可操作为控制该电路(100；200)。

21.一种用于产生以可选频率振荡的合成信号(220；320)的装置，包括：

用于识别第一时刻(350)的装置，该第一时刻(350)相对于以预定时钟频率振荡的时钟信号(108)的第一信号边沿而被延迟；以及

用于提供第二信号边沿(346)的装置，该第二信号边沿(346)相对于第一时刻(350)被延迟从而使得该第二信号边沿(346)在对应于合成信号(220；320)的第三信号边沿的第二时刻被提供。

22.一种用于产生以可选频率振荡的合成信号(220；320)的方法，包括：

识别第一时刻(350)，该第一时刻(350)相对于以预定时钟频率振荡的时钟信号(108)的第一信号边沿(340)而被延迟；以及

提供第二信号边沿(346)，该第二信号边沿(346)相对于第一时刻(350)被延迟从而使得该第二信号边沿(346)在对应于合成信号(220；320)的第三信号边沿的第二时刻被提供。

23.根据权利要求22的用于产生合成信号(220；320)的方法，其中识别第一时刻(350)包括在该第一时刻(350)选择时钟信号(108)的选择信号边沿。

24.一种用于控制用于产生以可选频率振荡的合成信号(220；320)的电路(100；200)的方法，包括：

提供代表时钟信号(108)的整数个时钟周期的时间指示信号(416；802)；以及

提供延迟控制信号(412；804)，该延迟控制信号(412；804)代表延迟时间。

25.一种具有程序代码的计算机程序，其被配置为当该程序代码在处理器上或由处理器执行时执行根据权利要求22至24中任一项的方法。