DE102013018601A1 - Verbesserung des thermischen Verhaltens eines Logikchips in einer Gehäuse-auf-Gehäuse-Struktur - Google Patents

Verbesserung des thermischen Verhaltens eines Logikchips in einer Gehäuse-auf-Gehäuse-Struktur Download PDF

Info

Publication number
DE102013018601A1
DE102013018601A1 DE102013018601.3A DE102013018601A DE102013018601A1 DE 102013018601 A1 DE102013018601 A1 DE 102013018601A1 DE 102013018601 A DE102013018601 A DE 102013018601A DE 102013018601 A1 DE102013018601 A1 DE 102013018601A1
Authority
DE
Germany
Prior art keywords
substrate
heat
thermally conductive
conductive pad
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013018601.3A
Other languages
English (en)
Inventor
Abraham F. Yee
Jayprakash Chipalkatti
Shantanu Kalchuri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102013018601A1 publication Critical patent/DE102013018601A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ausführungsformen der Erfindung stellen ein IC-System bereit, in welchem Niederleistungschips vertikal in der Nähe von Hochleistungschips angeordnet werden können, ohne die Auswirkungen einer Überhitzung zu erleiden. In einer Ausführungsform umfasst das IC-System ein erstes Substrat, einen Hochleistungschip, der auf einer ersten Seite des ersten Substrats angeordnet ist, eine wärmeleitende Anschlussfläche, die auf einer zweiten Seite des ersten Substrats angeordnet ist, eine oder mehrere wärmeleitende Komponenten, die in dem ersten Substrat ausgebildet sind, wobei die wärmeleitenden Komponenten den Hochleistungschip und die wärmeleitende Anschlussfläche thermisch miteinander verbinden, und eine Wärmesenke, die an einer Oberfläche der wärmeleitenden Anschlussfläche angebracht ist, wobei die Wärmesenke in thermischer Verbindung mit der wärmeleitenden Anschlussfläche steht. Durch das Vorsehen von wärmeleitenden Komponenten, die durch das erste Substrat hinweg ausgebildet sind, um den Hochleistungschip und die wärmeleitende Anschlussfläche thermisch miteinander zu verbinden, kann die von dem Hochleistungschip erzeugte Wärme wirksam in die Wärmesenke abgeleitet werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Ausführungsformen der vorliegenden Erfindung betreffen generell das Einbringen von integrierten Schaltungschips in ein Gehäuse und insbesondere ein Gehäuse-auf-Gehäuse-(POP) Gehäusesystem mit einem Hochleistungschip und einem Chip mit geringer Leistung bzw. einem Niederleistungschip.
  • Beschreibung des Stands der Technik
  • Mit der Weiterentwicklung der Elektronikindustrie steigt die Nachfrage nach kleineren Elektronikgeräten mit verbessertem Verhalten. Um eine höhere Integrationsdichte und eine kleinere Grundfläche elektronischer Komponenten zu erreichen, ist eine so genannte „Gehäuse-auf-Gehäuse-(POP)” Technik entwickelt worden. POP ist eine dreidimensionale Gehäusetechnik, die zur vertikalen Stapelung mehrerer auf Trägerstreifen beruhenden Halbleitergehäusen übereinander verwendet wird, wobei eine Schnittstelle zur Signalführung zwischen ihnen vorgesehen ist.
  • Die Minimierung der Dicke der Gehäuse war eine Herausforderung für eine erfolgreiche Umsetzung der POP-Technik, da im allgemeinen ein Kompromiss gemacht wird zwischen der thermischen Steuerung von Chips und anderen Komponenten, die in dem Gehäuse enthalten sind, und dem Leistungsverhalten dieser Komponenten. Insbesondere kann durch Anordnung von Speicherchips, passiven Komponenten und anderen Niederleistungskomponenten eines IC-Gehäuses möglichst nahe an der zentralen Recheneinheit (CPU) oder anderen Hochleistungskomponenten in einem IC-Gehäuse die Kommunikation zwischen Komponenten in dem IC-Gehäuse beschleunigt und parasitäre Effekte im Gehäuse können verringert werden. Jedoch ist bekannt, dass die von Hochleistungschips erzeugte Wärme Speicherchips und andere in der Nähe positionierte Komponenten beeinflussen kann. Daher ist es in thermischer Hinsicht nicht möglich, Speicherchips und passive Komponenten direkt auf oder unter einer CPU oder einem anderen Hochleistungschip zu stapeln, wenn diese in einem einzelnen IC-Gehäuse eingebaut sind, da eine derartige Konfiguration notwendigerweise die Leistung des Hochleistungschips beschränkt oder das Leistungsverhalten der Speicherchips beeinflusst.
  • Wie das Vorhergehende zeigt, gibt es einen Bedarf im Stand der Technik für ein Gehäusesystem mit einer größeren Dichte an integrierten Schaltungen bei entsprechender Verringerung der Gehäusegröße. Insbesondere besteht ein Bedarf für eine Anordnung mit einem Hochleistungschip und einem Niederleistungschip in einem vertikalen Stapel, wobei die Wärmeübertragung zwischen den Chips verhindert ist.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung geben ein IC-System an, in welchem ein oder mehrere Niederleistungschips in unmittelbarer Nähe von Hochleistungschips angeordnet werden können, ohne die Auswirkungen einer Überhitzung zu erleiden. In einer Ausführungsform umfasst das IC-System einen Hochleistungschip, der auf einem ersten Gehäusesubstrat montiert ist, und einen Niederleistungschip, der auf einem zweiten Gehäusesubstrat angeordnet ist, das über dem ersten Gehäusesubstrat zur Ausbildung eines Stapels angeordnet ist. Eine wärmeleitende Anschlussfläche ist an einer Unterseitenfläche des ersten Gehäusesubstrats angebracht und ist in thermischer Verbindung mit einem Teil einer gedruckten Leiterplatte, die unter dem ersten Gehäusesubstrat positioniert ist. Mehrere wärmeleitende Komponenten sind durch das erste Gehäusesubstrat hindurch so ausgebildet, dass sie den Hochleistungschip und die wärmeleitende Anschlussfläche thermisch miteinander koppeln.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass ein Speicherchip oder ein anderer Niederleistungschip in unmittelbarer Nähe zu dem Hochleistungschip angeordnet werden kann, der auf einem Gehäusesubstrat in dem gleichen IC-System montiert ist, ohne dass eine Überhitzung durch den Hochleistungschip erfolgt. Dadurch, dass die wärmeleitenden Komponenten, die durch das erste Gehäusesubstrat hindurch ausgebildet sind, um den Hochleistungschip und eine wärmeleitende Anschlussfläche zu verbinden, die zwischen (und in thermischer Verbindung mit) dem ersten Gehäusesubstrat und der gedruckten Leiterplatte positioniert ist, kann die von dem Hochleistungschip erzeugte Wärme wirksam in die gedruckte Leiterplatte abgeleitet werden, die als eine Wärmesenke für das IC-System dient. Auf diese Weise kann die Lebensdauer des Niederleistungschips verlängert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um die Art und Weise, in der die oben genannten Merkmale der vorliegenden Erfindung detailliert verstanden werden können, anzugeben, wird eine speziellere Beschreibung der Erfindung, die zuvor kurz zusammengefasst ist, durch Bezugnahme zu Ausführungsformen angegeben, wovon einige in den angefügten Zeichnungen dargestellt sind. Es ist jedoch zu beachten, dass die angefügten Zeichnungen lediglich typische Ausführungsformen dieser Erfindung darstellen und nicht dafür gedacht sind, ihren Schutzbereich zu beschränken, da die Erfindung andere gleichermaßen wirksame Ausführungsformen zulässt.
  • 1 ist eine schematische Querschnittsansicht eines integrierten Schaltungs-(IC) Systems gemäß einer Ausführungsform der Erfindung.
  • 2 ist eine schematische Ansicht von unten eines ersten Gehäusesubstrats, wobei eine anschauliche Anordnung einer wärmeleitenden Anschlussfläche in Bezug zu Lotkugeln gezeigt ist.
  • Der Klarheit halber sind identische Bezugszeichen verwendet, wenn dies möglich ist, um gleiche Elemente, die in Figuren in gleicher Weise auftreten, zu bezeichnen. Zu berücksichtigen ist, dass Merkmale einer Ausführungsform in andere Ausführungsformen integriert werden können, ohne dass dies weiter beschrieben ist.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist eine schematische Querschnittsansicht eines integrierten Schaltungs-(IC) Systems 100 gemäß einer Ausführungsform der Erfindung. Das IC-System 100 umfasst generell mehrere IC-Chips und/oder andere diskrete mikroelektronische Komponenten, und ist ausgebildet, die Chips und die Komponenten mit einer gedruckten Leiterplatte 190 elektrisch und mechanisch zu verbinden. Das IC-System kann eine vertikalen Kombination, das heißt eine gestapelte Konfiguration, aus einem oder mehreren Hochleistungschips 101 und einem oder mehreren Niederleistungschips 102 sein. In dieser Offenbarung kann der Hochleistungschip 101 ein Hochleistungsprozessor, etwa eine zentrale Recheneinheit (CPU), eine grafische Verarbeitungseinheit (GPU), ein Anwendungsprozessor oder eine andere Logikkomponente oder ein beliebiger IC-Chip sein, der in der Lage ist, ausreichend Wärme während des Betriebs zu erzeugen, so dass das Verhalten des Niederleistungschips 101 oder von passiven Komponenten, die in dem IC-System 100 angeordnet sind, negativ zu beeinflussen. Beispielsweise ist ein Hochleistungschip typischerweise ein Chip, der mindestens 10 W an Wärme oder mehr während des normalen Betriebs erzeugt. Andererseits ist der Niederleistungschip ein Chip, der nicht ausreichend Wärme während des Betriebs erzeugt, um das Verhalten benachbarter IC-Chips oder von Bauelementen nachteilig zu beeinflussen. Beispielsweise ist der Niederleistungschip ein beliebiger IC-Chip, der Wärme in der Größenordnung von ungefähr 1 W, d. h. nicht mehr als ungefähr 5 W während des normalen Betriebs erzeugt. Niederleistungschips können passive Bauelemente sein, die in dem IC-System 100 angeordnet sind, beispielsweise Speicherbauelement, etwa ein RAM- oder Flash-Speicher, ein I/O-Chip oder ein beliebiger anderer Chip, der nicht mehr als 5 W im Normalbetrieb erzeugt.
  • In der in 1 gezeigten Ausführungsform umfasst das IC-System 100 einen Hochleistungschip 101, der auf einer Oberseitenfläche 143 eines ersten Gehäusesubstrats 110 angeordnet ist, und eine Packung aus Niederleistungschips 102, die auf einer Oberseitenfläche 106 eines zweiten Gehäusesubstrats 140 angeordnet sind. Das erste Gehäusesubstrat 110 ist im Wesentlichen parallel und gegenüberliegend zu dem zweiten Gehäusesubstrat 140, wobei der Hochleistungschip 101 in der Art eines Sandwiches zwischen dem ersten Gehäusesubstrat 110 und dem zweiten Gehäusesubstrat 140 eingeschlossen ist. Das zweite Gehäusesubstrat 140 ist über einer Oberseitenfläche 143 des ersten Gehäusesubstrats 110 angeordnet und ist elektrisch mit dem ersten Gehäusesubstrat 110 über elektrische Verbindungen 142 verbunden. Die elektrischen Verbindungen 142 zwischen dem zweiten Gehäusesubstrat 140 und dem ersten Gehäusesubstrat 110 können unter Anwendung einer beliebigen technisch machbaren Vorgehensweise, die im Stand der Technik bekannt ist, hergestellt werden, etwa durch einen Lothöker oder eine Lotkugel. Die elektrischen Verbindungen 142 können in physischem Kontakt mit entsprechenden Verbindungsflächen 145 sein, die auf der Oberseitenfläche 143 des ersten Gehäusesubstrats 110 ausgebildet sind. Zu berücksichtigen ist, dass die elektrische Verbindung zwischen dem zweiten Gehäusesubstrat 140 und dem ersten Gehäusesubstrat 110 durch andere Verbindungstechniken hergestellt werden kann, etwa durch eine Umkehr-Chip-Verbindungstechnik bzw. Flip-Chip-Verbindungstechnik oder durch eine Stift-Gitter-Array-(PGA) Technik.
  • Der Niederleistungschip 102, der auf dem zweiten Gehäusesubstrat 140 montiert ist, kann in einem Vergussmaterial 148 zum Schutz des Chips 102 eingekapselt sein. Der Hochleistungschip 101 ist in elektrischer Verbindung mit dem ersten Gehäusesubstrat 110 durch elektrische Verbindungen 104, etwa Mikro-Höker. Bei Bedarf kann die Zuverlässigkeit der elektrischen Verbindungen 104 verbessert werden, indem die elektrischen Verbindungen 104 mit einem Einkapselungsmaterial 108 geschützt werden. Das Vergussmaterial oder Einkapselungsmaterial kann ein Harz sein, etwa Epoxydharz, Acrylharz, Silikonharz, Polyurethanharz, Polyamid-Harz, Polyimid-Harz, usw. Es können auch andere technisch machbare Gehäusetechniken eingesetzt werden, um den Niederleistungschip 102 oder die elektrischen Verbindungen 104 des Hochleistungschips 101 zu dem ersten Gehäusesubstrat 110 zu schützen. Obwohl dies nicht gezeigt ist, ist zu berücksichtigen, dass die obere Seite 150 des Vergussmaterials 148, das von dem zweiten Gehäusesubstrat 140 abgewandt ist, an einer Wärmesenke oder einem anderen Kühlmechanismus angebracht sein kann, um die thermische Durchlässigkeit des IC-Systems 100 zu vergrößern.
  • Der Niederleistungschip 102 ist gegenüberliegend zu dem Hochleistungschip 101 in gestapelter Konfiguration montiert und ist elektrisch mit dem Hochleistungschip 101 und der PCB 190 über leitende Bahnen 114 und leitende Durchführungen 123, die in dem ersten Gehäusesubstrat 110 ausgebildet sind, verbunden. Die elektrische Verbindung zwischen dem Hochleistungschip 101 und dem ersten Gehäusesubstrat 110 kann unter Anwendung einer beliebigen technisch machbaren Vorgehensweise, die im Stand der Technik bekannt ist, hergestellt werden. Zu beachten ist, dass die leitenden Bahnen 114 und die leitenden Durchführungen 123 und deren Konfiguration anschauliche Möglichkeiten sind, die zur elektrischen Verbindungen des Hochleistungschips 101 mit externen Komponenten angewendet werden können. Es kann eine beliebige elektrische Verbindung mit anderer Signalführungsanordnung/Konfiguration anstatt oder zusätzlich zur Verwendung der leitenden Bahnen 114 und der leitenden Durchführungen 123 angewendet werden.
  • In der in 1 gezeigten Ausführungsform ist eine wärmeleitende Anschlussfläche 160 an einer Unterseitenfläche 147 des ersten Gehäusesubstrats 110 angebracht. Die wärmeleitende Anschlussfläche 160 und die wärmeleitenden Komponenten 125, die nachfolgend erläutert sind, sind ausgebildet, eine Wärmeströmung von dem Hochleistungschip 101 zu der PCB 190 zu ermöglichen. Die wärmeleitende Anschlussfläche 160 kann an dem ersten Gehäusesubstrat 110 mittels einer Haftschicht 162 befestigt sein. Die Haftschicht 162 kann eine Metallhaftschicht sein mit einer oder mehreren der folgenden Komponenten: TiN, Cu, Ni, Ag, Ti, Ta, W, TiN, WN, TiW, und/oder einem anderen geeigneten Material, etwa einem wärmeleitenden Epoxydharz. Die wärmeleitende Anschlussfläche 160 kann aus einem Metall, etwa Kupfer, Aluminium, Gold, Silber, Eisen, Legierungen aus zwei oder mehr Elementen, Polymer, oder rostfreiem Stahl hergestellt sein. In einem Beispiel ist die wärmeleitende Anschlussfläche 160 aus Kupfer hergestellt.
  • Die wärmeleitende Anschlussfläche 160 kann an dem zentralen Gebiet auf der Unterseitenfläche 147 des ersten Gehäusesubstrats 110 angeordnet sein. Die Position der wärmeleitenden Anschlussfläche 160 kann in Übereinstimmung mit den wärmeleitenden Komponenten 125 festgelegt sein. Die wärmeleitende Anschlussfläche 160 kann eine Oberfläche von ungefähr 10% bis ungefähr 100% des ersten Gehäusesubstrats 110 einnehmen. In einem Beispiel beträgt die wärmeleitende Anschlussfläche 160 ungefähr 20% bis ungefähr 60% der Oberfläche des ersten Gehäusesubstrats 110. Es kann in gewissen Ausführungsformen vorteilhaft sein, die wärmeleitende Anschlussfläche 160 elektrisch leitend zu machen, so dass sie als eine elektrische Verbindung zwischen dem ersten Gehäusesubstrat 110 und der PCB 190 dienen kann. Anders ausgedrückt, die wärmeleitende Anschlussfläche 160 kann einige der Lotkugeln 180 ersetzen, die auf der Unterseitenfläche 147 des ersten Gehäusesubstrat 110 montiert sind, und die für die elektrische Verbindung des ersten Gehäusesubstrats 110 mit der PCB 190 verwendet sind.
  • 2 zeigt eine schematische Ansicht von unten des ersten Gehäusesubstrats 110, wobei eine anschauliche Anordnung der wärmeleitenden Anschlussfläche 160 in Bezug auf die Lotkugeln 180 gezeigt ist. Es ist zu berücksichtigen, dass die wärmeleitende Anschlussfläche 160 in ihrer Größe abhängig für den Bedarf an Wärmeableitung und/oder elektrische Verbindung des IC-Systems 100 variieren kann.
  • Das erste Gehäusesubstrat 110 kann eine oder mehrere wärmeleitende Komponenten 125 enthalten, die darin zum Zwecke der Wärmeübertragung eingebettet oder ausgebildet sind. Die wärmeleitenden Komponenten 125 sind ausgebildet, Wärme, die von dem Hochleistungschip 102 erzeugt wird, in Richtung der PCB 190 zu leiten, die als eine Wärmesenke für das IC-System 100 dient. Die wärmeleitenden Komponenten 125 können mit gewünschtem Abstand parallel zueinander sein. In der Ausführungsform aus 1, wie gezeigt, sind die wärmeleitenden Komponenten bzw. Strukturelemente 125 Durchführungen, die vertikal durch das erste Gehäusesubstrat 110 verlaufen. Es ist zu berücksichtigen, dass die wärmeleitenden Komponenten 125 von beliebiger bekannte Struktur sein können und eine geeignete Anordnung aufweisen können, solange sie die von dem Hochleistungschip 101 erzeugte Wärme in wirksamer Weise durch das erste Gehäusesubstrat 110 zu der wärmeleitenden Anschlussfläche 160 übertragen können, die an der PCB 190 angebracht ist. In Fällen, in denen die wärmeleitenden Komponenten 125 Durchführungen sind, können diese durch Laser-Bohrung hergestellt und mit einem thermischen Medien, etwa Kupfer, gefüllt werden. Es können auch andere geeignete Techniken eingesetzt werden, um die wärmeleitenden Komponenten 125 zu bilden. Die wärmeleitenden Komponenten 125 können auf eine Weise hergestellt und angeordnet werden, dass sie die elektrischen Bahnen 114 oder die leitenden Durchführungen 123 oder andere Strukturelemente in dem ersten Gehäusesubstrat 110 nicht stören. Obwohl vier wärmeleitende Komponenten 125 gezeigt sind, ist zu beachten, dass eine beliebige Anzahl der wärmeleitenden Komponenten 125 vorgesehen werden kann.
  • In diversen Ausführungsformen können die wärmeleitenden Komponenten 125 eine Höhe „H,” von ungefähr 200 μm bis ungefähr 600 μm, beispielsweise von ungefähr 400 μm, aufweisen. Die wärmeleitende Anschlussfläche 160 und die Haftschicht 162 können eine Höhe „H2” von ungefähr 50 μm bis ungefähr 250 μm, beispielsweise ungefähr 150 μm, aufweisen.
  • Die wärmeleitenden Komponenten 125 verbinden den Hochleistungschip 101 und die wärmeleitende Anschlussfläche 160 thermisch miteinander. Daher wird die von dem Hochleistungschip 101 erzeugte Wärme durch das erste Gehäusesubstrat 110 hindurch hinunter zu der wärmeleitenden Anschlussfläche 160 und dann zu der PCB 190 abgeleitet, anstatt dass die Wärme den Niederleistungschip 102 nachteilig beeinflusst, der über dem Hochleistungschip 101 angeordnet ist. Bei Bedarf können einige oder alle wärmeleitenden Komponenten elektrisch leitend ausgeführt werden, so dass sie verwendbar sind, um Leistung und/oder Massesignale direkt von der PCB zu dem Hochleistungschip 101 zu leiten. In einem derartigen Fall können die wärmeleitenden Komponenten aus Kupfer, Aluminium, Gold, Silber oder Legierungen aus zwei oder mehr elektrisch leitenden Elementen aufgebaut sein.
  • Zu berücksichtigen ist, dass Ausführungsformen der Erfindung erdacht werden können, ohne von dem grundlegenden Schutzbereich abzuweichen. Beispielsweise kann anstatt der Montage des Hochleistungschips 101 auf der Oberseitenfläche 143 des ersten Gehäusesubstrats 110, der Hochleistungschip 101 in dem ersten Gehäusesubstrat 110 eingebettet sein, wobei die wärmeleitenden Komponenten 125 und die wärmeleitende Anschlussfläche 160 in ähnlicher Weise gestaltet sind, wie dies zuvor erläutert ist, um die Wärmeströmung zu der PCB 190 zu ermöglichen.
  • Das erste Gehäusesubstrat 110 verleiht dem IC-System 100 strukturelle Steifigkeit und stellt eine elektrische Schnittstelle zur Führung von Eingangs-und Ausgangssignalen sowie Leistung zwischen dem Hochleistungschip 101, dem Niederleistungschip 102 und der PCB 190 bereit. Obwohl dies nicht gezeigt ist, ist zu berücksichtigen, dass das erste Gehäusesubstrat 110 ein Schichtsubstrat sein kann, das aus einem Stapel aus isolierenden Schichten aufgebaut ist. Die leitenden Bahnen 114 und die leitenden Durchführungen 123, die zuvor erläutert sind, können zwischen den isolierenden Schichten so gebildet werden, dass eine elektrische Verbindung zwischen dem Hochleistungschip 101, dem Niederleistungschip 102 und der PCB 190 hergestellt wird.
  • Zu geeigneten Materialien, die zur Herstellung des ersten Gehäusesubstrats 110 und des zweiten Gehäusesubstrats 140 verwendet werden können, gehören, ohne darauf eingeschränkt zu sein, FR-2 und FR-4, die übliche Laminate auf Basis von Epoxyd sind, und Bismaleimid-Triazin (BT) auf Harzbasis von der Firma Mitsubishi, Gas und Chemie. FR-2 ist ein mit synthetischem Harz gebundenes Papier mit einer Wärmeleitfähigkeit im Bereich von ungefähr 0,2 W/(K-m). FR-4 ist ein gewebter Glasfaserstoff mit einem Epoxidharzbinder mit einer Wärmeleitfähigkeit im Bereich von ungefähr 0,35 W/(K-m). BT/Epoxid-Schicht-Gehäusesubstrate besitzen ebenfalls eine Wärmeleitfähigkeit im Bereich von ungefähr 0,35 W/(K-m). Es können auch andere geeignet steife, elektrisch isolierende und thermisch isolierende Materialien verwendet werden, die eine Wärmeleitfähigkeit von weniger als ungefähr 0,5 W/(K-m) aufweisen.
  • Zusammenfassend gilt: Ausführungsformen der Erfindung betreffen ein IC-System, in welchem ein oder mehrere Niederleistungschips vertikal über einem oder mehreren Hochleistungschips, die auf einem Gehäusesubstrat in der Nähe der Niederleistungschips in dem gleichen IC-System montiert sind, angeordnet sind, ohne die Auswirkungen einer Überhitzung zu erleiden. Durch das Vorsehen wärmeleitender Komponenten, die durch das Gehäusesubstrat hindurch ausgebildet sind und thermisch mit einer wärmeleitenden Anschlussfläche verbunden sind, die an der Unterseitenfläche des Gehäusesubstrats angebracht ist, kann die von den Hochleistungschips erzeugte Wärme effizient in eine PCB abgeleitet werden, die in thermischer Verbindung mit der wärmeleitenden Anschlussfläche steht und als eine Wärmesenke für das IC-System dient. Daher wird die Wärmeübertragung von den Hochleistungschips zu den Niederleistungschips verhindert oder minimiert. Als Folge davon kann die Lebensdauer des Speicherchips verlängert werden.
  • Obwohl das Vorhergehende sich an Ausführungsformen der vorliegenden Erfindung richtet, können andere und weitere Ausführungsformen der Erfindung erdacht werden, ohne von deren grundlegenden Schutzbereich abzuweichen, und deren Schutzbereich ist durch die folgenden Patentansprüche festgelegt.

Claims (10)

  1. Ein integriertes Schaltungssystem mit: einem ersten Substrat; einem Hochleistungschip, der auf einer ersten Seite des ersten Substrats angeordnet ist; einer wärmeleitenden Anschlussfläche, die auf einer zweiten Seite des ersten Substrats angeordnet ist, wobei die zweite Seite parallel und gegenüberliegend zu der ersten Seite ist; einer oder mehreren wärmeleitenden Komponenten, die in dem ersten Substrat ausgebildet sind, wobei die eine oder die mehreren wärmeleitenden Komponenten den Hochleistungschip und die wärmeleitende Anschlussfläche thermisch miteinander verbinden; und einer Wärmesenke, die an einer Oberfläche der wärmeleitenden Anschlussfläche angebracht ist, wobei die Wärmesenke in thermischem Kontakt mit der wärmeleitenden Anschlussfläche ist.
  2. Das System nach Anspruch 1, das ferner umfasst: einen Niederleistungschip, der auf einem zweiten Substrat angeordnet ist, wobei das zweite Substrat benachbart zu der ersten Seite des ersten Substrats angeordnet ist.
  3. Das System nach Anspruch 1, wobei die wärmeleitende Anschlussfläche in einem zentralen Gebiet des ersten Substrats angeordnet ist.
  4. Das System nach Anspruch 1, wobei die wärmeleitende Anschlussfläche eine Oberfläche von ungefähr 10% bis ungefähr 100% des ersten Substrats einnimmt.
  5. Das System nach Anspruch 1, wobei die wärmeleitende Anschlussfläche Kupfer, Aluminium, Gold, Silber, Eisen, Legierungen aus zwei oder mehr Elementen, Polymer oder rostfreien Stahl aufweist.
  6. Das System nach Anspruch 1, wobei die eine oder die mehreren wärmeleitenden Komponenten Durchführungen sind, die vertikal durch das erste Substrat verlaufen.
  7. Das System nach Anspruch 1, wobei die eine oder die mehreren wärmeleitenden Komponenten elektrisch leitend sind.
  8. Ein integriertes Schaltungssystem mit: einem ersten Substrat, wobei das erste Substrat eine erste Seite und eine zweite Seite parallel zu der ersten Seite aufweist; einem Hochleistungschip, der in dem ersten Substrat eingebettet ist; einer wärmeleitenden Anschlussfläche, die auf der zweiten Seite des ersten Substrats angeordnet ist; einer oder mehreren wärmeleitenden Komponenten, die in dem ersten Substrat ausgebildet sind, wobei die eine oder die mehreren wärmeleitenden Komponenten den Hochleistungschip und die wärmeleitende Anschlussfläche miteinander thermisch verbinden; und einer Wärmesenke, die an einer Oberfäche der wärmeleitenden Anschlussfläche angebracht ist, wobei die Wärmesenke in thermischer Verbindung mit der wärmeleitenden Anschlussfläche ist.
  9. Das System nach Anspruch 8, das ferner umfasst: einen Niederleistungschip, der auf einem zweiten Substrat angeordnet ist, wobei das zweite Substrat relativ über der ersten Seite des ersten Substrats angeordnet und in elektrischer Verbindung mit dem ersten Substrat ist.
  10. Das System nach Anspruch 8, wobei die wärmeleitende Anschlussfläche elektrisch leitend ist.
DE102013018601.3A 2012-11-09 2013-11-07 Verbesserung des thermischen Verhaltens eines Logikchips in einer Gehäuse-auf-Gehäuse-Struktur Ceased DE102013018601A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/673,592 US10096534B2 (en) 2012-11-09 2012-11-09 Thermal performance of logic chip in a package-on-package structure
US13/673,592 2012-11-09

Publications (1)

Publication Number Publication Date
DE102013018601A1 true DE102013018601A1 (de) 2014-05-15

Family

ID=50555916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013018601.3A Ceased DE102013018601A1 (de) 2012-11-09 2013-11-07 Verbesserung des thermischen Verhaltens eines Logikchips in einer Gehäuse-auf-Gehäuse-Struktur

Country Status (4)

Country Link
US (1) US10096534B2 (de)
CN (1) CN103811436A (de)
DE (1) DE102013018601A1 (de)
TW (1) TWI678774B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
DE102013114006A1 (de) * 2013-12-13 2015-06-18 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Leiterplatte
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US11357096B2 (en) 2018-07-05 2022-06-07 Intel Corporation Package substrate inductor having thermal interconnect structures
US10872835B1 (en) 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
CN113709968A (zh) * 2021-09-10 2021-11-26 上海移远通信技术股份有限公司 一种pcb散热组件
US20240098878A1 (en) * 2022-09-16 2024-03-21 Raytheon Technologies Corporation Pin-fin cooling for printed circuit boards (pcbs)
CN117438384B (zh) * 2023-12-06 2024-03-15 江苏中科智芯集成科技有限公司 一种芯片封装结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
EP1394857A3 (de) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung
US7894203B2 (en) 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
US7274105B2 (en) * 2005-11-28 2007-09-25 Delphi Technologies, Inc. Thermal conductive electronics substrate and assembly
JP2008166440A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US9230898B2 (en) * 2009-08-17 2016-01-05 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
DE102011012186B4 (de) 2011-02-23 2015-01-15 Texas Instruments Deutschland Gmbh Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
CN102651359B (zh) * 2011-02-25 2015-01-14 尼克森微电子股份有限公司 具有低阻值基材与低功率损耗的半导体结构
CN102683220B (zh) * 2011-03-08 2016-01-20 华进半导体封装先导技术研发中心有限公司 一种制作多层有机液晶聚合物基板结构的方法

Also Published As

Publication number Publication date
TW201423921A (zh) 2014-06-16
TWI678774B (zh) 2019-12-01
US20140131847A1 (en) 2014-05-15
CN103811436A (zh) 2014-05-21
US10096534B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
DE102013018599B4 (de) Verfahren zur Einbettung eines CPU/GPU/LOGIC-Chips in ein Substrat einer Gehäuse-auf-Gehäuse-Struktur
DE102013018601A1 (de) Verbesserung des thermischen Verhaltens eines Logikchips in einer Gehäuse-auf-Gehäuse-Struktur
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102013207326B4 (de) Hoch-Dichte-3D-Paket
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
TWI630663B (zh) 半導體封裝結構及半導體製程
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE102011086354A1 (de) Multichip-baugruppe auf waferebene
US20180204827A1 (en) Electronic device and semiconductor device
US20140252612A1 (en) Wiring substrate for a semiconductor device having differential signal paths
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
KR20180070575A (ko) 반도체 장치
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE102010000269A1 (de) Halbleiter-Bauelement
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE112012002506T5 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102012104067A1 (de) Integrierte-Schaltung-Gehäuse und Einhäusungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final