DE102011012186B4 - Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls - Google Patents

Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls Download PDF

Info

Publication number
DE102011012186B4
DE102011012186B4 DE102011012186.2A DE102011012186A DE102011012186B4 DE 102011012186 B4 DE102011012186 B4 DE 102011012186B4 DE 102011012186 A DE102011012186 A DE 102011012186A DE 102011012186 B4 DE102011012186 B4 DE 102011012186B4
Authority
DE
Germany
Prior art keywords
chip module
dies
die
coating
thermal bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011012186.2A
Other languages
English (en)
Other versions
DE102011012186A1 (de
Inventor
Bernhard Lange
Thies PUCHERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102011012186.2A priority Critical patent/DE102011012186B4/de
Priority to US13/366,607 priority patent/US20120211895A1/en
Priority to PCT/US2012/026284 priority patent/WO2012116157A2/en
Priority to CN201280009989.1A priority patent/CN103688350A/zh
Priority to JP2013555551A priority patent/JP2014507809A/ja
Publication of DE102011012186A1 publication Critical patent/DE102011012186A1/de
Application granted granted Critical
Publication of DE102011012186B4 publication Critical patent/DE102011012186B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

Chipmodul (20), das einen Halbleiter-Die (2) umfasst, der in ein Leiterplattensubstrat (PCB-Substrat) (10) eingebettet ist, wobei der Die (2) eine Rückseite (16) und eine aktive Vorderseite, die mehrere Kontaktflächen (4) umfasst, aufweist, wobei die Rückseite (16) des Dies (2) durch eine Wärmebrücke (24, 38) mit einer Oberfläche (29) des Chipmoduls (20) gekoppelt ist, wobei wenigstens ein Abschnitt der Rückseite des Dies (2) mit einer gut wärmeleitenden und strukturierten Beschichtung (18) beschichtet ist und ein Innenendabschnitt der Wärmebrücke (24, 38) an die Beschichtung (18) angrenzt.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf ein Chipmodul, das einen Halbleiter-Die umfasst, der in ein PCB-Substrat eingebettet ist, und auf ein Verfahren zur Bereitstellung eines Chipmoduls.
  • HINTERGRUND
  • Moderne Halbleitervorrichtungen weisen eine hohe Packungs- und Leistungsdichte auf, und dementsprechend ist die Wärmeableitung eine wichtige Frage. Für Chipmodule, die mehrere integrierte Schaltungen und/oder Halbleitervorrichtungen umfassen, sind die thermischen Eigenschaften des Gehäuses besonders entscheidend. Je nach Komplexität und Entwicklungsphilosophien ihrer Entwickler gibt es Chipmodule in einer Vielzahl verschiedener Formen. Diese können von der Verwendung vargepackter integrierter Schaltungen auf einer kleiner Leiterplatte (PCB) bis zu vollständig kundenspezifisch angepassten Chipgehäusen, die viele Chips/Dies auf einem Verbindungssubstrat hoher Dichte integrieren, reichen. Chip- oder Mehrchipmadule sind ebenfalls als ein System im Gehäuse oder als ein Chipstapel bekannt.
  • 1 ist eine vereinfachte Querschnittsansicht eines Chipmoduls 20 in Übereinstimmung mit dem Stand der Technik vor der Einbettung in ein PCB-Material. Ein verdünnter Silicium-Die 2 mit einer aktiven Vorderseite 3, die mehrere Anschlussflächen oder Kontaktflächen 4 umfasst, wird mit einem nicht leitenden Klebstoff 6 auf ein PCB-Substrat 8 geklebt. Nachfolgend wird der Klebstoff 6 ausgehärtet und der Silicium-Die 2 in ein PCB-Substratmaterial 10 eingebettet.
  • 2 ist eine weitere vereinfachte Querschnittsansicht des aus 1 bekannten Chipmoduls 20. Der Silicium-Die 2 ist in das PCB-Substratmaterial 10 eingebettet. Für die Einbettung wird vorzugsweise ein faserverstärktes Kunststoffmaterial verwendet. Eine Rückseite 12 dieses Gehäuses kann verwendet werden, um Leiterbahnen innerhalb des Chipmoduls 20 weiterzuleiten. Das Chipmodul 20 kann ein Gehäuse für einen einzelnen Silicium-Die 2 oder sogar ein Mehrchipgehäuse, das mehrere Dies, Halbleitervorrichtungen und/oder passive Komponenten umfasst, die darin eingebettet sind, sein. Die Kontaktflächen 4 auf der aktiven Vorderseite des Silicium-Dies 2 sind durch geeignete Verbindungen 14 in Übereinstimmung mit 2 mit der Leiterplatte 8 verbunden, wobei die Kontaktlöcher zum Kontaktieren mit den Kontaktflächen 4 mit Kupfer gefüllt sind.
  • Für mobile Vorrichtungen sind moderne Chipmodule mit einer kleinen Größe und mit einer hohen Packungsdichte entwickelt worden. Insbesondere für diese modernen Gehäuse ist die thermische Kopplung zwischen dem Halbleiter-Die oder mehreren Dies und der Außenseite des Chipmoduls eine wichtige Frage.
  • Die US 2007/0 227 761 A1 betrifft die Integration von Halbleiter-Dies in ein PCB-Substrat, wobei zur Verbesserung des Wärmetransports Wärmebrücken in das PCB-Substrat integriert werden.
  • Die US 7 768 107 B2 offenbart, dass der auf das Die aufgebrachte „Solderable Interlayer” der effektiven Wärmeanbindung des Dies dient.
  • Die US 2009/0 032 933 A1 offenbart einen monolithischen Block, welcher als Wärmesenke verwendet wird.
  • Die in den vorstehenden Dokumenten offenbarten Lösungen bieten jedoch keine ausreichende Wärmeanbindung.
  • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der Erfindung, ein Chipmodul und ein Verfahren zur Bereitstellung eines Chipmoduls zu schaffen, die hinsichtlich der thermischen Kopplung zwischen einer Oberfläche des Chipmoduls und einem Halbleiter-Die, der in dieses Chipmodul eingebettet ist, verbessert sind und dem Die zudem geringe mechanische Spannungen auferlegt werden.
  • Die Aufgabe wird durch die Gegenstände der Ansprüche 1 und 11 gelöst.
  • In einem Aspekt der Erfindung wird ein Chipmodul geschaffen, das einen Halbleiter-Die umfasst, der in ein Leiterplattensubstrat (PCB-Substrat) eingebettet ist. Der Die weist eine Rückseite und eine aktive Vorderseite, die mehrere Kontaktflächen umfasst, auf, wobei die Rückseite des Dies über eine Wärmebrücke mit einer Oberfläche des Chipmoduls gekoppelt ist. Vorzugsweise ist die Rückseite des Dies eine geschliffene Oberfläche, die ein Ergebnis eines Schleifprozesses zum Verringern der Dicke des Dies auf einen gewünschten Wert ist.
  • Vorzugsweise ist die thermische Kopplung zwischen dem eingebetteten Halbleiter-Die und einer Oberfläche des Chipmoduls verbessert und wird eine höhere Wärmeableitung bereitgestellt. Folglich sind eine höhere Integrationsdichte und mehr Leistungsintegration möglich.
  • In einem weiteren Aspekt der Erfindung ist wenigstens ein Abschnitt der Rückseite des Dies mit einer gut wärmeleitenden Beschichtung beschichtet. Ein Innenendabschnitt der Wärmebrücke grenzt an diese Beschichtung an. Vorzugsweise verläuft die Beschichtung über die gesamte Oberfläche der Rückseite des Dies. Die Beschichtung kann eine geschlossene Schicht oder eine gemusterte Schicht sein, wobei in Übereinstimmung mit einem weiteren Aspekt die Dichte des Musters variieren kann. Mit anderen Worten, die Dichte des Musters kann in einigen Bereichen der Rückseite des Dies im Vergleich zu einer durchschnittlichen Dichte oder zu einer Dichte des Musters im Rest der Oberfläche höher sein. In Übereinstimmung mit einem Aspekt der Erfindung ist die Dichte des Musters in einem Gebiet des Dies höher, das im Vergleich zu anderen Mustern mehr Wärme erzeugt, wobei z. B. die Musterdichte in einem Bereich, der Leistungstransistoren umfasst, erhöht ist. Ein bevorzugtes Material für die Beschichtung ist ein Metall, vorzugsweise ein gut wärmeleitendes Metall, z. B. Kupfer. Vorzugsweise verbessert eine zusätzliche Kupfermetallisierung auf der Waferrückseite die Wärmeableitung von dem Die in die Wärmebrücke. Vorzugsweise wird die Kupferschicht nach dem Schleifen des Wafers auf seine endgültige Dicke abgelagert. Eine geschlossene Schicht schafft die höchste Wärmeableitung; allerdings kann sie dem Die auch eine mechanische Spannung auferlegen. Eine strukturierte Schicht ist wegen ihrer niedrigeren Auswirkung auf die mechanische Spannung vorteilhaft. Vorzugsweise sind die gemusterten Schichten Punkte oder Kreuzschraffurlinien. Ferner kann die gut wärmeleitende Beschichtung auf einige Bereiche der Rückseite des Dies, vorzugsweise Bereiche, die eine hohe Wärmeabgabe bieten wie z. B. die Ausgangstransistoren, beschränkt sein.
  • In einem weiteren Aspekt der Erfindung ist die Wärmebrücke ein monolithischer Block, der quer wenigstens über die gesamte Oberfläche der Rückseite des Dies verläuft. Vorzugsweise ist der monolithische Block aus einem gut wärmeleitenden Material hergestellt, das z. B. mit gut wärmeleitenden Partikeln gefüllt ist. Das Material des monolithischen Blocks kann mit Metallpartikeln oder Metallclustern gefüllt sein, und ferner ist vorzugsweise ein gut wärmeleitendes Metall wie etwa Kupfer aufgetragen. Vorzugsweise stellt ein monolithischer Block eine effektive Wärmebrücke für die Wärmeübertragung zwischen der Rückseite des Halbleiter-Dies und der Außenseite des Chipmoduls bereit. Ferner kann die Erzeugung des monolithischen Blocks leicht in den Einbettungsprozess integriert werden.
  • In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung umfasst die Wärmebrücke mehrere gut wärmeleitende Kanäle, wobei jeder Kanal eine Wärmebrücke zwischen der Rückseite des Dies und einer Oberfläche des Chipmoduls bereitstellt. Vorzugsweise sind die gut wärmeleitenden Kanäle Kontaktlöcher, die mit einem gut wärmeleitenden Material, vorzugsweise mit einem gut wärmeleitenden Metall wie etwa Kupfer, gefüllt sind. Die Kontaktlöcher oder Bohrungen können von einer Oberfläche, vorzugsweise von einer Rückseitenoberfläche des Chipmoduls, bis zu dem Die oder wenigstens bis in ein Gebiet in der Nähe der Rückseitenoberfläche des Dies gebohrt sein. Das Bohren kann z. B. durch mechanisches Bohren oder durch Laserbohren ausgeführt werden.
  • In Übereinstimmung mit einem weiteren vorteilhaften Aspekt der Erfindung ist wenigstens ein Abschnitt der Oberfläche des Chipmoduls mit einer gut wärmeleitenden Außenbeschichtung beschichtet. Ein Außenendabschnitt der Wärmebrücke grenzt an die Außenbeschichtung an. Die Außenbeschichtung des Chipmoduls ermöglicht eine Verbesserung der Wärmeableitung von dem Gehäuse in eine Wärmesenke, z. B. in eine gedruckte Schaltung des Kunden oder in einen Teil derselben. Die Beschichtung ist vorzugsweise aus einem gut wärmeleitenden Metall hergestellt; ein bevorzugtes Metall ist wegen seiner guten Wärmeleitfähigkeit Kupfer. Die Rückseitenbeschichtung oder -plattierung kann mit Hilfe eines geeigneten Klebstoffs oder Lötmittels mit einer Wärmesenke gekoppelt sein.
  • In einem weiteren Aspekt der Erfindung kann die Rückseite des Halbleiter-Dies über die Wärmebrücke elektrisch kontaktiert sein. Vorzugsweise kann dieser elektrische Kontakt durch ein Metall zum Füllen der Kontaktlöcher oder Bohrungen oder durch ein gut wärmeleitendes Material zur Bereitstellung des monolithischen Blocks bereitgestellt sein.
  • In Übereinstimmung mit einem weiteren Aspekt der Erfindung wird ein Verfahren zum Bereitstellen eines Chipmoduls geschaffen. Das Verfahren umfasst die folgenden Schritte: Kontaktieren von Kontaktflächen an einer Vorderseite eines Halbleiter-Dies und Einbetten des Halbleiter-Dies in ein PCB-Substrat; Bohren mehrerer Kontaktlöcher in eine Rückseite des PCB-Substrats, die der Vorderseite des Halbleiter-Dies abgewandt ist, und Füllen der Kontaktlöcher mit einem gut wärmeleitenden Material, um eine Wärmebrücke zwischen der Rückseite des Dies und einer Oberfläche des Chipmoduls zu bilden. Vorzugsweise wird ein gut wärmeleitendes Metall, z. B. Kupfer, aufgetragen.
  • Selbstverständlich kann eine Rückseite des Halbleiter-Dies, die seiner aktiven Vorderseite abgewandt ist, mit einer Außenoberfläche des Chipmoduls thermisch gekoppelt/kontaktiert werden, bevor die aktive Vorderseite des Dies elektrisch kontaktiert wird.
  • In Übereinstimmung mit einer vorteilhaften Ausführungsform umfasst das Verfahren ferner den Schritt des Beschichtens wenigstens eines Teils der Rückseite des Halbleiter-Dies, um eine gut wärmeleitende Schicht zu bilden.
  • Dieselben oder ähnliche Vorteile, die bereits für die Halbleitervorrichtung in Übereinstimmung mit der Erfindung erwähnt wurden, betreffen das Verfahren zum Packen des Halbleiter-Dies.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 und 2 sind schematische Querschnittsansichten eines beispielhaften Chipmoduls in Übereinstimmung mit dem Stand der Technik.
  • Weitere Aspekte und Eigenschaften der Erfindung gehen aus der folgenden Beschreibung einer Ausführungsform der Erfindung mit Bezug auf die beigefügte Zeichnung hervor, in der:
  • 3 bis 8 vereinfachte Querschnittsansichten eines Chipmoduls während verschiedener Phasen des Packungsprozesses sind,
  • 9 ein Chipmodul, das auf einer Kundenleiterplatte angebracht ist, in einer weiteren vereinfachten Querschnittsansicht ist, und
  • 10 und 11 weitere vereinfachte Querschnittsansichten eines Chipmoduls in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung sind, wobei die Wärmebrücke ein monolithischer Block ist.
  • AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
  • 3 ist eine vereinfachte Querschnittsansicht eines Chipmoduls 20 in Übereinstimmung mit einer Ausführungsform der Erfindung. Ein Halbleiter-Die 2 mit mehreren Kontaktflächen 4 ist durch Auftragen eines geeigneten Klebstoffs 6 an einem PCB-Substrat 8 angebracht. In den Klebstoff 6 sind, vorzugsweise unter Verwendung eines Lasers, Bohrungen oder Löcher gebohrt und im Wesentlichen mit Kupfer gefüllt, um geeignete Verbindungen 14 bereitzustellen. Eine geschliffene Rückseite 16 des Dies 2 ist mit einer gut wärmeleitenden Beschichtung 18 beschichtet. Vorzugsweise ist die Beschichtung eine Metallbeschichtung, wobei Kupfer ein bevorzugtes Metall ist. Wie in 3 dargestellt ist, kann die Beschichtung über die gesamte Rückseite 16 des Halbleiter-Dies 2 verlaufen. Allerdings kann die Beschichtung 18 auch, z. B. mit Hilfe von Punkten oder Kreuzschraffurlinien, gemustert sein. Die Beschichtung kann außerdem auf einen spezifischen Bereich der Rückseite 16 des Halbleiter-Dies 2 begrenzt sein, der vorzugsweise in der Umgebung wärmeerzeugender Teile des Dies 2, z. B. der Leistungstransistoren, liegt. Dies ist so, da Wärmeverluste der Leistungstransistoren zu einer Wärmesenke abgeleitet werden sollen, um eine Überhitzung zu verhindern.
  • In einem weiteren Schritt, der in 4 dargestellt ist, ist die Struktur aus 3 in ein geeignetes PCB-Material 10 eingebettet. Die Rückseite 12 des Chipmoduls 20 ist mit einer geeigneten Außenbeschichtung 22, vorzugsweise einer gut wärmeleitenden Schicht, beschichtet, wobei z. B. eine Kupferschicht aufgetragen ist. Die Außenbeschichtung 22 kann über die gesamte Oberfläche des Gehäuses verlaufen oder kann gemustert sein. Vorzugsweise kann eine gemusterte Schicht verwendet werden, um in einem späteren Prozessschritt zusätzliche elektrische Verbindungen bereitzustellen. Alternativ kann die Beschichtung auf einen bestimmten Abschnitt oder Bereich der Rückseite 12 des Gehäuses beschränkt sein.
  • 5 ist eine weitere vereinfachte Querschnittsansicht des Chipmoduls 20, das aus 4 bekannt ist. In Übereinstimmung mit einem weiteren Verarbeitungsschritt werden in die Außenbeschichtung 22 und in das PCB-Substratmaterial 10 bis zu der Rückseitenbeschichtung 18 des Halbleiter-Dies 2 Löcher oder Bohrungen 24 gebohrt. Die Bohrungen oder Kontaktlöcher 24 können durch mechanisches Bohren, durch Laserbohren oder durch eine Kombination davon gebohrt werden.
  • In einem in 6 gezeigten weiteren Verarbeitungsschritt werden die Kontaktlöcher 24 mit einem gut wärmeleitenden Füllmaterial 26 gefüllt, wobei sie vorzugsweise mit einem Metall, z. B. mit Kupfer, gefüllt werden. Die mehreren gefüllten Kontaktlöcher 24, d. h. das Füllmaterial 26, stellen eine Wärmebrücke zwischen dem Halbleiter-Die 2 und der Rückseite 12 des Chipmoduls 20 bzw. seiner Außenbeschichtung 22 bereit.
  • 7 ist eine weitere vereinfachte Querschnittsansicht, die einen weiteren Verarbeitungsschritt darstellt. Eine aktive Vorderseite 28 des Chipmoduls 20 ist auf herkömmliche Weise strukturiert. Die Rückseite 29 ist vollständig mit der Kupferaußenbeschichtung 22 bzw. mit dem gut leitenden Füllmaterial 26 gelassen. Außerdem ist es möglich, die Rückseite 29 des Gehäuses zur besseren Wärmeübertragung, zur Verringerung der mechanischen Spannung oder zur zusätzlichen Leitung elektrischer Signale zu segmentieren.
  • Ferner kann durch die gefüllten Kontaktlöcher 24 ein elektrischer Kontakt zwischen der Rückseite 29 des Chipmoduls 20 und einer Rückseite 16 des Halbleiter-Dies 2 bereitgestellt werden. Das gut wärmeleitende Füllmaterial 26, das vorzugsweise Kupfer ist, ist ebenfalls geeignet, um gleichzeitig einen elektrischen Kontakt bereitzustellen.
  • 8 ist eine weitere Querschnittsansicht des Chipmoduls 22 in Übereinstimmung mit einer Ausführungsform der Erfindung. Im Vergleich zu den oben erwähnten Figuren ist das Chipmodul 20 umgedreht gezeigt, d. h. die Wärmebrücke befindet sich auf der Rückseite. Die Anschlussflächen 4 des Halbleiter-Dies 2 sind mit einer Kontaktfläche 30 innerhalb des Gehäuses verbunden. Über der Schicht 30 steht weiterer Raum für andere Komponenten des Chipmoduls 22 zur Verfügung. Dieser weitere Raum kann ebenfalls zum Leiten elektrischer Signale und Verbindungen innerhalb des Chipmoduls 20 oder für Verbindungen mit den Anschlussflächen 4 des Dies 2 verwendet werden.
  • Hauptsächlich gibt es zwei Arten für die Montage des Chipmoduls 20. In Übereinstimmung mit 3 bis 7 wird zunächst der Die 2 auf einem PCB-Substrat 8 angeordnet und eine elektrische und thermische Kopplung bereitgestellt. Nach diesen Produktionsschritten wird das PCB-Substrat 8 umgedreht und danach mit seiner thermisch gekoppelten Rückseite 16 wie in 8 dargestellt umgedreht in das Chipmodul 20 eingebettet. Zweitens kann die thermische Kopplung vor dem elektrischen Kontaktieren des Halbleiter-Dies 2 hergestellt werden. Dementsprechend kann der Die 2 in das Chipmodul 20 mit seiner polierten Rückseite umgedreht gebettet werden und wird die Wärmebrücke durch Bohren und Füllen von Kontaktlöchern hergestellt. Danach werden die Kontaktflächen 4 auf der aktiven Vorderseite des Dies 2 kontaktiert.
  • In einer weiteren vereinfachten Querschnittsansicht aus 9 wird das Chipmodul 20 aus 8 auf einer Kundenleiterplatte 35 angebracht. Das Chipmodul 20 wird durch ein geeignetes Lötmittel 32 an eine Wärmesenke 34 gelötet, die ein Teil der Kundenleiterplatte 35 ist. Die Wärmesenke kann ein Metallblock sein, der in die Leiterplatte 35 eingebettet ist. Das gut wärmeleitende Material 26 innerhalb der Kontaktlöcher 24 stellt eine Wärmebrücke zwischen der Rückseite 16 des Halbleiter-Dies 2 und der Wärmesenke 34 bereit.
  • In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung, die in einer weiteren vereinfachten Querschnittsansicht aus 10 gezeigt ist, wird ein gefülltes PCB-Substratmaterial 36 verwendet, um zwischen der Rückseitenbeschichtung 18 des Halbleiter-Dies 2 und einer Außenoberfläche des Chipmoduls 22 eine Wärmebrücke 38 bereitzustellen. Um die gewünschten thermischen Eigenschaften zu erzielen, ist das gut wärmeleitende PCB-Substratmaterial 36 vorzugsweise mit Metallpartikeln oder -clustern gefüllt. Die Wärmebrücke 38 kann außerdem durch eine gut wärmeleitende Paste bereitgestellt werden. Der Einbettungsprozess selbst ist mit einem herkömmlichen Einbettungsprozess vergleichbar. Das resultierende Gehäuse, d. h. das resultierende Chipmodul 22, ist in 11 gezeigt. Ein monolithischer Block 38 stellt eine thermische Kopplung zwischen der Rückseite des Halbleiter-Dies 2 und der Rückseite 12 des Gehäuses bzw. des Chipmoduls 20 bereit. Auf der Rückseite 12 des Gehäuses kann eine Außenbeschichtung 22 abgelagert werden, um die Wärmeableitung zu verbessern.
  • Wie bereits erwähnt wurde, kann die thermische Kopplung vor dem elektrischen Kontaktieren des Halbleiter-Dies 2 hergestellt werden. Vorzugsweise kann ein durchsichtiges gut wärmeleitendes PCB-Substratmaterial 36 aufgetragen werden, um die Wärmebrücke 38 herzustellen, wobei dies das Ausrichten des Halbleiter-Dies 2 auf eine genaue Position zum elektrischen Kontaktieren der aktiven Vorderseite ermöglicht.

Claims (11)

  1. Chipmodul (20), das einen Halbleiter-Die (2) umfasst, der in ein Leiterplattensubstrat (PCB-Substrat) (10) eingebettet ist, wobei der Die (2) eine Rückseite (16) und eine aktive Vorderseite, die mehrere Kontaktflächen (4) umfasst, aufweist, wobei die Rückseite (16) des Dies (2) durch eine Wärmebrücke (24, 38) mit einer Oberfläche (29) des Chipmoduls (20) gekoppelt ist, wobei wenigstens ein Abschnitt der Rückseite des Dies (2) mit einer gut wärmeleitenden und strukturierten Beschichtung (18) beschichtet ist und ein Innenendabschnitt der Wärmebrücke (24, 38) an die Beschichtung (18) angrenzt.
  2. Chipmodul (20) nach Anspruch 1, bei dem eine Dichte der Struktur der Beschichtung (22) in einigen Abschnitten der Rückseite des Dies (2) gegenüber einer mittleren Dichte der Struktur oder gegenüber einer Dichte der Struktur in den übrigen Abschnitten der Rückseite des Dies (2) erhöht ist.
  3. Chipmodul (20) nach Anspruch 2, bei dem die Dichte der Struktur in Bereichen des Dies (2) mit hoher Wärmeabgabe erhöht ist.
  4. Chipmodul (20) nach einem der vorhergehenden Ansprüche, bei dem die Wärmebrücke (24, 38) ein monolithischer Block (38) ist, der quer wenigstens über die gesamte Oberfläche der Rückseite (16) des Dies (2) verläuft.
  5. Chipmodul (20) nach Anspruch 4, bei dem der monolithische Block (38) aus einem Material hergestellt ist, das mit gut wärmeleitendem Material gefüllt ist.
  6. Chipmodul (20) nach Anspruch 4 oder 5, bei dem der monolithische Block (38) aus gefülltem PCB-Material oder aus gut wärmeleitfähiger Paste hergestellt ist.
  7. Chipmodul (20) nach einem der Ansprüche 1 bis 3, bei dem die Wärmebrücke (24, 38) mehrere gut wärmeleitende Kanäle (24) umfasst, wobei jeder zwischen der Rückseite (16) des Dies (2) und der Oberfläche (29) des Chipmoduls (20) eine Wärmebrücke bereitstellt.
  8. Chipmodul (20) nach Anspruch 7, bei dem die gut wärmeleitenden Kanäle (24) Kontaktlöcher sind, die mit einem gut wärmeleitenden Material (26) gefüllt sind.
  9. Chipmodul (20) nach einem der vorhergehenden Ansprüche, bei dem wenigstens ein Abschnitt der Oberfläche (29) des Chipmoduls (20) mit einer gut wärmeleitenden Außenbeschichtung (22) beschichtet ist und ein Außenendabschnitt der Wärmebrücke (24, 38) an die Außenbeschichtung (22) angrenzt.
  10. Chipmodul (20) nach einem der vorhergehenden Ansprüche, bei dem über die Wärmebrücke (24, 38) ein elektrischer Kontakt zwischen der Oberfläche (29) des Chipmoduls (20) und der Rückseite (16) des Dies (2) bereitgestellt ist.
  11. Verfahren zum Bereitstellen eines Chipmoduls (20), wobei das Verfahren die folgenden Schritte umfasst: a) Kontaktieren von Kontaktanschlussflächen auf einer Vorderseite eines Halbleiter-Dies (2) und Einbetten des Halbleiter-Dies (2) in ein PCB-Substrat (10), b) Beschichten wenigstens eines Teils der Rückseite (16) des Halbleiter-Dies (2) mit einer strukturierten und gut wärmeleitenden Beschichtung (18), um eine gut wärmeleitende Schicht zu bilden, c) Bohren mehrerer Kontaktlöcher (24) in eine Oberfläche (29) des PCB-Substrats (10), die der Vorderseite des Halbleiter-Dies (2) abgewandt ist, und d) Füllen der Kontaktlöcher (24) mit gut wärmeleitendem Material (26), um zwischen der Rückseite (16) des Dies (2) und der Oberfläche (29) des Chipmoduls (2) eine Wärmebrücke (24, 38) zu bilden.
DE102011012186.2A 2011-02-23 2011-02-23 Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls Active DE102011012186B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102011012186.2A DE102011012186B4 (de) 2011-02-23 2011-02-23 Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
US13/366,607 US20120211895A1 (en) 2011-02-23 2012-02-06 Chip module and method for providing a chip module
PCT/US2012/026284 WO2012116157A2 (en) 2011-02-23 2012-02-23 Chip module embedded in pcb substrate
CN201280009989.1A CN103688350A (zh) 2011-02-23 2012-02-23 嵌入pcb基板的芯片模块
JP2013555551A JP2014507809A (ja) 2011-02-23 2012-02-23 Ｐｃｂ基板に埋め込まれたチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011012186.2A DE102011012186B4 (de) 2011-02-23 2011-02-23 Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls

Publications (2)

Publication Number Publication Date
DE102011012186A1 DE102011012186A1 (de) 2012-08-23
DE102011012186B4 true DE102011012186B4 (de) 2015-01-15

Family

ID=46605025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011012186.2A Active DE102011012186B4 (de) 2011-02-23 2011-02-23 Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls

Country Status (5)

Country Link
US (1) US20120211895A1 (de)
JP (1) JP2014507809A (de)
CN (1) CN103688350A (de)
DE (1) DE102011012186B4 (de)
WO (1) WO2012116157A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012020365B4 (de) * 2012-10-17 2015-05-21 Giesecke & Devrient Gmbh Verfahren zum Nachweis der Echtheit eines tragbaren Datenträgers
US10096534B2 (en) 2012-11-09 2018-10-09 Nvidia Corporation Thermal performance of logic chip in a package-on-package structure
US20150001694A1 (en) * 2013-07-01 2015-01-01 Texas Instruments Incorporated Integrated circuit device package with thermal isolation
KR101554913B1 (ko) * 2013-10-17 2015-09-23 (주)실리콘화일 방열 기능을 갖는 반도체 장치 및 이를 구비하는 전자 기기
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
CN110383437A (zh) * 2016-12-22 2019-10-25 深圳中科四合科技有限公司 一种二极管的封装方法及二极管
EP3481162B1 (de) * 2017-11-06 2023-09-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Bauteilträger mit zwei bauteilträgerabschnitten und einem in eine sacköffnung eines der bauteilträgerabschnitte eingebetteten bauteil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070227761A1 (en) * 2004-04-27 2007-10-04 Imbera Electronics Oy Heat Conduction From an Embedded Component
US20090032933A1 (en) * 2007-07-31 2009-02-05 Tracht Neil T Redistributed chip packaging with thermal contact to device backside
US7768107B2 (en) * 2005-11-11 2010-08-03 Infineon Technologies Ag Semiconductor component including semiconductor chip and method for producing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
CN1202573C (zh) * 2002-03-29 2005-05-18 威盛电子股份有限公司 半导体元件的封装模组及其制程方法
CN1186813C (zh) * 2002-07-01 2005-01-26 威盛电子股份有限公司 倒装式芯片封装结构及其制程方法
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
US7838977B2 (en) * 2005-09-07 2010-11-23 Alpha & Omega Semiconductor, Ltd. Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
TWI284976B (en) * 2005-11-14 2007-08-01 Via Tech Inc Package, package module and manufacturing method of the package
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
KR100869832B1 (ko) * 2007-09-18 2008-11-21 삼성전기주식회사 반도체칩 패키지 및 이를 이용한 인쇄회로기판
KR20090124064A (ko) * 2008-05-29 2009-12-03 전자부품연구원 능동 소자 칩 내장형 기판 및 그의 제조 방법
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070227761A1 (en) * 2004-04-27 2007-10-04 Imbera Electronics Oy Heat Conduction From an Embedded Component
US7768107B2 (en) * 2005-11-11 2010-08-03 Infineon Technologies Ag Semiconductor component including semiconductor chip and method for producing the same
US20090032933A1 (en) * 2007-07-31 2009-02-05 Tracht Neil T Redistributed chip packaging with thermal contact to device backside

Also Published As

Publication number Publication date
DE102011012186A1 (de) 2012-08-23
US20120211895A1 (en) 2012-08-23
JP2014507809A (ja) 2014-03-27
WO2012116157A2 (en) 2012-08-30
WO2012116157A3 (en) 2012-11-22
CN103688350A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
DE102011012186B4 (de) Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
DE102013018599B4 (de) Verfahren zur Einbettung eines CPU/GPU/LOGIC-Chips in ein Substrat einer Gehäuse-auf-Gehäuse-Struktur
EP3008753B1 (de) Leistungsmodul
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE10018358B4 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE112012004167T5 (de) Auf Wafer-Ebene aufgebrachte Wärmesenke
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
DE102017220175A1 (de) Platinentechnologie für leistungselektronische Schaltungen
DE102015208348B3 (de) Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102012206505A1 (de) Elektronische vorrichtung mit einer leiterplatte mit wärmeabführungsstruktur
DE102007057370B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE102012112327A1 (de) Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses
DE102012206289B4 (de) Halbleiterbauelement-Verbundstruktur mit Wärmeableitstruktur und dazugehöriges Herstellungsverfahren
WO2014206666A1 (de) Schaltungsvorrichtung und verfahren zum herstellen einer schaltungsvorrichtung zur steuerung eines getriebes eines fahrzeugs
WO2008040296A1 (de) Optoelektronisches bauelement
DE102007002807B4 (de) Chipanordnung
DE112019006263T5 (de) Halbleiterbauteil und herstellungsverfahren für halbleiterbauteil
DE102016107249B4 (de) Leiterplatte mit einer Aussparung für ein elektrisches Bauelement, System mit der Leiterplatte und Verfahren zur Herstellung der Leiterplatte
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013226513A1 (de) Leiterplatte, Verfahren zum Herstellen derselben und Leiterplattenvorrichtung
DE102018217607A1 (de) Halbleiterbauelement-Anordnung, Verfahren zu deren Herstellung sowie Entwärmungseinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE