DE102012217624A1 - Niederinduktives Halbleitermodul - Google Patents
Niederinduktives Halbleitermodul Download PDFInfo
- Publication number
- DE102012217624A1 DE102012217624A1 DE102012217624A DE102012217624A DE102012217624A1 DE 102012217624 A1 DE102012217624 A1 DE 102012217624A1 DE 102012217624 A DE102012217624 A DE 102012217624A DE 102012217624 A DE102012217624 A DE 102012217624A DE 102012217624 A1 DE102012217624 A1 DE 102012217624A1
- Authority
- DE
- Germany
- Prior art keywords
- main
- power semiconductor
- electrically connected
- load
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
Abstract
Ein Halbleitermodul (100) umfasst ein Modulgehäuse (6), wenigstens ein Substrat (2), sowie eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips (T1...T6), die innerhalb des Modulgehäuses (6) in einer lateralen Richtung (r) hintereinander angeordnet sind. Die Anzahl N der wenigstens zwei steuerbaren Leistungshalbleiterchips (T1...T6) kann gerade oder ungerade sein. Ein jedes der Substrate (2) weist einen dielektrischen Isolationsträger (20) auf, sowie eine ebene oberseitige Metallisierungsschicht (21), die an dem Isolationsträger (20) angebracht ist und die eine Anzahl von Leiterbahnen () enthält. Ein jeder der N steuerbaren Leistungshalbleiterchips (T1...T6) ist auf der oberseitigen Metallisierungsschicht (21) eines Substrats (2) angeordnet und umfasst eine erste Hauptelektrode (E1...E6), eine zweite Hauptelektrode (C1...C6), eine zwischen der ersten Hauptelektrode (E1...E6) und der zweiten Hauptelektrode (C1...C6) ausgebildete Laststrecke, sowie eine Steuerelektrode (G1...G6) zur Steuerung eines elektrischen Stromes durch die Laststrecke. Gemäß einer ersten Variante weist das Halbleitermodul (100) genau einen einzigen externen Hauptlastanschluss (Emain) auf, der sowohl außerhalb des Modulgehäuses (6) angeordnet als auch elektrisch an sämtliche ersten Hauptelektroden (E1...E6) angeschlossen ist, sowie einen externen Hilfsanschluss (Eaux), der außerhalb des Modulgehäuses (6) angeordnet und über einen Hilfsanschluss-Verbindungsleiter (4) elektrisch an sämtliche ersten Hauptelektroden (E1...E6) angeschlossen ist. Hierzu ist der Hilfsanschluss-Verbindungsleiter (4) an einer Verbindungsstelle (5) an eine der oberseitigen Metallisierungsschichten (21) angeschlossen. Der Hauptlastanschluss (Emain) weist in einer lateralen Richtung (r) von der Verbindungsstelle (5) einen Abstand (d1) auf, der kleiner oder gleich ist als der kleinste Wiederholabstand (dr), der zwischen irgendwelchen zwei benachbarten der Leistungshalbleiterchips (T1...T6) in der lateralen Richtung (r) auftritt.
Description
- TECHNISCHES GEBIET
- Die Erfindung betrifft Halbleitermodule.
- Bei Leistungselektronikmodulen handelt es sich um Halbleitermodule, die in leistungselektronischen Schaltkreisen verwendet werden. Leistungselektronikmodule werden typischerweise verwendet in Fahrzeug-, Schienen-, und industriellen Anwendungen, sie werden beispielsweise in Umrichtern oder Gleichrichtern eingesetzt. Ebenso finden sie Anwendung bei der Erzeugung und Übertragung von Energie. Die in den Leistungselektronikmodulen enthaltenen Halbleiterbauelemente können beispielsweise Halbleiterchips umfassen, die einen Transistor, einen Bipolartransistor mit isoliertem Gate (IGBT = Insulated Gate Bipolar Transistor), einen Metalloxidfeldeffekttransistor (MOSFET = Metal Oxide Field-Effect Transistor), einen Sperrschicht-Feldeffekttransistor (JFET = Junction Field-Effect Transistor), einen Thyristor, oder eine Diode enthalten. Diese Halbleiterbauelemente können hinsichtlich ihrer Spannungsfestigkeit und ihrer Stromtragfähigkeit variieren.
- Ein jedes dieser Halbleiterbauelemente besitzt eine erste Hauptelektrode, eine zweite Hauptelektrode und einen zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode ausgebildeten Lastpfad. Beispielsweise kann es sich bei der ersten und zweiten Hauptelektrode um Drain und Source, um Source und Drain, um Emitter und Kollektor, um Kollektor und Emitter, um Anode und Kathode oder um Kathode und Anode handeln.
- Viele dieser Halbleiterbauelemente weisen zusätzlich eine Steuerelektrode zur Steuerung eines elektrischen Stromes durch die Laststrecke des betreffenden Bauelements auf. Derartige Halbleiterbauelemente werden auch als steuerbare Halbleiterbauelemente bezeichnet.
- Um die Schaltleistung zu erhöhen, können zwei oder mehr steuerbare Halbleiterbauelemente in Form individueller Halbleiterchips in einem gemeinsamen Modulgehäuse angeordnet und elektrisch zueinander parallel geschaltet werden. Hierzu werden die ersten Hauptelektroden der steuerbaren Halbleiterchips in dem Modulgehäuse elektrisch leitend miteinander verbunden und dazu an wenigstens einen gemeinsamen externen ersten Lastanschluss angeschlossen. Die zweiten Hauptelektroden der steuerbaren Halbleiterchips werden ebenso in dem Modulgehäuse elektrisch leitend miteinander verbunden und an einen gemeinsamen externen zweiten Hauptlastanschluss angeschlossen. Weiterhin sind die Steuerelektroden der steuerbaren Halbleiterchips in dem Modulgehäuse elektrisch leitend miteinander verbunden und dazu an einen externen Steueranschluss angeschlossen. Im Sinne der vorliegenden Erfindung wird ein Anschluss als "externer" Anschluss bezeichnet, wenn er von der Außenseite des Modulgehäuses her zugänglich ist.
- Zusätzlich kann ein jedes der steuerbaren Halbleiterbauelemente und dementsprechend ein jeder der betreffenden Halbleiterchips an seiner jeweiligen ersten Hauptlastanschlusselektrode über einen Hilfskontakt (z. B. einen Hilfsemitter) angeschlossen werden, der, zusammen mit der Steuerelektrode des betreffenden steuerbaren Halbleiterchips, dazu verwendet wird, dem Halbleiterchip eine Steuerspannung zuzuführen, die dazu dient, einen elektrischen Strom durch die Laststrecke dieses Halbleiterchips zu steuern. Hiezu werden die Hilfskontakte der Halbleiterchips ebenso in dem Modulgehäuse elektrisch leitend miteinander verbunden und an einen gemeinsamen externen Hilfsanschluss angeschlossen.
- Während des Betriebs des Halbleitermoduls wird zur Steuerung sämtlicher parallel geschalteter Halbleiterchips eine Steuerspannung zwischen dem externen Hilfsanschluss und dem externen Steueranschluss angelegt und auf die verschiedenen Halbleiterchips verteilt, wozu irgendeine willkürliche Verdrahtung in dem Modulgehäuse verwendet wird.
- Insbesondere bei hohen Strömen durch die Laststrecken fällt das elektrische Potential entlang der Verdrahtung, die die ersten Lastanschlüsse miteinander verbindet, aufgrund des unvermeidlichen Ohmschen Widerstandes der Verdrahtung, ab. Dies führt dazu, dass unterschiedliche Halbleiterchips zum Einschalten, d. h. um die betreffenden Laststrecken von einem elektrisch sperrenden Zustand in einen elektrisch hoch leitenden Zustand zu schalten, unterschiedliche Steuerspannungen erforderlich sind.
- Dies jedoch kann dazu führen, dass verschiedene Halbleiterchips nicht gemeinsam und simultan ein- oder ausgeschaltet werden. Im ungünstigsten Fall kann es passieren, dass während des Schaltvorgangs, bei dem sämtliche Halbleiterchips gemeinsam ein- oder ausgeschaltet werden sollen, einige der Halbleiterchips in ihren vorherigen ausgeschalteten bzw. eingeschalteten Zustand verbleiben. Als Folge davon müssen die verbleibenden leitenden der Halbleiterchips, d. h. diejenigen der Halbleiterchips, die sich in eingeschaltetem Zustand befinden, den gesamten Strom durch das Modul tragen und werden daher überdurchschnittlich belastet.
- Daher besteht ein Bedarf nach einem verbesserten Halbleitermodul.
- ÜBERBLICK
- Gemäß einer Ausgestaltung umfasst ein Halbleitermodul ein Modulgehäuse, wenigstens ein Substrat, eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips, die innerhalb des Modulgehäuses in einer lateralen Richtung hintereinander angeordnet sind. Die Anzahl N der wenigstens zwei steuerbaren Leistungshalbleiterchips kann gerade oder ungerade sein. Weiterhin ist N größer oder gleich 2, es kann aber auch größer oder gleich 3, größer oder gleich 4, größer oder gleich 5, oder größer oder gleich 6 sein.
- Ein jedes der Substrate weist einen dielektrischen Isolationsträger auf, sowie eine ebene oberseitige Metallisierungsschicht, die an dem Isolationsträger angebracht ist und die eine Anzahl von Leiterbahnen enthält.
- Ein jeder der N steuerbaren Leistungshalbleiterchips ist auf der oberseitigen Metallisierungsschicht eines Substrats angeordnet und umfasst eine erste Hauptelektrode, eine zweite Hauptelektrode, eine zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode ausgebildete Laststrecke, sowie eine Steuerelektrode zur Steuerung eines elektrischen Stromes durch die Laststrecke.
- Das Halbleitermodul weist außerdem genau einen einzigen externen Hauptlastanschluss auf, der sowohl außerhalb des Modulgehäuses angeordnet als auch elektrisch an sämtliche ersten Hauptelektroden der Leistungshalbleiterchips angeschlossen ist, sowie einen externen Hilfsanschluss, der außerhalb des Modulgehäuses angeordnet und über einen Hilfsanschluss-Verbindungsleiter elektrisch an sämtliche ersten Hauptelektroden angeschlossen ist.
- Der Hilfsanschluss-Verbindungsleiter ist an einer Verbindungsstelle an eine der wenigstens einen oberseitigen Metallisierungsschichten angeschlossen. Der Hauptlastanschluss ist in einer lateralen Richtung von der Verbindungsstelle beabstandet, wobei der betreffende Abstand kleiner oder gleich ist als der Kleinste Wiederholabstand, der zwischen irgendwelchen zwei benachbarten der Leistungshalbleiterchips in der lateralen Richtung auftritt.
- Gemäß einer weiteren Ausgestaltung weist ein Halbleitermodul ein Modulgehäuse auf, wenigstens ein Substrat, eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips, die in dem Modulgehäuse angeordnet und in einer lateralen Richtung aufeinander folgend angeordnet sind, zwei erste Hauptlastanschlüsse, die außerhalb des Modulgehäuses angeordnet sind.
- Ein jedes der Substrate weist einen dielektrischen Isolationsträger auf, sowie eine ebene oberseitige Metallisierungsschicht, die an dem Isolationsträger angebracht ist und die eine Anzahl von Leiterbahnen aufweist. Ein jeder der N steuerbaren Leistungshalbleiterchips ist auf der oberseitigen Metallisierungsschicht eines der Substrate angeordnet und umfasst eine erste Hauptelektrode, eine zweite Hauptelektrode, eine zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode ausgebildete Laststrecke, sowie eine Steuerelektrode zur Steuerung eines elektrischen Stroms durch die Laststrecke. Weiterhin sind die ersten Hauptelektroden elektrisch leitend miteinander verbunden, es sind die zweiten Hauptelektroden elektrisch leitend miteinander verbunden, und es sind die Steuerelektroden elektrisch miteinander verbunden.
- Ein erster der ersten Hauptlastanschlüsse ist über einen ersten Hauptanschluss-Verbindungsleiter elektrisch an die ersten Hauptelektroden angeschlossen ist und ein zweiter der ersten Hauptlastanschlüsse ist über einen zweiten Hauptanschluss-Verbindungsleiter elektrisch an die ersten Hauptelektroden angeschlossen. Weiterhin ist ein zweiter Hauptlastanschluss außerhalb des Modulgehäuses angeordnet und elektrisch leitend an die zweiten Hauptelektroden angeschlossen. Ein Hilfsanschluss ist ebenfalls außerhalb des Modulgehäuses angeordnet und über einen Hilfsanschluss-Verbindungsleiter elektrisch an die ersten Hauptelektroden angeschlossen. Der Hilfsanschluss-Verbindungsleiter ist an einer Verbindungsstelle an eine der wenigstens einen oberseitigen Metallisierungsschichten angeschlossen.
- Das Modul ist so ausgebildet, dass wenn die ersten Hauptlastanschlüsse außerhalb des Modulgehäuses kurzgeschlossen werden, wenn ein erster Anschluss einer Ohmschen Last an beide erste Hauptanschlüsse angeschlossen ist, wenn ein erstes elektrisches Versorgungspotential an einen zweiten Anschluss der Ohmschen Last angeschlossen ist, und wenn ein zweites elektrisches Versorgungspotential an dem zweiten Hauptanschluss angeschlossen ist, dass dann ein jeder der Leistungshalbleiterchips vollständig eingeschaltet ist, so dass sich durch die Laststrecke eines jeden der Leistungshalbleiterchips ein elektrischer Strom ausbildet, der durch das erste und das zweite elektrische Versorgungspotential hervorgerufen wird, und dass sich ein die Ohmsche Last durchfließender elektrischer Gesamtstrom einstellt, der durch die Summe eines ersten Teilstromes durch den ersten Hauptanschluss-Verbindungsleiter und eines zweiten Teilstromes durch den zweiten Hauptanschluss-Verbindungsleiter gegeben ist, wobei der erste Teilstrom größer ist als der zweite Teilstrom.
- Der erste Hauptlastanschluss ist in der lateralen Richtung von der Verbindungsstelle beabstandet, und zwar um einen Abstand, der kleiner oder gleich ist als der kleinste Wiederholabstand, der zwischen irgendwelchen zwei benachbarten der Leistungshalbleiterchips in der lateralen Richtung auftritt.
- Beim Studium der nachfolgenden ausführlichen Beschreibung und dem Studium der beigefügten Figuren wird der Fachmann zusätzliche Merkmale und Vorteile de Erfindung erkennen.
- KURZE BESCHREIBUNG DER FIGUREN
- Die Erfindung kann im Lichte der nachfolgenden Figuren und der zugehörigen Beschreibung besser verstanden werden. Die in den Figuren gezeigten Elemente sind nicht notwendigerweise maßstäblich dargestellt, vielmehr wurde Wert darauf gelegt, die Prinzipien der Erfindung zu verdeutlichen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen einander entsprechende Teile. Es zeigen:
-
1 ein Schaltbild eines Halbleitermoduls, welches einen einzigen Hauptlastanschluss aufweist, der außerhalb des Modulgehäuses angeordnet und elektrisch leitend an die ersten Hauptelektroden angeschlossen ist. -
2 zeigt einen Vertikalschnitt durch ein Halbleitermodul, das gemäß dem Schaltbild der1 ausgestaltet ist. -
3 ist eine perspektivische Ansicht eines steuerbaren Halbleiterchips. -
4 ist eine Draufsicht auf einen Abschnitt des in2 gezeigten Substrats und der darauf angeordneten Halbleiterchips. -
5 ist ein Vertikalschnitt durch ein Halbleitermodul, welches gemäß dem Schaltbild gemäß1 ausgebildet ist, wobei die Halbleiterchips auf mehr als einem Substrat angeordnet sind. -
6 zeigt ein Schaltbild eines Halbleitermoduls, das zwei Hauptanschlüsse aufweist, die außerhalb des Modulgehäuses angeordnet und die beide elektrisch leitend mit den ersten Hauptelektroden verbunden sind. -
7 zeigt einen Vertikalschnitt durch ein Halbleitermodul, das gemäß dem Schaltbild gemäß6 ausgebildet ist. -
8 zeigt eine Draufsicht auf das in7 gezeigte Substrat und die auf diesem angeordneten Halbleiterchips. - AUSFÜHRLICHE BESCHREIBUNG
- In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Figuren, die einen Bestandteil der Beschreibung darstellen und in denen zur Veranschaulichung der Erfindung spezifischen Ausführungsbeispiele gezeigt werden, mit denen sich die Erfindung realisieren lässt. Die bei der Beschreibung der Figuren verwendete richtungsgebundene Terminologie wie etwa "oben", "unten", "Vorderseite", "Rückseite", "vorderer", "hinterer" usw. dient dazu, die Beschreibung der Positionierung eines Elementes relativ zu einem zweiten Element zu vereinfachen. Diese Begriffe sind so zu verstehen, dass sie auch andere als die in den Figuren gezeigten Ausrichtungen der Anordnungen umfassen. Weiterhin werden Begriffe wie "erster", "zweiter" und dergleichen dazu verwendet, verschiedene Elemente, Bereiche, Abschnitte und so weiter zu bezeichnen. Weiterhin bezeichnen gleiche Begriffe in der gesamten Beschreibung gleiche Elemente. Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht im Besonderen etwas anderes angemerkt ist oder sofern sich nicht bestimmte Merkmale gegenseitig ausschließen.
- Im Folgenden wird auf die
1 bis4 Bezug genommen.1 zeigt ein Schaltbild eines Halbleitermoduls100 .2 zeigt einen Vertikalschnitt durch ein beispielhaftes Halbleitermodul, das gemäß dem Schaltbild von1 ausgebildet ist, und4 eine Draufsicht auf einen Abschnitt des Substrates2 gemäß2 und die auf diesem angeordneten Halbleiterchips T1...T6. - In
1 ist ein Modulgehäuse6 schematisch durch ein gestricheltes Rechteck dargestellt. Das Schaltbild gemäß1 umfasst eine Anzahl von Schaltungsknoten. Während manche Schaltungsknoten konventionsgemäß durch einen gefüllten Kreis gekennzeichnet sind, sind einige der Schaltungsknoten als gefüllte Rechtecke dargestellt. Diese gefüllten Rechtecke zeigen an, dass sich die betreffenden Schaltungsknoten an der oberseitigen Metallisierungsschicht21 eines Substrates2 (siehe die2 und4 ) befinden können. - Ein Substrat
2 weist einen dielektrischen Isolationsträger20 auf, sowie eine strukturierte ebene oberseitige Metallisierungsschicht21 , die an dem Isolationsträger20 angebracht ist und die eine Anzahl von Leiterbahnen211 ,212 ,213 ,214 aufweist. Auf seiner der oberseitigen Metallisierungsschicht21 abgewandten Seite ist der Isolationsträger20 mit einer optionalen ebenen unterseitigen Metallisierungsschicht22 versehen. Optional kann der Isolationsträger20 aus einer Keramik wie beispielsweise aus Al203 (Aluminiumoxid), AlN (Aluminiumnitrid) BeO (Berylliumoxid), SiC (Siliziumkarbid), etc. bestehen. Die Metallisierungsschichten21 und22 können aus Kupfer, Aluminium, einer Legierung mit Kupfer oder Aluminium bestehen oder eines dieser Materialien aufweisen, aber auch aus jedem anderen elektrisch gut leitenden Material oder jeder anderen elektrisch gut leitenden Materialzusammensetzung. Beispielsweise kann es sich bei dem Substrat2 um ein DCB-Substrat (DCB = Direct Copper Bonded), ein AMB-Substrat (AMB = Activ Metal Brazed), oder ein DAB-Substrat (DAB = Driect Aluminium Bonded) handeln. Optional können die oberseitige Metallisierungsschicht21 und/oder die unterseitige Metallisierungsschicht22 oberflächlich mit wenigstens einer dünnen Schicht beschichtet sein, die aus einem oder mehreren der folgenden Materialien besteht oder zusammengesetzt ist, um die Lötbarkeit zu verbessern: Silber, NiAu, NiPd, NiPdAu. Das Substrat2 ist unter Verwendung eines elastischen Klebers7 , beispielsweise eines Silikons, mit dem Gehäuse verbunden. - Auf dem Substrat
2 ist eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips T1...T6 in dem Modulgehäuse6 angeordnet und in einer lateralen Richtung r aufeinander folgend angeordnet. Die laterale Richtung r kann bei dieser wie auch bei allen anderen Ausgestaltungen der Erfindung parallel zur Oberseite eines Substrates2 verlaufen, d. h. zu der Seite, auf die die oberseitige Metallisierung21 aufgebracht ist. Bei dem gezeigten Ausführungsbeispiel sind die Leistungshalbleiterchips T1...T6 in einer Reihe hintereinander angeordnet. Allerdings können bei anderen Ausgestaltungen zwei oder mehr der Leistungshalbleiterchips T...T6 senkrecht zur lateralen Richtung r versetzt sein. - Jeweils zwei benachbarte der Leistungshalbleiterchips T1...T6 sind in der lateralen Richtung r um einen bestimmten Wiederholabstand dr voneinander beabstandet. Bei dem gezeigten Ausführungsbeispiel sind die Wiederholabstände dr zwischen jeweils zwei beliebigen benachbarten Leistungshalbleiterchips T1...T6 identisch. Alternativ dazu können jedoch auch verschiedene Wiederholabstände dr eingesetzt werden. In jedem Fall ist es möglich, den kleinsten aller Widerholabstände dr zu ermitteln, was später noch benötigt wird. Als Widerholabstand dr wird dabei der Abstand angesehen, der in der lateralen Richtung r vom Anfang eines Leistungshalbleiterchips T1...T5 zum Anfang des nächsten Leistungshalbleiterchips T2...T6 vorliegt.
-
3 zeigt schematisch die Halbleiterchips T1...T6, von denen jeder einen Halbleiterkörper10 aufweist, eine erste Hauptelektrode E1...E6, eine zweite Hauptelektrode C1...C6, einen zwischen der betreffenden ersten Hauptelektrode E1...E6 und der zweiten Hauptelektrode C1...C6 ausgebildete Laststrecke, sowie einen Steueranschluss G1...G6 zur Steuerung eines elektrischen Stromes durch die Laststrecke des betreffenden Halbleiterchips T1...T6. Die verdeckten zweiten Hauptelektroden C1...C6 und einige der verdeckten Kanten des Halbleiterkörpers10 sind durch gestrichelte Linien angedeutet. - Wie gezeigt können die Halbleiterchips T1...T6 als vertikale Leistungshalbleiterchips ausgebildet sein, bei denen sich die betreffenden ersten und zweiten Hauptelektroden E1...E6, C1...C6 auf einander entgegensetzten Seiten des jeweiligen Halbleiterkörpers
10 befinden. Die betreffenden Steuerelektroden Gx sind auf derselben Seite des Halbleiterkörpers10 angeordnet wie die betreffenden ersten Hauptelektroden E1...E6. Alternativ können die ersten und zweiten Hauptelektroden E1...E6, C1...C6 auch auf derselben Seite des Halbleiterkörpers10 angeordnet sein. - Ein jeder der Anzahl N steuerbarer Leistungshalbleiterchips T1...T6 ist auf der oberseitigen Metallisierungsschicht
21 des Substrates2 angeordnet, was in Schnittansicht gemäß2 und der Draufsicht auf das Substrat2 gemäß4 zu erkennen ist. - Die zweiten Hauptelektroden C1...C6 (in
4 verdeckt) sind durch eine weitere Leiterbahn211 und über eine strukturierte Verbindungsschicht81 (2 ) elektrisch miteinander verbunden, wobei es sich bei der strukturierten Verbindungsschicht81 beispielsweise um ein Lot, einen elektrisch leitenden Kleber oder eine gesinterte, Silber enthaltende Schicht handeln kann. - Die ersten Hauptelektroden E1...E6 sind elektrisch leitend durch eine Leiterbahn
214 miteinander verbunden, an die die ersten Hauptelektroden E1...E6 durch Bonddrähte72 drahtgebondet sind. - Die ersten Hauptelektroden E1...E6 sind außerdem über eine Leiterbahn
212 , an die die ersten Hauptelektroden E1...E6 über Bonddrähte71 drahtgebondet sind, elektrisch leitend miteinander verbunden. - Weiterhin sind die Steuerelektroden G1...G6 durch eine Leiterbahn
213 , an die die Steuerelektroden G1...G6 über Bonddrähte73 drahtgebondet sind, elektrisch leitend miteinander verbunden. - Der Laststrom durch das Halbleitermodul fließt im Wesentlichen durch die Leiterbahnen
211 und212 , während die Leiterbahnen213 und214 zur Ansteuerung der Leistungshalbleiterchips T1...T6 dienen. - In
2 sind die Bonddrähte71 ,72 ,73 – obwohl vorhanden – nicht dargestellt. Anstelle von oder zusätzlich zu Bonddrähten71 ,72 ,73 kann – unabhängig voneinander – jede andere Art von elektrisch leitendem Verbindungselement eingesetzt werden. - Eine jede der Leiterbahnen
211 ,212 ,213 und214 kann, unabhängig voneinander, als Abschnitt der oberseitigen Metallisierungsschicht21 ausgebildet sein oder sie kann einen Abschnitt der oberseitigen Metallisierungsschicht21 enthalten. In2 sind die Leiterbahnen211 ,212 und214 durch die Leiterbahn213 verdeckt. - Das Halbleitermodul
100 weist einen einzigen Hauptlastanschluss Emain auf, der sowohl außerhalb des Modulgehäuses6 angeordnet als auch elektrisch an die ersten Hauptelektroden E1...E6 angeschlossen ist, wozu ein erster Hauptanschluss-Verbindungsleiter1 verwendet wird. - Ein zweiter Hauptlastanschluss Cmain ist ebenfalls außerhalb des Modulgehäuses
6 angeordnet, allerdings an die elektrisch an die zweiten Hauptelektroden C1...C6 angeschlossen, wozu ein zweiter Hauptanschluss-Verbindungsleiter2 verwendet wird. - Wie in
2 gezeigt ist, können sowohl der erste als auch der zweite Hauptanschluss-Verbindungsleiter1 ,2 als Busschienen ausgebildet sein. Allerdings kann stattdessen jedes beliebige andere elektrisch leitende Verbindungselement eingesetzt werden. Wie in der Draufsicht gemäß4 zu erkennen ist, weist der erste Hauptanschluss-Verbindungsleiter1 eine Anzahl von Verbindungsbereichen15 auf der Leiterbahn211 auf, an denen er elektrisch mit der Leiterbahn211 verbunden ist. Entsprechend weist der zweite Hauptanschluss-Verbindungsleiter2 eine Anzahl von Verbindungsbereichen25 auf der Leiterbahn212 auf, an denen er elektrisch mit der Leiterbahn212 verbunden ist. Ebenso gezeigt ist die Position des ersten Hauptlastanschlusses Emain. - Ein Steueranschluss Gmain ist außerhalb des Modulgehäuses
6 angeordnet und über einen Steueranschluss-Verbindungsleiter6 elektrisch an die Steuerelektroden G1...G6 angeschlossen, und ein Hilfsanschluss Eaux ist außerhalb des Modulgehäuses6 angeordnet und über einen Hilfsanschluss-Verbindungsleiter4 elektrisch an die ersten Hauptelektroden E1...E6 angeschlossen. - Wie aus
2 ersichtlich ist, können der erste Hauptanschluss-Verbindungsleiter1 und der Hauptlastanschluss Emain optional einstückig ausgebildet sein, d. h. aus einem einheitlichen Material ohne Fügestellen bestehen. Ebenso können der zweite Hauptanschluss-Verbindungsleiter2 und der zweite Hauptlastanschluss Cmain optional einstückig ausgebildet sein. Weiterhin können der Steueranschluss-Verbindungsleiter3 und der Steueranschluss Gmain optional einstückig ausgebildet sein. Außerdem können der Hilfsanschluss-Verbindungsleiter4 und der Hilfsanschluss Eaux optional einstückig ausgebildet sein. - Bei dem Hilfsanschluss-Verbindungsleiter
4 kann es sich beispielsweise um einen Kontaktpin handeln, der in eine Hülse75 (2 ) eingesteckt ist, die durch eine Verbindungsschicht81 elektrisch leitend mit der oberseitigen Metallisierungsschicht21 verbunden sein kann, wobei es sich bei der Verbindungsschicht81 beispielsweise um ein Lot oder einen elektrisch leitenden Kleber handeln kann. Bei anderen Ausgestaltungen kann der Hilfsanschluss-Verbindungsleiter4 allerdings auch auf beliebige andere Art ausgebildet sein, z. B. als gerades oder gebogenes Metallblech, als Draht, als Bonddraht, als gebondetes Bändchen, als Kontaktfeder, etc. - Der Hilfsanschluss-Verbindungsleiter
4 ist an wenigstens einer Verbindungsstelle5 (siehe den gestrichelten Kreis in4 ) auf der Leiterbahn214 an die wenigstens eine oberseitige Metallisierungsschicht21 angeschlossen. Optional kann die Leiterbahn214 vollständig (wie diese in4 gezeigt ist), überwiegend oder teilweise in der lateralen Richtung r verlaufen. - Um den eingangs erwähnten Potentialabfall zu verringern, wie er insbesondere bei hohen Lastströmen auftreten kann, ist der Hauptanschluss Emain in der lateralen Richtung r um einen Abstand d1 von der Verbindungsstelle
5 beabstandet, der kleiner oder gleich dem kleinsten Wiederholabstand dr ist, der zwischen irgendwelchen zwei benachbarten der Leistungshalbleiterchips T1...T6 in der lateralen Richtung r auftritt. - Ein weiteres Ausführungsbeispiel eines Leistungshalbleitermoduls
100 gemäß dem Schaltbild von1 ist in5 gezeigt. Das Leistungshalbleitermodul100 gemäß5 ist identisch mit dem Leistungshalbleitermodul100 der1 und2 mit der Ausnahme, dass anstelle eines einzigen Substrats2 drei separate Substrate2 vorhanden sind, die in der lateralen Richtung r hintereinander angeordnet und an ihren oberseitigen Metallisierungen21 , z. B. unter Verwendung von Bonddrähten74 , elektrisch leitend miteinander verbunden sind. Allerdings könnte die Anzahl der in der lateralen Richtung r hintereinander angeordneten Substrate2 ebenso zwei, vier oder mehr als vier betragen. - Ein jedes der Substrate
2 besitzt einen Isolationsträger20 , der mit einer ebenen, strukturierten oberseitigen Metallisierungsschicht21 und einer ebenen unterseitigen Metallisierungsschicht22 versehen ist. Ein jedes der Substrate gemäß5 kann so ausgestaltet sein wie das in2 beschriebene Substrat2 . Dies gilt insbesondere für die Materialien des Isolationsträgers20 und der Metallisierungsschichten21 und22 . -
6 zeigt ein Schaltbild eines Halbleitermoduls100 , an das eine elektrische Last30 und elektrische Versorgungspotentiale U1 und U2 angeschlossen ist. -
7 ist eine Schnittansicht durch das Leistungshalbleitermodul100 gemäß6 . Entsprechend1 zeigen die als gefüllte Rechtecke gekennzeichneten Schaltungsknoten an, dass der betreffende Schaltungsknoten auf der oberseitigen Metallisierungsschicht21 von einem der Substrate2 lokalisiert sein kann. Im Vergleich zu dem Leistungshalbleitermodul100 gemäß1 besitzt das Leistungshalbleitermodul100 gemäß6 zwei Hauptlastanschlüsse Emain1 und Emain2, die beide außerhalb des Modulgehäuses6 angeordnet und von denen ein jeder elektrisch leitend an die ersten Hauptelektroden E1...E6 angeschlossen ist, anstelle von nur einem einzigen Hauptlastanschluss Emain, der außerhalb des Modulgehäuses6 angeordnet und der elektrisch leitend an die ersten Hauptelektroden E1...E6 angeschlossen ist. Die ersten Hauptlastanschlüsse Emain1 und Emain2 sind jeweils über einen Hauptanschluss-Verbindungsleiter11 bzw.12 elektrisch leitend an die ersten Hauptelektroden E1...E6 angeschlossen. - Außerhalb des Modulgehäuses
6 sind die ersten Hauptanschlüsse Emain1 und Emain2 durch einen Kurzschlussverbinder13 kurzgeschlossen. Eine Ohmsche Last30 besitzt einen ersten Anschluss31 und einen zweiten Anschluss32 . Der erste Anschluss31 ist über den Kurzschlussverbinder13 elektrisch an beide ersten Hauptanschlüsse Emain1 und Emein2 angeschlossen. - Der zweite Hauptanschluss Cmain ist elektrisch an ein erstes Versorgungspotential U1 angeschlossen. Der zweite Anschluss
32 der Ohmschen Last30 ist elektrisch an ein zweites Versorgungspotential U2 angeschlossen, welches sich von dem ersten Versorgungspotential U1 unterscheidet. Ein jeder der Leistungshalbleiterchips T1...T6 kann durch ein geeignetes Steuersignal (nicht gezeigt), welches zwischen dem Hilfsanschluss Eaux und dem Steueranschluss Gmain angelegt wird, derart vollständig eingeschaltet werden, dass sich durch die Laststrecke eines jeden der Leistungshalbleiterchips T1...T6 ein durch das erste und zweite elektrische Versorgungspotential U1, U2 verursachter Strom einstellt. - Als Konsequenz hiervon stellt sich ein elektrischer Gesamtstrom I durch die Ohmsche Last
30 ein, der durch die Summe eines ersten Teilstroms I11 durch den ersten Hauptanschluss-Verbindungsleiter11 und eines zweiten Teilstroms I12 durch den zweiten Hauptanschluss-Verbindungsleiter12 gegeben ist. - Um den eingangs erwähnten Spannungsabfall zu reduzieren, der insbesondere bei hohen Lastströmen auftritt, ist die Verbindungsstelle
5 so gewählt, dass sie in der lateralen Richtung r nur einen kleinen Abstand d1 zu demjenigen der ersten und zweiten Lastanschlüsse Emain1, Emain2 aufweist, der an demjenigen der Hauptanschluss-Verbindungsleiter11 ,12 endet, durch den der größere der Teilströme I11 und I12 fließt. - Unter der Annahme, dass der erste Teilstrom I11 größer ist als der zweite Teilstrom I12, ist die Verbindungsstelle
5 derart platziert, dass der Abstand d1 zwischen dem ersten Hauptlastanschluss Emain und der Verbindungsstelle5 in der lateralen Richtung r kleiner oder gleich dem kleinsten Wiederholabstand dr ist, der zwischen irgendwelchen benachbarten Leistungshalbleiterchips T1...T6 in der lateralen Richtung r auftritt. Wenn umgekehrt der zweite Teilstrom I12 größer ist als der erste Teilstrom I11, wäre die Verbindungsstelle5 derart platziert, dass der Abstand d1 zwischen dem zweiten Hauptanschluss Emain und der Verbindungsstelle5 in der lateralen Richtung r1 kleiner oder gleich dem kleinsten Widerholabstand dr ist, der zwischen irgendwelchen zwei benachbarten der Leistungshalbleiterchips T1...T6 in der lateralen Richtung r auftritt. - Die Draufsicht gemäß
8 ist identisch mit der Draufsicht gemäß4 mit dem Unterschied, dass8 die Positionen der beiden ersten Hauptlastanschlusskontakte Emain1 und Emain2 anstelle von nur einem einzigen Hauplastanschluss Emain zeigt. - Auch wenn es sich bei den in den beschriebenen Ausführungsbeispielen gezeigten steuerbaren Leistungshalbleiterchips T1...T6 um IGBTs handelt, kann stattdessen jede beliebige andere Art von steuerbaren Halbleiterchips wie beispielsweise beliebige Transistoren, Metalloxid-Feldeffektransistoren (MOSFETs), Sperrschicht-Feldeffekttransistoren (JFETs) oder Thyristoren eingesetzt werden.
Claims (8)
- Leistungshalbleitermodul umfassend: ein Modulgehäuse (
6 ); wenigstens ein Substrat (2 ), von denen ein jedes einen dielektrischen Isolationsträger (20 ) aufweist, sowie eine ebene oberseitige Metallisierungsschicht (21 ), die an dem Isolationsträger (20 ) angebracht ist und die eine Anzahl von Leiterbahnen aufweist; eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips (T1...T6), die innerhalb des Modulgehäuses (6 ) in einer lateralen Richtung (r) hintereinander angeordnet sind, wobei – ein jeder der N steuerbaren Leistungshalbleiterchips (T1...T6) auf der oberseitigen Metallisierungsschicht eines Substrats (2 ) angeordnet ist und eine erste Hauptelektrode (E1...E6) aufweist, eine zweite Hauptelektrode (C1...C6), eine zwischen der ersten Hauptelektrode (E1...E6) und der zweiten Hauptelektrode (C1...C6) ausgebildete Laststrecke, sowie eine Steuerelektrode (G1...G6) zur Steuerung eines elektrischen Stromes durch die Laststrecke; – die ersten Hauptelektroden (E1...E6) elektrisch leitend miteinander verbunden sind; – die zweiten Hauptelektroden (C1...C6) elektrisch leitend miteinander verbunden sind; – die Steuerelektroden (G1...G6) elektrisch leitend miteinander verbunden sind; genau ein einziger externer Hauptlastanschluss (Emain) vorhanden ist, der sowohl außerhalb des Modulgehäuses (6 ) angeordnet als auch elektrisch an sämtliche erste Hauptelektroden (E1...E6) angeschlossen ist; einen externen Hilfsanschluss (Eaux), der außerhalb des Modulgehäuses angeordnet und über einen Hilfsanschluss-Verbindungsleiter (4 ) elektrisch an sämtliche ersten Hauptelektroden (E1...E6) angeschlossen ist; wobei der Hilfsanschluss-Verbindungsleiter (4 ) an einer Verbindungsstelle (5 ) an eine der wenigstens einen oberseitigen Metallisierungsschicht (21 ) angeschlossen ist; und der Hauptlastanschluss (Emain) in einer lateralen Richtung (r) von der Verbindungsstelle (5 ) einen Abstand (d1) aufweist, der kleiner oder gleich ist als der Kleinste Wiederholabstand (dr), den zwei in der lateralen Richtung (r) benachbarte der Leistungshalbleiterchips (T1...T6) voneinander aufweisen. - Leistungshalbleitermodul umfassend: ein Modulgehäuse (
6 ); wenigstens ein Substrat (2 ), von denen ein jedes einen dielektrischen Isolationsträger (20 ) aufweist, sowie eine ebene oberseitige Metallisierungsschicht (21 ), die an dem Isolationsträger (20 ) angebracht ist und die eine Anzahl von Leiterbahnen aufweist; eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips (T1...T6), die innerhalb des Modulgehäuses (6 ) in einer lateralen Richtung (r) hintereinander angeordnet sind, wobei – ein jeder der N steuerbaren Leistungshalbleiterchips (T1...T6) auf der oberseitigen Metallisierungsschicht eines Substrats (2 ) angeordnet ist und eine erste Hauptelektrode (E1...E6) aufweist, eine zweite Hauptelektrode (C1...C6), eine zwischen der ersten Hauptelektrode (E1...E6) und der zweiten Hauptelektrode (C1...C6) ausgebildete Laststrecke, sowie eine Steuerelektrode (G1...G6) zur Steuerung eines elektrischen Stromes durch die Laststrecke; – die ersten Hauptelektroden (E1...E6) elektrisch leitend miteinander verbunden sind; – die zweiten Hauptelektroden (C1...C6) elektrisch leitend miteinander verbunden sind; – die Steuerelektroden (G1...G6) elektrisch leitend miteinander verbunden sind; zwei erste Hauptlastanschlüsse (Emain1, Emain2), von denen jeder außerhalb des Modulgehäuses (6 ) angeordnet ist, wobei ein erster (Emain1) der ersten Hauptlastanschlüsse (Emain1, Emain2) über einen ersten Hauptanschluss-Verbindungsleiter (11 ) elektrisch an die ersten Hauptelektroden (E1...E6) angeschlossen ist und wobei ein zweiter (Emain2) der ersten Hauptlastanschlüsse (Emain1, Emain2) über einen zweiten Hauptanschluss-Verbindungsleiter (12 ) elektrisch an die ersten Hauptelektroden (E1...E6) angeschlossen ist; einen zweiten Hauptlastanschluss (Cmain), der außerhalb des Modulgehäuses (6 ) angeordnet und elektrisch leitend an die zweiten Hauptelektroden (C1...C6) angeschlossen ist; einen Hilfsanschluss (Eaux), der außerhalb des Modulgehäuses (6 ) angeordnet und über einen Hilfsanschluss-Verbindungsleiter (4 ) elektrisch an die ersten Hauptelektroden (E1...E6) angeschlossen ist; wobei der Hilfsanschluss-Verbindungsleiter (4 ) an einer Verbindungsstelle (5 ) elektrisch an eine der wenigstens einen oberseitigen Metallisierungsschicht angeschlossen ist; das Leistungshalbleitermodul ist so ausgebildet, dass wenn – die ersten Hauptlastanschlüsse (Emain1, Emain2) außerhalb des Modulgehäuses (6 ) kurzgeschlossen werden; – ein erster Anschluss (31 ) einer Ohmschen Last (30 ) an beide erste Hauptanschlüsse (Emain1, Emain2) angeschlossen ist; – ein erstes elektrisches Versorgungspotential (U1) an einen zweiten Anschluss (32 ) der Ohmschen Last (30 ) angeschlossen ist; – ein vom ersten Versorgungspotential (U1) verschiedenes zweites elektrisches Versorgungspotential (U2) an dem zweiten Hauptanschluss (Cmain) angeschlossen ist, – ein jeder der Leistungshalbleiterchips (T1...T6) vollständig eingeschaltet ist, so dass sich durch die Laststrecke eines jeden der Leistungshalbleiterchips (T1...T6) ein elektrischer Strom ausbildet, der durch das erste und das zweite elektrische Versorgungspotential (U1, U2) hervorgerufen wird; dass sich ein die Ohmsche Last (30 ) durchfließender elektrischer Gesamtstrom (I) einstellt, der durch die Summe (I11 + I12) eines ersten Teilstromes (I11) durch den ersten Hauptanschluss-Verbindungsleiter (11 ) und eines zweiten Teilstromes (I12) durch den zweiten Hauptanschluss-Verbindungsleiter (12 ) gegeben ist, wobei der erste Teilstrom (I11) größer ist als der zweite Teilstrom (I12); und dass der erste Hauptlastanschluss (Emain1) ist in der lateralen Richtung (r) von der Verbindungsstelle (5 ) einen Abstand (d1) aufweist, der kleiner oder gleich ist als der kleinste Wiederholabstand (dr), den zwei benachbarte der Leistungshalbleiterchips (T1...T6) in der lateralen Richtung (r) voneinander aufweisen. - Leistungshalbleitermodul nach Anspruch, 1 oder 2 bei dem N größer oder gleich 3 ist.
- Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem N ungerade ist.
- Leistungshalbleitermodul nach einem der Ansprüche 1 bis 3, bei dem N gerade ist.
- Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, das nur genau ein Substrat (
2 ) aufweist. - Leistungshalbleitermodul nach einem der Ansprüche 1 bis 5, das wenigstens zwei Substrate (
2 ) aufweist. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (
20 ) von einem, mehr als einem oder einem jeden der Substrate (2 ) aus Keramik besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/249,427 US8405206B1 (en) | 2011-09-30 | 2011-09-30 | Low-inductive semiconductor module |
US13/249,427 | 2011-09-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102012217624A1 true DE102012217624A1 (de) | 2013-04-04 |
Family
ID=47878831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012217624A Withdrawn DE102012217624A1 (de) | 2011-09-30 | 2012-09-27 | Niederinduktives Halbleitermodul |
Country Status (3)
Country | Link |
---|---|
US (1) | US8405206B1 (de) |
CN (1) | CN103117276B (de) |
DE (1) | DE102012217624A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022203675A1 (de) | 2022-04-12 | 2023-10-12 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5554303B2 (ja) * | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
JP6171586B2 (ja) * | 2013-06-04 | 2017-08-02 | 富士電機株式会社 | 半導体装置 |
DE102014104716B3 (de) * | 2014-04-03 | 2015-02-26 | Danfoss Silicon Power Gmbh | Leistungshalbleitermodul |
JP6166701B2 (ja) * | 2014-08-22 | 2017-07-19 | 株式会社東芝 | 半導体装置 |
JP6326038B2 (ja) * | 2015-12-24 | 2018-05-16 | 太陽誘電株式会社 | 電気回路装置 |
CN105514072A (zh) * | 2016-01-29 | 2016-04-20 | 南京银茂微电子制造有限公司 | 功率模块低电感引线端子 |
JP6611913B2 (ja) * | 2016-04-01 | 2019-11-27 | 三菱電機株式会社 | 半導体モジュール |
CN107546214B (zh) * | 2016-06-23 | 2020-02-07 | 台达电子工业股份有限公司 | 功率模块封装结构 |
US20210013793A1 (en) * | 2016-08-26 | 2021-01-14 | Delta Electronics (Shanghai) Co., Ltd | Power chip and bridge circuit |
EP3555914B1 (de) * | 2016-12-16 | 2021-02-03 | ABB Schweiz AG | Leistungshalbleitermodul mit geringer gate-pfad-induktivität |
US10074590B1 (en) * | 2017-07-02 | 2018-09-11 | Infineon Technologies Ag | Molded package with chip carrier comprising brazed electrically conductive layers |
DE102018204408B4 (de) * | 2018-03-22 | 2022-05-05 | Danfoss Silicon Power Gmbh | Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist |
US20220238493A1 (en) * | 2019-05-14 | 2022-07-28 | Hitachi Energy Switzerland Ag | Power Semiconductor Module with Low Inductance Gate Crossing |
US11984424B2 (en) * | 2020-02-04 | 2024-05-14 | Semiconductor Components Industries, Llc | Semiconductor packages using package in package systems and related methods |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907068A (en) * | 1987-01-21 | 1990-03-06 | Siemens Aktiengesellschaft | Semiconductor arrangement having at least one semiconductor body |
JP2725952B2 (ja) * | 1992-06-30 | 1998-03-11 | 三菱電機株式会社 | 半導体パワーモジュール |
JP3480771B2 (ja) * | 1995-12-20 | 2003-12-22 | 三菱電機株式会社 | 半導体装置 |
US6054765A (en) * | 1998-04-27 | 2000-04-25 | Delco Electronics Corporation | Parallel dual switch module |
JP3633432B2 (ja) * | 2000-03-30 | 2005-03-30 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
US6885097B2 (en) * | 2000-04-25 | 2005-04-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
JP3642012B2 (ja) * | 2000-07-21 | 2005-04-27 | 株式会社日立製作所 | 半導体装置,電力変換装置及び自動車 |
JP4066644B2 (ja) * | 2001-11-26 | 2008-03-26 | 株式会社豊田自動織機 | 半導体装置、半導体装置の配線方法 |
DE10258570B4 (de) * | 2002-12-14 | 2005-11-03 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
JP2004207432A (ja) * | 2002-12-25 | 2004-07-22 | Mitsubishi Electric Corp | パワーモジュール |
DE102004027185B4 (de) * | 2004-06-03 | 2008-08-28 | Infineon Technologies Ag | Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration |
JP4453498B2 (ja) * | 2004-09-22 | 2010-04-21 | 富士電機システムズ株式会社 | パワー半導体モジュールおよびその製造方法 |
US7791208B2 (en) | 2007-09-27 | 2010-09-07 | Infineon Technologies Ag | Power semiconductor arrangement |
-
2011
- 2011-09-30 US US13/249,427 patent/US8405206B1/en not_active Expired - Fee Related
-
2012
- 2012-09-20 CN CN201210353538.1A patent/CN103117276B/zh not_active Expired - Fee Related
- 2012-09-27 DE DE102012217624A patent/DE102012217624A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022203675A1 (de) | 2022-04-12 | 2023-10-12 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul |
Also Published As
Publication number | Publication date |
---|---|
US8405206B1 (en) | 2013-03-26 |
US20130082373A1 (en) | 2013-04-04 |
CN103117276B (zh) | 2015-09-09 |
CN103117276A (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012217624A1 (de) | Niederinduktives Halbleitermodul | |
DE102014111931B4 (de) | Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn | |
DE102014111252B4 (de) | Elektronisches Bauteil und Verfahren | |
DE102006038479B4 (de) | Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen | |
DE102015101086B4 (de) | Leistungshalbleitermodulanordnung | |
DE102012218868B3 (de) | Leistungshalbleitermodul | |
DE102012213407A1 (de) | Halbleiteranordnung | |
DE102019112935B4 (de) | Halbleitermodul | |
DE102005036116A1 (de) | Leistungshalbleitermodul | |
DE112019000660T5 (de) | Halbleitervorrichtung | |
DE102017100947B4 (de) | Elektronische Komponente und Schaltkreis | |
DE112015002272T5 (de) | Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten | |
EP1178595B1 (de) | Induktivitätsarme Schaltungsanordnung | |
DE112015000156T5 (de) | Halbleitervorrichtung | |
DE102013210146A1 (de) | Leistungshalbleitermodulanordnung | |
DE102015121524A1 (de) | Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation | |
DE102014101591A1 (de) | Leistungstransistoranordnung und damit versehene Baugruppe | |
DE102020214045A1 (de) | Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter | |
DE112020006374T5 (de) | Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken | |
DE102015104996A1 (de) | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung | |
DE102015103555B4 (de) | Elektronisches Bauteil | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE102017120753A1 (de) | SMD-Package mit Oberseitenkühlung | |
EP3748835A1 (de) | Leistungshalbleitermodulanordnung | |
EP2413354B1 (de) | Submodul und Leistungshalbleitermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |