DE102012200236B3 - Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET - Google Patents

Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET Download PDF

Info

Publication number
DE102012200236B3
DE102012200236B3 DE102012200236A DE102012200236A DE102012200236B3 DE 102012200236 B3 DE102012200236 B3 DE 102012200236B3 DE 102012200236 A DE102012200236 A DE 102012200236A DE 102012200236 A DE102012200236 A DE 102012200236A DE 102012200236 B3 DE102012200236 B3 DE 102012200236B3
Authority
DE
Germany
Prior art keywords
trench
plasma
passivation
layer
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012200236A
Other languages
English (en)
Inventor
Achim Trautmann
Christian Tobias Banzhaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102012200236A priority Critical patent/DE102012200236B3/de
Application granted granted Critical
Publication of DE102012200236B3 publication Critical patent/DE102012200236B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Strukturierung von Siliziumcarbid und einen SiC-Graben-MOSFET. Das Verfahren weist die Schritte auf: Bilden einer Maskierungsschicht (5) mit einer Maskenöffnung (5a) entsprechend einem zu bildenden Grabenbereich auf einem SiC-Substrat (1); Durchführen eines anisotropen Plasmaätzschrittes (E1), wobei ein erster Grabenbereich (G) im SiC-Substrat (1) gebildet wird; Durchführen eines Passivierungschrittes (P1), wobei an einem Grabenboden (B) des ersten Grabenbereichs (G) und an einer Oberseite (O) der Maskierungsschicht (5) eine Passivierungsschicht (10) mit einer ersten Schichtdicke (d1) gebildet wird und wobei an einer Graben-Seitenwand (S) und an einer Innenseite (I) der Maskierungsschicht (5) in der Maskenöffnung (5a) die Passivierungsschicht (10) mit einer zweiten Schichtdicke (d2) gebildet wird, welche größer als die erste Schichtdicke (d1) ist; und erneutes Durchführen des anisotropen Plasmaätzschrittes (E2), wobei die Passivierungsschicht (10) von dem Grabenboden (B) des ersten Grabenbereichs (G) und von der Oberseite (O) der Maskierungsschicht (5) entfernt wird und an der Graben-Seitenwand (S) und an der Innenseite (I) der Maskierungsschicht (5) in der Maskenöffnung (5a) zumindest teilweise erhalten bleibt und wobei ein zweiter vergrößerter Grabenbereich (G') im SiC-Substrat (1) gebildet wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Strukturierung von Siliziumcarbid und einen SiC-Graben-MOSFET.
  • Stand der Technik
  • Siliziumcarbid (SiC) wird nach dem Stand der Technik als zukunftsweisendes Halbleitermaterial sowohl für mikromechanische Funktionsschichten bei Aktuatoren und Sensoren als auch bei Halbleiterbauelementen, insbesondere bei Leistungshalbleiterbauelementen, gesehen. Dabei kommen je nach Anwendung unterschiedliche SiC-Arten zum Einsatz, wie beispielsweise amorphe und polykristalline abgeschiedene Schichten sowie auch einkristalline Wafersubstrate aus SiC.
  • Typischerweise wird SiC mittels Plasmaätzverfahren trockenstrukturiert. Dabei kommt in der Regel eine Mischung aus den Gasen Schwefelhexafluorid (SF6) und Sauerstoff (O2), welche in entsprechenden Plasmaätzanlagen ionisiert werden, zum Einsatz. Bei diesem Plasmaätzverfahren dient Schwefelhexafluorid als Fluor-Ionen-/-Radikalen-Quelle, um Silizium zu Siliziumtetrafluorid (SiF4) zu lösen. Der ionisierte Sauerstoff löst Kohlenstoff (C) zu gasförmigem Kohlenmonoxid (CO) bzw. Kohlendioxid (CO2). Bei einigen Ausführungsarten wird dem Plasmagas noch Argon (Ar) beigemengt, um eine stabilere Gasentladung aufrechtzuerhalten.
  • Ebenfalls können die jeweiligen Plasmaätzschritte anstatt in einem gemischten Gas als alternierende, zeitlich getrennte Folgen von SF6- und O2-Plasmaschritten durchgeführt werden. Durch die thermische und chemische Beständigkeit von Siliziumcarbid benötigt man bei den jeweiligen Plasmaätzprozessen eine möglichst hohe Ionenenergie, um eine gewünschte Strukturierung zu erreichen. Dies führt zu schlechten Selektivitäten gegenüber den üblichen Maskierungsmaterialien, wie z. B. Siliziumdioxid (SiO2) bzw. Fotolack. Typische Maskierungsmaterialien für die Strukturierung von SiC sind Metalle, wie z. B. Nickel, die allerdings weder CMOS–kompatibel noch für Leistungshalbleiter verwendbar sind.
  • Dies verhindert bisher den Einsatz von SiC bei Leistungshalbleiterbauelementen, wie dem Graben-MOS-FET. Hier muss insbesondere ein Graben mit möglichst hoher Steilheit (üblicherweise ≥ 85°) senkrecht zur Waferoberfläche strukturiert werden. Dabei liegt die angestrebte Tiefe zwischen wenigen 100 nm und 10 μm. Typische Grabenbreiten liegen beim Graben-MOS-FET zwischen 100 nm und 10 μm, während bei MEMS-Bauteilen die Abstände zwischen benachbarten Strukturen deutlich größer sein können.
  • Derzeit bei SiC verwendete Maskierungsmaterialien sind Aluminiumnitrid (AlN), Aluminium (Al), Nickel (Ni), Siliziumdioxid (SiO2) und Fotolack. Die bei diesen Maskierungsmaterialien erreichbaren Selektivitäten (Verhältnis der Ätzrate in SiC zur Ätzrate in dem Maskierungsmaterial) liegen bei den Materialien AlN, Al, Ni bei 1 bis 10, im Fall von SiO2 und Fotolack bei 0,1 bis 0,75. Hierbei ist zu beachten, dass in der Herstellung von SiC-Leistungshalbleiterbauelementen eine CMOS-kompatible Prozessierung durchzuführen ist. Metalle sind also als Maskierung für Graben-Prozesse auszuschließen, da sich eine Kontamination der entstehenden Graben-Oberflächen im Kanalbereich negativ auf die Transistoreigenschaften (Grenzflächenzustandsdichte, Mobilität, Isolationsfähigkeit des Gateoxids usw.) auswirkt.
  • Im Fall von SiO2 als Ätzmaske wird die Selektivität durch die verwendete Plasmazusammensetzung dominiert. SiO2 wird typischerweise durch Fluor-Kohlenstoff-Verbindungen gelöst, da SiO2 und SiF4, CO und CO2 gelöst wird.
  • Geeignete Abscheidungsverfahren, z. B. Hochtemperatur-LPCVD-Verfahren, für Siliziumdioxid limitieren die Schichtdicke der Maskierung auf ca. 2 μm. Bei aktuell bekannten Plasma-Strukturierungsverfahren reicht diese Maskierung für eine SiC-Graben-Tiefe bis ca. 1,5 μm. Im Falle von Fotolack ist die Schichtdicke ähnlich, allerdings ist die Haltbarkeit der Maskierung sogar etwas geringer, und da Fotolack, wie SiC, zu großen Teilen aus Kohlenstoff besteht und somit durch den verwendeten Sauerstoff im Plasma stark angegriffen wird. Sowohl bei SiO2 als auch bei Fotolack besteht die Möglichkeit, größere Schichtdicken zu verwenden. Allerdings kommt es durch die hohe benötigte Plasmaenergie zu einer Facettierung der Ätzmaske (Anschrägen der Maskierungskante während des Ätzprozesses) und somit zu Ätzgräben mit deutlich geringeren Flankensteilheiten (≤ 75°). Ähnliche Flankensteilheiten stellen sich ein, wenn sich während der Strukturierung die Maskierung nach und nach zurückbildet.
  • Die DE 42 41 045 C1 offenbart ein Verfahren zum anisotropen Ätzen von mit einer Ätzmaske definierten Strukturen, beispielsweise lateral exakt definierten Ausnehmungen, in Silizium, mittels eines Plasmas. Dazu ist vorgesehen, dass der anisotrope Ätzvorgang in separaten, jeweils alternierend aufeinander folgenden Polymerisations- und Ätzschritten getrennt durchgeführt wird.
  • Die JP 2010258385 A offenbart einen SiC-Graben-MOSFET mit einer an einer Gateoxidschicht eingebetteten Gateelektrode in einem planar gestalteten Graben mit einer hochdotierten Source/Drain-Schicht, welche im SiC-Substrat gebildet ist.
  • Aus der JP 2010003988 A ist ein Verfahren zur Herstellung eines Trenchgrabens in einer SiC-Epitaxieschicht mittels eines Ätzgases bekannt, welches HBR enthält.
  • Aus der JP 2008177538 A ist bekannt, den Boden eines mittels Trockenätzverfahrens erzeugten Trenchgrabens in einem SiC-Halbleiter durch eine Abfolge von Annealingschritten zu glätten.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung schafft ein Verfahren zur Strukturierung von Siliziumcarbid gemäß Anspruch 1 und einen SiC-Graben-MOSFET nach Anspruch 10.
  • Die vorliegende Erfindung schafft ein verbessertes Plasmastrukturierungsverfahren zum anisotropen Abtrag von Siliziumcarbid mit hoher Selektivität gegenüber den in der CMOS-Prozessführung üblichen Maskierungsmaterialien, wie z. B. Fotolack oder Siliziumdioxid.
  • Bevorzugte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Vorteile der Erfindung
  • Kern der vorliegenden Erfindung ist es, das Siliziumcarbid anisotrop durch einen kombinierten alternierenden Ätz-/Abscheideprozess zu strukturieren.
  • Dies ist beispielsweise bei SiC-Leistungshalbleiterbauelementen, wie dem Graben-MOS-FET, von großem Vorteil. Das beschriebene Verfahren eignet sich insbesondere auch für Inverter-Module bei Hybridfahrzeugen, Photovoltaik-Wechselrichtern, Industrieantrieben, Strukturierung von aktiven Elementen bei SiC-MEMS und SiC-Passivierungsschichten für Harsh-Environment-Anwendungen, wie z. B. Sensorik im Brennraum oder Abgasschrank, usw.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen:
  • 1g)–e) schematische Querschnittsansichten zur Erläuterung aufeinanderfolgender Prozessstadien eines Verfahrens zur Strukturierung von Siliziumcarbid gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 2 einen Graben-MOSFET, der mittels des im Zusammenhang mit 1a)–e) beschriebenen Verfahrens hergestellt worden ist.
  • Ausführungsformen der Erfindung
  • 1a)–e) sind schematische Querschnittsansichten zur Erläuterung aufeinanderfolgender Prozessstadien eines Verfahrens zur Strukturierung von Siliziumcarbid gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Wie in 1a) dargestellt, wird auf einem SiC-Substrat 1 eine Maskierungsschicht 5 aus Fotolack mit einer Oberseite O und einer Innenseite I vorgesehen. Die Maskierungsschicht 5 weist eine Maskenöffnung 5a entsprechend einem zu bildenden Grabenbereich auf. In einem anisotropen vertikalen ersten Plasmaätzschritt E1 wird ein erster Grabenbereich G gebildet, welcher einen Grabenboden B und eine Graben-Seitenwand S aufweist..
  • Im ersten Plasmaätzschritt E1 wird eine SiC-ätzende Plasmachemie gewählt, die beispielsweise aus den Gasen SF6, O2 und He besteht. Dabei dient SF6 als Ätzgas für Silizium und O2 als Ätzgas für Kohlenstoff. Helium ionisiert das Gasgemisch in hohem Grad.
  • Im Gegensatz zur üblichen Verwendung von Argon als Ionisationsgas wird dadurch der Sputterabtrag sowohl am SiC-Substrat 1 als auch an der Oberseite O der Maskierungsschicht 5 reduziert und eine deutlich geringere resultierende Rauigkeit erreicht. Dabei beträgt der Anteil an He zwischen 50 und 60%, der Anteil an SF6 zwischen 30 und 40% und der Anteil an O2 zwischen 10 und 20%. Der eingestellte Druck liegt zwischen 1 und 50 mT, wobei er je nach verwendeter Ätzanlage vorzugsweise nicht 200 mT überschreitet. Die Plasmaleistung ist ebenfalls je nach Plasmaanlage vorzugsweise im Bereich zwischen 750 und 6000 W zu wählen, höchstvorzugsweise zwischen 1500 und 2750 W. Am SiC-Substrat 1 kann als Vorspannung (Bias) eine Leistung zwischen 25 und 1000 W, vorzugsweise zwischen 25 und 500 W gewählt werden. Die Länge des ersten Plasmaätzschritts liegt vorzugsweise zwischen 3 und 30 s.
  • Weiter mit Bezug auf 1b) wird ein erster Plasmapassivierungsschritt P1 durchgeführt, bei dem eine isotrope Passivierung der Maskierungsschicht 5 und des ersten Grabenbereichs G durchgeführt wird mit gleichzeitig gerichtetem Angriff auf die horizontalen Oberflächen der Oberfläche O und des Grabenbodens B ohne Angriff auf passivierte Graben-Seitenwände S des ersten Grabenbereichs G, woraus resultierend eine erste Schichtdicke d1 der so abgeschiedenen ersten Passivierungsschicht 10 auf der Oberseite O der ersten Maskierungsschicht 5 und am Grabenboden B dünner ist als eine zweite Schichtdicke d2 auf den Graben-Seitenwänden S und der Innenseite I.
  • Im ersten Plasmapassivierungsschritt P1 wird eine passivierende Plasmachemie gewählt, die aus den Gasen Trifluormethan (CHF3), O2 und He besteht. Dabei dient CHF3 als passivierendes Gas, das zur Polymerisation sowohl auf der SiC-Oberfläche des Grabenbodens B und der Graben-Seitenwand S im ersten Grabenbereich G als auch auf der Oberseite O und der Innenseite I der ersten Maskierungsschicht 5 neigt. Anstatt CHF3 sind auch andere erhältliche gasförmige Fluor-Kohlenwasserstoffe, wie z. B. CH3F, verwendbar. Sauerstoff dient zum Entfernen der Passivierung auf dem Grabenboden B. Somit verbleibt die erste Passivierungsschicht 10 durch den starr gerichteten Charakter der Sauerstoffätzung an der Graben-Seitenwand S und der Innenseite I der Maskierungsschicht 5. Dadurch kann eine Flankensteilheit von ≥ 85° erreicht werden. Gleichzeitig wird die Selektivität zur Maskierung verbessert. Falls als erste Maskierungsschicht 5 statt Fotolack SiO2 verwendet wird, dient der im Gasgemisch enthaltene Sauerstoff zur Reduzierung der Ätzrate der Maskierungsschicht 5. Im Falle von Fotolack als erste Maskierungsschicht 5 dient Trifluormethan zur Passivierung der Maskierungsschicht 5 und damit zur Reduzierung der Ätzrate der Maskierungsschicht 5.
  • Die jeweiligen Gasanteile während des ersten Plasmapassivierungsschritts P1 liegen idealerweise bei 50 bis 70% He, 10 bis 20% CHF3 und 20 bis 30% O2. Der eingestellte Druckbereich liegt vorzugsweise zwischen 1 und 50 mT, jedoch nicht höher als 200 mT.
  • Die Plasmaleistung beträgt vorzugsweise zwischen 750 und 6000 W, bevorzugt zwischen 1500 und 2750 W. Die Bias-Leistung zum SiC-Substrat 1 sollte 25 W nicht unterschreiten und 1000 W nicht überschreiten, bevorzugt zwischen 25 und 500 W liegen. Die Länge des ersten Plasmapassivierungsschrittes P1 liegt vorzugsweise zwischen 3 und 30 Sekunden.
  • Vorzugsweise werden der erste Plasmaätzschritt E1 und der erste Plasmapassivierungsschritt P1 mit einem Überlapp von 0,5 bis 5 Sekunden durchgeführt, um zum einen ein stabiles Plasma zu gewährleisten und zum anderen keine durch die alternierenden Schritte wellige Graben-Seitenwand S zu erhalten.
  • Der erste Plasmaätzschritt E1 und der erste Plasmapassivierungsschritt P1 werden so lange wiederholt alternierend durchgeführt, bis die notwendige Graben-Tiefe T des zu bildenden Grabenbereichs G'' (1e)) erreicht ist.
  • So folgt nach dem Zustand gemäß 1b) ein zweiter anisotroper Plasmaätzschritt E2 analog zum ersten Plasmaätzschritt, was zum Prozesszustand gemäß 1c) führt, wobei ein zweiter, tieferer Grabenbereich G' geschaffen wird und die Passivierungsschicht 10 an der Oberseite O und am Grabenboden B entfernt wird, aber an der Graben-Seitenwand S und an der Innenseite I erhalten bleibt. Nach dem Entfernen der Passivierungsschicht 10 vom Grabenboden B erfolgt eine geringfügige Unterätzung der Passivierungsschicht 10, welche etwa der Schichtdicke der Passivierungsschicht 10 im Grabenbereich G' entspricht.
  • Weiter mit Bezug auf 1d) wird ein zweiter Plasmapassivierungsschritt P2 analog zum ersten Plasmapassivierungsschritt gemäß 1b) durchgeführt, woraus resultierend wiederum eine erste Schichtdicke d1 der so erneut abgeschiedenen ersten Passivierungsschicht 10 auf der Oberseite O der ersten Maskierungsschicht 5 und am Grabenboden B dünner ist als eine zweite Schichtdicke d2 auf den Graben-Seitenwänden S und der Innenseite I.
  • Mit Bezug auf 1e) erfolgt ein dritter anisotroper Plasmaätzschritt E3 analog zu ersten und zweiten Plasmaätzschritt E1, E2, in dem bei diesem Beispiel die notwendige Graben-Tiefe T erreicht ist, wobei der endgültige Grabenbereich mit G'' bezeichnet ist.
  • Ggfs. können weitere Ätz- und Plasmapassivierungsschritte durchgeführt werden, um größere Grabentiefen zu erreichen.
  • Der in Bezug auf 1a) bis be) beschriebene Plasmaprozess eignet sich durch seine chemisch-physikalische Eigenschaft dazu, Graben-Wände S und Graben-Böden B mit geringer Rauigkeit (RMS = einige nm) zu strukturieren. Dies ist insbesondere bei Leistungshalbleiterbauelementen im Hinblick auf die elektrischen Transistoreigenschaften (Grenzflächenzustandsdichte, Mobilität, Isolationsfähigkeit, Gateoxid usw.) von großem Vorteil.
  • Als Ätzanlage können übliche Ätzanlagen benutzt werden, auf denen ein Prozess zum Strukturieren von Silizium installiert ist. Das beschriebene Verfahren erfordert lediglich, die notwendigen Gase zeitlich getrennt voneinander in die Prozesskammer zu leiten und dabei gleichzeitig die für die jeweilige Phase notwendigen Drücke und Leistungen zu schalten. Zur Erzeugung der Ionen können als Quelle alle aus der Silizium-Prozesstechnik bekannten Plasmaquellen verwendetwerden, wie z. B. kapazitiv gekoppelte Quellen (RIE), induktiv gekoppelte Quellen (ICP), Transformator-gekoppelte Quellen (TOP), Elektronen-Zyklotronen-Quellen (ECR) usw.
  • 2 zeigt einen Graben-MOSFET, der mittels des im Zusammenhang mit 1a)-e) beschriebenen Verfahrens hergestellt worden ist.
  • Der Graben-MOSFET von 2 weist ein SiC-Substrat 1a, 1b, 1c auf, das sich mittels des oben beschriebenen Verfahrens strukturieren lässt, bevor Source-, Drain-, Gate- und Kanalbereiche gebildet werden.
  • Insbesondere bezeichnet Bezugszeichen 1a ein n++-SiC-Substrat, 1b eine n–-SiC-Epitaxieschicht, 1c eine p–-SiC-Epitaxieschicht, G'' einen nach dem oben beschriebenen Verfahren hergestellten Grabenbereich (Prozeßzustand gemäß 1e) und anschließendes Entfernen der Maskierungsschicht 5 und der Passivierungsschicht 10), sowie 10 eine n+ +-Source-Wanne und 20 eine n+ +-Drain-Wanne. Der (nicht dargestellte) Drainanschluß ist ganzflächig auf der Rückseite angebracht.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend vollständig beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Obwohl Helium im obigen Beispiel als Ioniesierungsgas verwendet wurde, ist auch die alternative oder zusätzliche Verwendung von Argon als Ionisierungsgas möglich.

Claims (10)

  1. Verfahren zur Strukturierung von Siliziumcarbid mit den Schritten: Bilden einer Maskierungsschicht (5) mit einer Maskenöffnung (5a) entsprechend einem zu bildenden Grabenbereich auf einem SiC-Substrat (1); Durchführen eines anisotropen Plasmaätzschrittes (E1), wobei ein erster Grabenbereich (G) im SiC-Substrat (1) gebildet wird; Durchführen eines Passivierungschrittes (P1), wobei an einem Grabenboden (B) des ersten Grabenbereichs (G) und an einer Oberseite (O) der Maskierungsschicht (5) eine Passivierungsschicht (10) mit einer ersten Schichtdicke (d1) gebildet wird und wobei an einer Graben-Seitenwand (S) und an einer Innenseite (I) der Maskierungsschicht (5) in der Maskenöffnung (5a) die Passivierungsschicht (10) mit einer zweiten Schichtdicke (d2) gebildet wird, welche größer als die erste Schichtdicke (d1) ist; und erneutes Durchführen des anisotropen Plasmaätzschrittes (E2), wobei die Passivierungsschicht (10) von dem Grabenboden (B) des ersten Grabenbereichs (G) und von der Oberseite (O) der Maskierungsschicht (5) entfernt wird und an der Graben-Seitenwand (S) und an der Innenseite (I) der Maskierungsschicht (5) in der Maskenöffnung (5a) zumindest teilweise erhalten bleibt und wobei ein zweiter vergrößerter Grabenbereich (G') im SiC-Substrat (1) gebildet wird.
  2. Verfahren nach Anspruch 1, wobei das Durchführen des Passivierungschrittes und das erneute Durchführen des anisotropen Plasmaätzschrittes einmal oder mehrmals wiederholt werden.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Maskierungsschicht (5) aus Fotolack oder aus SiO2 gebildet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Plasmaätzschritten (E1, E2) wird eine SiC-ätzende Plasmachemie gewählt wird, die aus einem fluorhaltigen Gas, O2 und He oder Ar besteht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei in dem oder den Plasmapassivierungsschritten (P1) eine passivierende Plasmachemie gewählt wird, die aus einem Fluor-Kohlenwasserstoff-Gas, O2 und He oder Ar besteht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des anisotropen Plasmaätzschrittes und das Durchführen des Passivierungschrittes überlappend erfolgt.
  7. Verfahren nach Anspruch 4, wobei in den Plasmaätzschritten (E1, E2) und/oder in dem oder den Plasmapassivierungsschritten (P1) der Volumenanteil von He mindestens 50% beträgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Plasmaätzschritten (E1, E2) und/oder in dem oder den Plasmapassivierungsschritten (P1) die Plasmaleistung zwischen 750 und 6000 W, bevorzugt zwischen 1500 und 2750 W, liegt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Plasmaätzschritten (E1, E2) und/oder in dem oder den Plasmapassivierungsschritten (P1) die Substrat-Bias zwischen 25 und 1000 W, bevorzugt zwischen 25 und 500 W, liegt.
  10. SiC-Graben-MOSFET mit SiC-Substrat (1a, 1b, 1c) mit einem Grabenbereich (G''), hergestellt nach einem Verfahren gemäß einem der Ansprüche 1 bis 9.
DE102012200236A 2012-01-10 2012-01-10 Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET Active DE102012200236B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102012200236A DE102012200236B3 (de) 2012-01-10 2012-01-10 Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012200236A DE102012200236B3 (de) 2012-01-10 2012-01-10 Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET

Publications (1)

Publication Number Publication Date
DE102012200236B3 true DE102012200236B3 (de) 2013-02-21

Family

ID=47625443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012200236A Active DE102012200236B3 (de) 2012-01-10 2012-01-10 Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET

Country Status (1)

Country Link
DE (1) DE102012200236B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081547A (zh) * 2018-10-22 2020-04-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN117936376A (zh) * 2024-03-25 2024-04-26 上海谙邦半导体设备有限公司 一种碳化硅沟槽的刻蚀方法及碳化硅半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP2008177538A (ja) * 2006-12-21 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法
JP2010003988A (ja) * 2008-06-23 2010-01-07 Rohm Co Ltd ＳｉＣ膜の加工方法および半導体装置の製造方法
JP2010258385A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP2008177538A (ja) * 2006-12-21 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法
JP2010003988A (ja) * 2008-06-23 2010-01-07 Rohm Co Ltd ＳｉＣ膜の加工方法および半導体装置の製造方法
JP2010258385A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081547A (zh) * 2018-10-22 2020-04-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111081547B (zh) * 2018-10-22 2023-07-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN117936376A (zh) * 2024-03-25 2024-04-26 上海谙邦半导体设备有限公司 一种碳化硅沟槽的刻蚀方法及碳化硅半导体器件
CN117936376B (zh) * 2024-03-25 2024-06-07 上海谙邦半导体设备有限公司 一种碳化硅沟槽的刻蚀方法及碳化硅半导体器件

Similar Documents

Publication Publication Date Title
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
EP0865664B1 (de) Verfahren zum anisotropen plasmaätzen verschiedener substrate
DE10339989A1 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE19847455A1 (de) Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
WO1994014187A1 (de) Verfahren zum anisotropen ätzen von silicium
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102016119017A1 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102010040066B4 (de) Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
WO2000067307A1 (de) Verfahren zum plasmaätzen von silizium
DE102012200236B3 (de) Verfahren zur Strukturierung von Siliziumcarbid und SiC-Graben-MOSFET
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE112005001713B4 (de) Verfahren zum Ätzen und Herstellen einer Mikrospiegelvorrichtung
DE60310100T2 (de) Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung
DE102020114001A1 (de) Spaltstrukturierung für metall-source-/drain-stifte in einer halbleitervorrichtung
EP1071981B1 (de) Verfahren zur herstellung grossflächiger membranmasken
EP1527011B1 (de) Schichtsystem mit einer siliziumschicht und einer passivierschicht, verfahren zur erzeugung einer passivierschicht auf einer siliziumschicht und deren verwendung
EP1166349B1 (de) Verfahren zur herstellung einer grabenisolation für elektrisch aktive bauelemente
WO1999022408A1 (de) Vertikaler mos-transistor und verfahren zu dessen herstellung
EP2217526B1 (de) Verfahren zur herstellung von mikromechanischen strukturen mit reliefartigem seitenwandverlauf oder einstellbarem neigungswinkel
DE102008021555B4 (de) Verfahren mit einer Abscheidung verspannungsinduzierender Schichten über mehreren ersten und mehreren zweiten Transistoren
EP3042391A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
DE19945140B4 (de) Verfahren zur Herstellung einer Maskenschicht mit Öffnungen verkleinerter Breite

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130522