DE102012200236B3 - Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate - Google Patents

Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate Download PDF

Info

Publication number
DE102012200236B3
DE102012200236B3 DE102012200236A DE102012200236A DE102012200236B3 DE 102012200236 B3 DE102012200236 B3 DE 102012200236B3 DE 102012200236 A DE102012200236 A DE 102012200236A DE 102012200236 A DE102012200236 A DE 102012200236A DE 102012200236 B3 DE102012200236 B3 DE 102012200236B3
Authority
DE
Germany
Prior art keywords
trench
plasma
passivation
layer
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012200236A
Other languages
German (de)
Inventor
Achim Trautmann
Christian Tobias Banzhaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102012200236A priority Critical patent/DE102012200236B3/en
Application granted granted Critical
Publication of DE102012200236B3 publication Critical patent/DE102012200236B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

The method involves forming a passivation layer (10) with a layer thickness (d1) at a trench bottom (B) of a trench region (G) and at an upper side (O) of a masking layer (5), and with another layer thickness (d2) at a trench side wall (S) and at an inner side (I) of the masking layer in a mask opening (5a). An anisotropic plasma etching step is reperformed such that the passivation layer is removed from the trench bottom and the upper side and partially remains at the side wall and the inner side. An enlarged trench region is formed in a silicon carbide substrate (1). The masking layer is formed from silicon dioxide. A passivation plasma chemical including a fluoro-hydrocarbon-gas, oxygen, helium or argon is chosen in plasma passivation steps.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Strukturierung von Siliziumcarbid und einen SiC-Graben-MOSFET.The present invention relates to a method of patterning silicon carbide and a SiC trench MOSFET.

Stand der TechnikState of the art

Siliziumcarbid (SiC) wird nach dem Stand der Technik als zukunftsweisendes Halbleitermaterial sowohl für mikromechanische Funktionsschichten bei Aktuatoren und Sensoren als auch bei Halbleiterbauelementen, insbesondere bei Leistungshalbleiterbauelementen, gesehen. Dabei kommen je nach Anwendung unterschiedliche SiC-Arten zum Einsatz, wie beispielsweise amorphe und polykristalline abgeschiedene Schichten sowie auch einkristalline Wafersubstrate aus SiC.Silicon carbide (SiC) is seen in the prior art as a future-oriented semiconductor material both for micromechanical functional layers in actuators and sensors as well as in semiconductor devices, in particular in power semiconductor devices. Depending on the application, different SiC types are used, such as, for example, amorphous and polycrystalline deposited layers as well as monocrystalline wafer substrates made of SiC.

Typischerweise wird SiC mittels Plasmaätzverfahren trockenstrukturiert. Dabei kommt in der Regel eine Mischung aus den Gasen Schwefelhexafluorid (SF6) und Sauerstoff (O2), welche in entsprechenden Plasmaätzanlagen ionisiert werden, zum Einsatz. Bei diesem Plasmaätzverfahren dient Schwefelhexafluorid als Fluor-Ionen-/-Radikalen-Quelle, um Silizium zu Siliziumtetrafluorid (SiF4) zu lösen. Der ionisierte Sauerstoff löst Kohlenstoff (C) zu gasförmigem Kohlenmonoxid (CO) bzw. Kohlendioxid (CO2). Bei einigen Ausführungsarten wird dem Plasmagas noch Argon (Ar) beigemengt, um eine stabilere Gasentladung aufrechtzuerhalten.Typically, SiC is dry-patterned by plasma etching. As a rule, a mixture of the gases sulfur hexafluoride (SF 6 ) and oxygen (O 2 ), which are ionized in appropriate plasma etching plants, is used. In this plasma etching process, sulfur hexafluoride serves as a fluorine ion / radical source to dissolve silicon to silicon tetrafluoride (SiF4). The ionized oxygen dissolves carbon (C) into gaseous carbon monoxide (CO) or carbon dioxide (CO 2 ). In some embodiments, argon (Ar) is still added to the plasma gas to maintain a more stable gas discharge.

Ebenfalls können die jeweiligen Plasmaätzschritte anstatt in einem gemischten Gas als alternierende, zeitlich getrennte Folgen von SF6- und O2-Plasmaschritten durchgeführt werden. Durch die thermische und chemische Beständigkeit von Siliziumcarbid benötigt man bei den jeweiligen Plasmaätzprozessen eine möglichst hohe Ionenenergie, um eine gewünschte Strukturierung zu erreichen. Dies führt zu schlechten Selektivitäten gegenüber den üblichen Maskierungsmaterialien, wie z. B. Siliziumdioxid (SiO2) bzw. Fotolack. Typische Maskierungsmaterialien für die Strukturierung von SiC sind Metalle, wie z. B. Nickel, die allerdings weder CMOS–kompatibel noch für Leistungshalbleiter verwendbar sind.Also, the respective plasma etching steps may be performed as alternating, time-separated sequences of SF 6 and O 2 plasma steps instead of in a mixed gas. Due to the thermal and chemical resistance of silicon carbide, the highest possible ion energy is required in the respective plasma etching processes in order to achieve a desired structuring. This leads to poor selectivities over the usual masking materials, such. As silicon dioxide (SiO 2 ) or photoresist. Typical masking materials for the structuring of SiC are metals, such as. As nickel, however, which are neither CMOS-compatible nor usable for power semiconductors.

Dies verhindert bisher den Einsatz von SiC bei Leistungshalbleiterbauelementen, wie dem Graben-MOS-FET. Hier muss insbesondere ein Graben mit möglichst hoher Steilheit (üblicherweise ≥ 85°) senkrecht zur Waferoberfläche strukturiert werden. Dabei liegt die angestrebte Tiefe zwischen wenigen 100 nm und 10 μm. Typische Grabenbreiten liegen beim Graben-MOS-FET zwischen 100 nm und 10 μm, während bei MEMS-Bauteilen die Abstände zwischen benachbarten Strukturen deutlich größer sein können.This has hitherto prevented the use of SiC in power semiconductor devices such as the trench MOS FET. In particular, a trench with the steepest possible slope (usually ≥ 85 °) must be structured perpendicular to the wafer surface. The desired depth is between a few 100 nm and 10 microns. Typical trench widths are between 100 nm and 10 μm for the trench MOS FET, while for MEMS components the spacing between adjacent structures may be significantly larger.

Derzeit bei SiC verwendete Maskierungsmaterialien sind Aluminiumnitrid (AlN), Aluminium (Al), Nickel (Ni), Siliziumdioxid (SiO2) und Fotolack. Die bei diesen Maskierungsmaterialien erreichbaren Selektivitäten (Verhältnis der Ätzrate in SiC zur Ätzrate in dem Maskierungsmaterial) liegen bei den Materialien AlN, Al, Ni bei 1 bis 10, im Fall von SiO2 und Fotolack bei 0,1 bis 0,75. Hierbei ist zu beachten, dass in der Herstellung von SiC-Leistungshalbleiterbauelementen eine CMOS-kompatible Prozessierung durchzuführen ist. Metalle sind also als Maskierung für Graben-Prozesse auszuschließen, da sich eine Kontamination der entstehenden Graben-Oberflächen im Kanalbereich negativ auf die Transistoreigenschaften (Grenzflächenzustandsdichte, Mobilität, Isolationsfähigkeit des Gateoxids usw.) auswirkt.Masking materials currently used in SiC are aluminum nitride (AlN), aluminum (Al), nickel (Ni), silicon dioxide (SiO 2 ) and photoresist. The selectivities achievable with these masking materials (ratio of the etching rate in SiC to the etching rate in the masking material) are 1 to 10 for the materials AlN, Al, Ni and 0.1 to 0.75 for SiO 2 and photoresist. It should be noted that in the production of SiC power semiconductor devices a CMOS-compatible processing is performed. Metals are therefore to be excluded as a mask for trench processes, since contamination of the resulting trench surfaces in the channel region has a negative effect on the transistor properties (interface state density, mobility, insulating capability of the gate oxide, etc.).

Im Fall von SiO2 als Ätzmaske wird die Selektivität durch die verwendete Plasmazusammensetzung dominiert. SiO2 wird typischerweise durch Fluor-Kohlenstoff-Verbindungen gelöst, da SiO2 und SiF4, CO und CO2 gelöst wird.In the case of SiO 2 as etching mask, the selectivity is dominated by the used plasma composition. SiO 2 is typically dissolved by fluorine-carbon compounds because SiO 2 and SiF 4 , CO and CO 2 are dissolved.

Geeignete Abscheidungsverfahren, z. B. Hochtemperatur-LPCVD-Verfahren, für Siliziumdioxid limitieren die Schichtdicke der Maskierung auf ca. 2 μm. Bei aktuell bekannten Plasma-Strukturierungsverfahren reicht diese Maskierung für eine SiC-Graben-Tiefe bis ca. 1,5 μm. Im Falle von Fotolack ist die Schichtdicke ähnlich, allerdings ist die Haltbarkeit der Maskierung sogar etwas geringer, und da Fotolack, wie SiC, zu großen Teilen aus Kohlenstoff besteht und somit durch den verwendeten Sauerstoff im Plasma stark angegriffen wird. Sowohl bei SiO2 als auch bei Fotolack besteht die Möglichkeit, größere Schichtdicken zu verwenden. Allerdings kommt es durch die hohe benötigte Plasmaenergie zu einer Facettierung der Ätzmaske (Anschrägen der Maskierungskante während des Ätzprozesses) und somit zu Ätzgräben mit deutlich geringeren Flankensteilheiten (≤ 75°). Ähnliche Flankensteilheiten stellen sich ein, wenn sich während der Strukturierung die Maskierung nach und nach zurückbildet.Suitable deposition methods, e.g. For example, high-temperature LPCVD method, for silicon dioxide limit the thickness of the masking to about 2 microns. In currently known plasma structuring methods, this masking is sufficient for a SiC trench depth of up to about 1.5 μm. In the case of photoresist, the layer thickness is similar, but the durability of the masking is even slightly lower, and since photoresist, such as SiC, consists to a large extent of carbon and is thus strongly attacked by the oxygen used in the plasma. For both SiO2 and photoresist, it is possible to use larger layer thicknesses. However, due to the high plasma energy required, a faceting of the etching mask (beveling of the masking edge during the etching process) and thus etch trenches with significantly lower edge slopes (≦ 75 °) occurs. Similar slope steepnesses occur when the masking gradually diminishes during patterning.

Die DE 42 41 045 C1 offenbart ein Verfahren zum anisotropen Ätzen von mit einer Ätzmaske definierten Strukturen, beispielsweise lateral exakt definierten Ausnehmungen, in Silizium, mittels eines Plasmas. Dazu ist vorgesehen, dass der anisotrope Ätzvorgang in separaten, jeweils alternierend aufeinander folgenden Polymerisations- und Ätzschritten getrennt durchgeführt wird.The DE 42 41 045 C1 discloses a method for anisotropic etching of structures defined with an etching mask, for example laterally exactly defined recesses, in silicon, by means of a plasma. For this purpose, it is provided that the anisotropic etching process is carried out separately in separate, respectively alternating successive polymerization and etching steps.

Die JP 2010258385 A offenbart einen SiC-Graben-MOSFET mit einer an einer Gateoxidschicht eingebetteten Gateelektrode in einem planar gestalteten Graben mit einer hochdotierten Source/Drain-Schicht, welche im SiC-Substrat gebildet ist.The JP 2010258385 A discloses a SiC trench MOSFET having a gate electrode embedded gate electrode in a planarized trench with a heavily doped source / drain layer formed in the SiC substrate.

Aus der JP 2010003988 A ist ein Verfahren zur Herstellung eines Trenchgrabens in einer SiC-Epitaxieschicht mittels eines Ätzgases bekannt, welches HBR enthält. From the JP 2010003988 A For example, a method for producing a trench trench in an SiC epitaxial layer by means of an etching gas containing HBR is known.

Aus der JP 2008177538 A ist bekannt, den Boden eines mittels Trockenätzverfahrens erzeugten Trenchgrabens in einem SiC-Halbleiter durch eine Abfolge von Annealingschritten zu glätten.From the JP 2008177538 A It is known to smooth the bottom of a dry trench trench in a SiC semiconductor by a series of annealing steps.

Offenbarung der ErfindungDisclosure of the invention

Die vorliegende Erfindung schafft ein Verfahren zur Strukturierung von Siliziumcarbid gemäß Anspruch 1 und einen SiC-Graben-MOSFET nach Anspruch 10.The present invention provides a method of patterning silicon carbide according to claim 1 and a SiC trench MOSFET according to claim 10.

Die vorliegende Erfindung schafft ein verbessertes Plasmastrukturierungsverfahren zum anisotropen Abtrag von Siliziumcarbid mit hoher Selektivität gegenüber den in der CMOS-Prozessführung üblichen Maskierungsmaterialien, wie z. B. Fotolack oder Siliziumdioxid.The present invention provides an improved plasma patterning process for the anisotropic removal of silicon carbide with high selectivity over the usual in the CMOS process control masking materials, such. As photoresist or silicon dioxide.

Bevorzugte Weiterbildungen sind Gegenstand der Unteransprüche.Preferred developments are subject of the dependent claims.

Vorteile der ErfindungAdvantages of the invention

Kern der vorliegenden Erfindung ist es, das Siliziumcarbid anisotrop durch einen kombinierten alternierenden Ätz-/Abscheideprozess zu strukturieren.The core of the present invention is to pattern the silicon carbide anisotropically by a combined alternating etching / deposition process.

Dies ist beispielsweise bei SiC-Leistungshalbleiterbauelementen, wie dem Graben-MOS-FET, von großem Vorteil. Das beschriebene Verfahren eignet sich insbesondere auch für Inverter-Module bei Hybridfahrzeugen, Photovoltaik-Wechselrichtern, Industrieantrieben, Strukturierung von aktiven Elementen bei SiC-MEMS und SiC-Passivierungsschichten für Harsh-Environment-Anwendungen, wie z. B. Sensorik im Brennraum oder Abgasschrank, usw.This is of great advantage, for example, in the case of SiC power semiconductor components, such as the trench MOS FET. The method described is also particularly suitable for inverter modules in hybrid vehicles, photovoltaic inverters, industrial drives, structuring of active elements in SiC-MEMS and SiC passivation layers for harsh-environment applications, such. B. sensors in the combustion chamber or exhaust gas cabinet, etc.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen:The present invention will be explained in more detail with reference to the exemplary embodiments indicated in the schematic figures of the drawings. Show it:

1g)–e) schematische Querschnittsansichten zur Erläuterung aufeinanderfolgender Prozessstadien eines Verfahrens zur Strukturierung von Siliziumcarbid gemäß einer Ausführungsform der vorliegenden Erfindung; und 1g) -E) are schematic cross-sectional views for explaining successive process stages of a method for patterning silicon carbide according to an embodiment of the present invention; and

2 einen Graben-MOSFET, der mittels des im Zusammenhang mit 1a)–e) beschriebenen Verfahrens hergestellt worden ist. 2 a trench MOSFET, by means of the related 1a) -E) has been prepared.

Ausführungsformen der ErfindungEmbodiments of the invention

1a)–e) sind schematische Querschnittsansichten zur Erläuterung aufeinanderfolgender Prozessstadien eines Verfahrens zur Strukturierung von Siliziumcarbid gemäß einer Ausführungsform der vorliegenden Erfindung. 1a) -E) are schematic cross-sectional views for explaining successive process stages of a method for patterning silicon carbide according to an embodiment of the present invention.

Wie in 1a) dargestellt, wird auf einem SiC-Substrat 1 eine Maskierungsschicht 5 aus Fotolack mit einer Oberseite O und einer Innenseite I vorgesehen. Die Maskierungsschicht 5 weist eine Maskenöffnung 5a entsprechend einem zu bildenden Grabenbereich auf. In einem anisotropen vertikalen ersten Plasmaätzschritt E1 wird ein erster Grabenbereich G gebildet, welcher einen Grabenboden B und eine Graben-Seitenwand S aufweist..As in 1a) is shown on a SiC substrate 1 a masking layer 5 made of photoresist with a top O and an inside I provided. The masking layer 5 has a mask opening 5a corresponding to a trench area to be formed. In an anisotropic vertical first plasma etching step E1, a first trench region G is formed which has a trench bottom B and a trench side wall S.

Im ersten Plasmaätzschritt E1 wird eine SiC-ätzende Plasmachemie gewählt, die beispielsweise aus den Gasen SF6, O2 und He besteht. Dabei dient SF6 als Ätzgas für Silizium und O2 als Ätzgas für Kohlenstoff. Helium ionisiert das Gasgemisch in hohem Grad.In the first plasma etching step E1 a SiC-etching plasma chemistry is selected, which consists for example of the gases SF 6 , O 2 and He. Here, SF 6 serves as an etching gas for silicon and O 2 as an etching gas for carbon. Helium ionizes the gas mixture to a high degree.

Im Gegensatz zur üblichen Verwendung von Argon als Ionisationsgas wird dadurch der Sputterabtrag sowohl am SiC-Substrat 1 als auch an der Oberseite O der Maskierungsschicht 5 reduziert und eine deutlich geringere resultierende Rauigkeit erreicht. Dabei beträgt der Anteil an He zwischen 50 und 60%, der Anteil an SF6 zwischen 30 und 40% und der Anteil an O2 zwischen 10 und 20%. Der eingestellte Druck liegt zwischen 1 und 50 mT, wobei er je nach verwendeter Ätzanlage vorzugsweise nicht 200 mT überschreitet. Die Plasmaleistung ist ebenfalls je nach Plasmaanlage vorzugsweise im Bereich zwischen 750 und 6000 W zu wählen, höchstvorzugsweise zwischen 1500 und 2750 W. Am SiC-Substrat 1 kann als Vorspannung (Bias) eine Leistung zwischen 25 und 1000 W, vorzugsweise zwischen 25 und 500 W gewählt werden. Die Länge des ersten Plasmaätzschritts liegt vorzugsweise zwischen 3 und 30 s.In contrast to the usual use of argon as the ionization gas thereby the sputtering erosion on both the SiC substrate 1 as well as at the top O of the masking layer 5 reduced and achieved a significantly lower resulting roughness. The amount of He is between 50 and 60%, the proportion of SF 6 between 30 and 40% and the proportion of O 2 between 10 and 20%. The set pressure is between 1 and 50 mT, although it preferably does not exceed 200 mT, depending on the etching system used. Depending on the plasma system, the plasma power should preferably be selected in the range between 750 and 6000 W, most preferably between 1500 and 2750 W. On the SiC substrate 1 For example, a power between 25 and 1000 W, preferably between 25 and 500 W, can be selected as the bias. The length of the first plasma etching step is preferably between 3 and 30 s.

Weiter mit Bezug auf 1b) wird ein erster Plasmapassivierungsschritt P1 durchgeführt, bei dem eine isotrope Passivierung der Maskierungsschicht 5 und des ersten Grabenbereichs G durchgeführt wird mit gleichzeitig gerichtetem Angriff auf die horizontalen Oberflächen der Oberfläche O und des Grabenbodens B ohne Angriff auf passivierte Graben-Seitenwände S des ersten Grabenbereichs G, woraus resultierend eine erste Schichtdicke d1 der so abgeschiedenen ersten Passivierungsschicht 10 auf der Oberseite O der ersten Maskierungsschicht 5 und am Grabenboden B dünner ist als eine zweite Schichtdicke d2 auf den Graben-Seitenwänden S und der Innenseite I.Continue with reference to 1b) a first plasma passivation step P1 is carried out, in which an isotropic passivation of the masking layer 5 and the first trench region G is performed with simultaneously directed attack on the horizontal surfaces of the surface O and the trench bottom B without attacking passivated trench sidewalls S of the first trench region G, resulting in a first layer thickness d1 of the thus deposited first passivation layer 10 on top O of the first masking layer 5 and at the trench bottom B is thinner than a second layer thickness d2 on the trench sidewalls S and the inside I.

Im ersten Plasmapassivierungsschritt P1 wird eine passivierende Plasmachemie gewählt, die aus den Gasen Trifluormethan (CHF3), O2 und He besteht. Dabei dient CHF3 als passivierendes Gas, das zur Polymerisation sowohl auf der SiC-Oberfläche des Grabenbodens B und der Graben-Seitenwand S im ersten Grabenbereich G als auch auf der Oberseite O und der Innenseite I der ersten Maskierungsschicht 5 neigt. Anstatt CHF3 sind auch andere erhältliche gasförmige Fluor-Kohlenwasserstoffe, wie z. B. CH3F, verwendbar. Sauerstoff dient zum Entfernen der Passivierung auf dem Grabenboden B. Somit verbleibt die erste Passivierungsschicht 10 durch den starr gerichteten Charakter der Sauerstoffätzung an der Graben-Seitenwand S und der Innenseite I der Maskierungsschicht 5. Dadurch kann eine Flankensteilheit von ≥ 85° erreicht werden. Gleichzeitig wird die Selektivität zur Maskierung verbessert. Falls als erste Maskierungsschicht 5 statt Fotolack SiO2 verwendet wird, dient der im Gasgemisch enthaltene Sauerstoff zur Reduzierung der Ätzrate der Maskierungsschicht 5. Im Falle von Fotolack als erste Maskierungsschicht 5 dient Trifluormethan zur Passivierung der Maskierungsschicht 5 und damit zur Reduzierung der Ätzrate der Maskierungsschicht 5. In the first plasma passivation step P1, a passivating plasma chemistry is selected which consists of the gases trifluoromethane (CHF 3 ), O 2 and He. In this case, CHF 3 serves as a passivating gas which is used for the polymerization both on the SiC surface of the trench bottom B and the trench sidewall S in the first trench region G and on the upper side O and the inner side I of the first masking layer 5 inclines. Instead of CHF 3 , other available gaseous fluorocarbons such. As CH 3 F, usable. Oxygen serves to remove the passivation on the trench bottom B. Thus, the first passivation layer remains 10 by the rigid nature of the oxygen etch on the trench sidewall S and the inside I of the masking layer 5 , As a result, an edge steepness of ≥ 85 ° can be achieved. At the same time, the selectivity for masking is improved. If as the first masking layer 5 Instead of photoresist SiO 2 is used, the oxygen contained in the gas mixture serves to reduce the etching rate of the masking layer 5 , In the case of photoresist as the first masking layer 5 trifluoromethane serves to passivate the masking layer 5 and thus to reduce the etching rate of the masking layer 5 ,

Die jeweiligen Gasanteile während des ersten Plasmapassivierungsschritts P1 liegen idealerweise bei 50 bis 70% He, 10 bis 20% CHF3 und 20 bis 30% O2. Der eingestellte Druckbereich liegt vorzugsweise zwischen 1 und 50 mT, jedoch nicht höher als 200 mT.The respective gas fractions during the first plasma passivation step P1 are ideally 50 to 70% He, 10 to 20% CHF 3 and 20 to 30% O 2 . The set pressure range is preferably between 1 and 50 mT, but not higher than 200 mT.

Die Plasmaleistung beträgt vorzugsweise zwischen 750 und 6000 W, bevorzugt zwischen 1500 und 2750 W. Die Bias-Leistung zum SiC-Substrat 1 sollte 25 W nicht unterschreiten und 1000 W nicht überschreiten, bevorzugt zwischen 25 und 500 W liegen. Die Länge des ersten Plasmapassivierungsschrittes P1 liegt vorzugsweise zwischen 3 und 30 Sekunden.The plasma power is preferably between 750 and 6000 W, preferably between 1500 and 2750 W. The bias power to the SiC substrate 1 should not fall below 25 W and not exceed 1000 W, preferably between 25 and 500 W. The length of the first plasma passivation step P1 is preferably between 3 and 30 seconds.

Vorzugsweise werden der erste Plasmaätzschritt E1 und der erste Plasmapassivierungsschritt P1 mit einem Überlapp von 0,5 bis 5 Sekunden durchgeführt, um zum einen ein stabiles Plasma zu gewährleisten und zum anderen keine durch die alternierenden Schritte wellige Graben-Seitenwand S zu erhalten.Preferably, the first plasma etching step E1 and the first plasma passivation step P1 are performed with an overlap of 0.5 to 5 seconds to ensure stable plasma on the one hand and no trench sidewall S undulating through the alternating steps on the other hand.

Der erste Plasmaätzschritt E1 und der erste Plasmapassivierungsschritt P1 werden so lange wiederholt alternierend durchgeführt, bis die notwendige Graben-Tiefe T des zu bildenden Grabenbereichs G'' (1e)) erreicht ist.The first plasma etching step E1 and the first plasma passivation step P1 are repeatedly performed alternately until the necessary trench depth T of the trench region G "(FIG. 1e) ) is reached.

So folgt nach dem Zustand gemäß 1b) ein zweiter anisotroper Plasmaätzschritt E2 analog zum ersten Plasmaätzschritt, was zum Prozesszustand gemäß 1c) führt, wobei ein zweiter, tieferer Grabenbereich G' geschaffen wird und die Passivierungsschicht 10 an der Oberseite O und am Grabenboden B entfernt wird, aber an der Graben-Seitenwand S und an der Innenseite I erhalten bleibt. Nach dem Entfernen der Passivierungsschicht 10 vom Grabenboden B erfolgt eine geringfügige Unterätzung der Passivierungsschicht 10, welche etwa der Schichtdicke der Passivierungsschicht 10 im Grabenbereich G' entspricht.So follows according to the state according to 1b) a second anisotropic plasma etching step E2 analogous to the first plasma etching step, which corresponds to the process state according to FIG 1c) leads, creating a second, deeper trench region G 'and the passivation layer 10 is removed at the top O and the trench bottom B, but is retained on the trench side wall S and on the inside I. After removing the passivation layer 10 From the trench bottom B, a slight undercutting of the passivation layer takes place 10 , which is about the layer thickness of the passivation layer 10 in the trench region G '.

Weiter mit Bezug auf 1d) wird ein zweiter Plasmapassivierungsschritt P2 analog zum ersten Plasmapassivierungsschritt gemäß 1b) durchgeführt, woraus resultierend wiederum eine erste Schichtdicke d1 der so erneut abgeschiedenen ersten Passivierungsschicht 10 auf der Oberseite O der ersten Maskierungsschicht 5 und am Grabenboden B dünner ist als eine zweite Schichtdicke d2 auf den Graben-Seitenwänden S und der Innenseite I.Continue with reference to 1d) is a second plasma passivation step P2 analogous to the first plasma passivation step according to 1b) performed, resulting in turn, a first layer thickness d1 of the thus redeposited first passivation layer 10 on top O of the first masking layer 5 and at the trench bottom B is thinner than a second layer thickness d2 on the trench sidewalls S and the inside I.

Mit Bezug auf 1e) erfolgt ein dritter anisotroper Plasmaätzschritt E3 analog zu ersten und zweiten Plasmaätzschritt E1, E2, in dem bei diesem Beispiel die notwendige Graben-Tiefe T erreicht ist, wobei der endgültige Grabenbereich mit G'' bezeichnet ist.Regarding 1e) a third anisotropic plasma etching step E3 is carried out analogously to first and second plasma etching steps E1, E2, in which the necessary trench depth T is reached in this example, the final trench area being designated G ".

Ggfs. können weitere Ätz- und Plasmapassivierungsschritte durchgeführt werden, um größere Grabentiefen zu erreichen.If necessary. For example, further etch and plasma passivation steps may be performed to achieve greater trench depths.

Der in Bezug auf 1a) bis be) beschriebene Plasmaprozess eignet sich durch seine chemisch-physikalische Eigenschaft dazu, Graben-Wände S und Graben-Böden B mit geringer Rauigkeit (RMS = einige nm) zu strukturieren. Dies ist insbesondere bei Leistungshalbleiterbauelementen im Hinblick auf die elektrischen Transistoreigenschaften (Grenzflächenzustandsdichte, Mobilität, Isolationsfähigkeit, Gateoxid usw.) von großem Vorteil.In relation to 1a) to be described plasma process is due to its chemical-physical property to structure trench walls S and trench bottoms B with low roughness (RMS = a few nm). This is particularly advantageous in the case of power semiconductor components with regard to the electrical transistor properties (interface state density, mobility, isolation capability, gate oxide, etc.).

Als Ätzanlage können übliche Ätzanlagen benutzt werden, auf denen ein Prozess zum Strukturieren von Silizium installiert ist. Das beschriebene Verfahren erfordert lediglich, die notwendigen Gase zeitlich getrennt voneinander in die Prozesskammer zu leiten und dabei gleichzeitig die für die jeweilige Phase notwendigen Drücke und Leistungen zu schalten. Zur Erzeugung der Ionen können als Quelle alle aus der Silizium-Prozesstechnik bekannten Plasmaquellen verwendetwerden, wie z. B. kapazitiv gekoppelte Quellen (RIE), induktiv gekoppelte Quellen (ICP), Transformator-gekoppelte Quellen (TOP), Elektronen-Zyklotronen-Quellen (ECR) usw.As an etching system conventional etching equipment can be used, on which a process for structuring of silicon is installed. The described method merely requires that the necessary gases be conducted separately from one another into the process chamber, while at the same time switching the pressures and outputs necessary for the respective phase. For the generation of the ions, all known plasma sources known from silicon process technology can be used as a source, such as e.g. Capacitively coupled sources (RIE), inductively coupled sources (ICP), transformer coupled sources (TOP), electron cyclotron sources (ECR), etc.

2 zeigt einen Graben-MOSFET, der mittels des im Zusammenhang mit 1a)-e) beschriebenen Verfahrens hergestellt worden ist. 2 shows a trench MOSFET, by means of associated with 1a) -e) has been prepared.

Der Graben-MOSFET von 2 weist ein SiC-Substrat 1a, 1b, 1c auf, das sich mittels des oben beschriebenen Verfahrens strukturieren lässt, bevor Source-, Drain-, Gate- und Kanalbereiche gebildet werden.The trench MOSFET of 2 has a SiC substrate 1a . 1b . 1c which can be patterned by the method described above before source, drain, gate and channel regions are formed.

Insbesondere bezeichnet Bezugszeichen 1a ein n++-SiC-Substrat, 1b eine n–-SiC-Epitaxieschicht, 1c eine p–-SiC-Epitaxieschicht, G'' einen nach dem oben beschriebenen Verfahren hergestellten Grabenbereich (Prozeßzustand gemäß 1e) und anschließendes Entfernen der Maskierungsschicht 5 und der Passivierungsschicht 10), sowie 10 eine n+ +-Source-Wanne und 20 eine n+ +-Drain-Wanne. Der (nicht dargestellte) Drainanschluß ist ganzflächig auf der Rückseite angebracht.In particular, reference numeral denotes 1a an n ++ SiC substrate, 1b an n - SiC epitaxial layer, 1c a p - SiC epitaxial layer, G '' a trench region prepared according to the method described above (process state according to US Pat 1e) and then removing the masking layer 5 and the passivation layer 10 ), such as 10 a n + + source pan and 20 a n + + drain pan. The (not shown) drain is attached over the entire surface on the back.

Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend vollständig beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Although the present invention has been fully described above with reference to preferred embodiments, it is not limited thereto but is modifiable in a variety of ways.

Obwohl Helium im obigen Beispiel als Ioniesierungsgas verwendet wurde, ist auch die alternative oder zusätzliche Verwendung von Argon als Ionisierungsgas möglich.Although helium was used as the ionizing gas in the above example, the alternative or additional use of argon as the ionizing gas is also possible.

Claims (10)

Verfahren zur Strukturierung von Siliziumcarbid mit den Schritten: Bilden einer Maskierungsschicht (5) mit einer Maskenöffnung (5a) entsprechend einem zu bildenden Grabenbereich auf einem SiC-Substrat (1); Durchführen eines anisotropen Plasmaätzschrittes (E1), wobei ein erster Grabenbereich (G) im SiC-Substrat (1) gebildet wird; Durchführen eines Passivierungschrittes (P1), wobei an einem Grabenboden (B) des ersten Grabenbereichs (G) und an einer Oberseite (O) der Maskierungsschicht (5) eine Passivierungsschicht (10) mit einer ersten Schichtdicke (d1) gebildet wird und wobei an einer Graben-Seitenwand (S) und an einer Innenseite (I) der Maskierungsschicht (5) in der Maskenöffnung (5a) die Passivierungsschicht (10) mit einer zweiten Schichtdicke (d2) gebildet wird, welche größer als die erste Schichtdicke (d1) ist; und erneutes Durchführen des anisotropen Plasmaätzschrittes (E2), wobei die Passivierungsschicht (10) von dem Grabenboden (B) des ersten Grabenbereichs (G) und von der Oberseite (O) der Maskierungsschicht (5) entfernt wird und an der Graben-Seitenwand (S) und an der Innenseite (I) der Maskierungsschicht (5) in der Maskenöffnung (5a) zumindest teilweise erhalten bleibt und wobei ein zweiter vergrößerter Grabenbereich (G') im SiC-Substrat (1) gebildet wird.Process for structuring silicon carbide, comprising the steps of: forming a masking layer ( 5 ) with a mask opening ( 5a ) corresponding to a trench region to be formed on an SiC substrate ( 1 ); Performing an anisotropic plasma etching step (E1), wherein a first trench region (G) in the SiC substrate ( 1 ) is formed; Performing a passivation step (P1), wherein on a trench bottom (B) of the first trench region (G) and on an upper side (O) of the masking layer ( 5 ) a passivation layer ( 10 ) is formed with a first layer thickness (d1) and wherein on a trench sidewall (S) and on an inner side (I) of the masking layer ( 5 ) in the mask opening ( 5a ) the passivation layer ( 10 ) is formed with a second layer thickness (d2) which is greater than the first layer thickness (d1); and re-performing the anisotropic plasma etching step (E2), wherein the passivation layer ( 10 ) from the trench bottom (B) of the first trench region (G) and from the top side (O) of the masking layer (FIG. 5 ) and on the trench sidewall (S) and on the inside (I) of the masking layer (FIG. 5 ) in the mask opening ( 5a ) is at least partially maintained and wherein a second enlarged trench region (G ') in the SiC substrate ( 1 ) is formed. Verfahren nach Anspruch 1, wobei das Durchführen des Passivierungschrittes und das erneute Durchführen des anisotropen Plasmaätzschrittes einmal oder mehrmals wiederholt werden.The method of claim 1, wherein performing the passivation step and re-performing the anisotropic plasma etching step are repeated one or more times. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Maskierungsschicht (5) aus Fotolack oder aus SiO2 gebildet wird.Method according to one of the preceding claims, wherein the masking layer ( 5 ) is formed of photoresist or of SiO 2 . Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Plasmaätzschritten (E1, E2) wird eine SiC-ätzende Plasmachemie gewählt wird, die aus einem fluorhaltigen Gas, O2 und He oder Ar besteht.Method according to one of the preceding claims, wherein in the plasma etching steps (E1, E2) a SiC-etching plasma chemistry is selected which consists of a fluorine-containing gas, O 2 and He or Ar. Verfahren nach einem der vorhergehenden Ansprüche, wobei in dem oder den Plasmapassivierungsschritten (P1) eine passivierende Plasmachemie gewählt wird, die aus einem Fluor-Kohlenwasserstoff-Gas, O2 und He oder Ar besteht.Method according to one of the preceding claims, wherein in the one or more plasma passivation steps (P1) a passivating plasma chemistry is selected, which consists of a fluorine-hydrocarbon gas, O2 and He or Ar. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des anisotropen Plasmaätzschrittes und das Durchführen des Passivierungschrittes überlappend erfolgt.Method according to one of the preceding claims, wherein performing the anisotropic plasma etching step and performing the passivation step is carried out overlapping. Verfahren nach Anspruch 4, wobei in den Plasmaätzschritten (E1, E2) und/oder in dem oder den Plasmapassivierungsschritten (P1) der Volumenanteil von He mindestens 50% beträgt.The method of claim 4, wherein in the plasma etching steps (E1, E2) and / or in the one or more plasma passivation steps (P1), the volume fraction of He is at least 50%. Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Plasmaätzschritten (E1, E2) und/oder in dem oder den Plasmapassivierungsschritten (P1) die Plasmaleistung zwischen 750 und 6000 W, bevorzugt zwischen 1500 und 2750 W, liegt.Method according to one of the preceding claims, wherein in the plasma etching steps (E1, E2) and / or in the one or more plasma passivation steps (P1), the plasma power is between 750 and 6000 W, preferably between 1500 and 2750 W. Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Plasmaätzschritten (E1, E2) und/oder in dem oder den Plasmapassivierungsschritten (P1) die Substrat-Bias zwischen 25 und 1000 W, bevorzugt zwischen 25 und 500 W, liegt.Method according to one of the preceding claims, wherein in the plasma etching steps (E1, E2) and / or in the one or more plasma passivation steps (P1) the substrate bias is between 25 and 1000 W, preferably between 25 and 500 W. SiC-Graben-MOSFET mit SiC-Substrat (1a, 1b, 1c) mit einem Grabenbereich (G''), hergestellt nach einem Verfahren gemäß einem der Ansprüche 1 bis 9.SiC trench MOSFET with SiC substrate ( 1a . 1b . 1c ) having a trench region (G ") produced by a process according to any one of claims 1 to 9.
DE102012200236A 2012-01-10 2012-01-10 Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate Active DE102012200236B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102012200236A DE102012200236B3 (en) 2012-01-10 2012-01-10 Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012200236A DE102012200236B3 (en) 2012-01-10 2012-01-10 Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate

Publications (1)

Publication Number Publication Date
DE102012200236B3 true DE102012200236B3 (en) 2013-02-21

Family

ID=47625443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012200236A Active DE102012200236B3 (en) 2012-01-10 2012-01-10 Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate

Country Status (1)

Country Link
DE (1) DE102012200236B3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081547A (en) * 2018-10-22 2020-04-28 中芯国际集成电路制造(上海)有限公司 Semiconductor device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (en) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Process for anisotropic etching of silicon
JP2008177538A (en) * 2006-12-21 2008-07-31 Fuji Electric Device Technology Co Ltd Manufacturing method of silicon carbide semiconductor device
JP2010003988A (en) * 2008-06-23 2010-01-07 Rohm Co Ltd Method for processing sic film, and manufacturing method of semiconductor device
JP2010258385A (en) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd Silicon carbide semiconductor device, and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (en) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Process for anisotropic etching of silicon
JP2008177538A (en) * 2006-12-21 2008-07-31 Fuji Electric Device Technology Co Ltd Manufacturing method of silicon carbide semiconductor device
JP2010003988A (en) * 2008-06-23 2010-01-07 Rohm Co Ltd Method for processing sic film, and manufacturing method of semiconductor device
JP2010258385A (en) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd Silicon carbide semiconductor device, and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081547A (en) * 2018-10-22 2020-04-28 中芯国际集成电路制造(上海)有限公司 Semiconductor device and method of forming the same
CN111081547B (en) * 2018-10-22 2023-07-21 中芯国际集成电路制造(上海)有限公司 Semiconductor device and method of forming the same

Similar Documents

Publication Publication Date Title
DE10339989B4 (en) A method of making a conformal spacer adjacent to a gate electrode structure
DE10016340C1 (en) Fabrication of deep trench in semiconductor substrate during e.g., fabrication of deep-trench type capacitor utilizes plasma etching composition comprising hydrogen bromide, nitrogen fluoride, chlorine gas, and helium/oxygen gas mixture
EP0865664B1 (en) Process for anisotropic plasma etching of different substrates
DE19847455A1 (en) Silicon multi-layer etching, especially for micromechanical sensor production, comprises etching trenches down to buried separation layer, etching exposed separation layer and etching underlying silicon layer
DE10127622B4 (en) Method of making an isolation trench filled with HDPCVD oxide
DE69724192T2 (en) Process for etching polycide structures
DE69626562T2 (en) Process for the isotropic etching of silicon, which is highly selective towards tungsten
WO1994014187A1 (en) Method for anisotropically etching silicon
DE102018200237A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102016119017A1 (en) Semiconductor device fabrication process with improved source-drain epitaxy
DE102010040066B4 (en) A method of fabricating gate electrodes of a semiconductor device fabricated by a hardmask and double exposure in conjunction with a size reduction spacer
EP1095400A1 (en) Methods for plasma etching silicon
DE102012200236B3 (en) Method for structuring silicon carbide for e.g. silicon carbide-trench-MOSFET, involves reperforming anisotropic plasma etching step such that passivation layer is removed from trench bottom, and forming enlarged trench region in substrate
DE102007030020B4 (en) A method of forming a semiconductor structure comprising forming at least one sidewall spacer structure
DE112005001713B4 (en) Method for etching and producing a micromirror device
DE60310100T2 (en) DISC WITH A REVERSE SEAL FROM TWO LAYER LOW TEMPERATURE OXYD AND METHOD FOR THE PRODUCTION THEREOF
DE102020114001A1 (en) GAP STRUCTURING FOR METAL SOURCE / DRAIN PINS IN A SEMICONDUCTOR DEVICE
EP1071981B1 (en) Method for producing large-surface membrane masks
EP1527011B1 (en) Layer system with a silicon layer and a passivation layer, method for production of a passivation layer on a silicon layer and use thereof
EP1166349B1 (en) Method of producing a trench isolation for electrically active components
EP1025591A1 (en) Vertical mos transistor and method for the production thereof
EP2217526B1 (en) Method for producing micromechanical structures having a protruding lateral wall progression or an adjustable angle of inclination
DE102008021555B4 (en) A method of depositing stress-inducing layers over a plurality of first and a plurality of second transistors
WO2015032577A1 (en) Method for producing a substrate, substrate, metal-oxide-semiconductor field-effect transistor with a substrate, micro-electromechanical system with a substrate, and motor vehicle
DE19945140B4 (en) Method for producing a mask layer with openings of reduced width

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130522