DE102012109941A1 - Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterfertigungssystem - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterfertigungssystem Download PDF

Info

Publication number
DE102012109941A1
DE102012109941A1 DE201210109941 DE102012109941A DE102012109941A1 DE 102012109941 A1 DE102012109941 A1 DE 102012109941A1 DE 201210109941 DE201210109941 DE 201210109941 DE 102012109941 A DE102012109941 A DE 102012109941A DE 102012109941 A1 DE102012109941 A1 DE 102012109941A1
Authority
DE
Germany
Prior art keywords
wafer
electron beam
semiconductor device
semiconductor
beam lithography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210109941
Other languages
English (en)
Inventor
Masayuki Kawabata
Masahiro Ishida
Daisuke Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE102012109941A1 publication Critical patent/DE102012109941A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31752Lithography using particular beams or near-field effects, e.g. STM-like techniques
    • H01J2237/31754Lithography using particular beams or near-field effects, e.g. STM-like techniques using electron beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • H01J2237/31798Problems associated with lithography detecting pattern defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

Bei einem Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung eines Elektronenstrahllithographiegeräts, das dazu geeignet ist, einen Elektronenstrahl zu emittieren und eine Lithographie einer Struktur auszuführen, wird an einem Wafer eine Bearbeitung ausgeführt, die eine Strukturbildung auf einem Wafer unter Verwendung des Elektronenstrahllithographiegeräts umfasst, und von einem Halbleitertestgerät werden elektrische Kennwerte der auf diese Weise hergestellten Halbleiterbauelemente gemessen. Dann werden vom Elektronenstrahllithographiegerät verwendete Elektronenstrahllithographiedaten so eingestellt, dass eine Schwankung bei elektrischen Kennwerten der Halbleiterbauelemente innerhalb der Oberfläche der Wafer minimiert ist.

Description

  • Erfindungsgebiet
  • Die hierin diskutierten Ausführungsbeispiele betreffen ein Verfahren zur Herstellung eines Halbleiterbauelements und ein Halbleiterfertigungssystem, oder genauer ein Verfahren zur Herstellung eines Halbleiterbauelements und ein Halbleiterfertigungssystem, die auf einem Lithographieprozess unter Verwendung eines Elektronenstrahls beruhen.
  • Beschreibung des Stands der Technik
  • Bei einem Halbleiterherstellungsprozess treten im Verlauf der Ionenimplantation, der Lithographie, des Temperns, der Filmabscheidung, des Polierens, des Vereinzelns und so weiter Schwankungen der Herstellungsbedingungen auf. Folglich können elektrische Eigenschaften der hergestellten Halbleiterbauelemente innerhalb einer Waferoberfläche variieren.
  • Um dem zu begegnen, werden beim Anfahren oder nach der Wartung einer Halbleiterfertigungslinie die Herstellungsbedingungen für Prozeduren einschließlich Ionenimplantation, Lithographie, Tempern, Filmabscheidung, Polieren, Vereinzeln und so weiter optimiert, um die Produktionsausbeute an Halbleiterbauelementen zu verbessern.
  • Allerdings erfordert die Optimierung der Herstellungsbedingungen für die Prozeduren eine große Zahl von Arbeitsschritten, was die Herstellungskosten der Halbleiterbauelemente erhöhen kann.
    • Patentdokument 1: Japanische Offenlegungsschrift Nr. 2008-277540
    • Patentdokument 2: Japanische Offenlegungsschrift Nr. 2006-39337
    • Patentdokument 3: Japanische Offenlegungsschrift Nr. 2004-158820
  • Kurzfassung der Erfindung
  • Angesichts dessen ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements und ein Halbleiterfertigungssystem bereitzustellen, die in der Lage sind, eine Schwankung in einem Kennwert eines Halbleiterbauelements innerhalb einer Waferoberfläche mit einer kleinen Zahl an Arbeitsschritten zu reduzieren.
  • Gemäß einem Gesichtspunkt der Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung eines Elektronenstrahllithographiegeräts, das dazu geeignet ist, einen Elektronenstrahl zu emittieren und eine Lithographie einer Struktur auszuführen, bereitzustellen, wobei das Verfahren umfasst: einen Waferbearbeitungsschritt der Bildung eines Halbleiterbauelements durch Ausführen einer Bearbeitung, die eine Strukturbildung auf einem Wafer unter Verwendung des Elektronenstrahllithographiegeräts umfasst, einen Halbleitertestungsschritt der Messung von elektrischen Kennwerten des Halbleiterbauelements und einen Lithographiedateneinstellschritt der Einstellung von Elektronenstrahllithographiedaten, die vom Elektronenstrahllithographiegerät verwendet werden, auf der Grundlage einer Schwankung der elektrischen Kennwerte des Halbleiterbauelements innerhalb der Oberfläche des Wafers, wobei der Waferbearbeitungsschritt, der Halbleitertestungsschritt und der Lithographiedateneinstellschritt wiederholt ausgeführt werden.
  • Gemäß einem anderen Gesichtspunkt der Erfindung wird ein Halbleiterfertigungssystem bereitgestellt, enthaltend: einen Waferbearbeitungsabschnitt, der dazu geeignet ist, durch Ausführen einer Bearbeitung an einem Wafer ein Halbleiterbauelement zu bilden, wobei der Waferbearbeitungsabschnitt ein Elektronenstrahllithographiegerät enthält, das dazu geeignet ist, den Wafer mit einem Elektronenstrahl zu bestrahlen, um die Lithographie einer Struktur auszuführen, ein Halbleitertestgerät, das dazu geeignet ist, elektrische Kennwerte des Halbleiterbauelements zu messen, und eine Steuerung, die dazu geeignet ist, vom Elektronenstrahllithographiegerät verwendete Elektronenstrahllithographiedaten auf der Grundlage einer Schwankung in den elektrischen Kennwerten des Halbleiterbauelements innerhalb der Oberfläche des Wafers einzustellen.
  • Gemäß den oben beschriebenen Gesichtspunkten wird durch das Halbleitertestgerät eine Änderung in den Kennwerten des Halbleiterbauelements erfasst. Und dann werden Lithographiedaten so eingestellt, dass eine Schwankung in den Kennwerten eines Halbleiterbauelements reduziert wird.
  • Folglich kann die Schwankung in den Kennwerten des Halbleiterbauelements innerhalb der Waferoberfläche reduziert werden, ohne die Herstellungsbedingungen individuell in den jeweiligen Halbleiterfertigungsprozeduren einzustellen. Somit kann die Schwankung in den Kennwerten des Halbleiterbauelements mit einer kleineren Zahl von Arbeitsschritten reduziert werden.
  • Kurze Beschreibung der Zeichnung
  • 1 ist ein Blockschema eines Halbleiterfertigungssystems gemäß einem ersten Ausführungsbeispiel.
  • 2 ist ein Ablaufplan eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel.
  • Die 3A und 3B sind Ansichten, die ein Verfahren zur Bildung einer Gateelektrode eines Transistors unter Verwendung von Elektronenlithographie bei einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel zeigen.
  • 4 ist ein Ablaufplan, der ein Verfahren zur Einstellung von Elektronenstrahllithographiedaten in 2 zeigt.
  • Die 5A und 5B sind Ansichten, die ein Verfahren zum Erfassen einer globalen Schwankung unter Verwendung einer Methode der kleinsten Quadrate.
  • Die 6A bis 6D sind Ansichten, die ein Verfahren zum Extrahieren einer globalen Schwankung unter Verwendung eines Tiefpassfilters zeigt, welcher eine inverse Fourier-Transformation ausführt.
  • Die 7A bis 7C sind Ansichten, die ein Verfahren zum Extrahieren einer globalen Schwankung basierend auf Schwankungen unter einer Vielzahl von Wafern zeigt.
  • 8A ist eine Ansicht, die ein Verfahren zum Einstellen von Elektronenstrahllithographiedaten an einem Teilbereich zeigt, bei dem ein Drainstromkennwert eines Transistors größer ist als ein Zielkennwert, und 8B ist eine Ansicht, die ein Verfahren zum Einstellen von Elektronenstrahllithographiedaten an einem Teilbereich zeigt, bei dem ein Drainstromkennwert eines Transistors kleiner ist als ein Zielkennwert.
  • 9 ist ein Ablaufplan, der ein modifiziertes Beispiel des Verfahrens zur Einstellung der Elektronenstrahllithographiedaten von 4 zeigt.
  • 10 ist eine Ansicht, die Schwankungen in den Drainstromkennwerten von Transistoren zeigt, wenn bei dem unter Bezugnahme auf die 2 bis 9 beschriebenen Verfahren zur Herstellung eines Halbleiterbauelements eine Wafercharge ausgetauscht wird.
  • 11 ist ein Blockschema eines Halbleiterfertigungssystems gemäß einem zweiten Ausführungsbeispiel.
  • 12 ist ein Ablaufplan, der ein Verfahren zur Einstellung von Elektronenstrahllithographiedaten bei einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß einem zweiten Ausführungsbeispiel zeigt.
  • Detaillierte Beschreibung der Ausführungsbeispiele
  • Im Folgenden werden unter Bezugnahme auf die beigefügte Zeichnung Ausführungsbeispiele der vorliegenden Erfindung beschrieben.
  • (Erstes Ausführungsbeispiel)
  • 1 ist ein Blockschema eines Halbleiterfertigungssystems gemäß einem ersten Ausführungsbeispiel.
  • Wie in 1 gezeigt, enthält ein Halbleiterfertigungssystem 10 dieses Ausführungsbeispiels einen Waferbearbeitungsabschnitt 1, ein Halbleitertestgerät 2 und eine Steuerung 3.
  • Der Waferbearbeitungsabschnitt 1 enthält ein optisches Lithographiegerät 11, ein Ionenimplantationsgerät 12, ein Elektronenstrahllithographiegerät 13, ein Temperungsgerät 14, ein Filmabscheidungsgerät 15, ein CMP-Gerät 16, und ein Vereinzelungsgerät 17, das dazu geeignet ist, einen Wafer (ein Halbleitersubstrat) in Chips zu zerschneiden. Unter Verwendung dieser Geräte werden durch Ausführen verschiedener Prozesse an einem zugeführten Wafer Halbleiterchips hergestellt.
  • Von diesen ist das Elektronenstrahllithographiegerät 13 in der Lage, Elektronenlithographie mit hoher Präzision auszuführen, und wird daher zur Bildung einer Gateelektrode und dergleichen eines Transistors verwendet, der eine Maßgenauigkeit erfordert. Auf der Grundlage von Elektronenstrahllithographiedaten, die von der später beschriebenen Steuerung 3 zugeführt werden, zeichnet das Elektronenstrahllithographiegerät 13 eine Struktur.
  • Ein vom oben beschriebenen Waferbearbeitungsabschnitt 1 hergestellter Halbleiterchip wird zum Halbleitertestgerät 2 befördert. Das Halbleitertestgerät 2 misst elektrische Kennwerte des Transistors, einschließlich eines Stromkennwerts, einer Schwellenspannung, einem Signallaufzeitcharakteristik, einen Rauschpegel, integraler Nichtlinearität, differentielle Nichtlinearität und so weiter. Als Halbleitertestgerät 2 kann eine Testeinrichtung wie etwa ATE (automatische Testeinrichtung) verwendet werden.
  • Dann wird auf der Grundlage der Testergebnisse durch das Halbleitertestgerät 2 beurteilt, ob der hergestellte Halbleiterchip fehlerhaft oder fehlerfrei ist. Inzwischen werden die Testergebnisse vom Halbleitertestgerät 2 zusammen mit Positionsinformation betreffend den Halbleiterchip auf dem Wafer zur Steuerung 3 gesendet.
  • Die Steuerung 3 enthält eine Globalschwankungsextraktionseinheit 31, eine Zielkennwertspeichereinheit 32, eine Kennwertvergleichseinheit 33 und eine Lithographiedateneinstelleinheit 34. Die Steuerung 3 stellt die Elektronenstrahllithographiedaten so ein, dass Schwankungen in den elektrischen Kennwerten unter den Halbleiterchip innerhalb der Waferoberfläche reduziert werden.
  • Die Schwankungen in den Kennwerten der Halbleiterbauelemente schließt eine unabhängig von der Position auf dem Wafer auftretende lokale Schwankung und eine in Abhängigkeit von der Position auf dem Wafer auftretende globale Schwankung ein.
  • Von diesen Schwankungen wird die lokale Schwankung auch zufällige Schwankung genannt und ihr Auftreten wird einem Gaußschen Rauschen zugeschrieben, das während der Herstellung erzeugt wird. Solche lokalen Schwankungen treten in unkorrelierter Art und Weise innerhalb der Waferoberfläche oder unter Wafern auf und sind deshalb schwer zu korrigieren.
  • Andererseits wird die globale Schwankung auch systematische Schwankung genannt und ihr Auftreten wird einer Schwankung der Prozessbedingungen des Halbleiterfertigungssystems zugeschrieben. Demgemäß treten unter verschiedenen Wafern ähnliche Schwankungen auf. Dieses Ausführungsbeispiel fokussiert sich auf solche globale Schwankungen und führt eine Korrektur bezüglich der globalen Schwankung aus.
  • Und zwar extrahiert die Globalschwankungsextraktionseinheit 31 der Steuerung 3 aus den Schwankungen in den elektrischen Kennwerten des Halbleiterchips eine globale Schwankung.
  • Die Zielkennwertspeichereinheit 32 speichert Zielkennwertdaten, die eine Verteilung von Zielwerten der elektrischen Kennwerte der Halbleiterbauelemente Zum Zweck der Reduzierung der Schwankung in den Kennwerten der Halbleiterbauelementen, sind diese Zielkennwertdaten üblicherweise dergestalt, dass sie über den Wafer hinweg den gleichen Wert aufweisen.
  • Die Kennwertvergleichseinheit 33 vergleicht die globale Schwankung mit den Zielkennwertdaten, berechnet an jeder Position auf dem Wafer einen Unterschied zwischen dem Zielwert und der globalen Schwankung und gibt die jeweiligen Unterschiede an die Lithographiedateneinstelleinheit 34 aus.
  • Die Lithographiedateneinstelleinheit 34 stellt die die jeweiligen Position auf dem Wafer betreffenden Elektronenstrahllithographiedaten auf solche Art und Weise ein, dass der Unterschied zwischen der globalen Schwankung und den Zielkennwertdaten verringert wird. Dann gibt die Lithographiedateneinstelleinheit 34 die eingestellten Elektronenstrahllithographiedaten an das Elektronenstrahllithographiegerät 13 aus. Auf diese Weise werden die eingestellten Elektronenstrahllithographiedaten bei einem anstehenden Elektronenstrahllithographieprozess für einen anderen Wafer wiedergegeben.
  • Im Folgenden wird nun ein Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung des Halbleiterfertigungssystems 10 beschrieben. 2 ist ein Ablaufplan des Verfahrens zur Herstellung eines Halbleiterbauelements dieses Ausführungsbeispiels. Die 3A und 3B sind Ansichten, die ein Verfahren zum Bilden einer Gateelektrode eines Transistors unter Verwendung der Elektronenstrahllithographie bei dem Verfahren zur Herstellung eines Halbleiterbauelements dieses Ausführungsbeispiels zeigen.
  • Zu Beginn führt der Waferbearbeitungsabschnitt 1 (siehe 1) in Schritt S11 von 2 der Elektronenstrahllithographie vorausgehende Prozesse aus. Hier werden die der Bildung eines in 3A gezeigten Photolackfilms 47 vorausgehenden Schritte ausgeführt.
  • Zuerst wird ein Siliziumsubstrat als Wafer 41 vorbereitet (ein Halbleitersubstrat). Dann wird beispielsweise durch STI ein Elementisolationsfilm 42 gebildet, um einen Elementbereich zu isolieren. Danach wird in den durch den Elementisolationsfilm 42 isolierten Elementbereich eine Verunreinigung ionenimplantiert, wodurch eine Wanne 43 gebildet wird.
  • Als nächstes wird eine Verunreinigung seicht in einen oberen Teilbereich der Wanne 43 ionenimplantiert, wodurch ein Kanalbereich 44 gebildet wird. Danach wird eine mit dem Kanalbereich 44 versehene Oberfläche des Wafers 41 thermisch oxidiert und dadurch in einen Gate-Isolationsfilm 45 ausgebildet.
  • Als nächstes wird ein polykristalliner Film als leitfähiger Film 46 auf dem Gate-Isolationsfilm 45 ausgebildet. Dann wird auf dem leitfähigen Film 46 ein Photolackfilm 47 ausgebildet.
  • Somit sind die in Schritt S11 von 2 der Elektronenlithographie vorausgehenden Fertigungsprozesse abgeschlossen.
  • Als nächstes wird in Schritt S12 von 2 unter Verwendung der Elektronenlithographie eine Struktur ausgebildet.
  • Zuerst wird, wie in 3A gezeigt, ein Elektronenstrahl EB auf einen Teilbereich des Photolackfilms 47 gestrahlt, an dem eine Gatelektrode eines Transistors auszubilden ist.
  • Danach wird, wie in 3B gezeigt, durch Entwickeln des Photolackfilms 47 eine Photolackstruktur 47a in der Form der Gateelektrode ausgebildet. Dann wird durch Trockenätzen des leitfähigen Films 46 unter Verwendung dieser Photolackstruktur 47a als Maske eine Gateelektrode 46a ausgebildet, die eine Breite W0 und eine Länge L0 aufweist.
  • Danach wird die Photolackstruktur 47a entfernt.
  • Auf diese Weise wird die Bildung der Struktur (der Gateelektrode) unter Verwendung der Elektronenstrahllithographie in Schritt S12 von 2 abgeschlossen.
  • Als nächstes unterwirft der Waferbearbeitungsabschnitt 1 (siehe 1) den Wafer 41 nach den Elektronenlithographieprozessen stattfindenden Prozessen.
  • Zuerst wird der Transistor durch Ausbilden von Source-Drain-Bereichen des Transistors durch Ionenimplantation einer Verunreinigung unter Verwendung der Gateelektrode 46a als Maske hergestellt. Danach werden auf dem Transistor ein Zwischenisolationsfilm, Plugs und Leitungsführungen ausgebildet, um das Halbleiterbauelement fertig zu stellen.
  • Dann wird der mit den Halbleiterbauelementen versehene Wafer 41 in Halbleiterchips zerschnitten.
  • Somit sind die nach den Elektronenlithographieprozessen auszuführenden Prozessen in Schritt S13 abgeschlossen.
  • Als nächstes werden in Schritt S14 mit dem Halbleitertestgerät 2 die elektrischen Kennwerte der Halbleiterbauelemente gemessen. Hier schließen die zu messenden elektrischen Kennwerte einen Betrag eines Drainstroms (einen Drainstrom-Kennwert), der bei Anlegen gegebener Spannungen jeweils zu einer Sourceelektrode, einer Drainelektrode und der Gateelektrode fließt, eine Schwellenspannung des Transistors, eine Signallaufzeitcharakteristik, eine maximale Betriebsfrequenz, einen Rauschpegel, integrale Nichtlinearität und differentielle Nichtlinearität ein. Dann werden die Halbleiterchips, welche die elektrischen Kennwerte besitzen, die die vorgegebenen Referenzwerte erfüllen, als fehlerfreie Produkte weiterbefördert, wohingegen der Rest der Halbleiterchips als fehlerhafte Produkte abgesondert wird. Zudem werden die Messergebnisse der elektrischen Kennwerte der Halbleiterbchips mit Positionsinformationen betreffend die Halbleiterchips auf dem Wafer kombiniert und der Steuerung 3 (siehe 1) zugeführt.
  • Als nächstes bestimmt die Steuerung 3 des Halbleiterfertigungssystems 10 in Schritt S15, ob die Zahl der als defektfreie Produkte weiterbeförderten Halbleiterchips eine vorgegebene Zahl an defektfreien Produkten erreicht. Die Herstellung der Halbleiterbauelemente wird beendet, wenn die Steuerung 3 bestimmt, dass die Zahl der defektfreien Halbleiterchips eine ausreichende Zahl erreicht (JA). Andererseits findet der Schritt S20 statt, wenn die Steuerung 3 bestimmt, dass die Zahl der defektfreien Halbleiterchips nicht ausreichend ist (NEIN).
  • Im nächsten Schritt S20 stellt die Steuerung 3 die Elektronenstrahllithographiedaten auf der Grundlage der Messergebnisse der elektrischen Kennwerte der Halbleiterchips ein. Im Folgenden wird das Verfahren zur Einstellung der Elektronenstrahllithographiedaten in Schritt S20 im Besonderen beschrieben werden.
  • 4 ist ein Ablaufplan, der das Verfahren zur Einstellung der Elektronenstrahllithographiedaten in Schritt S20 von 2 zeigt.
  • Zuerst extrahiert die Globalschwankungsextraktionseinheit 31 der Steuerung 3 auf der Grundlage der Positionen der Halbleiterchips auf dem Wafer und den Messergebnissen der elektrischen Kennwerte eine globale Schwankung, die eine von der Position auf dem Wafer abhängige Schwankungskomponente ist.
  • Hier wird die globale Schwankung durch Ermittlung einer gemäß einer Methode der kleinsten Quadrate angenäherten gekrümmten Oberfläche extrahiert.
  • Alternativ können einfach Schwankungen der elektrischen Kennwerte auf der Waferoberfläche entlang gerader Linien in zwei Richtungen orthogonal zueinander (einer X-Richtung und einer Y-Richtung) extrahiert werden und angenäherte Kurvenlinien (oder angenäherte gerade Linien) zu den entsprechenden Richtungen können als globale Schwankungen in der X-Richtung und der Y-Richtung bestimmt werden.
  • 5A ist ein Graph, der eine Verteilung eines Drainstromkennwerts entlang einer sich in einer vorgegebenen Richtung (der X-Richtung) erstreckenden geraden Linie zeigt, und 5B ist ein Graph, der ein Beispiel der Verteilung eines Drainstromkennwerts entlang einer geraden Linie zeigt, die sich im Zentrum des Wafers mit der geraden Linie in 5A orthogonal schneidet (in der Y-Richtung).
  • Hier wird aus der in 5A gezeigten Verteilung der Drainstromkennwerte gemäß der Methode der kleinsten Quadrate eine angenäherte gerade Linie abgeleitet und diese Linie wird als globale Schwankung in der X-Richtung extrahiert.
  • Indessen wird aus der in 5B gezeigten Verteilung der Drainstromkennwerte gemäß der Methode der kleinsten Quadrate eine angenäherte Kurvenlinie abgeleitet und diese Linie wird als globale Schwankung in der Y-Richtung extrahiert.
  • Anstelle der oben beschriebenen Methode der kleinsten Quadrate können die globalen Schwankungen bei diesem Ausführungsbeispiel durch irgendeines der folgenden Methoden extrahiert werden.
  • Die 6A bis 6D sind Ansichten, die ein Verfahren zum Extrahieren einer globalen Schwankung unter Verwendung eines Tiefpassfilters zeigen, der eine inverse Fourier-Transformation ausführt.
  • Bei diesem Verfahren wird die in 6A gezeigte Verteilung eines elektrischen Kennwerts zuerst einer Fourier-Transformation unterzogen, wodurch eine auf der Frequenz basierende Verteilung von Amplituden erhalten wird, wie in 6B gezeigt.
  • Als nächstes werden aus der auf der Frequenz basierenden Verteilung von Amplituden einer gegebenen Frequenz oder niedriger entsprechende Komponenten extrahiert, wie es in 6C gezeigt ist.
  • Dann werden die Frequenzkomponenten in 6C einer inversen Fourier-Transformation unterworfen, wie es in 6D gezeigt ist. Diese Operation ist äquivalent dazu, die Schwankung der elektrischen Kennwerte einem Tiefpassfilter zu unterwerfen. Somit wird durch Entfernen von lokalen Schwankungen zugeschriebenen Hochfrequenzkomponenten aus der Schwankung der elektrischen Kennwerte von 6A eine globale Schwankung erhalten.
  • Die 7A bis 7C sind Ansichten, die ein Verfahren zum Extrahieren einer globalen Schwankung auf der Grundlage von Schwankungen unter einer Vielzahl von Wafern zeigt.
  • Wie es in 7 gezeigt ist, werden bei diesem Verfahren zuerst Daten über Schwankungen in den elektrischen Kennwerten von früheren Wafern erhalten.
  • Als nächstes wird, wie in 7B gezeigt, eine globale Schwankung durch Faltung der Daten von 7A mit einer Funktion erhalten, die den Daten in einem früheren vorgegebenen Bereich den gleichen Gewichtsfaktor verleiht.
  • Hier werden die Daten von 7A mit einer Funktion gefaltet, die dazu vorgesehen ist, die Daten der letzten zehn Wafer mit dem gleichen Gewichtsfaktor gleich 1 zu versehen und den Rest der Daten mit dem Gewichtsfaktor gleich 0 zu versehen, wie in 7B gezeigt. Diese Operation entspricht dem Ermitteln eines gleitenden Durchschnitts der Daten der letzten zehn Wafer. Solch eine Mittelungsoperation kann zufällig erzeugte lokale Schwankungen beseitigen und dadurch kann die globale Schwankung erhalten werden. Die Stückzahl der zum Gewinnen des gleitenden Durchschnitts verwendeten letzten Daten ist nicht auf nur zehn begrenzt. Anstelle dessen kann irgendeine ausreichende Zahl zur Mittelung der lokalen Schwankungen als geeignet ausgewählt werden.
  • Anstelle der in 7B gezeigten Funktion kann hier die globale Schwankung unter Verwendung der in 7C gezeigten Funktion ermittelt werden. Gemäß der Funktion von 7C wird einem Teilbereich, der jüngere Daten repräsentiert, mit einem größeren Gewichtsfaktor versehen. Folglich wird eine globale Schwankung erhalten, die Daten über jüngere Wafer betont, wenn die Daten von 7A mit der Funktion von 7C gefaltet wird.
  • Die globale Schwankung kann durch Falten der Verteilungsdaten von 5A oder 5B mit einer Funktion erhalten werden, die den Daten in einem vorgegebenen Bereich in X- oder Y-Richtung den gleichen Gewichtsfaktor verleiht, wie es in 7B gezeigt ist. Ferner kann die globale Schwankung durch Falten der Verteilungsdaten von 5A oder 5B mit einer Funktion wie in 7C gezeigt erhalten werden.
  • Somit ist die Extraktion der globalen Schwankung in Schritt S21 von 4 abgeschlossen.
  • Als nächstes findet Schritt S22 von 4 statt, in dem die Kennwertvergleichseinheit 33 (siehe 1) der Steuerung 3 die Zielkennwertdaten aus der Zielkennwertspeichereinheit 32 ausliest. Dann wird für jede Position auf dem Wafer eine Differenz zwischen dem Zielwert des elektrischen Kennwerts und der globalen Schwankung ermittelt.
  • Beispielsweise wird im Fall der Schwankung bei den in 5A gezeigten Drainstromkennwerten für jede Position in der X-Richtung auf dem Wafer eine Differenz ΔId(X) zwischen einem Zielwert Ids des Drainstroms und der globalen Schwankung ermittelt. Indessen wird im Fall der Schwankung bei den in 5B gezeigten Drainstromkennwerten für jede Position in der Y-Richtung auf dem Wafer eine Differenz ΔId(Y) zwischen einem Zielwert Ids des Drainstroms und der globalen Schwankung ermittelt.
  • Als nächstes stellt die Lithographiedateneinstelleinheit 34 (siehe 1) der Steuerung 3 in Schritt S23 von 4 die Elektronenstrahllithographiedaten an jeder Position auf dem Wafer so ein, dass jede der in Schritt S22 ermittelten Differenzen minimiert wird.
  • Hier kann ein Drainstrom Id eines Transistors durch die folgende Formel ausgedrückt werden, mit der Annahme, dass die Breite einer Gateelektrode W ist, die Länge der Gateelektrode L ist, die Kanalmobilität µ0 (cm2/V·s) ist, die Kapazität des Gateisolationsfilms pro Einheitsfläche Cox (F/cm2) ist, eine Schwellenspannung des Transistors Vth (V) ist, eine Gatespannung VGS ist und eine Drainspannung VDS ist.
  • (Ausdruck 1)
    Figure 00150001
  • Wie aus der obigen Formel 1 verständlich ist, kann der Drainstrom Id durch ein Verhältnis W/L zwischen der Breite W und der Länge L der Gateelektrode verändert werden.
  • Entsprechend wird gemäß diesem Ausführungsbeispiel das Verhältnis W/L zwischen der Breite und Länge der Gateelektrode in einem Betrag entsprechend der Differenz ΔId(X) oder ΔId(Y) vom Zielwert an einem Teilbereich vermindert, an dem der Drainstrom Id größer ist als der Zielwert. Und zwar wird die Breite W der Gateelektrode von einer ursprünglichen Breite W0 zu einer kleineren Breite W1 korrigiert, während die Länge L der Gateelektrode von einer ursprünglichen Länge L0 zu einer größeren Länge L1 korrigiert wird, wie es in 8A gezeigt ist.
  • Andererseits wird das Verhältnis W/L zwischen der Breite und Länge der Gateelektrode in einem Betrag entsprechend der Differenz ΔId(X) oder ΔId(Y) vom Zielwert an einem Teilbereich erhöht, an dem der Drainstrom Id kleiner ist als der Zielwert. Und zwar wird die Breite W der Gateelektrode von einer ursprünglichen Breite W0 zu einer größeren Breite W2 korrigiert, während die Länge L der Gateelektrode von einer ursprünglichen Länge L0 zu einer kleineren Länge L2 korrigiert wird, wie es in 8A gezeigt ist.
  • Hier ist es auch möglich, nur die Breite W oder die Länge L der Gatelektrode einzustellen.
  • Auf diese Weise werden die Elektronenstrahllithographiedaten so eingestellt, dass die Differenzen zwischen der globalen Schwankung und den Zielwerten minimiert werden, und Schritt S23 wird beendet.
  • Danach wird in Schritt S11 von 2 der nächste Wafer verarbeitet. Wie oben beschrieben, werden die Schwankungen der elektrischen Kennwerte zwischen den Halbleiterbauelementen innerhalb der Waferoberfläche bei diesem Ausführungsbeispiel durch Einstellen der Elektronenstrahllithographiedaten vermindert. Aus diesem Grund ist es möglich, die Zahl der Arbeitssschritte und der Kosten zur Verminderung der Schwankungen im Vergleich zu einem Fall der individuellen Optimierung der Fertigungsbedingungen bei den die Lithographie, Ionenimplantation, Tempern, Filmabscheidung, CMP und so weiter einschließenden Prozesse drastisch zu verringern.
  • Zudem werden Ergebnisse der bei jeder Waferbearbeitung ausgeführten Halbleitertests für eine Einstellung der Elektronenstrahllithographiedaten verwendet. Demgemäß kann dieses Ausführungsbeispiel nicht nur mit den Schwankungen innerhalb der Waferoberfläche umgehen, sondern auch mit zeitlichen Schwankungen in den Bearbeitungsbedingungen, wie etwa ein Verschleiß der bei den jeweiligen Prozeduren verwendeten Geräte.
  • Obgleich oben der Fall beschrieben wurde, bei dem die Schwankung der Kennwerte zwischen den Chips innerhalb der Waferoberfläche korrigiert wird, kann das Verfahren dieses Ausführungsbeispiels auch zum Reduzieren von Schwankungen der elektrischen Kennwerte von Transistoren innerhalb eines jeden Chipoberfläche verwendet werden.
  • (Modifiziertes Beispiel des Verfahrens zum Korrigieren von Elektronenstrahllithographiedaten)
  • 9 ist ein Ablaufplan, der ein modifiziertes Beispiel des Verfahrens zum Korrigieren von Elektronenstrahllithographiedaten von 4 zeigt.
  • Wie in 9 gezeigt, wird in Schritt S31 zuerst die globale Schwankung bei diesem modifizierten Beispiel extrahiert und in Schritt S32 wird der Unterschied zwischen der globalen Schwankung und den Zielkennwerten ermittelt. Die Schritte sind insofern gleich dem Schritt S21 und dem Schritt S22 von 4.
  • Im nächsten Schritt S33 bestimmt die Lithographiedateneinstelleinheit 34 der Steuerung 3, ob die Differenz zwischen einem Zielwert der Zielkennwertdaten und der globalen Schwankung an jedem Teilbereich über den Wafer hinweg innerhalb eines erlaubten Bereichs fällt oder nicht. Bei Bestimmung, dass die Differenz zwischen dem Zielwert und der globalen Schwankung innerhalb des erlaubten Bereichs fäll (JA), korrigiert die Elektronenstrahllithographiedateneinstelleinheit nicht die Elektronenstrahllithographiedaten und wendet die bei der vorherigen Lithographieoperation verwendeten Elektronenstrahllithographiedaten unverändert an.
  • Andererseits findet Schritt S34 statt, wenn in Schritt S33 bestimmt wird, dass ein Halbleiterchip eine Differenz zwischen dem Zielwert und der globalen Schwankung aufweist, die nicht innerhalb des erlaubten Bereichs fällt (NEIN).
  • Beim nächsten Schritt S34 werden die Elektronenstrahllithographiedaten gemäß einem dem Schritt S23 von 6 ähnlichen Verfahren korrigiert.
  • Wie oben beschrieben, wird die Einstellung der Elektronenstrahllithographiedaten bei diesem modifizierten Beispiel unterlassen, wenn die Differenz zwischen den Zielwerten und der globalen Schwankung innerhalb des erlaubten Bereichs fällt. Dies macht es möglich, die zum Einstellen der Elektronenstrahllithographiedaten erforderliche Zeit einzusparen und dadurch den Durchsatz zu erhöhen.
  • (Zweites Ausführungsbeispiel)
  • 10 ist eine Ansicht, die Schwankungen der Drainstromkennwerte von Transistoren zeigt, wenn bei dem unter Bezugnahme auf die 2 bis 9 beschriebenen Verfahren eine Wafercharge ausgewechselt wird.
  • Wie in 10 gezeigt, ändert sich gemäß dem Verfahren zur Herstellung eines Halbleiterbauelements des ersten Ausführungsbeispiels ein Mittelwert der elektrischen Kennwerte (der Drainstrom des Transistors) des Halbleiterbauelements unmittelbar nachdem eine Wafercharge ausgewechselt wird. Dies wird der Tatsache zugeschrieben, dass sich die Verunreinigungskonzentration zwischen Wafern unterscheidet, die unterschiedlichen Chargen angehören und sich der Drainstrom in einem Betrag äquivalent dem Unterschied in der Verunreinigungskonzentration verändert.
  • Man beachte, dass eine Korrektur der Elektronenstrahllithographiedaten bei oder nach dem zweiten Wafer in der ausgetauschten Charge ausgeführt wird. Demgemäß wird zusammen mit der Zunahme der verarbeiteten Wafer die Schwankung bei den elektrischen Kennwerten nach und nach wiederhergestellt.
  • Allerdings können die Elektronenstrahllithographiedaten nicht ordentlich für den unmittelbar nach Chargenwechsel zu verarbeitenden Wafer korrigiert werden und die Produktionsausbeute an Halbleiterbauelementen auf diesem Wafer verschlechtert sich.
  • Angesichts dessen fasst ein im Folgenden zu beschreibendes zweites Ausführungsbeispiel ein Halbleiterfertigungssystem und ein Verfahren zur Herstellung eines Halbleiterbauelements, welche in der Lage sind, eine Schwankung der elektrischen Kennwerte eines herzustellenden Halbleiterbauelements unmittelbar nach Austausch einer Wafercharge zu verringern.
  • 11 ist ein Blockdiagramm eines Halbleiterfertigungssystems gemäß dem zweiten Ausführungsbeispiel und 12 ist ein Ablaufplan, der ein Verfahren zur Einstellung von Elektronenstrahllithographiedaten bei einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß dem zweiten Ausführungsbeispiel.
  • Ein in 11 gezeigtes Halbleiterfertigungssystem 20 unterscheidet sich von dem in 1 gezeigten Halbleiterfertigungssystem darin, dass eine Steuerung 3 des zweiten Ausführungsbeispiels einen Interchargenversatzaddierer 35 enthält, der zwischen einer Globalschwankungsextraktionseinheit 31 und einer Kennwertvergleichseinheit 33 angeordnet ist.
  • Der Interchargenversatzaddierer 35 berechnet beispielsweise auf der Grundlage einer Verunreinigungskonzentration eines Wafers vor dem Austausch der Charge und einer Verunreinigungskonzentration eines Wafers nach dem Austausch der Charge eine Änderung (einen Interchargenversatz) der elektrischen Kennwerte vor und nach dem Austausch der Charge. Vor der Verarbeitung des ersten Wafers nach dem Chargenwechsel addiert dann die Interchargenversatzaddierer 35 den berechneten Interchargenversatz zur von der Globalschwankungsextraktionseinheit 31 erfassten globalen Schwankung und gibt das Ergebnis an die Kennwertvergleichseinheit 33 aus.
  • Man beachte, dass die weiteren Konfigurationen des Halbleiterfertigungssystems 20 gleich dem des Halbleiterfertigungssystems 10 von 1 sind und deshalb gleiche Komponenten mit gleichen Bezugszeichen versehen werden und deren Beschreibung ausgespart wird. Darüber hinaus ist das Verfahren zur Herstellung eines Halbleiterbauelements dieses Ausführungsbeispiels gleich dem des unter Bezugnahme auf 2 beschriebenen Verfahrens der Herstellung eines Halbleiterbauelements, mit der Ausnahme des Verfahrens zum Korrigieren der Elektronenstrahllithographiedaten (Cchritt S20).
  • Im Folgenden wird nun das Verfahren zum Korrigieren der Elektronenstrahllithographiedaten dieses Ausführungsbeispiels beschrieben.
  • 12 ist ein Ablaufplan, der das Verfahren zum Korrigieren der Elektronenstrahllithographiedaten dieses Ausführungsbeispiels zeigt.
  • Wie in 12 gezeigt, extrahiert die Globalschwankungsextraktionseinheit 31 der Steuerung 3 zuerst in Schritt S41 eine globale Schwankung. Hier wird das Verfahren zum Extrahieren einer globalen Schwankung in Schritt S41 gemäß einem der Extraktion der globalen Schwankung in Schritt S21 von 4 ähnlichen Verfahren ausgeführt.
  • Als nächstes berechnet der Interchargenversatzaddierer 35 der Steuerung 3 in Schritt S42 auf der Grundlage der Verunreinigungskonzentration des Wafers vor und nach dem Austausch der Charge die Änderung (den Interchargenversatz) der elektrischen Kennwerte vor und nach dem Austausch der Charge. Hier wird angenommen, dass der Wert des Interchargenversatzes über die Waferoberfläche hinweg gleich ist. Anschließend addiert der Interchargenversatzaddierer 35 diesen Interchargenversatz zur globalen Schwankung und gibt den so erhaltenen Wert an die Kennwertvergleichseinheit 33 aus.
  • Als nächstes liest die Kennwertvergleichseinheit 33 der Steuerung 3 in Schritt S43 die Zielkennwertdaten aus der Zielkennwertspeichereinheit 32 aus und ermittelt die Differenzen zwischen der Summe des Interchargenversatzes mit der globalen Schwankung und den Zielwerten der elektrischen Kennwerte.
  • Danach stellt die Lithographiedateneinstelleinheit 34 der Steuerung 3 in Schritt S44 die Elektronenstrahllithographiedaten so ein, dass die Differenzen zwischen der Summe des Interchargenversatzes mit der globalen Schwankung und den Zielwerten der elektrischen Kennwerte minimiert wird.
  • Wie oben beschrieben, werden die Elektronenstrahllithographiedaten bei diesem Ausführungsbeispiel gemäß der Differenz in der Verunreinigungskonzentration zwischen den Chargen vor der Verarbeitung des ersten Wafers nach dem Austausch der Charge korrigiert.
  • Dies macht es möglich, die Schwankung der elektrischen Kennwerte des ersten Wafers unmittelbar nach dem Austausch der Charge zu verringern. Somit ist es möglich, die Verschlechterung der Produktionsausbeute am Wafer unmittelbar nach dem Austausch der Charge zu verhindern.
  • (Weitere Ausführungsbeispiele)
  • Obgleich oben das Beispiel der Verringerung der Schwankung beim Drainstrom unter den Transistoren beschrieben wurde, ist dieses Ausführungsbeispiel auch zur Verringerung bei Schwankungen bei verschiedenen anderen elektrischen Kennwerten als dem Drainstrom anwendbar.
  • Eine Schwankung der Verzögerungszeit oder eine Betriebsgeschwindigkeit eines in einer Logikschaltung enthaltenen Transistors oder dergleichen hängt von der Größenordnung des Drainstroms des Transistors ab. Aus diesem Grund kann eine Schwankung bei der Verzögerungszeit oder der Betriebsgeschwindigkeit auch durch Einstellen des Verhältnisses W/L der Breite W und der Länge L der Gateelektrode in den Elektronenstrahllithographiedaten verringert werden, wie im Fall der Verminderung der Schwankung beim Drainstrom.
  • Indessen ist bekannt, dass sich ein Rauschen, eine integrale Nichtlinearität und eine differentielle Nichtlinearität eines in einer Analogschaltung, wie etwa einem AD-Wandler oder einem DA-Wandler, verwendeten Transistors verringert, wenn die Fläche der Gateelektrode des Transistors größer wird.
  • Demgemäß können die Elektronenstrahllithographiedaten auf der Grundlage eines Ergebnisses der Messung des Rauschens, der integralen Nichtlinearität und der differentiellen Nichtlinearität unter Verwendung des Halbleitertestgeräts 2 auf solche Art und Weise eingestellt werden, dass die Fläche der Gateelektrode des Transistors, der eine Rauschcharakteristik oder dergleichen aufweist, die einen vorgegebenen Wert überschreitet, vergrößert wird.
  • Darüber hinaus ist es bekannt, dass eine Impedanzcharakteristik einer Stromleitung oder einer Erdungsleitung in einem Halbleiterbauelement mit der Zahl von darin enthaltenen Plugs, einer Breite der Leitungsstruktur und dergleichen schwankt.
  • Demgemäß können die Kontaktplugs und die Leitungsstrukturen des Halbleiterbauelements unter Verwendung des Elektronenstrahllithographiegeräts ausgebildet werden und die Zahl nebeneinander angeordneter Kontaktplugs oder die Breite der Leitungsstruktur in den bei der Lithographie verwendeten Elektronenstrahllithographiedaten kann entsprechend der Schwankung in den Impedanzkennwerten korrigiert werden.
  • In diesem Fall kann an einem Teilbereich, an dem der Impedanzkennwert der Stromleitung oder Erdungsleitung unter den Zielwert fällt, die Zahl der Beschüsse mit dem Elektronenstrahl beim Elektronenstrahllithographievorgang verringert und die Verarbeitungszeit durch Verringern der Zahl von anzuordnenden Kontaktplugs verkürzt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008-277540 [0004]
    • JP 2006-39337 [0004]
    • JP 2004-158820 [0004]

Claims (12)

  1. Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung eines Elektronenstrahllithographiegeräts, das dazu geeignet ist, einen Elektronenstrahl zu emittieren und eine Lithographie einer Struktur auszuführen, wobei das Verfahren umfasst: einen Waferbearbeitungsschritt der Bildung eines Halbleiterbauelements durch Ausführen einer Bearbeitung, die eine Strukturbildung auf einem Wafer unter Verwendung des Elektronenstrahllithographiegeräts umfasst, einen Halbleitertestungsschritt der Messung von elektrischen Kennwerten des Halbleiterbauelements und einen Lithographiedateneinstellschritt der Einstellung von Elektronenstrahllithographiedaten, die vom Elektronenstrahllithographiegerät verwendet werden, auf der Grundlage einer Schwankung der elektrischen Kennwerte des Halbleiterbauelements innerhalb der Oberfläche des Wafers, wobei der Waferbearbeitungsschritt, der Halbleitertestungsschritt und der Lithographiedateneinstellschritt wiederholt ausgeführt werden.
  2. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, bei dem der Lithographiedateneinstellschritt die folgenden Schritte umfasst: Extrahieren einer globalen Schwankung aus der Schwankung in den elektrischen Kennwerten des Halbleiterbauelements, wobei die globale Schwankung eine von der Position auf dem Wafer abhängige Komponente ist, Ermitteln einer Differenz zwischen der globalen Schwankung und einem Zielwert des elektrischen Kennwerts für jede aus der Vielzahl von Positionen auf dem Wafer und Einstellen einer Strukturform der Elektronenstrahllithographiedaten auf der Grundlage der Differenz zwischen der globalen Schwankung und dem Zielwert des elektrischen Kennwerts.
  3. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 2, bei dem das Elektronenstrahllithographiegerät verwendet wird, um eine Gateelektrode eines im Halbleiterbauelement enthaltenen Transistors zu bilden.
  4. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 3, bei dem der elektrische Kennwert der Betrag eines Drainstroms ist, der bei Anlegen einer gegebenen Gatespannung zur Gateelektrode des Transistors fließt, und im Lithographiedateneinstellschritt ein Verhältnis W/L zwischen einer Breite W und einer Länge L der Gateelektrode für jede aus der Vielzahl von Positionen auf der Oberfläche des Wafers so eingestellt wird, dass eine Schwankung im Betrag des Drainstroms minimiert wird.
  5. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 3, bei dem der elektrische Kennwert ein Rauschen oder eine Nichtlinearität des Transistors ist und im Lithographiedateneinstellschritt eine Einstellung vorgenommen wird, um die Fläche der Gateelektrode für einen Teilbereich zu erhöhen, bei dem das Rauschen oder die Nichtlinearität des Transistors einen gegebenen Referenzwert überschreitet.
  6. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 2, bei dem der Lithographiedateneinstellschritt einen Interchargenversatz-Additionsschritt der Addition eines Interchargenversatzes zu der globalen Schwankung umfasst, wobei der Interchargenversatz ein Betrag der Schwankung beim elektrischen Kennwert des Halbleiterbauelements ist, die durch Austauschen einer Wafercharge verursacht wird, und die Strukturform der Elektronenstrahllithographiedaten auf der Grundlage einer Differenz zwischen dem Zielwert des elektrischen Kennwerts und der Summe des Interchargenversatzes und der globalen Schwankung eingestellt wird.
  7. Halbleiterfertigungssystem, enthaltend: einen Waferbearbeitungsabschnitt, der dazu geeignet ist, durch Ausführen einer Bearbeitung an einem Wafer ein Halbleiterbauelement zu bilden, wobei der Waferbearbeitungsabschnitt ein Elektronenstrahllithographiegerät enthält, das dazu geeignet ist, den Wafer mit einem Elektronenstrahl zu bestrahlen, um die Lithographie einer Struktur auszuführen, ein Halbleitertestgerät, das dazu geeignet ist, elektrische Kennwerte des Halbleiterbauelements zu messen, und eine Steuerung, die dazu geeignet ist, vom Elektronenstrahllithographiegerät verwendete Elektronenstrahllithographiedaten auf der Grundlage einer Schwankung in den elektrischen Kennwerten des Halbleiterbauelements innerhalb der Oberfläche des Wafers einzustellen.
  8. Halbleiterfertigungssystem nach Anspruch 7, bei dem die Steuerung enthält eine Globalschwankungsextraktionseinheit, die dazu geeignet ist, aus der Schwankung in den elektrischen Kennwerten des Halbleiterbauelements eine globale Schwankung zu extrahieren, wobei die globale Schwankung eine von der Position auf dem Wafer abhängige Komponente ist, eine Zielkennwertspeichereinheit, die dazu geeignet ist, für jede aus der Vielzahl von Positionen auf dem Wafer einen Zielwert des elektrischen Kennwerts des Halbleiterbauelements zu speichern, eine Kennwertvergleichseinheit, die dazu geeignet ist, für jede aus der Vielzahl von Positionen auf dem Wafer eine Differenz zwischen der globalen Schwankung und dem Zielwert des elektrischen Kennwerts zu berechnen, und eine Lithographiedateneinstelleinheit, die dazu geeignet ist, eine Strukturform der Elektronenstrahllithographiedaten auf der Grundlage der Differenz zwischen der globalen Schwankung und dem Zielwert des elektrischen Kennwerts einzustellen.
  9. Halbleiterfertigungssystem nach Anspruch 8, bei dem das Elektronenstrahllithographiegerät verwendet wird, um eine Gateelektrode eines im Halbleiterbauelement enthaltenen Transistors zu bilden.
  10. Halbleiterfertigungssystem nach Anspruch 9, bei dem der elektrische Kennwert der Betrag eines Drainstroms ist, der bei Anlegen einer gegebenen Gatespannung zur Gateelektrode des Transistors fließt, und die Lithographiedateneinstelleinheit ein Verhältnis W/L zwischen einer Breite W und einer Länge L der Gateelektrode für jede aus der Vielzahl von Positionen auf dem Wafer so einstellt, dass eine Schwankung im Betrag des Drainstroms minimiert wird.
  11. Halbleiterfertigungssystem nach Anspruch 9, bei dem der elektrische Kennwert ein Rauschen oder eine Nichtlinearität des Transistors ist und die Lithographiedateneinstelleinheit eine Einstellung ausführt, um die Fläche der Gateelektrode für eine Position zu erhöhen, bei dem das Rauschen oder die Nichtlinearität des Transistors einen gegebenen Referenzwert überschreitet.
  12. Halbleiterfertigungssystem nach Anspruch 9, bei dem die Steuerung einen Interchargenversatzaddierer enthält, der dazu geeignet ist, zu der globalen Schwankung einen Interchargenversatz zu addieren, wobei der Interchargenversatz ein Betrag der Schwankung beim elektrischen Kennwert des Halbleiterbauelements ist, die durch Austauschen einer Wafercharge verursacht wird, und die Lithographiedateneinstelleinheit der Steuerung die Strukturform der Elektronenstrahllithographiedaten auf der Grundlage einer Differenz zwischen dem Zielwert des elektrischen Kennwerts und der Summe des Interchargenversatzes und der globalen Schwankung einstellt.
DE201210109941 2011-11-09 2012-10-18 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterfertigungssystem Withdrawn DE102012109941A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011245406A JP5426637B2 (ja) 2011-11-09 2011-11-09 半導体装置の製造方法及び半導体製造装置
JP2011-245406 2011-11-09

Publications (1)

Publication Number Publication Date
DE102012109941A1 true DE102012109941A1 (de) 2013-05-16

Family

ID=48145299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210109941 Withdrawn DE102012109941A1 (de) 2011-11-09 2012-10-18 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterfertigungssystem

Country Status (4)

Country Link
US (1) US9070607B2 (de)
JP (1) JP5426637B2 (de)
DE (1) DE102012109941A1 (de)
TW (1) TW201324643A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3415988A1 (de) * 2017-06-14 2018-12-19 ASML Netherlands B.V. Verfahren zur herstellung einer vorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158820A (ja) 2002-09-09 2004-06-03 Toshiba Corp 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法
JP2006039337A (ja) 2004-07-29 2006-02-09 Nec Electronics Corp 液晶表示装置及びその駆動回路
JP2008277540A (ja) 2007-04-27 2008-11-13 Toshiba Corp 描画データ生成方法、荷電粒子ビーム描画システム、半導体装置の製造方法、及び描画方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254012A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 露光データ作成方法及びその装置
US5943550A (en) * 1996-03-29 1999-08-24 Advanced Micro Devices, Inc. Method of processing a semiconductor wafer for controlling drive current
US6946668B1 (en) * 2000-03-21 2005-09-20 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams
US6346426B1 (en) * 2000-11-17 2002-02-12 Advanced Micro Devices, Inc. Method and apparatus for characterizing semiconductor device performance variations based on independent critical dimension measurements
DE10208164B4 (de) * 2002-02-26 2006-01-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
JP4057928B2 (ja) * 2003-02-12 2008-03-05 株式会社日立ハイテクノロジーズ 半導体パターン評価システム
US6931337B2 (en) * 2003-06-24 2005-08-16 International Business Machines Corporation Lithography tool image quality evaluating and correcting
US7057715B2 (en) * 2003-06-27 2006-06-06 International Business Machines Corporation Lithography tool test patterns and method
JP2005063993A (ja) * 2003-08-08 2005-03-10 Hitachi Ltd 半導体デバイスの製造方法および製造システム
JP4316442B2 (ja) * 2004-07-27 2009-08-19 株式会社東芝 評価システム、露光描画システム及び評価方法
JP4874580B2 (ja) * 2005-06-14 2012-02-15 株式会社東芝 異常原因特定方法および異常原因特定システム
JP5147167B2 (ja) * 2005-07-29 2013-02-20 キヤノン株式会社 決定方法及びプログラム
US7393703B2 (en) * 2006-05-10 2008-07-01 International Business Machines Corporation Method for reducing within chip device parameter variations
US7635843B1 (en) * 2007-07-13 2009-12-22 Xilinx, Inc. In-line reliability test using E-beam scan
JP4922094B2 (ja) * 2007-07-26 2012-04-25 株式会社東芝 パターンデータ作成方法
JP5495481B2 (ja) * 2007-09-26 2014-05-21 株式会社東芝 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法
JP5549094B2 (ja) * 2009-03-30 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5515496B2 (ja) * 2009-08-04 2014-06-11 富士通セミコンダクター株式会社 荷電粒子ビーム露光方法と半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158820A (ja) 2002-09-09 2004-06-03 Toshiba Corp 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法
JP2006039337A (ja) 2004-07-29 2006-02-09 Nec Electronics Corp 液晶表示装置及びその駆動回路
JP2008277540A (ja) 2007-04-27 2008-11-13 Toshiba Corp 描画データ生成方法、荷電粒子ビーム描画システム、半導体装置の製造方法、及び描画方法

Also Published As

Publication number Publication date
JP5426637B2 (ja) 2014-02-26
TW201324643A (zh) 2013-06-16
JP2013102074A (ja) 2013-05-23
US20130115723A1 (en) 2013-05-09
US9070607B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
DE102010063772B4 (de) Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen
DE112015001699B4 (de) Verfahren zum Bewerten des Verzugs eines Wafers und Verfahren zum Auswählen eines Wafers
DE102007063229B4 (de) Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
DE102006004411B4 (de) Verfahren und System für die Messdatenbewertung in der Halbleiterbearbeitung durch auf Korrelation basierende Datenfilterung
DE10355573B4 (de) Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten
DE10103061B4 (de) Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
DE10297676B4 (de) Verfahren zum Kalibrieren einer Messanlage auf Streumessungsbasis, die zum Messen von Abmessungen von Strukturelementen auf einem Halbleiterbauelement verwendet wird
DE10297583B4 (de) Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken
DE102008053956A1 (de) Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke
DE102012201719A1 (de) Verfahren zur Herstellung einer elektrisch korrekten integrierten Schaltung
DE102006051489A1 (de) Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement
DE112004001259T5 (de) Vorrichtung zum Ausführen einer Messverteilung auf der Grundlage einer Fehlererkennung
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112018008256B3 (de) Verfahren zum Bestimmen eines Beitrags einer Vorrichtung aus einer Vielzahl von Vorrichtungen zu einem Parameterfingerabdruck, System und Computerprogrammprodukt
DE112006003514T5 (de) Verbesserte Zustandsabschätzung auf der Grundlage von Informationsglaubwürdigkeit
DE10056872C1 (de) Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte
DE102012109941A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterfertigungssystem
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE102023121160A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102017208223B4 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE69032827T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors und Bestimmung der LDD-Weite (schwachdotiertes Drain)
DE102008054072B4 (de) Selbstkorrigierendes Substrathaltesystem für die Fokussteuerung in Belichtungssystemen, Belichtungssystem und Verfahren zum Belichten eines Substrats
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
DE102011051079A1 (de) Verfahren zum Steuern eines Prozesses und Prozesssteuersystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee