JP5147167B2 - 決定方法及びプログラム - Google Patents
決定方法及びプログラム Download PDFInfo
- Publication number
- JP5147167B2 JP5147167B2 JP2005220529A JP2005220529A JP5147167B2 JP 5147167 B2 JP5147167 B2 JP 5147167B2 JP 2005220529 A JP2005220529 A JP 2005220529A JP 2005220529 A JP2005220529 A JP 2005220529A JP 5147167 B2 JP5147167 B2 JP 5147167B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- value
- exposure parameter
- electrical characteristics
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 230000003287 optical effect Effects 0.000 claims description 36
- 238000009826 distribution Methods 0.000 claims description 7
- 230000004075 alteration Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 238000005457 optimization Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000004422 calculation algorithm Methods 0.000 description 5
- 238000013041 optical simulation Methods 0.000 description 5
- 230000005476 size effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000000342 Monte Carlo simulation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000007850 degeneration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70658—Electrical testing
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70141—Illumination system adjustment, e.g. adjustments during exposure or alignment during assembly of illumination system
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、露光装置の露光パラメータの値をコンピュータに決定させる決定方法及びプログラムに関する。
レチクル（マスク）のパターンを投影光学系によって半導体ウエハ用の単結晶基板、液晶ディスプレイ（ＬＣＤ）用のガラス基板などの被露光体に露光する投影露光装置は従来から使用されている。大量の電子機器を安価に供給する需要に応えるために。前記被露光体から得られる最終製品としてのデバイス（ＬＳＩやＶＬＳＩなどの半導体チップ、ＣＣＤ、ＬＣＤ、磁気センサー、薄膜磁気ヘッドなど）を製造する方法は歩留まりを高める必要がある。かかるデバイスの製造方法は、例えば、露光、現像、エッチングなどのプロセスを含む。従来の露光装置は、レチクルパターンを被露光体に正確に解像する解像性のみならず、デバイス製造方法における他のプロセスの影響も考慮して露光を行っている。
解像性を高めるために露光条件やレチクルパターンの最適化を行うことは重要である（例えば、特許文献２及び３を参照のこと）。レチクルパターンの最適化は、例えば、光学近接補正（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：ＯＰＣ）により行われる。従来の解像性の一般的な評価指標としては、線幅（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ：ＣＤ）均一性が知られている（例えば、特許文献４及び５を参照のこと）。また、特許文献１は、パターンの疎密によって生じるエッチング誤差を予めマスクデザインに加えて補正する技術（Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｎｔｒｏｌ：ＰＰＣ）を提案している。効率的な最適化のために現実に被露光体を露光せずにシミュレーション又はシミュレータを用いる場合もある。
その他の従来技術としては、例えば、非特許文献１及び２がある。非特許文献１には、テストパターンであるビア・チェーンを様々なデザインルールのもとで構成し抵抗等を計測することでデザインルールやＯＰＣの良否を判断することの記載がある。
特開平９−３１９０６７号公報
特開２００５−２６７０１号公報
特開２００２−３１９５３９号公報
特開２００３−２５７８１９号公報
特開２００５−０９４０１５号公報
ＳＰＩＥ５３７９−１５ Ｄｅｓｉｇｎ ｒｕｌｅ ｏｐｔｉｍｉｚａｔｉｏｎｆｏｒ ６５−ｎｍ−ｎｏｄｅ（ＣＭＯＳ５）ＢＥＯＬ ｕｓｉｎｇ ｐｒｏｃｅｓｓ ａｎｄ ｌａｙｏｕｔ ｄｅｃｏｍｐｏｓｉｔｉｏｎ ｍｅｔｈｏｄｏｌｏｇｙ
Ｅｖｅｒｔ Ｓｅｅｖｉｎｃｋ， Ｆｒａｎｓ Ｊ． Ｌｉｓｔ， ａｎｄ ＪａｎＬｏｈｓｔｒｏｈ，"Ｓｔａｔｉｃ−Ｎｏｉｓｅ Ｍａｒｇｉｎ Ａｎａｌｙｓｉｓ ｏｆ ＭＯＳ ＳＲＡＭ Ｃｅｌｌｓ"， ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， Ｖｏｌ． ＳＣ−２２， ＮＯ．５， Ｏｃｔｏｂｅｒ １９８７
微細化が進むにつれてデバイスの製造方法におけるプロセス間の相互作用が無視できなくなり、ＣＤ均一性を指標とする露光のみの歩留り管理では、必ずしもデバイスの歩留りを向上できなくなった。電子部品としてのデバイスが良品か不良品かどうかはデバイスの電気的特性に依存する。電気的特性の典型例としては、デバイスの電源に対する電圧の変化としての電源電圧特性があるが、耐久性、抵抗、電気容量などその他の特性であってもよい。
電気的特性の例としては、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）の場合にはＳｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ（ＳＮＭ）（非特許文献２）や、トランジスタゲートにおけるＶＴＨのばらつき、等がある。デバイスの種類によって検証すべき電気的特性も異なる。
しかし、解像性に関する評価指標は必ずしも電気的特性に対応していない。例えば、ＣＤ均一性が悪くても電気的特性上デバイスが良品である場合もあるし、所定のＣＤ均一性を満足していても電気的特性上デバイスが不良品である場合もある。
そこで、本発明は、最終製品としてのデバイスを歩留まり良く製造するための露光パラメータの値をコンピュータに決定させる決定方法およびプログラムを提供する。
本発明の一側面としての決定方法は、光源からの光を用いてレチクルのパターンを被露光体に露光する露光装置の露光パラメータの値をコンピュータに決定させる決定方法であって、前記露光パラメータの値を設定するステップと、該設定された露光パラメータの値を用いて前記レチクルのパターンの光学像を計算することにより、前記被露光体に形成されるパターンの電気的特性を求めるステップと、前記被露光体に形成されたパターンの実測された電気的特性と前記露光パラメータとの関係を表す情報を用いて、該求められる電気的特性が所定の電気的特性を満足するように、該設定された露光パラメータの値を調整する調整ステップとを有することを特徴とする。
本発明の一側面としてのプログラムは、光源からの光と光学系を用いてレチクルのパターンを被露光体に露光する際の露光パラメータの値をコンピュータに決定させるためのプログラムであって、前記露光パラメータの値を設定するステップと、該設定された露光パラメータの値を用いて前記レチクルのパターンの光学像を計算することにより、前記被露光体に形成されるパターンの電気的特性を求めるステップと、前記被露光体に形成されたパターンの実測された電気的特性と前記露光パラメータとの関係を表す情報を用いて、該求められる電気的特性が所定の電気的特性を満足するように、該設定された露光パラメータの値を調整する調整ステップとを、コンピュータに実行させる。
本発明の一側面としてのプログラムは、光源からの光と光学系を用いてレチクルのパターンを被露光体に露光する際の露光パラメータの値をコンピュータに決定させるためのプログラムであって、前記露光パラメータの値を設定するステップと、該設定された露光パラメータの値を用いて前記レチクルのパターンの光学像を計算することにより、前記被露光体に形成されるパターンの電気的特性を求めるステップと、前記被露光体に形成されたパターンの実測された電気的特性と前記露光パラメータとの関係を表す情報を用いて、該求められる電気的特性が所定の電気的特性を満足するように、該設定された露光パラメータの値を調整する調整ステップとを、コンピュータに実行させる。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、最終製品としてのデバイスを歩留まり良く製造するための露光方法を提供することができる。
以下、添付図面を参照して本発明の実施例について説明する。ここで、図１は、本実施例の最適化アルゴリズムのフローチャートである。図４は、図１に示す最適化アルゴリズムを実行する露光システム１である。露光システム１は、図４に示すように、ＦＡＢ（工場）内の処理システム１０と、入力部２０ａ乃至２０ｃと、演算システム３０と、露光装置４０ａ乃至４０ｄとを有する。
処理システム１０は、入力部２０ａ乃至２０ｃからレチクルデータ及び露光条件を取得し、それぞれに適合した露光装置を露光装置４０ａ乃至４０ｄの中から選択する。露光装置４０ａ乃至４０ｄは、光源（ＡｒＦ、ＫｒＦ、ＥＵＶなど）、露光方式（スキャナー、ステッパー）、照明条件（偏光照明、有効光源など）、投影光学系（レンズ系、カタディオ系、液浸系など）等の異なる仕様や特性のデータを有している。そして、更に、それらのデータだけでなく、それらのデータについての同機種露光装置における機差のデータをも有している。処理システム１０は、これらの露光装置４０ａ乃至４０ｄの特徴データを予め取得して図示しないメモリに格納している。演算システム３０は、図１に示す最適化アルゴリズムを実行するコンピュータである。演算システム３０は、処理システムから選択された露光装置の特徴データを取得し、必要に応じて、デバイスの電気的特性に基づいて露光パラメータを最適化する。処理システム１０は、かかる露光パラメータの最適化情報を演算システム３０から取得して露光装置に設定する。
（ＦＡＢ内処理システムと演算システムは、ＦＡＢの内外にある単一のコンピュータシステムであってもよいし、演算システムがＦＡＢの外にあってもよい。）
図１を参照するに、本実施例の最適化アルゴリズムは、まず、被露光体を露光するモードを決定する露光パラメータと、被露光体から得られる電気的特性との関係を取得する（ステップ１００２）。なお、本実施例では、電気的特性として、デバイスの電源に対する電圧の変化としての電源電圧特性を使用している。
（ＦＡＢ内処理システムと演算システムは、ＦＡＢの内外にある単一のコンピュータシステムであってもよいし、演算システムがＦＡＢの外にあってもよい。）
図１を参照するに、本実施例の最適化アルゴリズムは、まず、被露光体を露光するモードを決定する露光パラメータと、被露光体から得られる電気的特性との関係を取得する（ステップ１００２）。なお、本実施例では、電気的特性として、デバイスの電源に対する電圧の変化としての電源電圧特性を使用している。
露光パラメータとしては、例えば、投影光学系の開口数（ＮＡ）、露光量、フォーカス、Ｚｅｒｎｉｋｅ係数、瞳透過率、有効光源分布、テレセン度、偏光度、偏光度像高ばらつき、スリットプロファイル、光源波長分布、縦倍率、横倍率、ショット回転、偏芯ディストーションなどが存在する。
電気的特性は、後述するように、モンテカルロシミュレーションなどを利用して実際にデバイスを完成させなくても評価することができる。デバイスの電気的特性は、今後の微細化におけるメモリセルサイズ縮小に伴って歩留りに大きく影響する傾向にある。電気的特性に影響を与える主な要因としては以下のものがある。即ち、第１に、ゲート幅・ゲート長の設計寸法に対して製造要因によるばらつき量が大きくなることがある。第２に、ゲート寸法が小さくなるためにイオン注入ドーズ量ばらつきが無視できなくなることがある。第３に、ゲート膜厚、ゲート膜誘電定数のばらつきが無視できなくなることがある。
一方、電気的特性の中には特定の評価指標と関連することが分かっているものもある。例えば、非特許文献１によれば、ラインエンドの縮退（Ｌｉｎｅ Ｅｎｄ Ｓｈｏｒｔｉｎｇ：ＬＥＳ）等によって歩留りの悪化が生じる。ここで、「ＬＥＳ」とは、フォーカス変動によってラインパターンの先端が解像されない現象をいう。ＬＥＳは、デバイスレイアウトの関係上、ＯＰＣを十分に配置できない場合に発生する。ＬＥＳと電気的特性との関係は、例えばゲートレイヤーにおいてＬＥＳが発生することで、ゲート長の変化により抵抗をはじめとする電気的特性が変化することとなる。この種の現象としては、他に、ＳＮＭに関係するラインエッジラフネス（ＬＥＲ）やエッチング側壁角度（Ｓｉｄｅ Ｗａｌｌ Ａｎｇｅｌ：ＳＷＡ）があり、これらも回路の形状に変化を与えることから電気的特性に影響する点で共通している。
ステップ１００２は、例えば、露光パラメータを色々と変更して実際のデバイスを作成した後にその電気的特性を計測することによって上記関係を取得する。 図２及び図３を参照して、デバイスの製造方法の実施例を説明する。ここで、図２は、半導体デバイス（ＩＣやＬＳＩ等の半導体チップ、あるいは液晶パネルやＣＣＤ等）の製造を説明するためのフローチャートである。ステップ１（回路設計）では、半導体デバイスの回路設計を行う。ステップ２（レチクル製作）では、設計した回路パターンを形成したレチクルを製作する。一方、ステップ３（ウェハ製造）では、シリコン等の材料を用いてウェハを製造する。ステップ４（ウェハプロセス）は、前工程と呼ばれ、上記用意したレチクルとウェハを用いて、リソグラフィ技術によってウェハ上に実際の回路を形成する。次のステップ５（組み立て）は後工程と呼ばれ、ステップ４によって作製されたウェハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の工程を含む。ステップ６（検査）では、ステップ５で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、これが出荷（ステップ７）される。
図３は、図２のステップ４のウェハプロセスの詳細なフローチャートである。ステップ１１（酸化）では、ウェハの表面を酸化させる。ステップ１２（ＣＶＤ）では、ウェハ表面に絶縁膜を形成する。ステップ１３（電極形成）では、ウェハ上に電極を蒸着等によって形成する。ステップ１４（イオン打ち込み）ではウェハにイオンを打ち込む。ステップ１５（レジスト処理）ではウェハに感光材を塗布する。ステップ１６（露光）では、露光装置によってレチクルパターンをウェハに露光する。ステップ１７（現像）では露光したウェハを現像する。ステップ１８（エッチング）では、現像したレジスト像以外の部分を削り取る。ステップ１９（レジスト剥離）では、エッチングが済んで不要となったレジストを取り除く。また、ステップ２０（電気的特性測定）では、デバイスの電気的特性を測定する。ステップこれらのステップを繰り返し行うことによって、ウェハ上に多重に回路パターンが形成される。
次に、初期状態としての露光パラメータを設定する（ステップ１００４）。初期状態として設定される露光パラメータは、露光マージンを最も大きくするように設定されてもよい。
次に、設定された露光パラメータから得られるデバイスが所定の電気的特性を有するかどうかを判断する（ステップ１００６）。かかる判断は、テストチップを実際に製造して当該テストチップの電気的特性を測定することによって求めてもよいし、シミュレーションによって求めてもよい。かかるシミュレーションは、例えば、デバイスの各層毎にモンテカルロシミュレーションを利用することができる。
以下、ＳＲＡＭにおけるＳＮＭについて説明する。ＳＲＡＭは、処理速度の速さなどからＣＰＵとＤＲＡＭの間をつなぎシステム全体の高速化・効率化を図るためのキャッシュメモリなどに利用されている。ＤＲＡＭはデータ保持のために一定期間ごとにリフレッシュ動作が必要だったのに対し、ＳＲＡＭは「フリップフロップ」という電子回路を採用している。このため、電源が入っている限り、リフレッシュなしでデータを静的に保持することができる。
ＳＲＡＭの一般的な回路図を図６に示す。ＳＲＡＭにおけるデータの書き込み時には、まず、ワード線ＷＬの状態をＨ（Ｈｉｇｈ：電圧がかかる）にするとＮＭＯＳトランジスタＱｎ３とＱｎ４の状態がＯＮとなる。この状態で、ビットライン線ＢＬ１の状態をＨ、ＢＬ２の状態をＬ（Ｌｏｗ：電圧がかかっていない）にすると、ＮＭＯＳトランジスタＱｎ２とＰＭＯＳトランジスタＯｐ１のスイッチがＯＮとなる。このようにして、左ノードに「１」、右ノードに「０」が書き込まれる。なお、ＢＬ１の状態がＬ、ＢＬ２の状態がＨであれば、左ノードに「０」、右ノードに「１」が書き込まれる。
ＳＲＡＭにおけるデータの保持時には、ワード線ＷＬの状態がＬにされ、これにより、Ｑｎ３とＱｎ４の状態がＯＦＦとなり、Ｖｃｃが維持されている限り（電源が維持されている限り）書き込み情報が維持される。書き込み情報が維持されるのは、ＳＲＡＭのセルがコンデンサ的役割を果たすことで電荷が蓄積されるためである。
ＳＲＡＭにおけるデータの読み出し時には、ワード線ＷＬの状態を再びＨにされ、これにより、Ｑｎ３とＱｎ４の状態がＯＮとなる。左ノード「１」、右ノード「０」の状態であれば、ＢＬ１に電圧がかかり、その電圧を検出することでデータの読み出しが可能となる。この電圧の検出は、センスアンプ回路でなされる。センスアンプは、メモリセルからの電圧を増幅するための回路である。センスアンプは、特に図６では図示していないが、ビットライン線ＢＬ上に配置されている。ＳＲＡＭのメモリセルは非常に小さなコンデンサとみなすことができ、ビット線に読み出される電圧は数百ｍＶ程度と小さい。そのため、この電圧を増幅し、デジタルレベルとして取り扱いが可能になるレベルにまで増幅する必要がある。その増幅を行なう回路がセンスアンプである。
このように、ＳＲＡＭセルにデータの書き込み、保持、読み出しが行なわれる。しかし、ＳＲＡＭのデータ読み出し時において、ワード線ＷＬの状態をＨとした瞬間に、Ｑｎ３とＱｎ４のスイッチが入るためにＳＲＡＭセルにノイズが発生する。ノイズによって、本来であれば左ノード「１」、右ノード「０」の状態を検知するところであっても、左ノード「０」、右ノード「１」の状態に誤って検知する場合がある。
このような読み出しノイズに対するロバスト性の指標としてＳＮＭがある。図７はＳＲＡＭのＳＮＭを表現したグラフである。図７のようなカーブは、メガネ特性やバタフライカーブと言われている。このバタフライカーブは、Ｑｎ１、Ｑｎ２、Ｑｎ３、Ｑｎ４、Ｏｐ１、Ｏｐ２の各トランジスタの物理的な効果を考慮して、ＮＤ１における流入電流と流出電流の合計が等しくなること（キルヒホッフの法則）によって数式的に求めることができる。
図６におけるＮＤ１の電圧をＶＡ、ＮＤ２の電圧をＶＢとすると、安定点１は、左ノード「０」、右ノード「１」の状態を表しており、安定点２は、左ノード「１」、右ノード「０」の状態を表している。
データを保持しているときは、ノードにおける電圧特性はいずれかの安定点にある。安定点１の状態でワード線ＷＬを「Ｌ→Ｈ」とすると、瞬間的にノード１の電圧ＶＡとノード２の電圧ＶＢは、安定点２の状態に遷移しようとし、安定点１の状態に戻る。ＳＮＭが大きい場合には、安定点１の状態に戻りやすく、ＳＮＭが小さい場合には安定点１に戻りにくくなる。また、ＳＮＭが小さい場合、突発的な荷電粒子の影響によって、安定点１→安定点２の状態に変化してセンスアンプで誤検出される場合が生じやすい。従って、ＳＲＡＭデバイスはＳＮＭが大きい方が優れている。
ＳＮＭのモデル式は非特許文献２に詳しく記載されている。非特許文献２によれば、図８のようにノイズの等価回路を配置したＳＲＡＭセルにおけるキルヒホッフの方程式やトランジスタの特性からＳＮＭが数式１のように導かれる。
ここで、数式１におけるｒは、Ｃｅｌｌ Ｒａｔｉｏといい、ドライバトランジスタの（ゲート幅）／（ゲート長さ）であるβｄを、アクセストランジスタの（ゲート幅）／（ゲート長さ）であるβａにて割り算したものをいう。ドライバトランジスタとは図６におけるＱｎ１、Ｑｎ２のことをいう。アクセストランジスタとは、図６におけるＱｎ３、Ｑｎ４のことをいう。
図９はｒ＝２，３，４の場合につき、ＳＮＭをモンテカルロシミュレーションした結果である。ｒが固定されている場合であっても、電源電圧ＶＤＤやインバータ特性であるｋやｑの値によって、ＳＮＭの値が変わってくるので電源電圧やインバータ特性をばらつかせてシミュレーションする必要がある。図９においては、Ｃｅｌｌ Ｒａｔｉｏが４である方がＳＮＭが大きくデバイスとして優れていることを示している。
電気的特性の他の例としては、ＶＴＨのばらつきがある。ＶＴＨは、ゲート閾値電圧のことをいい、ゲートにかかる電圧が閾値電圧を超えるとソース−ドレインが導通する。セル内においてＶＴＨの値が異なることは、デバイス歩留りに影響する。このようなＶＴＨを管理することで、デバイスの歩留りを向上することができるのであるが、ＶＴＨは製造プロセスの様々な要因で変化する。図６のようなＳＲＡＭのセル回路を例に取ると、Ｑｎ１とＱｎ２、Ｏｐ１とＯｐ２、Ｑｎ３とＱｎ４のように、設計上同じ特性を有するトランジスタにおいて、ゲート閾値電圧ＶＴＨがばらつく場合に歩留りの悪化が生じる。このようなＶＴＨのばらつきは、ゲート膜厚や、イオン注入量、ゲート電極材料等の露光装置以外の要因だけでなく、ゲート幅やゲート長のばらつき、上下レイヤー間の重ね合わせ等の露光装置要因によっても大きく影響することが分かっている。
図１０は、ＳＲＡＭのセル１００の構造を示す。同図に示すＳＲＡＭセル１００は、点線で示す素子分離層、ソース−ドレイン層（１０１ａ−ｂ、１０２ａ−ｂ）、ゲート層（１０３ａ−ｂ）、コンタクト層、配線層（１０５ａ−ｂ、１０６ａ−ｂ、からなる。図１１（ａ）はゲート層を示す。図１１（ｂ）は素子分離層を示す。図１１（ｃ）はコンタクト層を示す。図１１（ｄ）はソース−ドレイン層を示す。図１１（ｅ）は配線層を示す。一般に、素子分離層の形成後にソース−ドレイン層、ゲート層を形成し、配線層やコンタクト層はデバイスの構成に応じて形成する。
再び図１に戻って、ステップ１００６が所定の電気的特性を有しないと判断した場合にステップ１００２で得られた関係に基づいてステップ１００４で設定された露光パラメータを調整する（ステップ１００８）。
本実施例では、ステップ１００８にあるように、マスクパターンではなく露光パラメータ（露光条件）を調整する。上述のように、各デバイスは検証されるべき電気的特性を有するから、各デバイスで検証されるべき電気的特性が改善するように被露光体の露光を最適化することが好ましい。この点、非特許文献１のように、デバイスの電気的特性に基づいてレチクルパターンを最適化することも考えられる。しかし、（ＯＰＣやＰＰＣによる）レチクルパターンの最適化だけでは、露光装置の特性やレチクルの製造誤差を考慮していないから必ずしもデバイスの歩留まり向上に不十分である。また、仮に特定の露光装置機差を考慮したレチクルパターン最適化であっても、特定の露光装置以外の露光装置の適用が困難となり、装置運用の柔軟性が悪くなる。従って、露光条件最適化を行なうことで、前者の場合には歩留り向上を追及し、後者の場合には装置運用の柔軟性を向上させる必要がある。
例えば、ＳＲＡＭセルにおけるＶＴＨのばらつきが最小になるようにゲート層の露光パラメータを調整する場合、デバイスにおいて管理する電気的特性の一つはゲート閾値電圧ＶＴＨである。特に、同一セル内の同種類のトランジスタにおいて、ＶＴＨが異なることはセルの不良要因となる。露光プロセスでは、ＶＴＨは、ゲート長、ゲート幅、ゲート面積、ソースドレイン層との接合面積などのサイズ効果に着目して管理することとなるので、そのばらつきを小さくする露光条件が必要となる。サイズ効果のばらつきを小さくする露光条件の例としては、投影光学系のＮＡや変形照明の有効光源形状を調節することでデフォーカスによるラインエンドの縮退量を抑えることである。図１２は、ＮＡとフォーカス、ラインエンドの定性的な図である。図１２（ａ）に示すゲート層の点線で示す部分を図１２（ｂ）に示す。
一般にクリティカルレイヤーの場合には、パターンの転写性能を向上するために高ＮＡ条件が用いられる。ここで、図１２（ｃ）は、大きなＮＡに対するベストフォーカスとデフォーカスの状態のＬＥＳを示す図である。図１２（ｄ）は、小さなＮＡに対するベストフォーカスとデフォーカスの状態のＬＥＳを示す図である。図１２（ｃ）及び図１２（ｄ）を参照するに、大きなＮＡでベストフォーカスにおいてはＣＤが鮮明になり、小さなＮＡにおいては不鮮明になる。一方、大きなＮＡでデフォーカスにおいてはＬＥＳが大きくなり、小さなＮＡでデフォーカスにおいてはＬＥＳが小さくなる。今後の微細化においては、パターンの転写性能よりも電気的特性の観点から見た歩留りを重視することが、直接的な歩留りの向上に繋がる。この場合は、ＮＡを小さくする場合もある。
別の実施例では、ＳＲＡＭセル構造におけるＳＮＭが最大になるようにゲート層の露光条件を最適化する。数式１においては、Ｃｅｌｌ ＲａｔｉｏであるｒとＶＴＨがＳＮＭに影響することが知られている。なお、ＶＤＤ等のパラメータは設計値で決定されるものであるから、露光プロセスでＳＮＭを改善する場合にはドライバトランジスタのＶＴＨとＣｅｌｌ Ｒａｔｉｏであるｒ値に着目することとなる。従って、露光プロセスにおけるＳＮＭの改善は、ＶＴＨ及びｒ値に着目することから、ドライバトランジスタのサイズ効果に着目した露光条件再設定が必要になる。Ｃｅｌｌ Ｒａｔｉｏであるｒは、ドライバトランジスタＱｎ２のβ値とアクセストランジスタＱｎ４のβ値の比である。
ＳＮＭを改善するためのゲート・サイズ効果を考慮した露光条件の一例について説明する。露光量を調整することで、ドライバトランジスタのゲート長を調整することができる。図１３（ａ）に示すゲート層の点線で示す部分を図１３（ｂ）及び図１３（ｃ）に示す。より具体的には、大きな露光量に対するベストフォーカスとデフォーカスの状態のＬＥＳを図１３（ｂ）に、小さな露光量に対するベストフォーカスとデフォーカスの状態のＬＥＳを図１３（ｃ）に示す。
図１３（ｂ）及び（ｃ）に示すように、許容できるＬＥＳ量を上限として露光量を大きくすることで、ゲート長を短くすることができるので、ドライバトランジスタのＶＴＨを小さくし、Ｃｅｌｌ Ｒａｔｉｏ及びＳＮＭを向上することができる。なお、Ｃｅｌｌ Ｒａｔｉｏが露光量によって変動するのは、パターンの位置関係が異なるためにアクセストランジスタとドライバトランジスタの露光量敏感度に違いがあるからでもある。
更に別の実施例は、ＳＲＡＭセルにおいて、ＳＮＭとＶＴＨのばらつき等の、２つの電気的特性を同時に改善するような露光条件を再設定する。この場合、上述のように、ＬＥＳ量を考慮して露光量を小さくして、Ｃｅｌｌ Ｒａｔｉｏを大きくした場合であってもＶＴＨのばらつきが大きい場合には良品デバイスとならない。従って、ドライバトランジスタのサイズ効果のばらつき量を考慮した露光量セッティングが必要となる。
電気的特性に対して複数の露光パラメータが関係する場合には、ステップ１００８は、複数の露光パラメータの中で変更時に所定の電気的特性に対する変動が最も大きな又は影響が大きな露光パラメータを選択する。例えば、露光パラメータをわずかに変動させてＶＴＨのモンテカルロシミュレーションを行い電気的特性がどのように悪化するかを検証し、ステップ１００２の関係として電気的特性に対する露光パラメータの影響も格納する。影響の大きな露光パラメータから修正することによって電気的特性の補正を効果的に行うことができる。
ここで、露光パラメータの歪曲収差の影響が大きい場合を想定する。なお、歪曲収差がＶＴＨに影響を与える定性的な理由は、ソース−ドレイン層とゲート層の重ね合わせ誤差が発生している場合には、能動領域に存在するイオン量に違いが生じるのでＶＴＨのばらつき要因となることである。図１４（ａ）に点線で示す一対の部分を図１４（ｂ）に示す。そのような場合、他の収差の存在を許容し投影光学系の収差調整において歪曲収差にプライオリティをおいて調整を行うことで重ね合わせ誤差を軽減し、ＶＴＨのばらつきを低減できる。また、投影光学系のＮＡの調整や有効光源形状を調整することで間接的に歪曲収差のパラメータを変更することもできる。
なお、図１０のようなＳＲＡＭセル構造は、ゲート線と能動領域との重ね合わせが回路特性に大きな影響を与えるので、９０ｎｍノード以降では採用されにくい。しかし微細ノードにおいても、上記の実施例の考え方を流用できることに留意されたい。
回折光学素子は所望の有効光源形状を形成するのに有効である。回折光学素子を用いる場合、有効光源形状は回折光学素子の製造誤差に起因する誤差を含むことになる。このような場合に、他の回折光学素子にすることで電気的特性を向上することが可能となる。マスクデータと露光装置の組合せに対して、最適な回折光学素子を選択することで、電気的特性を向上することができる。
この場合、図５に示すように、露光システム１Ａが使用される。露光システム１Ａは、入力部５０ａ乃至５０ｃを有する点で露光システム１と異なる。入力部５０ａ乃至５０ｃは、有効光源形状データを処理システム１０に入力する。有効光源形状は回折光学素子によって形成されるものである。
複数の電気的特性が存在する場合、ステップ１００６は、複数の電気的特性の中でデバイスの歩留りに最も影響する電気的特性を選択する。即ち、各電気的特性の最終的な歩留りへの貢献度にもとづいて重み付けを行う。例えば、有効光源形状の最大半径である外σを決定する場合において、ＳＮＭを改善するために最適な外σと、ＶＴＨを改善するために最適な外σが存在する。図６のＳＲＡＭデバイス構造と電気的特性との関係は、ＳＮＭであればＱｎ４とＱｎ２とＯｐ１のトランジスタのＶＴＨ、及びＣｅｌｌ Ｒａｔｉｏであるｒによって決まる。また、ＶＴＨであれば、トランジスタのゲート長やゲート幅、面積等によって決まる。従って、各々の電気的特性に対して、最適なゲート形状および露光条件が存在する。そこで、複数の電気的特性が存在する場合には、いずれが最終歩留りに大きく影響するかに基づいて、重み付けを行なって外σを決定する。
ここで、ＳＮＭの方がＶＴＨよりもデバイスの歩留まりに影響すると仮定する。この場合には、ＳＮＭを最も改善するようにステップ１００８は露光パラメータを調整する。
また、各電気的特性の最終的な歩留りへの貢献度にもとづいて重み付けを行う実施例としては、ＳＲＡＭセル内のトランジスタＱｎ１とＱｎ２の電気的特性の不良率によって重み付けをすることができる。
また、各電気的特性の最終的な歩留りへの貢献度にもとづいて重み付けを行う実施例としては、ＳＲＡＭセル内のトランジスタＱｎ１とＱｎ２の電気的特性の不良率によって重み付けをすることができる。
前記所定の電気的特性に対して複数の露光パラメータが関数として関連する場合に、前記複数の露光パラメータの中で、影響が最も大きな露光パラメータを選択する。具体的には、前記関数を微分した微分関数に、前記設定された露光パラメータの値を代入したときの値が最も大きなパラメータを選択する（ステップ１００８）。
電気的特性がＳＮＭであり、ステップ１００２ではＮＡ、輪帯照明の輪帯比（外σ）、及び球面収差が関係しているとする。この場合、ＮＡを変動させて、ＮＡとＳＮＭの関係（関数）ＳＮＭ＝ｆ（ＮＡ）をシミュレーションで計算する。同様に、輪帯比及び球面収差を変動させて、輪帯比及び球面収差のそれぞれとＳＮＭの関係（関数）ＳＮＭ＝ｆ（外σ）、ＳＮＭ＝ｆ（球面収差）をシミュレーションで計算する。
次に、これらの３つの関数を、それぞれ、ＮＡ、輪帯比、球面収差で微分し、３つの微分関数ｄ（ＳＮＭ）／ｄ（ＮＡ）、ｄ（ＳＮＭ）／ｄ（外σ）、ｄ（ＳＮＭ）／ｄ（球面収差）を得る。次に、ステップ１００４で設定されたＮＡ、外σ及び球面収差の値をこれらの微分関数に代入して微分値の大きいものを取得する。今、ＮＡ＞外σ＞球面収差の順番で微分値が大きい場合、ＮＡを露光パラメータとして選択して最適化する。もし、ＮＡを最適化してもフィードバックしたステップ１００６で再びＳＮＭが所定の範囲外であればＮＡを最適値に維持したまま外σを最適化する。もし、外σを最適化してもフィードバックしたステップ１００６で再びＳＮＭが所定の範囲外であればＮＡと外σを最適値に維持したまま球面収差を最適化する。ＳＮＭへの影響が大きいパラメータから順に調整を行うことによって効率的に露光パラメータを最適化することができる。
なお、ステップ１００８は、光学系（照明光学系及び投影光学系）に依存する露光パラメータを光学シミュレーションを用いて調整するステップと、光学系に依存しない露光パラメータを光学シミュレーションを用いずに調整するステップとを有してもよい。ここで、光学シミュレーションは、被露光体からデバイスの電気的特性をシミュレートする上で必要なシミュレーションの１課程である。
一般に光学シミュレーションは計算負荷が大きい。従って、ＮＡや有効光源形状、収差パラメータを変更して電気的特性を検証するシミュレーションは計算時間が大きい。その一方で、光学像計算に対して、スライスレベルの決定やフォーカス位置、重ね合わせに関係するパラメータであるウェハ・マスクステージのスキャン方向や回転等は、光学像を決定後に関係するパラメータ・露光条件である。一度光学像を計算すると、その光学像を加工・再利用することで、露光量や重ね合わせ、光源波長のパラメータに対する電気的特性の関係を容易に求めることができる。
「光学系に依存しない露光装置パラメータ」は、光学像の重ね合わせにて近似的に光学像を求めることができる露光装置パラメータを含む。例えば、光源波長分布や色収差やステージ振動（ＭＳＤｚ）のパラメータである。光源が波長分布を有している場合には、各波長のベストフォーカス位置がずれる。基準となる波長のデフォーカス像を重ね合わせることによって、波長分布等を有する場合の光学像を形成することができる。このような光学像の重ね合わせは計算負荷が小さいので、波長分布等のパラメータ調整は、照明形状や収差等の光学系に依存するパラメータを決定する光学シミュレーションの後に調整することとしてもよい。
光学系に依存する露光パラメータであるＮＡ、照明形状、収差等をＳＮＭを改善するシミュレーションによって最適値を求めた後、光学系に依存しないパラメータであるＤｏｓｅやフォーカス位置等の最適値を求めることで効率的なパラメータ設定ができる。
再び図１に戻って、ステップ１００８の後はステップ１００６に帰還する。ステップ１００６が所定の電気的特性を有すると判断した場合には設定された露光パラメータで露光を開始する（ステップ１０１０）。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、電気的特性と関係の深いＬＥＳやＳＷＡ、ＬＥＲなどに基づいて露光装置のパラメータを決定することも可能である。
１、１Ａ 露光システム
Claims (8)
- 光源からの光を用いてレチクルのパターンを被露光体に露光する露光装置の露光パラメータの値をコンピュータに決定させる決定方法であって、
前記露光パラメータの値を設定するステップと、
該設定された露光パラメータの値を用いて前記レチクルのパターンの光学像を計算することにより、前記被露光体に形成されるパターンの電気的特性を求めるステップと、
前記被露光体に形成されたパターンの実測された電気的特性と前記露光パラメータとの関係を表す情報を用いて、該求められる電気的特性が所定の電気的特性を満足するように、該設定された露光パラメータの値を調整する調整ステップとを有することを特徴とする決定方法。 - 複数の露光パラメータが前記所定の電気的特性に影響を及ぼす場合、前記複数の露光パラメータのうち前記所定の電気的特性に最も影響を及ぼす露光パラメータの値を調整することを特徴とする請求項１に記載の決定方法。
- 複数の電気的特性が存在する場合に、前記複数の電気的特性の中で前記デバイスの歩留りに最も影響する電気的特性を求めることを特徴とする請求項１又は２に記載の決定方法。
- 前記露光パラメータは、前記レチクルのパターンを前記被露光体に投影する投影光学系の開口数と、前記レチクルを照明する前記光の有効光源分布を含むことを特徴とする請求項１乃至３のいずれか一項に記載の決定方法。
- 前記所定の電気的特性に対して複数の露光パラメータが関係する場合に、前記調整ステップにおいて、前記複数の露光パラメータの中で変更時に前記所定の電気的特性に対する変動が最も大きな露光パラメータの値を調整することを特徴とする請求項１乃至４のいずれか一項に記載の決定方法。
- 前記所定の電気的特性に対して複数の露光パラメータが関数として関連する場合に、前記調整ステップにおいて、前記複数の露光パラメータの中で、前記関数を微分した微分関数に該設定された露光パラメータの値を代入したときの値が最も大きな露光パラメータの値を調整することを特徴とする請求項１乃至４のいずれか一項に記載の決定方法。
- 請求項１乃至６のいずれか一項に記載の決定方法をコンピュータによって実行するためのプログラム。
- 光源からの光と光学系を用いてレチクルのパターンを被露光体に露光する際の露光パラメータの値をコンピュータに決定させるためのプログラムであって、
前記露光パラメータの値を設定するステップと、
該設定された露光パラメータの値を用いて前記レチクルのパターンの光学像を計算することにより、前記被露光体に形成されるパターンの電気的特性を求めるステップと、
前記被露光体に形成されたパターンの実測された電気的特性と前記露光パラメータとの関係を表す情報を用いて、該求められる電気的特性が所定の電気的特性を満足するように、該設定された露光パラメータの値を調整する調整ステップとを、
コンピュータに実行させるためのプログラム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005220529A JP5147167B2 (ja) | 2005-07-29 | 2005-07-29 | 決定方法及びプログラム |
| KR1020060070511A KR100771759B1 (ko) | 2005-07-29 | 2006-07-27 | 노광방법 |
| US11/460,663 US20070035716A1 (en) | 2005-07-29 | 2006-07-28 | Exposure method |
| TW095127807A TWI342469B (en) | 2005-07-29 | 2006-07-28 | Determination method of determining a value of an exposure parameter of an exposure apparatus |
| US12/402,095 US7771906B2 (en) | 2005-07-29 | 2009-03-11 | Exposure method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005220529A JP5147167B2 (ja) | 2005-07-29 | 2005-07-29 | 決定方法及びプログラム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012156753A Division JP5638038B2 (ja) | 2012-07-12 | 2012-07-12 | 決定方法及びプログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007036100A JP2007036100A (ja) | 2007-02-08 |
| JP2007036100A5 JP2007036100A5 (ja) | 2008-09-11 |
| JP5147167B2 true JP5147167B2 (ja) | 2013-02-20 |
Family
ID=37742210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005220529A Expired - Fee Related JP5147167B2 (ja) | 2005-07-29 | 2005-07-29 | 決定方法及びプログラム |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20070035716A1 (ja) |
| JP (1) | JP5147167B2 (ja) |
| KR (1) | KR100771759B1 (ja) |
| TW (1) | TWI342469B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5224687B2 (ja) * | 2006-12-22 | 2013-07-03 | キヤノン株式会社 | 露光条件算出プログラム及び露光条件算出方法 |
| JP4254871B2 (ja) * | 2007-02-09 | 2009-04-15 | ソニー株式会社 | 光近接効果補正方法、光近接効果補正装置、光近接効果補正プログラム、半導体装置の製造方法、パターン設計制約策定方法および光近接効果補正条件算出方法 |
| JP4857214B2 (ja) * | 2007-07-27 | 2012-01-18 | パナソニック株式会社 | 交通信号制御パラメータ設計装置及び交通信号制御パラメータ生成方法 |
| JP2010044101A (ja) * | 2008-08-08 | 2010-02-25 | Toshiba Corp | パターン予測方法、プログラム及び装置 |
| JP5383126B2 (ja) * | 2008-09-11 | 2014-01-08 | キヤノン株式会社 | 露光装置及びデバイス製造方法 |
| EP2207064A1 (en) * | 2009-01-09 | 2010-07-14 | Takumi Technology Corporation | Method of selecting a set of illumination conditions of a lithographic apparatus for optimizing an integrated circuit physical layout |
| JP5574749B2 (ja) * | 2010-02-24 | 2014-08-20 | キヤノン株式会社 | 露光条件及びマスクパターンのうち少なくとも一方を決定する決定方法及びプログラム、情報処理装置 |
| JP5426637B2 (ja) * | 2011-11-09 | 2014-02-26 | 株式会社アドバンテスト | 半導体装置の製造方法及び半導体製造装置 |
| DE102012205096B3 (de) * | 2012-03-29 | 2013-08-29 | Carl Zeiss Smt Gmbh | Projektionsbelichtungsanlage mit mindestens einem Manipulator |
| JP5656905B2 (ja) * | 2012-04-06 | 2015-01-21 | キヤノン株式会社 | 決定方法、プログラム及び情報処理装置 |
| WO2017102321A1 (en) * | 2015-12-14 | 2017-06-22 | Cymer, Llc | Optimization of source and bandwidth for new and existing patterning devices |
| US10036963B2 (en) * | 2016-09-12 | 2018-07-31 | Cymer, Llc | Estimating a gain relationship of an optical source |
| KR102540941B1 (ko) | 2017-06-18 | 2023-06-05 | 코벤터, 인크. | 가상 반도체 디바이스 제조 환경에서 키 파라미터 식별, 프로세스 모델 캘리브레이션 및 가변성 분석을 위한 시스템 및 방법 |
| CN107566747B (zh) | 2017-09-22 | 2020-02-14 | 浙江大华技术股份有限公司 | 一种图像亮度增强方法及装置 |
| US11764111B2 (en) * | 2019-10-24 | 2023-09-19 | Texas Instruments Incorporated | Reducing cross-wafer variability for minimum width resistors |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07141005A (ja) * | 1993-06-21 | 1995-06-02 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JP3039210B2 (ja) * | 1993-08-03 | 2000-05-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0969492A (ja) * | 1995-08-31 | 1997-03-11 | Canon Inc | 照明方法及び露光方法及びそれを用いた露光装置 |
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JP3625236B2 (ja) * | 1996-01-29 | 2005-03-02 | 株式会社ルネサステクノロジ | 被検査パターンの欠陥検査方法および半導体製造プロセス評価方法 |
| JPH10208988A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体プロセス方法及び半導体プロセス装置 |
| JPH11274037A (ja) * | 1998-03-23 | 1999-10-08 | Hitachi Ltd | 半導体装置の製造方法および装置 |
| US6396158B1 (en) * | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
| JP2001135560A (ja) * | 1999-11-04 | 2001-05-18 | Nikon Corp | 照明光学装置、該照明光学装置を備えた露光装置、および該露光装置を用いたマイクロデバイス製造方法 |
| JP2002319539A (ja) | 2001-02-13 | 2002-10-31 | Nikon Corp | 仕様決定方法及びコンピュータシステム |
| JP3568511B2 (ja) | 2002-02-28 | 2004-09-22 | 株式会社半導体先端テクノロジーズ | パターン露光方法および露光装置 |
| AU2003303356A1 (en) * | 2002-12-30 | 2004-07-22 | Koninklijke Philips Electronics N.V. | Determining lithographic parameters to optimise a process window |
| EP1627258A2 (en) * | 2003-04-29 | 2006-02-22 | Koninklijke Philips Electronics N.V. | System and method for characterizing lithography effects on a wafer |
| US7355673B2 (en) * | 2003-06-30 | 2008-04-08 | Asml Masktools B.V. | Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout |
| US6873938B1 (en) | 2003-09-17 | 2005-03-29 | Asml Netherlands B.V. | Adaptive lithographic critical dimension enhancement |
-
2005
- 2005-07-29 JP JP2005220529A patent/JP5147167B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-27 KR KR1020060070511A patent/KR100771759B1/ko not_active IP Right Cessation
- 2006-07-28 US US11/460,663 patent/US20070035716A1/en not_active Abandoned
- 2006-07-28 TW TW095127807A patent/TWI342469B/zh not_active IP Right Cessation
-
2009
- 2009-03-11 US US12/402,095 patent/US7771906B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI342469B (en) | 2011-05-21 |
| US20070035716A1 (en) | 2007-02-15 |
| JP2007036100A (ja) | 2007-02-08 |
| KR20070015009A (ko) | 2007-02-01 |
| TW200720850A (en) | 2007-06-01 |
| US20090180097A1 (en) | 2009-07-16 |
| KR100771759B1 (ko) | 2007-10-30 |
| US7771906B2 (en) | 2010-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5147167B2 (ja) | 決定方法及びプログラム | |
| JP4758358B2 (ja) | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 | |
| US11238189B2 (en) | Process window optimizer | |
| US6952818B2 (en) | Method and system for optical proximity correction | |
| US6128067A (en) | Correcting method and correcting system for mask pattern | |
| US20070288113A1 (en) | Aligner evaluation system, aligner evaluation method, a computer program product, and a method for manufacturing a semiconductor device | |
| US7174532B2 (en) | Method of making a semiconductor device by balancing shallow trench isolation stress and optical proximity effects | |
| Wu et al. | A photolithography process design for 5 nm logic process flow | |
| US20170285483A1 (en) | Method and apparatus for using patterning device topography induced phase | |
| US20170336712A1 (en) | Method and apparatus for using patterning device topography induced phase | |
| US20170315441A1 (en) | Method and apparatus for using patterning device topography induced phase | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| US20060199087A1 (en) | Method of making an integrated circuit by modifying a design layout by accounting for a parameter that varies based on a location within an exposure field | |
| JP5638038B2 (ja) | 決定方法及びプログラム | |
| US20100035168A1 (en) | Pattern predicting method, recording media and method of fabricating semiconductor device | |
| Zou et al. | Evaluation of Lithographic Benefits of using ILT Techniques for 22nm-node | |
| US7562333B2 (en) | Method and process for generating an optical proximity correction model based on layout density | |
| van Schoot et al. | Printing 130-nm DRAM isolation pattern: Zernike correlation and tool improvement | |
| CN110853693A (zh) | 电路、确定电熔丝的状态的方法和集成电路结构 | |
| JP2004061720A (ja) | プロセスモデルの作成方法及びその作成装置 | |
| Treska et al. | EUV single patterning validation of curvilinear routing | |
| Lee et al. | Optimization of Pupil Fit Parameters for Contact Hole Pattern CD Difference Improvement | |
| Luo et al. | An innovative method to retain optical kernels by keeping Bossung curves smoothness | |
| Gupta et al. | Full chip two-layer CD and overlay process window analysis | |
| Suh et al. | Pattern type specific modeling and correction methodology at high NA and off-axis illumination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |