DE102011007271B4

DE102011007271B4 - Feldeffekttransistor mit variablem Gate

Info

Publication number: DE102011007271B4
Application number: DE102011007271.3A
Authority: DE
Inventors: Hyun-Tak Kim; Bongjun Kim
Original assignee: Electronics and Telecommunications Research Institute ETRI
Current assignee: Electronics and Telecommunications Research Institute ETRI
Priority date: 2010-04-19
Filing date: 2011-04-13
Publication date: 2022-08-11
Anticipated expiration: 2031-04-14
Also published as: DE102011007271A1; US20110254613A1; US20130292753A1; US8502478B2; US8587224B1

Abstract

Feldeffekttransistor (FET) mit variablem Gate, wobei der Feldeffekttransistor umfasst:einen FET; undeine Gate-Steuervorrichtung (200), die an einer Oberfläche oder an einem Wärmeerzeugungsabschnitt des FET befestigt ist und mit einem Gate (G) des FET verbunden ist, um eine Spannung am Gate (G) zu ändern,wobei ein Kanalstrom zwischen einer Source (S) und einem Drain (D) des FET durch die Gate-Steuervorrichtung (200) gesteuert wird, die die Spannung am Gate (G) ändert, wenn eine Temperatur des FET über eine vorgegebene Temperatur zunimmt, undwobei die Gate-Steuervorrichtung (200), eine Metall-Isolator-Übergangs-Vorrichtung (MIT-Vorrichtung) enthält, die bei einer kritischen Temperatur einen plötzlichen Metall-Isolator-Übergang vollzieht,und wobei der Drain (D) des FET mit einer Ansteuerspannungsquelle (VD) verbunden ist, und wobei zwischen Ansteuerspannungsquelle (VD) und Drain (D) zumindest ein Widerstand (400) angeordnet ist,wobei die Source (S) des FET mit Masse verbunden ist,und wobei ein Gate-Anschluss (VG) mit einer Eingangsspannungsquelle (VIN) verbunden ist, welcher Gate-Anschluss (VG) über einen seriell zwischengeschalteten Kondensator (C1) mit der MIT-Vorrichtung und mit dem Gate (G) verbunden ist.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Feldeffekttransistor (FET) und insbesondere auf einen FET mit hohem Wirkungsgrad und niedriger Emission, der durch Ändern einer Gate-Spannung des FET unter Verwendung einer Metallisolator-Übergangs-Vorrichtung (MIT-Vorrichtung) stabil arbeiten kann.
2. Beschreibung des verwandten Gebiets
Elektronische Bauelemente wie etwa Transistoren sind dreidimensionale Vorrichtungen und wirken repräsentativ als ein Schalter. Transistoren werden in Bipolartransistoren, die aus pn-Übergängen bestehen, und in FETs, die als Kondensatoren verwendet werden, klassifiziert. FETs, die für die schnelle Signalverstärkung ausgelegt sind, werden allgemein als DC-zu-DC-Umsetzer, als DC-Schaltvorrichtungen und als Radiofrequenzsignalverstärker (RF-Signalverstärker) im Eingangsteil einer elektrischen und elektronischen Vorrichtung verwendet. Allerdings besitzen FETs ein großes Problem dahingehend, dass Wärme, die in einer leitenden Schicht zwischen einer Source und einem Drain erzeugt wird, auf einen Gate-Isolator übertragen wird, was eine Verringerung des Kanalstroms zwischen der Source und dem Drain verursacht.
Wegen des obigen Problems kann es schwierig sein, in einem FET Signale mit hoher Geschwindigkeit zu verstärken. Um in FETs eine schnelle Verstärkung zu erzielen, besteht somit ein Bedarf an Peripherievorrichtungen wie etwa einem Temperatursensor, einem Speicher und einem Digital-Analog-Umsetzer (D/A-Umsetzer), einem Mikroprozessor zum Steuern der Peripherievorrichtungen und einem komplexen System, das zum Betreiben der Peripherievorrichtungen programmiert ist.
Die WO 2009/064 098 A2 offenbart ein Verfahren und eine Schaltung zum Steuern der Strahlungswärme eines Transistors, in welchem durch Verwendung einer Metall-Isolator-Übergang (MIT)-Vorrichtung eine Überhitzung des Leistungstransistors verhindert wird. Die MIT dient somit als Sicherung und kann semipermanent verwendet werden. Die Schaltung zur Steuerung der Wärmeerzeugung eines Transistors enthält eine Metall-Isolator-Übergangs(MIT)-Vorrichtung, bei der ein abrupter MIT bei einer vorbestimmten kritischen Temperatur auftritt, und einen Leistungstransistor, der mit einer Antriebsvorrichtung, zum Steuern der Stromversorgung der Antriebsvorrichtung verbunden ist. Wenn eine Temperatur des Transistors auf eine Temperatur gleich groß oder größer als die kritische vorbestimmte Temperatur steigt, wird vom MIT der Strom von dem Transistor abschaltet oder reduziert, um die Wärmeerzeugung im Transistor zu verringern.
Die WO 2009/107 948 A2 offenbart eine Schaltung zum Verhindern der Erhitzung einer Vorrichtung mit einem Metall/Isolator-Übergang (MIT), umfassend: eine MIT-Vorrichtung, die einen abrupten MIT bei einer Temperatur gleich oder größer als eine kritische Temperatur erzeugt und mit einer Stromsteuervorrichtung verbunden ist, um den Stromfluss in der Stromsteuervorrichtung zu steuern. Einen Transistor ist mit der MIT-Vorrichtung verbunden, um die Erhitzung der MIT-Vorrichtung nach Erzeugung des MIT zu steuern. Zudem wird ein Widerstand offenbart, der mit der MIT-Vorrichtung und dem Transistor verbunden ist.
Die EP 0 702 455 A2 offenbart hinsichtlich eines Kondensators einen zusätzlichen Einschalt-Schaltkreis, bestehend aus parallelem Widerstand und Kondensator, um den Thyristor automatisch in seinen normalen, nichtleitenden Zustand zu versetzten.
Die JP 2003-188 336 A beschreibt einen Thermistor, der in der Nähe eines Leistungs-Halbleiterchips auf einem Kupferschaltkreis angeordnet und elektrisch mit einem Gate verbunden ist, so dass der Widerstandswert des Gates reduziert wird, wenn die Temperatur steigt. Dabei können die Schaltverluste verringert werden, da der Widerstandswert des Gates auch bei steigender Temperatur klein gehalten wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung schafft einen Feldeffekttransistor (FET) mit variablem Gate gemäß Anspruch 1. Weitere Ausführungsbeispiele der Erfindung sind in den Unteransprüchen beschrieben.
Figurenliste
Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen , in denen:

1 ein Grundstromlaufplan zur Erläuterung des Betriebs eines N-Feldeffekttransistors (N-FET) ist;
2 ein Graph des Drain-Stroms ID über der Source-Drain-Spannung V_DS für verschiedene Werte der Gate-Spannung V_GS in der Schaltung aus 1 ist;
3 ein Graph der Oberflächentemperatur des FET in der Schaltung aus 1 über dem Source-Drain-Strom I_DS für verschiedene Werte der GateSpannung V_GS ist;
4 ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung ist, die einen FET mit variablem Gate enthält;
5 ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung ist, die einen FET mit variablem Gate enthält;
6A und 6B Querschnittsansichten von Metall-Isolator-Übergangs-Vorrichtungen (MIT-Vorrichtungen) sind, die in dem FET mit variablem Gate aus 4 oder 5 verwendet werden können, und 6C eine Draufsicht der MIT-Vorrichtung aus 6B ist;
7 ein Graph des Widerstandswerts über der Temperatur einer aus Vanadiumoxid (VO₂) gebildeten MIT-Vorrichtung ist;
8 ein Stromlaufplan einer erfindungsgemäßen Schaltungist, die zum Messen einer Änderung einer Ausgangsspannung in Bezug auf eine Eingangssinusschwingung verwendet wird;
9A und 9B Signalformen veranschaulichen, die eine in der Schaltung aus 8 gemessene Eingangsspannung und Ausgangsspannung repräsentieren;
10 ein Graph der maximalen und der minimalen Ausgangsspannung in Bezug auf eine Änderung von V_MIT ist, die in der Schaltung aus 8 gemessen werden;
11 ein Graph der maximalen und der minimalen Ausgangsspannung in Bezug auf eine Änderung von R_MIT ist, die in der Schaltung aus 8 gemessen werden;
12A und 12B Signalformen darstellen, die Ausgangsspannungen repräsentieren, die in der Schaltung aus 8 gemessen werden, nachdem sie durch einen Kondensator gegangen sind;
13 ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung ist, die einen FET mit variablem Gate enthält;
14 ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung ist, die einen FET mit variablem Gate enthält;
15A und 15B Querschnittsansichten von Thermistoren sind, die in dem in 13 oder 14 gezeigten FET mit variablem Gate verwendet werden können;
16 ein Graph des Widerstandswerts über der Temperatur für einen Thermistor ist;
17 eine Draufsicht eines in einem Gehäuse gekapselten FET mit variablem Gate in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung ist; und
18A und 18B eine Querschnittsansicht bzw. eine Draufsicht eines FET mit variablem Gate in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung sind, der eine Gate-Steuervorrichtung und einen FET, die in getrennten Gehäusen gekapselt und zusammengesetzt sind, aufweist.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung wird nun umfassender anhand der beigefügten Zeichnungen beschrieben, wobei beispielhafte Ausführungsformen der Erfindung in 8, 17 und 18 gezeigt sind. Wenn ein Element als „an“ einem anderen Element bezeichnet wird, kann es selbstverständlich direkt an dem anderen Element sein oder können außerdem dazwischenliegende Elemente vorhanden sein. In den Zeichnungen sind Dicken und Abmessungen von Elementen der zweckmäßigen Erläuterung und Klarheit halber überhöht und Abschnitte von Elementen, die sich nicht auf die Beschreibung beziehen, weggelassen. Gleiche Bezugszeichen beziehen sich überall in dieser Beschreibung und in den Zeichnungen auf gleiche Elemente.
1 ist ein Grundstromlaufplan zur Erläuterung des Betriebs eines N-Feldeffekttransistors (N-FET). Anhand von 1 ist ein FET 10 allgemein ein Drei-Anschluss-Schalter. Der FET 10 schaltet einen Kanal zwischen einer Source S und einem Drain D durch Einstellen einer Spannung, die von einer Gate-Spannungsquelle V_G an ein Gate G angelegt wird, ein/aus und führt von einer Ansteuerspannungsquelle V_D einer Ansteuervorrichtung (nicht gezeigt) Strom zu. Obgleich FETs in N-FETs und P-FETs klassifiziert werden können, ist der FET 10 ein N-FET.
In dem FET 10 fließen durch eine Gate-Spannung induzierte Ladungsträger wegen des Anlegens einer Source-Drain-Spannung, sodass der Ansteuervorrichtung Strom zugeführt wird. Durch Erhöhen der Source-Drain-Spannung in der Weise, dass ein hoher Strom fließen kann, kann der FET 10 als ein Leistungs-FET verwendet werden. Darüber hinaus kann der FET 10 als eine schnelle Schaltvorrichtung wirken, die durch Anlegen einer geeigneten Gate-Spannung, wenn die Source-Drain-Spannung niedrig ist, ein schnelles Schalten ausführt.
Allerdings wird in dem FET 10 in einer Source-Drain-Kanalschicht während des schnellen Schaltens Wärme erzeugt und daraufhin auf einen Gate-Isolator übertragen, wodurch eine Verringerung des Kanalstroms zwischen der Source S und dem Drain D verursacht wird. Eine Verringerung des Kanalstroms kann veranlassen, dass die Ansteuervorrichtung gestört wird. In diesem Fall bezeichnet einen Strommesser, der anstelle der Ansteuervorrichtung mit dem FET 10 verbunden ist.
2 ist ein Graph des Drain-Stroms ID über der Source-Drain-Spannung V_DS für verschiedene Werte der Gate-Spannung V_GS in der Schaltung aus 1, wenn als der FET 10 ein N-MOS-FET IRF640 verwendet ist. Anhand von 2 nimmt der Drain-Strom I_D zu, während die Source-Drain-Spannung V_DS zunimmt. Die Rate, mit der der Drain-Strom I_D erhöht wird, d. h., der Anstieg des Graphen, nimmt ebenfalls mit einer Zunahme der Gate-Spannung V_GS zu. Allerdings nimmt der Gate-Strom I_D bei Gate-Spannungen VGS über 5,5 V trotz einer Zunahme der GateSpannung V_GS nur leicht zu. Ein Punkt in dem Graphen, bei dem der Drain-Strom I_D 2 A ist, wenn die Source-Drain-Spannung V_DS etwa 3,7 V ist, ist durch einen Pfeil angegeben.
3 ist ein Graph der Oberflächentemperatur T des FET in der Schaltung aus 1 über dem Source-Drain-Strom I_DS für verschiedene Werte der Gate-Spannung V_GS, wenn als der FET 10 ein N-MOS-FET 1RF640 verwendet ist. In diesem Fall wird der Source-Drain-Strom I_DS als derselbe wie der in 2 gezeigte Drain-Strom I_D betrachtet. Anhand von 3 nimmt die Oberflächentemperatur T des FET zu, während der SourceDrain-Strom I_DS zunimmt. Außerdem ist ersichtlich, dass sich die Temperatur-Strom-Kurve in Richtung der rechten Seite verschiebt, während die GateSpannung V_GS zunimmt. Das heißt, dass die Oberflächentemperatur des FET 10 durch Erhöhen der Gate-Spannung V_GS verringert werden kann. Wie aus einem dicken schwarzen Pfeil zu sehen ist, der entlang der X-Achse gezeichnet ist, bleibt die Oberflächentemperatur T des FET 10 bei einer Temperatur von 70°C auf der Y-Achse trotz einer Zunahme des Source-Drain-Stroms I_DS wegen Anlegen der erhöhten Gate-Spannung V_GS konstant.
Zum Beispiel zeigt die Kurve A bei einer Gate-Spannung V_GS von 5,0 V, dass die Oberflächentemperatur des FET 10 über 100°C liegt, wenn der Source-Drain-Strom I_DS etwa 2,0 A beträgt. Dagegen nimmt die Oberflächentemperatur des FET 10 bei einem Source-Drain-Strom von 2,0 A auf etwa 60°C ab, wenn die Gate-Spannung V_GS über 5,5 V weiter erhöht wird. Wie in dem Graphen aus 2, in dem die zunehmende Rate des DrainStroms I_D trotz einer weiteren Erhöhung der Gate-Spannung V_GS über 5,5 V nicht mehr zunimmt, bleibt die Temperatur-Strom-Kurve bei einer GateSpannung V_GS über 5,5 V fast feststehend, ohne sich nach rechts zu verschieben.
Somit kann anhand von 3 durch Erhöhen einer Spannung, die an eine Gate-Elektrode des FET 10 angelegt wird, der Source-DrainStrom I_DS erhöht werden, während die Oberflächentemperatur des FET verringert wird.
4 ist ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung, die einen FET mit variablem Gate enthält. Anhand von 4 kann die elektrische und elektronische Vorrichtung einen FET 1000 mit variablem Gate und eine Ansteuervorrichtung 300 enthalten. Der FET 1000 mit variablem Gate enthält einen FET 100 und eine Metall-IsolatorÜbergangs-Vorrichtung (MIT-Vorrichtung) 200 , die mit einem Gate G des FET 100 verbunden ist.
Der FET 100 weist einen Drain D, der mit einer Ansteuerspannungsquelle VD verbunden ist, und eine Source S, die mit der Ansteuervorrichtung 300 verbunden ist, auf. Darüber hinaus können eine Gate-Spannungsquelle V_G und die MIT-Vorrichtung 200 über eine Verbindungsstelle A gemeinsam mit dem Gate G des FET 100 verbunden sein. Die MIT-Vorrichtung 200 weist zwei Anschlüsse auf, von denen einer mit dem Gate G des FET verbunden ist und der andere mit einer Steuerspannungsquelle V_MIT verbunden ist.
Ferner kann die elektrische und elektronische Vorrichtung einen Widerstand 400 enthalten, der zwischen dem Drain D und der Ansteuerspannungsquelle V_D angeordnet ist und über den dazwischen eine Spannung abfällt und der den FET 100 schützt. Obgleich dies in 4 nicht zu sehen ist, können Widerstände zwischen die Gate-Spannungsquelle VG und das Gate G und zwischen die Steuerspannungsquelle VMIT und den anderen Anschluss der MIT-Vorrichtung 200 geschaltet sein. Darüber hinaus können an den erforderlichen Abschnitten der elektrischen und elektronischen Vorrichtung weitere Widerstände hinzugefügt sein oder weggelassen sein, wenn sie nicht erforderlich sind.
Die MIT-Vorrichtung 200 ist eine Vorrichtung mit zwei Anschlüssen, die bei einer Temperatur unter einer kritischen Temperatur als ein Isolator wirkt und bei einer Temperatur, die gleich oder größer der kritischen Temperatur ist, plötzlich in ein Metall übergeht. Die Struktur und die Eigenschaften der MIT-Vorrichtung 200 werden im Folgenden anhand von 6A bis 6C und 7 ausführlicher beschrieben.
Es wird nun der Betrieb des variablen FET 1000 in der elektrischen und elektronischen Vorrichtung in Übereinstimmung mit der vorliegenden Ausführungsform beschrieben. Wie oben beschrieben wurde, kann sich die nach dem schnellen Schalten erzeugte Wärme ansammeln und eine Verringerung des Kanalstroms zwischen der Source S und dem Drain D veranlassen. Allerdings wird die Wärme in diesem Fall daraufhin an die MITVorrichtung 200 übertragen, sodass die MIT-Vorrichtung 200 in ein Metall übergeht.
Somit wird eine Spannung bei der Steuerspannungsquelle V_MIT über die Verbindungsstelle A an das Gate G des FET 100 angelegt, sodass die Gate-Spannung des FET 100 zunimmt. Wie in dem Graphen aus 3 gezeigt ist, nimmt der Source-Drain-Strom zu, wenn die Gate-Spannung des FET 100 zunimmt. Das heißt, die durch Wärmeerzeugung verursachte Stromverringerung wird durch eine Zunahme des Stroms wegen der Gate-Spannungszunahme kompensiert, so dass es keine wesentliche Verringerung des an die Ansteuervorrichtung 300 angelegten Stroms gibt. Somit kann die Ansteuervorrichtung 300 stabil arbeiten. Darüber hinaus nimmt mit der Zunahme des Source-Drain-Stroms die Temperatur einer Source-Drain-Kanalschicht ab. Wie oben durch den dicken schwarzen Pfeil angegeben ist, der auf der Y-Achse bei 70°C gezeichnet ist, liegt dies daran, dass die Temperatur trotz einer Zunahme des Source-Drain-Stroms wegen Anlegen einer erhöhten Gate-Spannung nahezu konstant bleibt.

Tabelle 1 zeigt die Ergebnisse der experimentellen Messung in einer wie in 4 gezeigt ausgelegten Schaltung, wenn als der FET 100 ein FET IRF640 verwendet ist, der Widerstand 400 einen Widerstandswert von 5 Ω hat und unter Verwendung einer Heißluftpistole Wärme an die MIT-Vorrichtung 200 angelegt wird. Tabelle 1

V_G	V_D	I_DS	V_MIT	Temp.
4V	7V	0,6 A	5V ΔV = 1 V (die Spannung zwischen V_MIT und der Verbindungsstelle A)	136°C	vor Anlegen von Wärme an die MIT-Vorrichtung
4,7 V	7V	1,0 A		70°C	nach Anlegen von Wärme an die MIT-Vorrichtung

In Tabelle 1 repräsentieren V_G und V_D eine Gate-Spannung bzw. eine Drain-Spannung, die an den FET 100 angelegt sind. I_DS und V_MIT bezeichnen einen Source-Drain-Strom bzw. eine Spannung von einer mit der MIT-Vorrichtung 200 verbundenen Steuerspannungsquelle und Temp. bezeichnet eine Oberflächentemperatur des FET 100.
Wie aus 1 zu sehen ist, ist die Oberflächentemperatur des FET 100 136°C und der Source-Drain-Strom IDS 0,6A, bevor Wärme an die MIT-Vorrichtung 200 angelegt wird.
Allerdings ist zu beobachten, dass die Gate-Spannung des FET 100 von 4 V auf 4,7 V zugenommen hat, während der Source-Drain-Strom von 0,6 A auf 1,0 A zugenommen hat, während die Oberflächentemperatur des FET 100 von 136°C auf 70°C abgenommen hat, nachdem an die MIT-Vorrichtung 200 Wärme angelegt worden ist. Diese Ergebnisse stehen absolut in Übereinstimmung mit dem Betriebsprinzip des FET 1000 .
Angesichts des Betriebsprinzips des FET 1000 mit variablem Gate kann die MIT-Vorrichtung 200 an einer Oberfläche des FET 100 oder an einem Wärmeerzeugungsabschnitt des FET 100 befestigt sein. Zum Beispiel kann die MIT-Vorrichtung 200 an einem Abschnitt des FET 100 in nächster Nähe einer Kanalschicht oder einer Gate-Elektrode des FET 100 befestigt sein, um die erzeugte Wärme effektiv zu liefern.
5 ist ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung, die einen FET mit variablem Gate enthält. Anhand von 5 weist die elektrische und elektronische Vorrichtung in Übereinstimmung mit der vorliegenden Ausführungsform abgesehen von der Lage der MIT-Vorrichtung 200 eine ähnliche Struktur wie die elektrische und elektronische Vorrichtung aus 4 auf. Das heißt, ein Anschluss der MIT-Vorrichtung 200 ist über eine Verbindungsstelle A mit einem Gate G eines FET 100 verbunden, während ihr anderer Anschluss anstatt mit einer Steuerspannungsquelle mit Masse verbunden ist.
Durch Verbinden der MIT-Vorrichtung 200 mit Masse kann der Source-Drain-Strom des FET 100 verringert werden. Falls z. B. der SourceDrain-Strom verringert werden muss, nachdem er in der in 4 gezeigten Struktur erhöht worden ist, kann der Source-Drain-Strom durch Verbinden der MIT-Vorrichtung 200 mit Masse verringert werden.
Obgleich die FETs mit variablem Gate in Übereinstimmung mit den obigen Ausführungsformen in der Weise beschrieben worden sind, dass sie einen FET und eine damit verbundene MIT-Vorrichtung aufweisen, sind sie darauf nicht beschränkt und können verschiedene weitere Strukturen aufweisen. Zum Beispiel kann ein FET mit variablem Gate eine FET-Anordnungsvorrichtung aufweisen, die mehrere in einer Anordnung angeordnete FETs enthält, von denen jeder mit einer MIT-Vorrichtung verbunden ist.
6A und 6B sind Querschnittsansichten von MIT-Vorrichtungen, die in dem FET mit variablem Gate aus 4 oder 5 verwendet werden können. 6A ist eine Querschnittsansicht einer MIT-Vorrichtung 200 mit einer Stapelstruktur, während 6B eine Querschnittsansicht einer MIT-Vorrichtung 200a mit einer horizontalen Struktur ist. 6C ist eine Draufsicht der MIT-Vorrichtung 200a aus 6B.
Anhand von 6A enthält die Stapel-MIT-Vorrichtung 200 ein Substrat 210, eine Pufferschicht 220, eine Übergangslage 230 und eine Elektrodenlage 240, die aus einer ersten Elektrodenlage 241, die unter der Übergangslage 230 liegt, und aus einer zweiten Elektrodenlage 243, die über der Übergangslage 230 liegt, besteht.
Das Substrat 210 kann Silicium (Si) und/oder Siliciumdioxid (SiO₂) und/oder Galliumarsenid (GaAs) und/oder Aluminiumoxid (Al₂O₃) und/oder Kunststoff und/oder Glas und/oder Vanadiumpentoxid (V₂O₅) und/oder Praseodym-Barium-Kupfer-Oxid (PrBa₂Cu₃O₇) und/oder Yttrium-BariumKupfer-Oxid (YBa₂Cu₃O₇) und/oder Magnesiumoxid (MgO) und/oder Strontium-Titanat-Oxid (SrTiO₃) und/oder mit Niob (Nb) dotiertes SrTiO₃ und/oder Silicium auf Isolator (SOI) enthalten. Die Pufferschicht 220 ist auf dem Substrat 210 gebildet und verringert eine Gitterfehlanpassung zwischen dem Substrat 210 und der ersten Elektrodenlage 241. Falls die Gitterfehlanpassung sehr klein ist, kann die Pufferschicht 220 weggelassen werden. DiePufferschicht 220 kann SiO₂ oder Siliciumnitrid (Si₃N₄) enthalten.
Die erste Elektrodenlage 241 ist auf der Pufferschicht 220 gebildet. In Abwesenheit der Pufferschicht 220 kann die erste Elektrodenlage 241 direkt auf dem Substrat 210 gebildet sein. Die Elektrodenlage 220 kann Wolfram (W) und/oder Molybdän (Mo) und/oder Chrom (Cr)/Gold (Au) und/oder W/Au und/oder Mo/Au und/oder Ti/W und/oder Ti/Al/N und/oder Nickel (Ni)/Cr und/oder AI/Au und/oder Platin (Pt) und/oder Cr/Mo/Au und/ oder YBa₂Cu₃0_7-d und/oder Ni/Au und/oder Ni/Mo und/oder Ni/Mo/Au und/oder NM/Mo/Ag und/oder Ni/Mo/AI und/oder Ni/W und/oder Ni/W/Au und/oder Ni/W/Ag und/oder Ni/W/Al enthalten. Die Elektrodenlage 240 kann unter Verwendung von Aufsprühen und/oder Vakuumbedampfung und/oder Elektronenstrahlbeschichtung (E-Strahl-Beschichtung) gebildet werden.
Die Übergangslage 230 ist auf der ersten Elektrodenlage 241 gebildet. Die Übergangslage kann ein anorganisches Verbindungshalbleiterund/oder -isolatormaterial, dem Löcher in niedriger Konzentration beigefügt sind, und/oder ein organisches Halbleiter- und/oder -isolatormaterial, dem Löcher in niedriger Konzentration beigefügt sind, und/oder ein Halbleitermaterial, dem Löcher in niedriger Konzentration beigefügt sind, und/oder ein Oxidhalbleiter- und/oder -isolatormaterial, dem Löcher in niedriger Konzentration beigefügt sind, enthalten. Das anorganische Verbindungshalbleiter oder - isolatormaterial, das organische Halbleiter- oder Isolatormaterial, das Halbleitermaterial und das Oxidhalbleiter- oder -isolatormaterial kann Sauerstoff und/oder Kohlenstoff und/oder ein Halbleiterelement der Gruppe III-V und/oder ein Halbleiterelement der Gruppe IIVI und/oder ein Übergangsmetallelement und/oder ein Seltenerdelement und/oder ein Lanthanidenelement enthalten. Die Lochkonzentration ist 3·10¹⁶ cm^-3. Alternativ kann die Übergangslage 230 ein n-Halbleiter- oder -isolatormaterial mit einem hohen Widerstandswert enthaften.
Die MIT-Vorrichtung 200 durchläuft hinsichtlich der elektrischen Eigenschaften in Übereinstimmung mit einer Änderung verschiedener physikalischer Eigenschaften wie etwa Spannung, Temperatur und elektromagnetischen Wellen eine plötzliche Änderung. Zum Beispiel kann die MIT-Vorrichtung 200 unter einer kritischen Temperatur die Eigenschaften eines Isolators aufweisen. Bei oder über der kritischen Temperatur kann die MITVorrichtung 200 einen plötzlichen MIT durchlaufen und die Eigenschaften eines Metalls aufweisen.
Anhand von 6B enthält die Horizontal-MIT-Vorrichtung 200 ähnlich der Stapel-MIT-Vorrichtung 200 ein Substrat 210 , eine Pufferschicht 220, eine Übergangslage 230a und eine Elektrodenlage 240a. Die Übergangslage 230a ist auf der Pufferschicht 220 gebildet. Falls dieGitterfehlanpassung mit dem Substrat 210 sehr klein ist, kann die Übergangslage 230a direkt auf dem Substrat 210 gebildet sein. Darüber hinausliegen die erste und die zweite Elektrodenlage 241a und 243a der Elektrodenlage 240a über dem Substrat 210 und sind auf beiden Seiten der Übergangslage 230a in der Weise angeordnet, dass sie einander gegenüberliegen.
Wie in 6B gezeigt ist, können die erste und die zweite Elektrodenlage 241a und 243a in der Weise gebildet sein, dass sie einen Abschnitt der oberen Oberfläche der Übergangslage 230a bedecken.
Das Substrat 210, die Pufferschicht 220, die Übergangslage 230a und die Elektrodenlage 240a sind aus denselben Materialien wie ihre anhand von 6A beschriebenen Gegenstücke gebildet.
Anhand von 6C weisen die erste und die zweite Elektrodenlage 241a und 243a in der Horizontal-MIT-Vorrichtung 200a eine erste Breite W auf und sind durch eine Entfernung d voneinander beabstandet.
Die Stapel- und die Horizontal-MIT-Vorrichtung 200 und 200a können sehr kleine Abmessungen in der Größenordnung von Mikrometernaufweisen und können mit sehr niedrigen Kosten hergestellt werden. Darüber hinaus können die MIT-Vorrichtungen 200 und 200a ihre kritische Temperatur in Übereinstimmung mit einer Strukturänderung wie etwa einer Änderung der ersten Entfernung d oder der ersten Breite W, die in 6C gezeigt sind, ändern.
7 ist ein Graph des Widerstandswerts über der Temperatur einer aus Vanadiumoxid (VO2) gebildeten MIT-Vorrichtung, wenn an die MITVorrichtung eine vorgegebene Spannung angelegt wird. Anhand von 7 zeigt die MIT-Vorrichtung bei einer Temperatur unter 340 K Eigenschaften eines Isolators mit einem höheren Widerstandswert als 105 Ohm. Andererseits zeigt die MIT-Vorrichtung bei einer Temperatur über 340 K wegen eines plötzlichen unstetigen Übergangs Eigenschaften eines Metalls mit einem Widerstandswert von mehreren zehn Ohm. Da die MIT-Vorrichtung bei einer Temperatur von 340 K einen unstetigen MIT erfährt, ist somit aus dem Graphen zu sehen, dass die kritische Temperatur der MIT-Vorrichtung etwa 340 K beträgt.
Obgleich dies in der Zeichnung nicht gezeigt ist, ist aus einem Spanungs-Strom-Graphen der MIT-Vorrichtung zu sehen, dass der Strom bei der kritischen Temperatur wegen eines unstetigen Sprungs schnell ansteigt, während die Spannung abnimmt. Im Allgemeinen kann der MIT wegen verschiedener anderer physikalischer Eigenschaften als der Temperatur wie etwa dem Druck, der Spannung, einem elektromagnetischen Feld und elektromagnetischen Wellen auftreten. Da diese physikalischen Eigenschaften nicht direkt mit dem Wesen der vorliegenden Erfindung zusammenhängen, sind ausführliche Beschreibungen der MITs, die wegen der physikalischen Eigenschaften erzeugt werden können, allerdings weggelassen.
Obgleich die in dem vorliegenden Experiment verwendete MIT-Vorrichtung unter Verwendung einer dünnen MIT-Lage gebildet ist, die aus VO₂ gebildet ist, kann sie unter Verwendung einer dünnen MIT-Lage gebildet sein, die aus einem neuen Material oder aus anderen Materialien mit unstetigen Sprungeigenschaften wegen verschiedener physikalischer Eigenschaften gebildet ist. Außerdem kann die dünne MIT-Lage als eine dünne Keramiklage oder als eine dünne Einkristalllage gebildet sein.
8 ist ein Stromlaufplan einer erfindungsgemäßen Schaltungsanordnung, die zum Messen einer Änderung einer Ausgangsspannung in Bezug auf eine Eingangssinusschwingung verwendet werden kann. In dem vorliegenden Experiment wird an einen mit einem Anschluss eines Kondensators C1 verbundenen Gate-Anschluss V_G eine Eingangsspannung V_IN angelegt und werden die erste und die zweite Ausgangsspannung V_OUT1 und V_OUT2 bei einem Drain-Anschluss eines FET bzw. bei dem anderen Anschluss des Kondensators C1 gemessen.
Anhand von 8 weist ein FET mit variablem Gate, der in dem vorliegenden Experiment verwendet wird, den FET mit einem mit dem Kondensator C1 verbundenen Gate auf und bildet eine RC-Schaltung. Bis auf Anwesenheit des Kondensators C1 kann die RC-Schaltung dieselbe Konfiguration wie die Schaltung aus 4 aufweisen. Der FET kann ein Metalloxidhalbleiter-FET (MOSFET) (z. B. KTK919S) sein.
Nachdem in der RC-Schaltung an den Gate-Anschluss V_G eine 15-MHz-Hochfrequenzsinusschwingung angelegt worden ist, werden bei dem Drain-Anschluss des FET zwei Ausgangssignalformen der ersten Ausgangsspannung V_OUT1 in Bezug auf Änderungen des Widerstandswerts R_MIT der MIT-Vorrichtung und Änderungen der Spannung V_MIT, die an die MIT-Vorrichtung angelegt wird, beobachtet. An dem anderen Anschluss des Kondensators C1 wird ebenfalls eine Ausgangssignalform der zweiten Ausgangsspannung V_OUT2 in Bezug auf eine Änderung des Widerstandswerts R_MIT der MIT-Vorrichtung beobachtet. In diesem Fall wird die RC-Schaltung als ein Hochpassfilter angesehen. In Übereinstimmung mit Gleichung (1) nimmt das Verhältnis der Ausgangsspannung zur Eingangsspannung zu, während die Frequenz zunimmt. $\frac{V_{o}}{V_{i}} = \frac{1}{\sqrt{1 + {(1 / ω RC)}^{2}}} \cdot (ω = 2 π f)$

Tabelle 2 zeigt eine Änderung der ersten Ausgangsspannung V_OUT1 in Bezug auf eine Änderung der Spannung V_MIT, die an die MIT-Vorrichtung in der RC-Schaltung aus 8 angelegt wird. Tabelle 2

V_G(V)= 5sin2πft	V_D (V)	Freq. (MHz)	C (pF)	R₁(Ω)	R_MIT (Ω)	R_MIT (V)	V_OUT1 (mV)
V_G(V)= 5sin2πft	V_D (V)	Freq. (MHz)	C (pF)	R₁(Ω)	R_MIT (Ω)	R_MIT (V)	Max.	Min.
5	4	15	10	10k	nicht anwendbar	nicht anwendbar	+230	-230
5	4	15	10	10 k	30	0	500	-500
5	4	15	10	10k	30	0,6	650	-650
5	4	15	10	10k	30	1,0	700	-650
5	4	15	10	10 k	30	2,0	800	-700
5	4	15	10	10 k	30	4.0	900	-700

In Tabelle 2 repräsentieren V_G und V_D Spannungen, die an den Gate-Anschluss bzw. an den Drain-Anschluss des FET angelegt sind. Freq.,C und R₁ bezeichnen in dieser Reihenfolge die Frequenz einer Eingangsspannung in Megahertz (MHz), die Kapazität des Kondensators C1 und den Widerstandswert des mit dem Drain-Anschluss des FET verbundenen Widerstands R1.
Aus den Ergebnissen in Tabelle 2 ist ersichtlich, dass nach Anlegen der Spannung VMIT die erste Ausgangsspannung V_OUT1 auf 900 mV, d. h. auf das zwei- bis vierfache der vor Anlegen der Spannung V_MIT erhaltenen ersten Ausgangsspannung V_OUT1 von 230 mV, verstärkt wird. Darüber hinaus wird in einer positiven Spannung einer Sinusschwingung ein Offset erzeugt, wenn die Spannung VMIT größer als 1 V angelegt wird. Das heißt, während der Maximalwert der ersten Ausgangsspannung V_OUT1 zunimmt, während die Spannung V_MIT zunimmt, bleibt ihr Minimalwert konstant (-700 mV), wenn die Spannung V_MIT größer oder gleich 2 V ist.
9A und 9B veranschaulichen Signalformen, die eine Eingangsspannung und eine Ausgangsspannung repräsentieren, die in der Schaltung aus 8 gemessen werden. 9A zeigt eine Signalform einer ersten Ausgangsspannung, wenn die MIT-Vorrichtung nicht verbunden ist, und 9B zeigt eine Signalform einer ersten Ausgangsspannung, wenn an die MIT-Vorrichtung eine Spannung von 4 V angelegt wird.
Die in 9A gezeigte Signalform wird unter den im obersten Teil von 2 aufgeführten Bedingungen erhalten, wo die Eingangsspannung V_IN 5sin2πft ist und R_MIT und V_MIT nicht angewendet werden. In diesem Fall besitzt die erste Ausgangsspannung V_OUT1 einen sehr kleinen Wert von 230 mV. Ch1 5 V unten in 9A repräsentiert, dass eine Spannungsskale an der Eingangsspannungssignalform 5 V beträgt, und ch2 200 mV bezeichnet, dass eine Spannungsskale an der Ausgangsspannungssignalform 200 mV beträgt.
Die in 9B gezeigte Signalform wird unter den im untersten Teil von 2 aufgeführten Bedingungen erhalten, wo die Eingangsspannung V_IN 5sin2πft ist und R_MIT und V_MIT 30 Ω bzw. 4 V sind. in diesem Fall nimmt die erste Ausgangsspannung V_OUT1 bis auf maximal 900 mV zu und nimmt bis auf ihr Minimum von -700 mV ab, was einen Offset von etwa 200 mV erzeugt. Somit wird die erste Ausgangsspannung V_OUT1 etwa viermal mehr verstärkt, wenn die Spannung V_MIT 4 V ist, als wenn V_MIT nicht angelegt wird.
10 ist ein Graph der Maximal- und der Minimalwerte der ersten Ausgangsspannung V_OUT1 in Bezug auf eine Änderung in V_MIT, die in der Schaltung aus 8 gemessen werden. Wie aus 10 hervorgeht, sind der Maximal- und der Minimalwert der ersten Ausgangsspannung V_OUT1 230 mV bzw. -230 mV, wenn V_MIT nicht angelegt ist. Während V_MIT zunimmt, nimmt die erste Ausgangsspannung V_OUT1 zu. Wenn V_MIT zunimmt, nimmt die erste Ausgangsspannung V_OUT1 weiter zu, während ihr Minimalwert konstant (-700 mV) bleibt, wenn V_MIT größer oder gleich 2 V ist. Dies erhöht einen Offset, der erzeugt wird, wenn V_MIT größer oder gleich 1 V ist, weiter.

Tabelle 3 zeigt eine Änderung der ersten Ausgangsspannung V_OUT1 in Bezug auf eine Änderung des Widerstandswerts R_MIT, der in der Schaltung aus 8 gemessen wird. Tabelle 3

V_G (V) = 5sin2πft	V_D (V)	Freq. (MHz)	C (pF)	R₁(Ω)	R_MIT (Ω)	V_MIT (V)	^vOUT1 (mV)
V_G (V) = 5sin2πft	V_D (V)	Freq. (MHz)	C (pF)	R₁(Ω)	R_MIT (Ω)	V_MIT (V)	Max.	Min.
5	4	15	10	5k	30	4	900	-700
5	4	15	10	5k	10 k	4	620	-520
5	4	15	10	5k	50 k	4	500	-450
5	4	15	10	5k	100 k	4	450	-400

Die Variablen in Tabelle 3 bezeichnen dieselben, wie sie in Tabelle 2 beschrieben sind.
Aus den Ergebnissen von Tabelle 3 ist ersichtlich, dass die erste Ausgangsspannung V_OUT1 abnimmt, wenn der Widerstandswert R_MIT zunimmt. Das heißt, eine Verstärkung ist schwierig zu erreichen. Wenn R_MIT 30 Ω ist, ist die Differenz zwischen dem absoluten Maximal- und dem absoluten Minimalwert von V_OUT1 200 mV. Das heißt, |900| - |-700| = 200 [mV]. Andererseits ist die Differenz zwischen dem absoluten Maximal- und dem absoluten Minimalwert von V_OUT1 50 mV (|450| - |-400| = 50 [mV]), wenn R_MIT 100 kΩ ist. Das heißt, dass der Offset abnimmt, während der Widerstandswert R_MIT zunimmt.
11 ist ein Graph der maximalen und der minimalen Ausgangsspannung in Bezug auf eine Änderung von R_MIT, die in der Schaltung aus 8 gemessen werden. Während anhand von 11 die erste Ausgangsspannung V_OUT1 den größten Offset von 200 mV besitzt, wenn R_MIT = 30 Ω ist, nimmt der Offset der ersten Ausgangsspannung V_OUT1 auf 50 mV ab, wenn R_MIT = 100 kΩ ist. Angesichts des abnehmenden Anstiegs in dem Graphen nimmt der Offset der ersten Ausgangsspannung V_OUT1 weiter ab, bis er null erreicht.
12A und 12B veranschaulichen Signalformen, die eine zweite Ausgangsspannung V_OUT2 repräsentieren, die in der Schaltung aus 8 gemessen wird, nachdem sie durch einen Kondensator gegangen ist. Die zweite Ausgangsspannung V_OUT2 wird bis auf den Widerstandswert R_MIT unter denselben experimentellen Bedingungen der Eingangsspannung und der Frequenz wie für die Messung der ersten Ausgangsspannung V_OUT1 gemessen.
12A veranschaulicht eine Signalform der zweiten Ausgangsspannung V_OUT2, die erhalten wird, wenn 120 Ω ≤ R_MIT ≤ 200 Ω ist. Anhand von 12A besitzt die zweite Ausgangsspannung V_OUT2 entsprechend einer Ausgangssignalform, die nach dem Durchgang durch einen Kondensator erhalten wird, eine hinzugefügte DC-Komponente von etwa 0,5 V. Die Hinzufügung der DC-Komponente führt zu einer Zunahme der Basisspannung. Es wird erwartet, dass die DC-Komponente wegen der entsprechenden an die MIT-Vorrichtung angelegten Spannung hinzugefügt wird.
12B veranschaulicht eine Signalform der zweiten Ausgangsspannung V_OUT2 die die erhalten wird, wenn R_MIT kleiner als 120 Ω ist und größer als 200 Ω ist. Anhand von 12A ist zu der zweiten Ausgangsspannung VOUT2 ebenfalls eine DC-Komponente größer als 0,5 V hinzugefügt worden. Ch1 5 V unten in 12B repräsentiert, dass eine Spannungsskale an der Eingangsspannungssignalform 5 V ist, und ch2 1 V bezeichnet, dass eine Spannungsskale an der Ausgangsspannungssignalform 1 V ist.
Beim Vergleich zwischen der Eingangsspannung und der zweiten Ausgangsspannung V_OUT2, die wie in 12A und 12B gezeigt nach dem Durchgang durch den Kondensator erhalten wird, nimmt der Betrag eines Ausgangssignals im Vergleich zu dem eines Eingangssignals um das sieben- bis achtfache ab. Falls die Hinzufügung der DC-Komponente nicht betrachtet wird, tritt der kleinste Offset auf, wenn 120 Ω ≤ R_MIT ≤ 200 Ω ist. Aus den Ergebnissen des zur Messung der ersten und der zweiten Ausgangsspannung in der Schaltung aus 8 ausgelegten Experiments ist ersichtlich, dass durch Andern der Spannung für die MIT-Vorrichtung und des Widerstandswerts eine RC-Hochfrequenzschaltung eine erste Ausgangsspannung erzeugt, die höher als die ist, die von einer Schaltung erhalten wird, die einfach einen Widerstand R und einen Kondensator C aufweist. In V_MIT = 4 V liefert die RC-Hochfrequenzschaltung die maximale erste Ausgangsspannung von 900 mV, die etwa das Vierfache der ersten Ausgangsspannung ist, die erhalten wird, wenn V_MIT nicht angelegt wird. Darüber hinaus nehmen mit zunehmendem R_MIT die erste Ausgangsspannung V_OUT1 sowie ein Offset ab. Der kleinste Offset tritt auf, wenn 120 Ω ≤ R_MIT ≤ 200 Ω ist. Obgleich in dem vorliegenden Experiment eine 15-MHz-Hochfrequenzsinusschwingung als eine Eingangsspannung verwendet ist, kann als eine Eingangsspannung ein RF-Signal verwendet werden, um dieselben Ergebnisse zu erhalten.
13 ist ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung, die einen FET mit variablem Gate in Übereinstimmung mit einer weiteren Ausführungsform enthält. Anhand von 13 enthält die elektrische und elektronische Vorrichtung in Übereinstimmung mit der vorliegenden Ausführungsform wie die elektrische und elektronische Vorrichtung aus 4 einen FET 1000a mit variablem Gate und eine Ansteuervorrichtung 300 . Allerdings besitzt der FET 1000a mit variablem Gate im Vergleich zu dem in 4 gezeigten FET 1000 mit variablem Gate eine andere Struktur. Das heißt, der FET 1000a mit variablem Gate enthält einen FET 100 und einen Thermistor 500, der mit einem Gate G des FET 100 verbunden ist.
Der Thermistor 500 kann dieselbe Funktion wie die in 4 gezeigte MIT-Vorrichtung 200 ausführen. Somit besitzt der FET 1000a mit variablem Gate dieselbe Vorrichtungsverbindungsstruktur wie der FET 1000 mit variablem Gate. Das heißt, der FET 100 besitzt einen Drain D, der mit einer Ansteuerspannungsquelle VD verbunden ist, und eine Source S, die mit der Ansteuervorrichtung 300 verbunden ist. Darüber hinaus können eine Gate-Spannungsquelle VG und der Thermistor 500 gemeinsam über eine Verbindungsstelle A mit dem Gate G des FET 100 verbunden sein. Der Thermistor 500 weist zwei Anschlüsse auf, von denen einer mit dem Gate G des FET 100 verbunden ist und der andere mit einer Steuerspannungsquelle VTH verbunden ist. Ferner kann die elektrische und elektronische Vorrichtung einen Widerstand 400 enthalten, der zwischen dem Drain D und der Ansteuerspannungsquelle V_D angeordnet ist. Darüber hinaus können zu der elektrischen und elektronischen Vorrichtung nach Bedarf weitere Widerstände hinzugefügt oder weggelassen werden, wenn sie nicht erforderlich sind.
Der Thermistor 500 ist eine Zwei- oder Drei-Anschluss-Vorrichtung, deren Widerstandswert mit zunehmender Temperatur abnimmt. Die Struktur und die Eigenschaften des Thermistors 500 werden im Folgenden anhand von 15A und 15B ausführlicher beschrieben.
In der vorliegenden Ausführungsform arbeitet der FET 1000a mit variablem Gate nach ähnlichen Betriebsprinzipien wie der in 4 gezeigte FET 1000 mit variablem Gate. Genauer wird nach dem schnellen Schalten Wärme erzeugt, was eine Abnahme des Kanalstroms zwischen der Source S und dem Drain D veranlasst.
Allerdings wird in diesem Fall die Wärme an den Thermistor 500 übertragen, sodass der Widerstandswert des Thermistors 500 abnimmt. Somit wird eine Spannung von der Steuerspannungsquelle VTH über die Verbindungsstelle A an das Gate G des FET 100 angelegt, um die GateSpannung des FET 100 zu erhöhen. Da die MIT-Vorrichtung 200 in ein Metall übergeht, wird in dem FET 1000 mit variablem Gate, der die MITVorrichtung 200 enthält, an das Gate G des FET 100 fast dieselbe Spannung wie die Spannung von der Steuerspannungsquelle VMIT angelegt. Andererseits wird in dem FET 1000a mit variablem Gate, der den Thermistor 500 enthält, an das Gate G des FET 100 eine Spannung angelegt, die durch Subtrahieren einer Spannung, die einer Abnahme des Widerstandswerts von der Steuerspannungsquelle VTH entspricht, erhalten wird.
Dementsprechend nimmt der Source-Drain-Strom wegen einer Zunahme der Gate-Spannung des FET 100 zu. Wie oben beschrieben wurde, nimmt mit Zunahme des Source-Drain-Stroms außerdem die Temperatur der Source-Drain-Kanalschicht ab.
14 ist ein Stromlaufplan einer elektrischen und elektronischen Vorrichtung, die einen FET mit variablem Gate in Übereinstimmung mit einer weiteren Ausführungsform enthält. Anhand von 14 weist die elektrische und elektronische Vorrichtung in Übereinstimmung mit der vorliegenden Ausführungsform außer der Lage des Thermistors 500 dieselbe Konfiguration wie die elektrische und elektronische Vorrichtung aus 13 aus. Das heißt, ein Anschluss des Thermistors 500 ist über eine Verbindungsstelle A mit einem Gate G eines FET 100 verbunden, während der andere Anschluss davon mit Masse verbunden ist. Durch Verbinden des Thermistors 500 mit Masse kann der Source-Drain-Strom des FET 100 verringert werden. Aus demselben Grund und Prinzip, aus denen in der elektrischen und elektronischen Vorrichtung aus 5 eine Massespannung an die MIT-Vorrichtung 200 angelegt wird, wird an den Thermistor 500 eine Massespannung angelegt. Darüber hinaus kann der FET 1000a mit variablem Gate, der den Thermistor 500 enthält, wie der FET 1000 mit variablem Gate, der die MIT-Vorrichtung 200 verwendet, eine FET-Anordnungsvorrichtung aufweisen, die mehrere FETs enthält, die in einer Anordnung angeordnet sind, von denen jeder mit einem Thermistor verbunden ist.
Zur zweckmäßigen Erläuterung werden die MIT-Vorrichtung 200 und der Thermistor 500 im Folgenden gemeinsam als eine ‚GateSteuervorrichtung‘ bezeichnet.
15A und 15B sind Querschnittsansichten von Thermistoren, die in dem in 13 oder 14 gezeigten FET mit variablem Gate verwendet werden können. 15A ist eine Querschnittsansicht eines Zwei-Anschluss-Thermistors 500 und 15B ist eine Querschnittsansicht eines Drei-Anschluss-Thermistors. Anhand von 15A enthält der Zwei-Anschluss-Thermistor 500 ein Substrat 510 , eine Thermistorlage 520 und eine Elektrodenlage 530. Das Substrat 510 kann ein isolierendes Substrat oder ein Siliciumhalbleitersubstrat sein.
Die Thermistorlage 520 ist auf dem Substrat 510 gebildet und weist einen negativen Temperaturkoeffizienten (NTC) auf, der im Folgenden anhand von 16 ausführlicher beschrieben wird. Zum Beispiel kann die Thermistorlage 520 unter Verwendung einer Halbleiterlage gebildet werden, die einen Verbindungshalbleiter der Gruppe III-V, einen Verbindungshalbleiter der Gruppe II-VI, Graphen und Kohlenstoffnanoröhrchen, die Kohlenstoffverbindungen sind, eine pn-Übergangs-Diode wie etwa einen Si-pn-Übergang, V₂O₅, p-GaAs und p-Germanium (p-GE) enthält.
Die Thermistorlage 520 ist zwischen der ersten und der zweiten Elektrodenlage 531 und 533 angeordnet. Die Thermistorlage 520 kann eine einzelne rechteckige Bandform aufweisen, die zwischen der ersten und der zweiten Elektrodenlage 531 und 533 verbunden ist. Alternativ kann die Thermistorlage wenigstens zwei rechteckige Bänder aufweisen, die zwischen der ersten und der zweiten Elektrodenlage 531 und 533 parallelgeschaltet sind.
Die Elektrodenlage 530 wirkt als eine Elektrode zum Anlegen einer Spannung an die Thermistorlage 520 und enthält die erste und die zweite Elektrodenlage 531 und 533. Die erste und die zweite Elektrodenlage 531 und 533 liegen über dem Substrat 510 und sind in der Weise auf beiden Seiten der Thermistorlage 520 angeordnet, dass sie einander gegenüberliegen. Wie in 15A gezeigt ist, können die erste und die zweite Elektrodenlage 531 und 533 in der Weise gebildet sein, dass sie einen Abschnitt einer oberen Oberfläche der Thermistorlage 520 bedecken.
Anhand von 15B enthält der Drei-Anschluss-Thermistor 500a ein Substrat 510, eine Thermistorlage 520, eine Elektrodenlage 530 und eine Wärmeableitungslage 540 . Anders als der Zwei-Anschluss-Thermistor 500 aus 15A enthält der Thermistor 500a in Übereinstimmung mit der vorliegenden Ausführungsform ferner die Wärmeableitungslage 540, die auf einer unteren Oberfläche des Substrats 510 angeordnet ist. Die Wärmeableitungslage 540 leitet Wärme von dem Thermistor 500a ab und ist aus einem Metall mit hoher Wärmeleitfähigkeit gebildet. Durch Ableiten der Wärme durch die Wärmeableitungslage 540 kann eine durch Zunahme einer Innentemperatur verursachte Störung verhindert werden.
Ferner können die Thermistoren 500 und 500a jeweils eine Pufferschicht (nicht gezeigt) enthalten, die auf dem Substrat 510 gebildet ist und eine Gitterfehlanpassung zwischen dem Substrat 510 und der Thermistorlage 520 mildert Die Thermistoren 500 und 500a können jeweils ferner eine Isolierlage (nicht gezeigt) enthalten, die auf der Elektrodenlage 530 und auf der Thermistorlage 520 gebildet ist und die Thermistorlage 520 schützt.
16 ist ein Graph des Widerstandswerts über der Temperatur für einen Thermistor. Anhand von 16 nimmt der Widerstandswert in dem Widerstandswert-Temperatur-Graphen A mit zunehmender Temperatur exponentiell ab. Ein Thermistor, in dem der Widerstandswert umgekehrt proportional zur Temperatur ist und mit zunehmender Temperatur abnimmt, wird ein NTC-Thermistor genannt.
Eine NTC-Thermistorlage kann aus mit Beryllium (Be) dotiertem GaAs gebildet sein, ist darauf aber nicht beschränkt und kann aus irgendeinem anderen Material mit einem NTC gebildet sein. Zum Beispiel können eine pn-Übergangs-Diode oder ein pn-Übergang zwischen einer Basis und einem Emitter eines Transistors als ein Thermistor verwendet werden.
FETs mit variablem Gate, die eine Gate-Steuervorrichtung in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung enthalten, sind schnelle Hochleistungsschaltelemente mit niedriger Emission und können in Schaltvorrichtungen wie etwa in einem Radiofrequenzsignalverstärker (RF-Signalverstärker) und/oder in einer DC-zu-DC-Schaltvorrichtung (DC-DC-Schaltvorrichtung) und/oder in einer Schaltvorrichtung für eine Stromversorgung und/oder in einer Schaltvorrichtung für die schnelle Signalverarbeitung in einem Mikroprozessor und/oder in einer Steuerschaltvorrichtung für eine Lichtemittervorrichtung (LED-Steuerschaltvorrichtung) und/oder in Schaltvorrichtungen zum Steuern der Leistung elektronischer Geräte und Vorrichtungen und/oder zum Laden einer Lithium-Ionen-Batterie (Li-lonen-Batterie) und/oder zum Steuern der Pixel in einer Anzeige und/oder zum Steuern von Speicherzellen und/oder zum Verstärken akustischer und Audiosignale in einer akustischen Vorrichtung und/oder in einem Photo-Relais und/oder in einem optischen Schalter verwendet werden. Darüber hinaus können die FETs mit variablem Gate brauchbar für eine weite Vielfalt elektrischer und elektronischer Vorrichtungen einschließlich Schaltvorrichtungen wie etwa Mobiltelephone, Notebook- und andere Computer und Speicher genutzt werden.
17 ist eine Draufsicht von FETs mit variablem Gate, die in einen Chip in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung gepackt sind.
Anhand von 17 können die FETs 1000 oder 1000a mit variablem Gate in der elektrischen und elektronischen Vorrichtung aus 4, 5, 13 und 14, d. h. der FET 100 und die Gate-Steuervorrichtung 200 oder 500 , in einem Ein-Chip-Gehäuse 2000 gekapselt sein. Innerhalb des Ein-Chip-Gehäuses 2000 kann die Gate-Steuervorrichtung 200 oder 500 in einem Teil des FET 100 , bei dem leicht Wärme erzeugt werden kann, angeordnet sein.
Die aus dem Ein-Chip-Gehäuse 2000 vorstehenden Anschlussstifte 1 bis 8 können zum Verbinden mit Anschlüssen von Vorrichtungen verwendet werden, die mit dem FET 1000 oder 1000a mit variablem Gate verbunden werden. Die Anzahl und die Anordnungsstruktur der Anschlussstifte 1 bis 8 können je nach der besonderen Anwendung variieren.
18A und 18B sind eine Querschnittsansicht bzw. eine Draufsicht eines FET mit variablem Gate in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung, der eine Gate-Steuervorrichtung und einen FET, die in getrennten Gehäusen gekapselt sind und zusammengesetzt sind, aufweist. Anhand von 18A weist der FET 1000 oder 1000a mit variablem Gate in Übereinstimmung mit der vorliegenden Ausführungsform anders als das Ein-Chip-Gehäuse 2000 aus 17 den FET 100 und die Gate-Steuervorrichtung 200 oder 500 auf, die getrennt gepackt und zusammengesetzt sind.
Ein zweites Gehäuse 4000 , das die Gate-Steuervorrichtung 200 oder 500 darin kapselt, ist über ein erstes Wärmeübertragungsmedium 3500 auf einem ersten Gehäuse 3000 montiert, das den FET 100 darin kapselt. Das Wärmeübertragungsmedium 3500 kann aus einem gut wärmeleitenden Material gebildet sein, das in dem FET 100 erzeugte Wärme wirksam zu der Gate-Steuervorrichtung 200 oder 500 übertragen kann. Darüber hinaus kann das zweite Gehäuse 4000 auf einem Abschnitt des ersten Gehäuses 3000 montiert sein, wo eine große Menge Wärme erzeugt wird, um die Leistung der Gate Steuervorrichtung 200 oder 500 zu verbessem.
Anhand von 18B ist der FET 100 innerhalb des ersten Gehäuses 3000 angeordnet und liegt das zweite Gehäuse 4000 über einem Abschnitt B, der durch eine elliptische punktierte Linie angegeben ist, wo eine große Wärmemenge erzeugt wird. Obgleich dies in der Draufsicht aus 18B nicht gezeigt ist, kann zwischen dem ersten und dem zweiten Gehäuse 3000 und 4000 das Wärmeübertragungsmedium 3500 angeordnet sein.

Claims

Feldeffekttransistor (FET) mit variablem Gate, wobei der Feldeffekttransistor umfasst: einen FET; und eine Gate-Steuervorrichtung (200), die an einer Oberfläche oder an einem Wärmeerzeugungsabschnitt des FET befestigt ist und mit einem Gate (G) des FET verbunden ist, um eine Spannung am Gate (G) zu ändern, wobei ein Kanalstrom zwischen einer Source (S) und einem Drain (D) des FET durch die Gate-Steuervorrichtung (200) gesteuert wird, die die Spannung am Gate (G) ändert, wenn eine Temperatur des FET über eine vorgegebene Temperatur zunimmt, und wobei die Gate-Steuervorrichtung (200), eine Metall-Isolator-Übergangs-Vorrichtung (MIT-Vorrichtung) enthält, die bei einer kritischen Temperatur einen plötzlichen Metall-Isolator-Übergang vollzieht, und wobei der Drain (D) des FET mit einer Ansteuerspannungsquelle (V_D) verbunden ist, und wobei zwischen Ansteuerspannungsquelle (V_D) und Drain (D) zumindest ein Widerstand (400) angeordnet ist, wobei die Source (S) des FET mit Masse verbunden ist, und wobei ein Gate-Anschluss (V_G) mit einer Eingangsspannungsquelle (V_IN) verbunden ist, welcher Gate-Anschluss (V_G) über einen seriell zwischengeschalteten Kondensator (C1) mit der MIT-Vorrichtung und mit dem Gate (G) verbunden ist.
FET mit variablem Gate nach Anspruch 1, wobei die MIT-Vorrichtung eine MIT-Lage, die bei der kritischen Temperatur den plötzlichen Metall-Isolator-Übergang vollzieht, und zwei Elektrodenlagen (240), die die MIT-Lage berühren, umfasst, und wobei die MIT-Vorrichtung eine Stapelstruktur aufweist, in der die zwei Elektrodenlagen (240,240a) gestapelt sind, wobei die MIT-Lage dazwischenliegt, oder eine horizontale Struktur aufweist, in der die zwei Elektrodenlagen auf beiden Seiten der MIT-Lage angeordnet sind.
FET mit variablem Gate nach Anspruch 1, wobei die MIT-Vorrichtung eine MIT-Lage, die bei der kritischen Temperatur den plötzlichen Metall-Isolator-Übergang vollzieht, und zwei Elektrodenlagen (240,240a), die die MIT-Lage berühren, umfasst, und wobei eine erste Elektrodenlage (241,241a), d. h. eine der zwei Elektrodenlagen, mit dem Gate (G) verbunden ist, während eine zweite Elektrodenlage (243, 243a), d. h. die andere der zwei Elektrodenlagen (240,240a), mit einer Steuerspannungsquelle (V_MIT) oder mit Masse verbunden ist.
FET mit variablem Gate nach Anspruch 1, wobei die MIT-Vorrichtung eine MIT-Lage, die bei der kritischen Temperatur den plötzlichen Metall-Isolator-Übergang vollzieht, und zwei Elektrodenlagen (530) die die MIT-Lage berühren, umfasst, und wobei die MIT-Lage aus VO₂ gebildet ist.
FET mit variablem Gate nach Anspruch 1, wobei der FET ein N-Typ oder P-Typ ist, und wobei der FET einen Isolierschicht-Bipolartransistor (IGBT) oder einen Metalloxidhalbleiter-Transistor (MOS-Transistor) enthalten kann.
FET mit variablem Gate nach Anspruch 1, wobei der FET und die Gate-Steuervorrichtung (200) in einen Chip gepackt sind.
FET mit variablem Gate nach Anspruch 1, der ferner ein Wärmeübertragungsmedium umfasst, das in dem FET erzeugte Wärme überträgt, wobei der FET und die Gate-Steuervorrichtung (200) getrennt gepackt und zusammengesetzt sind, um über das Wärmeübertragungsmedium Wärme zu übertragen.