DE112022003359T5 - In ein transistorarray integrierter temperatursensor - Google Patents

In ein transistorarray integrierter temperatursensor Download PDF

Info

Publication number
DE112022003359T5
DE112022003359T5 DE112022003359.2T DE112022003359T DE112022003359T5 DE 112022003359 T5 DE112022003359 T5 DE 112022003359T5 DE 112022003359 T DE112022003359 T DE 112022003359T DE 112022003359 T5 DE112022003359 T5 DE 112022003359T5
Authority
DE
Germany
Prior art keywords
gate
temperature
well region
resistance
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022003359.2T
Other languages
English (en)
Inventor
Sonu Daryanani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112022003359T5 publication Critical patent/DE112022003359T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Temperatursensor bereitgestellt, der in ein Transistorarray integriert ist, z. B. ein Metalloxid-Halbleiter-Feldeffekttransistor- (MOSFET-) Array. Der integrierte Temperatursensor kann einen in einem Substrat (z. B. SiC-Substrat) ausgebildeten dotierten Wannenbereich, ein über dem dotierten Wannenbereich ausgebildetes Widerstands-Gate und erste und zweite Sensoranschlüsse aufweisen, die auf gegenüberliegenden Seiten des Widerstands-Gates leitend mit dem dotierten Wannenbereich verbunden sind. Der integrierte Temperatursensor weist einen Gate-Treiber zum Anlegen einer Spannung an das Widerstands-Gate auf, die einen Widerstand des dotierten Wannenbereichs unter dem Widerstands-Gate beeinflusst, und eine Temperaturanalyseschaltung zum Bestimmen eines Widerstands eines leitenden Pfads, der durch den dotierten Wannenbereich verläuft, und Bestimmen eine dem Transistorarray zugehörige Temperatur.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität vor der am 1. Juli 2021 eingereichten vorläufigen US-Patentanmeldung Nr. 63/217.352 im Gemeinschaftseigentum, deren gesamter Inhalt hiermit durch Bezugnahme für alle Zwecke einbezogen wird.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Temperatursensoren und insbesondere auf einen Temperatursensor, der in ein Transistorarray integriert ist (z. B. ein Metalloxid-Halbleiter-Feldeffekttransistor- (MOSFET-) Array) und ein Verfahren zur Verwendung eines solchen integrierten Temperatursensors.
  • HINTERGRUND
  • Viele Integrated Circuit (IC-) Chips weisen MOSFET-Arrays auf. Ein MOSFET ist ein Metalloxid-Halbleiter-Feldeffekttransistor, bei dem es sich um einen Feldeffekttransistor mit isoliertem Gate handelt, bei dem die Spannung des Gates den Betrieb der Vorrichtung steuert. Die 1A und 1B zeigen eine Draufsicht bzw. eine laterale Querschnittsansicht eines beispielhaften Leistungs-MOSFET 100, der auf Siliziumkarbid (SiC) aufgebaut ist und daher als SiC-MOSFET bezeichnet wird. Der Leistungs-MOSFET 100 weist ein Paar n+-Source-Bereiche 102a und 102b (z. B. stickstoffdotierte Implantate) auf, die in einem entsprechenden Paar p-Wannen 104a und 104b (z. B. Aluminiumimplantate) ausgebildet sind, die in einer epitaktischen SiC-Schicht 110 vom n-Typ ausgebildet sind. Ein p-Wannen-Anschluss 112a, 112b kann in jeder jeweiligen p-Wanne 104a, 104b ausgebildet werden, um einen leitenden Kontakt für ein entsprechendes Paar von Source-Kontakten oder Anschlüssen 114a, 114b (z. B. Aluminiumdrähte) bereitzustellen. Die P-Wannen-Verbindungen 112a und 112b können p-dotierte Bereiche höherer Konzentration innerhalb der p-Wannen 104a bzw. 104b aufweisen.
  • Ein Gate-Oxid 120 wird über den Source-Bereichen 102a und 102b ausgebildet, und ein Gate 122 (z. B. ausgebildet aus n-dotiertem Polysilizium oder Metall) wird über dem Gate-Oxid 120 ausgebildet. Ein n+-Drain 130 (z. B. umfassend gesintertes Gold oder gesintertes Nickelsilizid) wird auf der Rückseite der SiC-Epitaxieschicht 110 ausgebildet. Im Betrieb wird im EIN-Zustand des Leistungs-MOSFET 100 ein Elektronenfluss EF von den Source-Bereichen 102a, 102b durch einen Feldeffekttransistor mit Sperrschichtgate (JFET-) Kanal 140 zwischen den p-Wannen 104 und 108 und bis zum rückseitigen Drain 130 erzeugt.
  • Die Temperatur eines MOSFET variiert als Funktion des MOSFET-Betriebs und der zugeordneten Komponenten. Beispielsweise kann ein MOSFET während des Betriebs einer Reihe von Temperaturschwankungen ausgesetzt sein. Darüber hinaus kann die MOSFET-Temperatur aufgrund eines Geräteausfalls oder eines anderen schädlichen Zustands, beispielsweise einer Geräteverschlechterung, einer Fehlfunktion des Gate-Treiberchips, der das MOSFET-Gate ansteuert, oder eines elektrischen Kurzschlusses oder einer anderen Fehlfunktion, in Verbindung mit der MOSFET-Last über den normalen Betriebsbereich hinaus ansteigen. Diese Bedingungen können aufgrund des hohen Potenzials bei bestimmten Arten von MOSFETs besonders signifikant sein, beispielsweise bei Leistungs-MOSFETs, die für den Umgang mit erheblichen Leistungs- oder Spannungspegeln ausgelegt sind (z. B. Spannungen über 500 V für Anwendungen wie Elektrofahrzeuge oder umweltfreundliche Energiesysteme, ohne Einschränkung), auf Grund hohen potentiellen Verlustleistung in solchen Vorrichtungen.
  • Somit kann der Zustand eines MOSFETs überprüft werden, indem die MOSFET-Temperatur über die Zeit überwacht wird. Die herkömmliche Temperaturmessung von MOSFETs erfolgt typischerweise außerhalb des Chips mithilfe externer Schaltkreise. Integrierte Temperatursensoren, d. h. Temperatursensoren, die integriert mit einem MOSFET-Array ausgebildet sind, wurden in jüngerer Zeit entwickelt. Solche integrierten Temperatursensoren weisen jedoch typischerweise eine geringe Empfindlichkeit auf und können in bestimmten Schaltzuständen des MOSFET-Arrays unbrauchbar sein und weisen außerdem Prozess- und Integrationsbeschränkungen auf.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung stellt einen Temperatursensor bereit, der in ein Feldeffekttransistor-Array (FET-Array), z. B. ein Leistungs-MOSFET-Array, integriert ist. Der integrierte Temperatursensor kann einen Widerstand aufweisen, der einen dotierten Wannenbereich (z. B. einen p-Wannenbereich) und eine Schaltung zum Messen eines Widerstands des dotierten Wannenbereichs und zum Berechnen eine dem Transistorarray zugehörige Temperatur auf der Grundlage des gemessenen Widerstands aufweist. Daher kann der Widerstand hier als Temperaturmesswiderstand bezeichnet werden. Der Widerstand des dotierten Wannenbereichs kann eingestellt werden, indem eine ausgewählte Spannung an ein Steuer-Gate angelegt wird, das über dem dotierten Wannenbereich ausgebildet ist (und vom dotierten Wannenbereich durch ein Gate-Oxid getrennt ist), um beispielsweise die Empfindlichkeit des Temperatursensors zu erhöhen oder um die Abhängigkeit des gemessenen Widerstands (und damit der berechneten Temperatur) vom EIN/AUS-Zustand des FET-Arrays zu verringern.
  • In einigen Beispielen kann ein Anschluss des Temperaturmesswiderstands elektrisch mit dem Source-Kontakt für zumindest einen FET im Array verbunden sein.
  • In einigen Beispielen ist das Steuer-Gate des Widerstands elektrisch mit einem Steuer-Gate von zumindest einem FET im Array verbunden. In anderen Beispielen verfügt das Steuer-Gate des Widerstands über einen unabhängigen Anschluss, der sich von den Steuer-Gates der FETs im Array unterscheidet.
  • Der integrierte Temperatursensor kann zur Überwachung einer mit einem oder mehreren FETs verbundenen Temperatur verwendet werden, z. B., um eine abnormale Temperatur zu erkennen, die auf ein Problem mit dem/den überwachten FET(s) oder zugeordneten Komponenten hinweisen kann. Beispielsweise kann ein integrierter Temperatursensor ohne Einschränkung zur Überwachung eines oder mehrerer Hochleistungs-MOSFETs verwendet werden, z. B. MOSFET(s), die Spannungen über 500 V verwenden, beispielsweise in Anwendungen im Zusammenhang mit Elektrofahrzeugen oder grünen Energiesystemen. In einigen Beispielen werden mehrere Instanzen des Temperaturmesswiderstands über ein FET-Array oder einen anderen Bereich eines integrierten Schaltungschips integriert und parallelgeschaltet, sodass eine Durchschnittstemperatur des FET-Arrays oder des relevanten Chipbereichs berechnet werden kann.
  • Ein Aspekt stellt einen Temperatursensor bereit, der in ein Transistorarray integriert ist. Der integrierte Temperatursensor weist einen Widerstand auf, der einen dotierten Wannenbereich aufweist, der in einem Substrat (z. B. SiC-Substrat) ausgebildet ist, ein Widerstands-Gate, das über dem dotierten Wannenbereich ausgebildet und durch ein Gate-Oxid vom dotierten Wannenbereich getrennt ist, und einen ersten Sensoranschluss und einen zweiten Sensoranschluss, die leitend mit dem dotierten Wannenbereich auf gegenüberliegenden Seiten des Widerstands-Gates verbunden sind. Der integrierte Temperatursensor weist außerdem einen Gate-Treiber zum Anlegen einer Spannung an das Widerstands-Gate auf, die einen Widerstand des dotierten Wannenbereichs unterhalb des Widerstands-Gates beeinflusst. Der integrierte Temperatursensor weist auch eine Temperaturanalyseschaltung auf, um einen widerstandsbezogenen Wert zu bestimmen, der einem Widerstand eines leitenden Pfads entspricht, der durch den dotierten Wannenbereich verläuft, und um eine dem Transistorarray zugehörige Temperatur zumindest auf der Grundlage des bestimmten widerstandsbezogenen Werts zu analysieren, der mit dem Widerstand des leitenden Pfades korrespondiert, der durch den dotierten Wannenbereich verläuft, und ein temperaturbezogenes Signal basierend auf der analysierten Temperatur auszugeben.
  • In einigen Beispielen weist die dotierte Wannenregion eine p-Wannenregion auf.
  • In einigen Beispielen ist das Widerstands-Gate leitend mit einem Steuer-Gate für zumindest eine Transistorzelle im Transistorarray verbunden. In einigen Beispielen ist der zweite Sensoranschluss leitend mit einem Transistor-Source-Anschluss für zumindest eine Transistorzelle im Transistorarray verbunden.
  • Ein weiterer Aspekt stellt ein Transistorarray bereit, das eine Vielzahl von Transistoren einschließlich einer Vielzahl von in einem Substrat ausgebildeter mit Transistoren dotierter Wannenbereiche und einen Temperatursensor aufweist. Der Temperatursensor weist einen Widerstand auf, der einen im Substrat ausgebildeten sensordotierten Wannenbereich aufweist, ein Widerstands-Gate, das über dem zweiten dotierten Wannenbereich ausgebildet und durch ein Gate-Oxid vom dotierten Wannenbereich getrennt ist, und erste und zweite Sensoranschlüsse, die leitend mit dem zweiten dotierten Wannenbereich auf gegenüberliegenden Seiten des Widerstands-Gates verbunden sind. Der Temperatursensor weist außerdem einen Gate-Treiber zum Anlegen einer Spannung an das Widerstands-Gate auf, die einen Widerstand des zweiten dotierten Wannenbereichs beeinflusst, und eine Temperaturanalyseschaltung zum Bestimmen eines widerstandsbezogenen Werts, der einem Widerstand eines leitenden Pfads entspricht, der durch den dotierten Wannenbereich verläuft, Analysieren einer Temperatur, die mit dem Transistorarray verbunden ist, basierend auf zumindest dem bestimmten widerstandsbezogenen Wert, der dem Widerstand des leitfähigen Pfads entspricht, der durch den dotierten Wannenbereich verläuft, und Ausgeben eines temperaturbezogenen Signals basierend auf der analysierten Temperatur.
  • In einigen Beispielen weist die Vielzahl von Transistoren eine Vielzahl von Metalloxid-Halbleiter-Feldeffekttransistoren auf.
  • In einigen Beispielen weist die Vielzahl von Transistoren eine Vielzahl von Transistor-Gates auf, und wobei das Widerstands-Gate und die Vielzahl von Transistor-Gates in einer gemeinsamen Gate-Schicht ausgebildet sind. In einigen Beispielen weist die gemeinsame Gate-Schicht eine gemeinsame Metallschicht auf.
  • In einigen Beispielen ist der zweite Sensoranschluss elektrisch mit einem Transistor-Source-Kontakt für zumindest einen Transistor der Vielzahl von Transistoren verbunden.
  • In einigen Beispielen werden der zweite Sensoranschluss und der Transistor-Source-Kontakt durch eine gemeinsame elektrisch leitende Struktur definiert.
  • In einigen Beispielen ist das Widerstands-Gate mit einem Transistor-Gate von zumindest einem Transistor der Vielzahl von Transistoren verbunden.
  • In einigen Beispielen werden das Widerstands-Gate und das Transistor-Gate durch eine gemeinsame elektrisch leitende Struktur definiert.
  • In einigen Beispielen weist der zweite dotierte Wannenbereich des Temperatursensors eine andere Dotierstoffkonzentration auf als die ersten dotierten Wannenbereiche der Vielzahl von Transistoren.
  • In einigen Beispielen weist der zweite dotierte Wannenbereich des Temperatursensors eine niedrigere Dotierstoffkonzentration auf als die ersten dotierten Wannenbereiche der Vielzahl von Transistoren.
  • Ein weiterer Aspekt stellt ein Verfahren zum Bestimmen einer mit einem Transistorarray verbundenen Temperatur unter Verwendung eines in das Transistorarray integrierten Temperatursensors bereit, der (a) einen in einem Substrat ausgebildeten dotierten Wannenbereich und (b) ein über dem mit dem Sensor dotierten Wannenbereich ausgebildetes Widerstands-Gate aufweist und vom dotierten Wannenbereich durch ein Gate-Oxid, ein Widerstands-Gate, getrennt. Das Verfahren weist das Anlegen einer Spannung an das Widerstands-Gate auf, die einen Widerstand des dotierten Wannenbereichs beeinflusst, das Erzeugen eines Stroms entlang eines leitenden Pfads, der durch den dotierten Wannenbereich verläuft, das Bestimmen eines widerstandsbezogenen Werts, der einem Widerstand des durch den dotierten Wannenbereich verlaufenden leitenden Pfads entspricht, Analysieren eine dem Transistorarray zugehörige Temperatur des dotierten Wannenbereichs auf der Grundlage zumindest des ermittelten widerstandsbezogenen Werts, der dem Widerstand des durch den dotierten Wannenbereich verlaufenden leitenden Pfads entspricht, und Ausgeben eines temperaturbezogenen Signals auf Grundlage der analysierten Temperatur.
  • In einigen Beispielen erhöht die an das Widerstands-Gate angelegte Spannung den Widerstand des dotierten Wannenbereichs.
  • In einigen Beispielen wird der Widerstand des dotierten Wannenbereichs durch eine Temperaturanalyseschaltung bestimmt, die mit dem ersten Sensoranschluss verbunden ist.
  • In einigen Beispielen ist das Widerstands-Gate mit einem Transistor-Steuer-Gate von zumindest einem Transistor der Vielzahl von Transistoren verbunden, und die an das Widerstands-Gate angelegte Spannung wird durch eine an das Transistor-Steuer-Gate angelegte Steuer-Gate-Spannung definiert.
  • In einigen Beispielen weist das Bestimmen des leitenden Pfads, der durch den dotierten Wannenbereich verläuft, das Zuführen eines Stroms zum ersten Sensoranschluss, das Bestimmen eines Spannungsabfalls zwischen dem ersten Sensoranschluss und dem zweiten Sensoranschluss und das Bestimmen des Widerstands des leitenden Pfads basierend auf dem zugeführten Strom und dem gemessenen Spannungsabfall auf.
  • In einigen Beispielen ist der zweite Sensoranschluss mit einem Transistor-Source-Kontakt für zumindest einen Transistor der Vielzahl von Transistoren verbunden, eine Transistor-Source-Spannung wird an den zweiten Sensoranschluss angelegt und das Ermitteln eines Spannungsabfalls zwischen dem ersten Sensoranschluss und dem zweiten Sensoranschluss weist das Messen einer zweiten Anschlussspannung am ersten zweiten Sensoranschluss und das Bestimmen einer Differenz zwischen der zweiten Anschlussspannung und der Transistor-Source-Spannung auf.
  • In einigen Beispielen weist das Bestimmen des leitenden Pfads, der durch den dotierten Wannenbereich verläuft, das Anlegen einer ersten Anschlussspannung an den ersten Sensoranschluss, das Messen eines Stroms durch den leitenden Pfad und das Bestimmen des Widerstands des leitenden Pfads basierend auf der ersten Anschlussspannung und dem gemessenen Strom auf.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Beispielaspekte der vorliegenden Offenbarung werden unten in Verbindung mit den Figuren beschrieben, in denen:
    • 1A und 1B einen beispielhaften SiC-Leistungs-MOSFET veranschaulichen;
    • 2A-2C einen beispielhaften integrierten Temperatursensor veranschaulichen, der einen beispielhaften Temperaturmesswiderstand mit einem steuerbaren Gate aufweist;
    • 3 ein beispielhaftes FET-Array einschließlich des beispielhaften integrierten Temperatursensors einschließlich des in den 2A bis 2C veranschaulichten Temperaturmesswiderstands veranschaulicht, wobei der Temperaturmesswiderstand ein Steuer-Gate aufweist, das unabhängig von den FET-Gates im Array gesteuert werden kann;
    • 4A ein weiteres beispielhaftes FET-Array mit einem beispielhaften integrierten Temperatursensor veranschaulicht, einschließlich eines beispielhaften Temperaturmesswiderstands, der sich ein Paar Steuer-Gates mit benachbarten FET-Zellen teilt;
    • 4B eine Querschnittsseitenansicht des in 4A veranschaulichten integrierten Temperatursensors veranschaulicht;
    • 5A ein Schaltbild für einen Teil eines beispielhaften FET-Arrays mit einem Temperaturmesswiderstand und einem nahegelegenen FET veranschaulicht, wobei das Steuer-Gate des Temperaturmesswiderstands unabhängig von den FET-Gates im Array steuerbar ist, z. B. gemäß dem veranschaulichten beispielhaften FET-Array in 3;
    • 5B einen Schaltplan für einen Teil eines beispielhaften FET-Arrays mit einem Temperaturmesswiderstand und einem nahegelegenen FET veranschaulicht, wobei das Steuer-Gate des Temperaturmesswiderstands mit einem oder mehreren FET-Gates im Array verbunden ist, z. B. gemäß dem Beispiel-FET Array, dargestellt in 4A;
    • 6A und 6B Querschnittsansichten eines beispielhaften Temperaturmesswiderstands veranschaulichen, der in ein FET-Array integriert ist, und verschiedene Dimensionen zeigen, die für den p-Wannen-Widerstand des Temperaturmesswiderstands relevant sind;
    • 7 ein Beispieldiagramm veranschaulicht, das die Beziehung zwischen der p-Wannen-Temperatur und dem p-Wannen-Widerstand für Temperaturmesswiderstände mit und ohne steuerbares Gate veranschaulicht;
    • 8 ein Diagramm veranschaulicht, das eine beispielhafte Beziehung zwischen dem p-Wannen-Schichtwiderstand und der Implantationsdosierung des dotierten p-Wannen-Bereichs eines Temperaturmesswiderstands veranschaulicht;
    • 9Aund 9B Diagramme veranschaulichen, die beispielhafte Beziehungen zwischen dem Schichtwiderstand der p-Wanne und der an einen Temperaturmesswiderstand angelegten Widerstands-Gate-Spannung veranschaulichen, und zwar für einen beispielhaften Temperaturmesswiderstand mit einem p-Wannenbereich mit einer niedrigeren Dotierstoffkonzentration (9A) und einen beispielhaften Temperaturmesswiderstand mit einem p-Wannen-Bereich mit einer höheren Dotierstoffkonzentration (9B); und
    • 10-12 Beispielverfahren für die Verwendung eines Temperatursensors veranschaulichen, um widerstandsbezogene Werte zu bestimmen, die einem leitenden Pfad eines integrierten Temperaturmesswiderstands entsprechen, und eine Temperatur basierend auf den bestimmten widerstandsbezogenen Werten zu analysieren), und basierend auf der analysierten Temperatur ein temperaturbezogenes Signals auszugeben.
  • Es versteht sich, dass die Bezugsnummer für jedes dargestellte Element, das in mehreren verschiedenen Figuren erscheint, in den mehreren Figuren die gleiche Bedeutung aufweist und dass die Erwähnung oder Erörterung eines dargestellten Elements im Kontext einer bestimmten Figur hierin auch für jede andere Figur gilt, falls vorhanden, in der dasselbe abgebildete Element veranschaulicht wird.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt einen Temperatursensor bereit, der in ein Feldeffekttransistor-Array (FET-Array), z. B. ein Leistungs-MOSFET-Array, integriert ist. Der integrierte Temperatursensor kann einen Temperaturmesswiderstand aufweisen, der einen dotierten Wannenbereich (z. B. einen p-Wannenbereich) und eine Schaltung zum Messen eines Widerstands des dotierten Wannenbereichs und zum Berechnen eine dem Transistorarray zugehörige Temperatur basierend auf dem gemessenen Widerstand aufweist. Der Widerstand des dotierten Wannenbereichs kann durch Anlegen einer ausgewählten Spannung an ein über dem dotierten Wannenbereich ausgebildetes Steuer-Gate angepasst werden, um beispielsweise die Empfindlichkeit des Temperatursensors zu erhöhen oder die Abhängigkeit des gemessenen Widerstands (und damit der berechneten Temperatur) vom EIN/AUS-Zustand des FET-Arrays zu verringern.
  • Die 2A-2C veranschaulichen eine beispielhafte integrierte Schaltungsstruktur 200 mit einem integrierten Temperatursensor 201. Insbesondere veranschaulicht 2A eine Draufsicht des integrierten Temperatursensors 201, 2B veranschaulicht eine erste laterale Querschnittsansicht des integrierten Temperatursensors 201 entlang Linie 2B-2B in 2A, und 2C veranschaulicht eine zweite Querschnittsseitenansicht des integrierten Temperatursensors 201 entlang der Linie 2C-2C in 2A. Wie weiter unten, z. B. unter Bezugnahme auf 3, erörtert wird, kann der integrierte Temperatursensor 201 integral mit einem Transistorarray, z. B. einem Leistungs-MOSFET-Array oder einem anderen FET-Array, ausgebildet sein und eine dem Transistorarray zugehörige Temperatur analysieren. Der integrierte Temperatursensor 201 wird der Einfachheit halber auch als Temperatursensor 201 bezeichnet.
  • Wie in den 2A-2C veranschaulicht, weist der beispielhafte Temperatursensor 201 einen steuerbaren Temperaturmesswiderstand 202, einen Gate-Widerstand-Gate-Treiber 250 und eine Temperaturanalyseschaltung 260 auf. Die 2A-2C veranschaulichen die physikalische Struktur des Temperaturmesswiderstands 202. Im Gegensatz dazu sind der Gate-Widerstand-Gate-Treiber 250 und die Temperaturanalyseschaltung 260 schematisch dargestellt; Gate-Widerstand-Gate-Treiber 250 und die Temperaturanalyseschaltung 260 können jeweils durch beliebige geeignete physikalische Strukturen verkörpert werden.
  • Wie in den 2A-2C veranschaulicht, weist der Temperaturmesswiderstand 202 einen sensordotierten Wannenbereich 204 (oder der Einfachheit halber den dotierten Wannenbereich 204) auf, der in einem Substrat 206 ausgebildet ist, und ein Widerstands-Gate 210, das über dem dotierten Wannenbereich 204 ausgebildet und vom dotierten Wannenbereich 204 durch ein Widerstands-Gate-Oxid 212 getrennt ist. Der dotierte Wannenbereich 204 kann auch als Widerstandskörper bezeichnet werden. Eine erste dotierte Wannenverbindung 214 und eine zweite dotierte Wannenverbindung 216 werden im dotierten Wannenbereich 204 auf gegenüberliegenden Seiten (lateral) des Widerstands-Gates 210 ausgebildet. Ein erster Sensoranschluss 220 und ein zweiter Sensoranschluss 222 werden in Kontakt mit dem dotierten Wannenbereich 204 ausgebildet. Insbesondere ist der erste Sensoranschluss 220 in Kontakt mit dem ersten dotierten Wannenanschluss 214 ausgebildet, der einen leitenden Kontakt zwischen dem ersten Sensoranschluss 220 und dem dotierten Wannenbereich 204 bereitstellt und der zweite Sensoranschluss 222 ist in Kontakt mit dem zweiten dotierten Wannenanschluss 216 ausgebildet, der einen leitenden Kontakt zwischen dem zweiten Sensoranschluss 222 und dem dotierten Wannenbereich 204 bereitstellt. Ein Widerstands-Gate-Anschluss 226 (schematisch dargestellt, außer in 2C) ist in Kontakt mit dem Widerstands-Gate 210 ausgebildet.
  • In einem Beispiel weist das Substrat 206 einen epitaktischen SiC-Bereich vom n-Typ auf, und der dotierte Wannenbereich 204 weist einen dotierten p-Wannenbereich (z. B. definiert durch eine Aluminiumimplantation) auf, der im epitaktischen SiC-Substrat 206 vom n-Typ ausgebildet ist. Die ersten und zweiten dotierten Wannenverbindungen 214, 216 können hoch dotierte p+-Bereiche aufweisen (z. B. mit einer höheren Dotierstoffkonzentration als die p-Wannenregion 204). Der erste Sensoranschluss 220, der zweite Sensoranschluss 222 und der Widerstands-Gate-Anschluss 226 können jeweils aus Aluminium oder einem anderen Metall ausgebildet sein. Das Widerstands-Gate 210 kann aus n-dotiertem Polysilizium oder alternativ aus Metall (z. B. Aluminium) ausgebildet sein, und das Widerstands-Gate-Oxid 212 kann SiO2 einschließlich eines Stickstoffdotierungsmittels aufweisen.
  • Die integrierte Schaltungsstruktur 200 kann auch einen n+-Drain-Bereich 230 aufweisen, der z. B. gesintertes Gold oder gesintertes Nickelsilizid aufweist und auf der Rückseite des Substrats 206 ausgebildet ist. In einigen Beispielen wird der integrierte Temperatursensor 201 betrieben, ohne einen vertikalen Stromfluss durch das Substrat 206 des Temperaturmesswiderstands 202 zum Drain-Bereich 230 auszulösen, z. B. durch Auswahl ausreichend niedriger Betriebsspannungen, um das Auslösen eines solchen vertikalen Stromflusses zu vermeiden.
  • In einigen Beispielen (z. B. wie in 3 und 4 veranschaulicht) ist der zweite Sensoranschluss 222 elektrisch mit einem FET-Quellenkontakt mit variabler Spannung von zumindest einem nahegelegenen FET verbunden, während in anderen Beispielen der zweite Sensoranschluss 222 mit Masse verbunden ist.
  • Darüber hinaus ist in einigen Beispielen (z. B. wie in den 2A, 2C und 3 veranschaulicht) der Widerstands-Gate-Anschluss 226 unabhängig von jedem FET-Gate im relevanten FET-Array steuerbar, während in anderen Beispielen (z. B. wie in 4, weiter unten diskutiert, veranschaulicht) der Widerstands-Gate-Anschluss 226 elektrisch mit zumindest einem FET-Gate im relevanten FET-Array verbunden ist.
  • Wie in den 2A und 2C (und in der unten diskutierten 3) veranschaulicht, ist ein Widerstands-Gate-Treiber 250 mit dem Widerstands-Gate-Anschluss 226 verbunden, um über den Widerstands-Gate-Anschluss 226 eine Widerstands-Gate-Spannung VGR an das Widerstands-Gate 210 anzulegen, was sich auf den Widerstand des darunter liegenden dotierten Wannenbereichs 204 auswirkt. Der Widerstands-Gate-Treiber 250 steuert die Widerstands-Gate-Spannung VGR unabhängig von den FET-Gate-Spannungen VGFET, die an FET-Gates im relevanten FET-Array angelegt werden. (In anderen Beispielen, z. B. dem in 4 veranschaulichten Beispiel, ist die Widerstands-Gate-Spannung VGR an die FET-Gate-Spannung VGFET gebunden, die an benachbarte FET-Gates im FET-Array angelegt wird.)
  • In einigen Beispielen, z. B. wie in 2A (und unten diskutierter 3) veranschaulicht, kann die Temperaturanalyseschaltung 260 eine Schaltung zum Auswählen der Widerstands-Gate-Spannung VGR und zur Steuerung des Widerstands-Gate-Treibers 250 durch Senden eines Steuersignals ControlvGR aufweisen, das VGR angibt, das über den Widerstands-Gate-Treiber 250 auf den Widerstands-Gate-Anschluss 226 angewendet werden soll.
  • Die Temperaturanalyseschaltung 260 kann auch Schaltungen aufweisen, um:
    1. (a) zumindest einen widerstandsbezogenen Wert zu bestimmen, der dem leitenden Pfad CP (siehe 2B) entspricht, der durch den dotierten Wannenbereich 204 verläuft;
    2. (b) eine mit dem Temperaturmesswiderstand 202 verbundene Temperatur zu analysieren (z. B. entsprechend einer Temperatur eines Transistorarrays oder eines Bereichs eines Transistorarrays, in dem der Temperaturmesswiderstand 202 integriert ist), basierend zumindest auf dem/den ermittelten widerstandsbezogenen Wert(en) entsprechend dem Widerstand des leitenden Pfades CP, der durch den dotierten Wannenbereich 204 verläuft; und
    3. (c) ein temperaturbezogenes Signals Stemp basierend auf der analysierten Temperatur auszugeben.
  • Wie hierin verwendet, kann sich ein widerstandsbezogener Wert, der dem leitenden Pfad CP entspricht (der durch den dotierten Wannenbereich 204 verläuft), auf (a) einen Wert beziehen, der einen Widerstand des leitenden Pfades CP (RCP) darstellt, oder (b) einen Wert von ein Parameter, der als Funktion von RCP variiert, zum Beispiel eine Spannung (in Volt), die dem leitenden Pfad CP zugeordnet ist (z. B. eine Differenz zwischen einer Spannung VT1 am ersten Sensoranschluss 220 und einer Spannung VT2 am zweiten Sensoranschluss 222, d. h. ein Spannungsabfall zwischen dem ersten Sensoranschluss 220 und dem zweiten Sensoranschluss 222) oder ein Strom (Ampere), der dem leitenden Pfad CP zugeordnet ist. Der Widerstand des leitenden Pfads CP (RCP) weist auf (b) einen Widerstand des dotierten Wannenbereichs 204 selbst (Rp-well) und (b) einen entsprechenden Kontaktwiderstand (Rcontact) zwischen dem dotierten Wannenbereich 204 und jedem des ersten Sensoranschlusses 220 und des zweiten Sensoranschlusses 222, wobei die Widerstandskomponenten in Reihe (d. h. additiv) angeordnet sind. In einigen Beispielen kann der Widerstand (Rp-well) des dotierten Wannenbereiches viel größer sein (z. B. um Größenordnungen) als die Kontaktwiderstände (Rcontact), derart, dass die Kontaktwiderstände eine vernachlässigbare Komponente des Widerstands RCP des leitenden Pfads darstellen.
  • Widerstandsbezogene Werte, die dem Leiterpfad CP entsprechen, können auf jede geeignete Weise unter Verwendung der Temperaturanalyseschaltung 260 gemessen oder bestimmt werden. Beispielsweise kann die Temperaturanalyseschaltung 260 Schaltungen aufweisen, um einen der folgenden beispielhaften widerstandsbezogenen Werte unter Verwendung eines der folgenden Prozesse zu bestimmen:
    • Beispiel (1): widerstandsbezogener Wert = Spannung VT1 am ersten Sensoranschluss 220. Ein beispielhafter Prozess zur Bestimmung der Spannung am ersten Sensoranschluss 220 weist auf (a) das Durchleiten eines vorgegebenen Stroms ICP (z. B. 100 Mikroampere) entlang des leitenden Pfads CP, z. B. durch Einspeisen des Stroms in den ersten Sensoranschluss 220, und (b) Messen der Spannung VT1 am ersten Sensoranschluss 220. Die Spannung VT1 kann dem Widerstand des leitenden Pfads CP in einer Situation entsprechen, in der die Spannung am zweiten Sensoranschluss 222 bekannt ist, z. B., wenn der zweite Sensoranschluss 222 geerdet ist oder auf andere Weise konstant gehalten wird.
    • Beispiel (2): widerstandsbezogener Wert = Spannungsabfall VT1 - VT2 zwischen dem ersten Sensoranschluss 220 und dem zweiten Sensoranschluss 222. Ein beispielhafter Prozess zur Bestimmung des Spannungsabfalls VT1 - VT2 weist auf (a) das Durchleiten eines vorgegebenen Stroms ICP (z. B. 100 Mikroampere) entlang des leitenden Pfads CP, z. B. durch Zuführen des Stroms zum ersten Sensoranschluss 220, (b) Messen der Spannung VT1 am ersten Sensoranschluss 220 und der Spannung VT2 am zweiten Sensoranschluss 222 und (c) Berechnen des Spannungsabfalls VT1 - VT2.
    • Beispiel (3): Widerstandsbezogener Wert = Strom ICP durch den leitenden Pfad CP. Ein beispielhafter Prozess zur Bestimmung des Stroms ICP in einer Situation, in der die Spannung am zweiten Sensoranschluss 222 bekannt ist (z. B., wenn der zweite Sensoranschluss 222 geerdet oder anderweitig konstant und bekannt ist), weist auf (a) Anlegen einer vorgegebenen Spannung VT1 am ersten Sensoranschluss 220, und (b) Messen des Stroms ICP am ersten Sensoranschluss 220. Ein beispielhafter Prozess zur Bestimmung des Stroms ICP in einer Situation, in der die Spannung am zweiten Sensoranschluss 222 variabel oder unbekannt ist (z. B., wenn der zweite Sensoranschluss 222 mit einem FET-Source-Kontakt mit variabler Spannung verbunden ist) weist auf (a) das Anlegen einer vorgegebenen Spannung VT1 an den ersten Sensoranschluss 220, das Messen der Spannung VT2 am zweiten Sensoranschluss 222 und (c) das Messen des Stroms ICP am ersten Sensoranschluss 220. In jedem Fall kann die Stromstärke ICP dem Widerstand des leitenden Pfads CP entsprechen. In einigen Beispielen wählt die Temperaturanalyseschaltung 260 einen Wert von VT1 (über das Steuersignal ControlVGR an den Widerstands-Gate-Treiber 250 signalisiert), der ausreichend niedrig ist, um keinen vertikalen Stromfluss durch die durch die integrierte Schaltungsstruktur 200 definierte p-n-Diode auszulösen. Beispielsweise kann in einer beispielhaften IC-Struktur 200, die auf einem SiC-Substrat 206 aufgebaut ist, wo die p-n-Diode durch eine Spannung über 2 V aktiviert (eingeschaltet) wird, die Temperaturanalyseschaltung 260 ein VT1 von ≤ 1V wählen.
    • Beispiel (4): widerstandsbezogener Wert Widerstand RCP, also der Widerstand über dem leitenden Pfad CP. Ein erster beispielhafter Prozess zur Bestimmung des Widerstands RCP weist auf (a) die Bestimmung der Spannung VT1 gemäß dem oben für Beispiel (1) beschriebenen Prozess; und (b) Berechnen des Widerstands RCP basierend auf der Spannung VT1 und dem Strom ICP. Ein zweiter beispielhafter Prozess zur Bestimmung des Widerstands RCP weist auf (a) Bestimmen des Spannungsabfalls VT1 - VT2 gemäß dem oben für Beispiel (2) beschriebenen Prozess; und (b) Berechnen des Widerstands RCP basierend auf dem Spannungsabfall VT1 - VT2 und dem Strom ICP. Ein dritter beispielhafter Prozess zur Bestimmung des Widerstands RCP weist auf (a) Bestimmen des Stroms ICP gemäß dem oben für Beispiel (3) beschriebenen Prozess; und (b) Berechnen des Widerstands RCP basierend auf dem Strom ICP und der Spannung VT1 (wobei VT2 konstant und bekannt ist) oder dem Spannungsabfall VT1 - VT2 (wobei VT2 variabel oder unbekannt ist).
  • Wie oben erwähnt, hängt der Widerstand RCP von der Temperatur des Widerstands 202 ab, insbesondere von der Temperatur des dotierten Wannenbereichs 204, durch den der leitende Pfad CP verläuft. Somit ist jeder oben diskutierte widerstandsbezogene Wert auch temperaturabhängig. In einigen Beispielen weist die Temperaturanalyseschaltung 260 eine Schaltung zum Analysieren einer Widerstandstemperatur auf, die dem Widerstand 202 zugeordnet ist, basierend auf einem oder mehreren dieser temperaturabhängigen widerstandsbezogenen Werte, z. B. einem oder mehreren der beispielhaften widerstandsbezogenen Werte, die oben in den Beispielen (1)-(4) diskutiert wurden. Die Widerstandstemperatur kann einer bestimmten interessierenden Temperatur entsprechen oder diese repräsentieren, beispielsweise einer Betriebstemperatur eines oder mehrerer FETs in der Nähe des Temperaturmesswiderstands 202 oder einer Temperatur an einer bestimmten Stelle oder einem bestimmten Bereich des relevanten Chips oder der elektronischen Vorrichtung. Beispielsweise kann festgestellt werden (z. B. durch Modellierung oder Testmessungen), dass die Temperatur von Interesse der Temperatur des Temperaturmesswiderstands 202 hinreichend ähnlich ist, um die Temperatur des Temperaturmesswiderstands 202 als wirksamen Proxy für die Analyse der Temperatur von Interesse zu betrachten, zum Beispiel die Feststellung, ob die Temperatur von Interesse einen definierten unsicheren oder gefährlichen Temperaturschwellenwert überschritten hat.
  • Wie hierin verwendet, kann das Analysieren einer Temperatur aufweisen: (a) tatsächliches Berechnen eines Widerstandstemperaturwerts oder (b) Analysieren zumindest eines temperaturabhängigen widerstandsbezogenen Werts als Proxy für die Widerstandstemperatur (z. B. einen oder mehrere der Beispiele der widerstandsbezogenen Werte die oben in den Beispielen (1)-(4) besprochen wurden), beispielsweise durch Vergleichen zumindest eines temperaturabhängigen widerstandsbezogenen Werts mit einem entsprechenden Schwellenwert, der einem definierten Temperaturzustand entspricht (z. B. einem definierten Überhitzungszustand).
  • Wie oben erwähnt, kann die Temperaturanalyseschaltung 260 die Widerstands-Gate-Spannung VGR steuern (durch Steuerung des Widerstands-Gate-Treibers 250, der an den Gate-Anschluss 226 angeschlossen ist), um die Leistung des Temperatursensors 201 zu verbessern. Beispielsweise kann die Temperaturanalyseschaltung 260 VGR zu einem oder mehreren der folgenden Zwecke anwenden und steuern:
    • (1) Die Temperaturanalyseschaltung 260 kann die Gate-Spannung VGR selektiv steuern, um den absoluten Widerstand des dotierten Wannenbereichs 204 zu erhöhen und somit den absoluten Widerstand des leitenden Pfads CP zu erhöhen, der durch den dotierten (hierin als Widerstand des leitenden Pfads oder RCP bezeichnet). Die Verwendung der Gate-Spannung VGR zur Erhöhung des Leiterbahnwiderstands RCP ermöglicht die Messung von RCP mit einem niedrigeren Messstrom (ICP) für eine gegebene Messspannung (VT1), z. B. im Vergleich zu einem Temperaturmesswiderstand ohne Steuer-Gate nach dem Stand der Technik. Durch die Bereitstellung eines Widerstands-Gates 210 zur Erhöhung des Widerstands RCP des leitenden Pfads (durch Anlegen einer Gate-Spannung VGR) kann der Temperaturmesswiderstand 202 außerdem mit einer verringerten Größe des dotierten Wannenbereichs 204 in zumindest einer Richtung (z. B. die Länge in y-Richtung) ausgebildet werden, um dadurch die für den Temperaturmesswiderstand 202 benötigte Layoutfläche zu reduzieren, z. B. im Vergleich zu einem Temperaturmesswiderstand nach dem Stand der Technik ohne Steuer-Gate. In einigen Beispielen wird die Gate-Spannung VGR im EIN-Zustand der FETs angelegt, jedoch nicht im AUS-Zustand der FETs. Das Merkmal der Steuerung der Gate-Spannung VGR zur Erhöhung des RCP des dotierten Wannenbereichs 204 wird nachstehend unter Bezugnahme auf Tabelle 1 ausführlicher erörtert.
    • (2) Da die Gate-Spannung VGR unabhängig von der FET-Gate-Spannung VGFET steuerbar ist, kann die Temperaturanalyseschaltung 260 die Gate-Spannung VGR selektiv als Funktion des FET-Zustands (z. B. EIN- vs. AUS-Zustand) steuern, um die Abhängigkeit vom p-Wannen-Widerstand (RCP) im aktuellen FET-Zustand zu verringern. Insbesondere kann die Gate-Spannung VGR basierend auf dem FET-Zustand gesteuert werden, um die Auswirkung der Drain-Vorspannung auf den Temperaturmesswiderstand 202 zu reduzieren, indem die Verarmung des Widerstands-Gates 210 genutzt wird. Das Merkmal des Steuerns der Gate-Spannung VGR zur Verringerung der Abhängigkeit von RCP vom FET-Zustand wird weiter unten unter Bezugnahme auf Tabelle 2 ausführlicher erörtert.
    • (3) Die Temperaturanalyseschaltung 260 kann die Gate-Spannung VGR steuern, um den Temperaturkoeffizienten des Widerstands (TCR) des Temperaturmesswiderstands 202 zu beeinflussen. Beispielsweise kann die Temperaturanalyseschaltung 260 VGR erhöhen, was den p-Wannen-Widerstand (RCP) erhöht, was wiederum den TCR des Widerstands 202 erhöht.
  • Beispielhafte Verfahren zur Verwendung eines Temperatursensors (z. B. Temperatursensor 201) zur Bestimmung widerstandsbezogener Werte, die einem leitenden Pfad CP eines Temperaturmesswiderstands (z. B. Temperaturmesswiderstand 202) entsprechen, Analysieren einer Temperatur basierend auf dem ermittelten widerstandsbezogenen Werten und die Ausgabe eines temperaturbezogenen Signals Stemp basierend auf der analysierten Temperatur werden nachstehend unter Bezugnahme auf die 10-12 erläutert.
  • 3 ist eine Draufsicht eines Teils eines MOSFET-Arrays 300, einschließlich des beispielhaften Temperatursensors 201 aus den 2A-2C, der gemäß einem Beispiel in das MOSFET-Array 300 integriert ist. Wie in den 2A-2C sind der Gate-Widerstand-Gate-Treiber 250 und die Temperaturanalyseschaltung 260 in 3 schematisch dargestellt.
  • Wie in 3 veranschaulicht, weist das MOSFET-Array 300 ein Array von FET-Zellen 302 auf, das durch eine Anzahl von FET-Gates 310 definiert wird, die über jeweiligen FET-dotierten Wannenbereichen 304 ausgebildet sind, die in einem Substrat 206 (z. B. einem epitaktischen SiC-Substrat vom n-Typ) ausgebildet sind, mit einem FET-Source-Kontakt 306, der auf jedem dotierten Wannenbereich 304 zwischen einem benachbarten Paar von FET-Gates 310 ausgebildet ist. Ein JFET-Kanal 316 ist zwischen jedem benachbarten Paar von FET-dotierten Wannenbereichen 304 definiert. FET-Gates 310 können aus Polysilizium oder Metall (z. B. Aluminium) ausgebildet sein und können von den darunter liegenden FET-dotierten Wannenbereichen 304 durch ein FET-Gate-Oxid 312, z. B. SiO2, das einen Stickstoffdotierstoff enthält, getrennt sein. Die FET-Source-Kontakte 306 können aus Aluminium oder einem anderen Metall bestehen. Eine Gate-Spannung VGFET kann durch entsprechende Gate-Treiber (nicht veranschaulicht) selektiv an die FET-Gates 310 angelegt werden, und eine Source-Spannung VSFET kann durch entsprechende Source-Treiber (nicht veranschaulicht) selektiv an die FET-Source-Kontakte 306 angelegt werden.
  • Der Temperaturmesswiderstand 202 von Temperatursensor 201 ist in das MOSFET-Array 300 integriert. Insbesondere werden verschiedene Strukturen des Temperaturmesswiderstands 202 in den gleichen Schichten und/oder gleichzeitig mit verschiedenen Strukturen der FET-Zellen 302 ausgebildet. Beispielsweise wird der dotierte Wannenbereich 204 des Temperaturmesswiderstands 202 im selben Substrat 206 wie die mit FET dotierten Wannenbereiche 304 (z. B. p-Kanäle) der FET-Zellen 302 ausgebildet und kann gleichzeitig mit den dotierten Wannenbereichen 304 ausgebildet werden, d. h. unter Verwendung des gleichen Dotierstoffs und Dotierungsprozesses. Als weiteres Beispiel können das Widerstands-Gate 210 und das Widerstands-Gate-Oxid 212 in denselben Schichten (und somit aus denselben Materialien) wie die FET-Gates 310 bzw. das FET-Gate-Oxid 312 ausgebildet werden.
  • Da sich der dotierte Wannenbereich 204 in einigen Beispielen physisch von den FET-dotierten Wannenbereichen 304 der FETs 302 im Array 300 unterscheidet (wie in 3 veranschaulicht), kann der dotierte Wannenbereich 204 des Temperaturmesswiderstands 202 mit eine niedrigeren Dotierstoffkonzentration als die FET-dotierten Wannenbereiche 304 ausgebildet werden. Dies kann zu einer verbesserten Leistung des Temperatursensors 201 führen, z. B. wie unten unter Bezugnahme auf die 8 und 9A-9B erläutert.
  • Als weiteres Beispiel können die ersten und zweiten Sensoranschlüsse 220, 222 und der Widerstands-Gate-Anschluss 226 des Temperaturmesswiderstands 202 in derselben Schicht (und somit aus demselben Material, z. B. Aluminium) wie die FET-Source-Kontakte 306 ausgebildet sein. In dem in 3 veranschaulichten Beispiel ist der zweite Sensoranschluss 222 als physische Erweiterung eines bestimmten FET-Source-Kontakts 306 ausgebildet, der bei 306a veranschaulicht ist, sodass die Spannung VT2 des zweiten Sensoranschlusses an die Spannung VSFET des FET-Source-Kontakts 306a gebunden ist. Im Gegensatz dazu kann die an das Widerstands-Gate 210 angelegte Widerstands-Gate-Spannung VGR unabhängig von der an jedes FET-Gate 310 angelegten Gate-Spannung VGFET gesteuert werden, da sich das Widerstands-Gate 210 physikalisch von den FET-Gates 310 unterscheidet. Insbesondere die Temperaturanalyseschaltung 260 steuert den Treiber 250 (unter Verwendung des Steuersignals Control VGR), um eine vorgegebene Widerstands-Gate-Spannung VGR an das Widerstands-Gate 210 anzulegen. (In anderen Beispielen, z. B. wie in den unten diskutierten 4A-4B veranschaulicht, ist die Widerstands-Gate-Spannung VGR an die Gate-Spannung VGFET benachbarter FET-Gates gebunden).
  • 4A ist eine Draufsicht eines Teils eines MOSFET-Arrays 400, einschließlich eines beispielhaften Temperatursensors 401, der in das MOSFET-Array 400 integriert ist, gemäß einem weiteren Beispiel. Der Temperatursensor 401 weist einen Temperaturmesswiderstand 402 und eine Temperaturanalyseschaltung 460 auf, die ein Spannungssignal SignalVGFET von einem FET-Gate-Treiber 450 empfängt. Die Temperaturanalyseschaltung 460 und der FET-Gate-Treiber 450 sind schematisch in 4A dargestellt.
  • 4B ist eine Querschnittsansicht des Temperaturmesswiderstands 402 entlang der in 4A veranschaulichten schlangenförmigen Schnittlinie 4B-4B.
  • Wie in den 4A und 4B veranschaulicht, weist der Temperaturmesswiderstand 402 auf (a) ein Widerstands-Gate 410a/410b, das über einem dotierten Wannenbereich 404 des Sensors (oder der Einfachheit halber dem dotierten Wannenbereich 404) ausgebildet und von dem dotierten Wannenbereich 404 durch ein Gate-Oxid 412 getrennt ist, (b) einen ersten Sensoranschluss 220, der durch eine erste dotierte Wannenverbindung 214 mit der dotierten Wannenregion 404 verbunden ist, und (c) einen zweiten Sensoranschluss 222, der durch eine zweite dotierte Wannenverbindung 216 mit der dotierten Wannenregion 404 verbunden ist.
  • Das Widerstands-Gate 410 weist auf (a) einen ersten Widerstands-Gate-Bereich 410a, der durch eine physische Erweiterung eines ersten FET-Gates 310a definiert ist, und (b) einen zweiten Widerstands-Gate-Bereich 410b, der durch eine physische Erweiterung eines zweiten FET-Gates 310b definiert ist. Somit ist die Widerstands-Gate-Spannung VGR an die Gate-Spannung VGFET gebunden, die an die FET-Gates 310a und 310b angelegt wird (durch den FET-Gate-Treiber 450). Darüber hinaus ist der zweite Sensoranschluss 222 wie der oben besprochene Temperaturmesswiderstand 202 als physische Erweiterung eines bestimmten FET-Source-Kontakts 306 ausgebildet, der bei 306a veranschaulicht ist, sodass die Spannung VT2 des zweiten Sensoranschlusses an die Spannung VSFET von FET-Source-Kontakt 306a gebunden ist.
  • Somit ähnelt der Temperatursensor 401 im Allgemeinen dem Temperatursensor 201, der oben unter Bezugnahme auf die 2Abis 2C und 3 erläutert wurde, mit dem wesentlichen Unterschied, dass das Widerstands-Gate 410 des steuerbaren Temperaturmesswiderstands 402 durch entsprechende Verlängerungen eines Paares benachbarter FET-Gates 310a und 3 10b definiert ist (die zwei parallele Widerstände entlang dem leitenden Pfaden CPa und CPb definieren, wie unten erläutert), so dass die Widerstands-Gate-Spannung VGR an die Gate-Spannung VGFET der FET-Gates 310a und 310b gebunden ist im Gegensatz zum Temperatursensor 201, bei dem die Widerstands-Gate-Spannung VGR unabhängig von den FET-Gates 310 im FET-Array 300 steuerbar ist.
  • Wie in 4A veranschaulicht, weist der dotierte Wannenbereich 404 auf (a) einen ersten dotierten Wannenbereich 404a, der unter dem ersten Widerstands-Gate-Bereich 410a ausgerichtet ist, einen zweiten dotierten Wannenbereich 404b, der unter dem zweiten Widerstands-Gate-Bereich 410b ausgerichtet ist, und eine erste dotierte Wannenverbindung 214, die sich unter dem ersten Sensoranschluss 220 befindet, und eine zweite dotierte Wannenverbindung 216, die sich unter dem zweiten Sensoranschluss 222 befindet. Wie oben besprochen stellt die erste dotierte Wannenverbindung 214 einen leitenden Kontakt zwischen dem ersten Sensoranschluss 220 und dem dotierten Wannenbereich 404 bereit und die zweite dotierte Wannenverbindung 216 stellt einen leitenden Kontakt zwischen dem zweiten Sensoranschluss 222 und dem dotierten Wannenbereich 404 bereit.
  • Wie veranschaulicht, ist der dotierte Wannenbereich 404 physisch von den benachbarten FET-dotierten Wannenbereichen 304 getrennt. In einigen Beispielen kann der dotierte Wannenbereich 404 mit der gleichen Dotierstoffkonzentration wie die FET-dotierten Wannenbereiche 304 ausgebildet werden; beispielsweise können der dotierte Wannenbereich 404 und die FET-dotierten Wannenbereiche 304 gleichzeitig dotiert werden. In anderen Beispielen kann der dotierte Wannenbereich 404 mit einer anderen Dotierstoffkonzentration (z. B. einer höheren oder niedrigeren Dotierstoffkonzentration) als die FET-dotierten Wannenbereiche 304 ausgebildet werden, z. B. durch Ausbildung des dotierten Wannenbereichs 404 in einem Schritt getrennt von den FET-dotierten Wannenbereichen 304. Beispielsweise kann in einigen Beispielen der dotierte Wannenbereich 404 mit einer niedrigeren Dotierstoffkonzentration als die mit FET dotierten Wannenbereiche 304 ausgebildet werden, um einen höheren Schichtwiderstand des dotierten Wannenbereichs 404 bereitzustellen, was eine verbesserte Temperaturerfassung ermöglichen kann.
  • Im dargestellten Beispiel sind der erste und der zweite dotierte Wannenbereich 404a und 404b durch einen undotierten Bereich 420 des Substrats 206 voneinander getrennt, wodurch ein ringförmiger dotierter Wannenbereich 404 definiert wird, wie in der Draufsicht in 4A dargestellt. In einem anderen Beispiel (nicht veranschaulicht) kann der dotierte Wannenbereich 404 in der Draufsicht mit einer rechteckigen Form ausgebildet sein, d. h. wobei der in 4A veranschaulichte undotierte Bereich 420 im dotierten Wannenbereich 404 enthalten ist.
  • Wie in 4A veranschaulicht, definiert der ringförmige dotierte Wannenbereich 404 einen leitenden Pfad, der (a) eine erste leitende Pfadkomponente CPa aufweist, die durch den ersten dotierten Wannenbereich 404a verläuft, und (b) eine zweite leitende Pfadkomponente CPb, die durch den zweiten dotierten Wannenbereich 404b verläuft, wobei die ersten und zweiten leitfähigen Pfadkomponenten CPa und CPb elektrisch parallele Pfade definieren. Die Querschnittsansicht von 4B veranschaulicht die erste leitfähige Pfadkomponente CPa, die durch den ersten dotierten Wannenbereich 404a verläuft und über dotierte Wannenverbindungen 214 bzw. 216 mit den ersten und zweiten Sensoranschlüssen 220 und 220 verbunden ist.
  • Im Gegensatz zu dem oben in Bezug auf die 2A bis 2C (und 3) erläuterten beispielhaften Temperatursensor 201, bei dem die Temperaturanalyseschaltung 260 die Widerstands-Gate-Spannung VGR unabhängig von der FET-Gate-Spannung VGFET steuert, wird die Widerstands-Gate-Spannung VGR des Temperaturmesswiderstands durch (ist gleich) der FET-Gate-Spannung VGFET gesteuert.
  • Obwohl sie nicht unabhängig von der FET-Gate-Spannung VGFET steuerbar ist, erhöht die Widerstands-Gate-Spannung VGR (die während des FET-EIN-Zustands angelegt wird) den absoluten Widerstand des dotierten Wannenbereichs 404 und somit den jeweiligen Widerstand RCP der leitenden Pfaden CPa und CPb, die sich durch die dotierten Wannenbereiche 404a bzw. 404b erstrecken. Die Verwendung der Gate-Spannung VGR zur Erhöhung Widerstands RCP des leitenden Pfads ermöglicht die Messung von RCP mit einem niedrigeren Messstrom (ICP) für eine gegebene Messspannung (VT1), z. B. im Vergleich zu einem Temperaturmesswiderstand nach dem Stand der Technik ohne Steuer-Gate. Durch die Bereitstellung des Widerstands-Gates 410 zum Erhöhen des Widerstands RCP des leitenden Pfads kann der Temperaturmesswiderstand 402 außerdem mit einer verringerten Größe des dotierten Wannenbereichs 404 in zumindest einer Richtung (z. B. Länge in y-Richtung) ausgebildet werden, um dadurch eine Reduktion der für den Temperaturmesswiderstand 402 benötigte Layoutfläche zu erreichen, z. B. im Vergleich zu einem Temperaturmesswiderstand nach dem Stand der Technik, der kein Steuer-Gate aufweist. Ein Beispielszenario zur Veranschaulichung dieser Funktion wird unten unter Bezugnahme auf Tabelle 1 erläutert.
  • Die 5A und 5B veranschaulichen Schaltpläne, die Teilen von zwei beispielhaften MOSFET-Arrays entsprechen. 5A veranschaulicht zunächst einen Schaltplan für einen Teil eines beispielhaften MOSFET-Arrays mit einem Temperaturmesswiderstand und einem nahegelegenen FET, wobei das Widerstands-Gate des Temperaturmesswiderstands unabhängig von den FET-Gates im Array steuerbar ist, beispielsweise wie in dem in 3 veranschaulichten beispielhaften MOSFET-Array 300 bereitgestellt. Somit kann die Widerstands-Gate-Spannung VGR unabhängig von der FET-Gate-Spannung VGFET gesteuert werden. Der dotierte Wannenbereich des Temperaturmesswiderstands kann sich von den FET-dotierten Wannenbereichen unterscheiden, z. B. wie im Beispiel-MOSFET-Array 300 in 3 veranschaulicht. Daher können die Abmessungen (z. B. Breite und Länge) des mit Widerstand dotierten Wannenbereichs von den entsprechenden Abmessungen der mit FET dotierten Wannenbereiche im Array abweichen.
  • Wie in 5A dargestellt, ist die Spannung VT2 am zweiten Sensoranschluss T2 gleich der FET-Source-Spannung VSFET, da der zweite Sensoranschluss als physische Verlängerung der FET-Source-Leitung ausgebildet ist. Um eine beispielhafte Temperaturmessung durchzuführen, kann ein Strom ICP an den ersten Sensoranschluss VT1 angelegt werden, die resultierende Spannung VT1 kann gemessen werden, um einen Spannungsabfall zwischen VT1 und VT2 zu bestimmen, wobei VT2 ein bekannter Wert ist, dargestellt als Masse, der Widerstand RCP kann basierend auf dem Strom ICP und dem Spannungsabfall VT1 - VT2 berechnet werden, und eine Temperatur kann dann basierend auf dem berechneten Widerstand RCP bestimmt werden.
  • Als Nächstes veranschaulicht 5B einen Schaltplan für einen Teil eines beispielhaften MOSFET-Arrays mit einem Temperaturmesswiderstand und einem nahegelegenen FET gemäß einem anderen Beispiel. Die in 5B veranschaulichte Beispielkonfiguration ähnelt der in 5A veranschaulichten Konfiguration, mit der Ausnahme, dass das Widerstands-Gate des Temperaturmesswiderstands in 5B mit FET-Gates im Array verbunden ist, wie es beispielsweise im in 4A veranschaulichten Beispiel-MOSFET-Array 400 vorgesehen ist. Somit ist die Widerstands-Gate-Spannung VGR gleich der FET-Gate-Spannung VGFET. Der mit Widerstand dotierte Wannenbereich kann sich zwischen einem Paar FET-p-Kanälen auf gegenüberliegenden Seiten des mit Widerstand dotierten Wannenbereichs (in der in 4A veranschaulichten x-Achsenrichtung) befinden, und somit kann die Breite des mit Widerstand dotierten Wannenbereichs (in B. in Richtung der x-Achse) durch den Abstand zwischen dem Paar FET-dotierter Wannenbereiche (z. B. p-Kanäle) definiert oder begrenzt werden.
  • Ähnlich wie bei der in 5A veranschaulichten Beispielkonfiguration ist die Spannung VT2 am zweiten Sensoranschluss T2 gleich der FET-Source-Spannung VSFET. Ebenfalls ähnlich zur Beispielkonfiguration von 5A kann eine beispielhafte Temperaturmessung durchgeführt werden, indem ein Strom ICP an den ersten Sensoranschluss VT1 angelegt und die resultierende Spannung VT1 gemessen wird, um einen Spannungsabfall VT1 - VT2 zu bestimmen, wobei VT2 ein bekannter Wert ist, dargestellt als Masse, RCP basierend auf dem Strom ICP und dem Spannungsabfall VT1 - VT2 berechnet und eine Temperatur basierend auf dem berechneten Widerstand RCP bestimmt wird.
  • Die 6Aund 6B veranschaulichen Querschnittsansichten eines beispielhaften Temperaturmesswiderstands, der in ein FET-Array integriert ist, z. B. den oben diskutierten beispielhaften Widerstand 302 oder 402. Der Widerstand des dotierten p-Wannen-Bereichs (RCP), der den Widerstand des Temperaturmesswiderstands darstellt, wird durch die folgende Gleichung bestimmt: R CP = R sheet_p − well * L p − well / ( W p − well * ( T p − well − d1 − d2 ) ) + R contact
    Figure DE112022003359T5_0001
    wobei Rsheet_p-well den p-Wannen-Schichtwiderstand repräsentiert (gesteuert durch die Dotierungskonzentration);
    d1 den Verarmungsbereich der Widerstands-Gate-Spannung VGR darstellt (d. h. den Bereich, in dem freie Ladung „verarmt“ ist);
    d2 den Verarmungsbereich der Drain-Spannung VD darstellt;
    Lp-well, Wp-well und Tp-well die Länge, Breite und Dicke der dotierten p-Wanne repräsentieren, wie in den 6A-6B dargestellt; und
    Rcontact die Summe aus (a) dem Kontaktwiderstand zwischen dem dotierten p-Wannenbereich und dem ersten Sensoranschluss T1 und (b) dem Kontaktwiderstand zwischen dem dotierten p-Wannenbereich und dem zweiten Sensoranschluss T2 repräsentiert. Rcontact kann einen vernachlässigbaren Bestandteil von RCP darstellen.
  • Gemäß Gleichung (1) ist der Widerstand RCP von den Verarmungsbereichen d1 und d2 abhängig; Insbesondere steigt RCP mit zunehmendem d1 oder d2. Der Verarmungsbereich d1 wird durch die Widerstands-Gate-Spannung VGR gesteuert, die abhängig von der jeweiligen Integration des Temperaturmesswiderstands im FET-Array unabhängig von der FET-Gate-Spannung VGFET steuerbar oder an diese gebunden sein kann. Der Verarmungsbereich d1 ist proportional zur Quadratwurzel von VGR. Der Verarmungsbereich d2 wird durch die Drain-Spannung VD gesteuert, die sowohl im EIN- als auch im AUS-Zustand des FET angelegt wird, jedoch nicht im Standby-Zustand (d. h. im ausgeschalteten Zustand) des FET.
  • Wie oben erläutert, kann die Widerstands-Gate-Spannung VGR selektiv gesteuert werden, um den Betrieb eines integrierten Temperatursensors zu verbessern, der einen Widerstand mit einem steuerbaren Gate aufweist, wie hierin offenbart (z. B. die oben erläuterten Temperatursensoren 201 und 401). Beispielsweise kann, wie oben erläutert, eine Widerstands-Gate-Spannung VGR an das Widerstands-Gate angelegt werden, um den absoluten p-Wannen-Widerstand RCP zu erhöhen, was die Widerstandserfassung verbessern kann (z. B., indem ein reduzierter Strom ICP für eine gegebene Erfassungsspannung VT1 ermöglicht wird).
  • Tabelle 1 veranschaulicht die Funktionsweise des beispielhaften Temperaturmesswiderstands 202 einschließlich Widerstands-Gate 210 (siehe 2A-2C und 3) oder des beispielhaften Temperaturmesswiderstands 402 einschließlich Widerstands-Gate 410 (siehe 4A-4B) im Vergleich zu einem herkömmlichen Temperaturmesswiderstand ohne Steuer-Gate. Insbesondere veranschaulicht Tabelle 1, wie das Vorspannen des Widerstands-Gates 210 oder 410 mit einer Gate-Spannung VGR im EIN-Zustand des FET („FET-ON“-Zustand), der als VGR_FET_ON bezeichnet wird, den gemessenen Widerstandswert (RCP_FET_ON) der Widerstands-p-Wanne im Vergleich zum p-Wannen-Widerstand eines herkömmlichen Temperaturmesswiderstands ohne Steuer-Gate (Rno_gate) erhöht. Diese Erhöhung von RCP_FET_ON kann (a) einen reduzierten Messstrom für eine gegebene Messspannung ermöglichen, die an den ersten Sensoranschluss 220 (des Temperaturmesswiderstands 202) oder den ersten Sensoranschluss 220 (des Temperaturmesswiderstands 402) angelegt wird, und/oder (b) eine verringerte Länge der Widerstands-p-Wanne (in der in den 2A-4B veranschaulichten y-Achsenrichtung), wodurch die erforderliche Fläche für den jeweiligen Temperaturmesswiderstand 202 oder 402 in der relevanten IC-Struktur im Vergleich zum Stand der Technik verringert wird. Tabelle 1 - Verwendung von VGR zur Erhöhung des RCP eines Temperaturmesswiderstands mit Steuer-Gate im Vergleich zu einem herkömmlichen Temperaturmesswiderstand ohne Steuer-Gate.
    Temperaturerfassung Widerstandsdesign FET-Zustand Vorspannungsbedingungen d1 d2 RCP
    Temperaturerfassung Widerstand ohne Widerstands-Gate EIN VGFET und VD > 0V (spezifizierte Spannungen für beide) d1->0 d2->0 Rno_gate
    Temperaturerfassung Widerstand einschließlich Widerstandssteuergate (z. B. Temperaturmesswiderstand 202 oder 402) EIN VGFET, VD und VGR_FET_ON >0 (spezifizierte Spannungen für beide) d1>0 d2->0 RCP_FET_ON > Rno_gate
  • 7 veranschaulicht ein Beispieldiagramm 700, das die Beziehung zwischen p-Wannen-Temperatur und p-Wannen-Widerstand eines Temperaturmesswiderstands veranschaulicht, für Temperaturmesswiderstände mit und ohne steuerbares Gate. Eine erste Kurve 702 veranschaulicht eine beispielhafte Temperatur-Widerstands-Kurve für einen herkömmlichen Temperaturmesswiderstand ohne Steuer-Gate. Unter Bezugnahme auf Tabelle 1 veranschaulicht Kurve 702 beispielsweise die Auswirkung der Temperatur auf den Widerstand Rno_gate, der in der oberen Zeile von Tabelle 1 angegeben ist. Eine zweite Kurve 704 veranschaulicht eine beispielhafte Temperatur-Widerstands-Kurve für einen Temperaturmesswiderstand einschließlich eines Steuer-Gates entsprechend den Beispielen der vorliegenden Offenbarung, z. B. Temperaturmesswiderstand 202 einschließlich Widerstands-Gate 210 oder Temperaturmesswiderstand 402 einschließlich Widerstands-Gate 410. Mit Bezug auf Tabelle 1 veranschaulicht Kurve 704 beispielsweise die Auswirkung der Temperatur auf den Widerstand RCP_FET_ON, der in der unteren Zeile von Tabelle 1 angegeben ist. Wie gezeigt, ist der durch den Temperaturmesswiderstand einschließlich seines Widerstands-Gate (z. B. Temperaturmesswiderstand 202 oder 402) gegebene Widerstand RCP FET_ON für jede gegebene Temperatur höher als der Widerstand Rno_gate. Dies kann die Leistung des jeweiligen Temperatursensors verbessern, einschließlich eines solchen Temperaturmesswiderstands, z. B. des oben diskutierten beispielhaften Temperatursensors 201 oder 401. Es ist zu beachten, dass die zweite Kurve 704 eine höhere Steigung aufweist als die erste Kurve 702, da die Hinzufügung des Widerstands-Gates 210, 410 den TCR des Temperaturmesswiderstands 202 bzw. 402 erhöht.
  • Darüber hinaus kann, wie oben erläutert, für den beispielhaften Temperaturmesswiderstand 202 - bei dem die Gate-Spannung VGR unabhängig von der jeweiligen FET-Gate-Spannung VGFET steuerbar ist - die Widerstands-Gate-Spannung VGR selektiv als Funktion des aktuellen FET-Zustands gesteuert werden (z. B., ON oder OFF), um die Abhängigkeit von RCP vom aktuellen FET-Zustand zu verringern. Beispielsweise kann die Temperaturanalyseschaltung 260 eine erste vorgegebene Widerstands-Gate-Spannung VGR_FET ON im EIN-Zustand des FET („FET-ON“-Zustand) und eine andere zweite vorgegebene Widerstands-Gate-Spannung VGR FET_OFF im AUS-Zustand des FET („FET-OFF“-Zustand) anlegen, wobei die Differenz zwischen VGR_FETON und VGR_FET_OFF eine Differenz zwischen dem gemessenen p-Wannen-Widerstand des Widerstands 202 im FET-ON-Zustand (RCPFET_ON) und dem FET-OFF-Zustand (RCP_FET_OFF) reduziert oder minimiert.
  • Tabelle 2 veranschaulicht den Betrieb des beispielhaften Temperaturmesswiderstands 202, wobei die Gate-Spannung VGR unabhängig von der FET-Gate-Spannung VGFET steuerbar ist. Insbesondere veranschaulicht Tabelle 2 ein Beispiel, in dem die Temperaturanalyseschaltung 260 eine positive Widerstands-Gate-Spannung VGR im FET-ON-Zustand anlegt (VGR_FET_ON > 0), aber nicht im OFF-Zustand des FET (VGR_FET_OFF = 0). Tabelle 2 - Verwendung von VGR zur Reduzierung der Abhängigkeit des gemessenen Widerstands vom FET-Zustand in einem Temperaturmesswiderstand mit einem vom FET-Steuer-Gate unabhängigen Steuer-Gate.
    FET-Zustand Vorspannungsbedingungen d1 d2 RCP
    Standby VD = VGR = 0V d1~0 d2~0 RCP_FET_Standby
    OFF VGFET = VGR FET_OFF = 0V VD > 0V (spezifizierte Drain-Spannung) d1~0 d2>0 RCP_FET_OFF > RCP_FETStandby
    ON VGFET, VD und VGR_FET_ON > 0V (spezifizierte Spannungen für alle) d1~0 d2~0 RCP_FET_ON ~ RCP_ET_OFF
  • Wie in Tabelle 2 veranschaulicht, wird im FET-OFF-Zustand die FET-Drain-Spannung (V0) angelegt, während VGR und VGFET auf Massepotential gehalten werden (d. h. VGR_FET_OFF = VGFET = 0V) und der resultierende p-Wannen-Widerstand des Widerstands (RCP_FET OFF) ist größer als der p-Wannen-Widerstand des Widerstands im FET-Standby-Zustand (d. h. ausgeschaltet) (RCP_FET_standby).
  • Wie aus Tabelle 2 weiter hervorgeht, wird im FET-ON-Zustand eine FET-Gate-Spannung (VGFET) mit einem angegebenen FET-Ansteuerpotential angelegt, die den FET in seinen leitenden Zustand schaltet. Darüber hinaus wird eine spezifizierte Widerstands-Gate-Spannung VGR an das Widerstands-Gate 210 angelegt (d. h. VGR_FET_ON > 0), was den resultierenden p-Wannen-Widerstand RCP_FET_ON des Widerstands im Vergleich dazu näher an den FET-OFF-Zustand des p-Wannen-Widerstands RCP_FET_OFF bringt im Vergleich zum Anlegen einer Widerstands-Gate-Spannung (d. h. VGR_FET_ON = 0) und im Vergleich zu einem herkömmlichen Temperaturmesswiderstand, der kein Widerstands-Gate aufweist. Insbesondere kann die angelegte VGR _FET_ON einen Nettoverarmungsbereich (d1 + d2) im FET-ON-Zustand bereitstellen, der sich dem Nettoverarmungsbereich (d1 + d2) im FET-OFF-Zustand annähert, um dadurch Unterschiede im absoluten Widerstandswert zwischen den verschiedenen Zuständen des FET-Betriebs zu verringern.
  • In einigen Beispielen ist VGR_FET_OFF Null, während VGR_FET_ON eine Spannung ungleich Null ist, z. B. im Bereich 2 V-10 V In anderen Beispielen sind VGR_OFF und VGR_ON unterschiedliche Spannungen ungleich Null. Beispielsweise kann VGR_FET_OFF auf eine erste Spannung ungleich Null eingestellt werden, während VGR_FET_ON auf eine zweite Spannung gleich VGR FET_OFF plus einer Differenzspannung im Bereich von 2 V-10 V eingestellt wird.
  • In einigen Beispielen kann der Wert von VGR_FET_ON so ausgewählt werden, dass sich RCP_FET_ON von RCP_FET_OFF um weniger als 15 %, oder weniger als 10 % oder weniger als 5 %, abhängig vom jeweiligen Beispiel, unterscheidet. In einigen Beispielen kann der ausgewählte Wert von VGR_FET_ON, der ein solches Ergebnis bereitstellt, durch einen Kalibrierungsprozess bestimmt werden, der während des Wafertests durchgeführt wird.
  • Darüber hinaus kann für eine Gruppe von Temperaturmesswiderständen 202, beispielsweise auf demselben Wafer oder über mehrere Wafer hinweg, die Gate-Spannung VGR jedes Temperaturmesswiderstands 202 abgestimmt werden, um herstellungsbedingte Schwankungen im p-Wannen-Widerstand (RCP) über die verschiedenen Temperaturmesswiderstände 202 zu reduzieren. Zum Beispiel können prozessbedingte Variationen bei der P-Wannen-Ionenimplantation, z. B. Variationen in der P-Wannen-Strukturierung oder Variationen in der thermischen Aktivierung der Implantate über einen Wafer oder zwischen Wafer-Losen zu Variationen von RCP zwischen den verschiedenen Temperaturerfassungswiderständen 202 führen. In einigen Beispielen kann die Temperaturanalyseschaltung 260, die mit jedem j eweiligen Temperaturmesswiderstand 202 verbunden ist, einen Basis-VGR-Wert für den jeweiligen Temperaturmesswiderstand 202 bestimmen, der die Schwankungen von RCP über die verschiedenen Temperaturmesswiderstände 202 reduziert. Die Temperaturanalyseschaltung 260, die mit jedem jeweiligen Temperaturmesswiderstand 202 verbunden ist, kann den ermittelten Basislinien-VGR-Wert als konstante Basislinienspannung an den jeweiligen Temperaturmesswiderstand 202 anlegen. Die unterschiedlichen Basislinien-VGR-Werte, die auf die verschiedenen Temperaturmesswiderstände 202 angewendet werden, können die prozessbedingten Schwankungen des RCP über die verschiedenen Temperaturmesswiderstände 202 reduzieren und dadurch die Genauigkeit der Temperaturanalyse verbessern, die unter Verwendung jedes Temperaturmesswiderstands 202 durchgeführt wird.
  • 8 veranschaulicht ein Diagramm, das eine beispielhafte Beziehung zwischen dem p-Wannen-Schichtwiderstand (Rsheet_p-well in Gleichung (1) oben) und der implantierten Dotierstoffkonzentration des dotierten p-Wannen-Bereichs für einen Temperaturmesswiderstand bei 25 °C mit VRG = 0V veranschaulicht.
  • Darüber hinaus zeigen die 9Aund 9B Diagramme 900a bzw. 900b, die beispielhafte Beziehungen zwischen dem p-Wannen-Schichtwiderstand (Rsheet_p-well) und der Widerstands-Gate-Spannung VGR veranschaulichen. 9A veranschaulicht zunächst eine Beispielkurve 902a von Rsheet_p-well über VGR für einen beispielhaften Temperaturmesswiderstand 202 mit einem dotierten p-Wannen-Bereich 204, der mit einer niedrigeren p-Wannen-Dotierstoffkonzentration (1E13/cm2) ausgebildet ist, und eine entsprechende Kurve 904a veranschaulicht eine Änderungsrate (prozentuale Änderung) der Kurve 902a. Zweitens veranschaulicht 9B eine Beispielkurve 902b von Rsheet_p-well über VGR für einen beispielhaften Temperaturmesswiderstand 202 mit einem dotierten p-Wannen-Bereich 204, der mit einer höheren p-Wannen-Implantationsdotierstoffkonzentration (5E13/cm2) ausgebildet ist, und eine entsprechende Kurve 904b veranschaulicht eine Änderungsrate (prozentuale Änderung) der Kurve 902b. Wie der Vergleich der Diagramme 900a und 900b veranschaulicht, sorgt die niedrigere p-Wanne-Implantationsdotierstoffkonzentration für einen viel höheren p-Wanne-Schichtwiderstand und eine höhere Widerstandsänderungsrate für gegebene Widerstands-Gate-Spannungen VGR.
  • Basierend auf dem oben Gesagten kann somit eine niedrige oder reduzierte Dotierstoffkonzentration für den mit dem Temperaturmesswiderstand dotierten p-Wannenbereich verwendet werden, um eine verbesserte Temperaturanalyse bereitzustellen. Da sich beispielsweise für den beispielhaften Temperaturmesswiderstand 202 der dotierte p-Wannenbereich 204 physikalisch von den FET-dotierten p-Wannenbereichen 304 der FETS 302 im Array 300 (wie in 3 veranschaulicht) unterscheidet, kann der dotierte p-Wannen-Bereich 204 des Temperaturmesswiderstands 202 mit einer niedrigeren Dotierstoffkonzentration als die FET-p-Wannen-Bereiche 304 ausgebildet werden.
  • Die 10-12 veranschaulichen beispielhafte Verfahren zur Verwendung eines Temperatursensors (z. B. Temperatursensor 201 oder 401), um widerstandsbezogene Werte zu bestimmen, die einem leitenden Pfad CP eines integrierten Temperaturmesswiderstands (z. B. integriertem Temperaturmesswiderstand 202) im FET-Array 200 oder im Temperaturmesswiderstand 402, der im FET-Array 400 integriert ist, entsprechen, Analysieren einer Temperatur basierend auf dem/den bestimmten widerstandsbezogenen Wert(en) und Ausgeben eines temperaturbezogenen Signals Stemp basierend auf der analysierten Temperatur.
  • 10 veranschaulicht ein Beispielverfahren 1000 zum Analysieren einer zu einem FET-Array gehörigen Temperatur unter Verwendung eines Temperatursensors, der einen Temperaturmesswiderstand aufweist, z. B. Temperatursensor 201, der einen Temperaturmesswiderstand 202 aufweist, oder Temperatursensor 401, der einen Temperaturmesswiderstand 402 aufweist. Bei 1002 wird an das Widerstands-Gate eine Spannung VGR angelegt, die einen Widerstand des dotierten Wannenbereichs unterhalb des Widerstands-Gates beeinflusst (z. B. erhöht) und dadurch den Widerstand RCP des leitenden Pfads beeinflusst (z. B. erhöht). Bei dem beispielhaften Temperatursensor 201, bei dem VGR unabhängig vom VGFET steuerbar ist, kann die Spannung VGR durch die Temperaturanalyseschaltung 260 ausgewählt und angelegt werden. Bei dem beispielhaften Temperatursensor 401, bei dem VGR mit VGFET verbunden ist, wird die Spannung VGR in Verbindung mit VGFET angelegt.
  • Bei 1004 bestimmt die Temperaturanalyseschaltung (z. B. die Temperaturanalyseschaltung 260 des Temperatursensors 202 oder die Temperaturanalyseschaltung 460 des Temperatursensors 402) zumindest einen widerstandsbezogenen Wert (RRV), der sich auf den leitenden Pfad CP bezieht. Wie oben in Bezug auf die 2A-2C besprochen, kann ein widerstandsbezogener Wert einen Widerstand RCP des leitenden Pfads CP oder einen Parameterwert aufweisen, der sich auf den Widerstand RCP des leitenden Pfads bezieht. In einigen Beispielen bestimmt die Temperaturanalyseschaltung zumindest einen RRV basierend auf einem Strom ICP und einem Spannungsabfall VT1 - VT2 über dem leitenden Pfad CP, der durch den mit dem Temperaturmesswiderstand dotierten Wannenbereich verläuft, wie unten unter Bezugnahme auf die 11-12 erläutert.
  • Bei 1006 bestimmt oder analysiert die Temperaturanalyseschaltung eine dem FET-Array zugeordnete Temperatur auf der Grundlage des/der ermittelten widerstandsbezogenen Werte(s). Die Funktion der Analyse einer Temperatur basierend auf widerstandsbezogenen Werten wurde oben in Bezug auf die 2A-2C erläutert.
  • Bei 1008 kann die Temperaturanalyseschaltung ein temperaturbezogenes Signal Stemp basierend auf der analysierten Temperatur ausgeben. Beispielsweise kann die Temperaturanalyseschaltung ein Signal Stermp, das Temperaturdaten angibt, an ein Anzeigegerät, einen Prozessor oder ein Speichergerät übertragen (oder an einen Kontakt oder Sender, um ein solches Signal Stemp zum Empfang durch ein Anzeigegerät zu senden (um die Temperaturdaten anzuzeigen), einen Prozessor (z. B. zur weiteren Analyse der Temperaturdaten) oder ein Speichergerät (zur Speicherung der Temperaturdaten).
  • Als weiteres Beispiel kann die Temperaturanalyseschaltung eine temperaturbasierte Bedingung oder ein temperaturbasiertes Ereignis basierend auf der analysierten Temperatur bestimmen (z. B. durch Erkennen einer Temperatur, die einen vorgegebenen Schwellenwert überschreitet oder unterschreitet) und ein Signal Stemp übertragen, das die temperaturbasierte Bedingung angibt oder ein Ereignis an ein Anzeigegerät, einen Prozessor oder ein Speichergerät (oder an einen Kontakt oder Sender, um ein solches Signal zu senden, damit es von einem Anzeigegerät empfangen werden kann (um eine Warnung oder andere Informationen im Zusammenhang mit dem temperaturbasierten Zustand oder Ereignis anzuzeigen), einen Prozessor (z. B. zur weiteren Analyse der Stemp-Daten) oder ein Speichergerät (zum Speichern der Stemp-Daten).
  • 11 veranschaulicht ein weiteres Beispielverfahren 1100 zum Analysieren einer einem FET-Array zugeordneten Temperatur unter Verwendung eines Temperatursensors, der einen Temperaturmesswiderstand aufweist, z. B. Temperatursensor 201, der einen Temperaturmesswiderstand 202 aufweist, oder Temperatursensor 401, der einen Temperaturmesswiderstand 402 aufweist. Bei 1102 wird eine Widerstands-Gate-Spannung VGR angelegt, die einen Widerstand des mit einem Widerstand dotierten Wannenbereichs unterhalb des Widerstands-Gates beeinflusst (z. B. erhöht) und dadurch den Widerstand RCP des leitenden Pfads beeinflusst (z. B. erhöht). Bei dem beispielhaften Temperatursensor 201, bei dem VGR unabhängig von VGFET steuerbar ist, kann die Spannung VGR durch die Temperaturanalyseschaltung 260 ausgewählt und angelegt werden. Bei dem beispielhaften Temperatursensor 401, bei dem VGR an VGFET gebunden ist, wird die Spannung VGR in Verbindung mit VGFET angelegt.
  • Bei 1104 legt die Temperaturanalyseschaltung des jeweiligen Temperatursensors (z. B. die Temperaturanalyseschaltung 260 des Temperatursensors 202 oder die Temperaturanalyseschaltung 460 des Temperatursensors 402) einen vorgegebenen Strom ICP entlang des leitenden Pfads CP an, der durch den dotierten Wannenbereich des Temperaturmesswiderstands verläuft. In einem Beispiel wird der vorgegebene Strom ICP an den ersten Sensoranschluss T1 angelegt.
  • Bei 1106 misst die Temperaturanalyseschaltung eine Spannung VT1 am ersten Sensoranschluss T1 und misst (oder greift darauf zu) eine Spannung VT2 am zweiten Sensoranschluss T2. Bei 1108 berechnet die Temperaturanalyseschaltung einen Spannungsabfall VT1 - VT2 über dem mit dem Widerstand dotierten Wannenbereich. Die Spannung VT2 am zweiten Sensoranschluss T2 kann eine vorgegebene Spannung sein und daher muss der Wert nicht gemessen werden.
  • Bei 1110 bestimmt die Temperaturanalyseschaltung einen Leiterbahnwiderstand RCP auf Grundlage des Spannungsabfalls VT1 - VT2 und des vorgegebenen Stroms ICP.
  • Bei 1112 bestimmt oder analysiert die Temperaturanalyseschaltung eine dem FET-Array zugeordnete Temperatur auf der Grundlage des ermittelten Leiterbahnwiderstands RCP oder analysiert diese auf andere Weise.
  • Bei 1114 kann die Temperaturanalyseschaltung ein temperaturbezogenes Signal Stemp basierend auf der analysierten Temperatur ausgeben, beispielsweise ähnlich wie Schritt 1008, der oben in Bezug auf 10 besprochen wurde.
  • 12 veranschaulicht ein weiteres Beispielverfahren 1200 zum Analysieren einer einem FET-Array zugeordneten Temperatur unter Verwendung eines Temperatursensors, der einen Temperaturmesswiderstand aufweist, z. B. Temperatursensor 201, der einen Temperaturmesswiderstand 202 aufweist, oder Temperatursensor 401, der einen Temperaturmesswiderstand 402 aufweist. Bei 1202 wird eine Widerstands-Gate-Spannung VGR angelegt, die einen Widerstand des mit dem Temperaturmesswiderstand dotierten Wannenbereichs beeinflusst (z. B. erhöht) und dadurch den Widerstand RCP des leitenden
  • Pfads beeinflusst (z. B. erhöht). Bei dem beispielhaften Temperatursensor 201, bei dem VGR unabhängig vom VGFET steuerbar ist, kann die Spannung VGR durch die Temperaturanalyseschaltung 260 ausgewählt und angelegt werden. Bei dem beispielhaften Temperatursensor 401, bei dem VGR mit VGFET verbunden ist, wird die Spannung VGR in Verbindung mit VGFET angelegt.
  • Bei 1204 legt die Temperaturanalyseschaltung des jeweiligen Temperatursensors (z. B. die Temperaturanalyseschaltung 260 des Temperatursensors 202 oder die Temperaturanalyseschaltung 460 des Temperatursensors 402) eine vorgegebene Spannung VT1 an den ersten Sensoranschluss T1 an.
  • Bei 1206 misst die Temperaturanalyseschaltung den Strom ICP entlang des leitenden Pfads CP, z. B. unter Verwendung einer geeigneten Schaltung, die mit dem ersten Sensoranschluss T1 verbunden ist (z. B. in der Temperaturanalyseschaltung enthalten). Bei 1208 misst oder bestimmt die Temperaturanalyseschaltung die Spannung VT2 am zweiten Sensoranschluss T2 und berechnet den Spannungsabfall VT1 - VT2 über dem mit Widerstand dotierten Wannenbereich.
  • Bei 1210 bestimmt oder berechnet die Temperaturanalyseschaltung auf der Grundlage des Spannungsabfalls VT1 - VT2 und des Stroms ICP einen Leiterbahnwiderstand RCP. Bei 1212 bestimmt oder analysiert die Temperaturanalyseschaltung eine Temperatur, die dem FET-Array zugeordnet ist, basierend auf dem ermittelten Leiterbahnwiderstand Rcr. Schließlich kann die Temperaturanalyseschaltung bei 1214 ein temperaturbezogenes Signal Stemp basierend auf der analysierten Temperatur ausgeben, beispielsweise ähnlich dem Schritt 1008, der oben in Bezug auf 10 besprochen wurde
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63217352 [0001]

Claims (21)

  1. Temperatursensor, integriert in ein Transistorarray, wobei der Temperatursensor aufweist: einen Temperaturmesswiderstand, der aufweist: einen dotierten Wannenbereich, der in einem Substrat ausgebildet ist; ein Widerstands-Gate, das über dem dotierten Wannenbereich ausgebildet und durch ein Gate-Oxid vom dotierten Wannenbereich getrennt ist; einen ersten Sensoranschluss, der auf einer ersten Seite des Widerstands-Gates leitend mit dem dotierten Wannenbereich verbunden ist; und einen zweiten Sensoranschluss, der auf einer zweiten Seite des Widerstands-Gates leitend mit dem dotierten Wannenbereich verbunden ist; einen Gate-Treiber zum Anlegen einer Spannung an das Widerstands-Gate, die einen Widerstand des dotierten Wannenbereichs unterhalb des Widerstands-Gates beeinflusst; und eine Temperaturanalyseschaltung, um: einen widerstandsbezogenen Wert zu bestimmen, der einem Widerstand eines leitenden Pfads entspricht, der durch den dotierten Wannenbereich verläuft; eine dem Transistorarray zugeordnete Temperatur zumindest auf der Grundlage des ermittelten widerstandsbezogenen Werts zu analysieren; und basierend auf der analysierten Temperatur ein temperaturbezogenes Signal auszugeben.
  2. Temperatursensor nach Anspruch 1, wobei der dotierte Wannenbereich einen P-Wannenbereich aufweist.
  3. Temperatursensor nach einem der Ansprüche 1 bis 2, wobei das Widerstands-Gate leitend mit einem Steuer-Gate für zumindest eine Transistorzelle im Transistorarray gekoppelt ist.
  4. Temperatursensor nach einem der Ansprüche 1 bis 3, wobei der zweite Sensoranschluss leitend mit einem Transistor-Source-Anschluss für zumindest eine Transistorzelle im Transistorarray verbunden ist.
  5. Transistorarray, das aufweist: eine Vielzahl von Transistoren, einschließlich einer Vielzahl von mit Transistoren dotierten Wannenbereichen, die in einem Substrat ausgebildet sind; und einen Temperatursensor, der einen der Temperatursensoren nach den Ansprüchen 1 bis 4 aufweist, wobei die Temperaturanalyseschaltung dazu dient, eine dem Transistorarray zugehörige Temperatur weiterhin basierend auf dem ermittelten widerstandsbezogenen Wert zu analysieren, der dem Widerstand des leitenden Pfads entspricht, der durch den dotierten Wannenbereich verläuft.
  6. Transistorarray nach Anspruch 5, wobei die Vielzahl von Transistoren eine Vielzahl von Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) aufweist.
  7. Transistorarray nach einem der Ansprüche 5 bis 6, wobei die Vielzahl von Transistoren eine Vielzahl von Transistor-Gates aufweist und wobei das Widerstands-Gate und die Vielzahl von Transistor-Gates in einer gemeinsamen Gate-Schicht ausgebildet sind.
  8. Transistorarray nach Anspruch 7, wobei die gemeinsame Gate-Schicht eine gemeinsame Metallschicht aufweist.
  9. Transistorarray nach einem der Ansprüche 5 bis 8, wobei der zweite Sensoranschluss elektrisch mit einem Transistor-Source-Kontakt für zumindest einen Transistor der Vielzahl von Transistoren verbunden ist.
  10. Transistorarray nach Anspruch 9, wobei der zweite Sensoranschluss durch eine Verlängerung des Transistor-Source-Kontakts definiert ist.
  11. Transistorarray nach einem der Ansprüche 5 bis 11, wobei das Widerstands-Gate mit einem Transistor-Gate von zumindest einem Transistor der Vielzahl von Transistoren verbunden ist.
  12. Transistorarray nach Anspruch 11, wobei das Widerstands-Gate durch eine Verlängerung des Transistor-Gates definiert ist.
  13. Transistorarray nach einem der Ansprüche 5 bis 12, wobei der dotierte Sensorwannenbereich des Temperatursensors eine andere Dotierstoffkonzentration aufweist als die dotierten Transistorwannenbereiche der Vielzahl von Transistoren.
  14. Transistorarray nach Anspruch 13, wobei der dotierte Sensorwannenbereich des Temperatursensors eine niedrigere Dotierstoffkonzentration aufweist als die dotierten Transistorwannenbereiche der Vielzahl von Transistoren.
  15. Verfahren zur Bestimmung einer einem Transistorarray zugehörigen Temperatur unter Verwendung eines in das Transistorarray integrierten Temperatursensors, der (a) einen in einem Substrat ausgebildeten dotierten Wannenbereich und (b) ein über dem dotierten Wannenbereich ausgebildetes und von der dotierten Wannenregion durch ein Gate-Oxid getrenntes Widerstands-Gate aufweist, wobei das Verfahren aufweist: Anlegen einer Spannung an das Widerstands-Gate, die einen Widerstand des dotierten Wannenbereichs beeinflusst; Erzeugen eines Stroms entlang eines leitenden Pfades, der durch den dotierten Wannenbereich verläuft; Bestimmen eines widerstandsbezogenen Werts, der einem Widerstand des leitenden Pfads entspricht, der durch den dotierten Wannenbereich verläuft; Analysieren einer dem Transistorarray zugehörigen Temperatur zumindest auf der Grundlage des ermittelten widerstandsbezogenen Werts, der dem Widerstand des leitenden Pfads entspricht, der durch den dotierten Wannenbereich verläuft; und Ausgeben eines temperaturbezogenen Signals basierend auf der analysierten Temperatur.
  16. Verfahren nach Anspruch 15, welches das Anlegen der Spannung an das Widerstands-Gate aufweist, um den Widerstand des dotierten Wannenbereichs zu erhöhen.
  17. Verfahren nach einem der Ansprüche 15 bis 16, welches das Bestimmen des Widerstands des dotierten Wannenbereichs durch eine Temperaturanalyseschaltung aufweist, die mit dem ersten Sensoranschluss verbunden ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei: das Widerstands-Gate mit einem Transistor-Steuer-Gate von zumindest einem Transistor des Transistorarrays verbunden ist; und die an das Widerstands-Gate angelegte Spannung durch eine an das Transistor-Steuer-Gate angelegte Steuer-Gate-Spannung definiert wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Bestimmen des leitenden Pfads, der durch den dotierten Wannenbereich verläuft, aufweist: Zuführen eines Stroms zum ersten Sensoranschluss; Bestimmen eines Spannungsabfalls zwischen dem ersten Sensoranschluss und dem zweiten Sensoranschluss; und Bestimmen des Widerstands des leitenden Pfads basierend auf dem zugeführten Strom und dem gemessenen Spannungsabfall.
  20. Verfahren nach Anspruch 19, wobei: der zweite Sensoranschluss mit einem Transistor-Source-Kontakt für zumindest einen Transistor des Transistorarrays verbunden ist; eine Transistor-Source-Spannung an den zweiten Sensoranschluss angelegt wird; und das Bestimmen eines Spannungsabfalls zwischen dem ersten Sensoranschluss und dem zweiten Sensoranschluss das Messen einer ersten Anschlussspannung am ersten Sensoranschluss und das Bestimmen einer Differenz zwischen der ersten Anschlussspannung und der Transistor-Source-Spannung aufweist.
  21. Verfahren nach einem der Ansprüche 15 bis 20, wobei das Bestimmen des widerstandsbezogenen Werts aufweist: Anlegen einer ersten Anschlussspannung an einen ersten Sensoranschluss, der elektrisch mit dem dotierten Wannenbereich verbunden ist; Messen eines Stroms durch den leitenden Pfad; und Bestimmen des Widerstands des leitenden Pfads basierend auf der ersten Anschlussspannung und dem gemessenen Strom.
DE112022003359.2T 2021-07-01 2022-06-27 In ein transistorarray integrierter temperatursensor Pending DE112022003359T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163217352P 2021-07-01 2021-07-01
US63/217,352 2021-07-01
US17/692,381 US20230015578A1 (en) 2021-07-01 2022-03-11 Temperature sensor integrated in a transistor array
US17/692,381 2022-03-11
PCT/US2022/035071 WO2023278294A1 (en) 2021-07-01 2022-06-27 Temperature sensor integrated in a transistor array

Publications (1)

Publication Number Publication Date
DE112022003359T5 true DE112022003359T5 (de) 2024-06-06

Family

ID=82656505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022003359.2T Pending DE112022003359T5 (de) 2021-07-01 2022-06-27 In ein transistorarray integrierter temperatursensor

Country Status (3)

Country Link
US (1) US20230015578A1 (de)
DE (1) DE112022003359T5 (de)
WO (1) WO2023278294A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304837A (en) * 1992-01-08 1994-04-19 Siemens Aktiengesellschaft Monolithically integrated temperature sensor for power semiconductor components
DE4322650A1 (de) * 1993-07-07 1995-01-12 Siemens Ag Temperatursensor mit einem p-n-Übergang
DE102006005033B4 (de) * 2006-02-03 2013-12-05 Infineon Technologies Ag Halbleiterbauelementanordnung mit einem Leistungstransistor und einer Temperaturmessanordnung

Also Published As

Publication number Publication date
WO2023278294A1 (en) 2023-01-05
US20230015578A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
DE3821065C3 (de) Integrierte Schaltung mit einem Leistungs-MOSFET und einer Überlastschutzschaltung
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE68922795T2 (de) Verfahren zum Messen des spezifischen Kontaktwiderstandes in integrierten Schaltungen.
DE102009061841B3 (de) Halbleiterchip
DE102011007271B4 (de) Feldeffekttransistor mit variablem Gate
DE112015006474T5 (de) Halbleitereinheit und Verfahren zum Herstellen einer Halbleitereinheit
DE102014115464B4 (de) Leistungs-halbleitervorrichtung mit temperaturschutz
DE69508735T2 (de) Vor Überströmen geschützter Leistungsschalter
DE102012111910B4 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE102014107003A1 (de) Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102014106294A1 (de) Halbleitervorrichtung
DE102005010013B4 (de) Stromregler mit einem Transistor und einem Messwiderstand
DE102010001512B4 (de) Stromsteuerschaltung und Verfahren zum Schutz einer Stromsteuerschaltung
DE102019219688A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69320749T2 (de) Strommessschaltung
DE102018111753A1 (de) Konzept zur kompensation einer mechanischen verspannung einer in ein halbleitersubstrat integrierten hallsensorschaltung
EP0838856A2 (de) Integrierte Überlastschutzeinrichtung
DE102008022201B4 (de) Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
DE2635218A1 (de) Anordnung zum schutz eines transistors
DE102023121898A1 (de) Temperaturerfassung mit Widerstand mit negativem Temperaturkoeffizienten in GaN-Einrichtungen
DE112022003359T5 (de) In ein transistorarray integrierter temperatursensor
DE102006005033A1 (de) Halbleiterbauelementanordnung mit einem Leistungstransistor und einer Temperaturmessanordnung
DE102014103513B4 (de) Schaltungsanordnung und verfahren zum betreiben eines analog-digital-wandlers

Legal Events

Date Code Title Description
R012 Request for examination validly filed