DE102010020761A1 - Analog-Digital-Wandlungsschaltung und Analog-Digital-Wandlungsverfahren - Google Patents

Analog-Digital-Wandlungsschaltung und Analog-Digital-Wandlungsverfahren Download PDF

Info

Publication number
DE102010020761A1
DE102010020761A1 DE102010020761A DE102010020761A DE102010020761A1 DE 102010020761 A1 DE102010020761 A1 DE 102010020761A1 DE 102010020761 A DE102010020761 A DE 102010020761A DE 102010020761 A DE102010020761 A DE 102010020761A DE 102010020761 A1 DE102010020761 A1 DE 102010020761A1
Authority
DE
Germany
Prior art keywords
voltage
analog
digital
reference voltages
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010020761A
Other languages
English (en)
Inventor
Mamoru Kawasaki-shi Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE102010020761A1 publication Critical patent/DE102010020761A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Es wird eine Analog-Digital-Wandlungsschaltung geschaffen, die Folgendes enthält: eine Vergleichseinheit, die sequentiell eine analoge Eingangsspannung mit Referenzspannungen vergleicht, welche sequentiell variieren, und ein Vergleichsergebnis als einen Digitalwert ausgibt; eine Standardspannungs-Erzeugungseinheit, die eine Standardspannung zum Korrigieren der Referenzspannungen erzeugt; eine Speichereinheit, die ein durch die Vergleichseinheit erhaltenes Vergleichsergebnis der Standardspannung speichert; und eine Referenzspannungs-Erzeugungsschaltung, die die Referenzspannungen basierend auf dem Vergleichsergebnis der Standardspannung erzeugt.

Description

  • EINSCHLUSS DURCH VERWEIS
  • Diese Anmeldung basiert auf und beansprucht die Priorität der japanischen Patentanmeldung Nr. 2009-119670 , die am 18. März 2009 eingereicht wurde und deren Offenbarung hier durch Verweis auf dieselbe vollständig eingeschlossen ist.
  • HINTERGRUND
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Analog-Digital-Wandlungsschaltung und ein Analog-Digital-Wandlungsverfahren und, genauer ausgedrückt, auf eine Analog-Digital-Wandlungsschaltung und ein Analog-Digital-Wandlungsverfahren eines sukzessiven Annäherungstyps.
  • 2. Beschreibung der verwandten Technik
  • Allgemein enthalten Analog-Digital-Wandlungsschaltungen vom sukzessiven Annäherungstyp (A/D-Wandler) einen Komparator, der sequentiell eine analoge Eingangsspannung mit einer Anzahl von Referenzspannungen vergleicht, die gemäß einer Auflösung (der Anzahl von Bits) bestimmt werden. Die Referenzspannungen werden unter Verwendung einer Stromversorgung zum Beispiel basierend auf einem vorbestimmten Digitalwert erzeugt, der in einem Register oder dergleichen gespeichert ist.
  • Wenn in dem Fall der Verwendung einer Stromversorgung die Stromversorgungsspannung variiert, variieren auch die Referenzspannungen, von denen jede gemäß dem vorbestimmten Digitalwert bestimmt wird. Dies gestaltet es schwierig, eine A/D- Wandlung an der analogen Eingangsspannung akkurat durchzuführen. Insbesondere wenn eine Batterie als die Stromversorgung verwendet wird, entsteht mit dem Verstreichen der Gebrauchszeit ein Problem einer Senkung in der Stromversorgungsspannung. Wenn eine Booster-Schaltung wie zum Beispiel ein DC/DC-Wandler eingesetzt wird, so dass die Standardspannung selbst dann konstant gehalten wird, wenn die Stromversorgungsspannung variiert, entsteht indes ein anderes Problem einer Erhöhung der Kosten. Eine Technik zum Korrigieren eines A/D-Wandlungsergebnisses einer analogen Eingangsspannung, bei der das Problem einer Kostenerhöhung vermieden wird, ist in der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbart.
  • 9 ist ein Blockdiagramm, das einen in 1 der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbarten A/D-Wandler zeigt. Der A/D-Wandler enthält einen Sensor 11, eine A/D-Wandlungseinheit 12, einen Mikrocomputer-ZVE 13, in dem die A/D-Wandlungseinheit 12 angebracht ist, eine Stromversorgung 14 und eine Standardspannungs-Erzeugungseinheit 15. Die Standardspannungs-Erzeugungseinheit 15 erzeugt eine Standardspannung zum Korrigieren einer Variation in der Referenzspannung der A/D-Wandlungseinheit 12 aufgrund einer Variation in der Spannung der Stromversorgung 14. Anschließend wird ein A/D-Wandlungsergebnis einer analogen Eingangsspannung von dem Sensor 11 korrigiert, indem ein A/D-Wandlungsergebnis der durch die Standardspannungs-Erzeugungseinheit 15 erzeugten Standardspannung zur Korrektur verwendet wird.
  • 10 ist ein Ablaufdiagramm, das in 5 der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbart ist. Bezug nehmend auf 10 wird in dem A/D-Wandler, der in der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbart ist, die Standardspannung zur Korrektur zuerst einer A/D-Wandlung unterzogen und gespeichert (Schritt S1). Als nächstes wird eine Ausgabe des Sensors 11 einer A/D-Wandlung unterzogen (Schritt S2). Anschließend wird das in Schritt S2 erhaltene A/D-Wandlungsergebnis unter Verwendung des MD-Wandlungsergebnisses der in Schritt S1 gespeicherten Standardspannung korrigiert. Zuletzt wird die korrigierte Sensorausgabe für eine Steueroperation verwendet (Schritt S4).
  • ZUSAMMENFASSUNG
  • Der vorliegende Erfinder hat das im Folgenden beschriebene Problem festgestellt. Bei dem in der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbarten A/D-Wandler gibt es nämlich Zeitbegrenzungen, dass das A/D-Wandlungsergebnis nicht verwendet werden kann, bevor eine Korrekturoperationsverarbeitung von Schritt S3 abgeschlossen ist. Mit anderen Worten besteht das Problem, dass der in der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbarte A/D-Wandler nicht für Echtzeitsteuerung geeignet ist, die sehr schnelle A/D-Wandlung erfordert.
  • Ein erster exemplarischer Aspekt der vorliegenden Erfindung ist eine Analog-Digital-Wandlungsschaltung, die Folgendes enthält: eine Vergleichseinheit, die sequentiell eine analoge Eingangsspannung mit einer Anzahl von Referenzspannungen vergleicht und ein Vergleichsergebnis als einen Digitalwert ausgibt; eine Standardspannungs-Erzeugungseinheit, die eine Standardspannung zum Korrigieren der Referenzspannungen erzeugt; eine Speichereinheit, die ein Vergleichsergebnis der durch die Vergleichseinheit erhaltenen Standardspannung speichert; und eine Referenzspannungs-Erzeugungseinheit, die die basierend auf dem Vergleichsergebnis der Standardspannung korrigierten Referenzspannungen erzeugt.
  • Ein zweiter exemplarischer Aspekt der vorliegenden Erfindung ist ein Analog-Digital-Wandlungsverfahren, das Folgendes umfasst: Konvertieren einer Standardspannung in einen Digitalwert, wobei die Standardspannung unabhängig von einer Variation einer Stromversorgungsspannung im Wesentlichen konstant ist; Erzeugen einer Anzahl von Referenzspannungen, die basierend auf einem Vergleichsergebnis der Standardspannung korrigiert werden; und sequenzielles Vergleichen der Anzahl von Referenzspannungen mit einer analogen Eingangsspannung sowie Umwandeln der Anzahl von Referenzspannungen in Digitalwerte.
  • Den exemplarischen Aspekten der vorliegenden Erfindung zufolge werden die basierend auf dem A/D-Wandlungsergebnis der Standardspannung korrigierten Referenzspannungen mit dem analogen Eingangssignal verglichen. Deshalb kann das Wandlungsergebnis des analogen Eingangssignals direkt für eine Steueroperation verwendet werden.
  • Den exemplarischen Aspekten der vorliegenden Erfindung zufolge ist es möglich, eine Analog-Digital-Wandlungsschaltung und ein Analog-Digital-Wandlungsverfahren zu schaffen, die für Echtzeitsteuerung geeignet sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere exemplarische Aspekte, Vorteile und Merkmale werden aus der folgenden Beschreibung bestimmter exemplarischer Ausführungsformen in Verbindung mit den anliegenden Zeichnungen deutlicher werden, in denen:
  • 1 ein Blockdiagram ist, das eine Analog-Digital-Wandlungsschaltung gemäß einer ersten exemplarischen Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ein Diagramm ist, das spezifisch eine Referenzspannungs-Erzeugungsschaltung 104 zeigt;
  • 3 ein Ablaufdiagramm ist, das ein Korrekturverfahren gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 ein schematisches Diagramm ist, das einen Vergleich zwischen einer A/D-Wandlung, die durchgeführt wird, wenn eine Stromversorgungsspannung VDD normal ist, und einer A/D-Wandlung zeigt, die durchgeführt wird, wenn die Stromversorgungsspannung VDD in einem typischen A/D-Wandler sinkt;
  • 5 eine Tabelle ist, die einen A/D-Wandlungsprozess zeigt, der durchgeführt wird, wenn die Stromversorgungsspannung normal ist (VDD = 3,2 V).
  • 6 einen A/D-Wandlungsprozess zeigt, der durchgeführt wird, wenn die Stromversorgungsspannung sinkt (VDD = 2,2 V);
  • 7 ein Konzeptdiagramm ist, das ein Korrekturverfahren gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung zeigt;
  • 8 eine Tabelle ist, die einen A/D-Wandlungsprozess gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung zeigt, wenn die Stromversorgung sinkt (VDD = 2,2 V);
  • 9 ein Blockdiagramm ist, das einen in 1 der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbarten A/D-Wandler zeigt; und
  • 10 ein Ablaufdiagramm ist, das in 5 der nichtgeprüften Japanischen Patentanmeldungsveröffentlichung Nr. 2005-26830 offenbart ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER EXEMPLARISCHEN AUSFÜHRUNGSFORMEN
  • Exemplarische Ausführungsformen der vorliegenden Erfindung sollen im Folgenden unter Bezugnahme auf die anliegenden Zeichnungen beschrieben werden. Es wird darauf hingewiesen, dass die vorliegende Erfindung nicht auf die im Folgenden beschriebenen Ausführungsformen begrenzt ist. Die folgende Beschreibung und die anliegenden Zeichnungen sind zum Verdeutlichen der Erklärung geeignet vereinfacht worden.
  • [Erste exemplarische Ausführungsform]
  • 1 ist ein Blockdiagramm, das eine Analog-Digital-Wandlungsschaltung (im Folgenden als ”A/D-Wandler” bezeichnet) gemäß einer ersten exemplarischen Ausführungsform der vorliegenden Erfindung zeigt. Der A/D-Wandler enthält eine Standardspannungs-Erzeugungseinheit 101 zur Korrektur, einen Wähler 102, eine Abtast- und Halte-(sample and hold, S/H)Schaltung 103, eine Referenzspannungs-Erzeugungsschaltung 104, einen Komparator (Vergleichseinheit) 105, ein Wandlungsergebnisregister 106 und ein Standardspannungs-Wandlungsergebnisregister 107.
  • Die Standardspannungs-Erzeugungseinheit 101 erzeugt eine Standardspannung Vstd zur Korrektur und gibt diese aus, die unabhängig von einer Variation in der Stromversorgungsspannung konstant ist. Der Wähler 102 wählt entweder eine analoge Eingangsspannung Vin oder die von der Standardspannungs-Erzeugungseinheit 101 ausgegebene Standardspannung Vstd aus und gibt diese aus. Die S/H-Schaltung 103 tastet die analoge Eingangsspannung Vin oder die Standardspannung Vstd (im Folgenden als ”verglichene Spannung” bezeichnet) ab, die von dem Wähler 102 ausgegeben wurde, um in dem Komparator 105 verglichen zu werden, und hält die Spannung konstant. Die S/H-Schaltung 103 besteht zum Beispiel aus einem Schalter, der als Reaktion auf ein Taktsignal ein- und ausschaltet, und einem Abtastkondensator.
  • Die Referenzspannungs-Erzeugungsschaltung 104 erzeugt ein Digitalsignal zum Erzeugen einer Referenzspannung Vref basierend auf einem A/D-Wandlungsergebnis der in dem Standardspannungs-Wandlungsergebnisregister 107 gespeicherten Standardspannung Vstd, und erzeugt ferner die Referenzspannung Vref basierend auf dem Digitalsignal. Die Referenzspannungs-Erzeugungsschaltung 104 umfasst einen Stromversorgungsanschluss auf der Hochspannungsseite, dem eine Stromversorgungsspannung VDD zugeführt wird, und einen Stromversorgungsanschluss auf der Niederspannungsseite, dem eine Erdspannung GND zugeführt wird. Das heißt, die Referenzspannungs-Erzeugungsschaltung 104 erzeugt die Referenzspannungen Vref im Bereich der Erdspannung GND bis zur Stromversorgungsspannung VDD. Die Referenzspannungs-Erzeugungsschaltung 104 soll im Folgenden unter Bezugnahme auf 2 ausführlich beschrieben werden.
  • Der Komparator 105 vergleicht sequentiell die in der S/H-Schaltung 103 gehaltene verglichene Spannung mit der Mehrzahl von Referenzspannungen Vref, die von der Referenzspannungs-Erzeugungsschaltung 104 ausgegeben wurden, und gibt ein Vergleichsergebnis als ein Digitalsignal aus. Das Wandlungsergebnisregister 106 speichert das von dem Komparator 105 ausgegebene A/D-Wandlungsergebnis vorübergehend und gibt es anschließend aus. Das Standardspannungs-Wandlungsergebnisregister 107 speichert das A/D-Wandlungsergebnis der Standardspannung Vstd.
  • 2 zeigt gezielt die Referenzspannungs-Erzeugungsschaltung 104. Bezug nehmend auf 2 enthält die Referenzspannungs-Erzeugungsschaltung 104 eine Digitalsignal-Erzeugungsschaltung 104a, einen Stufenwähler 104b und einer Reihenwiderstandskette 104c.
  • Die Digitalsignal-Erzeugungsschaltung 104a erzeugt Datensignale jeweils entsprechend den Referenzspannungen Vref basierend auf dem A/D-Wandlungsergebnis der Standardspannung Vstd und gibt diese aus. Der Stufenwähler 104b enthält eine Anzahl von Schaltern SW, die parallel miteinander verbunden sind. Ein-/Ausschalten jedes der Schalter SW wird durch das von der Digitalsignal-Erzeugungsschaltung 104a ausgegebene Digitalsignal gesteuert.
  • Die Reihenwiderstandskette 104c besteht aus einer Anzahl von Widerständen R, die in Reihe geschaltet sind. Einem Ende der Reihenwiderstandskette 104c wird die Stromversorgungsspannung VDD zugeführt, und dem anderen Ende derselben wird die Erdspannung GND zugeführt. Ein Ende jedes der Schalter SW des Stufenwählers 104b ist an ein Ende der Reihenwiderstandskette 104c oder einen Knotenpunkt zwischen zwei benachbarten Widerständen R angeschlossen. Das andere Ende jedes der Schalter Sw ist an einen Ausgang der Referenzspannungs-Erzeugungsschaltung 104 angeschlossen.
  • Das heißt, der Stufenwähler 104b und die Reihenwiderstandskette 104c bilden eine Digital-Analog-Wandlungsschaltung (D/A-Wandler) eines Widerstandskettentyps. Bei dieser Konfiguration werden die Referenzspannungen Vref, die jeweils den Digitalsignalen entsprechen, welche durch die Digitalsignal-Erzeugungsschaltung 104a basierend auf dem A/D-Wandlungsergebnis der Standardspannung Vstd erzeugt werden, von der Referenzspannungs-Erzeugungsschaltung 104 ausgegeben.
  • Wie oben beschrieben ist, variieren in einem typischen A/D-Wandler, wenn die Stromversorgungsspannung VDD variiert, auch die Referenzspannungen Vref, von denen jede gemäß einem vorgegebenen Digitalwert bestimmt wird. Dies gestaltet es schwierig, eine A/D-Wandlung für die analoge Eingangsspannung Vin akkurat durchzuführen.
  • Selbst wenn die Stromversorgungsspannung VDD variiert, kann der A/D-Wandler gemäß dieser exemplarischen Ausführungsform indes die Referenzspannung Vref gleich derjenigen, die bei der normalen Stromversorgungsspannung VDD erhalten wird, durch Verwendung des A/D-Wandlungsergebnisses der Standardspannung Vstd erzeugen. Mit anderen Worten, der A/D-Wandler gemäß dieser exemplarischen Ausführungsform führt eine Korrekturoperation so durch, dass die Referenzspannung Vref gleich der bei der normalen Stromversorgungsspannung VDD erhaltenen Spannung wird, indem das A/D-Wandlungsergebnis der Standardspannung Vstd verwendet wird. Das A/D-Wandlungsergebnis gleich demjenigen, das bei der normalen Stromversorgungsspannung VDD erhalten, kann erhalten werden, da die analoge Eingangsspannung Vin mit der Referenzspannung Vref gleich derjenigen verglichen wird, die bei der normalen Stromversorgungsspannung VDD erhalten wird. Das heißt, es ist möglich, eine A/D-Wandlung an der analogen Eingangsspannung Vin akkurat auszuführen. Ferner kann das A/D-Wandlungsergebnis direkt für eine Steueroperation verwendet werden, und somit ist der A/D-Wandler gemäß dieser exemplarischen Ausführungsform für Echtzeitsteuerung geeignet.
  • Bezug nehmend als nächstes auf 3, soll ein Korrekturverfahren gemäß dieser exemplarischen Ausführungsform skizziert werden. 3 ist ein Ablaufdiagramm, das das Korrekturverfahren gemäß dieser exemplarischen Ausführungsform zeigt. Wie in 3 gezeigt ist, wird gemäß dem Korrekturverfahren dieser exemplarischen Ausführungsform die Standardspannung Vstd zuerst A/D-Wandlung durch den Komparator 105 unter Verwendung der Referenzspannung Vref unterzogen, die noch nicht korrigiert wurde, und das Wandlungsergebnis wird in dem Standardspannungs-Wandlungsergebnisregister 107 (S101) gespeichert.
  • Als nächstes wird die Referenzspannung Vref unter Verwendung des A/D-Wandlungsergebnisses der in dem Standardspannungs-Wandlungsergebnisregister 107 gespeicherten Standardspannung Vstd erzeugt, und die analoge Eingangsspannung Vin wird A/D-Wandlung unterzogen (S102). In diesem Fall erzeugt die Digitalsignal-Erzeugungsschaltung 104a ein der Referenzspannung Vref entsprechendes Digitalsignal basierend auf dem A/D-Wandlungsergebnis der Standardspannung Vstd, so dass der Wert der Referenzspannung Vref gleich demjenigen wird, der bei der normalen Stromversorgungsspannung VDD erhalten wird. Der Stufenwähler 104b und die Reihenwiderstandskette 104c wandeln das Digitalsignal in die Referenzspannung Vref um. Anschließend vergleicht der Komparator 105 die Referenzspannung Vref mit der analogen Eingangsspannung Vin.
  • Zuletzt wird das A/D-Wandlungsergebnis der analogen Eingangsspannung Vin für eine Steueroperation (S103) verwendet. Das Korrekturverfahren soll später detailliert mittels eines spezifischen Beispiels unter Bezugnahme auf die 7 bis 9 beschrieben werden.
  • Als nächstes soll ein genaueres Beispiel der A/D-Wandlung beschrieben werden. 4 ist ein schematisches Diagramm, das einen Vergleich zeigt zwischen einer A/D-Wandlung, die durchgeführt wird, wenn die Stromversorgungsspannung VDD normal ist, und einer A/D-Wandlung, die durchgeführt wird, wenn die Stromversorgungsspannung VDD in einem typischen A/D-Wandler sinkt. Die linke Seite von 4 zeigt einen Fall, in dem die Stromversorgungsspannung VDD 3,2 V beträgt, was eine normale Spannung darstellt, und die rechte Seite von 4 zeigt einen Fall, in dem die Stromversorgungsspannung VDD auf 2,2 V sinkt. Hierbei wird angenommen, dass zwei Batterien jeweils mit einer Spannung von 1,6 V zu Beginn der Verwendung auf 1,1 V am Ende der Verwendung sinken.
  • Wie auf der linken Seite von 4 gezeigt ist, wird das Wandlungsergebnis, wenn eine analoge Eingangsspannung Vin von 1,8 V (Vin = 1,8 V) einer A/D-Wandlung mit einer 8-Bit Auflösung (28 = 256 Stufen) bei einer Stromversorgungsspannung VDD von 3,2 V (VDD = 3,2 V) unterzogen wird, durch 1,8/3,2 × 256 = 144 dargestellt. Dies entspricht 90H in hexadezimaler Schreibweise dargestellt durch 00H bis FFH. Wenn die Stromversorgungsspannung VDD wie auf der rechten Seiten von 4 gezeigt auf 2,2 V sinkt, wird das Wandlungsergebnis für die gleiche analoge Eingangsspannung Vin von 1,8 V (Vin = 1,8 V) indes durch 1,8/2,2 × 256 ≈ 209 dargestellt, was D1H in hexadezimaler Schreibweise entspricht. Wenn die Stromversorgungsspannung VDD variiert, zeigen daher die A/D-Wandlungsergebnisse für die gleiche analoge Eingangsspannung Vin unterschiedliche Werte.
  • Nun Bezug nehmend auf die 5 und 6, soll der Grund hierfür ausführlich beschrieben werden. 5 ist eine Tabelle, die einen A/D-Wandlungsprozess bei einer normalen Stromversorgungsspannung (VDD = 3,2 V) zeigt. Spezifisch zeigt 5 einen A/D-Wandlungsprozess, der auf der linken Seite von 4 dargestellt ist. Da die A/D-Wandlung mit einer Auflösung von 8 Bit durchgeführt wird, wird ein Vergleich achtmal zum Erzeugen der Referenzspannungen Vref durchgeführt, die jeweils den Vergleichsergebnissen entsprechen.
  • Wie in 5 gezeigt ist, wird die zu erzeugende Referenzspannung Vref in einem ersten Vergleich durch einen Ausdruck von VDD × 1/2 angegeben. In diesem Fall wird 1/2 = 128/256 erhalten; daher wird eine Referenzspannung Vref = 1,6 V basierend auf einem Digitalwert von 128 = 80H erzeugt. Ferner wird die Referenzspannung Vref mit der analogen Eingangsspannung Vin verglichen, und Vref = 1,6 ≤ Vin = 1,8 V wird festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das erste Vergleichsergebnis ”1” zeigt, wird die Referenzspannung Vref in einem zweiten Vergleich durch einen Zwischenwert zwischen VDD und VDD × 1/2, d. h. einen Ausdruck von VDD × 3/4 angegeben. In diesem Fall wird 3/4 = 192/256 erhalten, so dass eine Referenzspannung Vref = 2,4 V basierend auf einem Digitalwert V0H erzeugt wird. Ferner wird Vref = 2,4 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das zweite Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in einem dritten Vergleich durch einen Zwischenwert zwischen VDD × 1/2 und VDD × 3/4, d. h. einen Ausdruck von VDD × 5/8 angegeben. In diesem Fall wird 5/8 = 160/256 erhalten, so dass eine Standardspannung = 2,0 V basierend auf einem Digitalwert A0H erzeugt wird. Ferner wird Vref = 2,0 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das dritte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in einem vierten Beispiel durch einen Zwischenwert zwischen VDD × 1/2 und VDD × 5/8, d. h. einen Ausdruck von VDD × 9/16 angegeben. In diesem Fall wird 9/16 = 114/256 erhalten, so dass eine Referenzspannung Vref = 1,8 V basierend auf einem Digitalwert von 90H erzeugt wird. Ferner wird Vref = 1,8 V ≤ Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das vierte Vergleichsergebnis ”1” zeigt, wird die Referenzspannung Vref in einem fünften Vergleich durch einen Zwischenwert zwischen VDD × 9/16 und VDD × 5/8, d. h. einen Ausdruck von VDD × 19/32 angegeben. In diesem Fall wird 19/32 = 152/256 erhalten, so dass eine Standardspannung von 1,9 V basierend auf einem Digitalwert von 98H erzeugt wird. Ferner wird Vref = 1,9 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das fünfte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in einem sechsten Vergleich durch einen Zwischenwert zwischen VDD × 9/16 und VDD × 19/32, d. h. einen Ausdruck VDD × 37/64 angegeben. In diesem Fall wird 37/64 = 148/256 erhalten, so dass eine Referenzspannung Vref = 1,85 V basierend auf einem Digitalwert 94H erzeugt wird. Ferner wird Vref = 1,85 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das sechste Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in einem siebten Vergleich durch einen Zwischenwert zwischen VDD × 9/16 und VDD × 37/64, d. h einen Ausdruck von VDD × 73/128 angegeben. In diesem Fall wird 73/128 = 146/256 erhalten, so dass eine Referenzspannung Vref = 1,825 V basierend auf einem Digitalwert 92H erzeugt wird. Ferner wird Vref = 1,825 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das siebte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem letzten Vergleich, d. h. einem achten Vergleich, durch einen Zwischenwert zwischen VDD × 9/16 und VDD × 73/128, d. h. einen Ausdruck von VDD × 145/256 angegeben. In diesem Fall wird 145/256 erhalten, so dass eine Referenzspannung Vref = 1,8125 V basierend auf einem Digitalwert 91H erzeugt wird. Ferner wird Vref = 1,8125 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt. Als ein Ergebnis wird ein als ”10010000B” in binärer Schreibweise ausgedrückter Wert, d. h. in hexadezimaler Schreibweise der Digitalwert 90H erhalten.
  • Indes ist 6 eine Tabelle, die einen A/D-Wandlungsprozess gemäß einem Vergleichsbeispiel dieser exemplarischen Ausführungsform zeigt, wenn die Stromversorgungsspannung sinkt (VDD = 2,2 V). Spezifisch zeigt 6 einen A/D-Wandlungsprozess, der auf der rechten Seite von 4 dargestellt ist. In dem ersten Vergleich wird die zu erzeugende Referenzspannung Vref, wie in dem Fall von 5, durch VDD × 1/2 angegeben und 1/2 = 128/256 wird erhalten. Dementsprechend wird die Referenzspannung Vref basierend auf dem Digitalwert 128 = 80H erhalten. Da in diesem Fall die Stromversorgungsspannung VDD jedoch 2,2 V beträgt, ist die erzeugte Referenzspannung Vref 1,1 V. Ferner wird die Referenzspannung Vref mit der analogen Eingangsspannung Vin verglichen, und Vref = 1,1 V ≤ Vin = 1,8 V wird festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das erste Vergleichsergebnis ”1” zeigt, wird die Referenzspannung Vref in dem zweiten Vergleich durch einen Zwischenwert zwischen VDD und VDD × 1/2, d. h. einen Ausdruck von VDD × 3/4 angegeben. In diesem Fall wird 3/4 = 192/256 erhalten, so dass eine Referenzspannung Vref = 1,65 V basierend auf einem Digitalwert C0H erzeugt wird. Ferner wird Vref = 1,65 V ≤ Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das zweite Vergleichsergebnis ”1” zeigt, wird die Referenzspannung Vref in einem dritten Vergleich durch einen Zwischenwert zwischen VDD und VDD × 3/4, d. h. einen Ausdruck von VDD × 7/8 angegeben. In diesem Fall wird 7/8 = 224/256 erhalten, so dass eine Referenzspannung Vref = 1,925 V basierend auf einem Digitalwert E0H erzeugt wird. Ferner wird Vref = 1,925 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das dritte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem vierten Beispiel durch einen Zwischenwert zwischen VDD × 3/4 und VDD × 7/8, d. h. einen Ausdruck von VDD × 13/16 angegeben. In diesem Fall wird 13/16 = 208/256 erhalten, so dass eine Referenzspannung Vref = 1,7875 V basierend auf einem Digitalwert von D0H erzeugt wird. Ferner wird Vref = 1,7875 V ≤ Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das vierte Vergleichsergebnis ”1” zeigt, wird die Referenzspannung Vref in dem fünften Vergleich durch einen Zwischenwert zwischen VDD × 13/16 und VDD × 7/8, d. h. einen Ausdruck von VDD × 27/32 angegeben. In diesem Fall wird 27/32 = 216/256 erhalten, so dass eine Referenzspannung Vref = 1,8563 V basierend auf einem Digitalwert von D8H erzeugt wird. Ferner wird Vref = 1,8563 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das fünfte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem sechsten Vergleich durch einen Zwischenwert zwischen VDD × 13/16 und VDD × 27/32, d. h. einen Ausdruck VDD × 53/64 angegeben. In diesem Fall wird 53/64 = 212/256 erhalten, so dass eine Referenzspannung Vref = 1,8219 V basierend auf einem Digitalwert D4H erzeugt wird. Ferner wird Vref = 1,8219 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das sechste Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem siebten Vergleich durch einen Zwischenwert zwischen VDD × 13/16 und VDD × 53/64, d. h. einen Ausdruck von VDD × 105/128 angegeben. In diesem Fall wird 105/128 = 210/256 erhalten, so dass eine Referenzspannung Vref = 1,8047 V basierend auf einem Digitalwert D2H erzeugt wird. Ferner wird Vref = 1,8047 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das siebte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem letzten Vergleich, d. h. dem achten Vergleich, durch einen Zwischenwert zwischen VDD × 13/16 und VDD × 105/128, d. h. einen Ausdruck von VDD × 209/256 angegeben. In diesem Fall wird 209/256 erhalten, so dass eine Referenzspannung Vref = 1,7961 V basierend auf einem Digitalwert D1H erzeugt wird. Ferner wird Vref = 1,7961 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”1” zeigt. Als ein Ergebnis wird ein in binärer Schreibweise als ”11010001B” ausgedrückter Wert, d. h. in hexadezimaler Schreibweise der Digitalwert D1H erhalten.
  • Wie oben unter Bezugnahme auf die 5 und 6 beschrieben wurde, variiert auch die erzeugte Referenzspannung Vref, wenn die Stromversorgungsspannung VDD variiert. Infolgedessen zeigen die A/D-Wandlungsergebnisse für die gleiche analoge Eingangsspannung Vin unterschiedliche Werte.
  • 7 ist ein Konzeptdiagramm, das das Korrekturverfahren gemäß dieser exemplarischen Ausführungsform zeigt. Wie in 4 zeigt die linke Seite von 7 den Fall, in dem die Stromversorgungsspannung VDD 3,2 V beträgt, was eine normale Spannung darstellt, und die rechte Seite von 7 zeigt den Fall, in dem die Stromversorgungsspannung VDD auf 2,2 V sinkt. Wie oben unter Bezugnahme auf 3 beschrieben ist, wird in dieser exemplarischen Ausführungsform die Standardspannung Vstd, die unabhängig von der Variation der Stromversorgungsspannung VDD konstant bleibt, zuerst der A/D-Wandlung unterzogen.
  • Bezug nehmend auf 7 wird unter der Annahme, dass die Standardspannung Vstd zum Beispiel 1,0 V (Vstd = 1,0 V) beträgt, wenn die Stromversorgungsspannung VDD 3,2 V ist, was eine normale Spannung darstellt, das Wandlungsergebnis durch 1,0/3,2 × 256 = 80, d. h. 50H in hexadezimaler Schreibweise dargestellt. Wenn die Stromversorgungsspannung VDD auf 2,2 V sinkt, wird das Wandlungsergebnis indes durch 1,0/2,2 × 256 = 116, d. h. 74H in hexadezimaler Schreibweise dargestellt. Hier sind die A/D-Wandlungsprozesse ähnlich wie diejenigen der 5 und 6, so dass die Beschreibung derselben weggelassen wurde. Das A/D-Wandlungsergebnis 74H der Standardspannung Vstd wird in dem Standardspannungs-Wandlungsergebnisregister 107 gespeichert.
  • Wie ausführlich unter Bezugnahme auf die 5 und 6 beschrieben und wie in 7 gezeigt ist, wird eine typische A/D-Wandlung, selbst wenn die Stromversorgungsspannung VDD variiert, immer von der gleichen Position gestartet, nämlich 80H. Wie gezielt in 7 gezeigt ist, beträgt die Referenzspannung Vref, wenn die Stromversorgungsspannung VDD 3,2 V beträgt, was eine normale Spannung ist, zu Begin der Wandlung, d. h. beim ersten Vergleich, 1,6 V. Wenn die Stromversorgungsspannung VDD auf 2,2 V sinkt, beträgt die in dem ersten Vergleich erhaltene Referenzspannung Vref in der typischen A/D-Wandlung indes 1,1 V. Selbst wenn in dieser exemplarischen Ausführungsform die Stromversorgungsspannung VDD auf 2,2 V sinkt, wird eine Korrekturoperation durchgeführt, so dass die in dem ersten Vergleich erhaltene Referenzspannung Vref 1,6 V wird, was gleich der bei der normalen Stromversorgungsspannung VDD erhaltenen Spannung ist. In diesem Fall wird das in dem Standardspannungs-Wandlungsergebnisregister 107 gespeicherte A/D-Wandlungsergebnis der Standardspannung Vstd verwendet.
  • Hierbei ist ein allgemeiner Ausdruck zum Korrigieren einer Wandlungsstartposition wie folgt: (korrigierte Wandlungsstartposition) = (Vstd Wandlungsergebnis) × (normaler Wandlungsstart Vref)/Vstd.
  • In einer in 7 gezeigten exemplarischen Ausführungsform beträgt das A/D-Wandlungsergebnis 74H bei einer Standardspannung Vstd von 1,0 V 116 (74H = 116) und der normale Wandlungsstart Vref ist 1,6 V (Vref = 1,6 V). Dementsprechend wird die korrigierte Wandlungsstartposition durch 116 × 1,6/1,0 = 185, d. h. BAH in hexadezimaler Schreibweise dargestellt. Aufgrund des Digitalwerts kann die Referenzspannung Vref von 1,6 V erzeugt werden, die in dem ersten Vergleich erhalten wird und die gleich der bei der normalen Stromversorgungsspannung VDD erhaltenen Spannung ist.
  • 8 ist eine Tabelle, die einen A/D-Wandlungsprozess gemäß dieser exemplarischen Ausführungsform zeigt, wenn die Stromversorgungsspannung sinkt (VDD = 2,2 V). Wie in den Fällen der 5 und 6 beträgt die analoge Eingangsspannung Vin 1,8 V (Vin = 1,8 V). Wie in 9 gezeigt ist, wird in dem ersten Vergleich die zu erzeugende Referenzspannung Vref durch einen Ausdruck von (Wandlungsstartposition) × VDD/256 angegeben. In diesem Fall wird, wie oben beschrieben, eine Referenzspannung Vref = 1,5984 V basierend auf der Wandlungsstartposition von 185,6 erzeugt, d. h. BAH. Ferner wird die Referenzspannung Vref mit der analogen Eingangsspannung Vin verglichen, und Vref = 1,5984 V ≤ Vin = 1,8 V wird festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das erste Vergleichsergebnis ”1” zeigt, wird die Position der Referenzspannung Vref in dem zweiten Vergleich durch einen Zwischenwert zwischen der Wandlungsstartposition und (Wandlungsstartposition) × 2 angegeben, d. h. (Wandlungsstartposition) × 3/2. In diesem Fall (Wandlungsstartposition) × 3/2 = 185,6 × 3/2 = 278,4, so dass ein Digitalwert 116H erhalten wird. Der Digitalwert übersteigt eine obere 8-Bit Grenze von FFH. Aus diesem Grund wird eine Referenzspannung Vref = 2,2 V basierend auf FFH erzeugt. In diesem Fall wird Vref = 2,2 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das zweite Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem dritten Vergleich durch einen Zwischenwert zwischen der Wandlungsstartposition und (Wandlungsstartposition) × 3/2 angegeben, d. h. (Wandlungsstartposition) × 5/4. In diesem Fall wird (Wandlungsstartposition) × 5/4 = 185,6 × 5/4 = 232 erhalten, so dass eine Referenzspannung Vref = 1,9938 V basierend auf einem Digitalwert E8H erhalten wird. Ferner wird Vref = 1,9938 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das dritte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem vierten Vergleich durch einen Zwischenwert zwischen der Wandlungsstartposition und (Wandlungsstartposition) × 5/4 angegeben, d. h. (Wandlungsstartposition) × 9/8. In diesem Fall wird (Wandlungsstartposition) × 5/4 = 185,6 × 9/8 = 208,0 erhalten, so dass eine Referenzspannung Vref = 1,7961 V basierend auf einem Digitalwert D1H erhalten wird. Ferner wird Vref = 1,7961 V ≤ Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”1” zeigt.
  • Da das vierte Vergleichsergebnis ”1” zeigt, wird die Referenzspannung Vref in dem fünften Vergleich durch einen Zwischenwert zwischen (Wandlungsstartposition) × 9/8 und (Wandlungsstartposition) × 5/4 angegeben, d. h. (Wandlungsstartposition) × 19/16. In diesem Fall wird (Wandlungsstartposition) × 19/16 = 185,6 × 19/16 = 220,4 erhalten, so dass eine Referenzspannung Vref = 1,8906 V basierend auf einem Digitalwert DCH erhalten wird.
  • Ferner wird Vref = 1,8906 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das fünfte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem sechsten Vergleich durch einen Zwischenwert zwischen (Wandlungsstartposition) × 9/8 und (Wandlungsstartposition) × 19/16 angegeben, d. h. (Wandlungsstartposition) × 37/32. In diesem Fall wird (Wandlungsstartposition) × 37/32 = 185,6 × 37/32 = 214,6 erhalten, so dass eine Referenzspannung Vref = 1,8477 V basierend auf einem Digitalwert D7H erhalten wird. Ferner wird Vref = 1,8477 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das sechste Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem siebten Vergleich durch einen Zwischenwert zwischen (Wandlungsstartposition) × 9/8 und (Wandlungsstartposition) × 37/32 angegeben, d. h. (Wandlungsstartposition) × 73/64. In diesem Fall wird (Wandlungsstartposition) × 73/64 = 185,6 × 73/64 = 211,7 erhalten, so dass eine Referenzspannung Vref = 1,8219 V basierend auf dem Digitalwert D4H erhalten wird. Ferner wird Vref = 1,8219 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0” zeigt.
  • Da das siebte Vergleichsergebnis ”0” zeigt, wird die Referenzspannung Vref in dem letzten Vergleich, d. h. dem achten Vergleich, durch einen Zwischenwert zwischen (Wandlungsstartposition) × 9/8 und (Wandlungsstartposition) × 73/64 angegeben, d. h. (Wandlungsstartposition) × 145/128. In diesem Fall wird (Wandlungsstartposition) × 145/128 = 185,6 × 145/128 = 210,25 erhalten, so dass eine Referenzspannung Vref = 1,8047 V basierend auf dem Digitalwert D2H erhalten wird. Ferner wird Vref = 1,8047 V > Vin = 1,8 V festgestellt, so dass das Vergleichsergebnis ”0 zeigt. Als ein Ergebnis wird ein in binärer Schreibweise als ”10010000B” ausgedrückter Wert, d. h. in hexadezimaler Schreibweise der Digitalwert 90H erhalten. Das heißt, das A/D-Wandlungsergebnis gleich dem bei der normalen Stromversorgungsspannung VDD von 3,2 V erhaltenen Ergebnis kann erhalten werden.
  • Wie oben beschrieben ist, wird bei dem A/D-Wandler gemäß dieser exemplarischen Ausführungsform, selbst wenn die Stromversorgungsspannung VDD variiert, die Referenzspannung Vref gleich der bei der normalen Stromversorgungsspannung VDD erhaltenen Spannung durch die Verwendung des A/D-Wandlungsergebnisses der Standardspannung Vstd erzeugt. Mit anderen Worten wird ein Korrekturprozess unter Verwendung des A/D-Wandlungsergebnisses der Standardspannung Vstd durchgeführt, so dass die Referenzspannung Vref gleich der bei der normalen Stromversorgungsspannung VDD erhaltenen Spannung wird. Die analoge Eingangsspannung Vin wird mit der Referenzspannung Vref verglichen, die gleich der bei der normalen Stromversorgungsspannung VDD erhaltenen Spannung ist, wodurch es ermöglicht wird, das gleiche A/D-Wandlungsergebnis wie das bei der normalen Stromversorgungsspannung VDD erhaltene Ergebnis zu erhalten. Mit anderen Worten, die analoge Eingangsspannung Vin kann A/D-Wandlung in akkurater Weise unterzogen werden. Darüber hinaus ist der A/D-Wandler gemäß dieser exemplarischen Ausführungsform für Echtzeitsteuerung geeignet, da das A/D-Wandlungsergebnis direkt für eine Steueroperation verwendet werden kann.
  • Während die Erfindung hinsichtlich mehrerer exemplarischer Ausführungsformen beschrieben wurde, wird der Fachmann erkennen, dass die Erfindung mit zahlreichen Modifikationen innerhalb des Geistes und Umfangs der anliegenden Patentansprüche praktiziert werden kann, und die Erfindung nicht auf die hier im Vorhergehenden beschriebenen Beispiele begrenzt ist.
  • Ferner ist der Umfang der Patentansprüche nicht durch die im Vorhergehenden beschriebenen exemplarischen Ausführungsformen begrenzt.
  • Außerdem wird festgestellt, dass der Anmelder beabsichtigt, Äquivalente aller Anspruchselemente einzuschließen, selbst wenn diese während der Weiterverfolgung geändert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2009-119670 [0001]
    • - JP 2005-26830 [0004, 0005, 0006, 0006, 0007, 0007, 0021, 0022]

Claims (10)

  1. Analog-Digital-Wandlungsschaltung, die Folgendes umfasst: eine Vergleichseinheit, die sequentiell eine analoge Eingangsspannung mit einer Anzahl von Referenzspannungen vergleicht und ein Vergleichsergebnis als einen Digitalwert ausgibt; eine Standardspannungs-Erzeugungseinheit, die eine Standardspannung zum Korrigieren der Referenzspannungen erzeugt; eine Speichereinheit, die ein durch die Vergleichseinheit erhaltenes Vergleichsergebnis der Standardspannung speichert; und eine Referenzspannungs-Erzeugungseinheit, welche die Referenzspannungen basierend auf dem Vergleichsergebnis der Standardspannung korrigiert erzeugt.
  2. Analog-Digital-Wandlungsschaltung nach Anspruch 1, bei der die Referenzspannungen aus einer Stromversorgungsspannung erzeugt werden.
  3. Analog-Digital-Wandlungsschaltung nach Anspruch 2, bei der die Standardspannung unabhängig von einer Variation der Energieversorgungsspannung im Wesentlichen konstant ist.
  4. Analog-Digital-Wandlungsschaltung nach Anspruch 2, bei der die Referenzspannungs-Erzeugungseinheit die Referenzspannungen erzeugt, wobei die Referenzspannungen unabhängig von einer Variation der Energieversorgungsspannung im Wesentlichen konstant sind.
  5. Analog-Digital-Wandlungsschaltung nach Anspruch 1, bei der die Referenzspannungs-Erzeugungseinheit Folgendes umfasst: eine Digitalsignal-Erzeugungsschaltung, die Digitalsignale jeweils entsprechend den Referenzspannungen basierend auf dem Vergleichsergebnis der Standardspannung erzeugt; und eine Digital-Analog-Wandlungsschaltung, die die Digitalsignale in die Referenzspannungen umwandelt.
  6. Analog-Digital-Wandlungsschaltung nach Anspruch 5, bei der die Digital-Analog-Wandlungsschaltung eine Digital-Analog-Wandlungsschaltung vom Widerstandskettentyp ist.
  7. Analog-Digital-Wandlungsverfahren, das folgende Schritte umfasst: Umwandeln einer Standardspannung in einen Digitalwert, wobei die Standardspannung unabhängig von einer Variation einer Energieversorgungsspannung im Wesentlichen konstant ist; Erzeugen einer Anzahl von Referenzspannungen, die basierend auf einem Vergleichsergebnis der Standardspannung korrigiert werden; und sequenzielles Vergleichen der Anzahl von Referenzspannungen mit einer analogen Eingangsspannung und Umwandeln der analogen Eingangsspannung in einen Digitalwert.
  8. Analog-Digital-Wandlungsverfahren nach Anspruch 7, bei dem die Referenzspannungen aus der Energieversorgungsspannung erzeugt werden.
  9. Analog-Digital-Wandlungsverfahren nach Anspruch 7, bei dem Referenzspannungen erzeugt werden, die unabhängig von der Variation der Energieversorgungsspannung im Wesentlichen konstant sind.
  10. Analog-Digital-Wandlungsverfahren nach Anspruch 7, bei dem die Erzeugung der Anzahl von Referenzspannungen Folgendes einschließt: Erzeugen von Digitalsignalen, die jeweils den Referenzspannungen entsprechen, basierend auf dem Vergleichsergebnis der Standardspannung; und Umwandeln der Digitalsignale in die Referenzspannungen.
DE102010020761A 2009-05-18 2010-05-17 Analog-Digital-Wandlungsschaltung und Analog-Digital-Wandlungsverfahren Withdrawn DE102010020761A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009119670A JP2010268349A (ja) 2009-05-18 2009-05-18 アナログ/デジタル変換回路及びアナログ/デジタル変換方法
JP2009-119670 2009-05-18

Publications (1)

Publication Number Publication Date
DE102010020761A1 true DE102010020761A1 (de) 2010-12-02

Family

ID=43028751

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010020761A Withdrawn DE102010020761A1 (de) 2009-05-18 2010-05-17 Analog-Digital-Wandlungsschaltung und Analog-Digital-Wandlungsverfahren

Country Status (4)

Country Link
US (1) US20100289684A1 (de)
JP (1) JP2010268349A (de)
CN (1) CN101895296A (de)
DE (1) DE102010020761A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845160B2 (ja) 2012-09-26 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6015421B2 (ja) * 2012-12-20 2016-10-26 富士電機株式会社 擬似共振スイッチング電源装置
CN105784179B (zh) * 2016-03-17 2017-06-16 深圳慧能泰半导体科技有限公司 一种温度检测电路
CN109407033B (zh) * 2018-11-27 2022-04-15 中国电力科学研究院有限公司 一种直流互感器暂态校验仪的校验装置
CN109444794B (zh) * 2018-11-27 2022-04-22 中国电力科学研究院有限公司 一种暂态校验的方法及***
CN109444797B (zh) * 2018-12-19 2022-04-15 中国电力科学研究院有限公司 一种用于对电子式互感器暂态校验仪进行校验的方法及***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026830A (ja) 2003-06-30 2005-01-27 Toyota Industries Corp A/d変換装置
JP2009119670A (ja) 2007-11-13 2009-06-04 Kobayashi Create Co Ltd イオンフロー記録ヘッド

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654587A (en) * 1985-08-30 1987-03-31 Rockwell International Corporation Digital peak detector and method of peak detection
US5990814A (en) * 1997-09-05 1999-11-23 Cirrus Logic, Inc. Method and circuit for calibration of flash analog to digital converters
JP2000059220A (ja) * 1998-08-03 2000-02-25 Mitsubishi Electric Corp アナログ/ディジタル変換器制御方法
US6369740B1 (en) * 1999-10-22 2002-04-09 Eric J. Swanson Programmable gain preamplifier coupled to an analog to digital converter
JP3623205B2 (ja) * 2002-03-22 2005-02-23 株式会社半導体理工学研究センター アナログ/ディジタルコンバータ
US6856265B2 (en) * 2002-03-28 2005-02-15 Via Technologies Inc. Data converter with background auto-zeroing via active interpolation
JP4039928B2 (ja) * 2002-10-03 2008-01-30 三洋電機株式会社 アナログ−デジタル変換回路
JP4705858B2 (ja) * 2006-02-10 2011-06-22 Okiセミコンダクタ株式会社 アナログ・ディジタル変換回路
JP4550144B2 (ja) * 2006-12-04 2010-09-22 パナソニック株式会社 A/dコンバータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026830A (ja) 2003-06-30 2005-01-27 Toyota Industries Corp A/d変換装置
JP2009119670A (ja) 2007-11-13 2009-06-04 Kobayashi Create Co Ltd イオンフロー記録ヘッド

Also Published As

Publication number Publication date
JP2010268349A (ja) 2010-11-25
US20100289684A1 (en) 2010-11-18
CN101895296A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
DE69621068T2 (de) Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation
DE102004058749B4 (de) Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität
DE3902313C2 (de) Analog /Digitalwandler
DE102010020761A1 (de) Analog-Digital-Wandlungsschaltung und Analog-Digital-Wandlungsverfahren
EP1568138B1 (de) A/d-wandler mit minimiertem umschaltfehler
DE102007033689B4 (de) Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
DE4208702C2 (de) Zweischrittiger Unterbereichs-Analog/Digital-Wandler
DE102006004212B4 (de) Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
DE102011006760B4 (de) A/D-Wandlervorrichtung und Signalverarbeitungseinheit hiermit
DE102004039161A1 (de) Faltender Analog/Digital-Wandler, der kalibriert werden kann, und Verfahren dafür
DE102013013080A1 (de) Verfahren und System zur Ermittlung von elektrischen Spannungen
DE102012209717A1 (de) Analog-Digital-Wandler
DE102009010155A1 (de) Digitales Trimmen von (SAR-)ADCs
DE4215740C2 (de) Testvorrichtung für Analog/Digital-Wandler
DE3136784A1 (de) Digital-analog-umsetzer
DE102015102050A1 (de) Analog-digital-umwandlung
DE60204433T2 (de) Kalibrationstestsequenzeinfügung für A/D-Umsetzer
DE2602382C2 (de) Reihen-Parallel-Analog-Digital-Umsetzereinrichtung
EP0314873B1 (de) Einrichtung zum automatischen Anlegen der Abgleichspannung an die abstimmbaren Schaltungselemente des ZF-Verstärkers eines Fernsehempfängers
WO2001010030A2 (de) Analog/digital- oder digital/analog-umsetzer
DE19528403A1 (de) Widerstandskettennetzwerk, Digital/Analog-Umsetzer und Analog/Digital-Umsetzer
DE102013105127B4 (de) Hintergrundtechnologien zur Kalibrierung von Komparatoren
DE102014110012A1 (de) Verfahren und Vorrichtung zur Verwendung bei der Analog-zu-Digital-Umwandlung
DE69331170T2 (de) Mehrmoden-Analog/Digitalwandler und Verfahren
DE102007010591B4 (de) Schalterzustandsdetektor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned

Effective date: 20120423