WO2001010030A2 - Analog/digital- oder digital/analog-umsetzer - Google Patents

Analog/digital- oder digital/analog-umsetzer Download PDF

Info

Publication number
WO2001010030A2
WO2001010030A2 PCT/DE2000/002565 DE0002565W WO0110030A2 WO 2001010030 A2 WO2001010030 A2 WO 2001010030A2 DE 0002565 W DE0002565 W DE 0002565W WO 0110030 A2 WO0110030 A2 WO 0110030A2
Authority
WO
WIPO (PCT)
Prior art keywords
digital
reference voltage
correction
network
analog
Prior art date
Application number
PCT/DE2000/002565
Other languages
English (en)
French (fr)
Other versions
WO2001010030A3 (de
Inventor
Joseph Semmler
Frank Lehmacher
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001010030A2 publication Critical patent/WO2001010030A2/de
Publication of WO2001010030A3 publication Critical patent/WO2001010030A3/de
Priority to US10/067,173 priority Critical patent/US6720896B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1052—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Definitions

  • the present invention relates to an analog / digital (A / D) - or a digital / analog (D / A) converter according to the preamble of claim 1.
  • circuits in which several selectable reference voltages have to be used have so far been constructed with relatively great effort.
  • a / D or D / A converters only have one reference voltage input.
  • ratiometric measurements e.g. the comparison of two sensor voltages
  • a / D converters that only have a reference voltage input
  • at least two separate measurements and a subsequent relationship formation between the digital conversion results of the A / D converter are required. If, on the other hand, there were several freely selectable reference voltage inputs, the same ratiometric measurement could be carried out in a single measuring step, since one of the two sensor voltages could be used as the reference voltage and the other sensor voltage could be used as the analog voltage to be converted.
  • a / D and D / A converters can only be operated with a plurality of reference voltages if an external switchover of the respectively supplied reference voltage is provided, but as a rule the accuracy is reduced.
  • a / D converters are already known in isolated cases, which can change the reference voltage used in each case internally via a resistance divider.
  • these A / D converters have the disadvantage that the reference voltage is loaded with a permanent direct current, this being the case in particular when no A / D conversion is currently taking place.
  • the ratiometric measurements described above are also not possible with such A / D converters.
  • these A / D converters are not calibratable, i.e. a simultaneous correction of linearity and / or offset errors using a calibration process is not possible.
  • the accuracy of an A / D or D / A conversion is largely determined by linearity and offset errors, which are caused by a mismatch between different circuit locations.
  • the signal voltages to be processed are very low, so that high demands are made on the accuracy of the A / D and D / A converters in this area of application, so that falsification of the measurement results can be avoided or at least suppressed.
  • a / D or D / A converters capable of calibration as well as powerful calibration methods are necessary so that the errors caused by a mismatch can be compensated for.
  • a / D and D / A converters with self-calibration are already widely known.
  • the applicant describes an A / D converter in which the conversion of an analog input signal into a digital output signal according to the principle of the charge distribution and the successive approximation is performed.
  • the principle of charge redistribution with successive approximation is also described in detail, for example, in US 4,399,426 and in "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part I", James L. McCreary and Paul R. Gray, IEEE Journal of Solid State Circuits, 12/1975, pages 371-379.
  • the A / D converter consequently comprises a main network serving for A / D conversion with a plurality of reference elements, in particular capacitors, the capacitance values of which are selected to be weighted.
  • a correction network with capacitors, which are also weighted, is provided, which generates correction voltages for correcting offset and / or linear errors, which are fed into the main network.
  • the present invention is therefore based on the object of proposing an A / D or D / A converter, the
  • Reference voltage can also be freely selected during operation.
  • the object of the present invention is to propose such a calibratable A / D or D / A converter.
  • the above task is accomplished by an A / D converter or
  • the A / D or D / A converter has an integrated internal selection device which is different
  • Control signal selects one of these reference voltages for A / D or D / A conversion.
  • This internal selection device can in particular be designed in the form of an analog multiplexer which can be controlled with the control signal via a data bus.
  • the switchover of the reference voltage to be used in each case takes place by means of transmission gates, so that the reference voltages are not additionally burdened by the switchover process.
  • the A / D or D / A converter according to the invention comprises a correction or calibration circuit which is used on the one hand for operation with various freely selectable reference voltages and on the other hand for both offset and
  • the calibration circuit comprises, in particular, a plurality of weighted reference elements, for example capacitors, resistors or transistors, the reference elements to which the positive reference voltage is present during the respectively chosen zero point being provided twice, namely once for the offset calibration and once for the linearity calibration.
  • a particular weighted reference elements for example capacitors, resistors or transistors, the reference elements to which the positive reference voltage is present during the respectively chosen zero point being provided twice, namely once for the offset calibration and once for the linearity calibration.
  • the present invention which in principle applies to both A / D and D / A converters (for example m
  • FIG. 1 shows a preferred exemplary embodiment of an A / D converter according to the invention, which is operated according to the principle of charge redistribution and successive approximation, and
  • FIG. 2 shows an illustration to explain the compensation of offset and linearity errors according to the prior art.
  • the analog / digital (A / D) converter shown in FIG. 1 is used to convert an analog input voltage signal V_IN m to a corresponding digital output signal.
  • the A / D converter comprises a main network 1 with a multiplicity of reference elements, in the present case capacitors 10 n - ⁇ - - ⁇ 10o, whose capacitance values are weighted in binary terms, the capacitance of the capacitor 10 n - ! the sum of the capacitances of the lower-order capacitors 10 n _ i-2 - .. lOo corresponds.
  • the capacitor 10 n _ ⁇ corresponds to the most significant capacitor
  • the capacitor 10 0 corresponds to the least significant capacitor.
  • a calibration or correction network 2 is connected to the main network 1 at a node 6, from which a correction voltage is applied to the node 6 to compensate for offset and linear errors.
  • the signal present at node 6 is compared in a comparator 3 with the ground potential or another reference voltage and, depending on this, the digital output signal is generated and a controller 4 for the main network 1 and a controller 5 for the correction network 2 are driven.
  • the individual capacitors of the main network 1 can optionally be connected via controllable switches 11 to a negative reference voltage or the ground potential VA_GND, a positive reference voltage VREF or the input signal V_IN.
  • Control of switches 11 and the evaluation of the voltage signal at node 6 which is dependent on them is carried out by controller 4.
  • the conversion of the analog input signal V_IN into the digital output signal, which is present in the controller 4, takes place according to the principle of charge redistribution and the successive approximation, as described, for example, in "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part I" , James L. McCreary and Paul R. Gray, IEEE Journal of Solid State Circuits, 12/1975, pages 371-379.
  • the weighted capacitors 10 n - ⁇ ... l0 0 of the main network 1 are initially connected to the analog input signal V_IN during a sampling or 'sample' phase, the node 6 being grounded. Then the individual switches 11 are successively switched by the control unit 4 in such a way that each capacitor 10 n - ⁇ ... l0 0 is connected both to the reference voltage VREF and to the ground potential V_GND (charge redistribution or 'redistribution' phase). Depending on the comparison result in the comparator 3, the digital value resulting therefrom is stored in a register of the controller 4.
  • the reference voltage VREF is provided by an internal selection device 7, which for each Implementation allows a freely selectable reference voltage.
  • Selection device 7 can in particular be designed in the form of an analog multiplexer 7, which is part of the A / D converter and to which several different reference voltages VREFO ... VREFi are applied.
  • the individual reference voltages can be selected using the multiplexer 7 by multiplexing digitally via a data bus VREF_SEL.
  • the data bus bus width depends on the number of different selectable reference voltages VREFO ... VREFi.
  • the calibration network 2 also shown in FIG. 1 is used to correct errors and offset errors by applying corresponding correction voltages to the node 6.
  • the calibration network 2 also includes weighted reference elements 20 (in the present case capacitors), which can be applied to VREF or V_GND using controllable switches 21.
  • the controller 5 comprises a memory 30, in which a corresponding correction value for correcting errors of error is stored for each of the reference elements 20.
  • a memory 31 is provided for storing correction values for correcting offset errors.
  • correction values stored in the memories 30 and 31 ensure that when one of the capacitors 10 of the main network is activated for the comparison process for successive approximation, a correction signal generated by the calibration network 2 is fed in at the node 6, so that the compensation signal to be compensated for Linearity or offset error of the respective capacitor 10 of the main network 1 is compensated.
  • Switches 21 are determined by the controller 5 as a function of the correction value stored in each case.
  • both calibration networks 2 0FF and 2 LIN comprise binary-weighted reference elements, in the present case capacitors 20 m _ ⁇ ... 20 0 .
  • the capacitance of the capacitor lOn-i or 20 m - ⁇ corresponds to the sum of the capacitances of the lower-order capacitors lOn-ii ... lOrj or 20m -! -! ... 20 0 .
  • This property can be used to determine the errors of all reference elements or capacitors 10 n - ⁇ ... l0 0 of the main network 1 as follows.
  • the capacitors of the main network 1 and the calibration network 2 LIN are not switched during the offset calibration.
  • the comparator 3 is first switched to the scanning mode, so that the comparator 3 stores the voltage applied to the node 6.
  • the offset correction value determined according to the previous conversions is applied to the offset calibration network 2 0FF in the form of a digital data word of width m (a binary '1' corresponds to the applied voltage VREF, a binary '0' corresponds to the applied voltage V_GND) ,
  • the comparator is switched to the conversion or conversion mode and the offset calibration network 2 0FF is switched to its zero point, the zero point, for example, being chosen such that only the most significant bit n-1 is set to '1'.
  • the voltage across the capacitors 10 of the main network 1 remains unchanged.
  • the offset correction value applied is now increased or decreased and stored as a new offset correction value, so that the final offset correction value is continuously approximated.
  • the calibration is carried out similarly to the offset calibration, but in this case both the main network 1 and the two calibration networks 2 0FF and 2 L: r are active.
  • the comparator is first switched to the scanning mode, and the previously determined offset correction value is applied to the offset calibration network 2 0FF in order to eliminate the offset in this measurement.
  • the calibration network 2 ⁇ Ih is switched to its zero point ('1000 ... 000'), and the main network 1 is set to 'Olli ... 111'.
  • the comparator 3 is then switched to the conversion mode and the main network 1 is set to '1000 ... 000' after the conversion.
  • the offset calibration network 2 0FF is switched back to its zero point ('1000 ... 000'), while to correct the error in the error calibration network 2 LIN from its zero point to the last determined correction error value (m form a digital data word of width m) is switched.
  • the device error or the corresponding correction value determined according to the previous conversions is now increased or decreased and stored as a new correction value in the corresponding memory, so that the current correction value converges to its final value hm. This procedure is repeated for all other bits or capacitors of the main network 1.
  • the value '1000 ... 000'(2's complement representation) was chosen as the zero point to pass through the offset and linearity calibration network 2 0FF or 2 LIN to be able to map both positive and negative correction values. Since both the offset and the
  • the calibration of the calibration uses the same zero point, the effects of the calibration networks can be superimposed.
  • the tasks of the two calibration networks could also be performed by a single calibration network.
  • the offset correction value is applied to the calibration network in the sampling phase of comparator 3, while in the charge redistribution phase the linearity correction value is applied.
  • the exemplary embodiment shown in FIG. 1 therefore includes a calibration network 2, which is provided for the compensation of both linearity and offset errors and contains a circuit-technical modification such that, with a reduced space requirement, reliable error compensation is possible even when using several freely selectable reference voltages .
  • This reference voltage, designated VA_REF according to FIG. 1 is used as the basic reference voltage during the calibration.
  • the constant base reference voltage VA_REF is formed by the reference voltage VREFO.
  • the calibration network 2 shown in FIG. 1, which is intended for use with a plurality of freely selectable reference voltages, differs from the conventional solution explained above, starting from FIG. 2, regarding the use of a common calibration network for correcting both offset and linear errors only by splitting those reference elements or capacitors 20 to which the selected positive reference voltage VREF VA_REF is applied at the zero point, ie, a corresponding capacitor must be used for Offset calibration and a corresponding capacitor for
  • Measurement calibration can be provided. Since, for the reasons described above, it is assumed below that the zero point of the calibration network 2 is represented by the digital m bit data word '1000 ... 000', only the most significant bit (MSB) of this data word is shown in FIG. 1 corresponding capacitor 20 m - ! m the
  • the zero point for example, must be represented by the data word '1100 ... 000', the one shown in Fig. 1 also had to be represented
  • Capacitor 20 m _ 2 can be split into two separate capacitors etc.
  • connection with the two separate calibration capacitors 20 OFF and 20 L ⁇ N ensures that an offset error with the aid of the capacitor 20 OFF (in combination with the other capacitors of the calibration network 2) and an error in error with the aid of the capacitor 20 LIN (in combination with the other capacitors of the calibration network 2) can be compensated correctly. Since the calibration network 2 is provided both for the compensation of offset errors and of error errors, a distinction must be made between offset and error calibration when determining the corresponding correction or calibration values.
  • the calibration procedure using the calibration network 2 shown in FIG. 1 is as follows.
  • the comparator 3 is first switched to the scanning mode already mentioned, so that from the
  • Comparator 3 the voltage applied to node 6 is stored.
  • the capacitor 20 O FF is connected by the controller 5 in such a way that the old one is connected to it
  • Ambient calibration must not be active.
  • any value can be applied to the capacitor 20 L ⁇ N , as long as it is ensured that this value is constant in the sampling phase and in the subsequent decision phase of the comparator 3.
  • the other capacitors 20 ⁇ r ⁇ -2 ⁇ • - 20 0 of the calibration network 2 are in the sampling phase depending on the logic level of the old offset correction value with the base reference voltage VA_REF (the corresponding bit is set) or with V_GND (the corresponding bit is not set) ) connected.
  • the comparator 3 m is then switched to the decision or conversion mode in order to determine the new offset correction value.
  • the base reference voltage VA_REF is applied to the capacitor 20 OFF in order to operate this capacitor at the offset zero point.
  • the capacitor 20 LIN remains at its zero point.
  • the other capacitors 20 m -2 ... 20 0 are all switched to V_GND in this phase.
  • the controller 5 now determines a new offset correction value and stores it in the memory 31.
  • the voltage corresponding to the old offset correction value (VA_REF or V_GND) is first applied to the capacitor 20 OFF in the scanning mode of the comparator 3, while LIN VA_REF is applied to the capacitor 20 in order to close the capacitor at zero zero operate.
  • VA_REF old offset correction value
  • the capacitor 20 O FF is switched back to the zero point offset, ie VA_REF applied and to the capacitor 20 LI N is corresponding to the old stored voltage Lmearitatskorrekturwert
  • Implementations determined Lmearitats-correction value increased or decreased and stored as a new correction value in the memory 30.
  • Calibration network 2 are set either to VA_REF or to V_GND both during the sampling phase and during the decision phase in accordance with the logic level of the old correction correction value present.
  • any other constant voltage can be applied to the capacitor 20 ⁇ TM during the scanning and redistribution mode and to the capacitors 20 m - 2 ... 20 0 during the redistribution mode instead of VA_REF.
  • the combined calibration network must be connected as follows, as follows, in the individual phases of a normal implementation process in accordance with its original function as offset or linear error compensation.
  • the reference voltage VREF selected for the current measurement is applied to the capacitor 20 L ⁇ N in order to operate the capacitor 20 LIN at the zero point for the selected reference voltage.
  • This reference voltage can differ in particular from the reference voltage VA_REF used during the calibration.
  • VA_REF reference voltage
  • the capacitor 20 OFF and the other capacitors 20 m - 2 ... 20 0 is the same as the old one Offset correction value either VA_REF or V_GND created.
  • any reference voltage can be used and this can also be freely selected for every implementation without influencing the basic function of the calibration.
  • the conversion or conversion results that can be achieved in this way are, apart from residual errors that cannot be compensated for by the calibration (noise, system-inherent faults, etc.), free of offset and imperfections.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Ein Analog/Digital- oder Digital/Analog-Umsetzer weist eine interne Referenzspannung-Auswahleinrichtung (7) auf, an die mehrere Referenzspannungen (VREF0...VREFi) angelegt sind und die abhängig von einem Auswahlsignal (VREF-SEL) eine dieser Referenzspannungen auswählt und an eine Umsetzeinrichtung (1, 3) des Umsetzers anlegt. Darüber hinaus kann ein Korrekturnetzwerk (2) vorgesehen sein, um ungeachtet der Verwendung mehrerer frei wählbarer Referenzspannungen sowohl Offset- als auch Linearitätsfehler korrigieren zu können.

Description

Beschreibung
Analog/Digital- oder Digital/Analog-Umsetzer
Die vorliegende Erfindung betrifft einen Analog/Digital (A/D) - oder einen Digital/Analog (D/A) -Umsetzer nach dem Oberbegriff des Anspruches 1.
In der elektronischen Meßtechnik sind bisher Schaltungen, in denen mehrere selektierbare Referenzspannungen eingesetzt werden müssen (beispielsweise bei mehrkanaligen ratiometrischen Messungen, bei denen die Verhältnisse mehrerer Spannungen zueinander zu ermitteln sind) , relativ aufwendig aufgebaut.
Herkömmliche A/D- bzw. D/A-Umsetzer verfügen jedoch über lediglich einen Referenzspannungseingang. Um mit A/D- Umsetzern, die lediglich einen Referentspannungseingang besitzen, derartige ratiometrische Messungen (z.B. den Vergleich zweier Sensorspannungen) durchführen zu können, sind mindestens zwei getrennte Messungen sowie eine anschließende Verhältnisbildung zwischen den digitalen Umsetzungsergebnissen des A/D-Umsetzers erforderlich. Wären hingegen mehrere frei wählbare Referenzspannungseingänge vorhanden, könnte dieselbe ratiometrische Messung in nur einem einzigen Meßschritt abgewickelt werden, da als Referenzspannung eine der beiden Sensorspannungen und als zu konvertierende Analogspannung die andere Sensorspannung verwendet werden könnte.
Herkömmliche A/D- und D/A-Umsetzer können mit mehreren Referenzspannungen nur dann betrieben werden, wenn eine externe Umschaltung der jeweils zugeführten Referenzspannung vorgesehen wird, wodurch jedoch in der Regel die Genauigkeit herabgesetzt wird. Es sind zwar bereits vereinzelt A/D-Umsetzer bekannt, welche intern die jeweils verwendete Referenzspannung über einen Widerstandsteiler verandern können. Diese A/D-Umsetzer besitzen jedoch den Nachteil, daß die Referenzspannung mit einem permaneten Gleichstrom belastet wird, wobei dies insbesondere auch dann der Fall ist, wenn augenblicklich keine A/D-Umsetzung ablauft.
Darüber hinaus sind auch mit derartigen A/D-Umsetzern nicht die oben beschriebenen ratiometrischen Messungen möglich. Des weiteren sind diese A/D-Umsetzer nicht kalibπerfahig, d.h. eine gleichzeitige Korrektur von Linearitats- und/oder Offsetfehlern mit Hilfe eines Kalibriervorgangs ist nicht möglich. Die Genauigkeit einer A/D- oder D/A-Umsetzung wird jedoch maßgeblich durch Linearitats- und Offsetfehler bestimmt, die durch eine Fehlanpassung verschiedener Schaltungstelle hervorgerufen werden. Insbesondere in der Sensorik sind die zu verarbeitenden Signalspannungen sehr gering, so daß gerade auf diesem Anwendungsgebiet hohe Ansprüche an die Genauigkeit der A/D- und D/A-Umsetzer gestellt werden, damit eine Verfälschung der Meßergebnisse vermieden oder zumindest unterdruckt werden kann. Um die steigenden Genauigkeitsanforderungen an eine A/D- oder D/A- Umsetzung einhalten zu können, sind daher kalibπerfahige A/D- oder D/A-Umsetzer sowie leistungsfähige Kalibrierverfahren erforderlich, so daß die durch eine Fehlanpassung bedingten Fehler kompensiert werden können.
A/D- und D/A-Umsetzer mit Selbstkalibπerung sind bereits weitläufig bekannt. So ist beispielsweise in der DE 195 12 495 Cl der Anmelderin ein A/D-Umsetzer beschrieben, bei dem die Umsetzung eines analogen Eingangssignals in ein digitales Ausgangssignal nach dem Prinzip der Ladungsu verteilung und der sukzessiven Approximation ausgeführt wird. Das Prinzip der Ladungsumverteilung mit sukzessiver Approximation ist beispielsweise auch ausführlich in der US 4,399,426 sowie in "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part I", James L. McCreary und Paul R. Gray, IEEE Journal of Solid State Circuits, 12/1975, Seiten 371-379, beschrieben. Der A/D- Umsetzer umfaßt demzufolge ein zur A/D-Umsetzung dienendes Hauptnetzwerk mit mehreren Referenzelementen, insbesondere Kondensatoren, deren Kapazitatswerte gewichtet gewählt sind. Darüber hinaus ist ein Korrekturnetzwerk mit ebenfalls gewichteten Kondensatoren vorgesehen, welches Korrekturspannungen zur Korrektur von Offset- und/oder Lmeaπtatsfehler erzeugt, die in das Hauptnetzwerk eingespeist werden.
Auch bei diesen bekannten A/D- und D/A-Umsetzern mit Selbstkalibrierung ist jedoch die Verwendung mehrerer unterschiedlicher Referenzspannungen nicht bekannt, d.h. die Referenzspannung ist wahrend des gesamten Betriebs konstant. Zwischen einzelnen Umsetzungen kann die Referenzspannung nicht gewechselt werden. Dies bedeutet aber auch, daß eine eventuell einer Umsetzung vorangehende Kalibrierung, die Umsetzung selbst und eine eventuell der Umsetzung folgende Kalibrierung mit derselben Referenzspannung durchgeführt werden. Ein kalibrierender A/D- oder D/A-Umsetzer mit einer für ede Umsetzung wahlbaren Referenzspannung ist nicht bekannt .
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen A/D- oder D/A-Umsetzer vorzuschlagen, dessen
Referenzspannung auch wahrend des Betriebs frei gewählt werden kann. Insbesondere liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen derartigen kalibrierfahigen A/D- oder D/A-Umsetzer vorzuschlagen. Die oben genannte Aufgabe wird durch einen A/D-Umsetzer oder
D/A-Umsetzer mit den Merkmalen des Anspruches 1 gelost. Die
Unteranspruche definieren jeweils bevorzugte und vorteilhafte
Ausfuhrungsformen der vorliegenden Erfindung.
Erfindungsgemaß weist der A/D- oder D/A-Umsetzer eine integrierte interne Auswahleinrichtung auf, der verschiedene
Referenzspannungen zugeführt sind und die abhangig von einem
Steuersignal eine dieser Referenzspannungen für die A/D- oder D/A-Umsetzung auswählt. Diese interne Auswahleinrichtung kann insbesondere m Form eines analogen Multiplexers ausgestaltet sein, der über einen Datenbus mit dem Steuersignal ansteuerbar ist. Die Umschaltung der jeweils zu verwendenden Referenzspannung erfolgt dabei durch Ubertragungsgatter ('Transmission Gates'), so daß die Referenzspannungen durch den Umschaltvorgang nicht zusatzlich belastet werden.
Bei einem bevorzugten Ausfuhrungsbeispiel umfaßt der erfmdungsgemaße A/D- oder D/A-Umsetzer eine Korrektur- oder Kalibrierschaltung, die einerseits zum Betrieb mit verschiedenen frei wahlbaren Referenzspannungen und andererseits sowohl zur Offset- als auch zur
Lmearitatskalibrierung geeignet ist. Die Kalibrierschaltung umfaßt insbesondere mehrere gewichtete Referenzelemente, beispielsweise Kondensatoren, Widerstände oder Transistoren, wobei diejenigen Referenzelemente, an denen wahrend des jeweils gewählten Nullpunkts die positive Referenzspannung anliegt, doppelt, nämlich einmal für die Offsetkalibrierung und einmal für die Lmearitatskalibrierung, vorgesehen sind. Im Rahmen der vorliegenden Erfindung wird eine bestimmte
Vorgehensweise bezüglich des Anlegens der unterschiedlichen Spannungen an die Referenzelemente der Kalibrierschaltung vorgeschlagen, womit eine zuverlässige Kompensation sowohl von Offset- als auch von Lmeaπtatsfehlern mit ein und derselben Kalibrierschaltung bei gleichzeitiger Verwendung von mehreren frei wahlbaren Referenzspannungen möglich ist.
Die vorliegende Erfindung, welche grundsatzlich sowohl auf A/D- als auch auf D/A-Umsetzer (beispielsweise m
Microcontrollern) anwendbar ist, wird nachfolgend naher unter Bezugnahme auf die beigefugte Zeichnung erläutert.
Fig. 1 zeigt ein bevorzugtes Ausfuhrungsbeispiel eines erfmdungsgemaßen A/D-Umsetzers, der nach dem Prinzip der Ladungsumverteilung und der sukzessiven Approximation betrieben wird, und
Fig. 2 zeigt eine Darstellung zur Erläuterung der Kompensation von Offset- und Lmearitatsfehlern gemäß dem Stand der Technik.
Der in Fig. 1 gezeigte Analog/Digital (A/D) -Umsetzer dient zur Umsetzung eine analogen Eingangsspannungssignals V_IN m ein entsprechendes digitales Ausgangssignal. Zu diesem Zweck umfaßt der A/D-Umsetzer ein Hauptnetzwerk 1 mit einer Vielzahl von Referenzelementen, im vorliegenden Fall Kondensatoren 10n-ι - - ■ 10o, deren Kapazitatswerte binar gewichtet sind, wobei die Kapazität des Kondensators 10n-! der Summe der Kapazitäten der niederwertigeren Kondensatoren 10n_ i-2-..lOo entspricht. Der Kondensator 10n_ι entspricht dabei bei einem n-Bit-Umsetzer dem höchstwertigen Kondensator, wahrend der Kondensator 100 dem niederwertigsten Kondensator entspricht. Bei den Referenzelementen konnte es sich jedoch beispielsweise auch um Widerstände mit entsprechend gewichteten Widerstandswerten handeln. Mit dem Hauptnetzwerk 1 ist an einem Knotenpunkt 6 ein Kalibrier- oder Korrekturnetzwerk 2 verbunden, von dem eine Korrekturspannung zur Kompensation von Offset- und Lmeaπtasfehlern an den Knoten 6 angelegt wird. Das am Knoten 6 anliegende Signal wird in einem Komparator 3 mit dem Massepotential oder einer anderen Referenzspannung verglichen und davon abhangig das digitale Ausgangssignal erzeugt sowie eine Steuerung 4 für das Hauptnetzwerk 1 bzw. eine Steuerung 5 für das Korrekturnetzwerk 2 angesteuert.
Die einzelnen Kondensatoren des Hauptnetzwerks 1 können über steuerbare Schalter 11 wahlweise mit einer negativen Referenzspannung bzw. dem Massepotential VA_GND, einer positiven Referenzspannung VREF oder dem Eingangssignal V_IN verbunden werden. Die Steuerung der Schalter 11 und die davon abhängige Auswertung des Spannungssignals am Knoten 6 wird durch die Steuerung 4 durchgeführt. Die Umsetzung des analogen Eingangssignals V_IN in das digitale Ausgangssignal, welches in der Steuerung 4 vorliegt, erfolgt nach dem Prinzip der Ladungsumverteilung und der sukzessiven Approximation, wie es beispielsweise in "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part I", James L. McCreary und Paul R. Gray, IEEE Journal of Solid State Circuits, 12/1975, Seiten 371-379, ausführlich beschrieben ist. Hierzu werden die gewichteten Kondensatoren 10n-ι...l00 des Hauptnetzwerks 1 zunächst wahrend einer Abtast- oder ' Sample ' -Phase mit dem analogen Eingangssignal V_IN verbunden, wobei der Knoten 6 geerdet ist. Anschließend werden sukzessive die einzelnen Schalter 11 von der Steuerug 4 derart geschaltet, daß jeder Kondensator 10n-ι...l00 sowohl mit der Referenzspannung VREF als auch mit dem Massepotential V_GND vebunden ist (Ladungsumverteilung- oder ' Redistribution ' -Phase) . In Abhängigkeit von dem Vergleichsergebnis im Komparator 3 wird der sich dann daraus ergebende Digitalwert in einem Register der Steuerung 4 gespeichert .
Die Referenzspannung VREF wird von einer internen Auswahleinrichtung 7 bereitgestellt, welche für jede Umsetzung eine frei wahlbare Referenzspannung ermöglicht. Die
Auswahleinrichtung 7 kann insbesondere m Form eines analogen Multiplexers 7 ausgestaltet sein, der Teil des A/D-Umsetzers ist und an den mehrere unterschiedliche Referenzspannungen VREFO ...VREFi angelegt sind. Die einzelnen Referenzspannungen können mit Hilfe des Multiplexers 7 durch Multiplexen digital über einen Datenbus VREF_SEL selektiert werden. Die Datenbus- Busbreite hangt von der Anzahl der unterschiedlichen selektierbaren Referenzspannungen VREFO ...VREFi ab.
Wie bereits erwähnt worden ist, dient das in Fig. 1 ebenfalls gezeigte Kalibriernetzwerk 2 zur Korrektur von Lmearitats- und Offsetfehlern, indem entsprechende Korrekturspannungen an den Knoten 6 angelegt werden. Auch das Kalibriernetzwerk 2 umfaßt gewichtete Referenzelemente 20 (im vorliegenden Fall Kondensatoren), die jeweils über steuerbare Schalter 21 wahlweise an VREF oder V_GND angelegt werden können. Die Steuerung 5 umfaßt einen Speicher 30, m dem für jedes der Referenzelemente 20 ein entsprechender Korrekturwert zur Korrektur von Lmearitatsfehlern abgespeichert ist. Analog ist ein Speicher 31 zum Speichern von Korrekturwerten zur Korrektur von Offsetfehlern vorgesehen. Diese in den Speichern 30 und 31 abgelegten Korrekturwerte sorgen dafür, daß dann, wenn zur sukzessiven Approximation einer der Kondensatoren 10 des Hauptnetzwerks für den Vergleichsvorgang aktiviert ist, am Knoten 6 ein durch das Kalibriernetzwerk 2 erzeugtes Korrektursignal eingespeist wird, so daß der jeweils zu kompensierende Linearitats- oder Offsetfehler des jeweiligen Kondensators 10 des Hauptnetzwerks 1 kompensiert wird. Die hierzu erforderlichen Schalterstellungen der
Schalter 21 werden von der Steuerung 5 in Abhängigkeit von dem jeweils gespeicherten Korrekturwert festgelegt.
Bevor auf die Besonderheiten der vorliegenden Erfindung in Bezug auf das Fig. 1 gezeigte Kalibriernetzwerk 2 eingegangen wird, sollen unter Bezugnahme auf Fig. 2 zum besseren Verständnis kurz die wesentlichen Zusammenhange der Selbstkalibrierung bei Verwendung einer einzigen konstanten Referenzspannung erläutert werden, wobei in Fig. 2 für die sich entsprechenden Bestandteile dieselben Bezugszeichen wie in Fig. 1 verwendet werden.
Dabei ist m Fig. 2 e n A/D-Umsetzer mit zwei separaten Kalibriernetzwerken 20FF und 2 It) dargestellt. Das Kalibriernetzwerk 20FF dient ausschließlich zur Kompensation von Offsetfehlern, wahrend das Kalibriernetzwerk 2LιN ausschließlich zur Kompensation von Lmearitatsfehlern vorgesehen ist. Wie das Hauptnetzwerk 1 umfassen beide Kalibriernetzwerke 20FF und 2LIN binar gewichtete Referenzelemente, im vorliegenden Fall Kondensatoren 20m_ι ...200. Sowohl im Hauptnetzwerk 1 als auch in den Kalibriernetzwerken 20FF und 2LΪN entspricht die Kapazität des Kondensators lOn-i bzw. 20m-ι jeweils der Summe der Kapazitäten der niederwertigeren Kondensatoren lOn-i-i ... lOrj bzw. 20m-!-! ...200. Diese Eigenschaft laßt sich zur Bestimmung der Fehler sämtlicher Referenzelemente bzw. Kondensatoren 10n-ι...l00 des Hauptnetzwerks 1 wie folgt ausnutzen.
Wird an den jeweils untersuchten Kondensator lOi die positive Referenzspannung VREF angelegt (was gleichbedeutend mit dem Setzen des Bits l ist) , und wird an alle niederwertigeren Kondensatoren 10-, (j<ι) die negative Referenzspannung V_GND angelegt (d.h. das Bit j nicht gesetzt) und anschließend die Schalterkonfigurat on vertauscht (d.h. VREF an 10-, und V_GND an lOi angelegt) , tritt am Knoten 6 ein Spannungssprung auf, der bei einem idealen, fehlerfreien Netzwerk Null betragt. Bei einem realen, fehlerbehafteten Netzwerk tritt hingegen ein Spannungssprung > Null auf, der ein Maß für den Fehler des jeweils untersuchten Kondensators lOj. ist. Über die Kalibriernetzwerke 20FF und 2LIN, die als D/A-Umsetzer fungieren, kann am Knoten 6 eine Korrekturspannung angelegt werden, die den Fehler des Kondensators 10 kompensiert.
Da zwischen Offset- und Linearitatsfehlern unterschieden wird, werden in herkömmlichen A/D-Umsetzern häufig die in Fig. 2 gezeigten separaten Kalibriernetzwerke 20FF und 2LIN verwendet .
Während der Offsetkalibrierung werden die Kondensatoren des Hauptnetzwerks 1 und des Kalibriernetzwerks 2LIN nicht umgeschaltet. Der Komparator 3 wird zunächst in den Abtastmodus geschaltet, so daß von dem Komparator 3 die am Knoten 6 anliegende Spannung gespeichert wird. Gleichzeitig wird an das Offset-Kalibriernetzwerk 20FF der nach den vorhergehenden Umsetzungen bestimmte Offset-Korrekturwert in Form eines digitalen Datenworts der Breite m angelegt (eine binäre ' 1' entspricht der angelegten Spannung VREF, eine binare '0' entspricht der angelegten Spannung V_GND) . Abschließend wird der Komparator in den Umsetz- oder Konvertierungsmodus umgeschaltet und das Offset- Kalibriernetzwerk 20FF in seinen Nullpunkt geschaltet, wobei der Nullpunkt beispielsweise derart gewählt sein kann, daß lediglich das höchstwertige Bit n-1 auf '1' gelegt wird. Die Spannung an den Kondensatoren 10 des Hauptnetzwerks 1 bleibt weiterhin unverändert. In Abhängigkeit von dem Komparatorergebnis wird nunmehr der angelegte Offset- Korrekturwert erhöht oder verringert und als neuer Offset- Korrekturwert abgespeichert, so daß eine stetige Annäherung an den endgültigen Offset-Korrekturwert erfolgt.
Die Lmearitatskalibrierung erfolgt ahnlich zur Offsetkalibrierung, wobei jedoch in diesem Fall sowohl das Hauptnetzwerk 1 als auch die beiden Kalibriernetzwerke 20FF und 2L:r aktiv sind. Soll beispielsweise das höchstwertige Bit des Hauptnetzwerks 1, d.h. der Kondensator 10n_ι, kalibriert werden, wird der Komparator zunächst in den Abtastmodus geschaltet, und an das Offset-Kalibriernetzwerk 20FF wird der zuvor bestimmte Offset-Korrekturwert angelegt, um den Offset bei dieser Messung zu eliminieren. Das Kalibriernetzwerk 2^Ih wird hingegen in seinen Nullpunkt (' 1000...000 ' ) geschaltet, und das Hauptnetzwerk 1 wird auf 'Olli...111' gelegt.
Anschließend wird der Komparator 3 in den Umsetzmodus umgeschaltet und das Hauptnetzwerk 1 nach der Umsetzung auf '1000...000' gelegt. Zur Korrektur des Offsetfehlers wird das Offset-Kalibriernetzwerk 20FF zurück m seinen Nullpunkt (' 1000...000 ' ) geschaltet, wahrend zur Korrektur des Lmearitatsfehlers das Lmearitats-Kalibriernetzwerk 2LIN aus seinem Nullpunkt auf den zuletzt ermittelten Lmearitats- Korrekturwert (m Form eines digitalen Datenworts der Breite m) geschaltet wird. Abhangig vom Komparatorergebnis wird nunmehr der nach den vorhergehenden Umsetzungen bestimmte Lmeaπtatsfehler bzw. der entsprechende Korrekturwert erhöht oder erniedrigt und als als neuer Korrekturwert in dem entsprechenden Speicher gespeichert, so daß der aktuelle Korrekturwert zu seinem Endwert hm konvergiert. Diese Prozedur wird für sämtliche anderen Bits oder Kondensatoren des Hauptnetzwrks 1 wiederholt.
Im normalen Betrieb, d.h. wahrend einer A/D-Umsetzung, liegen m der Abtastphase am Offset-Kalibriernetzwerk 20FF der Offset-Korrekturwert und am Lmearitats-Kalibriernetzwerk 2 IN der Lmearitatsnullpunkt an, wahrend m der Ladungsumverteilungsphase am Offset-Kalibriernetzwerk 20FF der Offsetnullpunkt und am Lmearitats-Kalibriernetzwerk 2LI der den gesetzten Kondensatoren des Hauptnetzwerks 1 entsprechende L eaπtatskorrekturwert anliegt.
Als Nullpunkt wurde im vorliegenden Beispiel der Wert '1000...000' (2er-Komplement-Darstellung) gewählt, um durch das Offset- und Lmearitats-Kalibriernetzwerk 20FF bzw. 2LIN sowohl positive als auch negative Korrekturwerte abbilden zu können. Da sowohl die Offset- als auch die
Lmearitatskalibrierung denselben Nullpunkt benutzen, können die Wirkungen der Kalibriernetzwerke überlagert werden. Zudem konnten die Aufgaben der beiden Kalibriernetzwerke auch durch ein einziges Kalibriernetzwerk wahrgenommen werden.
Werden die beiden in Fig. 2 gezeigten Kalibriernetzwerke zu einem gemeinsamen Kalibriernetzwerk kombiniert, ändert sich sich im Prinzip das zuvor beschriebenen Verfahren der Offsetkalibrierung nicht. Zur Lmearitatskalibrierung wird hingegen n diesem Fall an das Kalibriernetzwerk in der Abtastphase des Komparators 3 der Offset-Korrekturwert angelegt, wahrend m der Ladungsumverteilungsphase der Lmearitats-Korrekturwert angelegt wird.
Die obigen Überlegungen beziehen sich jeweils auf den in Fig. 2 dargestellten Fall der Verwendung einer einzigen Referenzspannung VREF. Werden hingegen, wie im Rahmen der vorliegenden Erfindung vorgeschlagen ist, unterschiedliche Referenzspannungen verwendet, kommt es zu dem Problem, daß die im Zuge des Kalibπerverfahrens ermittelten Offset- Korrekturwerte Absolutwerte sind und jeweils von der der Kalibrierung zugrundeliegenden Referenzspannung abhangen. Diese Abhängigkeit muß für eine mit einer anderen Referenzspannung durchgeführte Umsetzung schaltungstechnisch kompensiert werden, da ansonsten die Korrekturwerte fehlerbehaftet sind. Lmearitatsfehler sind hingegen, wie bereits erläutert worden ist, auf Fehlanpassungen zurückzuführen und somit Verhalt iswerte, die nicht von der Referenzspannung abhangen.
Grundsatzlich wäre auch das zuvor beschriebene kombinierte Kalibriernetzwerk zum Betrieb mit mehreren frei wählbaren Referenzspannungen geeignet, wenn bei jedem Wechsel der
Referenzspannung eine Kalibrierung komplett neu durchgeführt wird. Diese Losung ist jedoch praixisuntauglich, da zum einen aufgrund der Storsicherheit stets die größtmögliche Referenzspannung zur Kalibrierung herangezogen werden sollte und zum anderen die beim Umschalten der Referenzspannung notwendige Zeit zur Neukalibrierung in den meisten Fallen em
Vielfaches der Umsetzdauer betragt.
Das in Fig. 1 gezeigte Ausfuhrungsbeispiel umfaßt daher em Kalibriernetzwerk 2, welches zur Kompensation sowohl von Linearitats- als auch von Offsetfehlern vorgesehen ist und eine schaltungstechnische Abwandlung derart enthalt, daß bei reduziertem Flachenbedarf eine zuverlässige Fehlerkompensation auch bei Einsatz von mehreren frei wahlbaren Referenzspannungen möglich ist. Es wird nachfolgend vorausgesetzt, daß wahrend des gesamten Betriebs (d.h. wahrend der Kalibrierung und der Umsetzung) des A/D-Umsetzers mindestens eine der frei ahlbaren Referenzspannungen konstant ist. Diese gemäß Fig. 1 mit VA_REF bezeichnete Referenzspannung wird wahrend der Kalibrierung als Basisreferenzspannung verwendet. Bei dem m Fig. 1 gezeigten Beispiel ist die konstante Basisreferenzspannung VA_REF durch die Referenzspannung VREFO gebildet.
Das in Fig. 1 gezeigten Kalibriernetzwerk 2, welches für den Einsatz mit mehreren frei wahlbaren Referenzspannungen bestimmt ist, unterscheidet sich von der zuvor ausgehend von Fig. 2 erläuterten herkömmlichen Losung betreffend die Verwendung eines gemeinsamen Kalibriernetzwerks zur Korrektur sowohl von Offset- als auch von Lmearitatsfehlern lediglich dadurch, daß diejenigen Referenzelemente bzw. Kondensatoren 20, an die im Nullpunkt die ausgewählte positive Referenzspannung VREF = VA_REF angelegt ist, aufgespalten werden, d.h. es muß em entsprechender Kondensator zur Offsetkalibrierung und em entsprechender Kondensator zur
Lmearitatskalibrierung vorgesehen werden. Da nachfolgend aus den zuvor beschriebenen Gründen davon ausgegangen wird, daß der Nullpunkt des Kalibriernetzwerks 2 durch das digitale m Bit-Datenwort '1000...000' repräsentiert ist, ist somit gemäß Fig. 1 lediglich der dem höchstwertigen Bit (MSB) dieses Datenworts entsprechende Kondensator 20m-! m die
Kondensatoren 20OFF und 20LIN aufgespalten. Wurde jedoch der
Nullpunkt beispielsweise durch das Datenwort '1100...000' repräsentiert sein, mußte auch der in Fig. 1 gezeigte
Kondensator 20m_2 in zwei separate Kondensatoren aufgespalten werden usw..
Die Beschaltung mit den beiden separaten Kalibrierkondensatoren 20OFF und 20LιN gewährleistet, daß em Offsetfehler mit Hilfe des Kondensators 20OFF (m Kombination mit den weiteren Kondensatoren des Kalibriernetzwerks 2) und em Lmearitatsfehler mit Hilfe des Kondensators 20LIN (in Kombination mit den weiteren Kondensatoren des Kalibriernetzwerks 2) korrekt kompensiert werden kann. Da das Kalibriernetzwerk 2 sowohl zur Kompensation von Offset- als auch von Lmearitatsfehlern vorgesehen ist, muß bei der Ermittlung der entsprechenden Korrektur- bzw. Kalibrierwerte zwischen Offset- und Lmearitatskalibrierung unterschieden werden.
Da die negative Referenzspannung V_GND als konstant angenommen wird, verhalten sich die restlichen Kalibrierkapazitaten analog zu der obigen Beschreibung und müssen demzufolge nachfolgend nicht naher betrachtet werden.
Der Ablauf der Kalibrierung mit Hilfe des in Fig. 1 gezeigten Kalibriernetzwerks 2 ist folgendermaßen. Zur Offsetkalibrierung wird der Komparator 3 zunächst in den bereits erwähnten Abtastmodus geschaltet, so daß von dem
Komparator 3 die am Knoten 6 anliegende Spannung gespeichert wird. Wahrend der Abtastphase wird der Kondensator 20OFF von der Steuerung 5 derart beschaltet, daß an ihm der alte
Offset-Korrekturwert anliegt. Der dem Kondensator 20LIN zugeordnete Schalter 21 wird hingegen derart geschaltet, daß dieser Kondensator in seinem Nullpunktwert liegt, da die
Lmearitatskalibrierung nicht aktiv sein darf. Dabei kann an den Kondensator 20LιN grundsätzlich jeder beliebige Wert angelegt werden, solange gewährleistet ist, daß dieser Wert in der Abtastphase und in der nachfolgenden Entscheidungsphase des Komparators 3 konstant ist. Die übrigen Kondensatoren 20ιrι-2 ■ • - 200 des Kalibriernetzwerks 2 werden in der Abtastphase abhangig von dem anliegenden Logikpegel des alten Offset-Korrekturwerts mit der Basisreferenzspannung VA_REF (das entsprechende Bit wird gesetzt) oder mit V_GND (das entsprechende Bit wird nicht gesetzt) beschaltet. Anschließend wird der Komparator 3 m den Entscheidungs- oder Umsetzmodus geschaltet, um den neuen Offset-Korrekturwert zu bestimmen. In dieser Phase wird an den Kondensator 20OFF die Basisreferenzspannung VA_REF angelegt, um diesen Kondensator im Offsetnullpunkt zu betreiben. Wie bereits erwähnt worden ist, verbleibt der Kondensator 20LIN m seinem Lmearitatsnullpunkt. Die anderen Kondensatoren 20m-2...200 sind in dieser Phase allesamt auf V_GND geschaltet. Abhangig von dem Ergebnis des Komparators 3 bestimmt nunmehr die Steuerung 5 einen neuen Offset- Korrekturwert und speichert diesen m dem Speicher 31 ab.
Zur Lmearitatskalibrierung wird im Abtastmodus des Komparators 3 zunächst an den Kondensator 20OFF die dem alten Offset-Korrekturwert entsprechende Spannung (VA_REF oder V_GND) angelegt, wahrend an den Kondensator 20LIN VA_REF angelegt wird, um den Kondensator im Lmearitatsnullpunkt zu betreiben. In der anschließenden Entscheidungs- oder
Umsetzphase des Komparators 3 wird der Kondensator 20OFF zurück in den Offsetnullpunkt geschaltet, d.h. VA_REF angelegt, und an den Kondensator 20LIN wird die dem alten gespeicherten Lmearitatskorrekturwert entsprechende Spannung
(VA_REF oder V_GND) angelegt. Abhangig vom Komparatorergebnis wird von der Steuerung 5 nunmehr der nach den vorhergehenden
Umsetzungen bestimmte Lmearitats-Korrekturwert erhöht oder erniedrigt und als als neuer Korrekturwert in dem Speicher 30 gespeichert. Die weiteren Kondensatoren 20m-2...20o des
Kalibriernetzwerks 2 werden sowohl wahrend der Abtastphase als auch wahrend der Entscheidungsphase gemäß dem anliegenden Logikpegel des alten Lmearitats-Korrekturwerts entweder auf VA_REF oder auf V_GND gelegt. Grundsatzlich kann an den Kondensator 20^™ wahrend des Abtast- und Umverteilungsmodus sowie an die Kondensatoren 20m-2...200 wahrend des Umverteilungsmodus anstelle von VA_REF auch ede andere beliebige, zeitlich konstante Spannung angelegt werden.
Damit die ermittelten Kalibrierwerte die tatsächlichen
Offset- und Lmearitatsfehler auch bei Einsatz einer von der Kalibπerspannung VA_REF abweichenden Referenzspannung korrekt kompensieren, muß das kombinierte Kalibriernetzwerk 2 m den einzelnen Phasen eines normalen Umsetzungvorgangs entsprechend seiner ursprunglichen Funktion als Offset- bzw. Lmeaπtatsfehlerkompensation wie folgt beschaltet werden.
Wahrend der Abtast- oder Sample-Phase einer Umsetzung wird an den Kondensator 20LιN die für die laufende Messung ausgewählte Referenzspannung VREF angelegt, um den Kondensator 20LIN in dem Lmearitatsnullpunkt für die ausgewählte Referenzspannung zu betreiben. Dabei kann diese Referenzspannung insbesondere von der wahrend der Kalibrierung verwendeten Referenzspannung VA_REF abweichen. An den Kondensator 20OFF sowie die weiteren Kondensatoren 20m-2...200 wird hingegen entsprechend dem alten Offset-Korrekturwert entweder VA_REF oder V_GND angelegt. In der anschließenden Ladungsumverteilungsphase wird die
Schalterkonfiguration umgekehrt, d.h. an den Kondensator 20OFF wird nunmehr konstant die feste Referenzspannung VA_REF angelegt, um diesen im Offsetnullpunkt zu betreiben, und an den Kondensator 20LIN sowie die Kondensatoren 20m-2...20o wird abhangig vom Logikpegel des Lmearitas-Korrekturwerts entweder VREF (für ein gesetztes Bit) oder V_GND (für em nicht gesetztes Bit) angelegt.
Infolge der Anpassung der Offset-Korrekturwerte an die jeweils selektierte Referenzspannung VREF kann prinzipiell jede beliebige Referenzspannung verwendet und diese zudem für jede Umsetzung frei gewählt werden, ohne die grundsätzliche Funktion der Kalibrierung zu beeinflussen. Die somit erzielbaren Umsetz- oder Konvertierungsergebnisse sind, abgesehen von nicht durch die Kalibrierung kompensierbaren Restfehlern (Rauschen, systemimmanente Störungen etc.), offset- und lmearitatsfehlerfrei .
Obwohl die Erfindung zuvor anhand von Kondensator-Netzwerken 1 und 2 beschrieben worden ist, wird ausdrücklich darauf hingewiesen, daß auch andere Arten von Referenzelementen, insbesondere Widerstände, verwendet werden können.

Claims

Patentansprüche
1. Analog/Digital- oder Digital/Analog-Umsetzer, mit einer Umsetzeinrichtung (1, 3) zum Umsetzen eines analogen bzw. digitalen Eingangssignal (V_IN) in em digitales bzw. analoges Ausgangssignal in Bezug auf eine bestimmte Referenzspannung (VREF) , d a d u r c h g e k e n n z e i c h n e t, daß der Umsetzer eine interne Referenzspannung- Auswahleinrichtung (7) aufweist, an die mehrere
Referenzspannungen (VREFO ...VREFi) angelegt sind und die abhangig von einem Auswahlsignal (VREF_SEL) eine dieser Referenzspannungen auswählt und an die Umsetzeinrichtung (1, 3) anlegt.
2. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch
1, d a d u r c h g e k e n n z e i c h n e t, daß die Auswahleinrichtung (7) einen Multiplexer umfaßt.
3. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß der Multiplexer (7) mit einem digitalen Datenbus zum Zufuhren des Auswahlsignals (VRE_SEL) verbunden ist.
4. Analog/Digital- oder Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Umsetzemrichtung em Hauptnetzwerk (1) mit mehreren gewichteten Referenzelementen (10) und einem mit dem Ausgang der Hauptnetzwerks (1) verbundenen Komparator (3) umfaßt, und daß mit dem Hauptnetzwerk (1) zur Korrektur sowohl von Offsetfehlern als auch von Lmearitatsfehlern em Korrekturnetzwerk (2) mit gewichteten weiteren Referenzelementen (20) gekoppelt ist, wobei den
Referenzelementen (10) des Hauptnetzwerks (1) Korrekturwerte zu Ansteuerung des Korrekturnetzwerks (2) zugeordnet sind.
5. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch
4, d a d u r c h g e k e n n z e i c h n e t, daß das Hauptnetzwerk (1) das Eingangssignal (V_IN) nach dem Prinzip der Ladungsumverteilung umsetzt, und daß sowohl das Hauptnetzwerk (1) als auch das
Korrekturnetzwerk (2) als gewichtete Referenzelemente Kondensatoren (10; 20) enthält.
6. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t, daß eine Hauptnetzwerk-Steuerung (4) zum Einstellen der an das die Referenzelemente (10) des Hauptnetzwerks (1) jeweils anzulegenden Spannung vorgesehen ist, und daß eine Korrekturnetzwerk-Steuerung (5) zum Einstellen der an das die Referenzelemente (20) des Korrekturnetzwerks (2) jeweils anzulegenden Spannung vorgesehen ist.
7. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß mindestens eine Referenzspannung (VA_REF) der mehreren an die Referenzspannung-Auswahleinrichtung (7) angelegten Referenzspannungen zeitlich konstant ist, und daß die zeitlich konstante Referenzspannung (VA_REF) von der Korrekturnetzwerk-Steuerung (5) zur Korrektur der Offset- und Linearitätsfehler als eine Basisreferenzspannung an das Korrekturnetzwerk (2) angelegt wird.
8. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch
7, d a d u r c h g e k e n n z e i c h n e t, daß dem Korrekturnetzwerk (2) ein bestimmter Nullpunkt zugewiesen ist, in dem an die einzelnen gewichteten
Referenzelemente (20) des Korrekturnetzwerks (2) von der
Korrekturnetzwerk-Steuerung (5) jeweils entweder die
Basisreferenzspannung (VA_REF) oder eine negative
Referenzspannung (V_GND) angelegt wird.
9. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch
d a d u r c h g e k e n n z e i c h n e t, daß alle Referenzelemente (20) des Korrekturnetzwerks (2) , an die im Nullpunkt die Basisreferenzspannung (VA_REF) angelegt wird, aufgeteilt sind in ein entsprechendes Offset- Referenzelement (20OFF) zur Korrektur von Offsetfehlern und in ein entsprechendes Linearitäts-Referenzelement (20LIN) zur Korrektur von Linearitätsfehlern.
10. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 8 oder 9, d a d u r c h g e k e n n z e i c h n e t, daß der Nullpunkt des Korrekturnetzwerks (2) derart definiert ist, daß im Nullpunkt von der Korrekturnetzwerk-Steuerung (2) lediglich an das höchstwertige Referenzelement (20OFF 20LT.N) des Korrekturnetzwerks die Basisreferenzspannung (VA_REF) angelegt wird, während im Nullpunkt an alle anderen Referenzelemente (20m-2- ■ • 200) des Korrekturnetzwerks (2) die negative Referenzspannung (V_GND) angelegt wird.
11. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t, daß die Korrekturnetzwerk-Steuerung (5) derart ausgestaltet ist, daß sie zur Korrektur von Offsetfehlern an das mindestens eine Lmearitats-Referenzelement (20LIN) fest die
Basisreferenzspannung (VA_REF) anlegt, wahrend m einer Abtastphase des Komparators (3) an das mindestens eine
Offset-Referenzelement (20OFF) und die anderen
Referenzelemente (20m_2...200) des Korrekturnetzwerks (2) abhangig von einem zuvor ermittelten Offset-Korreturwert jeweils entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) und m einer
Entscheidungsphase des Komparators (3) an das mindestens eine Offset-Referenzelement (20FF) die Basisreferenzspannung (VA_REF) und an die anderen Referenzelemente (20m_2...200) des Korrekturnetzwerks (2) die negative Referenzspannung (V_GND) angelegt wird, wobei der Komparator (3) in der Abtastphase die an dem Verbmdungspunkt (6) zwischen dem Hauptnetzwerk (1) und dem Korrekturnetzwerk (2) anliegende Spannung speichert und m der Entscheidungsphase in einen neuen Offset-Korrekturwert umsetzt.
12. Analog/Digital- oder Digital/Analog-Umsetzer nach einem der Ansprüche 9-11, d a d u r c h g e k e n n z e i c h n e t, daß die Korrekturnetzwerk-Steuerung (5) derart ausgestaltet ist, daß sie zur Korrektur von Lmearitatsfehlern in einer Abtastphase des Komparators (3) an das mindestens eine Offset-Referenzelement (20OFF) und die anderen Referenzelemente (20m_2...200) des Korrekturnetzwerks (2) abhangig von einem zuvor ermittelten Offset-Korreturwert jeweils entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) und an das mindestens eine Lmearitats-Referenzelement (20LIN) die Basisreferenzspannung (VA_REF) anlegt, wahrend in einer Entscheidungsphase des Komparators (3) an das mindestens eine Offset-Referenzelement (20FF) die Basisreferenzspannung (VA_REF) und an das mindestens eine Lineaπtats-Referenzelement (20LIN) sowie die anderen Referenzelemente (20m_2...200) des Korrekturnetzwerks
(2) abhangig von einem zuvor ermittelten Lmeaπtats- Korrekturwert entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) angelegt wird, wobei der Komparator (3) der Abtastphase die an dem
Verbindungspunkt (6) zwischen dem Hauptnetzwerk (1) und dem
Korrekturnetzwerk (2) anliegende Spannung speichert und in der Entscheidungsphase in einen neuen Lmeaπtats-
Korrekturwert umsetzt.
13. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 5 und einem der Ansprüche 9-12, d a d u r c h g e k e n n z e i c h n e t, daß die Korrekturnetzwerk-Steuerung (5) derart ausgestaltet ist, daß sie wahrend einer Umsetzung des Umsetzers in einer Abtastphase des Umsetzers an das mindestens eine Offset- Referenzelement (20OFF) und die anderen Referenzelemente (20m-2...200) des Korrekturnetzwerks (2) abhangig von einem zuvor ermittelten Offset-Korreturwert jeweils entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) und an das mindestens eine Lineaπtats-Referenzelement (20LIN) eine von der Referenzspannung-Auswahleinrichtung (7) augenblicklich ausgewählte Referenzspannung (VREF) anlegt, wahrend in einer anschließenden Ladungsumverteilungsphase des Umsetzers an das mindestens eine Offset-Referenzelement (20FF) die Basisreferenzspannung (VA_REF) und an das mindestens eine Lmearitats-Referenzelement (20LIN) sowie die anderen
Referenzelemente (20m-2...200) des Korrekturnetzwerks (2) abhangig von einem zuvor ermittelten Lmearitats- Korrekturwert entweder die von der Referenzspannung- Auswahleinrichtung (7) augenblicklich ausgewählte Referenzspannung (VREF) oder die negative Referenzspannung
(V GND) angelegt wird.
PCT/DE2000/002565 1999-08-02 2000-08-02 Analog/digital- oder digital/analog-umsetzer WO2001010030A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/067,173 US6720896B2 (en) 1999-08-02 2002-02-04 Analog/digital or digital/analog converter having internal reference voltage selection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19936327A DE19936327C2 (de) 1999-08-02 1999-08-02 Verfahren und Vorrichtung zur Durchführung von ratiometrischen Messungen unter Verwendung eines Analog/Digital- oder eines Digital/Analog-Umsetzers, Analog/Digital- oder Digital/Analog-Umsetzer, und Verfahren zum Betreiben eines Analog/Digital- oder Digital/Analog-Umsetzers
DE19936327.7 1999-08-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/067,173 Continuation US6720896B2 (en) 1999-08-02 2002-02-04 Analog/digital or digital/analog converter having internal reference voltage selection

Publications (2)

Publication Number Publication Date
WO2001010030A2 true WO2001010030A2 (de) 2001-02-08
WO2001010030A3 WO2001010030A3 (de) 2001-08-30

Family

ID=7916904

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/002565 WO2001010030A2 (de) 1999-08-02 2000-08-02 Analog/digital- oder digital/analog-umsetzer

Country Status (3)

Country Link
US (1) US6720896B2 (de)
DE (1) DE19936327C2 (de)
WO (1) WO2001010030A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2050193A1 (de) * 2006-08-11 2009-04-22 Sharp Kabushiki Kaisha Display

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319423B2 (en) * 2002-07-31 2008-01-15 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
US7518540B2 (en) * 2002-07-31 2009-04-14 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
US6731232B1 (en) * 2002-12-27 2004-05-04 Analog Devices, Inc. Programmable input range SAR ADC
US6940445B2 (en) * 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC
WO2004066050A1 (en) * 2003-01-17 2004-08-05 Freescale Semiconductor, Inc. Power management system
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC
GB2429100A (en) * 2005-08-09 2007-02-14 Neil Morris Vehicle monitoring system
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter
US8164378B2 (en) * 2008-05-06 2012-04-24 Freescale Semiconductor, Inc. Device and technique for transistor well biasing
JP5427658B2 (ja) * 2010-03-16 2014-02-26 パナソニック株式会社 コンパレータのオフセット補正装置
US9461664B2 (en) * 2013-11-26 2016-10-04 Semiconductor Components Industries, Llc Imaging pixels with improved analog-to-digital circuitry
US9584150B2 (en) * 2015-07-07 2017-02-28 Infineon Technologies Ag Gain calibration for ADC with external reference
US10720841B2 (en) * 2017-02-03 2020-07-21 President And Fellows Of Harvard College Area efficient single-ended analog-to-digital converter
US10063250B1 (en) * 2017-05-08 2018-08-28 Infineon Technologies Ag Apparatus and method for processing an input voltage
US11226645B2 (en) 2019-05-16 2022-01-18 Sitronix Technology Corp. Reference voltage generating circuit
US11478166B2 (en) * 2020-06-26 2022-10-25 J. Brasch Co., Llc Calibrating a sensing device for improved analog-to-digital converter resolution utilization
DE102021208125A1 (de) 2021-07-28 2023-02-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Ansteuerung einer piezoelektrischen Antriebseinheit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19512495C1 (de) * 1995-04-04 1996-08-14 Siemens Ag Verfahren zur Selbstkalibrierung eines A/D- oder D/A-Wandlers
EP0930716A2 (de) * 1998-01-17 1999-07-21 Sharp Kabushiki Kaisha Nichtlinearer Digital-Analog-Wandler und Anzeige

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399426A (en) * 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
US4453258A (en) * 1981-06-02 1984-06-05 Texas Instruments Incorporated Automatic gain control circuit
US4700174A (en) * 1986-05-12 1987-10-13 Westinghouse Electric Corp. Analog signal processor
US4701694A (en) * 1986-09-08 1987-10-20 Tektronix, Inc. Digitally selectable, multiple current source proportional to a reference current
US4849757A (en) * 1987-03-25 1989-07-18 Texas Instruments Incorporated Integrated dual-slope analog to digital converter with r/c variance compensation
EP0320642B1 (de) * 1987-12-14 1994-10-05 Siemens Aktiengesellschaft Kalibrierungsverfahren für redundante A/D-und D/A-Umsetzer mit gewichtetem Netzwerk
FR2626423A1 (fr) * 1988-01-21 1989-07-28 Inst Francais Du Petrole Dispositif d'acquisition pour la numerisation de signaux a grande dynamique
KR920009206B1 (ko) * 1990-01-25 1992-10-14 삼성전자 주식회사 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로
DE4223000C2 (de) * 1992-07-13 1995-04-27 Siemens Ag Digital-Analog-Wandler mit gewichtetem kapazitiven Wandlernetzwerk
US5654713A (en) * 1994-01-19 1997-08-05 National Semiconductor Corporation N-bit analog-to-digital converter having ratioed reference voltage generation using self-correcting capacitor ratio and voltage coefficient error
DE69507023T2 (de) * 1994-04-29 1999-06-10 Analog Devices Inc Ladungswiederverteilung-ad-wandler mit systemeichung
US5638072A (en) * 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
US6268813B1 (en) * 1997-08-29 2001-07-31 Texas Instruments Incorporated Self-test for charge redistribution analog-to-digital converter
US5998985A (en) * 1998-02-20 1999-12-07 Fluke Corporation Voltage indicator using serial comparison voltage measurement
US6194946B1 (en) * 1998-05-07 2001-02-27 Burr-Brown Corporation Method and circuit for compensating the non-linearity of capacitors
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
US6348885B1 (en) * 1999-09-09 2002-02-19 Cirrus Logic, Inc. System and method for digitally calibrating an analog-to-digital converter
US6411233B1 (en) * 2000-06-06 2002-06-25 Marvell International Ltd Method and apparatus for direct RAM analog-to-digital converter calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19512495C1 (de) * 1995-04-04 1996-08-14 Siemens Ag Verfahren zur Selbstkalibrierung eines A/D- oder D/A-Wandlers
EP0930716A2 (de) * 1998-01-17 1999-07-21 Sharp Kabushiki Kaisha Nichtlinearer Digital-Analog-Wandler und Anzeige

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
COOPERMAN M ET AL: "CHARGE REDISTRIBUTION CODEC" IEEE JOURNAL OF SOLID-STATE CIRCUITS,US,IEEE INC. NEW YORK, Bd. SC-16, Nr. 3, 1. Juni 1981 (1981-06-01), Seiten 155-163, XP002034485 ISSN: 0018-9200 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2050193A1 (de) * 2006-08-11 2009-04-22 Sharp Kabushiki Kaisha Display
EP2050193A4 (de) * 2006-08-11 2010-09-29 Sharp Kk Display
US8421784B2 (en) 2006-08-11 2013-04-16 Sharp Kabushiki Kaisha Display

Also Published As

Publication number Publication date
DE19936327A1 (de) 2001-04-05
US20020126033A1 (en) 2002-09-12
DE19936327C2 (de) 2003-04-24
US6720896B2 (en) 2004-04-13
WO2001010030A3 (de) 2001-08-30

Similar Documents

Publication Publication Date Title
WO2001010030A2 (de) Analog/digital- oder digital/analog-umsetzer
DE102011110115B4 (de) Vorrichtung und Verfahren zum Messen der DNL eines SAR ADC
EP1568138B1 (de) A/d-wandler mit minimiertem umschaltfehler
DE60029584T2 (de) Korrektur von statischen fehlern in einem a/d-wandler
DE19916879B4 (de) Stromgesteuerter, digital selbst-eichender Digital-Analog-Wandler
DE3642070C2 (de)
DE68917437T2 (de) In unterbereiche geteilter analog-digitalwandler mit eichung.
DE102015107885A1 (de) Fehlermessung und Kalibrierung von Analog-Digital-Umsetzern
DE102009010155A1 (de) Digitales Trimmen von (SAR-)ADCs
DE3002992C2 (de) Verfahren und Vorrichtung zur Analog/Digital-Umsetzung
EP1603139A1 (de) Vorrichtung und Verfahren zur Kompensation von Fehlern in einer Sample-und-hold-Schaltung
DE102019112542B4 (de) Reservoirkondensator-basierter analog-digital-wandler
EP0169414A2 (de) Verfahren zur Temperaturkompensation und Messschaltung hierfür
DE102012019042B4 (de) Analog-Digital-Wandler
DE69122404T2 (de) A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems
EP0696394B1 (de) Verfahren zur kompensation von bauteiletoleranzen in analog-digital-konvertern
DE102017129062A1 (de) Analog/Digital-Umsetzer mit Hintergrundkalibrierungstechniken
DE10314189B4 (de) Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
EP0736977B1 (de) Verfahren zur Selbstkalibrierung eines A/D- oder D/A-Wandlers
DE102017102334A1 (de) Techniken zum reduzieren von offsets in einem analog/digital-umsetzer
DE102013105127B4 (de) Hintergrundtechnologien zur Kalibrierung von Komparatoren
EP1504531B1 (de) Digital-analog-umsetzer mit integrierter prüfschaltung
DE102014200624B3 (de) Digital-Analog-Wandler, Analog-Digital-Wandlern und Verfahren zur Kalibrierung eines Digital-Analog-Wandlers
DE102005039622A1 (de) Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren
DE3725663C2 (de)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10067173

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP