-
Hintergrund der Erfindung
-
1. Feld der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf eine Technik zur Erzeugung
eines Layoutmusters einer Halbleitervorrichtung und insbesondere
auf ein Layoutmuster-Erzeugungsverfahren, ein dieses verwendendes
Halbleitervorrichtungs-Herstellungsverfahren und ein Gerät
zum Erzeugen eines Layoutmusters für dieses Verfahren.
-
2. Beschreibung der Hintergrundtechnik
-
Eine
Halbleitervorrichtung wie ein System-LSI wird in verschiedenen elektronischen
Ausstattungen verwendet. In einer solchen Halbleitervorrichtung
wurde die Verarbeitung eines feineren Musters entwickelt, und die
Funktion wurde in den letzten Jahren deutlich verbessert. Des Weiteren
wurden die Verkaufszyklen neuer Modelle der elektronischen Ausstattungen
verkürzt, was die Funktionsaktualisierungsspanne der Halbleitervorrichtung
voran gebracht hat.
-
Ein
Halbleiterwafer wird in Chips unterteilt, und diese Halbleiterchips
werden zu Halbleitervorrichtungen verarbeitet. Eine Funktion der
Halbleitervorrichtung wird basierend auf Zellen bestimmt, die in einem
Layoutbereich für die Halbleitervorrichtung angeordnet
sind und miteinander verbunden sind. Der Layoutbereich der Halbleitervorrichtung
hat eine untere Schicht und eine Verdrahtungsschicht, die oberhalb
der unteren Schicht angeordnet ist. Die untere Schicht umfasst ein
Diffusionsschichtmuster und ein Gatemuster, die angeordnet sind.
Die Verdrahtungsschicht umfasst eine Anzahl von Schichten. Beispielsweise
wird in der untersten Verdrahtungsschicht ein In-Zellen-Verdrahtungsmuster
erzeugt, um die Gatemuster über Kontakte zu verbinden,
um die Zelle als eine logische Zelle funktionieren zu lassen. In
der nächsten Verdrahtungsschicht wird ein Inter-Zellen-Verdrahtungsmuster
zum Verbinden zwischen den Zellen erzeugt, um eine gewünschte Funktion
zu erzielen. Die Verdrahtungsschicht kann ferner eine weitere Verdrahtungsschicht
aufweisen.
-
Mit
dem Voranschreiten eines feineren Musters in der Halbleitervorrichtung
ergibt sich eine Variation in der Breite eines Verdrahtungsmusters
nach dem Ätzen, abhängig von einer Musterdichteverteilung.
Als Ergebnis davon entsteht ein Problem, dass die Ebenheit der Fläche
eines Zwischenschichtisolierfilms nicht sichergestellt werden kann,
wenn das Muster dünner wird als eine erforderliche Breite, wenn
ein CMP-Prozess (Chemical Mechanical Polishing; chemisch mechanisches
Polieren) in einem nachgeschalteten Prozess durchgeführt
wird. Wenn jedoch die Musterdichteverteilung variiert, ergibt sich die
Möglichkeit, dass der Kontakt nicht befriedigend mit dem
Verdrahtungsmuster verbunden ist.
-
Aus
diesem Grund ist es wünschenswert, dass die Verdrahtungsmusterdichte
(eine Verdrahtungsmuster-Besetzungsrate) über den Layoutbereich
des Halbleiterchips konstant ist. Selbst wenn die Verdrahtungsdichte über
den Layoutbereich in gewissem Maße variiert, ist es jedoch
wünschenswert, dass die Verdrahtungsmusterdichte in einem
lokalen Bereich konstant ist. Selbstverständlich ist es wünschenswert,
dass die Verdrahtungsmusterdichte über den gesamten Bereich
des Halbleiterwafers konstant ist.
-
Heutzutage
wird ein Layoutmuster-Erzeugungsprozess für ein System-LSI
durchgeführt, aber um die Verdrahtungsmusterdichte gleichförmig
zu halten, wird ein Dummyverdrahtungsmuster auf Nachbearbeitungszellen
zusätzlich zu Füllzellen angeordnet. Es gibt jedoch
den Fall, dass ein erzeugtes Layout ein Problem beim Betrieb hat,
sodass die Nachbearbeitungszelle in eine Logikzelle umgewandelt
werden muss. In diesem Fall wird in einem Zustand, dass das Dummyverdrahtungsmuster
in der Verdrahtungsschicht vorgesehen ist, die Nachbearbeitungszelle
in die Logikzelle durch ein In-Zellen-Verdrahtungsmuster umgewandelt
und ferner mit einer anderen Zelle durch ein Inter-Zellen-Verdrahtungsmuster
verbunden. Dabei kann das Verdrahtungsmuster einen Kurzschluss mit
dem Dummyverdrahtungsmuster bilden. In diesem Fall muss das Dummyverdrahtungsmuster,
das für die Nachbearbeitungszelle vorgesehen ist, die in
die Logikzelle umzuwandeln ist, individuell entfernt werden, und
die Arbeitszeit für diesen Vorgang ist nicht gering.
-
Eine
Technik zum Anordnen eines Dummyverdrahtungsmusters ist in der japanischen
Patentanmeldungsveröffentlichung (
JP-P2006-108541A : erstes
konventionelles Beispiel) beschrieben. Bezugnehmend auf
1 wird
ein Layoutmuster-Erzeugungsverfahren dieses ersten konventionellen
Beispiels gemäß diesem Dokument beschrieben.
-
Bezugnehmend
auf 1 werden in einem Schritt S202 Datenbanken wie
eine Netzliste und eine Zellenbibliothek basierend auf einer gewünschten
Funktion vorbereitet. Anschließend wird in einem Schritt
S204 durch Bezugnahme auf die Netzliste und die Zellenbibliothek
ein Zellmuster von Makrozellen und logischen Zellen automatisch
in einem Layoutbereich eines Halbleiterchipbereichs angeordnet,
um eine gewünschte Funktion zu erzielen, und Nachbearbeitungszellen
und Füllzellen werden automatisch in gestreuter Weise angeordnet.
Dann wird ein automatischer Verdrahtungsprozess in Übereinstimmung mit
der Netzliste durchgeführt. Anschließend wird
in einem Schritt S206 ein Dummyverdrahtungsmuster-Einführungsprozess
(Dummymetall) durchgeführt. Bei diesem Prozess wird ein
Dummyverdrahtungsmuster für die Nachbearbeitungszellen
und für die Füllzellen angeordnet. Einzelheiten
davon werden im Folgenden beschrieben. Dann wird in einem Schritt
S208 das Dummyverdrahtungsmuster in einem Zellenbereich entfernt,
indem die Nachbearbeitungszelle zu einer Logikzelle umgewandelt
werden muss. Anschließend wird in einem Schritt S210 durch ein
In-Zellen-Verdrahtungsmuster und ein Inter-Zellen-Verdrahtungsmuster
die Nachbearbeitungszelle in eine Logikzelle umgewandelt, um eine
gewünschte Logikfunktion zuzufügen.
-
Im
Folgenden werden Einzelheiten des Dummyverdrahtungsmuster-Anordnungsprozesses mit
Bezug auf 2 beschrieben.
-
Im
Schritt S102 wird ein Schritt der Erzeugung des Dummyverdrahtungsmusters
auf den Nachbearbeitungszellen und den Füllzellen durchgeführt.
Anschließend wird im Schritt S104 eine Verdrahtungsmuster-Besetzungsrate
(Dichteverteilung) in einem Bereich berechnet, in dem die Logikzelle
angeordnet ist. Im Schritt S106 wird basierend auf der Verdrahtungsmuster-Besetzungsrate
eine Verteilung der Verdrahtungsmuster-Besetzungsraten durch Mittelung über
den gesamten Zellenbereich in Einheiten von kleinen Bereichen berechnet.
-
Anschließend
wird im Schritt S108 die Verdrahtungsmuster-Besetzungsrate in einem
Makrobereich berechnet, in dem eine Makrozelle angeordnet ist. Im
Schritt S110 wird als Nächstes ein Bereich eingestellt,
in dem ein Dummyverdrahtungsmuster erzeugt werden soll. In diesem
Bereich sind die Nachbearbeitungszellen und die Füllzellen
angeordnet. Anschließend wird im Schritt S112 das Dummyverdrahtungsmuster
um die Makrozelle herum entfernt. Dann wird im Schritt S114 eine
Besetzungsrate des Verdrahtungsmusters um die Makrozelle herum berechnet.
Im Schritt S116 wird basierend auf dem Berechnungsergebnis der Verdrahtungsmuster-Besetzungsrate
eine Zielbesetzungsrate des Verdrahtungsmusters in der Zelle oder
in dem Bereich eingestellt. Im Schritt S118 wird das Dummyver drahtungsmuster
bestimmt. Im Schritt S120 wird bestimmt, ob die Zielbesetzungsrate
mit dem bestimmten Dummyverdrahtungsmuster erzielt wurde. Wenn bestimmt wurde,
dass die Zielbesetzungsrate nicht erfüllt ist, wird Schritt
S118 erneut durchgeführt. Wenn bestimmt wird, dass die
Zielbesetzungsrate erfüllt ist, wird Schritt S122 durchgeführt.
Im Schritt S122 wird das bestimmte Dummyverdrahtungsmuster auf den Nachbearbeitungszellen
und den Füllzellen erzeugt.
-
In
Verbindung mit der obigen Beschreibung offenbart das
japanische Patent Nr. 2 897 737 (zweites
konventionelles Beispiel) ein Logiksynthesegerät für
eine integrierte Halbleiterschaltung. In diesem zweiten konventionellen
Beispiel sind jedoch Schaltungsverbindungsdaten in einem Logikpegel
das Ziel, während ein Layoutdesign nicht das Ziel ist.
-
Auf
Grund dessen kann es verstanden werden, dass es gewünscht
ist, dass ein Dummyverdrahtungsmuster, das für eine Nachbearbeitungszelle
angeordnet ist, effektiv gelöscht werden kann. In diesem
Fall muss jedoch bei einem derzeitig verwendeten Layoutmustererzeugungssystem
das gesamte System rekonfiguriert werden, wenn sich die Datenform ändert.
-
Zusammenfassung der Erfindung
-
Es
ist deshalb erwünscht, dass in einem Layoutmuster-Erzeugungsgerät
ein Layoutmuster erzeugt werden kann und einfach editiert werden
kann, während Systemgrundfunktionen beibehalten werden.
-
In
einem Aspekt der vorliegenden Erfindung wird ein Layoutmuster-Erzeugungsverfahren
erhalten durch Spezifizieren einer spezifischen Nachbearbeitungszelle,
die für die Edition verwendet wird, unter Nachbearbeitungszellen
und Füllzellen, die in einem Halbleiterchipbereich angeordnet
sind, und durch Erzeugen eines spezifischen Musters mit einer vorgegebenen
Form in einer Verdrahtungsschicht für die spezifische Nachbearbeitungszelle,
durch Anordnen eines Dummyverdrahtungsmusters in zumindest einem
Teil der Verdrahtungsschicht und der Füllzelle und nicht
spezifizierten Nachbearbeitungszellen unter der Nachbearbeitungszelle,
die nicht die spezifische Nachbearbeitungszelle ist, durch Löschen
des spezifischen Musters aus der Verdrahtungsschicht für
die spezifizierte Nachbearbeitungszelle und durch Anordnung eines
Verdrahtungsmusters in der Verdrahtungsschicht für die
spezifische Nachbearbeitungszelle durch Verdrahten der spezifischen
Nachbearbeitungszelle als eine logische Zelle.
-
In
einem weiteren Aspekt der Erfindung wird ein Verfahren zum Herstellen
einer Halbleitervorrichtung erreicht durch Erzeugen eines Layoutmusters basierend
auf den oben beschriebenen Layoutmuster-Erzeugungsverfahren, durch
Erzeugen einer Maske basierend auf dem Layoutmuster und durch Herstellen
einer Halbleitervorrichtung unter Verwendung der Maske.
-
Ein
noch weiterer Aspekt der Erfindung betrifft einen computerlesbares
Aufzeichnungsmedium, in dem ein durch ein Computer ausführbares
Programmcode gespeichert ist, um das oben beschriebene Layoutmuster-Erzeugungsverfahren
zu erhalten.
-
In
noch einem weiteren Aspekt der Erfindung umfasst ein Layoutmuster-Erzeugungsgerät
eine Netzliste, die ausgebildet ist, um Verbindungsdaten in einer
Halbleitervorrichtung zu speichern, eine Zellenbibliothek, in der
Musterdaten von Zellen einschließlich Nachbearbeitungszellen
und Füllzellen gespeichert sind, eine Anzeigeeinheit und
einen Layoutmuster-Erzeugungs- und Editierungsabschnitt, der ausgebildet
ist, um die Musterdaten der Zellen anzuordnen, einschließlich
von Nachbearbeitungszellen und Füllzellen, in einem Halbleiterchipbereich, basierend
auf den Verbindungsdaten, um auf der Anzeigeeinheit anzuzeigen,
eine Verteilung von Verdrahtungsübersetzungsraten in dem
Halbleiterchipbereich zum Berechnen und ein Mittel der Verdrahtungsbesetzungsrate
und ein vorhergehendes Layoutmuster zu erzeugen, indem ein Dummyverdrahtungsmuster
in einer Verdrahtungsschicht angeordnet ist, basierend auf der Verteilung
der Verdrahtungsbesetzungsraten und dem Mittel. Der Layoutmuster-Erzeugungs-
und Editierungsabschnitt erzeugt ein neues Layoutmuster durch Löschen
des Dummyverdrahtungsmusters, Angeben einer spezifizierten Nachbearbeitungszelle
unter den angeordneten Nachbearbeitungszellen, Erzeugen eines spezifischen
Musters mit einer vorgegebenen Form in einer Verdrahtungsschicht
der spezifischen Nachbearbeitungszelle, Anordnen eines neuen Dummyverdrahtungsmusters
in zumindest einem Teil der Verdrahtungsschicht von nicht spezifizierten Überarbeitungszellen,
die andere sind als die spezifische Nachbearbeitungszelle der Nachbearbeitungszellen
und Füllzellen, Löschen des spezifischen Musters
aus der Verdrahtungsschicht der spezifischen Nachbearbeitungszelle,
Anordnen der spezifischen Nachbearbeitungszelle als einer logischen
Zelle und Anordnen eines Verdrahtungsmusters in der Verdrahtungsschicht der
spezifischen Nachbearbeitungszelle, wenn ein Teil der angeordneten
Nachbearbeitungszellen als die Logikzelle verwendet wird.
-
Gemäß der
Erfindung kann das Problem der Kurzschlussbildung durch ein Dummyverdrahtungsmuster
gelöst werden, während von der Funktion eines
konventionellen Layoutmuster-Erzeugungsgerätes der beste
Gebrauch gemacht wird.
-
Während
des Weiteren die Verdrahtungsmuster-Besetzungsrate in diesem Punkt
in einer Zelle oder einem Bereich, der kleiner ist als die Zelle, konstant
gehalten wird, kann eine Nachbearbeitungszelle mit geringer Arbeitszeit
in eine Logikzelle geändert werden.
-
Kurze Beschreibung der Zeichnungen
-
Die
obige und andere Aufgaben, Vorteile und Merkmale der vorliegenden
Erfindung werden aus der folgenden Beschreibung bestimmter Ausführungsbeispiele
in Verbindung mit den beigefügten Zeichnungen erläutert,
wobei:
-
1 ein
Flussdiagramm ist, das einen konventionellen Layout-Designvorgang
zeigt,
-
2 ein
Flussdiagramm ist, das Einzelheiten des Dummyverdrahtungsmuster-Anordnungsprozesses
in dem Vorgang der 1 zeigt,
-
3 ein
Blockdiagramm ist, das eine Konfiguration eines Layoutmuster-Erzeugungsgerätes
gemäß der Erfindung zeigt,
-
4 ein
Flussdiagramm ist, das ein Halbleitervorrichtungsherstellungsverfahren
zeigt, das ein Layoutmuster-Erzeugungsverfahren gemäß der
Erfindung zeigt,
-
5 ein
Flussdiagramm ist, das einen Layoutmuster-Erzeugungsprozess gemäß der
Erfindung zeigt,
-
6 ein
Flussdiagramm ist, das Einzelheiten des Dummyverdrahtungsmusteranordnungsprozesses
im dem Vorgang der 5 zeigt,
-
7A ein
Diagramm ist, das ein Zellenmuster einer Nachbearbeitungszelle (Inverter)
zeigt,
-
7B ein
Diagramm ist, das ein Zellenmuster zeigt, wenn die Nachbearbeitungszelle
(Inverter) in eine Logikzelle gewandelt wird,
-
8 ein
Musterdiagramm ist, das einen spezifischen Verdrahtungsmustererzeugungsprozess
zeigt, und
-
9 ein
Musterdiagramm ist, das ein Layoutmuster-Erzeugungsverfahren unter
Verwendung des spezifischen Verdrahtungsmusters zeigt.
-
Beschreibung der bevorzugten
Ausführungsbeispiele
-
Im
Folgenden wird ein Layoutmuster-Erzeugungsgerät gemäß der
vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen
erläutert.
-
[Erstes Ausführungsbeispiel]
-
3 ist
ein Blockdiagramm, das den Aufbau eines Layoutmuster-Erzeugungsgerätes
gemäß der Erfindung zeigt. Bezugnehmend auf 3 umfasst
das Layoutmuster-Erzeugungsgerät eine CPU 2, eine
Eingabeeinheit 4, eine Anzeigeeinheit 6, eine Speichereinheit 8,
eine Netzliste 10 und eine Zellenbibliothek 12.
Was in der Speichereinheit 8 gespeichert ist, sind: eine
Registrierungstabelle 32, eine Layout-Datentabelle 34 und
ein Computerprogramm 20. Dieses Programm 20 wird
von einem Speichermedium (nicht dargestellt) in die Speichereinheit 8 geladen
und durch die CPU 2 ausgeführt. Durch die Ausführung
des Programms 20 durch die CPU 2 werden die Funktionen
eines Layout-Erzeugungsabschnittes 22, eines Layout-Editionsabschnittes 24 und
eines Berechnungsabschnittes 26 realisiert.
-
Die
Eingabeeinheit wird zum Eingeben von Daten oder eines Befehls über
eine Tastatur oder eine Maus verwendet. Die Anzeigeeinheit 6 ist
so wie eine Flüssigkristallanzeige und kann ein Drucker oder
dergleichen sein. Die Anzeigeeinheit 6 zeigt ein erzeugtes
oder editiertes Layoutmuster an. Die Netzliste 10 speichert
Verdrahtungen von Zellen, die in dem Halbleiterchipbereich angeordnet
sind. Verschiedene Arten von Zellen sind in der Zellbibliothek 12 gespeichert.
Als verschiedene Arten von Zellen sind beispielsweise Makrozellen
für Muster von Schaltungsblöcken wie eine CPU,
ein DRAM Speicher und ein Flash-Speicher, Logikzellen für
Muster von Logikschaltungen, Nachbearbeitungszellen, die Zellen
sind, die normalerweise nicht benutzt werden, aber in Logikzellen
während der Editierung umgewandelt werden können,
Füllzellen (Dummy) zum Füllen eines leeren Raumes
und Eingabe/Ausgabezelle zum Eingeben/Ausgeben von Daten oder eines Befehls
bekannt. Es soll hier festgestellt werden, dass selbst gleiche Arten
von Logikzellen sich voneinander unterscheiden, anhängig
von Versorgungsspannungen oder Stromkapazitäten. Auf diese
Weise sind verschiedene Arten von Zellen in der Zellbibliothek abhängig
von einer Logikfunktion, der Versorgungsspannung, einer Stromkapazität,
einer Zellgröße, einer Zellform etc. gespeichert.
-
Ein
Layoutmuster hat verschiedene Arten von Zellen, die in Draufsicht
angeordnet sind, das Layoutmuster hat jedoch eine hierarchische
Struktur einer unteren Schicht und einer Verdrahtungsschicht, die
oberhalb der unteren Schicht angeordnet ist. Auf Grund dessen hat
jede der Zellen eine untere Schicht und eine Verdrahtungsschicht.
Die Verdrahtungsschicht hat eine Anzahl von Schichten.
-
Die
untere Schicht umfasst eine Diffusionsschicht-Musterschicht, eine
Versorgungsmusterschicht und eine Gatemusterschicht. Beispielsweise in 7A hat
die Nachbearbeitungszelle für einen Inverter ein P-Diffusionsschichtmuster 102 und
ein N-Diffusionsschichtmuster 106 als Diffusionsschichtmuster
und ein Gatemuster 104 oberhalb der Diffusionsschichtmuster 102 und 106.
Als Versorgungsmuster sind ein Versorgungsspannungsmuster (VDD)
und ein Massenspannungsmuster (GND) oben und unten in der Zelle
angeordnet.
-
7B zeigt
ein In-Zellen-Verdrahtungsmuster und Kontakte, die zugefügt
werden, wenn die Nachbearbeitungszelle, die in 7A dargestellt
ist, in eine Logikzelle (Inverterzelle) gewandelt wird. Ein Spannungsverdrahtungsmuster 122,
das sich von dem Spannungsversorgungsmuster zu dem P-Diffusionsschichtmuster 102 erstreckt,
wird als In-Zellen-Verdrahtungsmuster erzeugt. Des Weiteren wird ein
Masseverdrahtungsmuster 124, das sich vom Massespannungsmuster
zu der N-Diffusionsschichtmuster 102 erstreckt, als In-Zellen-Verdrahtungsmuster
erzeugt. Des Weiteren werden ein Verdrahtungsmuster IN, das ein
an den Inverter adressiertes Eingangssignal erhält, und
ein Verdrahtungsmuster OUT, das ein Ausgangssignal des Inverters
ausgibt, als das In-Zellen-Verdrahtungsmuster erzeugt. Wie oben
beschrieben wurde, ist das Verdrahtungsmuster, das es ermöglicht,
dass die Nachbearbeitungszelle als die Logikzelle funktioniert,
typischerweise in der untersten Schicht der Verdrahtungsschicht
vorgesehen.
-
Ein
Verdrahtungsmuster zum Verdrahten der erzeugten Logikzelle mit einer
unterschiedlichen Zelle ist typischerweise für eine Schicht
oberhalb der untersten Schicht als ein Inter-Zellen-Verdrahtungsmuster
vorgesehen.
-
Wenn
die Nachbearbeitungszelle nicht als die Logikzelle verwendet wird,
wird ein Dummyverdrahtungsmuster 108 für die Verdrahtungsschicht vorgesehen.
Das Dummyverdrahtungsmuster 108, das in 7A dargestellt
ist, ist basierend auf der Verdrahtungsbesetzungsrate spezifiziert.
In dem vorliegenden Ausführungsbeispiel kann die Verdrahtungsschicht
eine Anzahl von Schichten aufweisen, wobei auf allen das Dummyverdrahtungsmuster 108 angeordnet
ist. Das Dummyverdrahtungsmuster 108 kann jedoch für
eine der Anzahl von Schichten, beispiels weise für die In-Zell-Verdrahtungsschicht
oder die Inter-Zellen-Verdrahtungsschicht, vorgesehen sein.
-
Im
Folgenden wird ein Layoutmuster-Erzeugungsprozess durch das Layoutmuster-Erzeugungsgerät
gemäß der Erfindung mit Bezug auf 5 beschrieben.
-
Im
Schritt S2 lädt die CPU 2 das Programm 20 von
dem Speichermedium (nicht dargestellt) in die Speichereinheit 8 und
führt dann dieses Programm 20 durch. Auf diese
Weise werden der Layout-Erzeugungsabschnitt 22, der Layout-Editionsabschnitt 24 und
der Berechnungsabschnitt 26 realisiert.
-
Im
Schritt S4 bezieht sich der Layout-Erzeugungsabschnitt 22 in
Abhängigkeit von einem Befehl von einem Benutzer über
die Eingabeeinheit 4 auf die Zellenbibliothek 12 basierend
auf der Netzliste 10, um Muster von Makrozellen und Logikzellen
zu lesen, und ordnet sie in einem Erzeugungsbereich des Halbleiterchipbereichs
an. Die Netzliste 10 speichert einen Inter-Zellen-Verdrahtungszustand
und speichert gleichzeitig Daten zum Spezifizieren jeder der Zellen.
Basierend auf diesen Daten wird eine Zelle angeordnet, die basierend
auf der erforderlichen Stromkapazität, Treiberfähigkeit,
Zellengröße, Zellenform etc. spezifiziert ist,
selbst wenn dieselbe Funktion eingeschlossen ist. Als Ergebnis werden
in dem Erzeugungsbereich Zellen, die zur Erzielung einer gewünschten
Funktion erforderlich sind, angeordnet. Hinsichtlich der Zellenanordnung
werden diese Zellen basierend auf einer konventionell bekannten
Technik angeordnet. Beispielsweise wird eine groß ausgelegte
Makrozelle zunächst angeordnet, und dann werden die Zellen
wie die Logikzelle um die Makrozelle herum angeordnet. Der Layout-Erzeugungsabschnitt 22 registriert
eine Koordinatenposition jeder der angeordneten Zellen, die Größe
jeder Zelle etc. in der Layout-Datentabelle 34 in Beziehung zu
den Daten, die diese Zelle spezifizieren. Das Format der Daten jeder
der Zellen, die in diesem Punkt registriert werden, ist dasselbe
wie das bei einem konventionellen Layoutmuster-Erzeugungsgerät.
-
Anschließend
bezieht sich im Schritt S4 der Layout-Erzeugungsabschnitt 22 auf
die Netzliste 10, um automatisch das Interzellenverdrahtungsmuster zu
erzeugen, und führt die Verdrahtung durch, um eine Funktion
der gesamten Halbleitervorrichtung zu erzielen. Der Layout-Erzeugungsabschnitt 22 registriert
in der Layout-Datentabelle 24 die Koordinatenposition,
die Größe etc. des Interzellen-Verdrahtungsmusters,
das zu dieser Zeit erzeugt wird, zusammen mit Daten, die die Verdrahtungsschicht
spezifizieren, in der das Verdrahtungsmuster angeordnet ist. In
dieser Weise wird die Funktion der gesamten Halbleitervorrichtung
erzielt.
-
Des
Weiteren werden im Schritt S4 die Nachbearbeitungszellen in einem
leeren Teil in dem Erzeugungsbereich angeordnet, und die Füllzellen
werden in dem verbleibenden Bereich angeordnet. An diesem Punkt
bestimmt der Layout-Erzeugungsabschnitt 22, wo die Nachbearbeitungszellen
und die Füllzellen angeordnet werden sollen, und zwar durch einen
vorgegebenen Algorithmus wie er konventionell praktiziert wird.
An diesem Punkt kann als die Nachbearbeitungszelle eine Nachbearbeitungszelle für
einen Inverter oder eine Nachbearbeitungszelle für eine
UND-Gatterschaltung verwendet werden. Die Nachbearbeitungszelle
wird basierend auf der Logikzelle ausgewählt, die als möglicherweise
notwendig angesehen wird.
-
Der
Layout-Erzeugungsabschnitt 22 registriert eine Koordinatenposition,
die Größe etc. jeder der angeordneten Nachbearbeitungszellen
und Füllzellen in der Layoutdatentabelle 34.
-
Anschließend
erzeugt im Schritt S6 der Layouterzeugungsabschnitt 22 ein
Dummyverdrahtungsmuster in der Verdrahtungsschicht und registriert
es in der Layoutdatentabelle 34. Dieser Schritt wird im
Einzelnen später beschrieben.
-
Anschließend
wird im Schritt S10 durch das In-Zellenverdrahtungsmuster und das
Inter-Zellenverdrahtungsmuster die Nachbearbeitungszelle in eine
Logikzelle umgewandelt und ferner einer gewünschten Logikfunktion
zugefügt. Das In-Zellenverdrahtungsmuster und das Inter-Zellenverdrahtungsmuster,
die an diesem Punkt erzeugt werden, werden in der Layoutdatentabelle 34 registriert.
-
Als
nächstes werden Einzelheiten des Schritts S6, in dem das
Dummyverdrahtungsmuster angeordnet wird, im Folgenden mit Bezug
auf 6 erläutert.
-
Im
Schritt S12 wird ein Prozess zum Erzeugen eines temporären
Dummyverdrahtungsmusters für die angeordneten Nachbearbeitungszellen
und Füllzellen durchgeführt. Anschließend
steuert im Schritt S14 der Layout-Erzeugungsabschnitt 22 den Berechnungsabschnitt 26 zur
Berechnung einer Besetzungsrate des Dummyverdrahtungsmusters (Metallmuster)
in jedem Bereich einschließlich zumindest einer Logikzelle.
Wenn auf diese Weise eine Besetzungsrate des gesamten Layoutbereichs
des Halbleiterchips berechnet wurde, steuert im Schritt S16 der Layout-Erzeugungsabschnitt 22 den
Berechnungsabschnitt 26 zur Erfassung der Verteilung der
Besetzungsraten des Dummyverdrahtungsmusters in den Bereichen im
Schritt S14 und ein Mittel der Besetzungsraten. Anschließend
steuert im Schritt S18 der Layout-Erzeugungsabschnitt 22 den
Berechnungsabschnitt 26 zur Berechnung der Besetzungsrate
des Dummyverdrahtungsmusters in einem Bereich, in dem die Makrozelle
angeordnet ist.
-
Auf
diese Weise bestimmt im Schritt S20 der Layout-Erzeugungsabschnitt 22 und
stellt einen Bereich ein, wo das Dummyverdrahtungsmuster angeordnet
werden soll, basierend auf der Verteilung der Besetzungsraten des
Dummyverdrahtungsmusters, die im Schritt S16 erhalten wurde, und
der Besetzungsrate des Dummyverdrahtungsmusters und ihrer Koordinatenposition
in der Makrozelle, die im Schritt S18 erhalten wurde. In diesem
Bereich wurden die Nachbearbeitungszellen und die Füllzellen angeordnet.
Anschließend wird im Schritt S22 das Dummyverdrahtungsmuster
um die Makrozelle herum entfernt oder gelöscht, und dann
wird im Schritt S24 die Besetzungsrate des Verdrahtungsmusters um
die Makrozelle herum berechnet. Basierend auf dem Ergebnis dieser
Berechnung wird im Schritt S26 eine Zielbesetzungsrate für
das Verdrahtungsmuster in der Zelle oder dem Bereich eingestellt.
Anschließend wird das im Schritt S12 temporär
eingestellte Dummyverdrahtungsmuster entfernt oder gelöscht.
-
Als
nächstes bezieht sich im Schritt S28 der Layout-Editierungsabschnitt 24 auf
die Layout-Datentabelle 34, um alle Nachbearbeitungszellen
zu suchen, und ordnet ein spezifisches Verdrahtungsmuster, das eine
spezifische Musterform aufweist, in der Zelle an. In diesem Beispiel
ist das spezifische Verdrahtungsmuster in allen Nachbearbeitungszellen enthalten,
das spezifische Verdrahtungsmuster kann jedoch in nur einer spezifischen
Nachbearbeitungszelle enthalten sein. In diesem Fall wird das spezifische
Verdrahtungsmuster in nur der Nachbearbeitungszelle angeordnet,
die durch die Eingabeeinheit 4 auf einem Layout, das auf
der Anzeigeeinheit 6 angezeigt wurde. Das spezifische Verdrahtungsmuster wird
vorher abhängig von einem Typ der Nachbearbeitungszelle
bestimmt. Beispielsweise unterscheidet sich die Form des spezifischen
Verdrahtungsmusters zwischen einer Nachbearbeitungszelle eines Inverters
und einer Nachbearbeitungszelle eines UND-Gatters. Zu diesem Zeitpunkt
kann das spezifische Verdrahtungsmuster einen Teilbereich der Nachbearbeitungszelle
besetzen, Besetzen des Gesamtbereichs der Nachbearbeitungszelle. 8 zeigt
ein Beispiel, bei dem das spezifische Verdrahtungsmuster in dem
Gesamtbereich der Nachbearbeitungszelle für den Inverter
eingestellt ist. Dieses spezifische Verdrahtungsmuster ist zufriedenstellenderweise
so lang, dass es einen Bereich abdeckt, in dem das Dummyverdrahtungsmuster
erzeugt wird, aber hinsichtlich der Einfachheit zur Verwaltung dieser
Daten ist es vorzugsweise ein Muster des gesamten Bereichs der Nachbearbeitungszelle.
-
Der
Layout-Editionsabschnitt 24 registriert das spezifische
Verdrahtungsmuster in der Layout-Datentabelle 34 und der
Registrationstabelle 32, zusammen mit Daten, die die Nachbearbeitungszelle spezifizieren,
ihrer Koordinatendaten, Daten, die ihre Form angeben, etc. Zu diesem
Punkt wird das spezifische Verdrahtungsmuster für alle
Schichten der Verdrahtungsschicht registriert, es kann aber für
einen Teil registriert werden.
-
Als
nächstes bestimmt im Schritt S30 der Layout-Editionsabschnitt 24 das
Dummyverdrahtungsmuster durch Bezugnahme auf die Zellbibliothek 12.
Im Schritt S32 wird bestimmt, ob die eingestellte Zielbesetzungsrate
mit dem bestimmten Dummyverdrahtungsmuster erzielt wurde oder nicht. Wenn
bestimmt wird, dass die Zielbesetzungsrate nicht erzielt wird, wird
der Schritt S30 erneut durchgeführt, und der Layout-Editionsabschnitt 24 wählt
das nächste Dummyverdrahtungsmuster durch Bezugnahme auf
die Zellbibliothek 12. Wenn bestimmt wird, dass die Zielbesetzungsrate
erzielt wird, wird Schritt S34 durchgeführt. In dieser
Weise wird das Dummyverdrahtungsmuster auf allen Füllzellen
und Nachbearbeitungszellen erzeugt. Zu diesem Zeitpunkt registriert
der Layout-Editionsabschnitt 24 das Dummyverdrahtungsmuster
in der Layout-Datentabelle 34 in Zuordnung zu der Füllzelle
oder der Nachbearbeitungszelle. Des Weiteren kann der Layout-Editionsabschnitt 24 das
Dummyverdrahtungsmuster für alle oder für einen
Teil der Schichten der Verdrahtungsschicht registrieren. Wenn die
Registrierung für einen Teil der Schichten durchgeführt
wird, wird es in Übereinstimmung mit der Schicht durchgeführt,
in der das spezifische Verdrahtungsmuster registriert wird.
-
Im
Schritt S36 bezieht sich der Layout-Editionsabschnitt 24 auf
die Registrierungstabelle 32, um gemeinsam die Daten des
spezifischen Verdrahtungsmusters von der Layout-Datentabelle zu
löschen, die in der Registrierungstabelle registriert sind.
Als Ergebnis wird das Dummyverdrahtungsmuster von der Verdrahtungsschicht,
in der das Dummyverdrahtungsmuster erzeugt wurde, gelöscht. Selbst
wenn ein Überarbeitungszellen-Verdrahtungsprozess anschließend
durchgeführt wird, bilden diese Zwischenverbindung und
das Dummyverdrahtungsmuster somit niemals einen Kurzschluss. Des Weiteren
kehrt die Überarbeitungszelle, die dem spezifischen Verdrahtungsmuster,
das in der Registrierungstabelle 32 registriert ist, entspricht,
in einen Zustand zurück, in dem sie angeordnet ist, das
heißt den Zustand der 7A (es
soll festgestellt werden, dass das Dummyverdrahtungsmuster 108 fehlt).
Hier soll ferner bemerkt werden, dass keine Änderung für das
Datenformat der Daten, die in der Layout-Datentabelle 34 registriert
sind, zugefügt wird. Dieses Datenformat ist dasselbe wie
das Konventionelle. Des Weiteren sind die Daten der Zellbibliothek 12 auch dieselben
wie die Konventionellen.
-
Somit
kann eine neue Funktion zugefügt werden, während
die Funktion des Layoutmuster-Erzeugungsgerätes am besten
ausgenutzt wird.
-
Dann
wird der Schritt S10 ausgeführt, und, wie in 7B dargestellt
ist, erzeugt der Layout-Editionsabschnitt 24: als In-Zellenverdrahtungsmuster das
Spannungsverdrahtungsmuster 122, das sich von einem Versorgungsspannungsmuster
zu einem P-Diffusionsschichtmuster 102 erstreckt, ein Masseverdrahtungsmuster 124,
das sich von dem Massespannungsmuster zu einem N-Diffusionsschichtmuster 106 erstreckt,
ein Muster IN, das ein an den Inverter adressiertes Eingangssignal
erhält, und ein Muster OUT, das ein Ausgangssignal des
Inverters ausgibt. Dann registriert der Layout-Editionsabschnitt 24 das
In-Zellenverdrahtungsmuster in der Layout-Datentabelle 34.
Wie oben beschrieben sind die Verdrahtungsmuster, die es ermöglichen,
dass die Überarbeitungszelle als eine Logikzelle arbeitet,
typischerweise in der untersten Schicht in der Verdrahtungsschicht
vorgesehen. Des Weiteren, wie in 9 dargestellt
ist, erzeugt der Layout-Editionsabschnitt 24 Inter-Zellenverdrahtungsmuster 132 und 134 bei einer
höheren Verdrahtungsschicht und registriert sie in der
Layout-Datentabelle 34.
-
In
dieser Weise kann das Layoutmuster für die Halbleitervorrichtung
effizient erzeugt werden. In diesem Fall kann ohne zufügen
bestimmter Änderungen wie eine Datenformatänderung
für ein konventionelles Layoutmuster-Erzeugungsgerät
die Nachbearbeitungszelle in einfacher Weise in eine Logikzelle geändert
werden, und des Weiteren wird ein Kurzschluss nicht erzeugt.
-
Es
soll hier festgestellt werden, dass falls die Netzliste 10 über
die Eigangs-Einheit 4 in Übereinstimmung mit Benutzerbefehlen
geändert wird, um die oben genannte Überarbeitungszelle
zu spezifizieren, der Layout-Editionsabschnitt 24 automatisch
die In-Zellenverdrahtung der Überarbeitungszelle und die
Inter-Zellenverdrahtung durchführen.
-
Als
nächstes wird ein Verfahren der Herstellung der Halbleitervorrichtung
gemäß der vorliegenden Erfindung mit Bezug auf 4 beschrieben.
-
Im
Schritt S52 werden unter Verwendung des Layout-Erzeugungsgerätes
gemäß der vorliegenden Erfindung Layoutmuster-Daten
erzeugt, wie oben beschrie-ben wurde. Anschließend werden
im Schritt S54 verschiedene Masken unter Verwendung der erzeugten
Layoutmusterdaten hergestellt. Schließlich wird im Schritt
S56 die Halbleitervorrichtung auf einem Substrat wie einem Siliziumwafer
unter Verwendung dieser Masken hergestellt.
-
Obwohl
die vorliegende Erfindung oben in Verbindung mit verschiedenen Ausführungsbeispielen
beschrieben wurde, ist es für den Durchschnittsfachmann offensichtlich,
dass diese Ausführungsbeispiele lediglich zur Erläuterung
der vorliegenden Erfindung erfolgen und somit nicht dafür
verwendet werden sollen die beigefügten Ansprüche
in einem beschränkten Sinne zu verstehen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - JP 2006-108541
A [0007]
- - JP 2897737 [0012]