DE102009000587A1 - Modul mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche und Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche - Google Patents

Modul mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche und Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche Download PDF

Info

Publication number
DE102009000587A1
DE102009000587A1 DE102009000587A DE102009000587A DE102009000587A1 DE 102009000587 A1 DE102009000587 A1 DE 102009000587A1 DE 102009000587 A DE102009000587 A DE 102009000587A DE 102009000587 A DE102009000587 A DE 102009000587A DE 102009000587 A1 DE102009000587 A1 DE 102009000587A1
Authority
DE
Germany
Prior art keywords
copper surface
semiconductor chip
module
bonding paste
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009000587A
Other languages
English (en)
Other versions
DE102009000587B4 (de
Inventor
Karsten Guth
Ivan Nikitin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009000587A1 publication Critical patent/DE102009000587A1/de
Application granted granted Critical
Publication of DE102009000587B4 publication Critical patent/DE102009000587B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Modul (100) enthält ein Substrat mit einer ersten Kupferoberfläche und einem Halbleiterchip (106). Das Modul (100) enthält eine erste gesinterte Verbindung (104), die den Halbleiterchip (106) direkt mit der ersten Kupferoberfläche bondet.

Description

  • Leistungselektronikmodule sind Halbleiterkapselungen, die in Leistungselektronikschaltungen verwendet werden. Leistungselektronikmodule können z. B. in Fahrzeug- und Industrieanwendungen, wie zum Beispiel in Wechselrichtern und Gleichrichtern, eingesetzt werden. Bei den in den Leistungselektronikmodulen enthaltenen Halbleiterkomponenten kann es sich beispielsweise um IGBT-Halbleiterchips (Insulated Gate Bipolar Transistor) oder MOSFET-Halbleiterchips (Metal-Oxide-Semiconductor Field Effect Transistor) handeln. Die Halbleiterchips können unterschiedliche Spannungs- und Stromnennwerte aufweisen. Bestimmte Leistungselektronikmodule enthalten außerdem zusätzliche Halbleiterdioden (d. h. Freilaufdioden) in der Halbleiterkapselung zum Überspannungsschutz.
  • Im allgemeinen werden zwei verschiedene Varianten von Leistungselektronikmodulen verwendet. Eine Variante dient für Anwendungen mit höherer Leistung und die andere für Anwendungen mit niedrigerer Leistung. Für Anwendungen mit höherer Leistung enthält ein Leistungselektronikmodul einen oder mehrere auf einem Substrat angeordnete Halbleiterchips. Das Substrat kann ein isolierendes Keramiksubstrat, wie zum Beispiel Al2O3, AlN, Si3N4 oder ein anderes geeignetes Material zum Isolieren des Leistungselektronikmoduls aufweisen. Mindestens die Oberseite des Keramiksubstrats wird entweder mit reinem oder plattiertem Cu, Al oder einem anderen geeigneten Material metallisiert, um elektrische und mechanische Kontakte für die Halbleiterchips bereitzustellen. Die Metallschicht kann z. B. unter Verwendung eines DCB-Prozesses (Direct Copper Bonding) oder eines AMB-Prozesses (Active Metal Brazing) auf das Keramiksubstrat gebondet sein.
  • Das Verbinden eines Halbleiterchips mit einem metallisierten Keramiksubstratkann beispielsweise durch Weichlöten mittels eines Sn-Pb-basierten, eines Sn-Ag-basierten, eines Sn-Ag-Cu-basierten Lotes oder durch eine andere geeignete Lötverbindung erfolgen. Dabei können mehrere Substrate miteinander auf einer Metallbasisplatte angeotrdnet werden. In diesem Fall wird auch die Rückseite des Keramiksubstrats entweder mit reinem oder plattiertem Cu oder Al oder mit einem anderen geeigneten Material zum Verbinden von Substraten mit der Metallbasisplatte metallisiert. Die Verbindung zwischen den Substraten und der Metallbasisplatte kann z. B. durch Weichlöten mit einem Sn-Pb-basierten, einem Sn-Ag-basierten, einem Sn-Ag-Cu-basierten Lot oder einer anderen geeigneten Lötlegierung verwendet.
  • Für Anwendungen mit niedrigerer Leistung können anstelle von Keramiksubstraten Systemträgersubstrate (engl.: Leadframe) (z. B. reine Cu-Substrate) verwendet werden. Abhängig von der Anwendung können die Systemträgersubstrate beispielsweise mit Ni, Ag, Au und/oder Pd plattiert werden. Das Verbinden eines Halbleiterchips mit einem Systemträgersubstrat kann beispielsweise durch Weichlöten mit einem Sn-Pb-basierten, einem Sn-Ag-basierten, einem Sn-Ag-Cu basierten Lot oder mittels einer anderen geeigneten Lötlegierung erfolgen.
  • Für Anwendungen mit hohen Temperaturen wird der niedrige Schmelzpunkt der Lötverbindungen (Tm = 180°C–220°C) zu einem kritischen Parameter für Leistungselektronikmodule. Während des Betriebs von Leistungselektronik modulen werden die Bereiche unter den Halbleiterchips hohen Temperaturen ausgesetzt. In diesen Bereichen wird der Umgebungslufttemperatur Wärme überlagert, die im Inneren des Halbleiterchips umgesetzt wird. Dies führt zu einer thermischen Wechselbelastung während des Betriebs der Leistungselektronikmodule. Hinsichtlich der Zuverlässigkeit gegenüber thermischer Wechselbelastung kann oberhalb von 150°C keine zuverlässige Funktion einer Lötverbindung garantiert werden. Über 150°C können sich nach einigen wenigen thermischen Wechselbelastungen Brüche in der Lötregion bilden. Die Brüche können sich leicht über die gesamte Lötregion ausbreiten und führen zu dem Ausfall des Leistungselektronikmoduls.
  • Mit dem zunehmendem Wunsch, Leistungselektronik in harschen Umgebungen (z. B. Automotiv-Anwendungen) zu verwenden, und der steigenden Integrationsdichte von Halbleiterchips nimmt die extern und intern umgesetzte Wärme weiter zu. Deshalb besteht ein wachsender Bedarf an Hochtemperatur-Leistungselektronikmodulen mit der Fähigkeit zum Betrieb bei internen und externen Temperaturen bis 200°C und darüber. Um die Kosten von Hochtemperatur-Leistungselektronikmodulen zu senken, sollten zusätzlich Edelmetalloberflächen zum Verbinden von Halbleiterchips mit Substraten und Edelmetalloberflächen zum Verbinden von Substraten mit Metallbasisplatten vermieden werden.
  • Es besteht daher ein Bedarf an verbesserten Leistungselektronikmodulen. Ebenso besteht ein Bedarf an einem verfahren zur Herstellung eines verbesserten Moduls, sowie an einem Werkzeug, mit dem ein verbessertes Herstellungsverfahren durchgeführt werden kann. Hierzu werden ein Modul gemäß Patentanspruch 1, Verfahren zum Herstellen eines Moduls gemäß den Patentansprüchen 7 und 18, sowie ein Werkzeug gemäß Patentanspruch 23 bereitgestellt. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß einer Ausgestaltung weist ein Modul ein Substrat mit einer ersten Kupferoberfläche und einem Halbleiterchip auf. Das Modul umfasst eine erste gesinterte Verbindung, die den Halbleiterchip direkt mit der ersten Kupferoberfläche bondet.
  • Die Erfindung wird nachfolgend zum besseren Verständnis unter Bezugnahme auf die beigefügten Figuren anhand von möglichen Ausgestaltungen erläutert. Die Erfindugn ist jedoch nicht auf die gezeigten bzw. erläuterten Ausgestaltungen beschränkt. Die in den Figuren gezeigten Elemente sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen identische oder einander entsprechende Teile.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Moduls.
  • 2 zeigt eine Querschnittsansicht einer anderen Ausführungsform eines Moduls.
  • 3 zeigt eine Querschnittsansicht einer Ausführungsform eines maskierten Substrats.
  • 4 zeigt eine Querschnittsansicht einer Ausführungsform des maskierten Substrats und einer Bondpaste oder -schlämme.
  • 5 zeigt eine Querschnittsansicht einer Ausführungsform des maskierten Substrats, einer gesinterten Verbindung und eines Halbleiterchips nach dem Sintern.
  • 6 zeigt eine Querschnittsansicht einer Ausführungsform des Substrats, der gesinterten Verbindung und des Halbleiterchips nach der Entfernung der Maske.
  • 7 zeigt eine Querschnittsansicht einer Ausführungsform eines Werkzeugs für Niedertemperatur-Verbindung (LTJ).
  • Die in den folgenden Figuren verwendete Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres” usw. bezieht sich auf die Orientierung der beschriebenen Figur(en). Grundsätzlich können innerhalb einer Ausgestaltung verschiedene Komponenten auch in unterschiedlicher Orientierungen zueinander positioniert werden, auch wenn dies nicht ausdrücklich erwähnt wird. Es versteht sich, daß die vorliegende Erfindung auch andere als die gezeigten Ausgestaltungen umfassen kann und dass strukturelle und/oder logische Änderungen vorgenommen werden können.
  • Es versteht sich, daß die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausgestaltungen miteinander kombiniert werden können, soweit es nicht speziell anders angemerkt wird.
  • 1 zeigt eine Querschnittsansicht einer Ausgestaltung eines Moduls 100. Bei einer Ausgestaltung ist das Modul 100 ein Niederleistungs-Elektronikmodul für hohe Temperaturen (d. h. bis zu 200°C und darüber). Das Leistungselektronikmodul 100 enthält ein Systemträgersubstrat 102, eine gesinterte Verbindung 104, einen Halbleiterchip 106, Bondleitungen 108, Leitungen 112 und ein Gehäuse 110. Das Systemträgersubstrat 102 enthält Cu oder ein anderes geeignetes Material. Die gesinterte Verbindung 104 verbindet das Cu-Systemträgersubstrat 102 direkt mit dem Halbleiterchip 106 ohne Verwendung einer Edelmetallschicht zwischen dem Cu-Systemträgersubstrat 102 und dem Halbleiterchip 106. Indem keine Edelmetallschicht verwendet wird, werden die Kosten des Leistungselektronikmoduls 100 im Vergleich zu typischen Hochtemperatur-Leistungselektronikmodulen reduziert.
  • Im vorliegenden Gebrauch soll der Ausdruck ”elektrisch gekoppelt” nicht bedeuten, daß die Elemente direkt miteinander gekoppelt sein müssen, und es können dazwischentretende Elemente zwischen den ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Der Halbleiterchip 106 wird durch die Bondleitungen 108 elektrisch mit den Leitungen 112 gekoppelt. Die Bondleitungen 108 enthalten Al, Cu, Al-Mg, Au oder ein anderes geeignetes Material. Bei einer Ausgestaltung werden die Bondleitungen 108 unter Verwendung von Ultraschall-Drahtbondung mit dem Halbleiterchip 106 und den Leitungen 112 gebondet. Bei einer Ausgestaltung weist das Systemträgersubstrat 102 eine Dicke in dem Bereich von 125 μm–200 μm auf. Das Systemträgersubstrat 102 wird unter Verwendung eines Prozesses der Niedertemperaturverbindung (LTJ) mit dem Halbleiterchip 106 verbunden, um die gesinterte Verbindung 104 bereitzustellen. Die gesinterte Verbindung 104 wird ohne Oxidieren der Oberfläche des Cu-Systemträgersubstrats 102 gebildet. Das Gehäuse 110 enthält ein Gußmaterial oder ein anderes geeignetes Material. Das Gehäuse 110 umgibt das Systemträgersubstrat 102, die gesinterte Verbindung 104, den Halbleiterchip 106, die Bondleitungen 108 und Teile der Leitungen 112.
  • 2 zeigt eine Querschnittsansicht einer anderen Ausgestaltung eines Moduls 120. Bei einer Ausgestaltung ist das Modul 120 ein Hochleistungs-Elektronikmodul für hohe Temperaturen (d. h. bis 200°C und darüber). Das Leistungselektronikmodul 120 enthält eine Metallbasisplatte 124, gesinterte Verbindungen 126, metallisierte Keramiksubstrate 130 mit Metalloberflächen oder – schichten 128 und 132, gesinterte Verbindungen 134, Halbleiterchips 136, Bondleitungen 138, eine Leiterplatte 140, Steuerkontakte 142, Leistungskontakte 144, Übergußmasse 146 und 148 und das Gehäuse 150.
  • Die Metallschichten 128 und 132 enthalten Cu oder ein anderes geeignetes Material. Die gesinterten Verbindungen 126 verbinden die Cu-Schichten 128 direkt mit der Metallbasisplatte 124 ohne Verwendung einer Edelmetallschicht zwischen den Cu-Schichten 128 und der Metallbasisplatte 124. Die gesinterten Verbindungen 134 verbinden die Cu-Schichten 132 direkt mit den Halbleiterchips 136 ohne Verwendung einer Edelmetallschicht zwischen den Cu-Schichten 132 und den Halbleiterchips 136. Indem keine Edelmetallschichten verwendet werden, werden die Kosten des Leistungselektronikmoduls 120 im Vergleich zu typischen Hochtemperatur-Leistungselektronikmodulen reduziert.
  • Die Halbleiterchips 136 werden durch die Bondleitungen 138 elektrisch mit den Cu-Schichten 132 gekoppelt. Die Bondleitungen 138 enthalten Al, Cu, Al-Mg, Au oder ein anderes geeignetes Material. Bei einer Ausgestaltung werden die Bondleitungen 138 unter Verwendung von Ultraschall-Drahtbondung mit den Halbleiterchips 136 und den Cu-Schichten 132 gebondet. Die Cu-Schichten 132 werden elektrisch mit der Leiterplatte 140 und Leistungskontakten 144 gekoppelt. Die Leiterplatte 140 wird elektrisch mit Steuerkontakten 142 gekoppelt.
  • Das Gehäuse 150 umschließt die gesinterten Verbindungen 126, die metallisierten Keramiksubstrate 130 mit den Cu-Schichten 128 und 132, die gesinterten Verbindungen 134, die Halbleiterchips 136, die Bondleitungen 138, die Leiterplatte 140, Teile der Steuerkontakte 142 und Teile der Leistungskontakte 144. Das Gehäuse 150 enthält technische Kunststoffe oder ein anderes geeig netes Material. Das Gehäuse 150 wird mit der Metallbasisplatte 124 verbunden. Bei einer Ausgestaltung wird ein einziges metallisiertes Keramiksubstrat 130 verwendet, so daß die Metallbasisplatte 124 weggelassen wird und das Gehäuse 150 direkt mit dem einzigen metallisierten Keramiksubstrat 130 verbunden wird.
  • Das Übergußmaterial 146 füllt Bereiche unter der Leiterplatte 140 in dem Gehäuse 150 um die gesinterten Verbindungen 126, die metallisierten Keramiksubstrate 130 mit den Cu-Schichten 128 und 132, die gesinterten Verbindungen 134, die Halbleiterchips 136 und die Bondleitungen 138 herum. Das Übergußmaterial 148 füllt den Bereich über der Leiterplatte 150 in dem Gehäuse 150 um Teile der Steuerkontakte 142 und Teile der Leistungskontakte 144 herum. Das Übergußmaterial 146 und 148 umfaßt Silikongel oder ein anderes geeignetes Material. Das Übergußmaterial 146 und 148 verhindert eine Beschädigung des Leistungselektronikmoduls 120 durch dielektrischen Durchschlag.
  • Die folgenden 3–6 zeigen Ausgestaltungen zur Niedertemperaturverbindung eines Halbleiterchips mit einem Substrat mit einer Cu-Oberfläche, wie zum Beispiel Verbindung des Halbleiterchips 106 mit dem Systemträgersubstrat 102 wie zuvor mit Bezug auf 1 beschrieben und dargestellt oder Verbindung des Halbleiterchips 136 mit der Cu-Schicht 132 wie zuvor mit Bezug auf 2 beschrieben und dargestellt. Ein ähnlicher Prozeß kann auch zur Niedertemperaturverbindung eines metallisierten Substrats, das eine Cu-Schicht enthält, mit einer Metallbasisplatte verwendet werden, wie zum Beispiel Verbindung der Cu-Schicht 128 mit der Metallbasisplatte 124, wie zuvor mit Bezug auf 2 beschrieben und dargestellt wurde.
  • 3 zeigt eine Querschnittsansicht einer Ausgestal tung eines maskierten Substrats 160. Das maskierte Substrat 160 enthält ein metallisiertes Keramiksubstrat 130 mit einer unteren Cu-Schicht 128 und einer oberen Cu-Schicht 132 und eine Maske 162. Die untere Cu-Schicht 128 wird mit der Unterseite des Keramiksubstrats 130 gebondet. Die obere Cu-Schicht 132 wird mit der Oberseite des Keramiksubstrats 130 gebondet. Die Cu-Schichten 128 und 132 werden unter Verwendung eines DCB-Prozesses (Direct Copper Bonding), eines AMB-Prozesses (Active Metal Brazing) oder eines anderen geeigneten Prozesses mit dem Keramiksubstrat 130 gebondet. Das Keramiksubstrat 130 umfaßt Al2O3, AlN, Si3N4 oder ein anderes geeignetes Material. Die Maske 162 wird auf der Cu-Schicht 132 gebildet, um einen Teil 164 der Cu-Schicht 132 freizulegen. Die Maske 162 umfaßt ein lichtempfindliches Material oder ein anderes geeignetes Material.
  • 4 zeigt eine Querschnittsansicht einer Ausgestaltung des maskierten Substrats 160 und einer Bondpaste oder -schlämme 166. Eine Bondpaste oder -schlämme 166 wird über den freigelegten unmaskierten Teil 164 der Cu-Schicht 132 aufgebracht. Die Bondpaste oder -schlämme 166 stellt eine klebrige Oberfläche zur Vorpositionierung von Halbleiterchips bereit. Die durch Bondpaste oder -schlämme 166 überdeckten Teile der Cu-Schicht 132 sind während des Sinterns vor Oxidation geschützt.
  • Die Bondpaste oder -schlämme 166 enthält organische Komponenten, die sich bei Temperaturen im Bereich von 50°C–200°C zersetzen, um Zersetzungsprodukte ohne Reste bereitzustellen. Zusätzlich haben die Zersetzungsprodukte keine oxidierende Wirkung auf die Oberfläche der Cu-Schicht 132. Die Zersetzungsprodukte haben auch keine Passivierungswirkung auf die Oberfläche der Cu-Schicht 132. Die Zersetzung der organischen Komponenten ist nicht abrupt, sondern langsam und gleichförmig. Die während des Sinterns freigesetzten gasförmigen Komponenten vergrößern ferner die Porosität der Sinterschicht nicht.
  • Die Bondpaste oder -schlämme 166 enthält Ag-Teilchen, Au-Teilchen, Cu-Teilchen oder ein anderes geeignetes Material. Die Teilchen besitzen eine Korngröße in einem Bereich zwischen 1 nm–20 μm, wie etwa 1 nm–1000 nm, 1 nm–100 nm, 1 μm–15 μm, 1 μm–5 μm oder weniger als 500 nm. Bei einer Ausgestaltung enthält die Bondpaste oder -schlämme 166 zusätzliche Komponenten mit Oberflächenaktivierungseigenschaften. Die Komponenten mit Oberflächenaktivierungseigenschaften umfassen Harze wie etwa Kolophonium oder synthetische Ersatzstoffe, organische Säuren, die mit zunehmender Temperatur Reduktionseigenschaften entwickeln, oder andere geeignete Komponenten.
  • 5 zeigt eine Querschnittsansicht einer Ausgestaltung des maskierten Substrats 160, einer gesinterten Verbindung 134 und eines Halbleiterchips 136 nach dem Sintern. Ein Halbleiterchip 136 wird auf der Bondpaste oder -schlämme 166 plaziert. Bei einer Ausgestaltung wird die Maske 162 entfernt und die freigelegten Teile der Cu-Schicht 132 werden mit einer Schutzschicht überdeckt, um die Oberfläche der Cu-Schicht 132 während des Sinterprozesses vor Oxidation zu schützen. Die Schutzschicht umfaßt eine klebrige Folie wie etwa Imid oder Teflon®, eine fotoaktive Folie, eine dünne organische Materialschicht oder eine andere geeignete Schutzschicht. Die Maske 162 oder die Schutzschicht stellt Oxidationsschutz für die Oberfläche der Cu-Schicht 132 bis zu der Sinterprozeßtemperatur herauf bereit.
  • Der Halbleiterchip 136 wird in einer heizbaren Presse mit der Cu-Schicht 132 verbunden. Abhängig von der Teilchengröße des Materials in der Bondpaste oder -schlämme 166 werden Temperaturen zwischen 100°C–450°C, wie etwa zwischen 200°C–400°C und Drücke bis zu 40 MPa wie durch den Pfeil 168 angegeben zum Sintern zur Bildung der gesinterten Verbindung 134 verwendet. Bei einer Ausgestaltung werden für Teilchen mit einem Durchmesser zwischen 1 μm–15 μm Temperaturen zwischen 200°C–250°C und Drücke zwischen 20 MPa–40 MPa zum Sintern zur Bildung der gesinterten Verbindung 134 verwendet.
  • 6 zeigt eine Querschnittsansicht einer Ausgestaltung des metallisierten Keramiksubstrats 130 mit den Cu-Schichten 128 und 132, der gesinterten Verbindung 134 und des Halbleiterchips 136 nach dem Entfernen der Maske 162 oder der Schutzschicht. Die Maske 162 oder die Schutzschicht wird entfernt, um die Cu-Schicht 132 freizulegen. Die Oberfläche der Cu-Schicht 132 war während des Sinterprozesses vor Oxidation geschützt. Deshalb werden keine zusätzlichen Edelmetallschichten verwendet, um die Cu-Schicht 132 vor Oxidation zu schützen, wodurch die Kosten des metallisierten Keramiksubstrats 130 mit den Cu-Schichten 128 und 132 reduziert werden.
  • 7 zeigt eine Querschnittsansicht einer Ausgestaltung eines Werkzeugs 200 zur Niedertemperaturverbindung (LTJ). Das Werkzeug 200 umfaßt ein Gehäuse 202, eine Dichtung 204, Gaseinlässe/-auslässe 206, einen Stempel 210, ein weiches Pad 212 und eine Druckachse 214. Bei einer Ausgestaltung ist das Werkzeug 200 ein Vakuumwerkzeug. Bei anderen Ausgestaltungen ist das Werkzeug 200 kein Vakuumwerkzeug, solange die Atmosphäre nichtoxidierend ist. Das Werkzeug 200 ist ein Sinterwerkzeug, das die Oxidation der Oberflächen von Komponenten, die verbunden werden, verhindert. Bei einer Ausgestaltung umfaßt das Werkzeug 200 ein luftdichtes Gehäuse 202, das die Probe beim Schließen der Presse ab dichtet. Das Werkzeug 200 umfaßt Gaseinlässe/-auslässe 206 zum Evakuieren von Luft und/oder zum Einführen einer nichtoxidierenden Atmosphäre, wie durch die Pfeile 208 angegeben. Bei einer Ausgestaltung umfaßt die nichtoxidierende Atmosphäre eine Inertgasatmosphäre, eine reduzierende Atmosphäre oder eine andere geeignete Atmosphäre. Bei einer Ausgestaltung umfaßt die reduzierende Atmosphäre ein Formungsgas, Ameisensäure oder ein anderes geeignetes Gas. Eine reduzierende Atmosphäre reinigt und schützt freigelegte Teile der Cu-Schicht 132.
  • Die nichtoxidierende Atmosphäre schützt die Cu-Schicht 132 während des Sinterprozesses vor Oxidation. Deshalb kann die Maske 162 oder die Schutzschicht, die zuvor mit Bezug auf 5 beschrieben und dargestellt wurde, bei Verwendung des Werkzeugs 200 während des Sinterprozesses weggelassen werden. Um den Halbleiterchip 136 mit der Cu-Schicht 132 und die Cu-Schicht 128 mit der Metallbasisplatte 124 zu verbinden, wird zuerst eine Bondpaste oder -schlämme auf die Metallbasisplatte 124 und/oder die Cu-Schicht 128 aufgebracht. Das metallisierte Keramiksubstrat 130 mit den Cu-Schichten 128 und 132 wird dann auf der Bondpaste oder -schlämme auf der Metallbasisplatte 124 plaziert.
  • Als nächstes wird Bondpaste oder -schlämme wie zuvor mit Bezug auf 4 und/oder den Halbleiterchip 136 beschrieben und dargestellt auf unmaskierte Teile der Cu-Schicht 132 aufgebracht. Der Halbleiterchip 136 wird dann auf der Bondpaste oder -schlämme auf dem metallisierten Keramiksubstrat 130 plaziert. Das Gehäuse 202 wird über dem Halbleiterchip 136 und dem metallisierten Keramiksubstrat 130 plaziert und mit der Dichtung 204 an der Metallbasisplatte 124 versiegelt. Das Werkzeug 200 erwärmt die Bondpaste oder -schlämme, und die Druckachse 214 wendet wie durch den Pfeil 216 angegeben Druck auf das weiche Pad 212 an. Das weiche Pad 212 verteilt die Kraft aus der Druckachse 214 gleichmäßig. Das weiche Pad 212 zwingt den Stempel 210 auf den Halbleiterchip 136, um die gesinterte Verbindung 134, die den Halbleiterchip 136 mit der Cu-Schicht 132 verbindet, und die gesinterte Verbindung 126, die die Cu-Schicht 128 mit der Metallbasisplatte 124 verbindet, zu bilden.
  • Bei einer Ausgestaltung umfaßt die Bondpaste oder -schlämme Ag, Au, Cu oder ein anderes geeignetes Material. Abhängig von der Teilchengröße des Materials in der Bondpaste oder -schlämme erwärmt das Werkzeug 200 die Bondpaste oder -schlämme auf eine Temperatur in dem Bereich von 100°C–500°C, wie etwa 200°C–400°C, und wendet durch die Druckachse 214 einen Druck bis zu 40 MPa auf den Halbleiterchip 136 an, um die gesinterte Verbindung 134 und die gesinterte Verbindung 126 zu bilden. Bei einer Ausgestaltung erwärmt das Werkzeug 200 für Ag-Teilchen mit einem Durchmesser zwischen 1 μm–15 μm die Bondpaste oder -schlämme auf eine Temperatur in dem Bereich von 200°C–250°C und wendet einen Druck zwischen 20 MPa–40 MPa an, um die gesinterte Verbindung 134 und die gesinterte Verbindung 126 zu bilden.
  • Ausgestaltungen stellen eine Niedertemperaturverbindung von Cu-Substraten oder Cu-Schichten mit Halbleiterchips, Metallbasisplatten oder anderen geeigneten Komponenten bereit. Die Oberfläche des Cu wird während des Sinterns vor Oxidation geschützt, ohne Edelmetallschichten über dem Cu zu verwenden. Auf diese Weise werden die verbundenen Komponenten mit niedrigeren Kosten als typische niedertemperaturverbundene Komponenten produziert und sind für Hochtemperaturanwendungen bis zu 200°C und darüber geeignet.
  • Obwohl sich die dargestellten Ausgestaltungen im we sentlichen auf Leistungselektronikmodule konzentriert haben, gelten die Ausgestaltungen für eine beliebige Schaltung, bei der eine Niedertemperaturverbindung von Komponenten mit Cu erwünscht ist.
  • Obwohl hier spezifische Ausgestaltungen dargestellt und beschrieben wurden, ist für Durchschnittsfachleute erkennbar, daß vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausgestaltungen ersetzen können. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausgestaltungen einschließen.

Claims (25)

  1. Modul, umfassend: ein Substrat mit einer ersten Kupferoberfläche; einen Halbleiterchip (106); und eine erste gesinterte Verbindung (104), die den Halbleiterchip (106) direkt mit der ersten Kupferoberfläche bondet.
  2. Modul nach Anspruch 1, bei dem die erste gesinterte Verbindung (104) eines von Ag, Au und Cu umfaßt.
  3. Modul nach Anspruch 1 oder 2, bei dem das Substrat ein Systemträgersubstrat (engl.: Leadframe) (102) umfaßt.
  4. Modul nach Anspruch 1 oder 2, bei dem das Substrat eine Keramikschicht (130) und eine zweite Kupferoberfläche umfaßt, und bei dem die erste Kupferoberfläche durch eine mit einer ersten Seite der Keramikschicht (130) gebondete erste Kupferschicht (132) und die zweite Kupferoberfläche durch eine mit einer zweiten Seite der Keramikschicht gebondete zweite Kupferschicht (128) bereitgestellt wird.
  5. Modul nach Anspruch 4, ferner umfassend: eine Basisplatte (124); und eine zweite gesinterte Verbindung (126), die die Basisplatte (124) direkt mit der zweiten Kupferoberfläche bondet.
  6. Modul nach Anspruch 1, das als Leistungselektronikmodul (100) ausgebildet ist.
  7. Verfahren zum Herstellen eines Moduls (100) mit den folgenden Schritten: Bereitstellen eines Substrats, das eine Kupferoberfläche aufweist; Maskieren eines Teils der Kupferoberfläche mit einer Maske (162); Aufbringen einer Bondpaste (166) auf einen unmaskierten Teil (164) der Kupferoberfläche; Aufbringen eines Halbleiterchips (106) auf die Bondpaste (166); und Herstellen einer Verbindung zwischen dem Halbleiterchip (106) und der Kupferoberfläche durch Sintern der Bondpaste (166).
  8. Verfahren nach Anspruch 7, bei dem die aufgebrachte Bondpaste (166) eines von Ag, Au und Cu umfaßt.
  9. Verfahren nach Anspruch 7 oder 8, bei dem die aufgebrachte Bondpaste (166) Teilchen mit einer Korngröße von weniger als 500 nm umfaßt.
  10. Verfahren nach einem der Ansprüche 7 bis 9, bei dem die aufgebrachte Bondpaste (166) Teilchen mit einer Korngröße in einem Bereich von 1 nm bis 20 μm umfaßt.
  11. Verfahren nach einem der Ansprüche 7 bis 10, bei dem die aufgebrachte Bondpaste (166) bei Raumtemperatur eine klebrige Oberfläche aufweist.
  12. Verfahren nach einem der Ansprüche 7 bis 11, bei dem die aufgebrachte Bondpaste (166) organische Komponenten enthält, die sich in einem Temperaturbereich zwischen 50°C bis 200°C ohne Reste und ohne oxidierende Wirkung zersetzen.
  13. Verfahren nach einem der Ansprüche 7 bis 12, bei dem die aufgebrachte Bondpaste (166) organische Komponenten enthält, die sich zersetzten, ohne die Kupferoberfläche zu passivieren.
  14. Verfahren nach einem der Ansprüche 7 bis 13, bei dem die aufgebrachte Bondpaste (166) ein Harz oder eine organische Säure enthält.
  15. Verfahren nach einem der Ansprüche 7 bis 14, ferner umfassend: Entfernen der Maske (162) nach dem Aufbringen der Bondpaste (166); und Aufbringen einer Schutzschicht auf freigelegte Teile (164) der Kupferoberfläche.
  16. Verfahren nach Anspruch 15, bei dem die aufgebrachte Schutzschicht als klebrige Folie oder als organische Schutzschicht ausgebildet ist.
  17. Verfahren nach einem der Ansprüche 7 bis 16, bei dem das Sintern bei einer Temperatur in einem Bereich von 100°C–450°C und bei einem Druck bis zu 40 MPa erfolgt.
  18. Verfahren zum Herstellen eines Moduls (100), mit den folgenden Schritten: Bereitstellen eines Substrats mit einer Kupferoberfläche; Aufbringen einer Bondpaste (166) auf einen Teil (164) der Kupferoberfläche; Aufbringen eines Halbleiterchips (106) auf die Bondpaste (166); und Sintern der Bondpaste (166) in einer nichtoxidierenden Atmosphäre, um den Halbleiterchip (106) mit der Kupferoberfläche zu verbinden.
  19. Verfahren nach Anspruch 18, bei dem das Sintern ein Sintern in einer Inertgasatmosphäre oder einer reduzierenden Atmosphäre umfaßt.
  20. Verfahren nach Anspruch 18 oder 19, bei dem die aufgebrachte Bondpaste (166) eines von Ag, Au und Cu umfaßt.
  21. Verfahren nach einem der Ansprüche 18 bis 20, bei dem das bereitgestellte Substrats als Systemträgersubstrat (102) ausgebildet ist.
  22. Verfahren nach einem der Ansprüche 18 bis 21, bei dem das bereitgestellte Substrat als mit einer Kupferschicht gebondetes Keramiksubstrat (130) ausgebildet ist.
  23. Werkzeug, umfassend: ein luftdichtes Gehäuse (202), das dafür ausgelegt ist, eine Probe beim Schließen abzudichten, wobei die Probe einen Halbleiterchip (106) und eine Kupferoberfläche umfaßt; einen Gaseinlaß oder -auslaß (206), der dafür ausgelegt ist, eine nichtoxidierende Atmosphäre in das Gehäuse (202) einzuführen; und einen Stempel (210), der dafür ausgelegt ist, eine gesinterte Verbindung (104, 126) zu bilden, die den Halbleiterchip (106) direkt mit der Kupferoberfläche bondet.
  24. Werkzeug nach Anspruch 23, bei dem die nichtoxidierende Atmosphäre eine reduzierende Atmosphäre oder eine Inertgasatmosphäre umfaßt; oder bei dem die nichtoxidierende Atmosphäre als reduzierende Atmosphäre oder als Inertgasatmosphäre ausgebildet ist.
  25. Werkzeug nach Anspruch 23 oder 24, bei dem das Werkzeug dafür ausgelegt ist, die Probe auf eine Temperatur in einem Bereich von 100°C–450°C zu bringen und auf sie einen Druck von bis zu 40 MPa auszuüben.
DE102009000587.0A 2008-02-14 2009-02-03 Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche Active DE102009000587B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/031,377 2008-02-14
US12/031,377 US8253233B2 (en) 2008-02-14 2008-02-14 Module including a sintered joint bonding a semiconductor chip to a copper surface

Publications (2)

Publication Number Publication Date
DE102009000587A1 true DE102009000587A1 (de) 2009-09-17
DE102009000587B4 DE102009000587B4 (de) 2015-08-27

Family

ID=40953220

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009000587.0A Active DE102009000587B4 (de) 2008-02-14 2009-02-03 Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche

Country Status (3)

Country Link
US (2) US8253233B2 (de)
CN (2) CN101510537A (de)
DE (1) DE102009000587B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2390914A1 (de) * 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Anordnung zweier Verbindungspartner mit einer Niedertemperatur-Drucksinterverbindung und Herstellungsverfahren hierzu
DE102012215656A1 (de) * 2012-09-04 2014-03-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102013200868A1 (de) * 2013-01-21 2014-08-07 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102013204883A1 (de) 2013-03-20 2014-09-25 Robert Bosch Gmbh Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul
DE102015120154A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Substrat und einem Leistungshalbleiterbauelement

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763970B2 (en) * 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
US8377797B1 (en) * 2009-07-28 2013-02-19 Science Research Laboratory, Inc. Method for bonding of semiconductor component to a substrate
KR20130129965A (ko) 2010-11-03 2013-11-29 프라이즈 메탈스, 인코포레이티드 소결 재료 및 이를 이용한 부착 방법
US8999758B2 (en) 2011-08-12 2015-04-07 Infineon Technologies Ag Fixing semiconductor die in dry and pressure supported assembly processes
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
KR20130047362A (ko) * 2011-10-31 2013-05-08 삼성전기주식회사 전력 모듈 패키지
DE102012200034A1 (de) * 2012-01-03 2013-07-04 Robert Bosch Gmbh Verfahren zur Herstellung eines Verbundkörpers mit gesinterter Fügeschicht und Sintervorrichtung zur Herstellung eines derartigen Verbundkörpers
US8835299B2 (en) * 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
WO2014046058A1 (ja) 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
CN103887246A (zh) * 2012-12-20 2014-06-25 浙江大学 具有新型接合层的电力电子模块散热结构
CN103887254A (zh) * 2012-12-20 2014-06-25 浙江大学 含有导热颗粒填充物的功率器件模块
DE102014106763B4 (de) * 2014-05-14 2018-08-09 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls
DE102014009716A1 (de) * 2014-05-31 2015-12-03 GM Global Technology Operations LLC (n. d. Ges. d. Staates Delaware) Verfahren zum Behandeln von Blech
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
US10340154B2 (en) 2015-10-02 2019-07-02 Mitsui Mining & Smelting Co., Ltd. Bonding junction structure
JP6621714B2 (ja) * 2016-07-01 2019-12-18 三菱電機株式会社 半導体装置
DE102017113871A1 (de) * 2017-06-22 2018-12-27 Doduco Solutions Gmbh Bondsubstrat sowie Verfahren zum Schützen von zum Drahtbonden vorgesehenen Oberflächen
CN108155095A (zh) * 2017-12-20 2018-06-12 北京遥感设备研究所 一种GaN功率放大芯片高热导率烧结方法
DE102019129675A1 (de) * 2018-12-11 2020-06-18 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
CN113594053A (zh) * 2021-06-24 2021-11-02 深圳基本半导体有限公司 一种全金属烧结功率模块互连工艺
JPWO2023017680A1 (de) 2021-08-12 2023-02-16

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
IN168174B (de) 1986-04-22 1991-02-16 Siemens Ag
US4853252A (en) * 1986-12-17 1989-08-01 Siemens Aktiengesellschaft Method and coating material for applying electrically conductive printed patterns to insulating substrates
KR910009894B1 (ko) * 1987-03-26 1991-12-03 도도 기끼 가부시끼가이샤 세라믹스 제품 및 그 제조방법
EP0330895B1 (de) 1988-03-03 1994-12-14 Siemens Aktiengesellschaft Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
US6103392A (en) * 1994-12-22 2000-08-15 Osram Sylvania Inc. Tungsten-copper composite powder
US5675181A (en) * 1995-01-19 1997-10-07 Fuji Electric Co., Ltd. Zirconia-added alumina substrate with direct bonding of copper
JP3127754B2 (ja) * 1995-01-19 2001-01-29 富士電機株式会社 半導体装置
JP3176815B2 (ja) * 1995-01-19 2001-06-18 富士電機株式会社 半導体装置用基板
AT404207B (de) * 1996-02-16 1998-09-25 Mikroelektronik Ges M B H Ab Verfahren zum herstellen elektrischer schaltkreise
US6124635A (en) * 1997-03-21 2000-09-26 Honda Giken Kogyo Kabushiki Kaisha Functionally gradient integrated metal-ceramic member and semiconductor circuit substrate application thereof
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
EP1339073B1 (de) * 2000-10-25 2011-09-21 Harima Chemicals, Inc. Elektroleitfähige metallpaste und verfahren zu ihrer herstellung
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
JP2003297834A (ja) 2002-03-29 2003-10-17 Toshiba Corp 半導体装置の製造方法
JPWO2004005216A1 (ja) * 2002-07-09 2005-11-04 宮原　健一郎 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
CN100337782C (zh) * 2002-09-18 2007-09-19 株式会社荏原制作所 接合材料
CN1300381C (zh) * 2003-06-16 2007-02-14 昆明理工恒达科技有限公司 导电用复合铜粉及复合铜导体浆料的制备方法
WO2005079353A2 (en) 2004-02-18 2005-09-01 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
JP4207896B2 (ja) * 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
JP2006202586A (ja) 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP4770533B2 (ja) 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
CN100567751C (zh) * 2006-05-25 2009-12-09 孙承玉 薄壁双金属自润滑轴承的制造方法
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
CN100503851C (zh) * 2007-05-18 2009-06-24 西安建筑科技大学 钨铜或钨银复合材料的制备工艺
CN101118946B (zh) * 2007-07-16 2011-03-16 中国科学院上海硅酸盐研究所 一种钡锌锑基p型热电材料及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2390914A1 (de) * 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Anordnung zweier Verbindungspartner mit einer Niedertemperatur-Drucksinterverbindung und Herstellungsverfahren hierzu
DE102010021765A1 (de) * 2010-05-27 2011-12-01 Semikron Elektronik Gmbh & Co. Kg Anordnung zweier Verbindungspartner mit einer Niedertemperatur Druckinterverbindung Herstellungsverfahren hierzu
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102012215656A1 (de) * 2012-09-04 2014-03-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012215656B4 (de) * 2012-09-04 2015-05-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102013200868A1 (de) * 2013-01-21 2014-08-07 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102013200868B4 (de) * 2013-01-21 2016-05-12 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102013204883A1 (de) 2013-03-20 2014-09-25 Robert Bosch Gmbh Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul
DE102015120154A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Substrat und einem Leistungshalbleiterbauelement
DE102015120154B4 (de) 2015-11-20 2023-02-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Substrat und einem Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
US8253233B2 (en) 2012-08-28
DE102009000587B4 (de) 2015-08-27
CN101510537A (zh) 2009-08-19
CN103956350A (zh) 2014-07-30
US20090206456A1 (en) 2009-08-20
US20120312864A1 (en) 2012-12-13
US8415207B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
DE112011105178B4 (de) Halbleitervorrichtung
DE112011103926B4 (de) Halbleitervorrichtung
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014102006B4 (de) Halbleitermodul
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102016218968A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102016104844A1 (de) Verfahren zur Herstellung eines Chipverbunds
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
WO2013185839A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102013108148A1 (de) Elektrische Vorrichtungspackung mit einem Laminat und Verfahren zur Herstellung einer elektrischen Vorrichtungspackung mit einem Laminat
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0021600000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0021600000

Effective date: 20150429

R020 Patent grant now final
R082 Change of representative