DE102008056206A1 - Halbleitervorrichtung und Verfahren zu deren Fertigung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Fertigung Download PDF

Info

Publication number
DE102008056206A1
DE102008056206A1 DE102008056206A DE102008056206A DE102008056206A1 DE 102008056206 A1 DE102008056206 A1 DE 102008056206A1 DE 102008056206 A DE102008056206 A DE 102008056206A DE 102008056206 A DE102008056206 A DE 102008056206A DE 102008056206 A1 DE102008056206 A1 DE 102008056206A1
Authority
DE
Germany
Prior art keywords
electrode
double
semiconductor substrate
parts
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008056206A
Other languages
English (en)
Inventor
Nozomu Kariya Akagi
Hitoshi Kariya Yamaguchi
Tetsuo Kariya Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008244841A external-priority patent/JP4678547B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008056206A1 publication Critical patent/DE102008056206A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die ein Halbleitersubstrat (10) mit einer ersten Oberfläche (10a) und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche (10b) aufweist. Die Halbleitervorrichtung weist ferner mehrere doppelseitige Elektrodenelemente (50, 50a, 50b) auf, die jeweils ein Elektrodenpaar (18a, 18b, 21, 21a, 21b) aufweisen, das auf der ersten und der zweiten Oberfläche (10a, 10b) des Halbleitersubstrats (10) angeordnet ist. Zwischen der ersten und der zweiten Elektrode (18a, 18b, 21, 21a, 21b) fließt ein Strom. Jedes doppelseitige Elektrodenelement (50, 50a, 50b) weist einen im Halbleitersubstrat (10) angeordneten p-n-Säulenbereich (13) auf. Die Halbleitervorrichtung weist ferner einen Isoliergraben (30) auf, der jedes der mehreren doppelseitigen Elektrodenelemente (50, 50a, 50b) umgibt und die mehreren doppelseitigen Elektrodenelemente (50, 50a, 50b) voneinander isoliert und trennt.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die eine Mehrzahl von doppelseitigen Elektrodenelementen aufweist, die in einem einzigen Halbleitersubstrat gebildet sind, und ferner ein Verfahren zur Fertigung der Vorrichtung.
  • Es sind Halbleitervorrichtungen bekannt, die ein doppelseitiges Elektrodenelement aufweisen (z. B. ein vertikales MOS-Transistorelement), das ein auf einer Vorderseite und einer Rückseite eines Halbleitersubstrats gebildetes Elektrodenpaar aufweist und derart aufgebaut ist, dass ein Strom zwischen dem Elektrodenpaar fließt. Es ist bekannt, dass eine Super-Junction-(SJ)-Struktur solch ein doppelseitiges Elektrodenelement bezüglich der Durchbruchspannung und des Durchlasswiderstandes verbessern kann. Die Super-Junction-Struktur weist beispielsweise einen p-n-Säulenbereich auf, der als Driftbereich dient. Der p-n-Säulenbereich weist eine Mehrzahl von n-leitenden Halbleiterteilen und eine Mehrzahl von p-leitenden Halbleiterteilen auf, die abwechselnd und benachbart zueinander angeordnet sind.
  • Die JP-A-2007-13003 offenbart eine Halbleitervorrichtung, die mehrere doppelseitige Elektrodenelementen aufweist, die in einem Halbleitersubstrat mit einem p-n-Säulenbereich angeordnet sind. Die obige Halbleitervorrichtung weist ein n-Kanal-MOS-Transistorelement mit n-leitenden Halbleiterteilen für einen Driftbereich und ein p-Kanal-MOS-Transistorelement mit p-leitenden Halbleiterteilen für einen Driftbereich auf. Das n-Kanal-MOS-Transistorelement und das p-Kanal-MOS-Transistorelement sind in demselben Halbleitersubstrat angeordnet.
  • Bei der in der JP-A-2007-13003 offenbarten Halbleitervorrichtung werden benachbarte Elemente durch eine p-n-Übergangstrennung voneinander isoliert und getrennt (siehe 2 und 14 in der JP-A-2007-13003 ). Die Erfindern haben jedoch herausgefunden, dass mit einer Verbesserung der Durchbruchspannung eines doppelseitigen Elektrodenelements die folgenden Schwierigkeiten verbunden sind. Aufgrund der p-n- Übergangstrennung ist es schwierig, eine Fläche oder eine Breite eines Elementetrennbereichs zu verringern. Folglich ist es mit Schwierigkeiten verbunden, solche eine Halbleitervorrichtung in ihrer Größe zu verringern und die mit der Fertigung der Halbleitervorrichtung verbundenen Kosten zu reduzieren.
  • Ferner dient ein Teil des p-n-Säulenbereichs als Elementetrennbereich der p-n-Übergangstrennung. Folglich kann es dann, wenn ein Störsignal (z. B. Rauschen oder eine Überspannung) angelegt wird, passieren, dass ein Ladungsausgleich im p-n-Säulenbereich fehlerhaft wird, d. h., dass es in einer p-n-p-n-Struktur zu einem Latch-Up kommt. Durch den Störeffekt kann es um eine Source-Elektrode herum zu einem Kurzschluss kommen.
  • Es ist angesichts der obigen und weiterer Schwierigkeiten Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die aufweist: ein Halbleitersubstrat, das eine erste Oberfläche, eine der ersten Oberfläche gegenüberliegende zweite Oberfläche und eine Mehrzahl von Elementebildungsbereichen aufweist; einen Isoliergraben, der jeden der Mehrzahl von Elementebildungsbereichen umgibt und die Mehrzahl von Elementebildungsbereichen voneinander isoliert und trennt; und eine Mehrzahl von Elementen, die entsprechend in der Mehrzahl von Elementebildungsbereichen angeordnet sind. Die Mehrzahl von Elementen weist wenigstens zwei doppelseitige Elektrodenelemente auf, von denen jedes aufweist: eine erste Elektrode, die auf der ersten Oberfläche oder auf der zweiten Oberfläche des Halbleitersubstrats angeordnet ist; eine zweite Elektrode, die auf der anderen Oberfläche der ersten und der zweiten Oberfläche des Halbleitersubstrats angeordnet ist, wobei das doppelseitige Elektrodenelement dazu ausgelegt ist, dass ein Strom zwischen der ersten Elektrode und der zweiten Elektrode fließt; einen p-n-Säulenbereich, der in dem Halbleitersubstrat angeordnet ist und eine Mehrzahl von p-leitenden Halbleiterteilen und eine Mehrzahl von n-leitenden Halbleiterteilen aufweist, wobei die Mehrzahl von p-leitenden Halbleiterteilen und die Mehrzahl von n-leitenden Halbleiterteilen in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleiter substrats verläuft, abwechselnd und benachbart zueinander angeordnet sind; und einen Driftbereich, der durch die Mehrzahl von p-leitenden Halbleiterteilen oder die Mehrzahl von n-leitenden Halbleiterteilen des p-n-Säulenbereichs (13) bereitgestellt wird.
  • Gemäß der obigen Halbleitervorrichtung kann die Halbleitervorrichtung in ihrer Größe verringert werden, da der Isoliergraben als Elementetrennbereich dienen kann. Ferner kann das Auftreten eines Kurzschlusses aufgrund eines Störeffekts eingeschränkt werden, da der Isoliergraben als Elementetrennbereich dienen kann.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung wird ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitgestellt, welches die folgenden Schritte aufweist: Vorbereiten eines Halbleitersubstrats, das eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, wobei das Halbleitersubstrat einen p-n-Säulenbereich aufweist, der p-n-Säulenbereich eine Mehrzahl von p-leitenden Halbleiterteilen und eine Mehrzahl von n-leitenden Halbleiterteilen aufweist und die Mehrzahl von p-leitenden Halbleiterteilen und die Mehrzahl von n-leitenden Halbleiterteilen in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats verläuft, abwechselnd und benachbart zueinander angeordnet sind; Bilden eines Isoliergrabens von einer Seite der ersten Oberfläche des Halbleitersubstrats in dem Halbleitersubstrat, so dass der Isoliergraben ein offenes Ende auf der Seite der ersten Oberfläche und einen Boden in dem Halbleitersubstrat aufweist, wobei der Isoliergraben eine Mehrzahl von Elementebildungsbereichen definiert, die Mehrzahl von Elementebildungsbereichen voneinander isoliert und trennt und derart gebildet wird, dass jeder Elementebildungsbereich die mehreren p-leitenden Halbleiterteile und die mehreren n-leitenden Halbleiterteile aufweist; Bilden von Teilen eines doppelseitigen Elektrodenelements auf der Seite der ersten Oberfläche jedes Elementebildungsbereichs des Halbleitersubstrats, wobei die Teile des doppelseitigen Elektrodenelements eine erste Elektrode aufweisen; Dünnermachen des Halbleitersubstrats durch eine Entfernung eines Abschnitts der zweiten Oberfläche des Halbleitersubstrats, auf das Bilden des Isoliergrabens und das Bilden der Teile des doppelseitigen Elektrodenelements auf der Seite der ersten Oberfläche folgend, so dass der Isoliergraben von einer Seite der zweiten Oberfläche des Halbleitersubstrats freigelegt ist; und Bilden weiterer Teile des doppelseitigen Elektrodenelements auf der Seite der zweiten Oberfläche jedes Elemen tebildungsbereichs, auf das Dünnermachen des Halbleitersubstrats folgend, wobei die weiteren Teile eine der ersten Elektrode gegenüberliegende zweite Elektrode aufweisen und das doppelseitige Elektrodenelement derart gebildet wird, dass zwischen der ersten Elektrode und der zweiten Elektrode ein Strom fließt.
  • Gemäß dem obigen Verfahren ist es möglich, eine Halbleitervorrichtung geringer Größe bereitzustellen, da der Isoliergraben als Elementetrennbereich dienen kann. Ferner kann eine Halbleitervorrichtung bereitgestellt werden, die das Auftreten eines Kurzschlusses aufgrund eines Störeffekts einschränken kann, da der Isoliergraben als Elementetrennbereich dienen kann.
  • Gemäß einer dritten Ausgestaltung der vorliegenden Erfindung wird ein Verfahren zur Fertigung eine Halbleitervorrichtung bereitgestellt, welches die folgenden Schritte aufweist: Vorbereiten eines Halbleitersubstrats, das eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, wobei das Halbleitersubstrat ferner einen p-n-Säulenbereich aufweist, der p-n-Säulenbereich eine Mehrzahl von p-leitenden Halbleiterteilen und eine Mehrzahl von n-leitenden Halbleiterteilen aufweist, die Mehrzahl von p-leitenden Halbleiterteilen und die Mehrzahl von n-leitenden Halbleiterteilen in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats verläuft, abwechselnd und benachbart zueinander angeordnet sind und das Halbleitersubstrat eine Mehrzahl von Elementebildungsbereichen aufweist; Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Seite der ersten Oberfläche jedes Elementebildungsbereichs des Halbleitersubstrats, wobei die Teile des doppelseitigen Elektrodenelements eine erste Elektrode aufweisen; Bilden eines Isolierfilms auf der Seite der ersten Oberfläche des Halbleitersubstrats; Bilden eines Isoliergrabens von einer Seite der zweiten Oberfläche des Halbleitersubstrats aus, auf das Bilden der Teile des doppelseitigen Elektrodenelements auf der Seite der ersten Oberfläche und das Bilden des Isolierfilms auf der Seite der ersten Oberfläche folgend, so dass der Isoliergraben den Isolierfilm auf der Seite der ersten Oberfläche erreicht, wobei der Isoliergraben die Mehrzahl von Elementebildungsbereichen voneinander isoliert und trennt, jeden der Mehrzahl von Elementebildungsbereichen umgibt und derart gebildet wird, dass jeder Elementebildungsbereich die Mehrzahl von p-leitenden Halbleiterteilen und die Mehrzahl von n-leitenden Halbleiterteilen aufweist; und Bilden weite rer Teile des doppelseitigen Elektrodenelements auf der Seite der zweiten Oberfläche jedes Elementebildungsbereichs des Halbleitersubstrats, auf das Bilden der Teile des doppelseitigen Elektrodenelements auf der Seite der ersten Oberfläche folgend, wobei die weiteren Teile eine der ersten Elektrode gegenüberliegende zweite Elektrode aufweisen und das doppelseitige Elektrodenelement derart gebildet wird, dass zwischen der ersten Elektrode und der zweiten Elektrode ein Strom fließt.
  • Gemäß dem obigen Verfahren ist es möglich, eine Halbleitervorrichtung geringer Größe bereitzustellen, da der Isoliergraben als Elementetrennbereich dienen kann. Ferner kann eine Halbleitervorrichtung bereitgestellt werden, die das Auftreten eines Kurzschlusses aufgrund eines Störeffekts einschränken kann, da der Isoliergraben als Elementetrennbereich dienen kann.
  • Die obigen und weitere Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 eine Querschnittsansicht entlang der Linie II-II in der 1;
  • 3 einen Schaltplan eines Synchrongleichrichtungsschaltkreises mit einer Halbleitervorrichtung;
  • 4 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden eines Isoliergrabens und von Prozessen, die vor dem Bilden des Isoliergrabens ausgeführt werden;
  • 5 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Stirnflächenseite;
  • 6 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Dünnermachen eines Halbleitersubstrats;
  • 7 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Rückflächenseite;
  • 8 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Modifikation der ersten Ausführungsform;
  • 9 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Modifikation der ersten Ausführungsform,
  • 10A eine Abbildung einer Gate-Elektroden-Anordnung bezüglich eines p-n-Säulenbereichs gemäß der ersten Ausführungsform;
  • 10B eine Abbildung einer weiteren Gate-Elektroden-Anordnung bezüglich des p-n-Säulenbereichs gemäß der ersten Ausführungsform;
  • 11 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Stirnflächenseite eines Halbleitersubstrats und von Prozessen, die vor dem Bilden der Teile ausgeführt werden, gemäß einer zweiten Ausführungsform;
  • 12 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden eines Isoliergrabens;
  • 13 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Rückflächenseite eines Halbleitersubstrats;
  • 14 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 15 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform;
  • 16 ein Diagramm zur Veranschaulichung eines Verhältnisses zwischen dem Drain-Strom Id und der Drain-Source-Spannung Vds;
  • 17A eine Abbildung zur Veranschaulichung einer Potentialverteilung für den Fall eines Durchbruchs einer Halbleitervorrichtung gemäß der vierten Ausführungsform,
  • 17B eine Abbildung zur Veranschaulichung einer Potentialverteilung für den Fall eines Durchbruchs einer Halbleitervorrichtung gemäß einem ersten Vergleichsbeispiel;
  • 17C eine Abbildung zur Veranschaulichung einer Potentialverteilung einer Halbleitervorrichtung für den Fall eines Durchbruchs gemäß einem zweiten Vergleichsbeispiel;
  • 18 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden eines Isolierfilms auf einer Grabenwand;
  • 19 eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Füllen des Grabens mit einem Leiter;
  • 20 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Modifikation der vierten Ausführungsform;
  • 21 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform;
  • 22A und 22B Draufsichten von Halbleitervorrichtungen gemäß der fünften Ausführungsform;
  • 23 eine Draufsicht einer Halbleitervorrichtung gemäß einer Modifikation der fünften Ausführungsform;
  • 24 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem ersten Beispiel der modifizierten Ausführungsformen;
  • 25 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zweiten Beispiel der modifizierten Ausführungsformen; und
  • 26 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem dritten Beispiel der modifizierten Ausführungsformen.
  • Nachstehend werden die beispielhaften Ausführungsformen unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Hierbei sind gleich oder äquivalente Teile mit den gleichen Bezugszeichen versehen.
  • (Erste Ausführungsform)
  • Nachstehend wird eine erste Ausführungsform der vorliegenden Erfindung beschrieben. 1 zeigt schematisch eine Draufsicht eines Aufbaus einer Halbleitervorrichtung gemäß der ersten Ausführungsform. Der Einfachheit halber sind in der 1 einige Teile eines Elements, eines Zwischenschichtisolierfilms, eines Schutzfilms und dergleichen, die in und auf einem Halbleitersubstrat gebildet sind, nicht gezeigt. 2 zeigt eine Querschnittsansicht entlang der Linie II-II in der 1. Der Einfachheit halber sind der Zwischenschichtisolierfilm, der Schutzfilm und dergleichen in der 2 nicht gezeigt.
  • Ein Isoliergraben 30 ist, wie in 1 und 2 gezeigt, in einem Halbleitersubstrat 10 gebildet. Der Isoliergraben 30 teilt einen Elementebildungsbereich 11 und einen Elementebildungsbereich 12. Ein doppelseitiges Elektrodenelement 50 ist als Element in jedem der Elementebildungsbereiche 11, 12 gebildet. Das doppelseitige Elektrodenelement 50 entspricht hierbei im weiteren Sinne einem aktiven Element, das ein Elektrodenpaar aufweist, das auf einer Stirnfläche 10a und einer Rückfläche 10b des Halblei tersubstrats 10 angeordnet und dazu ausgelegt ist, dass ein Strom zwischen dem Elektrodenpaar fließt. Das doppelseitige Elektrodenelement 50 entspricht im genaueren Sinne einem aktiven Element, das einen Driftbereich in einer p-n-Säulenschicht 13 aufweist, worauf nachstehend noch näher eingegangen wird. Das doppelseitige Elektrodenelement 50 entspricht beispielsweise einem vertikalen Transistorelement. Bei der vorliegenden Ausführungsform wird ein vertikales MOS-Transistorelement als Beispiel für das doppelseitige Elektrodenelement 50 verwendet.
  • Das Halbleitersubstrat 10 weist, wie in 2 gezeigt, einen p-n-Säulenbereich 13 in einem Bereich auf, in welchem das doppelseitige Elektrodenelement 50 gebildet ist. Der p-n-Säulenbereich 13 weist eine Mehrzahl von p-leitenden Halbleiterteilen 14 und eine Mehrzahl von n-leitenden Halbleiterteilen 15 auf. Die Mehrzahl von p-leitenden Halbleiterteilen 14 und die Mehrzahl von n-leitenden Halbleiterteilen 15 sind in einer Richtung, die im Wesentlichen senkrecht zu einer Dickenrichtung des Halbleitersubstrats 10 verläuft, abwechselnd und benachbart zueinander angeordnet. Die Richtung, die im Wesentlichen senkrecht zur Dickenrichtung des Halbleitersubstrats 10 verläuft, wird nachstehend auch als laterale Richtung bezeichnet. Der p-n-Säulenbereich 13 kann gebildet werden, indem ein Grabenfüllverfahren auf ein Substrat angewandt wird, das aus einem n-leitenden, wie beispielsweise n-leitenden, einkristallinen Bulk-Silicium aufgebaut ist, so dass die Mehrzahl von p-leitenden und n-leitenden Halbleiterteilen 14, 15 in einem Streifenmuster angeordnet ist. Alternativ können die p-leitenden Halbleiterteile 14 und die n-leitenden Halbleiterteile 15 einen anderen Aufbau aufweisen, wenn dieser Aufbau die folgenden Bedingungen erfüllt: Die p- oder n-leitenden Halbleiterteile 14, 15 dienen als Driftbereich, wenn sich das doppelseitige Elektrodenelement 50 in einem Ein-Zustand bzw. Durchlasszustand befindet; eine Sperrschicht erstreckt sich von jedem p-n-Übergang des p-n-Säulenbereichs 13 in lateraler Richtung, um den p-n-Säulenbereich 13 vollständig zu verarmen, wenn sich das doppelseitige Elektrodenelement 50 in einem Aus-Zustand bzw. Sperrzustand befindet; und eine gewünschte Durchbruchspannung wird gewährleistet.
  • Der p-n-Säulenbereich 13 in einem Elementebildungsbereich 11 wird durch den im Halbleitersubstrat 10 gebildeten Isoliergraben 30 von dem in einem anderen Elementebildungsbereich 12 gebildeten p-n-Säulenbereich 13 getrennt oder beabstandet ange ordnet. Jeder der Elementebildungsbereiche 11, 12 weist jeweils den p-n-Säulenbereich 13 auf, der als Driftbereich des doppelseitigen Elektrodenelements 50 (d. h. 50a, 50b) für den entsprechenden Elementebildungsbereich 11, 12 dient.
  • In dem Elementebildungsbereich 11 ist ein Basis-Bereich 16a derart gebildet, dass er auf einer Seite der Stirnfläche 10a des Halbleitersubstrats 10 direkt an den p-n-Säulenbereich 13 grenzt. Der Basis-Bereich 16a ist ein n-leitender Kanalbildungsbereich. Ein Source-Bereich 17a ist gezielt in einem Oberflächenabschnitt des Basis-Bereichs 16a gebildet. Der Source-Bereich 17a ist p-leitend, wie beispielsweise p+-leitend. Der Source-Bereich 17a ist elektrisch mit einer Source-Elektrode 18a verbunden. Die Source-Elektrode 18a ist die erste Elektrode des doppelseitigen Elektrodenelements 50a. Eine Gate-Elektrode 19a weist eine Grabenstruktur auf. Die Gate-Elektrode 19a ist derart aufgebaut, dass sie durch den Source-Bereich 17a und den Basis-Bereich 16a dringt. Ein Endabschnitt der Gate-Elektrode 19a ragt in den p-leitenden Halbleiterteil 14. Die Gate-Elektrode 19a weist mehrere Teile auf, die in einem Streifenmuster angeordnet sind. Die mehreren Teile, von denen jedes im Wesentlichen eine gerade Form aufweist, sind im Wesentlichen parallel zueinander angeordnet. Das Streifenmuster der Gate-Elektrode 19b verläuft im Wesentlichen parallel zu dem des p-n-Säulenbereichs 13. Die Gate-Elektrode 19a ist mit einem Gate-Isolierfilm bedeckt. Die Source-Elektrode 18a und die Gate-Elektrode 19a sind durch einen Zwischenschichtisolierfilm (nicht gezeigt) elektrisch voneinander isoliert. Ein Drain-Bereich 20a ist derart gebildet, dass er auf einer Seite der Rückfläche 10b des Halbleitersubstrats 10 direkt an den p-n-Säulenbereich 13 grenzt. Der Drain-Bereich 20a ist p-leitend, beispielsweise p+-leitend. Der Drain-Bereich 20a ist elektrisch mit der Drain-Elektrode 21 verbunden. Die Drain-Elektrode 21 ist die zweite Elektrode des doppelseitigen Elektrodenelements 50a.
  • Als eine Art des doppelseitigen Elektrodenelements 50 ist ein doppelseitiges p-Kanal-Elektrodenelement 50a in dem Elementebildungsbereich 11 des Halbleitersubstrats 10 gebildet. Das doppelseitige p-Kanal-Elektrodenelement 50a verwendet die p-leitenden Halbleiterteile 14 des p-n-Säulenbereichs 13 als Driftbereich. Genauer gesagt, in dem Elementebildungsbereich 11 ist ein vertikales p-Kanal-MOS-Transistorelement gebildet.
  • In dem Elementebildungsbereich 12 ist ein p-leitender Basis-Bereich 16b derart gebildet, dass er auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 direkt an den p-n-Säulenbereich 13 grenzt. Der Basis-Bereich 16b dient als Kanalbildungsbereich. Der Source-Bereich 17b wird gezielt in einem Oberflächenabschnitt des Basis-Bereichs 16b gebildet. Der Source-Bereich 17b ist n-leitend, wie beispielsweise n+-leitend. Der Source-Bereich 17b ist elektrisch mit der Source-Elektrode 18b verbunden. Die Source-Elektrode 18b ist die erste Elektrode des doppelseitigen Elektrodenelements 50b. Eine Gate-Elektrode 19b weist eine Grabenstruktur auf. Die Gate-Elektrode 19b ist derart gebildet, dass sie durch den Source-Bereich 17b und den Basis-Bereich 16b dringt. Ein Endabschnitt der Gate-Elektrode 19b ragt in den n-leitenden Halbleiterteil 15. Die Gate-Elektrode 19b weist mehrere Teile auf, die in einem Streifenmuster angeordnet sind. Die mehreren Teile, von denen jedes im Wesentlichen eine gerade Form aufweist, sind im Wesentlichen parallel zueinander angeordnet. Das Streifenmuster der Gate-Elektrode 19b verläuft im Wesentlichen parallel zu dem des p-n-Säulenbereichs 13. Die Gate-Elektrode 19b ist mit einem Gate-Isolierfilm bedeckt. Die Source-Elektrode 18b und die Gate-Elektrode 19b sind durch einen Zwischenschichtisolierfilm (nicht gezeigt) elektrisch voneinander isoliert. Ein Drain-Bereich 20b ist derart gebildet, dass er auf der Seite der Rückfläche 10b des Halbleitersubstrats 10 direkt an den p-n-Säulenbereich 13 grenzt. Der Drain-Bereich 20b ist n-leitend, wie beispielsweise n+-leitend. Der Drain-Bereich 20b ist elektrisch mit der Drain-Elektrode 21 verbunden. Die Drain-Elektrode 21 entspricht einem gemeinsamen Element zwischen dem Drain-Bereich 20a und dem Drain-Bereich 20b. Der obige Aufbau, welcher die gemeinsame oder gemeinsam genutzte Drain-Elektrode 21 aufweist, kann erzielt werden, wenn die Drain-Potentiale der Elemente 50a, 50b gleich sind. Bei der vorliegenden Ausführungsform ist die Drain-Elektrode 21 gleichmäßig auf der gesamten Rückfläche 10b des Halbleitersubstrats 10 angeordnet.
  • Als eine andere Art des doppelseitigen Elektrodenelements 50 ist ein doppelseitiges n-Kanal-Elektrodenelement 50b in dem Elementebildungsbereich 12 des Halbleitersubstrats 10 gebildet. Das doppelseitige n-Kanal-Elektrodenelement 50b verwendet die n-leitenden Halbleiterteile 15 des p-n-Säulenbereichs 13 als Driftbereich. Genauer gesagt, in dem Elementebildungsbereich 12 ist ein vertikales n-Kanal-MOS-Transistorelement gebildet.
  • Der Isoliergraben 30 wird, wie in den 1 und 2 gezeigt, derart gebildet, dass er jeden der Elementebildungsbereiche 11 und 12 umgibt. Der Isoliergraben 30 isoliert und trennt die Elementebildungsbereiche 11 und 12 voneinander. Bei der vorliegenden Ausführungsform ist der Isoliergraben 30 in Form eines Grabens vorgesehen, der mit einem Isolator (z. B. einem Dielektrikum) gefüllt ist. Der Isoliergraben 30 dringt von der Stirnfläche 10a zur Rückfläche 10b durch das Halbleitersubstrat 10. Ein Endabschnitt des Isoliergrabens 30 auf der Seite der Stirnfläche 10a grenzt an einen LOCOS-(Local Oxidation of Silicon)-Film 31. Ein anderer Endabschnitt des Isoliergrabens 30 auf der Seite der Rückfläche 10b grenzt an die Drain-Elektrode 21. Der obige Isoliergraben 30 umgibt einzeln jeden der Elementebildungsbereiche 11, 12 und ist zwischen den Elementebildungsbereichen 11 und 12 angeordnet.
  • Gemäß einem Beispiel der Halbleitervorrichtung 100 der vorliegenden Ausführungsform weisen die Elementebildungsbereiche 11 und 12 für das doppelseitige Elektrodenelement 50 (d. h. 50a und 50b) jeweils die p-n-Säulenbereiche 13 für die Driftbereiche der doppelseitigen Elektrodenelemente 50 (d. h. 50a und 50b) auf. Da der p-n-Säulenbereich 13 den Driftbereich auf die vorstehend beschriebene Weise bereitstellt, kann jedes der mehreren doppelseitigen Elektrodenelemente 50a, 50b, die in demselben Halbleitersubstrat 10 angeordnet sind, eine hohe Durchbruchspannung und einen geringen Durchlasswiderstand aufweisen.
  • Ferner werden die Elementebildungsbereiche 11 und 12 für das doppelseitige Elektrodenelement 50a bzw. 50b durch den Isoliergraben 30, der jeden der Elementebildungsbereiche 11, 12 umgibt, voneinander isoliert und getrennt. Da der Isoliertrenngraben 30 als Elementetrennbereich eingesetzt wird, können eine Breite des Elementetrennbereichs und eine Fläche des Elementetrennbereichs bei konstant gehaltener Durchbruchspannung verringert werden. Folglich kann die Halbleitervorrichtung 100 in ihrer Größe verringert werden. Ferner kann dann, wenn die Halbleitervorrichtung 100 in ihrer Größe konstant gehalten wird, eine Halbleitervorrichtung 100 mit einer hohen Integration bereitgestellt werden, höher als im Falle der p-n-Übergangstrennung. Ferner kann dann, wenn die Breite oder die Fläche des Elementetrennbereichs konstant gehalten wird, eine Halbleitervorrichtung 100 mit einer hohen Durchbruchspannung bereitgestellt werden. Dies liegt daran, dass eine Potentialbarriere des Isoliergrabens 30 über der der p-n-Übergangstrennung liegt.
  • Für gewöhnlich wird eine p-n-Übergangstrennung als Elementetrennbereich verwendet. Das Auftreten eines Störsignals kann dazu führen, dass der Ladungsausgleich im p-n-Säulenbereich fehlerhaft wird, das heißt, dass es einer p-n-p-n-Struktur zu einem Latch-up kommt. Aufgrund des obigen Störeffekts kann um eine Source-Elektrode 18a oder 18b herum zu einem Kurzschluss kommen. Das Störsignal ist beispielsweise eine Überspannung, Rauschen, ein Störanteil eines AC-Signals, wie beispielsweise ein dv/dt-Spannungsstoß, oder dergleichen.
  • Bei der vorliegenden Ausführungsform wird demgegenüber der Isoliergraben 30 als Elementetrennbereich verwendet. Folglich tritt der durch einen Störeffekt bedingte Kurzschluss selbst dann, wenn ein Störsignal (z. B. eine Überspannung) anliegt, mit geringerer Wahrscheinlichkeit auf als in einem Fall, in welchem die p-n-Übergangstrennung als Elementetrennbereich verwendet wird. Folglich kann die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform einen Aufbau aufweisen, welcher das durch ein Störsignal bedingte Auftreten eines Kurzschlusses einschränkt, und gleichzeitig in geringer Größe bereitgestellt werden. Der Aufbau weist die mehreren doppelseitigen Elektrodenelemente 50a, 50b mit dem p-n-Säulenbereich 13 auf.
  • Ferner weist jeder der Elementebildungsbereiche 11, 12 den p-n-Säulenbereich 13 auf. Folglich können das doppelseitige p-Kanal-Elektrodenelement 50a und das doppelseitige n-Kanal-Elektrodenelement 50b, wie vorstehend aufgezeigt, in demselben Halbleitersubstrat 10 integriert werden.
  • Ferner entsprechen die Source-Elektroden 18a, 18b der ersten Elektrode des doppelseitigen Elektrodenelements 50a bzw. 50b und sind die Source-Elektroden 18a, 18b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 angeordnet. Die Drain-Elektrode 21 entspricht der zweiten Elektrode der mehreren doppelseitigen Elektrodenelemente 50a, 50b und ist auf der Seite der Rückfläche 10b des Halbleitersubstrats 10 angeordnet. Folglich können der Aufbau und die Fertigungsprozesse der Halbleitervorrichtung 100 vereinfacht werden, wenn alle ersten Elektroden auf der Seite der Stirnfläche 10a oder auf der Seite der Rückfläche 10b angeordnet werden und die zweite Elektrode auf der anderen der beiden Seiten angeordnet wird.
  • Die obige Halbleitervorrichtung 100 kann auf einen Synchrongleichrichtungsschaltkreis, wie beispielsweise den in der 3 gezeigten Schaltkreis, angewandt werden. 3 zeigt einen beispielhaften Synchrongleichrichtungsschaltkreis, auf welchen die Halbleitervorrichtung der vorliegenden Ausführungsform angewandt wird. Der in der 3 gezeigte Schaltkreis (d. h. die Step-down-Schaltung) weist ein p-Kanal-MOS-Transistorelement auf einer Seite hohen Potentials und ein n-Kanal-MOS-Transistorelement auf einer Seite niedrigen Potentials auf. Bei dem Schaltkreis ist die Drain-Elektrode für die beiden Elemente auf das gleiche elektrische Potential gelegt. Bei dem Schaltkreis sind die MOS-Transistorelemente auf der Seite hohen und niedrigen Potentials in demselben Halbleitersubstrat 10 der Halbleitervorrichtung 100 integriert. Genauer gesagt, das vorstehend beschriebene doppelseitige p-Kanal-Elektrodenelement 50a wird als MOS-Transistor verwendet, der auf der Seite hohen Potentials (d. h. auf der positiven Seite einer Gleichstromversorgung) angeordnet ist. Der auf der Seite hohen Potentials angeordnete MOS-Transistor dient als primäres Schaltelement. Das doppelseitige n-Kanal-Elektrodenelement 50b wird als MOS-Transistor verwendet, der auf der Seite niedrigen Potentials (d. h. auf der negativen Seite der Gleichstromversorgung) angeordnet ist. Der auf der Seite niedrigen Potentials angeordnete MOS-Transistor dient als Element für eine Synchrongleichrichtung. Der Schaltkreis weist ferner eine Induktivität 111 und einen Glättungskondensator 112 auf.
  • Nachstehend wird ein beispielhaftes Verfahren zur Fertigung der Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform unter Bezugnahme auf die 4 bis 7 beschrieben. 4 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden eines Isoliergrabens und von Prozessen, die vor dem Bilden des Isoliergrabens ausgeführt werden. 5 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen des doppelseitigen Elektrodenelements, wobei die Teile auf einer Stirnflächenseite eines Halbleitersubstrats angeordnet sind. 6 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Dünnermachen des Halbleitersubstrats. 7 zeigt eine Querschnittsansicht weiterer Teile des doppelseitigen Elektrodenelements auf einer Rückflächenseite des Halbleitersubstrats.
  • Ein Halbleitersubstrat 10c (d. h. ein Wafer) mit einem p-n-Säulenbereich 13 wird vorbereitet. Das Halbleitersubstrat 10c wird erhalten, indem beispielsweise ein Grabenfüllverfahren oder ein mehrstufiges Epitaxialwachstumsverfahren angewandt wird. Bei der vorliegenden Ausführungsform wird beispielsweise ein n-leitendes, wie beispielsweise n-leitendes, einkristallines Bulk-Siliciumsubstrat vorbereitet. Es werden mehrere Gräben gebildet. Anschließend werden die Gräben mit Epitaxialschichten eines Leitfähigkeitstyps (z. B. p-leitend) gefüllt, der entgegengesetzt zum Leitfähigkeitstyp des Halbleitersubstrats 10c ist. Folglich wird, wie in 4 gezeigt, ein p-n-Säulenbereich 13 gebildet, der p-leitende Halbleiterteile 14 und n-leitende Halbleiterteile 15 aufweist, die abwechselnd und benachbart zueinander angeordnet sind.
  • Auf das Bilden des p-n-Säulenbereichs 13 folgend wird ein Graben vorbestimmter Tiefe derart durch beispielsweise anisotropes Trockenätzen von der Seite der Stirnfläche 10a aus im Halbleitersubstrat 10c gebildet, dass er die Rückfläche 10b des Halbleitersubstrats 10c nicht erreicht und, wie in 4 gezeigt, jeden der Elementebildungsbereiche 11, 12 umgibt. Der Graben wird durch thermische Oxidation, Gasphasenabscheidung oder dergleichen mit einem Isolator (z. B. einem Siliciumoxid) gefüllt, um so den Isoliergraben 30a zu bilden. Die Stirnfläche 10a des Halbleitersubstrats 10c entspricht der des Halbleitersubstrats 10, die auf eine Wafervereinzelung folgend bereitgestellt wird. Es sollte beachtet werden, dass sich der Isoliergraben 30a, wie in 4 gezeigt, in einem Zustand befindet, in welchem er das Halbleitersubstrat 10c nicht vollständig durchdringt, das heißt, der Isoliergraben 30a weist einen Boden innerhalb des Halbleitersubstrats 10c auf und durchdringt das Halbleitersubstrat 10c nicht vollständig. Bei der vorliegenden Ausführungsform ist die Tiefe des Isoliergrabens 30a im Wesentlichen gleich der des p-n-Säulenbereichs 13. Aufgrund der gleichen Tiefe ist es bei dem nachstehend beschriebenen Prozess, bei welchem das Halbleitersubstrat 10c dünner ausgebildet wird, möglich, sowohl ein Ende des Isoliergrabens 30a als auch ein Ende des p-n-Säulenbereichs 13, deren Enden sich auf der Seite der Rückfläche 10b befinden, freizulegen.
  • Anschließend werden, wie in 5 gezeigt, Teile jedes doppelseitigen Elektrodenelements 50a, 50b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10c im entsprechenden Elementebildungsbereich 11, 12 gebildet. Das heißt, bei der vorliegenden Ausführungsform werden Teile des doppelseitigen p-Kanal-Elektrodenelements 50a und Teile des doppelseitigen n-Kanal-Elektrodenelements 50b mit Hilfe bekannter Verfahren von der Seite der Stirnfläche 10a des Halbleitersubstrats 10c aus gebildet. Die zu bildenden Teile umfassen die Basis-Bereiche 16a und 16b, die Source-Bereiche 17a und 17b, die Source-Elektroden 18a und 18b, die Gate-Elektroden 19a und 19b, die Leitung (nicht gezeigt), den Zwischenschichtisolierfilm (nicht gezeigt) und den Schutzfilm (nicht gezeigt).
  • Anschließend wird das Halbleitersubstrat 10c, wie in 6 gezeigt, derart dünner ausgebildet, dass ein Rückflächenabschnitt des Halbleitersubstrats 10c entfernt wird, bis das Ende des Isoliergrabens 30a auf der Seite der Rückfläche 10b freigelegt ist. Als Verfahren zur Entfernung des Rückflächenabschnitts des Halbleitersubstrats 10c ist beispielsweise mechanisches Polieren (wie beispielsweise chemisch mechanisches Polieren) oder Ätzen geeignet. Bei der vorliegenden Ausführungsform wird beispielsweise das mechanische Polieren angewandt und eine polierte Oberfläche anschließend einem Nassätzen unterzogen, um eine beschädigte Schicht, die aus dem Polieren resultiert, zu entfernen. Hierdurch wird eine Dicke des Halbleitersubstrats 10c in der Waferform nahezu gleich der des Halbleitersubstrats 10, das auf die Wafervereinzelung folgend bereitgestellt wird. Ferner wird der Isoliergraben 30a in dem nicht vollständig durchdringenden Zustand durch das Dünnermachen zu einem Isoliergraben, welcher das Halbleitersubstrat 10c von der Stirnfläche 10a zur Rückfläche 10b durchdringt und die Elementebildungsbereiche 11 und 12 voneinander isoliert und trennt. Ferner wird der p-n-Säulenbereich 13 von der Rückfläche 10b des Halbleitersubstrats 10 freigelegt.
  • Alternativ kann das Halbleitersubstrat 10c nur durch Ätzen dünner ausgebildet bzw. gemacht werden. In solch einem Fall ragt der Isolator (z. B. Siliciumoxid) im Isoliergraben bedingt durch eine Differenz in der Ätzrate von der Rückfläche 10b hervor. Ein Vorsprungsabschnitt des Isolators kann die Form einer Säule aufweisen. In solch einem Fall kann der säulenförmige Abschnitt des Isolators auf das Ätzen folgend beispielsweise durch eine HF-Behandlung entfernt werden.
  • Auf das Dünnermachen des Halbleitersubstrats 10c folgend werden Fremdstoffe von der Seite der Rückfläche 10b durch beispielsweise eine Ionenimplantation in das Halbleitersubstrat 10c implantiert. Hierdurch werden, wie in 7 gezeigt, der Drain-Bereich 20a des doppelseitigen p-Kanal-Elektrodenelements 50a und der Drain-Bereich 20b des doppelseitigen n-Kanal-Elektrodenelements 50b gebildet. Anschließend werden eine gemeinsame Drain-Elektrode 21, eine Leitung (nicht gezeigt), ein Zwischenschichtisolierfilm (nicht gezeigt), ein Schutzfilm (nicht gezeigt) und dergleichen gebildet. Anschließend wird das Halbleitersubstrat 10c in das Halbleitersubstrat 10 vereinzelt und eine Halbleitervorrichtung 100 bereitgestellt.
  • Gemäß dem obigen beispielhaften Verfahren der vorliegenden Ausführungsform wird der Isoliergraben 30a in dem nicht vollständig durchdringenden Zustand gebildet und werden anschließend die Teile des doppelseitigen Elektrodenelements 50a, 50b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10c gebildet. Alternativ können von den Teilen des doppelseitigen Elektrodenelements 50a, 50b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10c bestimmte Teile, die in dem Halbleitersubstrat 10c anzuordnen sind, zuerst gebildet werden. Die bestimmten Teile umfassen die Basis-Bereiche 16a, 16b und den Source-Bereich 17a, 17b. Anschließend können die restlichen Teile (z. B. die Source-Elektrode 18a, 18b) des doppelseitigen Elektrodenelements 50a, 50b auf der Seite der Stirnfläche 10a gebildet werden. Ebenso können die Elemente, die auf der Stirnfläche 10a des Halbleitersubstrats anzuordnen sind, gebildet werden. Die auf der Stirnfläche 10a anzuordnenden Elemente umfassen die Leitung, den Zwischenschichtisolierfilm und den Schutzfilm.
  • Gemäß dem obigen beispielhaften Aufbau der ersten Ausführungsform dringt der Isoliergraben 30 von der Stirnfläche 10a zur Rückfläche 10b durch das Halbleitersubstrat 10. Ferner weisen die mehreren doppelseitigen Elektrodenelemente 50a, 50b die gemeinsame Drain-Elektrode 21 auf, das heißt, die mehreren doppelseitigen Elektrodenelemente 50a, 50b bilden eine Schaltung mit einem Ausgang. Die Drain-Bereiche 20a, 20b weisen folglich nahezu das gleiche elektrische Potential auf. Alternativ kann die die gemeinsame Drain-Elektrode 21 aufweisende Halbleitervorrichtung wie folgt aufgebaut sein. Der Isoliergraben 30, welcher die mehreren doppelseitigen Elektrodenelemente 50a, 50b voneinander isoliert und trennt, kann sich, wie in 8 gezeigt, von der Stirnfläche 10a des Halbleitersubstrats 10 zu einem Endabschnitt des p-n-Säulenbereichs 13 erstrecken, wobei sich der Endabschnitt auf der Seite der Rückfläche 10b befindet. Im obigen alternativen Fall kann die Fertigung vereinfacht werden, da es möglich ist, eine Tiefe des Isoliergrabens 30 zu verringern. 8 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Modifikation der ersten Ausführungsform. 8 entspricht der 2.
  • Gemäß dem obigen beispielhaften Aufbau der ersten Ausführungsform werden die Basis-Bereiche 16a, 16b derart angeordnet, dass sie auf einer Seite der Stirnfläche 10a direkt an Endabschnitte des p-n-Säulenbereichs 13 grenzen. Alternativ kann in jedem Elementebildungsbereich 11, 12, wie in 9 gezeigt, eine Pufferschicht 22a, 22b, welche den gleichen Leitfähigkeitstyp wie der Kanal aufweist, jeweils zwischen dem Endabschnitt des p-n-Säulenbereichs 13 auf der Seite der Stirnfläche 10a und dem Basis-Bereich 16a, 16b angeordnet werden. Das heißt, in dem doppelseitigen p-Kanal-Elektrodenelement 50a kann die p-leitende Pufferschicht 22a zwischen dem Endabschnitt des p-n-Säulenbereichs 13 auf der Seite der Stirnfläche 10a und dem Basis-Bereich 16a angeordnet werden. In dem doppelseitigen n-Kanal-Elektrodenelement 50b kann die n-leitende Pufferschicht 22b zwischen dem Endabschnitt des p-n-Säulenbereichs 13 auf der Seite der Stirnfläche 10a und dem Basis-Bereich 16b angeordnet werden. Ferner können die Störstellenkonzentrationen der Pufferschichten 22a, 22b größer oder gleich der Störstellenkonzentration des p-leitenden Halbleiterteils 14 und der Störstellenkonzentration des n-leitenden Halbleiterteils 15 und kleiner oder gleich den Störstellenkonzentrationen der Source-Bereiche 17a, 17b sein. Bei dem obigen alternativen Aufbau werden die Strompfade zwischen den Source-Elektroden 18a, 18b und der Drain-Elektrode 21 groß. Folglich kann der Wirkungsgrad bei der Übertragung des Stroms verbessert werden. Das heißt, der Durchlasswiderstand der doppelseitigen Elektrodenelemente 50a, 50b kann verringert werden. 9 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Modifikation der ersten Ausführungsform. Die 9 entspricht der 2.
  • Gemäß einem beispielhaften Aufbau der vorliegenden Ausführungsform verläuft das Streifenmuster der Gate-Elektrode 19a, 19b, wie in 10A gezeigt, im Wesentlichen parallel zu dem des p-n-Säulenbereichs 13. 10A zeigt eine Anordnung des p-n-Säulenbereichs 13 bezüglich der Gate-Elektrode 19a. Der obige Aufbau minimiert einen Strompfad bezüglich der p-n-Säule, und es kann ein maximaler Strom gewährleistet werden. Alternativ kann das Streifenmuster jeder Gate-Elektrode 19a, 19b nicht parallel zu dem des p-n-Säulenbereichs 13 verlaufen. So kann das Streifenmuster jeder Gate-Elektrode 19 beispielsweise, wie in 10B gezeigt, im Wesentlichen senkrecht zu dem des p-n-Säulenbereichs 13 verlaufen. Der obige alternative Aufbau erfordert keine sehr genaue Anordnung der Gate-Elektroden 19a, 19b bezüglich des p-n-Säulenbereichs 13. Folglich können die mit der Fertigung der Halbleitervorrichtung 100 verbundenen Kosten verringert werden. 10A zeigt schematisch eine beispielhafte Anordnung der Gate-Elektrode bezüglich des p-n-Säulenbereichs gemäß der vorliegenden Ausführungsform. 10B zeigt schematisch eine weitere beispielhafte Anordnung der Gate-Elektrode bezüglich des p-n-Säulenbereichs gemäß der vorliegenden Ausführungsform.
  • Gemäß dem beispielhaften Aufbau der vorliegenden Ausführungsform ist der p-n-Säulenbereich 13 derart aufgebaut, dass die mehreren p-leitenden Halbleiterteile 14 und die mehreren n-leitenden Halbleiterteile 15 in einer Richtung, die parallel zur Stirnfläche 10a des Halbleitersubstrats verläuft, abwechselnd und in einem Streifenmuster angeordnet sind. Alternativ kann der p-n-Säulenbereich beispielsweise derart aufgebaut sein, dass mehrere n-leitende Halbleiterteile 15, die jeweils eine polygonale Form, eine kreisrunde Form oder dergleichen aufweisen, periodisch in einem p-leitenden Halbleiterteil 14 angeordnet sind. Alternativ kann der p-n-Säulenbereich derart aufgebaut sein, dass mehrere p-leitende Halbleiterteile 14, die jeweils eine polygonale Form, eine kreisrunde Form oder dergleichen aufweisen, periodisch in einem n-leitenden Halbleiterteil 15 angeordnet sind. Solch ein Aufbau wird von dem Erfinder in der JP-A-2007-13003 vorgeschlagen.
  • (Zweite Ausführungsform)
  • Nachstehend wird eine zweite Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 11 bis 13 beschrieben. 11 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Stirnflächenseite, wobei die 7 mit Prozessen verknüpft ist, die vor dem Bilden der Teile des doppelseitigen Elektrodenelements auf der Stirnflächenseite ausgeführt werden. 12 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden eines Isoliergrabens. 13 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Bilden von Teilen eines doppelseitigen Elektrodenelements auf einer Rückflächenseite.
  • Gemäß einem beispielhaften Fertigungsverfahren der ersten Ausführungsform wird ein Isoliergraben in dem nicht vollständig durchdringenden Zustand gebildet. Anschließend wird das Halbleitersubstrat 10c dünner gemacht, indem der Rückflächenabschnitt des Halbleitersubstrats 10c entfernt wird, so dass der Isoliergraben 30 von der Stirnfläche 10a zur Rückfläche 10b durch das Halbleitersubstrat 10c dringt. Der Isoliergraben 30 trennt und isoliert die Elementebildungsbereiche 11 und 12 voneinander. Bei dem Verfahren der vorliegenden Ausführungsform werden Teile des doppelseitigen Elektrodenelements 50a, 50b auf der Seite der Stirnfläche 10a gebildet. Ebenso wird ein Isolierfilm (d. h. ein Isolierfilm auf einer Seite der Stirnfläche) auf der Stirnfläche 10a gebildet. Anschließend wird ein Isoliergraben unter Verwendung des Isolierfilms als Stopper von der Seite der Rückfläche 10b im Halbleitersubstrat 10 gebildet.
  • Als der Isolierfilm, der bei dem Bilden des Isoliergrabens 30 als Stopper dient, kann beispielsweise ein Zwischenschichtisolierfilm (z. B. ein BPSG-Film) verwendet werden. Alternativ kann ein LOCOS- oder STI-Oxidfilm, der auf einem Oberflächenabschnitt der Stirnfläche 10a des Halbleitersubstrats 10 gebildet wird, als der Isolierfilm verwendet werden. Von den obigen Isolierfilmen können der LOCOS-Oxidfilm und der STI-Oxidfilm eine hohe Selektivität zwischen dem Halbleitersubstrat und dem LOCOS-Oxidfilm bzw. dem STI-Oxidfilm bereitstellen.
  • Nachstehend wird ein Verfahren zur Fertigung einer Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform näher beschrieben. Ein Basisaufbau der Halbleitervorrichtung 100, die mit Hilfe des Verfahrens der vorliegenden Ausführungsform gefertigt wird, entspricht im Wesentlichen dem der ersten Ausführungsform. Ein Halbleitersubstrat 10c (d. h. ein Wafer) mit einem p-n-Säulenbereich 13 wird, wie in 11 gezeigt, vorbereitet. Teile jedes doppelseitigen Elektrodenelements 50a, 50b auf einer Seite der Stirnfläche 10a des Halbleitersubstrats 10c werden in einem entsprechenden Elementebildungsbereich 11, 12 gebildet, der eine Mehrzahl von p- und n-leitenden Halbleiterteilen 14, 15 in dem p-n-Säulenbereich 13 aufweist. Das heißt, Teile eines doppelseitigen p-Kanal-Elektrodenelements 50a und Teile eines doppelseitigen n-Kanal-Elektrodenelements 50b werden von der Seite der Stirnfläche 10a des Halbleitersubstrats 10c gebildet. Die gebildeten Teile umfassen die Basis-Bereiche 16a und 16b, die Source-Bereiche 17a und 17b, die Source-Elektroden 18a und 18b, die Gate-Elektroden 19a und 19b, die Leitung (nicht gezeigt), den LOCOS-Oxidfilm 31, den Zwischenschichtisolierfilm (nicht gezeigt) und den Schutzfilm (nicht gezeigt).
  • Anschließend wird das Halbleitersubstrat 10c von der Seite der Rückfläche 10b aus dünner gemacht. Hierdurch wird der p-n-Säulenbereich 13, wie in 11 gezeigt, ebenso von der Rückfläche 10b des Halbleitersubstrats 10c freigelegt. Das Dünnermachen wird beispielsweise durch mechanisches Polieren (z. B. chemisch mechanisches Polieren), Ätzen oder dergleichen ausgeführt.
  • Anschließend wird, wie in 12 gezeigt, unter Verwendung des LOCOS-Oxidfilms 31 als Stopper mit Hilfe eines anisotropen Trockenätzens ein Graben von der Seite der Rückfläche 10b in dem Halbleitersubstrat 10c gebildet, derart, dass der gebildete Graben den LOCOS-Oxidfilm 31 erreicht und die Elementebildungsbereiche 11, 12 umgibt. Der Isoliergraben 30 wird gebildet, indem der Graben mit einem Isolator (z. B. Siliciumoxid) gefüllt wird. Folglich werden die Elementebildungsbereiche 11 und 12 voneinander getrennt und isoliert.
  • Auf die Bildung des Isoliergrabens 30 folgend werden, wie in 13 gezeigt, der Drain-Bereich 20a des doppelseitigen p-Kanal-Elektrodenelements 50a und der Drain-Bereich 20b des doppelseitigen n-Kanal-Elektrodenelements 50b mit Hilfe einer Ionenimplantation derart gebildet, dass Fremdstoffe von der Seite der Rückfläche 10b in das Halbleitersubstrat 10c implantiert werden. Anschließend werden eine gemeinsame Drain-Elektrode 21, eine Leitung (nicht gezeigt), ein Zwischenschichtisolierfilm (nicht gezeigt), ein Schutzfilm (nicht gezeigt) und dergleichen gebildet. Anschließend wird das Halbleitersubstrat 10c in das Halbleitersubstrat 10 vereinzelt, um so eine Halbleitervorrichtung 100 bereitzustellen.
  • Das vorstehend beschriebene Verfahren der vorliegenden Ausführungsform kann die Halbleitervorrichtung 100 bereitstellen.
  • Gemäß einem beispielhaften Fertigungsverfahren der vorliegenden Ausführungsform wird der Isoliergraben 30 auf die Bildung des Isolierfilms, einschließlich des LOCOS-Oxidfilms 31 und des Zwischenschichtisolierfilms 32, folgend unter Verwendung des Isolierfilms (d. h. des LOCOS-Oxidfilms 31) als Stopper von der Seite der Rückfläche 10b im Halbleitersubstrat 10c gebildet. Wenn der Isoliergraben 30 derart gebildet wird, dass er durch das Halbleitersubstrat 10c dringt und jeden der Elementebildungsbereiche 11, 12 umgibt, hält das Vorhandensein der Isolierfilme, wie beispielsweise des LOCOS-Oxidfilms 31 und des Zwischenschichtisolierfilms 32, eine Verbindung zwischen Bereichen des Halbleitersubstrats aufrecht, wobei die verbundenen Bereiche die Elementebildungsbereiche 11 und 12 umfassen. Folglich kann verhindert werden, dass die Elementebildungsbereiche 11, 12 aufgrund der Grabenbildung stromlos werden.
  • Gemäß einem beispielhaften Fertigungsverfahren der vorliegenden Ausführungsform wird der Isoliergraben 30 auf das Dünnermachen des Halbleitersubstrats 10c folgend gebildet. Folglich kann der Graben auf einfache Weise im Halbleitersubstrat 10c gebildet und der Graben auf einfache Weise mit dem Isolator gefüllt werden. Ferner ist es, obgleich der Isoliergraben 30, wie vorstehend beschrieben, den Isolierfilm aufweist, nicht erforderlich, einen Prozess zum Dünnermachen einer Oberfläche, wo welcher der Isolierfilm in dem Graben und das Halbleitersubstrat 10c beide vorhanden sind, auszuführen. Wenn das Dünnermachen mit Hilfe eines CMP-Prozesses ausgeführt wird, kann es passieren, dass sich die Belastungen aufgrund des Polierens an einer Grenze zwischen dem Isolierfilm im Graben und dem Halbleitersubstrat 10c konzentrieren. Folglich kann eine Erzeugung von Bruchstellen im Halbleitersubstrat 10c verhindert werden. Ferner kann dann, wenn das Dünnermachen durch Ätzen ausgeführt wird, verhindert werden, dass eine Stufe aufgrund einer Differenz in der Ätzrate zwischen dem Isolier film im Graben und dem Halbleitersubstrat 10c gebildet wird. Das heißt, die Rückfläche 10b des Halbleitersubstrats 10c wird in homogener Weise dünner gemacht.
  • Gemäß dem obigen beispielhaften Verfahren der folgenden Ausführungsform werden die Teile der doppelseitigen Elektrodenelemente 50a, 50 auf der Seite der Rückfläche 10b auf die Bildung des Isoliergrabens 30 folgend gebildet, wobei die Teile die Drain-Elektrode 21b umfassen. Alternativ können von den Teilen der doppelseitigen Elektrodenelemente 50a, 50 auf der Seite der Rückfläche 10b die Drain-Bereiche 20a, 20b und anschließend der Isoliergraben 30 gebildet werden. Anschließend kann die gemeinsame Drain-Elektrode 21 gebildet werden.
  • Gemäß dem obigen beispielhaften Verfahren der vorliegenden Ausführungsform wird der Prozess zum Dünnermachen des Halbleitersubstrats 10c vor dem Bilden der Teile der doppelseitigen Elektrodenelemente 50a, 50 auf der Seite der Rückfläche 10b ausgeführt, um eine Dicke des Halbleitersubstrats 10c zu verringern. Alternativ kann der Prozess zum Dünnermachen des Halbleitersubstrats 10c in Abhängigkeit einer Dicke des Halbleitersubstrats 10c nicht ausgeführt werden.
  • (Dritte Ausführungsform)
  • Nachstehend wird eine dritte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 14 beschrieben. 14 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 14 der vorliegenden Ausführungsform entspricht der 2 der ersten Ausführungsform.
  • Gemäß der ersten Ausführungsform entsprechen die Drain-Elektroden der mehreren doppelseitigen Elektrodenelemente 50a, 50b der gemeinsamen Elektrode 21. Gemäß der vorliegenden Ausführungsform ist die Drain-Elektrode des doppelseitigen p-Kanal-Elektrodenelements 50a, wie in 14 gezeigt, von der Drain-Elektrode 21b des doppelseitigen n-Kanal-Elektrodenelements 50b elektrisch getrennt oder beabstandet angeordnet. Der jeden der Elementebildungsbereiche 11 und 12 umgebende Isoliergraben 30 dringt von der Stirnfläche 10a zur Rückfläche 10b durch das Halbleitersubstrat 10. Die Source-Elektrode 18a des doppelseitigen p-Kanal-Elektrodenelements 50a ist von der Source-Elektrode 18b des doppelseitigen n-Kanal-Elektrodenelements 50b elektrisch getrennt oder beabstandet angeordnet. Das heißt, das Elektrodenpaar für das doppelseitige p-Kanal-Elektrodenelement 50a ist von dem für das doppelseitige n-Kanal-Elektrodenelement 50b elektrisch getrennt.
  • Auf diese Weise können die doppelseitigen Elektrodenelemente 50, 50b einzeln angesteuert oder betrieben werden. Das heißt, die Halbleitervorrichtung weist eine Mehrkanalkonfiguration auf. Es ist möglich, eine Vielzahl von Schaltungen bereitzustellen.
  • Das Fertigungsverfahren gemäß der ersten oder der zweiten Ausführungsform kann dann die vorstehend beschriebene Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform bereitstellen. Wenn der Isoliergraben 30 beispielsweise von der Seite der Rückfläche 10b des Halbleitersubstrats 10c gebildet wird, kann er gebildet werden, nachdem die Drain-Elektroden 21a und 21b gebildet wurden.
  • (Vierte Ausführungsform)
  • Nachstehend wird eine vierte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 15 bis 17 beschrieben. 15 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 15 entspricht der 2 der ersten Ausführungsform. 16 zeigt ein Diagramm zur Veranschaulichung eines Verhältnisses zwischen dem Drain-Strom (Id) und der Drain-Source-Spannung (Vds). In der 16 wird der Drain-Strom (i) logarithmisch dargestellt. Die 17A bis 17C zeigen Abbildungen einer Verteilung des elektrischen Potentials in einer Halbleitervorrichtung für den Fall eines Durchbruches. 17A zeigt einen Fall der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Die 17B und 17C zeigen jeweils Fälle von Halbleitervorrichtungen gemäß einem ersten und einem zweiten Vergleichsbeispiel. Die in den 17B und 17C gezeigten Halbleitervorrichtungen gemäß dem ersten und dem zweiten Vergleichsbeispiel entsprechen mit Ausnahme folgender Beschreibung im Wesentlichen den Halbleitervorrichtungen der vorliegenden Ausführungsform. Bei dem in der 17B gezeigten ersten Vergleichsbeispiel sind beide der Isoliergräben, die auf beiden Seiten des Elemen tebildungsbereichs angeordnet sind, elektrisch mit der Source-Elektrode (d. h. der ersten Elektrode) verbunden. Bei dem in der 17C gezeigten zweiten Vergleichsbeispiel ist einer von den Gräben, die auf beiden Seiten des Elementebildungsbereichs angeordnet sind, elektrisch mit der Source-Elektrode (d. h. der ersten Elektrode) und der andere elektrisch mit der Drain-Elektrode (d. h. der zweiten Elektrode) verbunden. In der 17C ist der eine auf der rechten Seite und der andere auf der linken Seite gezeigt.
  • Gemäß den obigen Ausführungsformen ist der Isoliergraben 30 derart aufgebaut, dass er mit dem Isolator (z. B. einem Dielektrikum) gefüllt ist. Gemäß der vorliegenden Ausführungsform weist der Isoliergraben 30 verschiedene Konfigurationen auf. So weist eine Halbleitervorrichtung 100 beispielsweise, wie in 15 gezeigt, einen Isoliergraben 30 auf, der derart aufgebaut ist, dass ein Grabenisolierfilm 30b auf einer Grabenwand des Isoliergrabens 30b angeordnet und der Graben über den Grabenisolierfilm 30b mit einem Leiter 30c gefüllt ist.
  • Da der Graben über den Grabenisolierfilm 30b mit dem Leiter 30c gefüllt ist, werden zwei in Reihe geschaltete parasitäre Kondensatoren zwischen den benachbarten Elementebildungsbereichen 11 und 12 gebildet. Jeder der zwei parasitären Kondensatoren weist ein Dielektrikum auf, das durch den Grabenisolierfilm 30b gebildet wird. Der obige Aufbau mit den zwei parasitären Kondensatoren weist eine Gesamtkapazität auf, die geringer als bei dem Aufbau mit dem einen parasitären Kondensator ist, der durch den mit dem Isolator (z. B. ein Dielektrikum) gefüllten einen Isoliergraben gebildet wird. Folglich kann ein Verschiebungsstrom, der im Ansprechen auf eine Spannungsschwankung fließt, minimiert werden. Ferner verliert das Störsignal dann, wenn es sich zwischen den parasitären Kondensatoren ausbreitet, durch einen Widerstand bedingt an Energie. Folglich kann die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform eine Ausbreitung des Störsignals (z. B. eine Überspannung) effizient verringern oder beschränken.
  • Ferner ist der Leiter 30c gemäß dem in der 15 gezeigten beispielhaften Aufbau elektrisch mit der Drain-Elektrode 21 verbunden, so dass der Leiter 30c und die Drain-Elektrode 21 im Wesentlichen das gleiche elektrische Potential aufweisen. Es ist möglich, die in den parasitären Kondensatoren gespeicherten elektrischen Ladungen zu einer Seite der Drain-Elektrode 21 zu entladen. Auf diese Weise kann die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, noch effizienter eingeschränkt werden. Bei dem obigen beispielhaften Aufbau ist der Leiter 30c elektrisch mit der Drain-Elektrode 21 verbunden. Alternativ kann der Leiter 30c elektrisch mit der Source-Elektrode 18a, 18b verbunden sein. Alternativ kann der Leiter 30c elektrisch mit einem Element verbunden sein, das sich auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 befindet. Das Element ist beispielsweise eine Leitung (z. B. ein GND-Muster) vorbestimmten Potentials. Das heißt, die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, kann bedingt durch den Aufbau, der ein elektrisches Potential des Leiters 30c auf einen vorbestimmten Wert setzt, noch effizienter eingeschränkt werden.
  • Wenn der Leiter 30c, wie in 15 gezeigt, mit der Drain-Elektrode 21 verbunden ist, kann die Halbleitervorrichtung verglichen mit einem Fall, bei welchem das auf der Seite der Stirnfläche 10a angeordnete Element bewirkt, dass das elektrische Potential des Leiters 30c auf einen festen Wert gesetzt ist, einfacher aufgebaut werden. Dies liegt daran, dass eine Elektrode, eine Leitung und dergleichen gebündelt auf der Seite der Stirnfläche 10a angeordnet werden können.
  • Ferner kann eine Durchbruchspannung des doppelseitigen Elektrodenelements 50a, 50b verglichen mit einem Fall, bei welchem das elektrische Potential des Leiters 30c im Wesentlichen gleich dem der Source-Elektrode 18a, 18b (d. h. der ersten Elektrode) ist, erhöht werden. Die Erfinder haben den obigen Vorteil auf der Grundlage numerischer Simulationen bestätigt. Die numerischen Simulationen zeigen, wie durch die durchgezogene Linie in der 16 gezeigt, dass die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform eine Durchbruchspannung von 189,5 V gewährleistet. Bei der Halbleitervorrichtung 100 sind die Leiter 30c der jeweiligen Isoliergräben, die auf beiden Seiten des Elementebildungsbereichs 11 angeordnet sind, mit der Drain-Elektrode 21 (d. h. der zweiten Elektrode) verbunden. Die numerischen Simulationen zeigen, wie durch die gestrichelte Linie in der 16 gezeigt, dass die Halbleitervorrichtung gemäß dem ersten Vergleichsbeispiel eine Durchbruchspannung von 139,8 V aufweist. Gemäß dem ersten Vergleichsbeispiel sind die Leiter 30c der jeweiligen Iso liergräben, die auf beiden Seiten des Elementebildungsbereichs 11 angeordnet sind, mit der Source-Elektrode 18 (d. h. der ersten Elektrode) verbunden. Die numerischen Simulationen zeigen, wie durch die Strichpunktlinie in der 16 gezeigt, dass die Halbleitervorrichtung gemäß dem zweiten Vergleichsbeispiel eine Durchbruchspannung von 140,3 V aufweist. Gemäß dem zweiten Vergleichsbeispiel ist einer der Leiter 30c der Isoliergräben, die auf beiden Seiten des Elementebildungsbereichs 11 angeordnet sind, mit der Source-Elektrode 18 und der andere der beiden Leiter 30c mit der Drain-Elektrode 21 verbunden.
  • Gemäß dem ersten und dem zweiten Vergleichsbeispiel 1, 2, die in den 17B und 17C gezeigt sind, sind Äquipotentialebenen kurvenförmig um den Isoliergraben 30 herum angeordnet, welcher den mit der Source-Elektrode 18 verbundenen Leiter 30c aufweist, was zu einem hohen elektrischen Potentialgefälle und einer hohen elektrischen Feldstärke führt. Das elektrische Feld im Falle der Halbleitervorrichtung 100 der vorliegenden Ausführungsform weist eine geringere Intensität als die elektrischen Felder im Falle des ersten oder des zweiten Vergleichsbeispiels 1, 2, auf. Die Simulationen zeigen auf, dass die elektrische Verbindung zwischen dem Leiter 30c des Isoliergrabens 30 und der Drain-Elektrode 21 (d. h. der zweiten Elektrode) eine Durchbruchspannung des doppelseitigen Elektrodenelements 50a, 50b verbessert.
  • Die gemäß obiger Beschreibung aufgebaute Halbleitervorrichtung 100 kann mit Hilfe des in der ersten oder zweiten Ausführungsform aufgezeigten Verfahrens gefertigt werden. Die Prozesse zum Bilden des Isoliergrabens 30 von der Seite der Rückfläche 10b im Halbleitersubstrat 10c werden nachstehend unter Bezugnahme auf die 18 und 19 beschrieben. 18 zeigt eine Querschnittsansicht, die mit einem Prozess zum Bilden eines auf der Grabenwand des Grabens angeordneten Isolierfilms verknüpft ist, und die mit Prozessen verknüpft ist, die vor dem Bilden des Isolierfilms ausgeführt werden. 18 zeigt eine Querschnittsansicht zur Veranschaulichung eines Prozesses zum Füllen des Grabens mit einem Leiter.
  • Die Teile auf der Stirnflächenseite werden auf die gleiche Weise wie bei der zweiten Ausführungsform gebildet. Anschließend wird, je nach Bedarf, der Prozess zur Verringerung der Dicke des Halbleitersubstrats ausgeführt. Anschließend werden, wie in 18 gezeigt, Fremdstoffe von der Seite der Rückfläche 10b über beispielsweise eine Ionenimplantation in das Halbleitersubstrat 10c implantiert. Auf diese Weise werden die Drain-Bereiche 20a, 20b des doppelseitigen n-Kanal- bzw. p-Kanal-Elektrodenelements 50a, 50b gebildet. Anschließend wird der Graben 30d unter Verwendung des LOCOS-Oxidfilms 31 als Stopper durch anisotropes Trockenätzens gebildet, so dass der Graben 30d den LOCOS-Oxidfilm 31 erreicht und die Elementebildungsbereiche 11, 12 umgibt. Der beispielsweise aus Siliciumoxid aufgebaute Grabenisolierfilm 30b wird durch thermische Oxidation, ein CVD-Verfahren oder dergleichen auf einer Grabenwand des Grabens 30d gebildet. Bei dem obigen Prozess wird der Graben 30d nicht vollständig mit dem Grabenisolierfilm 30b gefüllt, sondern weist, wie in 18 gezeigt, eine Kavität entlang einer Mittelachse des Grabens 30d auf.
  • Die Kavität des Grabens 30d wird mit einem leitfähigen Element 23 gefüllt, das auch auf die Rückfläche 10b des Halbleitersubstrats 10c abgeschieden wird. Auf die vorstehend beschriebene Weise werden der Isoliergraben 30 mit dem leitfähigen Element 23 innerhalb des Grabens und die durch das leitfähige Element 23 gebildete Drain-Elektrode 21 gebildet. Folglich wird die Halbleitervorrichtung 100 bereitgestellt, welche den Leiter 30c und die Drain-Elektrode 21 aufweist, die elektrisch miteinander verbunden sind.
  • Gemäß den obigen beispielhaften Prozessen der vorliegenden Ausführungsform werden der Graben 30d und der Grabenisolierfilm 30b gebildet, nachdem die Drain-Bereiche 20a, 20b gebildet wurden. Alternativ können der Graben 30d und der Grabenisolierfilm 30b gebildet werden, bevor die Drain-Bereiche 20a, 20b gebildet werden.
  • Alternativ kann der Isoliergraben 30 in ähnlicher Weise wie bei der ersten Ausführungsform aufgezeigt von der Seite der Stirnfläche 10a im Halbleitersubstrat 10c gebildet werden. Im obigen alternativen Fall kann der Isoliergraben 30a mit Hilfe der folgenden Schritte gebildet werden: Bilden des Grabenisolierfilms 30b derart auf der Grabenwand des Grabens 30d, dass der Graben 30d eine Kavität aufweist; Abscheiden des leitfähigen Elements 23 in die Kavität. Der gebildete Isoliergraben 30a befindet sich in dem nicht vollständig durchdringenden Zustand und weist den Leiter 30c auf, der durch das leitfähige Element 23 im Graben 30d gebildet wird. Auf die Bildung des Isoliergra bens 30a folgend wird das Halbleitersubstrat 10c in seiner Dicke verringert, bis der Leiter 30c freigelegt ist. Anschließend werden die Teile der doppelseitigen Elektrodenelemente 50a, 50b auf der Seite der Rückfläche 10b gebildet, so dass die Halbleitervorrichtung 100 bereitgestellt wird, welche den Leiter 30c und die Drain-Elektrode 21 aufweist, die elektrisch miteinander verbunden sind.
  • Gemäß den obigen beispielhaften Prozessen der vorliegenden Ausführungsform ist der Leiter 30c des Isoliergrabens 30 auf der Seite der Rückfläche 10b des Halbleitersubstrats 10 elektrisch mit der Drain-Elektrode 21 (d. h. der zweiten Elektrode) verbunden. Alternativ kann der Leiter 30c, wie in 20 gezeigt, ferner auf der Stirnfläche des Halbleitersubstrats 10 gebildet und elektrisch mit einer Leitung 24 verbunden sein, die elektrisch von den Source-Elektroden 18a, 18b getrennt ist. Im obigen Fall kann ein elektrisches Potential der Drain-Elektrode über die Leitung 24 und den Leiter 30c überwacht werden. Da das elektrische Potential der Drain-Elektrode 21 gemessen werden kann, indem beispielsweise ein Messinstrument mit einer Kontaktstelle der Leitung verbunden wird, kann eine Messvorrichtung vereinfacht werden. 20 zeigt eine Querschnittsansicht einer Modifikation der Halbleitervorrichtung der vorliegenden Ausführungsform. 20 entspricht der 2.
  • Zur Bereitstellung einer elektrischen Verbindung zwischen dem Leiter 30c und der Leitung 24 auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 können die folgenden Fertigungsprozesse angewandt werden. Der Graben 30d wird gebildet. Der Grabenisolierfilm 30d wird derart auf der Grabenwand des Grabens 30d gebildet, dass in dem Graben eine Kavität zurückbleibt. Anschließend werden unter Verwendung der Leitung 24 als Stopper ein Abschnitt des Grabenisolierfilms 30b, der auf dem Boden des Grabens 30d angeordnet ist, und der LOCOS-Oxidfilm 31 durch anisotropes Ätzen (wie beispielsweise Ionenstrahlätzen) entfernt. Der Boden des Grabens 30d befindet sich auf der Seite der Stirnfläche 10a. Anschließend wird die Kavität des Grabens 30d mit dem leitfähigen Element 23 gefüllt.
  • Gemäß der in der 20 gezeigten Modifikation kann das elektrische Potential der Drain-Elektrode 21 über die Leitung 24, die mit dem Leiter 30c auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 verbunden ist, überwacht werden. Alternativ kann der Leiter 30c über die Leitung 24 elektrisch mit einem anderen Element verbunden sein, wobei sich das andere Element auf dem Halbleitersubstrat 10 befindet und sich von dem doppelseitigen Elektrodenelement 50a, 50b unterscheidet, dessen Drain-Elektrode elektrisch mit dem betreffenden Leiter 30c verbunden ist. Bei dem obigen alternativen Aufbau kann eine Funktion einer Schaltung, die mehrere Elemente in demselben Halbleitersubstrat 10 aufweist, verbessert werden. Die Funktion ist beispielsweise eine Regelung, die auf dem elektrischen Potential der Drain-Elektrode 21 basiert.
  • (Fünfte Ausführungsform)
  • Nachstehend wird eine fünfte Ausführungsform unter Bezugnahme auf die 21 und 22 beschrieben. 21 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 21 entspricht der 2 der ersten Ausführungsform. Die 22A und 22B zeigen Draufsichten von Halbleitervorrichtungen gemäß der vorliegenden Ausführungsform.
  • Gemäß den obigen Ausführungsformen ist der eine Isoliergraben 30 zwischen den Elementebildungsbereichen 11 und 12 angeordnet. Bei der vorliegenden Ausführungsform sind mehrere Isoliergräben 30 zwischen den Elementebildungsbereichen 11 und 12 angeordnet. So sind beispielsweise, wie in 22 gezeigt, zwei Isoliergräben 30 zwischen den Elementebildungsbereichen 11 und 12 angeordnet. Jeder der zwei Isoliergräben 30 ist derart aufgebaut, dass ein Graben mit einem Isolator (z. B. einem Dielektrikum) gefüllt ist. Ein Bereich zwischen den zwei Isoliergräben 30 entspricht einem Zwischenelementebereich 33, der zwischen den Elementebildungsbereichen 11 und 12 angeordnet ist. Der Zwischenelementebereich 33 weist den p-n-Säulenbereich mit der Mehrzahl von p-leitenden und der Mehrzahl von n-leitenden Teilen auf. Der Zwischenelementebereich 33 ist elektrisch mit der Drain-Elektrode 21 verbunden. Ein elektrisches Potential des Zwischenelementebereichs 33 entspricht im Wesentlichen dem der Drain-Elektrode 21.
  • Da die mehreren Isoliergräben 30 zwischen den Elementebildungsbereichen 11 und 12 angeordnet sind, werden zwischen den Elementebildungsbereichen 11 und 12 zwei oder mehr als zwei in Reihe geschaltete parasitäre Kondensatoren gebildet. Jeder parasitäre Kondensator weist das durch den Isolator im Graben gebildete Dielektrikum auf. Der obige Aufbau mit den zwei oder mehr als zwei parasitären Kondensatoren weist eine Gesamtkapazität auf, die kleiner als bei dem Aufbau mit dem einen parasitären Kondensator ist, der durch den einen Isoliergraben gebildet wird, der mit dem Isolator (z. B. einem Dielektrikum) gefüllt ist. Folglich kann ein im Ansprechen auf eine Spannungsschwankung fließender Verschiebungsstrom minimiert werden. Wenn sich das Störsignal durch die oder zwischen den parasitären Kondensatoren ausbreitet, verliert es bedingt durch einen Widerstand des Zwischenelementebereichs 33 an Energie. Folglich kann die Halbleitervorrichtung der vorliegenden Ausführungsform die Ausbreitung des Störsignals (z. B. eine Überspannung) effizient verringern oder beschränken.
  • Da der Zwischenelementebereich 33, wie in 21 gezeigt, den p-n-Säulenbereich 13 aufweist, wird ein parasitärer Kondensator, der eine Sperrschicht als Dielektrikum nutzt, im Zwischenelementebereich 33 gebildet. Das heißt, zwischen den benachbarten Elementebildungsbereichen 11 und 12 gebildete parasitäre Kondensatoren können eine geringe Kapazität aufweisen. Folglich kann die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, noch effizienter eingeschränkt werden. Alternativ kann der Zwischenelementebereich 33 statt des p-n-Säulenbereichs 13 einen Halbleiterbereich aufweisen, der beispielsweise n- oder n+-leitend ist.
  • Ferner können die in den parasitären Kondensatoren gespeicherten elektrischen Ladungen zu einer Seite der Drain-Elektrode 21 entladen werden, da der Zwischenelementebereich 33, wie in 21 gezeigt, elektrisch mit der Drain-Elektrode 21 verbunden ist. Folglich kann die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, noch effizienter eingeschränkt werden. Bei dem obigen beispielhaften Aufbau ist der Zwischenelementebereich 33 mit der Drain-Elektrode 21 verbunden. Alternativ kann der Zwischenelementebereich 33 mit der Source-Elektrode 18a, 18b verbunden sein. Alternativ kann der Zwischenelementebereich 33 elektrisch mit einem Element verbunden sein, das auf einer Seite der Stirnfläche 10a des Halbleitersubstrats 10 angeordnet ist. Solch ein Element ist beispielsweise eine Leitung (z. B. ein GND-Muster) vorbestimmten Potentials. Das heißt, die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, kann noch effizienter einge schränkt werden, wenn der Zwischenelementebereich 33 derart aufgebaut ist, dass er ein elektrisches Potential aufweist, das auf einen vorbestimmten Wert festgelegt ist.
  • Wenn der Zwischenelementebereich 33, wie in 21 gezeigt, mit der Drain-Elektrode 21 verbunden ist, kann die Halbleitervorrichtung verglichen mit einem Fall, bei dem ein Element, das auf der Seite der Stirnfläche 10a angeordnet ist, das elektrische Potential des Leiters 30c festlegt, einfach aufgebaut sein. Dies liegt daran, dass eine Elektrode, eine Leitung und dergleichen gebündelt auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 angeordnet sind.
  • Die 22A und 22B zeigen ein Beispiel der mehreren Isoliergräben zwischen den benachbarten Elementebildungsbereichen 11 und 12. Insbesondere sind bei dem in der 22A gezeigten Beispiel die mehreren (d. h. zwei) Isoliergräben 30 nur in einem Bereich zwischen den Elementebildungsbereichen 11 und 12 angeordnet. Der eine Isoliergraben 30 ist in einem Bereich angeordnet, welcher die Elementebildungsbereiche 11, 12 umgibt, mit Ausnahme des Bereichs zwischen den Elementebildungsbereichen 11 und 12. Bei dem obigen Aufbau ist der Zwischenelementebereich 33 nur in einem Bereich zwischen den Elementebildungsbereichen 11 und 12 gebildet. Die Elementebildungsbereiche 11 und 12 können dann, wenn die Größe der Halbleitervorrichtung 100 konstant gehalten wird, einen größeren Raum belegen. Alternativ kann die Halbleitervorrichtung 100 eine geringe Größe aufweisen. Bei dem in der 22B gezeigten weiteren beispielhaften Aufbau umgibt ein einzelner Isoliergraben 30 jeden der Elementebildungsbereiche 11 und 12 und umgibt ein weiterer einzelner Isoliergraben 30 beide Elementebildungsbereiche 11 und 12. Bei dem obigen Aufbau wird eine Gesamtumfangslänge jedes Elementebildungsbereichs 11, 12 durch die mehreren Isoliergräben 30 oder den Zwischenelementebereich 33 umgeben. Folglich kann die Ausbreitung des Störsignals zu einem Umfangsbereich eingeschränkt werden. Ferner können die mehreren Isoliergräben 30 die Durchbruchspannung verbessern.
  • Gemäß den beispielhaften Konfigurationen der vorliegenden Ausführungsform sind die mehreren Isoliergräben 30, die zwischen den benachbarten Elementebildungsbereichen 11, 12 angeordnet sind, derart aufgebaut, dass jeder Graben mit dem Isolator (d. h. einem Dielektrikum) gefüllt ist. Alternativ kann der Isoliergraben 30 in ähnlicher Weise wie bei der vierten Ausführungsform derart aufgebaut sein, dass der Isolierfilm auf der Grabenwand des Grabens angeordnet und der Graben über den Isolierfilm mit dem Leiter gefüllt ist.
  • Gemäß einem beispielhaften Aufbau der vorliegenden Ausführungsform sind die zwei Isoliergräben 30 zwischen den benachbarten Elementebildungsbereichen 11 und 12 angeordnet. Alternativ kann die Anzahl der Isoliergräben 30 bei mehr als zwei Isoliergräben liegen. Alternativ kann die Anzahl der Isoliergräben, die mit dem Elementebildungsbereich 11 verknüpft ist, von der Anzahl der Isoliergräben, die mit dem Elementebildungsbereich 12 verknüpft ist, verschieden sein. So wird der Elementebildungsbereich 11 beispielsweise, wie in 23 gezeigt, von drei Isoliergräben 30 und der Elementebildungsbereich 12 größtenteils von zwei Isoliergräben 30 umgeben. Zwischen den benachbarten Elementebildungsbereichen 11 und 12 befinden sich drei Isoliergräben 30. Gemäß dem obigen Aufbau können die doppelseitigen Elektrodenelemente 50a, 50b verschiedener Durchbruchspannungen in einem einzigen Halbleitersubstrat 10 integriert werden. 23 zeigt eine Draufsicht einer Modifikation der Halbleitervorrichtung der vorliegenden Ausführungsform.
  • (Modifikationen)
  • Die obigen Ausführungsformen können auf verschiedene Weise modifiziert werden. Beispiele dieser Modifikationen werden nachstehend näher beschrieben.
  • Gemäß den obigen Ausführungsformen ist das Halbleitersubstrat 10, 10c aus Silicium aufgebaut. Alternativ kann das Halbleitersubstrat 10, 10c aus einem anderen Halbleitermaterial, wie beispielsweise Siliciumcarbid (SiC) aufgebaut sein.
  • Gemäß den obigen Ausführungsformen wird ein vertikales MOS-Transistorelement als Beispiel für das doppelseitige Elektrodenelement 50 (50a, 50b) verwendet, welches den p-n-Säulenbereich 13 als Driftbereich nutzt. Alternativ kann ein anderes aktives Element als das doppelseitige Elektrodenelement 50 (50a, 50b) verwendet werden. Als das andere aktive Element kann beispielsweise ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode) verwendet werden. Alternativ kann zusätzlich zum doppelsei tigen Elektrodenelement 50 (50a, 50b) ein weiteres Element in demselben Halbleitersubstrat 10 angeordnet werden. Das weitere Element kann beispielsweise eine Diode, ein Widerstand oder dergleichen sein, die/der derart aufgebaut ist, dass ein Elektrodenpaar für das weitere Element auf der Seite der Stirnfläche 10a bzw. auf der Seite der Rückfläche 10b angeordnet ist, und dass zwischen dem Elektrodenpaar ein Strom fließt. Im obigen Fall kann das Element (z. B. eine Diode) mit oder ohne den p-n-Säulenbereich 13 aufgebaut sein.
  • Gemäß den obigen Ausführungsformen weisen die Gate-Elektroden 19a, 19b der doppelseitigen Elektrodenelemente 50a, 50b eine Grabenstruktur auf. Alternativ können die Gate-Elektroden der doppelseitigen Elektrodenelemente 50a, 50b eine planare oder eine konkave Struktur aufweisen.
  • Gemäß den obigen Ausführungsformen weist die Halbleitervorrichtung 100 zwei doppelseitige Elektrodenelemente 50 auf, die jeweils den p-n-Säulenbereich 13 als Driftbereich nutzen. Alternativ kann die Halbleitervorrichtung 100 eine Mehrzahl von doppelseitigen Elektrodenelementen 50 aufweisen. Die Halbleitervorrichtung 100 kann beispielsweise mehr als zwei doppelseitige Elektrodenelemente 50 aufweisen.
  • Gemäß den obigen Ausführungsformen werden mehrere (d. h. zwei) doppelseitige Elektrodenelementen 50 durch das doppelseitige p-Kanal-Elektrodenelement 50a und das doppelseitige n-Kanal-Elektrodenelement 50b gebildet. Alternativ können die mehreren doppelseitigen Elektrodenelemente 50 entweder mehrere doppelseitige p-Kanal-Elektrodenelemente 50a oder mehrere doppelseitige n-Kanal-Elektrodenelemente 50b sein. Eine Halbleitervorrichtung 100 weist beispielsweise, wie in 24 gezeigt, zwei doppelseitige n-Kanal-Elektrodenelemente 50b (d. h. vertikale n-Kanal-MOS-Transistorelemente) als die mehreren doppelseitigen Elektrodenelemente 50 auf. 24 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß modifizierter Ausführungsformen. Die Drain-Elektroden 21b der in der 24 gezeigten Halbleitervorrichtung 100 sind getrennt und beabstandet voneinander angeordnet. Alternativ können die Drain-Elektroden 21b in Form einer gemeinsamen Elektrode vorgesehen sein. Alternativ kann die Halbleitervorrichtung 100 mehrere doppelseitige p-Kanal-Elektrodenelementen 50a und mehrere doppelseitigen Elektrodenelementen 50b aufweisen.
  • Gemäß den obigen Ausführungsformen weist die Halbleitervorrichtung die mehreren doppelseitigen Elektrodenelemente 50 als die im Halbleitersubstrat 10 angeordneten Elemente auf. Die Halbleitervorrichtung kann ferner ein einseitiges Elektrodenelement aufweisen, das in einem Bereich angeordnet ist, der sich von dem Elementebildungsbereich für das doppelseitige Elektrodenelement 50 unterscheidet. Das einseitige Elektrodenelement weist ein Paar von Elektroden auf, die beide auf der Seite der Stirnfläche 10a oder auf der Seite der Rückfläche 10b des Halbleitersubstrats 10 angeordnet sind. Bei dem einseitigen Elektrodenelement fließt ein Strom zwischen dem Elektrodenpaar. Eine Halbleitervorrichtung 100 weist beispielsweise, wie in 25 gezeigt, die vorstehend beschriebenen mehreren doppelseitigen Elektrodenelemente 50 (50a, 50b) und ferner einseitige Elektrodenelemente 51 (51a, 51b) auf. Eine Source-Elektrode und eine Drain-Elektrode jedes einseitigen Elektrodenelements 51 (51a, 51b) sind auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 angeordnet. Die in der 25 gezeigte Halbleitervorrichtung 100 weist Elementebildungsbereiche 27, 28 für die jeweiligen einseitigen Elektrodenelemente 51 (51a, 51b) auf. Das einseitige Elektrodenelement 51a ist ein laterales MOS-Transistorelement in Form eines einseitigen p-Kanal-Elektrodenelements. Das einseitige Elektrodenelement 51b ist ein laterales MOS-Transistorelement in Form eines einseitigen n-Kanal-Elektrodenelements. Bei solch einem Aufbau werden das doppelseitige Elektrodenelement 50 und das einseitige Elektrodenelement 51 in demselben Halbleitersubstrat 10 integriert. Folglich kann eine Halbleitervorrichtung (d. h. ein Hybrid-IC oder ein Verbund-IC) bereitgestellt werden, die eine integrierte Steuerschaltung oder eine integrierte Schutzschaltung aufweist. Ferner sind, wie in 25 gezeigt, mehrere (d. h. zwei) Isoliergräben 30 zwischen den benachbarten Elementebildungsbereichen 12, 27 angeordnet, in welchen das doppelseitige Elektrodenelement 50 bzw. das einseitige Elektrodenelement 51 angeordnet ist. Da eine elektrische Potentialdifferenz zwischen dem doppelseitigen Elektrodenelement 50 für eine Leistungsanwendung und dem einseitigen Elektrodenelement 51 hoch sein kann, sind die mehreren Isoliergräben 30 vorzugsweise zwischen den Elementebildungsbereichen 12 und 27 angeordnet. Die mehreren Isoliergräben können die Spannung oder die elektrische Potentialdifferenz teilen. 25 zeigt eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit den modifizierten Ausführungsformen. Das einseitige Elektrodenelement 51 kann ein lateraler MOS-Transistor sein. Alternativ kann das einseitige Elektrodenelement 51 ein Bipolartransistorelement, ein CMOS-(komplementärer Metall-Oxid-Halbleiter)-Transistorelement, eine Diode, ein Kondensator, ein Widerstand, eine Verdrahtung oder dergleichen sein.
  • Alternativ weist eine Halbleitervorrichtung 100 ferner, wie in 26 gezeigt, Bereiche 29a, 29b hoher Konzentration in den Elementebildungsbereichen 11 bzw. 12 auf. Jeder Bereich 29a, 29b hoher Konzentration ist in einer Schichtrichtung des p-n-Säulenbereichs 13 an einem Ende des p-n-Säulenbereichs 13 angeordnet. Der Bereich 29a hoher Konzentration ist auf dem p-n-Säulenbereich des doppelseitigen p-Kanal-Elektrodenelements 50a, d. h. auf dem p-leitenden Halbleiterteil 14, das an den Isoliergraben 30 grenzt und ein Endabschnitt des p-n-Säulenbereichs des doppelseitigen p-Kanal-Elektrodenelements 50a ist, angeordnet. Der Bereich 29a hoher Konzentration ist auf der Seite der Stirnfläche 10a und direkt unterhalb des LOCOS-Oxidfilms 31 angeordnet. Der Bereich 29a hoher Konzentration ist ein p-leitender, wie beispielsweise p+-leitender, Störstellenbereich. Der Bereich 29a hoher Konzentration ist derart gebildet, dass er den Elementebildungsbereich 11 entlang dem Isoliergraben 30 umgibt. Der Bereich 29b hoher Konzentration ist auf dem p-n-Säulenbereich des doppelseitigen p-Kanal-Elektrodenelements 50b, d. h. auf dem n-leitenden Halbleiterteil 15, das an den Isoliergraben 30 grenzt und ein Endabschnitt des p-n-Säulenbereichs des doppelseitigen n-Kanal-Elektrodenelements 50b ist, angeordnet. Der Bereich 29b hoher Konzentration ist auf der Seite der Stirnfläche 10a direkt unterhalb des LOCOS-Oxidfilms 31 angeordnet. Der Bereich 29b hoher Konzentration ist ein n-leitender, beispielsweise ein n+-leitender, Dotierbereich. Der Bereich 29b hoher Konzentration ist derart gebildet, dass er den Elementebildungsbereich 12 entlang dem Isoliergraben 30 umgibt. Jeder Bereich 29a, 29b hoher Konzentration weist ein Kontaktelement (nicht gezeigt) auf und ist über das Kontaktelement elektrisch mit einer bestimmten Elektrode verbunden. 26 zeigt eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit den modifizierten Ausführungsformen.
  • Gemäß den obigen Ausführungsformen sind beide der Source-Elektroden 18a, 18b (d. h. die ersten Elektroden) des jeweiligen doppelseitigen Elektrodenelements 50a, 50b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 angeordnet. Die gemeinsame Drain-Elektrode 21 (21a, 21b) oder die Drain-Elektroden als die zweite Elekt rode für die jeweiligen doppelseitigen Elektrodenelemente 50a, 50b sind auf der Seite der Rückfläche 10b des Halbleitersubstrats 10 angeordnet. Alternativ kann eine der Source-Elektroden 18a, 18b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 und die andere der Source-Elektroden 18a, 18b auf der Seite der Rückfläche 10b angeordnet sein. Ferner kann eine der Drain-Elektroden 21a, 21b auf der Seite der Stirnfläche 10a des Halbleitersubstrats 10 und die andere der Drain-Elektroden 21a, 21b auf der Seite der Rückfläche 10b angeordnet sein.
  • Gemäß den obigen Ausführungsformen ist der Isoliergraben 30 derart aufgebaut, dass er mit dem Isolator gefüllt ist, oder derart aufgebaut, dass er mit dem Leiter 30c auf der Innenseite des Grabenisolierfilms 30b gefüllt ist. Alternativ kann der Isoliergraben 30 derart aufgebaut sein, dass er einen Hohlraum aufweist oder mit Luft gefüllt ist. Wenn die mehreren Isoliergräben 30 in dem Halbleitersubstrat 10 angeordnet sind, kann ein Isoliergraben 30 eine der obigen drei Strukturen und ein anderer Isoliergraben 30 eine andere der obigen drei Strukturen aufweisen. Die mehreren Isoliergräben 30, die in demselben Halbleitersubstrat 10 angeordnet sind, können unterschiedliche Strukturen aufweisen.
  • Gemäß den obigen Ausführungsformen ist der Drain-Bereich 20a, 20b in der Dickenrichtung des Halbleitersubstrats 10 zwischen dem p-n-Säulenbereich 13 und der Drain-Elektrode 21 angeordnet. Alternativ kann der Drain-Bereich 20a, 20b einen Pufferbereich aufweisen. Der Pufferbereich ist zwischen dem Drain-Bereich 20a, 20b und dem p-n-Säulenbereich (d. h. dem p-leitenden Halbleiterteil 14) angeordnet und weist den gleichen Leitfähigkeitstyp wie der Drain-Bereich 20a, 20b und eine geringere Störstellenkonzentration als der Drain-Bereich 20a, 20b auf.
  • Gemäß einer ersten Ausgestaltung der beispielhaften Erfindung wird eine Halbleitervorrichtung bereitgestellt, die aufweist: ein Halbleitersubstrat 10, das eine erste Oberfläche 10a, eine der ersten Oberfläche gegenüberliegende zweite Oberfläche (10b) und eine Mehrzahl von Elementebildungsbereichen 11, 12, 27, 18 aufweist; einen Isoliergraben 30, der jeden der Mehrzahl von Elementebildungsbereichen 11, 12, 27, 28 umgibt und die Mehrzahl von Elementebildungsbereichen 11, 12, 27, 28 voneinander isoliert und trennt; und eine Mehrzahl von Elementen 50, 50a, 50b, 51, 51a, 51b, die ent sprechend in der Mehrzahl von Elementebildungsbereichen 11, 12, 27, 28 angeordnet sind, wobei die Mehrzahl von Elementen 50, 50a, 50b, 51, 51a, 51b wenigstens zwei doppelseitige Elektrodenelemente 50, 50a, 50b aufweist, von denen jedes aufweist: eine erste Elektrode 18a, 18b, die auf der ersten Oberfläche 10a oder auf der zweiten Oberfläche 10b des Halbleitersubstrats 10 angeordnet ist; eine zweite Elektrode 21, 21a, 21b, die auf der anderen Oberfläche der ersten und der zweiten Oberfläche 10a, 10b des Halbleitersubstrats 10 angeordnet ist, wobei jedes doppelseitige Elektrodenelement 50, 50a, 50b dazu ausgelegt ist, dass ein Strom zwischen der ersten Elektrode 18a, 18b und der zweiten Elektrode 21, 21a, 21b fließt; einen p-n-Säulenbereich 13, der in dem Halbleitersubstrat 10 angeordnet ist und eine Mehrzahl von p-leitenden Halbleiterteilen 14 und eine Mehrzahl von n-leitenden Halbleiterteilen 15 aufweist, wobei die Mehrzahl von p-leitenden Halbleiterteilen 14 und die Mehrzahl von n-leitenden Halbleiterteilen 15 in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats 10 verläuft, abwechselnd und benachbart zueinander angeordnet sind; und einen Driftbereich, der durch die Mehrzahl von p-leitenden Halbleiterteilen 14 oder die Mehrzahl von n-leitenden Halbleiterteilen 15 des p-n-Säulenbereichs 13 bereitgestellt wird.
  • Gemäß der Halbleitervorrichtung weist jeder der Elementebildungsbereiche 11, 12 für das doppelseitige Elektrodenelement 50, 50a, 50b den p-n-Säulenbereich 13 im Halbleitersubstrat 10 auf. Ferner wird der Driftbereich jedes doppelseitigen Elektrodenelements 50, 50a, 50b durch den p-n-Säulenbereich 13 gebildet. Folglich kann jedes der mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b, die in demselben Halbleitersubstrat 10 angeordnet sind, eine hohe Durchbruchspannung und einen geringen Durchlasswiderstand aufweisen.
  • Ferner umgibt der Isoliergraben 30 jedes der mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b. Die mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b, die jeweils den p-n-Säulenbereich 13 aufweisen, werden durch den Isoliergraben 30 voneinander isoliert und getrennt. Folglich kann die Halbleitervorrichtung einen Elementetrennbereich aufweisen, der verglichen mit einem Fall, bei welchem der Elementetrennbereich durch die p-n-Übergangstrennung bereitgestellt wird, eine geringe Breite aufweist oder eine geringe Fläche belegt, bei gleichen Durchbruchspannungen. Folglich kann die Halbleitervorrichtung in geringer Größe bereitgestellt werden. Alternativ kann dann, wenn die Größen die gleichen sind, eine Halbleitervorrichtung höherer Integration bereitzustellen. Ferner können die Fertigungskosten verringert werden. Ferner kann die Halbleitervorrichtung verglichen mit einem Fall, bei welchem der Elementetrennbereich durch die p-n-Übergangstrennung bereitgestellt wird, mit einer höheren Durchbruchspannung bereitgestellt werden, wenn die Elementetrennbereiche die gleiche Größe aufweisen oder die gleiche Fläche belegen.
  • Ferner kann das Auftreten eines Kurzschlusses bedingt durch einen Störeffekt verglichen mit einem Fall, bei welchem die p-n-Übergangstrennung als der Elementetrennbereich verwendet wird, effizienter eingeschränkt oder verringert werden, da der Isoliergraben 30 als der Elementetrennbereich verwendet wird. Das Störsignal kann eine Überspannung (z. B. eine dv/dt-Überspannung) oder ein Extraanteil eines AC-Signals sein.
  • Auf die vorstehend beschriebene Weise kann eine Halbleitervorrichtung bereitgestellt werden, welche die doppelseitigen Elektrodenelemente 50, 50a, 50b aufweist, die jeweils einen p-n-Säulenbereich 13 aufweisen, wobei die Halbleitervorrichtung dazu ausgelegt ist, eine geringe Größe aufzuweisen und das Auftreten eines durch ein Störsignal verursachten Kurzschlusses einzuschränken.
  • Das doppelseitige Elektrodenelement 50, 50a, 50b kann ein aktives Element sein, das ein Paar von Elektroden (d. h. die erste Elektrode 18a, 18b und die zweite Elektrode 21, 21a, 21b) aufweist, die jeweils auf der Oberfläche der ersten und der zweiten Oberflächen 10a, 10b des Halbleitersubstrats 10 angeordnet sind, die einen Driftbereich aufweist, der durch den p-n-Säulenbereich 13 gebildet wird, und das dazu ausgelegt ist, dass zwischen der ersten und der zweiten Elektrode 18a, 18b, 21, 21a, 21b ein Strom fließt. Solch ein doppelseitiges Elektrodenelement 50, 50a, 50b kann ein vertikales Transistorelement sein. Das heißt, das doppelseitige Elektrodenelement 50, 50a, 50b kann ein vertikales MOS-Transistorelement sein. Alternativ kann das doppelseitige Elektrodenelement 50, 50a, 50b, welches die erste Elektrode 18a, 18b und die zweite Elektrode 21, 21a, 21b aufweist, die jeweils auf der einen der ersten und der zweiten Oberfläche 10a, 10b des Halbleitersubstrats 10 angeordnet sind, eine Diode oder ein Widerstand sein. Die Diode oder der Widerstand können den p-n-Säulenbereich 13 aufweisen.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: die wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b wenigstens zwei doppelseitige p-Kanal-Elektrodenelemente 50, 50a oder wenigstens zwei doppelseitige n-Kanal-Elektrodenelemente 50, 50b aufweisen; der Driftbereich jedes doppelseitigen p-Kanal-Elektrodenelements 50, 50a durch die mehreren p-leitenden Halbleiterteile 14 des p-n-Säulenbereichs 13 gebildet wird; und der Driftbereich jedes doppelseitigen n-Kanal-Elektrodenelements 50, 50b durch die mehreren n-leitenden Halbleiterteile 15 des p-n-Säulenbereichs 13 gebildet wird.
  • Gemäß dem obigen Aufbau sind die mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b, die Kanäle gleichen Leitfähigkeitstyps erzeugen können, im Halbleitersubstrat 10 integriert. Bei solch einem Aufbau ist es möglich, nur die mehreren doppelseitigen n-Kanal-Elektrodenelemente 50, 50b oder nur die mehreren doppelseitigen p-Kanal-Elektrodenelemente 50, 50a zu integrieren. Alternativ können die mehreren doppelseitigen n-Kanal-Elektrodenelemente 50, 50b und die mehreren doppelseitigen p-Kanal-Elektrodenelemente 50, 50a in demselben Halbleitersubstrat 10 integriert werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: die wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b wenigstens ein doppelseitiges p-Kanal-Elektrodenelement 50, 50a und wenigstens ein doppelseitiges n-Kanal-Elektrodenelement 50, 50b aufweisen; der Driftbereich des doppelseitigen p-Kanal-Elektrodenelements 50, 50a durch die mehreren p-leitenden Halbleiterteile 14 gebildet wird; und der Driftbereich des doppelseitigen n-Kanal-Elektrodenelements 50, 50b durch die mehreren n-leitenden Halbleiterteile 15 des p-n-Säulenbereichs 13 gebildet wird.
  • Gemäß dem obigen Aufbau weist jeder Elementebildungsbereich 11, 12 für das doppelseitige Elektrodenelement 50, 50a, 50b die mehreren p-leitenden Halbleiterteile 14 und die mehreren n-leitenden Halbleiterteile 15 auf. Folglich können das doppelseiti ge n-Kanal-Elektrodenelement 50, 50b und das doppelseitige p-Kanal-Elektrodenelement 50, 50a in demselben Halbleitersubstrat 10 integriert werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: jedes doppelseitige Elektrodenelement 50, 50a, 50b einen Kanalbereich 16a, 16b aufweist; der Kanalbereich 16a, 16b in dem Halbleitersubstrat 10 und zwischen dem p-n-Säulenbereich 13 und der ersten Oberfläche 10a des Halbleitersubstrats 10 angeordnet ist; der Kanalbereich 16a, 16b jedes doppelseitigen Elektrodenelements 50, 50a, 50b einen entgegengesetzten Leitfähigkeitstyp zum Driftbereich des doppelseitigen Elektrodenelements 50, 50a, 50b aufweist; und die erste Elektrode 18a, 18b und die zweite Elektrode 21, 21a, 21b jedes doppelseitigen Elektrodenelements 50, 50a, 50b auf der ersten Oberfläche 10a bzw. der zweiten Oberfläche 10b des Halbleitersubstrats 10 angeordnet sind. Gemäß dem obigen Aufbau ist es möglich, einen Aufbau der Halbleitervorrichtung und die Prozesse zur Fertigung der Halbleitervorrichtung zu vereinfachen.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass jeweilige zweite Elektroden 21, 21a, 21b der wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b in Form einer gemeinsamen Elektrode 21 gebildet sind, so dass die jeweiligen zweiten Elektroden 21, 21a, 21b der wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b das gleiche elektrische Potential aufweisen.
  • Alternativ kann die Halbleitervorrichtung derart aufgebaut sein, dass: die erste Elektrode 18a, 18b von einem der wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b elektrisch von der ersten Elektrode 18a, 18b eines anderen der wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b getrennt ist; und die zweite Elektrode 21a, 21b des einen der wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b elektrisch von der zweiten Elektrode 21a, 21b des anderen der wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b getrennt ist. Gemäß dem obigen Aufbau kann wenigstens eine der mehreren doppelseitigen Elektroden 50, 50a, 50b getrennt oder unabhängig von einer anderen der mehreren doppelseitigen Elektroden 50, 50a, 50b angesteuert werden, so dass eine Mehrkanalkonfiguration bereitgestellt wird. Folglich ist es möglich, eine Vielzahl von Schaltungen bereitzustellen.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass der Isoliergraben 30 von der ersten Oberfläche 10a zur zweiten Oberfläche 10b durch das Halbleitersubstrat 10 dringt. Gemäß dem obigen Aufbau können die mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b unabhängig davon, ob eine gemeinsame Elektrode 21 bereitgestellt wird, voneinander getrennt und isoliert werden.
  • Wenn die zweiten Elektroden 21, 21a, 21b als die gemeinsame Elektrode 21 gebildet sind, kann die Halbleitervorrichtung derart aufgebaut sein, dass: die wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b, welche die gemeinsame Elektrode 21 gemeinsam nutzen, durch den Isoliergraben 30 voneinander isoliert und getrennt werden; und sich der Isoliergraben 30 von der ersten Oberfläche 10a des Halbleitersubstrats 10 zu einem Ende des p-n-Säulenbereichs 13 erstreckt, wobei sich das Ende auf der Seite der zweiten Oberfläche 10b des Halbleitersubstrats 10 befindet. Gemäß dem obigen Aufbau kann die Fertigung vereinfacht werden, da eine Tiefe des Isoliergrabens 30 verringert werden kann.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: die Mehrzahl von Elementen 50, 50a, 50b, 51, 51a, 51b ferner wenigstens ein einseitiges Elektrodenelement 51, 51a, 51b aufweist; jedes einseitige Elektrodenelement 51, 51a, 51b ein Elektrodenpaar 25, 26 aufweist, das eine dritte Elektrode 25 und eine vierte Elektrode 26 umfasst; und sowohl die dritte Elektrode 25 als auch die vierte Elektrode 26 auf der ersten Oberfläche 10a oder auf der zweiten Oberfläche 10b des Halbleitersubstrats 10 angeordnet sind. Gemäß dem obigen Aufbau kann eine Halbleitervorrichtung bereitgestellt werden, die als Hybrid-IC oder als Verbund-IC mit einer integrierten Steuerschaltung oder einer integrierten Schutzschaltung dient, da das doppelseitige Elektrodenelement 50, 50a, 50b und das einseitige Elektrodenelement 51, 51a, 51b in demselben Halbleitersubstrat 10 integriert sind. Das doppelseitige Elektrodenelement 50, 50a, 50b kann ein Bipolartransistorelement, ein laterales MOS-Transistorelement, ein CMOS-Transistorelement, eine Diode, ein Kondensator, ein Widerstand oder dergleichen sein.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: der Isoliergraben 30 eine Grabenwand aufweist; und der Isoliergraben 30 einen Isolator, welcher die Gra benwand füllt, oder eine Kavität, die innerhalb der Grabenwand angeordnet ist, aufweist.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: der Isoliergraben 30 eine Grabenwand, einen Grabenisolierfilm 30b, der auf der Grabenwand angeordnet ist, und einen Leiter 30c aufweist; und der Isoliergraben 30 mit dem Leiter 30c, der sich auf der Innenseite des Grabenisolierfilms 30b befindet, gefüllt ist. Gemäß dem obigen Aufbau ist eine Kapazität oder eine Gesamtkapazität der mehreren parasitären Kondensatoren größer als bei nur einem parasitären Kondensator, da mehrere (d. h. zwei) parasitäre Kondensatoren, die jeweils den Grabenisolierfilm 30b als Dielektrikum verwenden, zwischen den benachbarten Elementen in Reihe geschaltet sind. Folglich kann ein Verschiebungsstrom, der im Ansprechen auf eine Spannungsschwankung fließt, verringert werden. Ferner verliert das Störsignal bedingt durch einen Widerstand an Energie, wenn es sich zwischen den parasitären Kondensatoren ausbreitet. Folglich kann eine Ausbreitung des Störsignals (z. B. eine Überspannung) effizient verringert oder einschränkt werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass ein elektrisches Potential des Leiters 30c auf einen vorbestimmten Wert gesetzt ist. Gemäß dem obigen Aufbau können die in den parasitären Kondensatoren gespeicherten elektrischen Ladungen zu einem Element entladen werden, das ein elektrisches Potential aufweist, das im Wesentlichen gleich dem des Leiters 30c ist. Folglich kann die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, noch effizienter einschränkt werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass der Leiter 30c elektrisch mit der zweiten Elektrode 21, 21a, 21b verbunden ist, so dass ein elektrisches Potential des Leiters 30c im Wesentlichen gleich dem der zweiten Elektrode 21, 21a, 21b ist. Gemäß dem obigen Aufbau kann eine Durchbruchspannung des doppelseitigen Elektrodenelements 50, 50a, 50b verglichen mit einem Fall, bei welchem der Leiter 30c und die erste Elektrode 18a, 18b derart aufgebaut sind, dass sie im Wesentlichen das gleiche elektrische Potential aufweisen, erhöht werden, wie in den vorstehend beschriebenen Simulationen der Erfinder aufgezeigt. Da eine Elektrode eines Elements, eine Leitung und dergleichen gebündelt auf der Seite der ersten Oberfläche 10b des Halbleitersubstrats 10 angeordnet werden können, vereinfacht die Verwendung der Seite der zweiten Oberfläche 10b des Halbleitersubstrats 10 einen Aufbau für den Leiter 30c, so dass dieser ein bestimmtes elektrisches Potential aufweisen kann, verglichen mit der Verwendung der Seite der ersten Oberfläche 10a.
  • Die Halbleitervorrichtung kann ferner ein Leitungselement 24 aufweisen, das auf der ersten Oberfläche 10a des Halbleitersubstrats 10 angeordnet ist. Das Leitungselement 24 kann elektrisch mit dem Leiter 30c verbunden sein, so dass ein elektrisches Potential der zweiten Elektrode 21, 21a, 21b über das Leitungselement 24 und den Leiter 30c überwacht werden kann. Gemäß dem obigen Aufbau kann eine Messung eines elektrischen Potentials der zweiten Elektrode 21, 21a, 21b auf der Seite der ersten Oberfläche 10a des Halbleitersubstrats 10 ausgeführt werden.
  • Alternativ kann die Halbleitervorrichtung ferner ein Leitungselement 24 aufweisen, das auf der ersten Oberfläche 10a des Halbleitersubstrats 10 angeordnet und elektrisch mit dem Leiter 30c verbunden ist, wobei: die mehreren Elemente 50, 50a, 50b, 51, 51a, 51b ein erstes Element aufweisen, das anders als die wenigstens zwei doppelseitigen Elektrodenelemente 50, 50a, 50b gebildet ist; und der Leiter 30c über das Leitungselement 24 elektrisch mit dem ersten Element verbunden ist. Gemäß dem obigen Aufbau kann eine Funktion einer Schaltung, welche die mehreren Elemente 50, 50a, 50b, 51, 51a, 51b aufweist, die in dem Halbleitersubstrat 10 angeordnet sind, verbessert werden. Die Funktion ist beispielsweise eine Regelung, die auf dem elektrischen Potential der zweiten Elektrode 21, 21a, 21b basiert.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: der Isoliergraben 30 ein erster Isoliergraben 30 ist; die Halbleitervorrichtung ferner einen zweiten Isoliergraben 30 aufweist; ein Abschnitt des zweiten Isoliergrabens 30 und ein Abschnitt des ersten Isoliergrabens 30 zwischen benachbarten Elementebildungsbereichen 11, 12, 27, 28 angeordnet sind; der Abschnitt des zweiten Isoliergrabens 30 und der Abschnitt des ersten Isoliergrabens 30 einen zwischen ihnen liegenden Bereich als Zwischenelementebereich 33 definieren; der Zwischenelementebereich 33 zwischen den benachbarten Elementebildungsbereichen 11, 12, 27, 28 angeordnet ist. Gemäß dem obigen Aufbau ist eine Kapazität oder eine Gesamtkapazität der mehreren parasitären Kondensatoren größer als die im Falle nur eines parasitären Kondensators, da wenigstens zwei parasitäre Kondensatoren, die jeweils den Grabenisolierfilm 30b als Dielektrikum verwenden, zwischen den benachbarten Elementen in Reihe geschaltet sind. Folglich kann ein im Ansprechen auf eine Spannungsschwankung fließender Verschiebungsstrom verringert werden. Ferner verliert das Störsignal aufgrund eines Widerstandes an Energie, wenn es sich zwischen den parasitären Kondensatoren ausbreitet. Folglich kann eine Ausbreitung des Störsignals (z. B. eine Überspannung) effizient verringert oder eingeschränkt werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass der Zwischenelementebereich 33 den p-n-Säulenbereich 13 mit dem vorstehend beschriebenen Aufbau aufweist. Gemäß dem obigen Aufbau sind parasitäre Kondensatoren, die Sperrschichten als Dielektrikum verwenden, zwischen den Elementen vorgesehen. Folglich kann eine Ausbreitung des Störsignals (z. B. eine Überspannung bzw. ein Stromstoß) noch effizienter verringert oder beschränkt werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass ein elektrisches Potential des Zwischenelementebereichs 33 auf einen vorbestimmten Wert gesetzt ist. Gemäß dem obigen Aufbau können die in den parasitären Kondensatoren gespeicherten elektrischen Ladungen zu einem Element entladen werden, das ein elektrisches Potential aufweist, das im Wesentlichen gleich dem des Zwischenelementebereichs 33 ist. Folglich kann die Ausbreitung des Störsignals, wie beispielsweise eine Überspannung oder dergleichen, noch effizienter eingeschränkt werden.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass der Zwischenelementebereich 33 elektrisch mit der zweiten Elektrode 21, 21a, 21b verbunden ist. Das heißt, ein elektrisches Potential des Zwischenelementebereichs 33 ist im Wesentlichen gleich dem der zweiten Elektrode 21, 21a, 21b. Da eine Elektrode eines Elements, eine Leitung und dergleichen gebündelt auf der Seite der ersten Oberfläche 10b des Halbleitersubstrats 10 angeordnet werden können, vereinfacht die Verwendung der Seite der zweiten Oberfläche 10b des Halbleitersubstrats 10 einen Aufbau für den Zwischenele mentebereich, so dass dieser ein bestimmtes elektrisches Potential aufweisen kann, verglichen mit der Verwendung der Seite der ersten Oberfläche 10a.
  • Die Halbleitervorrichtung kann derart aufgebaut sein, dass: der Isoliergraben 30 mit dem obigen Aufbau ein erster Isoliergraben 30 ist; die Halbleitervorrichtung ferner einen zweiten Isoliergraben 30 aufweist; und sowohl der erste Isoliergraben 30 als auch der zweite Isoliergraben 30 wenigstens einen der mehreren Elementebildungsbereiche 11, 12, 27, 28 umgibt. Gemäß dem obigen Aufbau kann eine Ausbreitung des Störsignals (z. B. eine Überspannung) nicht nur durch einen Bereich 33 zwischen den Elementen, sondern ebenso durch einen Umfangsbereich noch effizienter eingeschränkt werden.
  • Gemäß einer zweiten Ausgestaltung der beispielhaften Ausführungsformen wird ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitgestellt, welches die folgenden Schritte aufweist: Vorbereiten eines Halbleitersubstrats 10c, das eine erste Oberfläche 10a und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche 10b aufweist, wobei das Halbleitersubstrat 10c einen p-n-Säulenbereich 13 aufweist, der p-n-Säulenbereich 13 eine Mehrzahl von p-leitenden Halbleiterteilen 14 und eine Mehrzahl von n-leitenden Halbleiterteilen 15 aufweist und die Mehrzahl von p-leitenden Halbleiterteilen 14 und die Mehrzahl von n-leitenden Halbleiterteilen 15 in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats 10c verläuft, abwechselnd und benachbart zueinander angeordnet sind; Bilden eines Isoliergrabens 30a von einer Seite der ersten Oberfläche 10a des Halbleitersubstrats 10c in dem Halbleitersubstrat 10c, so dass der Isoliergraben 30a ein offenes Ende auf der Seite der ersten Oberfläche 10a und einen Boden in dem Halbleitersubstrat 10c aufweist, wobei der Isoliergraben 30a eine Mehrzahl von Elementebildungsbereichen 11, 12 definiert, die Mehrzahl von Elementebildungsbereichen 11, 12 voneinander isoliert und trennt und derart gebildet wird, dass jeder Elementebildungsbereich die mehreren p-leitenden Halbleiterteile 14 und die mehreren n-leitenden Halbleiterteile 15 aufweist; Bilden von Teilen eines doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der ersten Oberfläche 10a jedes Elementebildungsbereichs 11, 12 des Halbleitersubstrats 10c, wobei die Teile des doppelseitigen Elektrodenelements 50, 50a, 50b eine erste Elektrode 18a, 18b aufweisen; Dünnermachen des Halbleitersubstrats 10c durch eine Entfer nung eines Abschnitts der zweiten Oberfläche 10b des Halbleitersubstrats 10c, auf das Bilden des Isoliergrabens 30a und das Bilden der Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der ersten Oberfläche 10a folgend, so dass der Isoliergraben 30a von einer Seite der zweiten Oberfläche 10b des Halbleitersubstrats 10c freigelegt ist; und Bilden weiterer Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der zweiten Oberfläche 10b jedes Elementebildungsbereichs 11, 12, auf das Dünnermachen des Halbleitersubstrats 10c folgend, wobei die weiteren Teile eine der ersten Elektrode 18a, 18b gegenüberliegende zweite Elektrode 21, 21a, 21b aufweisen und das doppelseitige Elektrodenelement 50, 50a, 50b derart gebildet wird, dass zwischen der ersten Elektrode 18a, 18b und der zweiten Elektrode 21, 21a, 21b ein Strom fließt.
  • Gemäß dem obigen Verfahren kann die vorstehend beschriebene Halbleitervorrichtung gefertigt werden, indem beispielsweise die folgenden Schritte abgewandt Werden: Bilden eines Isoliergrabens 30, 30c von einer Seite der ersten Oberfläche 10a des Halbleitersubstrats 10, 10c, derart, dass er das Halbleitersubstrat 10, 10c nicht vollständig durchdringt (nicht vollständig durchdringender Zustand); und Dünnermachen des Halbleitersubstrats 10, 10c von einer Seite der zweiten Oberfläche 10b, so dass der Isoliergraben 30, 30a vollständig durch das Halbleitersubstrat 10, 10c dringt. Die Vorteile der gemäß dem obigen Verfahren gefertigten Halbleitervorrichtung entsprechen im Wesentlichen denen der vorstehend beschriebenen Halbleitervorrichtung.
  • Das obige Verfahren kann derart erfolgen, dass: das Bilden des Isoliergrabens 30a die folgenden Schritte umfasst: (i) Bilden eines Grabenisolierfilms 30b derart auf einer Grabenwand des Isoliergrabens 30a, dass innerhalb der Grabenwand eine Kavität zurückbleibt, und (ii) Abscheiden eines leitfähigen Materials in die Kavität, so dass der Isoliergraben 30a auf einer Innenseite des Grabenisolierfilms 30b mit einem Leiter 30c gefüllt wird, wobei der Leiter 30c aus dem leitfähigen Material aufgebaut ist; das Dünnermachen des Halbleitersubstrats 10c ausgeführt wird, bis der Leiter 30c freigelegt ist; und das Bilden der weiteren Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der zweiten Oberfläche 10b ein elektrisches Verbinden des Leiters 30c und der zweiten Elektrode 21, 21, 21b umfasst. Gemäß dem obigen Verfahren kann eine Halbleitervorrichtung mit einem Leiter 30c bereitgestellt werden, der innerhalb ei ner Grabenwand des Isoliergrabens 30, 30a angeordnet ist und ein elektrisches Potential aufweist, das im Wesentlichen gleich dem der zweiten Elektrode 21, 21a, 21b ist.
  • Gemäß einer dritten Ausgestaltung der beispielhaften Ausführungsformen wird ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitgestellt, welches die folgenden Schritte aufweist: Vorbereiten eines Halbleitersubstrats 10c, das eine erste Oberfläche 10a und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche 10b aufweist, wobei das Halbleitersubstrat 10c ferner einen p-n-Säulenbereich 13 aufweist, der p-n-Säulenbereich 13 eine Mehrzahl von p-leitenden Halbleiterteilen 14 und eine Mehrzahl von n-leitenden Halbleiterteilen 15 aufweist, die Mehrzahl von p-leitenden Halbleiterteilen 14 und die Mehrzahl von n-leitenden Halbleiterteilen 15 in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats 10c verläuft, abwechselnd und benachbart zueinander angeordnet sind und das Halbleitersubstrat 10c eine Mehrzahl von Elementebildungsbereichen 11, 12 aufweist; Bilden von Teilen eines doppelseitigen Elektrodenelements 50, 50a, 50b auf einer Seite der ersten Oberfläche 10a jedes Elementebildungsbereichs 11, 12 des Halbleitersubstrats 10c, wobei die Teile des doppelseitigen Elektrodenelements 50, 50a, 50b eine erste Elektrode 18a, 18b aufweisen; Bilden eines Isolierfilms 31 auf der Seite der ersten Oberfläche 10a des Halbleitersubstrats 10c; Bilden eines Isoliergrabens 30a von einer Seite der zweiten Oberfläche 10b des Halbleitersubstrats 10c aus, auf das Bilden der Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der ersten Oberfläche 10a und das Bilden des Isolierfilms 31 auf der Seite der ersten Oberfläche 10a folgend, so dass der Isoliergraben 30a den Isolierfilm 31 auf der Seite der ersten Oberfläche 10a erreicht, wobei der Isoliergraben 30a die Mehrzahl von Elementebildungsbereichen 11, 12 voneinander isoliert und trennt, jeden der Mehrzahl von Elementebildungsbereichen 11, 12 umgibt und derart gebildet wird, dass jeder Elementebildungsbereich 11, 12 die Mehrzahl von p-leitenden Halbleiterteilen 14 und die Mehrzahl von n-leitenden Halbleiterteilen 15 aufweist; und Bilden weiterer Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der zweiten Oberfläche 10b jedes Elementebildungsbereichs 11, 12 des Halbleitersubstrats 10c, auf das Bilden der Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der ersten Oberfläche 10a folgend, wobei die weiteren Teile eine der ersten Elektrode 18a, 18b gegenüberliegende zweite Elektrode 21, 21a, 21b aufweisen und das doppelseitige Elektrodenelement 50, 50a, 50b derart gebildet wird, dass zwischen der ersten Elektrode 18a, 18b und der zweiten Elektrode 21, 21a, 21b ein Strom fließt.
  • Gemäß dem obigen Verfahren kann die vorstehend beschriebene Halbleitervorrichtung gefertigt werden, indem beispielsweise die folgenden Schritte angewandt werden: Bilden der Teile auf der Seite der ersten Oberfläche 10a des Halbleitersubstrats 10, 10c zusätzlich zum Bilden des Isolierfilms 31 auf der Seite der ersten Oberfläche 10a des Halbleitersubstrats 10, 10c; und Bilden des Isoliergrabens 30a, 30c von der Seite der zweiten Oberfläche 10b des Halbleitersubstrats 10, 10c unter Verwendung des Isolierfilms 31 auf der Seite der ersten Oberfläche 10a als Stopper. Die Vorteile der gemäß dem obigen Verfahren gefertigten Halbleitervorrichtung entsprechen im Wesentlichen denen der vorstehend beschriebenen Halbleitervorrichtung.
  • Wenn das obige Verfahren angewandt wird, werden Bereiche, welche die mehreren Elementebildungsbereiche 11, 12 aufweisen, dann, wenn eine Grabenwand, die durch das Halbleitersubstrat 10, 10c dringt, derart gebildet wird, dass sie jeden der Elementebildungsbereiche 11, 12 umgibt, über den Isolierfilm 31, der auf der ersten Oberfläche 10a des Halbleitersubstrats 10, 10c gebildet ist, miteinander verbunden. Folglich kann verhindert werden, dass der Elementebildungsbereich 11, 12 stromlos wird.
  • Das obige Verfahren kann ferner den folgenden Schritt aufweisen: Dünnermachen des Halbleitersubstrats 10c durch Entfernen eines Abschnitts der zweiten Oberfläche 10b des Halbleitersubstrats 10c, auf das Bilden der Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der ersten Oberfläche (10a) folgend, vor dem Bilden des Isoliergrabens 30a und vor dem Bilden der Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der zweiten Oberfläche 10b.
  • Gemäß dem obigen Verfahren kann das Bilden des Isoliergrabens 30, 30a, und insbesondere das Bilden einer Grabenwand oder das Bilden des Grabenisolierfilms 30b und des Leiters 30c innerhalb der Grabenwand, auf einfache Weise ausgeführt werden. Ferner ist es dann, wenn der Isoliergraben 30, 30a den Isolierfilm in dem Graben aufweist, nicht erforderlich, einen Prozess zur Verringerung der Dicke einer Oberfläche, an welcher der Isolierfilm in dem Graben und das Halbleitersubstrat 10c zusammen vor handen sind, auszuführen. Folglich können sich dann, wenn das Dünnermachen mit Hilfe eines CMP-Prozesses ausgeführt wird, Belastungen, die durch das Polieren entstehen, an einer Grenze zwischen dem Grabenisolierfilm 30b und dem Halbleitersubstrat 10, 10c konzentrieren. Folglich kann eine Erzeugung von Bruchstellen im Halbleitersubstrat 10, 10c verhindert werden. Ferner kann dann, wenn das Dünnermachen durch Ätzen ausgeführt wird, verhindert werden, dass sich eine Stufe aufgrund einer Differenz der Ätzrate zwischen dem Grabenisolierfilm 30b und dem Halbleitersubstrat 10, 10c bildet. Das heißt, die Dicke der zweiten Oberfläche 10b des Halbleitersubstrats 10, 10c kann in homogener Weise verringert werden.
  • Das obige Verfahren kann derart erfolgen, dass: das Bilden des Isoliergrabens 30a die folgenden Schritte aufweist: (i) Bilden eines Grabenisolierfilms 30b derart auf einer Grabenwand des Isoliergrabens 30a, dass der Isoliergraben 30a eine Kavität innerhalb der Grabenwand aufweist, und anschließend (ii) Abscheiden eines leitfähigen Materials in die Kavität, so dass der Isoliergraben 30a über den Grabenisolierfilm 30b mit einem Leiter 30c gefüllt ist, wobei der Leiter 30c aus dem leitfähigen Material aufgebaut ist; und das Bilden der Teile des doppelseitigen Elektrodenelements 50, 50a, 50b auf der Seite der zweiten Oberfläche 10b ein Abscheiden des leitfähigen Materials auf die zweite Oberfläche 10b des Halbleitersubstrats 10c umfasst, um die zweite Elektrode 21, 21a, 21b aus dem leitfähigen Material zu bilden. Gemäß dem obigen Verfahren kann eine Halbleitervorrichtung mit dem Isoliergraben 30, 30a, dessen elektrisches Potential im Wesentlichen dem der zweiten Elektrode 21, 21a, 21b entspricht, bereitgestellt werden.
  • Obgleich die vorliegende Erfindung anhand ihrer bevorzugten Ausführungsformen und Ausgestaltungen offenbart wurde, sollte wahrgenommen werden, dass sie auf verschiedene Weisen verwirklicht werden kann, ohne ihren Schutzumfang zu verlassen, so wie er in den beigefügten Ansprüchen dargelegt wird. D. h., zusätzlich zu den aufgezeigten Kombinationen und Konfigurationen sollen weitere Kombinationen und Konfigurationen als mit im Schutzumfang der vorliegenden Erfindung beinhaltet verstanden werden.
  • Vorstehend wurden eine Halbleitervorrichtung und ein Verfahren zu deren Fertigung offenbart.
  • Es wird eine Halbleitervorrichtung bereitgestellt, die ein Halbleitersubstrat (10) mit einer ersten Oberfläche 10a und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche 10b aufweist. Die Halbleitervorrichtung weist ferner mehrere doppelseitige Elektrodenelemente 50, 50a, 50b auf, die jeweils ein Elektrodenpaar 18a, 18b, 21, 21a, 21b aufweisen, das auf der ersten und der zweiten Oberfläche 10a, 10b des Halbleitersubstrats 10 angeordnet ist. Zwischen der ersten und der zweiten Elektrode 18a, 18b, 21, 21a, 21b fließt ein Strom. Jedes doppelseitige Elektrodenelement 50, 50a, 50b weist einen im Halbleitersubstrat 10 angeordneten p-n-Säulenbereich 13 auf. Die Halbleitervorrichtung weist ferner einen Isoliergraben 30 auf, der jedes der mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b umgibt und die mehreren doppelseitigen Elektrodenelemente 50, 50a, 50b voneinander isoliert und trennt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2007-13003 A [0003, 0004, 0004, 0071]

Claims (26)

  1. Halbleitervorrichtung mit: – einem Halbleitersubstrat (10), das eine erste Oberfläche (10a), eine der ersten Oberfläche gegenüberliegende zweite Oberfläche (10b) und eine Mehrzahl von Elementebildungsbereichen (11, 12, 27, 18) aufweist; – einem Isoliergraben (30), der jeden der Mehrzahl von Elementebildungsbereichen (11, 12, 27, 28) umgibt und die Mehrzahl von Elementebildungsbereichen (11, 12, 27, 28) voneinander isoliert und trennt; und – einer Mehrzahl von Elementen (50, 50a, 50b, 51, 51a, 51b), die entsprechend in der Mehrzahl von Elementebildungsbereichen (11, 12, 27, 28) angeordnet sind, wobei die Mehrzahl von Elementen (50, 50a, 50b, 51, 51a, 51b) wenigstens zwei doppelseitige Elektrodenelemente (50, 50a, 50b) aufweist, von denen jedes aufweist: – eine erste Elektrode (18a, 18b), die auf der ersten Oberfläche (10a) oder auf der zweiten Oberfläche (10b) des Halbleitersubstrats (10) angeordnet ist; – eine zweite Elektrode (21, 21a, 21b), die auf der anderen Oberfläche der ersten und der zweiten Oberfläche (10a, 10b) des Halbleitersubstrats (10) angeordnet ist, wobei das doppelseitige Elektrodenelement (50, 50a, 50b) dazu ausgelegt ist, dass ein Strom zwischen der ersten Elektrode (18a, 18b) und der zweiten Elektrode (21, 21a, 21b) fließt; – einen p-n-Säulenbereich (13), der in dem Halbleitersubstrat (10) angeordnet ist und eine Mehrzahl von p-leitenden Halbleiterteilen (14) und eine Mehrzahl von n-leitenden Halbleiterteilen (15) aufweist, wobei die Mehrzahl von p-leitenden Halbleiterteilen (14) und die Mehrzahl von n-leitenden Halbleiterteilen (15) in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats (10) verläuft, abwechselnd und benachbart zueinander angeordnet sind; und – einen Driftbereich, der durch die Mehrzahl von p-leitenden Halbleiterteilen (14) oder die Mehrzahl von n-leitenden Halbleiterteilen (15) des p-n-Säulenbereichs (13) bereitgestellt wird.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jedes doppelseitige Elektrodenelement (50, 50a, 50b) ein vertikales MOS-Transistorelement (50, 50a, 50b) ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die wenigstens zwei doppelseitigen Elektrodenelemente (50, 50a, 50b) wenigstens zwei doppelseitige p-Kanal-Elektrodenelemente (50, 50a), die jeweils die Mehrzahl von p-leitenden Halbleiterteilen (14) als den Driftbereich nutzen, oder wenigstens zwei doppelseitige n-Kanal-Elektrodenelemente (50, 50b), die jeweils die Mehrzahl von n-leitenden Halbleiterteilen (15) als den Driftbereich nutzen, sind.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – die wenigstens zwei doppelseitigen Elektrodenelemente (50, 50a, 50b) wenigstens ein doppelseitiges p-Kanal-Elektrodenelement (50, 50a) und wenigstens ein doppelseitiges n-Kanal-Elektrodenelement (50, 50b) aufweisen; – das wenigstens eine doppelseitige p-Kanal-Elektrodenelement (50, 50a) die Mehrzahl von p-leitenden Halbleiterteilen (14) als den Driftbereich nutzt; und – das wenigstens eine doppelseitige n-Kanal-Elektrodenelement (50, 50b) die Mehrzahl von n-leitenden Halbleiterteilen (15) als den Driftbereich nutzt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass – jedes doppelseitige Elektrodenelement (50, 50a, 50b) einen Kanalbereich (16a, 16b) aufweist; – der Kanalbereich (16a, 16b) in dem Halbleitersubstrat (10) zwischen dem p-n-Säulenbereich (13) und der ersten Oberfläche (10a) des Halbleitersubstrats (10) angeordnet ist; – ein Leitfähigkeitstyp des Kanalbereichs (16a, 16b) jedes doppelseitigen Elektrodenelements (50, 50a, 50b) entgegengesetzt zu dem des Driftbereichs des doppelseitigen Elektrodenelements (50, 50a, 50b) ist; und – die erste Elektrode (18a, 18b) und die zweite Elektrode (21, 21a, 21b) jedes doppelseitigen Elektrodenelements (50, 50a, 50b) auf der ersten Oberfläche (10a) bzw. der zweiten Oberfläche (10b) des Halbleitersubstrats (10) angeordnet sind.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass jeweiligen zweiten Elektroden (21, 21a, 21b) der wenigstens zwei doppelseitigen Elektrodenelemente (50, 50a, 50b) als eine gemeinsame Elektrode (21) integriert sind.
  7. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass – die erste Elektrode (18a, 18b) von einem der doppelseitigen Elektrodenelemente (50, 50a, 50b) elektrisch von der ersten Elektrode (18a, 18b) von einem anderen doppelseitigen Elektrodenelement (50, 50a, 50b) getrennt ist; und – die zweite Elektrode (21a, 21b) des einen der doppelseitigen Elektrodenelemente (50, 50a, 50b) elektrisch von der zweiten Elektrode (21a, 21b) des anderen doppelseitigen Elektrodenelements (50, 50a, 50b) getrennt ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Isoliergraben (30) von der ersten Oberfläche (10a) zur zweiten Oberfläche (10b) durch das Halbleitersubstrat (10) dringt.
  9. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – die wenigstens zwei doppelseitigen Elektrodenelemente (50, 50a, 50b), welche die gemeinsame Elektrode (21) gemeinsam nutzen, durch den Isoliergraben (30) voneinander isoliert und getrennt sind; und – sich der Isoliergraben (30) von der ersten Oberfläche (10a) des Halbleitersubstrats (10) zu einem Ende des p-n-Säulenbereichs (13) erstreckt, wobei sich das Ende auf der Seite der zweiten Oberfläche (10b) des Halbleitersubstrats (10) befindet.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass – die Mehrzahl von Elementen (50, 50a, 50b, 51, 51a, 51b) ferner wenigstens ein einseitiges Elektrodenelement (51, 51a, 51b) aufweist; – jedes einseitige Elektrodenelement (51, 51a, 51b) ein Elektrodenpaar (25, 26) aufweist, das eine dritte Elektrode (25) und eine vierte Elektrode (26) aufweist; und – sowohl die dritte Elektrode (25) als auch die vierte Elektrode (26) auf der ersten Oberfläche (10a) oder auf der zweiten Oberfläche (10b) des Halbleitersubstrats (10) angeordnet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass – der Isoliergraben (30) eine Grabenwand aufweist; und – der Isoliergraben (30) einen Isolator, welcher die Grabenwand ausfüllt, oder eine Kavität, die innerhalb der Grabenwand angeordnet ist, aufweist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass – der Isoliergraben (30) eine Grabenwand, einen auf der Grabenwand angeordneten Grabenisolierfilm (30b) und einen Leiter (30c) aufweist; und – der Isoliergraben (30) mit dem sich innerhalb des Grabenisolierfilms (30b) befindlichen Leiter (30c) gefüllt ist.
  13. Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass ein elektrisches Potential des Leiters (30c) auf einen vorbestimmten Wert gesetzt ist.
  14. Halbleitervorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Leiter (30c) elektrisch mit der zweiten Elektrode (21, 21a, 21b) verbunden ist.
  15. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass sie ferner aufweist: – ein Leitungselement (24), das auf der ersten Oberfläche (10a) des Halbleitersubstrats (10) angeordnet ist, wobei – das Leitungselement (24) elektrisch mit dem Leiter (30c) verbunden ist, so dass ein elektrisches Potential der zweiten Elektrode (21, 21a, 21b) über das Leitungselement (24) und den Leiter (30c) überwacht werden kann.
  16. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass sie ferner aufweist: – ein Leitungselement (24), das auf der ersten Oberfläche (10a) des Halbleitersubstrats (10) angeordnet und elektrisch mit dem Leiter (30c) verbunden ist, wobei – die Mehrzahl von Elementen (50, 50a, 50b, 51, 51a, 51b) ein erstes Element aufweist, das anders als die wenigstens zwei doppelseitigen Elektrodenelemente (50, 50a, 50b) gebildet ist; und – der Leiter (30c) über das Leitungselement (24) elektrisch mit dem ersten Element verbunden ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Isoliergraben (30) nach einem der Ansprüche 1 bis 13 ein erster Isoliergraben (30) ist und die Halbleitervorrichtung ferner aufweist: – einen zweiten Isoliergraben (30), wobei – ein Abschnitt des zweiten Isoliergrabens (30) und ein Abschnitt des ersten Isoliergrabens (30) zwischen benachbarten Elementebildungsbereichen (11, 12, 27, 28) angeordnet sind; – der Abschnitt des zweiten Isoliergrabens (30) und der Abschnitt des ersten Isoliergrabens (30) zwischen sich einen Zwischenelementebereich (33) definieren; und – der Zwischenelementebereich (33) zwischen den benachbarten Elementebildungsbereichen (11, 12, 27, 28) angeordnet ist.
  18. Halbleitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass der Zwischenelementebereich (33) einen p-n-Säulenbereich (13) nach dem Anspruch 1 aufweist.
  19. Halbleitervorrichtung nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass ein elektrisches Potential des Zwischenelementebereichs (33) auf einen vorbestimmten Wert gesetzt ist.
  20. Halbleitervorrichtung nach Anspruch 19, dadurch gekennzeichnet, dass der Zwischenelementebereich (33) elektrisch mit der zweiten Elektrode (21, 21a, 21b) verbunden ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass der Isoliergraben (30) nach einem der Ansprüche 1 bis 13 ein erster Isoliergraben (30) ist und die Halbleitervorrichtung ferner aufweist: – einen zweiten Isoliergraben (30), wobei – sowohl der erste Isoliergraben (30) als auch der zweite Isoliergraben (30) wenigstens einen der Mehrzahl von Elementebildungsbereichen (11, 12, 27, 28) umgibt.
  22. Verfahren zur Fertigung einer Halbleitervorrichtung, mit den Schritten: – Vorbereiten eines Halbleitersubstrats (10c), das eine erste Oberfläche (10a) und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche (10b) aufweist, wobei das Halbleitersubstrat (10c) einen p-n-Säulenbereich (13) aufweist, der p-n-Säulenbereich (13) eine Mehrzahl von p-leitenden Halbleiterteilen (14) und eine Mehrzahl von n-leitenden Halbleiterteilen (15) aufweist und die Mehrzahl von p-leitenden Halbleiterteilen (14) und die Mehrzahl von n-leitenden Halbleiterteilen (15) in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats (10c) verläuft, abwechselnd und benachbart zueinander angeordnet sind; – Bilden eines Isoliergrabens (30a) von einer Seite der ersten Oberfläche (10a) des Halbleitersubstrats (10c) in dem Halbleitersubstrat (10c), so dass der Isoliergraben (30a) ein offenes Ende auf der Seite der ersten Oberfläche (10a) und einen Boden in dem Halbleitersubstrat (10c) aufweist, wobei der Isoliergraben (30a) eine Mehrzahl von Elementebildungsbereichen (11, 12) definiert, die Mehrzahl von Elementebildungsbereichen (11, 12) voneinander isoliert und trennt und derart gebildet wird, dass jeder Elementebildungsbereich den p-n-Säulenbereich (13) mit der Mehrzahl von p-leitenden Halbleiterteilen (14) und der Mehrzahl von n-leitenden Halbleiterteilen (15) aufweist; – Bilden von Teilen eines doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der ersten Oberfläche (10a) jedes Elementebildungsbereichs (11, 12) des Halbleitersubstrats (10c), wobei die Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) eine erste Elektrode (18a, 18b) aufweisen; – Dünnermachen des Halbleitersubstrats (10c) durch eine Entfernung eines Abschnitts der zweiten Oberfläche (10b) des Halbleitersubstrats (10c), auf das Bilden des Isoliergrabens (30a) und das Bilden der Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der ersten Oberfläche (10a) folgend, so dass der Isoliergraben (30a) von einer Seite der zweiten Oberfläche (10b) des Halbleitersubstrats (10c) freigelegt ist; und – Bilden weiterer Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der zweiten Oberfläche (10b) jedes Elementebildungsbereichs (11, 12), auf das Dünnermachen des Halbleitersubstrats (10c) folgend, wobei die weiteren Teile eine der ersten Elektrode (18a, 18b) gegenüberliegende zweite Elektrode (21, 21a, 21b) aufweisen und das doppelseitige Elektrodenelement (50, 50a, 50b) derart gebildet wird, dass zwischen der ersten Elektrode (18a, 18b) und der zweiten Elektrode (21, 21a, 21b) ein Strom fließt.
  23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass – das Bilden des Isoliergrabens (30a) ferner die folgenden Schritte umfasst: (i) Bilden eines Grabenisolierfilms (30b) derart auf einer Grabenwand des Isoliergrabens (30a), dass innerhalb der Grabenwand eine Kavität zurückbleibt, und (ii) Abscheiden eines leitfähigen Materials in die Kavität, so dass der Isoliergraben (30a) innerhalb des Grabenisolierfilms (30b) mit einem Leiter (30c) gefüllt wird, wobei der Leiter (30c) aus dem leitfähigen Material aufgebaut ist; – das Dünnermachen des Halbleitersubstrats (10c) ausgeführt wird, bis der Leiter (30c) freigelegt ist; und – das Bilden der weiteren Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der zweiten Oberfläche (10b) ein elektrisches Verbinden des Leiters (30c) und der zweiten Elektrode (21, 21, 21b) umfasst.
  24. Verfahren zur Fertigung einer Halbleitervorrichtung, mit den Schritten: – Vorbereiten eines Halbleitersubstrats (10c), das eine erste Oberfläche (10a) und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche (10b) aufweist, wobei das Halbleitersubstrat (10c) ferner einen p-n-Säulenbereich (13) aufweist, der p-n-Säulenbereich (13) eine Mehrzahl von p-leitenden Halbleiterteilen (14) und eine Mehrzahl von n-leitenden Halbleiterteilen (15) aufweist, die Mehrzahl von p-leitenden Halbleiterteilen (14) und die Mehrzahl von n-leitenden Halbleiterteilen (15) in einer Richtung, die senkrecht zu einer Dickenrichtung des Halbleitersubstrats (10c) verläuft, abwechselnd und benachbart zueinander angeordnet sind und das Halbleitersubstrat (10c) eine Mehrzahl von Elementebildungsbereichen (11, 12) aufweist; – Bilden von Teilen eines doppelseitigen Elektrodenelements (50, 50a, 50b) auf einer Seite der ersten Oberfläche (10a) jedes Elementebildungsbereichs (11, 12) des Halbleitersubstrats (10c), wobei die Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) eine erste Elektrode (18a, 18b) aufweisen; – Bilden eines Isolierfilms (31) auf der Seite der ersten Oberfläche (10a) des Halbleitersubstrats (10c); – Bilden eines Isoliergrabens (30a) von einer Seite der zweiten Oberfläche (10b) des Halbleitersubstrats (10c) aus, auf das Bilden der Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der ersten Oberfläche (10a) und das Bilden des Isolierfilms (31) auf der Seite der ersten Oberfläche (10a) folgend, so dass der Isoliergraben (30a) den Isolierfilm (31) auf der Seite der ersten Ober fläche (10a) erreicht, wobei der Isoliergraben (30a) die Mehrzahl von Elementebildungsbereichen (11, 12) voneinander isoliert und trennt, jeden der Mehrzahl von Elementebildungsbereichen (11, 12) umgibt und derart gebildet wird, dass jeder Elementebildungsbereich (11, 12) die Mehrzahl von p-leitenden Halbleiterteilen (14) und die Mehrzahl von n-leitenden Halbleiterteilen (15) aufweist; und – Bilden weiterer Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der zweiten Oberfläche (10b) jedes Elementebildungsbereichs (11, 12) des Halbleitersubstrats (10c), auf das Bilden der Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der ersten Oberfläche (10a) folgend, wobei die weiteren Teile eine der ersten Elektrode (18a, 18b) gegenüberliegende zweite Elektrode (21, 21a, 21b) aufweisen und das doppelseitige Elektrodenelement (50, 50a, 50b) derart gebildet wird, dass zwischen der ersten Elektrode (18a, 18b) und der zweiten Elektrode (21, 21a, 21b) ein Strom fließt.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass es ferner den folgenden Schritt aufweist: – Dünnermachen des Halbleitersubstrats (10c) durch Entfernen eines Abschnitts der zweiten Oberfläche (10b) des Halbleitersubstrats (10c), auf das Bilden der Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der ersten Oberfläche (10a) folgend, vor dem Bilden des Isoliergrabens (30a) und vor dem Bilden der Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der zweiten Oberfläche (10b).
  26. Verfahren nach Anspruch 24 oder 25, dadurch gekennzeichnet, dass – das Bilden des Isoliergrabens (30a) die folgenden Schritte aufweist: (i) Bilden eines Grabenisolierfilms (30b) derart auf einer Grabenwand des Isoliergrabens (30a), dass der Isoliergraben (30a) eine Kavität innerhalb der Grabenwand aufweist, und anschließend (ii) Abscheiden eines leitfähigen Materials in die Kavität, so dass der Isoliergraben (30a) über den Grabenisolierfilm (30b) mit einem Leiter (30c) gefüllt wird, wobei der Leiter (30c) aus dem leitfähigen Material aufgebaut ist; und – das Bilden der Teile des doppelseitigen Elektrodenelements (50, 50a, 50b) auf der Seite der zweiten Oberfläche (10b) ein Abscheiden des leitfähigen Materials auf die zweite Oberfläche (10b) des Halbleitersubstrats (10c) umfasst, um die zweite Elektrode (21, 21a, 21b) aus dem leitfähigen Material zu bilden.
DE102008056206A 2007-11-06 2008-11-06 Halbleitervorrichtung und Verfahren zu deren Fertigung Ceased DE102008056206A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007288894 2007-11-06
JP2007-288894 2007-11-06
JP2008244841A JP4678547B2 (ja) 2007-11-06 2008-09-24 半導体装置及びその製造方法
JP2008-244841 2008-09-24

Publications (1)

Publication Number Publication Date
DE102008056206A1 true DE102008056206A1 (de) 2009-05-07

Family

ID=40514657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008056206A Ceased DE102008056206A1 (de) 2007-11-06 2008-11-06 Halbleitervorrichtung und Verfahren zu deren Fertigung

Country Status (2)

Country Link
US (1) US7911023B2 (de)
DE (1) DE102008056206A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107894B4 (de) * 2013-06-04 2017-08-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
US9799643B2 (en) 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
DE102014101937B4 (de) 2013-02-18 2021-07-22 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE533579C2 (sv) 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
CN102157377B (zh) * 2010-02-11 2012-10-03 上海华虹Nec电子有限公司 超结vdmos器件及其制造方法
US20110260245A1 (en) * 2010-04-23 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cost Effective Global Isolation and Power Dissipation For Power Integrated Circuit Device
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6534813B2 (ja) * 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
EP3262678A4 (de) * 2015-02-27 2019-01-09 D3 Semiconductor LLC Oberflächenvorrichtungen innerhalb einer vertikalen leistungsvorrichtung
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
EP4109559A4 (de) 2020-03-17 2023-04-05 Huawei Technologies Co., Ltd. Bipolartransistor mit isolierter steuerelektrode, motorsteuereinheit für ein kraftfahrzeug

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013003A (ja) 2005-07-01 2007-01-18 Denso Corp 半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484671A (en) 1987-09-28 1989-03-29 Hitachi Ltd Semiconductor device
JPH0239565A (ja) 1988-07-29 1990-02-08 Hitachi Ltd 誘電体分離基板およびその製造方法
JP3018017B2 (ja) 1989-04-03 2000-03-13 猛英 白土 半導体装置及びその製造方法
JP2822656B2 (ja) 1990-10-17 1998-11-11 株式会社デンソー 半導体装置およびその製造方法
JPH07161809A (ja) 1993-12-02 1995-06-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5753529A (en) 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
US6140690A (en) 1996-11-18 2000-10-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device
DE19800715A1 (de) 1998-01-12 1999-07-15 Bremicker Auto Elektrik Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
WO2002097888A1 (fr) 2001-05-25 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur de puissance
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP2003174082A (ja) 2001-12-06 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10300577B4 (de) 2003-01-10 2012-01-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
US7423315B2 (en) 2004-11-05 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2007129086A (ja) 2005-11-04 2007-05-24 Toshiba Corp 半導体装置
JP2007157797A (ja) 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置
JP5217348B2 (ja) 2006-12-06 2013-06-19 株式会社デンソー 半導体装置
JP2007116190A (ja) 2006-12-12 2007-05-10 Toshiba Corp 半導体素子およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013003A (ja) 2005-07-01 2007-01-18 Denso Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101937B4 (de) 2013-02-18 2021-07-22 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
DE102014106102B4 (de) 2013-04-30 2021-09-02 Infineon Technologies Austria Ag Leistungstransistor mit einer zumindest teilweise integrierten Treiberstufe
US9799643B2 (en) 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
US10438945B2 (en) 2013-05-23 2019-10-08 Infineon Technologies Austria Ag Method of manufacturing a semiconductor die
DE102014107894B4 (de) * 2013-06-04 2017-08-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US20090114985A1 (en) 2009-05-07
US7911023B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE3816002C2 (de)
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102004039402B4 (de) Bidirektionale Vorrichtung, Verfahren zur Herstellung derselben und Halbleitervorrichtung
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102010011258A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112005003720T5 (de) SOI-Trench-Lateral-IGBT
DE19701189A1 (de) Halbleiterbauteil
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102012216909A1 (de) Halbleitereinrichtung mit lateralem Element
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102013207698A1 (de) Halbleitervorrichtung
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur

Legal Events

Date Code Title Description
R084 Declaration of willingness to licence

Effective date: 20140206

R012 Request for examination validly filed

Effective date: 20140206

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final