DE102008046724A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102008046724A1
DE102008046724A1 DE102008046724A DE102008046724A DE102008046724A1 DE 102008046724 A1 DE102008046724 A1 DE 102008046724A1 DE 102008046724 A DE102008046724 A DE 102008046724A DE 102008046724 A DE102008046724 A DE 102008046724A DE 102008046724 A1 DE102008046724 A1 DE 102008046724A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
semiconductor element
solder
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008046724A
Other languages
English (en)
Other versions
DE102008046724B4 (de
Inventor
Osamu Ikeda
Masato Nakamura
Satoshi Matsuyoshi
Koji Sasaki
Shinji Hiramitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE102008046724A1 publication Critical patent/DE102008046724A1/de
Application granted granted Critical
Publication of DE102008046724B4 publication Critical patent/DE102008046724B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Bei einer Halbleitervorrichtung, bei der auf einem Bestandteil davon ein Halbleiterelement (1) angeordnet ist, sind Halbleiterelement (1) und der Bestandteil der Halbleitervorrichtung über eine Schicht (11) auf Ni-Basis und ein Sn-Lot (9) mit (1-10) Massen-% Cu und (0,05-0,5) Massen-% Ni verbunden. Dadurch können Grenzflächenreaktionen unterbunden und das Entstehen von Hohlräumen im Verbindungsabschnitt (2) des Halbleiterelements (1) vermieden werden, wenn sich das Halbleiterelement stark erwärmt. Das Lot auf Sn-Basis kann stark bleihaltiges Lot auch dann ersetzen, wenn die Halbleitervorrichtung bei einer Temperatur von 200°C und mehr eingesetzt wird, wobei das Lot auf Sn-Basis die gleichen elektrischen und mechanischen Eigenschaften aufweist wie stark bleihaltiges Lot.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, bei der zum Auflöten von Elementen ein bleifreies Lot verwendet wird. Insbesondere betrifft die vorliegende Erfindung eine Halbleitervorrichtung für eine Hochtemperaturumgebung wie zum Beispiel eine Halbleitervorrichtung, die dazu verwendet wird, den von einem in einem Fahrzeug angeordneten Wechselstromgenerator (Drehstromgenerator) erzeugten Wechselstrom in einen Gleichstrom umzuwandeln.
  • Hinsichtlich einer Halbleitervorrichtung für einen Betrieb bei hohen Temperaturen, etwa einer Halbleitervorrichtung, die dazu verwendet wird, den von dem in einem Fahrzeug befindlichen Wechselstromgenerator mit einem vom Motor des Fahrzeugs in Drehung versetzten Anker erzeugten Wechselstrom in einen Gleichstrom umzuwandeln, ist ein Aufbau bekannt, bei dem darauf geachtet wird, die thermischen Spannungen aufgrund des Unterschieds zwischen dem thermischen Ausdehnungskoeffizient eines Halbleiterelements und dem einer Elektrode zu verringern, damit das Halbleiterelement Temperaturzyklen mit stark wechselnden Temperaturen aushält ( JP-A-7-221235 , JP-A-7-161877 , JP-A-2002-142424 , JP-A-2002-261210 , JP-A-2002-359328 ). Da die Halbleitervorrichtung in der Nähe des Motors untergebracht ist, muß sie einer Temperatur von 200°C widerstehen können. Zum Kontaktieren des Halbleiterelements wird daher zum Beispiel hoch bleihaltiges Lot mit einer Soliduslinie bei etwa 300°C verwendet (zum Beispiel eine Pb-Sn-Legierung mit einer Soliduslinie bei 300°C und einer Liquiduslinie bei 314°C, die 95 Gew.-% Pb und 5 Gew.-% Sn enthält).
  • Aus Umweltschutzgründen werden jedoch Halbleitervorrichtungen bevorzugt, bei denen das Verbindungsmaterial kein Blei enthält, das die Umwelt stark belastet. Es gibt zwar bleifreies Lot mit einem Schmelzpunkt in der Nähe des Schmelzpunktes eines hoch bleihaltigen Lots, es sind dies Lote auf Goldbasis wie Au-20Sn (eutektisch, 280°C), Au-12Ge (eutektisch, 356°C), Au-3,15Si (eutektisch, 363°C). Diese Lote sind jedoch extrem teuer. Au-20Sn mit dem kleinsten Goldgehalt ist ein Hartlot und daher nicht dafür geeignet, Spannungen auszugleichen, wenn ein Halbleiterelement mit einer großen Fläche befestigt wird, so daß die Gefahr besteht, daß das Halbleiterelement bricht.
  • Zum Anbringen von Bauteilen auf einem Substrat wird oft ein Lot auf Sn-Basis für mittlere Temperaturen verwendet, das einen Schmelzpunkt von 200°C oder darüber aufweist. In einer Umgebung mit Temperaturen bis zu 150°C ergibt sich damit eine zuverlässige Verbindung. Wenn sich ein derart angelötetes Bauteil im Betrieb für längere Zeit in einer Umgebung mit einer Temperatur von 200°C und mehr befindet, treten jedoch an der Verbindungsfläche Grenzflächenreaktionen auf, und die Zuverlässigkeit der Verbindung nimmt durch das Entstehen von Hohlräumen, dem Entstehen von intermetallischen Verbindungen und dergleichen ab. Es ist bekannt, daß in Hochleistungsmodulen wie LEDs und dergleichen das Entstehen von Hohlräumen an der Grenzfläche aufgrund der Wärmeerzeugung durch den fließenden Strom die Zuverlässigkeit der Verbindung herabsetzt.
  • Zum Unterdrücken der Grenzflächenreaktionen bei einem Lot auf Sn-Basis schlägt die japanische Patentschrift 3152945 vor, ein Lot auf Sn-Basis mit 0,1 bis 2 Gew.-% Cu, 0,002 bis 1 Gew.-% Ni und dem Rest Sn zu verwenden. Durch das Hinzufügen von Cu wird die Cu-Korrosion in dem mit dem Lot verbundenen Material unterdrückt und mit der Zugabe von Ni das Entstehen von intermetallischen Verbindungen wie Cu6Sn5 oder Cu3Sn an der Verbindungsfläche. In der JP-A-2002-280417 wird vorgeschlagen, beim Ausbilden von Lötkontakthöckern an der Oberfläche des anzulötenden Materials zwei Arten von Metallschichten vorzusehen, die durch eine Reaktion mit dem Lot auf Sn-Basis eine intermetallische Verbindung ausbilden, und die Lotkugeln auf Sn-Basis mit den Metallschichten zu verbinden, um so an der Verbindungsfläche eine dünne intermetallische Verbindungsschicht entstehen zu lassen, die aus zwei oder drei Elementen einschließlich dem Sn besteht und die weitere Grenzflächenreaktionen verhindert.
  • Bei diesen bekannten Vorgehensweisen ergeben sich jedoch die im folgenden angeführten Nachteile, weshalb die jeweiligen Anordnungen nicht für Halbleitervorrichtungen geeignet sind, die in einer Umgebung mit hoher Temperatur betrieben werden oder die aufgrund des Erzeugens von Wärme durch den durch die Halbleitervorrichtung fließenden Strom sehr heiß werden. Insbesondere sind die bekannten Anordnungen nicht für Halbleitervorrichtungen oder Hochleistungsmodule geeignet, die in einem in einem Fahrzeug angeordneten Wechselstromgenerator (Drehstromgenerator) verwendet werden.
  • Bei der Anordnung nach der japanischen Patentschrift 3152945 steht das Cu6Sn5 oder Cu3Sn mit dem Cu enthaltenden Lot auf Sn-Basis in Kontakt, so daß bei hohen Temperaturen von 200°C und mehr trotz der Zugabe von Ni eine Cu-Sn-Verbindung entsteht, die die Gefahr erhöht, daß die Zuverlässigkeit der Halbleitervorrichtung nicht mehr gegeben ist.
  • Im Falle der JP-A-2002-280417 bildet die erste intermetallische Verbindungsschicht unmittelbar unter dem Lot auf Sn-Basis eine Sperrschicht zwischen dem Lot und der zweiten Metallschicht, wodurch Grenzflächenreaktionen gut unterbunden werden. Durch die erforderlichen zwei Arten von Metallschichten steigt jedoch die Anzahl der Metallisierungsschritte an, wodurch auch die Kosten für das selektive lokale Metallisieren ansteigen. An den Stellen, an denen die Metallschichten ausgebildet sind, können keine Elektroden vorgesehen werden. Wenn die äußere Metallschicht dick ist, kann es sein, daß zum Zeitpunkt des Ausbildens der Verbindung der äußerste Teil der Metallschicht nicht mit dem Lot auf Sn-Basis reagiert, so daß die Gefahr besteht, daß der Sperreffekt nicht ausreichend ist, und folglich lange gewartet werden muß, bis die Reaktion die äußere Metallschicht vollständig durchsetzt hat. Wenn die äußere Metallschicht dagegen dünn ist, ist auch die Sperrschicht zum Unterdrücken von Grenzflächenreaktionen dünn, so daß die Möglichkeit besteht, daß bei einer Temperatur von 200°C oder mehr die Grenzflächenreaktionen nicht ausreichend unterdrückt werden.
  • Wenn wie im Fall einer Drehstromgeneratordiode durch diese beim Schalten des elektrischen Stroms ein Strom von einigen zehn Ampere fließt, entstehen im Verbindungsabschnitt des Halbleiterelements Hohlräume der in der 1 der Zeichnung gezeigten Art. Es wird angenommen, daß diese Hohlräume dadurch entstehen, daß durch die vom elektrischen Strom erzeuge Wärme und dem sich dadurch im Verbindungsabschnitt ergebenden Temperaturgradienten und den davon entstehenden Spannungen eine der Verbindungen im Verbindungsabschnitt sich bewegt, wodurch lokal Poren entstehen, die, wenn sie größer werden und sich zusammenschließen, zu den Hohlräumen führen.
  • Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung mit einem bleifreien Lot zu schaffen, das keine großen Umweltprobleme verursacht, mit geringen Kosten hergestellt werden kann und bei dem die Zuverlässigkeit der Verbindungen hoch ist, auch wenn die Halbleitervorrichtung für lange Zeit bei einer hohen Temperatur von 200°C und mehr verwendet wird. Es sollen keine Hohlräume im Verbindungsabschnitt eines Halbleiterelements der Halbleitervorrichtung entstehen, wenn ein großer elektrischer Strom fließt.
  • Diese Aufgabe wird mit der Halbleitervorrichtung nach Patentanspruch 1 bzw. 8 gelöst. Die Unteransprüche beschreiben vorteilhafte Ausgestaltungen der erfindungsgemäßen Halbleitervorrichtung.
  • Die vorliegende Erfindung umfaßt somit (1) eine Halbleitervorrichtung mit einem Bestandteil mit einem darauf ange ordneten Halbleiterelement und mit einem ersten Verbindungsabschnitt, der den Bestandteil der Halbleitervorrichtung mit dem Halbleiterelement verbindet, wobei der erste Verbindungsabschnitt umfaßt: Eine erste Schicht auf Ni-Basis, die auf dem Bestandteil der Halbleitervorrichtung ausgebildet ist; eine erste intermetallische Verbindungsschicht, die auf der ersten Schicht auf Ni-Basis ausgebildet ist und die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält; und eine Schicht aus einem Lot auf Sn-Basis zwischen der ersten intermetallischen Verbindungsschicht und dem Halbleiterelement.
  • Bei der Halbleitervorrichtung mit diesem Aufbau verbindet der erste Verbindungsabschnitt die erste Schicht auf Ni-Basis auf dem Bestandteil der Halbleitervorrichtung und das Halbleiterelement mit einem Lot aus Sn mit 1 bis 10 Massen-% Cu und 0,05 bis 0,5 Massen Ni.
  • Die vorliegende Erfindung umfaßt desgleichen (2) eine Halbleitervorrichtung mit einem Halbleiterelement; mit einem Elektrodenkörper, der über ein erstes Ausgleichsmaterial mit einer ersten Oberfläche des Halbleiterelements verbunden ist; mit einer Zuleitungselektrode, die über ein zweites Ausgleichsmaterial mit einer zweiten Oberfläche des Halbleiterelements verbunden ist; und mit einem ersten Verbindungsabschnitt, der die erste Oberfläche des Halbleiterelements mit dem ersten Ausgleichsmaterial verbindet. Das erste Ausgleichsmaterial umfaßt eine erste Schicht auf Ni-Basis, die auf der ersten Oberfläche des Halbleiterelements ausgebildet ist; eine erste intermetallische Verbindungsschicht, die auf der ersten Schicht auf Ni-Basis ausgebildet ist und die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält; und eine Lotschicht auf Sn-Basis zwischen der ersten intermetallischen Verbindungsschicht und dem ersten Ausgleichsmaterial.
  • Bei der Halbleitervorrichtung mit diesem Aufbau verbindet der erste Verbindungsabschnitt die erste Schicht auf Ni-Basis, die auf der ersten Oberfläche des Halbleiterelements ausgebildet ist, und das erste Ausgleichsmaterial mit einem Lot aus Sn mit 1 bis 10 Massen Cu und 0,05 bis 0,5 Massen-% Ni.
  • Bei der Halbleitervorrichtung mit diesem Aufbau ist der Verbindungsabschnitt des Elektrodenkörpers mit dem ersten Ausgleichsmaterial durch ein Lot auf Sn-Basis verbunden, das bei einer Temperatur von 200°C eine Cu6Sn5-Phase enthält.
  • Bei der Halbleitervorrichtung mit diesem Aufbau kann der Bestandteil der Halbleitervorrichtung ein Basissubstrat sein.
  • Bei der Halbleitervorrichtung mit diesem Aufbau kann der Bestandteil der Halbleitervorrichtung ein Leiterrahmen sein, der elektrisch mit dem Halbleiterelement verbunden ist.
  • Ausführungsformen der Erfindung werden im folgenden anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittansicht des Verbindungsabschnitts eines Halbleiterelements nach einem thermischen Ermüdungstest;
  • 2 eine schematische Schnittansicht des erfindungsgemäßen Löt-Verbindungsabschnitts;
  • 3 die Beziehungen zwischen der Verweilzeit bei 200°C und der Dicke der Ni-Schicht bei verschiedenen Arten von Loten;
  • 4 die Beziehungen zwischen der Anzahl von Zyklen in einem thermischen Ermüdungstest und der Anzahl der entstehenden Hohlräume im Verbindungsabschnitt eines Halbleiterelements bei verschiedenen Arten von Loten;
  • 5(a) bis 5(c) schematische Schnittansichten des Verbindungsabschnitts des Halbleiterelements nach dem thermischen Ermüdungstest;
  • 6 eine schematische Schnittansicht der Zustands der erfindungsgemäßen Lötverbindung;
  • 7 eine schematische Schnittansicht des Verbindungszustands, wie er bei der Anordnung der JP-A-2002-280417 aussehen kann;
  • 8 eine schematische Schnittansicht des Verbindungszustands, wie er bei der Anordnung der JP-A-2002-280417 aussehen kann;
  • 9 den Elastizitätsmodul und die Fließspannung für verschiedene Materialien, die als Ausgleichsmaterialien für die Unterschiede im thermischen Ausdehnungskoeffizienten verwendet werden können;
  • 10 eine schematische Schnittansicht für den Löt-Verbindungsabschnitt bei Verwendung einer erfindungsgemäßen Lötpaste;
  • 11 eine schematische Schnittansicht für den Löt-Verbindungsabschnitt bei Verwendung eines erfindungsgemäßen Lötdrahtes;
  • 12 eine erste Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 13 eine Modifikation der ersten Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 14 eine zweite Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 15 eine dritte Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 16 eine vierte Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 17 eine fünfte Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 18 eine sechste Ausführungsform der erfindungsgemäßen Halbleitervorrichtung;
  • 19 eine schematische Schnittansicht, wie sich an einer Verbindungs-Grenzfläche ein Hohlraum ausbildet;
  • 20 eine schematische Schnittansicht, wie sich an einer Verbindungs-Grenzfläche ein Hohlraum ausbildet; und
  • 21 eine Schnittansicht einer Verbindungs-Grenzfläche nach einem Hochtemperaturtest.
  • Zuerst soll nun der Aufbau des Löt-Verbindungsabschnitts erläutert werden, der ein wesentliches Merkmal der beschriebenen Halbleitervorrichtung darstellt.
  • Wie in der 2 gezeigt, besteht der Löt-Verbindungsabschnitt 2 der beschriebenen Halbleitervorrichtung aus einer Schicht 11 auf Ni-Basis, die durch ein Abscheideverfahren, etwa ein galvanisches Verfahren, auf dem anzuschließenden Material 12 ausgebildet wird. Auf der Schicht 11 auf Ni-Basis wird eine Verbindungsschicht 10 ausgebildet, die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält, und darauf eine Schicht 9 aus einem Lot auf Sn-Basis. Bei diesem Aufbau bildet die Verbindungsschicht 10, die als Hauptkomponente die Cu-Ni-Sn-Verbindung enthält, eine Sperrschicht zwischen der Schicht 11 auf Ni-Basis und der Schicht 9 aus einem Lot auf Sn-Basis. Auch wenn der Löt-Verbindungsabschnitt 2 einer hohen Temperatur ausgesetzt ist, treten daher keine Grenzflächenreaktionen auf, so daß die Verbindungsschicht an der Grenzfläche nicht weiterwächst und sich keine Hohlräume bilden, die durch das Wachsen der Verbindungsschicht entstehen. Der Löt-Verbindungsabschnitt 2 kann mittels einer Lötfolie 17 ausgebildet werden, die eine Cu-Ni-Sn-Verbindungsphase enthält, um die zu verbindenden Materialien 12 über die Schichten auf Ni-Basis miteinander zu verbinden.
  • Es wird nun die optimale Zusammensetzung für den Löt-Verbindungsabschnitt 2 erläutert.
  • Die 3 zeigt die Beziehungen zwischen der Verweilzeit bei einer Temperatur von 200°C und der Zunahme der Dicke der Ni-Schicht bei verschiedenen Arten von bleifreien Loten (Sn-3Ag-0,5Cu, Sn, Sn-3Cu, Sn-5Cu, Sn-7Cu). Mit der Verweilzeit des Lotes bei hoher Temperatur steigt die Dicke der Ni-Schicht bei dem Lot Sn-3Ag-0,5Cu stark an; wenn jedoch die Cu-Konzentration 5 Massen oder mehr beträgt, tritt auch bei einer Temperatur von 200°C kaum noch eine Grenzflächenreaktion auf.
  • Um bei der Ausbildung der Lötverbindung eine gute Benetzbarkeit zu erhalten, ist es vorteilhaft, ein Lot mit einer Zusammensetzung zu wählen, deren Liquiduslinientemperatur gleich der Verbindungstemperatur ist oder darunter liegt. Wenn jedoch die Cu-Konzentration im Lot größer ist als 10 Massen-%, liegt die Liquiduslinientemperatur bei 450°C und mehr, so daß die Gefahr besteht, daß ein aufzubringendes Halbleiterelement beim Herstellen der Verbindung Schaden nimmt. Wenn dagegen die Cu-Konzentration im Lot kleiner ist als 1 Massen-%, wird auf der Ni-Schicht keine Diffusions-Sperrschicht ausgebildet, so daß wie bei dem in der 3 gezeigten Fall von Sn-3Ag-0,5Cu die Möglichkeit besteht, daß bei der Temperatur von 200°C eine starke Grenzflächenreaktion auftritt.
  • Unter dem Gesichtspunkt der Zunahme der Dicke der Ni-Schicht liegt für die optimale Lotzusammensetzung zum Ausbilden des Löt-Verbindungsabschnitts die Cu-Konzentration daher im Bereich von größer 1 Massen-% und kleiner 10 Massen-%. Vorzugsweise liegt die Cu-Konzentration im Bereich von 5 bis 10 Massen-%.
  • Die 4 zeigt die Beziehungen zwischen der Anzahl von Zyklen eines thermischen Ermüdungstests und der Anzahl der erzeugten Hohlräume in einem Halbleiterelement-Verbindungsabschnitt bei verschiedenen Arten von bleifreien Loten (Sn-3Ag-0,5Cu, Sn, Sn-5Cu, Sn-5Cu-0,15Ni). Bei dem thermischen Ermüdungstest wird ein Halbleiterelement wiederholt durch Zuführen eines elektrischen Stroms von 35 A auf eine Temperatur von 200°C aufgeheizt und durch Unterbrechen des Stroms wieder auf eine Temperatur von 30°C abgekühlt.
  • Wie in der 4 gezeigt, entstehen so gut wie keine Hohlräume, wenn reines Sn verwendet wird. Wenn ein Lot auf Sn-Cu-Basis oder auf Sn-Ag-Cu-Basis verwendet wird, steigt die Anzahl der Hohlräume mit der Anzahl der Zyklen an. Die Hohlräume entstehen durch die Bewegung einer Verbindungsphase innerhalb des Löt-Verbindungsabschnitts während des thermischen Ermüdungstests. Bei einem Lot auf Sn-Cu-Basis werden während des thermischen Ermüdungstests um so mehr Hohlräume erzeugt, je größer der Anteil der Cu6Sn5-Phase im Lot ist. Wenn jedoch der Anteil der Cu6Sn5-Phase im Lot klein ist, er gibt sich nur eine dünne Diffusions-Sperrschicht auf der Ni-Beschichtung, so daß die Hochtemperaturfestigkeit bei Temperaturen von 200°C gering ist. Die Zugabe von Ni bewirkt eine Unterdrückung des Entstehens von Hohlräumen während des thermischen Ermüdungstests bei 200°C, ohne daß dazu der Anteil der Cu6Sn5-Phase verringert werden muß. Wie in der 4 zu sehen ist, verringert sich die Geschwindigkeit der Hohlraumentstehung auf etwa 2/3 der Geschwindigkeit bei dem Lot auf Sn-Cu-Basis, wenn zu diesem Lot Ni hinzugegeben wird.
  • Die 5(a) zeigt eine Querschnitt-Mikrophotographie der Verbindungs-Grenzfläche auf der Seite des Halbleiterelements bei der Verwendung eines Lots auf Sn-Cu-Basis, die 5(b) eine Querschnitt-Mikrophotographie der Verbindungs-Grenzfläche nach einem thermischen Ermüdungstest mit 900 Zyklen und die 5(c) eine Querschnitt-Mikrophotographie der Verbindungs-Grenzfläche auf der Seite des Halbleiterelements bei der Verwendung eines Lots auf Sn-Cu-Ni-Basis nach einem thermischen Ermüdungstest mit 900 Zyklen. Bei dem Lot auf Sn-Cu-Basis wird die an der Verbindungs-Grenzfläche auf der Seite des Halbleiterelements ausgebildete Cu-Sn-Verbindungsschicht (5(a)) nach 900 Zyklen durch das Wandern der Verbindung dünner, und in der Umgebung der Cu-Sn-Verbindungsschicht entstehen Hohlräume (5(b)). Bei dem Lot auf Sn-Cu-Ni-Basis bleibt dagegen die Verbindungsschicht erhalten, und es entstehen nur wenige Hohlräume (5(c)). Durch die Zugabe des Ni steigt somit die Stabilität der Verbindungsschicht bei dem thermischen Ermüdungstest an, und die Verbindung bewegt sich so gut wie gar nicht. Es entstehen auch keine Hohlräume in den Verbindungsabschnitten außerhalb des Halbleiterelement-Verbindungsabschnitts. Wenn weniger als 0,05 Massen Ni zugegeben wird, ist der Hohlraumentstehungs-Unterdrückungseffekt nur gering. Wenn mehr als 0,5 Massen-% Ni zugegeben werden, steigt die Liquiduslinientemperatur auf 450°C und mehr, so daß die Halbleiterelementelektrode beim Herstellen der Verbindung korrodiert. Durch die vom Lot her vorgerufene Korrosion des Halbleiterelements an sich besteht die Gefahr, daß das Halbleiterelement ausfällt.
  • Durch die Zugabe von Ni zu der optimalen Zusammensetzung des Lots zum Ausbilden des Löt-Verbindungsabschnitts kann somit das Entstehen von Hohlräumen unterdrückt werden. Vorzugsweise liegt die Ni-Konzentration im Bereich von 0,05 Massen-% bis 0,5 Massen-%.
  • Es reicht dabei aus, auf dem anzuschließenden Material nur die Schicht auf Ni-Basis aus Ni, Ni-P, Ni-B und dergleichen durch Beschichten, etwa Galvanisieren, aufzubringen. Es ist somit nicht nötig, wie im Fall der eingangs genannten JP-A-2002-280417 zwei Arten von Metallschichten auszubilden, so daß die beschriebene Halbleitervorrichtung mit einer minimalen Anzahl von Schritten hergestellt werden kann.
  • Bei der in der JP-A-2002-280417 beschriebenen Vorgehensweise wird eine Cu-Schicht auf die Ni-Schicht 11 aufgebracht, die auf dem anzuschließenden Material 12 ausgebildet wird. Die Verbindungsschicht entsteht durch eine Reaktion mit dem Lot auf Sn-Basis. Wie in der 7 gezeigt, verbleibt dadurch außerhalb des Löt-Verbindungsabschnitts 2 eine Cu-Schicht 15, so daß das Lot bei hoher Temperatur oxidiert und aufgrund von Feuchtigkeit korrodiert. Es ist daher schwierig, einen guten Verbindungsabschnitt zu erhalten. Auch wenn die Cu-Schicht durch eine lokale Beschichtung ausgebildet wird, breitet sich das Lot durch Benetzen auf Bereiche aus, in denen es keine Cu-Schicht gibt, so daß ein Bereich 16 entsteht, in dem die Ni-Beschichtung und das Lot auf Sn-Basis direkt miteinander reagieren können, wie es in der 8 gezeigt ist. In diesem Fall ergibt sich in den Bereichen, in denen es keine Sperrschicht aus einer Cu-Ni-Sn-Verbindung gibt, bei hoher Temperatur eine Grenzflächenreaktion, so daß aufgrund der volumetrischen Veränderungen dabei Hohlräume entstehen.
  • Wie in der 6 gezeigt, kristallisiert dagegen bei der erfindungsgemäßen Halbleitervorrichtung an der Verbindungs-Grenzfläche, die mit dem Lot benetzt wird, in dem Lot auf Sn-Basis eine Cu-Ni-Sn-Verbindung aus, die an der Schicht 11 auf Ni-Basis ausfällt oder dahin wandert und somit eine Cu-Ni-Sn-Verbindungsschicht 10 erzeugt, die eine Sperrschicht zwischen der Schicht 11 auf Ni-Basis und der Schicht 2 aus einem Lot auf Sn-Basis bildet. Es ist daher nicht erforderlich, eine Anzahl von einzelnen Metallschichten auf dem anzuschließenden Material 12 auszubilden, so daß auch keine solchen Metallschichten in Bereichen freiliegen können, in denen nach dem Herstellen der Verbindung keine Verbindungsschicht ausgebildet wird. Es wird somit ein Löt-Verbindungsabschnitt mit ausgezeichneter Zuverlässigkeit erhalten.
  • Durch das Auskristallisieren, Ausfällen oder Bewegen der Cu-Ni-Sn-Verbindung in dem Lot auf Sn-Basis zum Ausbilden der Sperrschicht hängt die Dicke der Sperrschicht vom Anteil der Verbindung im Lot ab, so daß durch geeignetes Einstellen des Verbindungsanteils leicht eine Sperrschicht mit einer optimalen Dicke hergestellt werden kann.
  • Das Lot kann nicht nur durch das Auflegen der Lötfolie 17 zugeführt werden. Der Löt-Verbindungsabschnitt 2 der 2 kann auch wie in der 10 gezeigt durch das Aufbringen einer Lötpaste 18 oder wie in der 11 mittels eines Lötdrahts 19 hergestellt werden. In Abhängigkeit von der herzustellenden Verbindung können verschiedene Zuführverfahren für das Lot angewendet werden.
  • Es wird nun eine erste Ausführungsform der erfindungsgemäßen Halbleitervorrichtung mit einem Löt-Verbindungsabschnitt der beschriebenen Art erläutert.
  • Wie der 12 zu entnehmen ist, ist die erste Ausführungsform auf eine Halbleitervorrichtung für einen Wechselstromgenerator gerichtet, der in einem Fahrzeug verwendet werden soll. Auf einem mit Ni beschichteten Elektrodenkörper 4 befindet sich ein Sn-Lot, das (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni enthält. Auf dem Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni befinden sich ein mit Ni beschichtetes Ausgleichsmaterial 5 (eine Cu-Mo-Legierung oder ein Cu/Invar/Cu-Verbundmaterial) zum Ausgleichen der thermischen Ausdehnungskoeffizienten, ein Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni, ein mit Ni-P beschichtetes Halbleiterelement 1, ein Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni, ein mit Ni beschichtetes Ausgleichsmaterial 6 (Mo) zum Ausgleichen der thermischen Ausdehnungskoeffizienten, ein Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni sowie eine Cu-Zuleitungselektrode 7 aus mit Ni beschichtetem Cu.
  • Das Sn-Lot kann jeweils von einer Lötfolie gebildet werden. Zur Ausbildung der Verbindungen werden die Lötfolien und die obigen Elemente in der beschriebenen Reihenfolge in eine Positionierlehre eingesetzt. In einem Ofen werden bei einer Temperatur von 380°C für 4 Minuten in einer reduzierenden Atmosphäre, bei der zu Stickstoff 50% Wasserstoff zugemischt wird, die Elemente des Stapels miteinander verbunden. Dann wird am Umfang des Verbindungsabschnitts Silikongummi 8 injiziert und ausgehärtet, um so die Halbleitervorrichtung mit den Löt-Verbindungsabschnitten 2, 3 der 12 herzustellen.
  • An jedem Löt-Verbindungsabschnitt 2, 3 zwischen den einzelnen mit Ni-P oder Ni beschichteten Elementen und dem Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni kristallisiert wie in der 2 gezeigt die Cu-Ni-Sn-Verbindung 10 aus, fällt aus oder bewegt sich zu der Schicht auf Ni-Basis, so daß auf der Schicht auf Ni-Basis eine Verbindungsschicht entsteht, die als Hauptkomponente die Cu-Ni-Sn-Verbindung enthält. Da die Verbindungsschicht 10 zwischen der Schicht 9 aus einem Lot auf Sn-Basis und der Schicht 11 auf Ni-Basis eine Sperrschicht bildet, kann eine Halbleitervorrichtung mit einem Löt-Verbindungsabschnitt erhalten werden, dessen Zuverlässigkeit auch dann erhalten bleibt, wenn die Halbleitervorrichtung für eine lange Zeit bei einer Temperatur von 200°C und mehr betrieben wird. Es wird zwar neben der Cu-Ni-Sn-Verbindung an der Grenzfläche im Löt-Verbindungsschritt auch eine Cu-Sn-Verbindung ausgebildet, hin sichtlich der Unterdrückung des Entstehens von Hohlräumen wirkt jedoch die Cu-Ni-Sn-Verbindungsschicht auf der Schicht auf Ni-Basis als Sperrschicht, so daß sich daraus kein Nachteil ergibt.
  • Bei der ersten Ausführungsform der 12 weisen alle Löt-Verbindungsabschnitte 2, 3 den in der 2 gezeigten Aufbau auf. Der in der 2 gezeigte Löt-Verbindungsabschnitt ist wenigstens bei den Verbindungen mit dem Halbleiterelement 1 vorgesehen, während bei anderen Verbindungen ein Lot auf Sn-Basis verwendet werden kann, das im Temperaturbereich von der Raumtemperatur bis zu 200°C eine Cu6Sn5-Phase enthält. Da durch Ausfallen und dergleichen der Cu6Sn5-Phase im Lot an der Schicht auf Ni-Basis eine Cu-Sn-Schicht ausgebildet wird, kann die Verbindung hohe Temperaturen aushalten und eine Verteilung der Schicht auf Ni-Basis unterdrücken, so daß solche Verbindungen dort ausgebildet werden können, wo das Entstehen von Hohlräumen keine so große Bedeutung hat.
  • Wenn bei dem Verbindungsabschnitt des Halbleiterelements ein Sn-Lot mit (1–10) Massen Cu und (0,05 bis 0,5) Massen-% Ni verwendet wird, in dem auch bei großen elektrischen Strömen so gut wie keine Hohlräume entstehen, und für die anderen Verbindungsabschnitte ein Lot auf Sn-Basis verwendet wird, das einen großen Anteil an Cu6-Sn5-Phase enthält, etwa die in der 3 gezeigte Sn-5Cu-Verbindung, die bei 200°C eine hohe Temperaturfestigkeit aufweist, kann eine Halbleitervorrichtung geschaffen werden, bei der am äußeren Verbindungsabschnitt der Halbleitervorrichtung durch den großen elektrischen Strom keine Hohlräume entstehen und an der Grenzfläche keine Reaktionen auftreten, auch wenn die Halbleitervorrichtung bei einer Temperatur von 200°C betrieben wird.
  • Bei der vorliegenden Ausführungsform wurde die ganze Struktur in einem Zug hergestellt. Die Struktur kann jedoch auch in einzelne Teile aufgeteilt werden. Wenn im Temperaturbereich von Raumtemperatur bis 200°C sowohl Lot auf Sn- Basis, das die Cu6Sn5-Phase enthält, als auch das Sn-Lot mit (1–10) Massen-% Cu und (0,05 bis 0,5) Massen-% Ni verwendet werden, wird der Verbindungsprozeß vorteilhaft im Temperaturbereich von 220°C bis 450°C und in einer reduzierenden Atmosphäre oder einer inerten Atmosphäre ausgeführt. Dadurch wird die bevorzugte Verbindung erhalten, ohne daß ein Fließen auftritt. Wenn die Verbindung in einer inerten Atmosphäre erhalten wird, kann eine Oxidation des Lots und der einzelnen Bauteile verhindert werden, so daß eine gute Verbindung entsteht.
  • Bei der vorliegenden Ausführungsform wurde zwischen dem Halbleiterelement 1 und dem Elektrodenkörper 4 das Ausgleichsmaterial 5 vorgesehen und zwischen dem Halbleiterelement 1 und der Zuleitungselektrode 7 das Ausgleichsmaterial 6. Das Ausgleichsmaterial 5, 6 kann jedoch auch weggelassen werden. In der 13 ist nur das Ausgleichsmaterial 5 zwischen dem Halbleiterelement 1 und dem Elektrodenkörper 4 vorgesehen. Das Ausgleichsmaterial kann jedoch auch vollständig weggelassen werden. Durch das Ausgleichsmaterial werden die Spannungen aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleiterelements 1 und des Elektrodenkörpers 4 verringert, so daß verhindert wird, daß das Halbleiterelement Schaden nimmt, auch wenn ein Lot auf Sn-Basis verwendet wird, das härter ist als ein Lot mit hohem Bleigehalt. Das Ausgleichsmaterial 6 zwischen dem Halbleiterelement 1 und der Zuleitungselektrode 7 verringert die Spannungen durch die verschiedenen thermischen Ausdehnungskoeffizienten zwischen diesen Teilen und auch die auf das Lot und das Halbleiterelement wirkenden Spannungen, so daß eine Halbleitervorrichtung mit einer guten Zuverlässigkeit der Verbindungen erhalten wird.
  • Für das Augleichsmaterial 5, 6 wird ein Metall mit einer kleinen Fließspannung verwendet, das sich leicht plastisch verformen läßt. Dadurch werden die Spannungen herabgesetzt, die im Verbindungsabschnitt beim Abkühlen nach dem Herstellen der Verbindung und beim Ändern der thermischen Belastung aufgrund der Unterschiede im thermischen Ausdehnungskoeffizienten der miteinander verbundenen Materialien entstehen. Es kann dazu eines der Metalle Al, Mg, Ag, Zn, Cu und Ni verwendet werden. Wie in der 9 gezeigt, können die Spannungen nicht ausreichend ausgeglichen werden, wenn die Fließspannung 100 MPa oder mehr beträgt, so daß die Gefahr besteht, daß das Halbleiterelement beschädigt wird. Vorzugsweise liegt die Fließspannung bei 75 MPa oder weniger. Die Dicke des Ausgleichsmaterials liegt vorzugsweise im Bereich von 30 bis 500 μm. Wenn die Dicke kleiner ist als 30 μm, können die Spannungen nicht ausreichend ausgeglichen werden, so daß Risse im Halbleiterelement und in der intermetallischen Verbindung entstehen können. Andererseits sollte die Dicke des Ausgleichsmaterials 500 μm nicht übersteigen, da Al, Mg, Ag und Zn einen thermischen Ausdehnungskoeffizienten aufweisen, der größer ist als der thermische Ausdehnungskoeffizient einer Elektrode aus Cu, wodurch die Zuverlässigkeit der Verbindung abnimmt.
  • Als thermisches Ausgleichsmaterial 5, 6 kann auch ein Cu/Invar/Cu-Verbundmaterial, ein Cu/Cu2O-Verbundmaterial, eine Cu-Mo-Legierung, Ti, Mo oder W verwendet werden. Auch in diesem Fall sollte die Dicke des Ausgleichsmaterials nicht kleiner sein als 30 μm, da sonst die Spannungen nicht ausreichend ausgeglichen werden können und Risse im Halbleiterelement und der intermetallischen Verbindung auftreten können. Die Dicke des Ausgleichsmaterials sollte daher zu 30 μm oder mehr gewählt werden.
  • Die in der 14 gezeigte zweite Ausführungsform ist auf eine Halbleitervorrichtung gerichtet, bei der sich auf einer gedruckten Leiterplatte 102 ein Oberflächenbauteil 101, ein Chip 103 und ein Einsetzbauteil 104 befinden. Durch Ausbilden einer Schicht auf Ni-Basis auf den Elektroden, Zuleitungselementen und dergleichen auf der gedruckten Leiterplatte 102 und durch Ausführen der Verbindungen mit einem Sn-Lot mit (1–10) Massen-% Cu und (0,05 bis 0,5) Massen-% Ni oder mit (5–10) Massen-% Cu und (0,05 bis 0,5) Massen-% Ni können Löt-Verbindungsabschnitte wie in der 2 gezeigt ausgebildet werden, so daß es möglich ist, eine Halbleitervorrichtung zu schaffen, die auch in einer Umgebung mit hohen Temperaturen eine gute Verbindungszuverlässigkeit aufweist. Das Lot kann mit einem beliebigen Verfahren aufgebracht werden, etwa durch eine Nivellierbehandlung der gedruckten Leiterplatte, Eintauchen der Teile oder Aufdrucken. Bei der vorliegenden Ausführungsform wird ein Beispiel beschrieben, bei dem der Löt-Verbindungsabschnitt der 2 bei allen Verbindungen angewendet wird. Der Löt-Verbindungsabschnitt kann jedoch auch nur bei einigen der Verbindungen angewendet werden.
  • Die in der 15 gezeigte dritte Ausführungsform ist auf ein Leistungsmodul gerichtet, das zum Beispiel in einem Fahrzeug zur Motorsteuerung verwendet wird. Das Leistungsmodul besteht aus einem Halbleiterelement 1, einer Kupferschiene 107, die über einen Draht 105 aus Cu, Al und dergleichen mit einer Elektrode des Halbleiterelements 1 verbunden ist und die sich auf der einen Oberfläche einer Keramikplatte 106 befindet, einer Kupferplatte 108 auf der anderen Oberfläche der Keramikplatte 106 und aus einem Basissubstrat 109, das mit der Kupferplatte 106 verbunden ist. Bei dieser Ausführungsform wird die Löt-Verbindungsstruktur der 2 bei der Verbindung zwischen dem Halbleiterelement 1 und der Keramikplatte 106, auf der die Cu-Schiene 107 ausgebildet ist, sowie bei der Verbindung zwischen der Cu-Platte 108 und dem Basissubstrat 109 angewendet.
  • Durch das Anwenden der Löt-Verbindungsstruktur bei der Verbindung des Halbleiterelements wird bei der vorliegenden Ausführungsform eine Grenzflächenreaktion in einer Umgebung, die sich auf hoher Temperatur befindet, verhindert und das Entstehen von Hohlräumen im Verbindungsabschnitt durch die Wärme, die der fließende Strom erzeugt, unterdrückt. Es reicht dabei aus, wenn die Löt-Verbindungsstruktur der 2 nur zwischen dem Halbleiterelement 1, das beim Zuführen von Strom sehr heiß wird, und der Keramikplatte 106 angewendet wird, auf der die Kupferschiene 107 ausgebildet ist. Für die Verbindung der Kupferplatte 108 mit dem Basissubstrat 109 kann ein anderes Lot auf Sn-Basis verwendet werden.
  • Die vierte Ausführungsform der Halbleitervorrichtung ist wie in der 16 gezeigt auf eine LED gerichtet. Die LED besteht aus einem Photohalbleiterelement 1, einem Leiterrahmen 110, der durch einen Draht 105 aus Cu, Al und dergleichen elektrisch mit einer Elektrode des Photohalbleiterelements 1 verbunden ist, einem Gehäuse 111, in dem sich das Photohalbleiterelement 1 befindet, und aus einem lichtdurchlässigen Kunstharz 112, der den Raum um das Photohalbleiterelement 1 ausfüllt. Wie bei der dritten Ausführungsform wird die Löt-Verbindungsstruktur der 2 auf die Bauteilverbindung des Halbleiterelements 1 mit dem Leiterrahmen 110 angewendet. Bei der vorliegenden Ausführungsform kann auf die gleiche Weise wie bei der dritten Ausführungsform das Entstehen von Hohlräumen im Verbindungsabschnitt durch die beim Zuführen von Strom entstehende Wärme verhindert werden, und es treten bei hoher Temperatur keine Grenzflächenreaktionen auf, so daß die LED eine hohe Verbindungszuverlässigkeit aufweist.
  • Außer bei den beschriebenen Ausführungsformen kann der Löt-Verbindungsabschnitt, der mit der eine Cu-Ni-Sn-Verbindung als Hauptkomponente enthaltenden Verbindung eine Sperrschicht zwischen der Schicht aus einem Lot auf Sn-Basis und der Schicht auf Ni-Basis bildet, auch bei verschiedenen anderen Halbleitervorrichtungen angewendet werden. Zum Beispiel kann bei der Halbleitervorrichtung der 17, die in Kunstharz 115 eingebettet ist, der Löt-Verbindungsabschnitt für die Verbindung des Halbleiterelements 1 mit dem Leiterrahmen 113 verwendet werden, die miteinander über die Zuleitung 114 und den Draht 105 verbunden sind, oder der Löt-Verbindungsabschnitt kann wie in der 18 gezeigt für die Verbindungen zwischen einer gedruckten Leiterplatte 102 mit Kontakt höckern 116 und einem Oberflächenbauteil 101, dem Halbleiterelement 1 und einem Chip 103 verwendet werden. Der beschriebene Löt-Verbindungsabschnitt kann auch bei einem Leistungstransistor, einem Leistungs-IC, einem IGBT-Substrat, einem Eingangsmodul wie einem Hochfrequenzmodul und dergleichen angewendet werden.
  • Bei allen Ausführungsformen kann die Schicht auf Ni-Basis aus Ni, Ni-P oder Ni-B bestehen, und auf der Schicht auf Ni-Basis kann sich wenigstens eine weitere Schicht aus Au, Ag oder Pd befinden. Das Au, Ag oder Pd diffundiert bei der Herstellung der Lötverbindung vollständig in das Lot, so daß die Benetzbarkeit erhöht wird, ohne daß die Ausbildung der Verbindungsschicht auf der Schicht auf Ni-Basis davon beeinträchtigt wird.
  • In der Tabelle 1 sind die Ergebnisse hinsichtlich der Zuverlässigkeit des Löt-Verbindungsabschnitts an experimentellen Beispielen und Vergleichsbeispielen aufgelistet, wobei die Verbindungsfestigkeit zwischen dem Halbleiterelement und dem jeweils damit verbundenen Bestandteil der Halbleitervorrichtung nach einem Temperaturzyklustest und nach einer bestimmen Verweilzeit bei hoher Temperatur an der Halbleitervorrichtung der ersten Ausführungsform gemessen wurden. Wenn die Verbindungsfestigkeit nach dem Test 80% oder mehr der Verbindungsfestigkeit vor dem Test entspricht, wird sie mit "G" für "Gut" bezeichnet, und wenn die Verbindungsfestigkeit nach dem Test weniger als 80% beträgt, wird sie mit "B" für "Bad" oder "Schlecht" bezeichnet. Hinsichtlich des thermischen Ermüdungstests wird die thermische Widerstandsfluktuation, wenn sie 200% oder weniger der thermischen Widerstandsfluktuation zu Beginn beträgt, mit "G" bezeichnet, und wenn die thermische Widerstandsfluktuation größer ist als 200% der thermischen Widerstandsfluktuation zu Beginn, wird sie mit "B" bezeichnet.
  • Figure 00200001
  • Experimentelle Beispiele 1 bis 4:
  • In den experimentellen Beispielen 1 bis 4 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Auch nach einer Verweilzeit von 1000 Stunden bei 200°C weisen alle Halbleitervorrichtungen der Beispiele 1 bis 4 eine Verbindungsfestigkeit auf, die 80% oder mehr der Verbindungsfestigkeit zu Beginn beträgt. Die thermische Widerstandsfluktuation vor dem Test und nach dem Test liegt im Bereich von 10%. Nach dem thermischen Ermüdungstest, bei dem das Halbleiterelement durch Zuführen eines elektrischen Stroms von 35 A auf 200°C aufgeheizt und durch Abschalten des elektrischen Stroms wieder auf 50°C abgekühlt wird und der 10.000 mal wiederholt wird, liegt die thermische Widerstandsfluktuation innerhalb von 200% der thermischen Widerstandsfluktuation zu Beginn.
  • Experimentelle Beispiele 5 bis 8:
  • In den experimentellen Beispielen 5 bis 8 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, ebenfalls festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Auch nach einer Verweilzeit von 1000 Stunden bei 200°C weisen alle Halbleitervorrichtungen der Beispiele 5 bis 8 eine Verbindungsfestigkeit auf, die 80% oder mehr der Verbindungsfestigkeit zu Beginn beträgt. Die thermische Widerstandsfluktuation vor dem Test und nach dem Test liegt im Bereich von 10%. Nach dem thermischen Ermüdungstest, bei dem das Halbleiterelement durch Zuführen eines elektrischen Stroms von 35 A auf 200°C aufgeheizt und durch Abschalten des elektrischen Stroms wieder auf 50°C abgekühlt wird und der 10.000 mal wiederholt wird, liegt die thermische Widerstandsfluktuation innerhalb von 200% der thermischen Widerstandsfluktuation zu Beginn.
  • Experimentelles Beispiel 9:
  • In dem experimentellen Beispiel 9 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, auch festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Auch nach einer Verweilzeit von 1000 Stunden bei 200°C weist die Halbleitervorrichtung des Beispiels 9 eine Verbindungsfestigkeit auf, die 80% oder mehr der Verbindungsfestigkeit zu Beginn beträgt. Die thermische Widerstandsfluktuation vor dem Test und nach dem Test liegt im Bereich von 10%. Nach dem thermischen Ermüdungstest, bei dem das Halbleiterelement durch Zuführen eines elektrischen Stroms von 35 A auf 200°C aufgeheizt und durch Abschalten des elektrischen Stroms wieder auf 50°C abgekühlt wird und der 10.000 mal wiederholt wird, liegt die thermische Widerstandsfluktuation innerhalb von 200% der thermischen Widerstandsfluktuation zu Beginn.
  • Experimentelle Beispiele 10 bis 12:
  • In den experimentellen Beispielen 10 bis 12 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, wiederum festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Auch nach einer Verweilzeit von 1000 Stunden bei 200°C weisen alle Halbleitervorrichtungen der Beispiele 10 bis 12 eine Verbindungsfestigkeit auf, die 80% oder mehr der Verbindungsfestigkeit zu Beginn beträgt. Die thermische Widerstandsfluktuation vor dem Test und nach dem Test liegt im Bereich von 10%. Nach dem thermischen Ermüdungstest, bei dem das Halbleiterelement durch Zuführen eines elektrischen Stroms von 35 A auf 200°C aufgeheizt und durch Abschalten des elektrischen Stroms wieder auf 50°C abgekühlt wird und der 10.000 mal wiederholt wird, liegt die thermische Widerstandsfluktuation innerhalb von 200% der thermischen Widerstandsfluktuation zu Beginn.
  • Vergleichsbeispiele 1 bis 3:
  • In den Vergleichsbeispielen 1 bis 3 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Nach einer Verweilzeit von 1000 Stunden bei 200°C wird an den Vergleichsbeispielen 1 und 2 jedoch festgestellt, daß die Verbindungsfestigkeit des Löt-Verbindungsabschnitts weniger als 80% der Verbindungsfestigkeit zu Beginn beträgt. Bei einer Untersuchung des Verbindungsquerschnitts wurde festgestellt, daß sich an der Grenzfläche zwischen der Lotschicht und der intermetallischen Verbindungsschicht 13 wie in der 19 gezeigt Hohlräume 14 bilden, und daß sich an der Grenzfläche zwischen dem Ausgleichsmaterial für die thermische Ausdehnung (Cu oder eine Cu-Mo-Legierung oder Cu/Invar/Cu) und dem Elektrodenkörper oder der Zuleitungselektrode ebenfalls Hohlräume 14 bilden, wie es in der 20 gezeigt ist. Es wird angenommen, daß während der Verweilzeit der Halbleitervorrichtung bei einer hohen Temperatur eine Grenzflächenreaktion stattfindet, bei der sich das Ni der Ni-Schicht verteilt und das Cu der Untergrundschicht korrodiert, so daß sich durch die volumetrischen Änderungen aufgrund des Wachstums der Verbindungsschicht Hohlräume bilden, die die Verbindungsfestigkeit herabsetzen. Die 21 zeigt einen Querschnitt durch die Verbindung, wenn eine Probe mit einer Verbindung aus einem Sn-3Ag-0,5Cu-Lot für 1000 Stunden bei einer Temperatur von 200°C gehalten wird. Da keine Sperrschicht aus einer Cu-Sn-Verbindung ausgebildet wird, reagieren das Sn und das Ni mit einander, und die Ni-Schicht verschwindet vollständig. Außerdem reagiert das Cu aus der Untergrundschicht ebenfalls mit dem Sn und bildet eine dicke Cu-Sn-Verbindungsschicht. Im Ergebnis tritt eine große volumetrische Änderung auf, durch die Hohlräume entstehen, die die Verbindung schwächen. Beim thermischen Ermüdungstest fluktuiert der thermische Widerstand stark, da im Verbindungsabschnitt des Halbleiterelements eine große Anzahl von Hohlräumen entsteht, wie es in der 1 gezeigt ist.
  • Vergleichsbeispiele 4 und 5:
  • In den Vergleichsbeispielen 4 und 5 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, sowie nach einer Verweilzeit von 1000 Stunden bei 200°C festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Nach einer 10.000-fachen Wiederholung des Zyklusses des thermischen Ermüdungstests steigt jedoch die thermische Widerstandsfluktuation auf einen Wert an, der über 200% der thermischen Widerstandsfluktuation zu Beginn liegt. Es wird angenommen, daß die Wärmefestigkeit wegen der Erzeugung einer großen Anzahl von Hohlräumen im Verbindungsabschnitt des Halbleiterelements im thermischen Ermüdungstest wie in der 5 gezeigt so stark schwankt.
  • Vergleichsbeispiel 6:
  • Im Vergleichsbeispiel 6 wurde nach dem Temperaturzyklustest, bei dem ein Temperaturzyklus von –40°C (30 min) und 200°C (30 min) 500 mal wiederholt wurde, sowie nach einer Verweilzeit von 1000 Stunden bei 200°C festgestellt, daß der Löt-Verbindungsabschnitt eine Verbindungsfestigkeit aufweist, die 80% oder mehr der Verbindungsfestigkeit zu Beginn der Untersuchung beträgt. Nach einer 10.000-fachen Wiederholung des Zyklusses des thermischen Ermüdungstests steigt jedoch die thermische Widerstandsfluktuation auf einen Wert an, der über 200% der thermischen Widerstandsfluktuation zu Beginn liegt. Es wird angenommen, daß die Wärmefestigkeit wegen der Erzeugung einer großen Anzahl von Hohlräumen im Verbindungsabschnitt des Halbleiterelements im thermischen Ermüdungstest wie in der 5 gezeigt so stark schwankt.
  • Wie beschrieben kann somit eine Halbleitervorrichtung erhalten werden, die eine gute Zuverlässigkeit ihrer Verbindungen aufweist, auch wenn sie bei einer Temperatur betrieben wird, die knapp unter dem Schmelzpunkt des Lots auf Sn-Basis liegt, bei der die Diffusionsgeschwindigkeit hoch ist, da eine Verbindungsschicht ausgebildet wird, die über der Schicht auf Ni-Basis liegt und die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält. Diese Verbindungsschicht bildet eine Sperrschicht zwischen dem Lot auf Sn-Basis und der Ni-Beschichtung, so daß, wenn große Ströme fließen und sich das Halbleiterelement stark erwärmt, die Verbindung an der Grenzfläche nicht wächst und das Entstehen von Hohlräumen im Verbindungsabschnitt des Halbleiterelements vermieden wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 7-221235 A [0002]
    • - JP 7-161877 A [0002]
    • - JP 2002-142424 A [0002]
    • - JP 2002-261210 A [0002]
    • - JP 2002-359328 A [0002]
    • - JP 3152945 [0005, 0007]
    • - JP 2002-280417 A [0005, 0008, 0026, 0027, 0051, 0052]

Claims (17)

  1. Halbleitervorrichtung mit einem Halbleiterelement (1), das auf einem Bestandteil der Halbleitervorrichtung angeordnet ist, und mit einem ersten Verbindungsabschnitt (2), der den Bestandteil der Halbleitervorrichtung mit dem Halbleiterelement verbindet, dadurch gekennzeichnet, daß der erste Verbindungsabschnitt (2) umfaßt eine erste Schicht (11) auf Ni-Basis auf dem Bestandteil der Halbleitervorrichtung; eine erste intermetallische Verbindungsschicht (10) auf der ersten Schicht (11) auf Ni-Basis, die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält; und eine Schicht (9) aus einem Lot auf Sn-Basis zwischen der ersten intermetallischen Verbindungsschicht (10) und dem Halbleiterelement (1).
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Verbindungsabschnitt (2) die erste Schicht (11) auf Ni-Basis auf dem Bestandteil der Halbleitervorrichtung und das Halbleiterelement (1) mit einem Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen Ni verbindet.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Bestandteil der Halbleitervorrichtung, auf dem das Halbleiterelement (1) angeordnet ist, ein Elektrodenkörper (4) ist.
  4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Verbindungsabschnitt (2) ein Ausgleichsmaterial (5) aus Al, Mg, Ag, Zn, Cu, Ni, einem Cu/Invar/Cu-Verbund, einem Cu/Keramik/Cu-Verbund, einem Cu/Cu2O-Verbund, einer Cu-Mo-Legierung, Ti, Mo oder W enthält.
  5. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterelements (1), die der Oberfläche des Halbleiterelements gegenüberliegt, die mit dem Elektrodenkörper (4) verbunden ist, mit einer Zuleitungselektrode (7) verbunden ist, und daß ein zweiter Verbindungsabschnitt (2) die Zuleitungselektrode (7) und das Halbleiterelement (1) verbindet; wobei der zweite Verbindungsabschnitt (2) umfaßt eine zweite Schicht (11) auf Ni-Basis auf der Zuleitungselektrode (7); eine zweite intermetallische Verbindungsschicht (10) auf der zweiten Schicht (11) auf Ni-Basis, die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält; und eine Schicht (9) aus einem Lot auf Sn-Basis zwischen der zweiten intermetallischen Verbindungsschicht (10) und dem Halbleiterelement (1).
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Verbindungsabschnitt (2) die zweite Schicht (11) auf Ni-Basis auf der Zuleitungselektrode (7) und das Halbleiterelement (1) mit einem Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni verbindet.
  7. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Verbindungsabschnitt (2) ein Ausgleichsmaterial aus Al, Mg, Ag, Zn, Cu, Ni, einem Cu/Invar/Cu-Verbund, einem Cu/Keramik/Cu-Verbund, einem Cu/Cu2O-Verbund, einer Cu-Mo-Legierung, Ti, Mo oder W enthält.
  8. Halbleitervorrichtung mit einem Halbleiterelement (1); einem Elektrodenkörper (4), der über ein erstes Ausgleichsmaterial (5) mit einer ersten Oberfläche des Halbleiterelements (1) verbunden ist; und mit einer Zuleitungselektrode (7), die über ein zweites Ausgleichsmaterial (6) mit einer zweiten Oberfläche des Halbleiterelements (1) verbunden ist; dadurch gekennzeichnet, daß ein erster Verbindungsabschnitt (2), der die erste Oberfläche des Halbleiterelements (1) mit dem ersten Ausgleichsmaterial (5) verbindet, umfaßt eine erste Schicht (11) auf Ni-Basis auf der ersten Oberfläche des Halbleiterelements (1); eine erste intermetallische Verbindungsschicht (10) auf der ersten Schicht (11) auf Ni-Basis, die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält; und eine Schicht (9) aus einem Lot auf Sn-Basis zwischen der ersten intermetallischen Verbindungsschicht (10) und dem ersten Ausgleichsmaterial (5).
  9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der erste Verbindungsabschnitt (2) die erste Schicht (11) auf Ni-Basis auf der ersten Oberfläche des Halbleiterelements (1) und das erste Ausgleichsmaterial (5) mit einem Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni verbindet.
  10. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Verbindungsabschnitt (2), der die zweite Oberfläche des Halbleiterelements (1) mit dem zweiten Ausgleichsmaterial (6) verbindet, umfaßt eine zweite Schicht (11) auf Ni-Basis auf der zweiten Oberfläche des Halbleiterelements (1); eine zweite intermetallische Verbindungsschicht (10) auf der zweiten Schicht (11) auf Ni-Basis, die als Hauptkomponente eine Cu-Ni-Sn-Verbindung enthält; und eine Schicht (9) aus einem Lot auf Sn-Basis zwischen der zweiten intermetallischen Verbindungsschicht (10) und dem zweiten Ausgleichsmaterial (6).
  11. Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der zweite Verbindungsabschnitt (2) die zweite Schicht (11) auf Ni-Basis auf der zweiten Oberfläche des Halbleiterelements (1) und das zweite Ausgleichsmaterial (6) mit einem Sn-Lot mit (1–10) Massen-% Cu und (0,05–0,5) Massen-% Ni verbindet.
  12. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Verbindungsabschnitt (2) des Elektrodenkörpers (4) und das erste Ausgleichsmaterial (5) mit einem Lot auf Sn-Basis verbunden sind, das bei einer Temperatur von 200°C eine Cu6Sn5-Phase enthält.
  13. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Verbindungsabschnitt (2) der Zuleitungselektrode (7) und das erste Ausgleichsmaterial (5) mit einem Lot auf Sn-Basis verbunden sind, das bei einer Temperatur von 200°C eine Cu6Sn5-Phase enthält.
  14. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Bestandteil der Halbleitervorrichtung mit dem Halbleiterelement ein Basissubstrat (109) ist.
  15. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß das Ausgleichsmaterial des ersten Verbindungsabschnitts (2) aus Al, Mg, Ag, Zn, Cu, Ni, einem Cu/Invar/Cu-Verbund, einem Cu/Keramik/Cu-Verbund, einem Cu/Cu2O-Verbund, einer Cu-Mo-Legierung, Ti, Mo oder W ist.
  16. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Bestandteil der Halbleitervorrichtung mit dem Halbleiterelement ein Leiterrahmen (110) ist, der elektrisch mit dem Halbleiterelement (1) verbunden ist.
  17. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (11) auf Ni-Basis aus Ni, Ni-P oder Ni-B ist.
DE102008046724.3A 2007-09-20 2008-09-11 Halbleitervorrichtung Active DE102008046724B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007243218A JP5331322B2 (ja) 2007-09-20 2007-09-20 半導体装置
JP2007-243218 2007-09-20

Publications (2)

Publication Number Publication Date
DE102008046724A1 true DE102008046724A1 (de) 2009-04-02
DE102008046724B4 DE102008046724B4 (de) 2014-09-25

Family

ID=40384648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008046724.3A Active DE102008046724B4 (de) 2007-09-20 2008-09-11 Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JP5331322B2 (de)
CN (1) CN101393901B (de)
DE (1) DE102008046724B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017119346A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
EP2940720B1 (de) * 2012-12-25 2021-04-14 Mitsubishi Materials Corporation Leistungsmodul

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110605B (zh) * 2009-12-24 2012-06-06 北大方正集团有限公司 绝缘栅双极型晶体管芯片制造方法及装置
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
WO2014103934A1 (ja) * 2012-12-25 2014-07-03 三菱マテリアル株式会社 パワーモジュール
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
JP7180392B2 (ja) 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03152945A (ja) 1989-11-09 1991-06-28 Fuji Electric Co Ltd 半導体チップのワイヤボンディング方法
JPH07161877A (ja) 1993-12-08 1995-06-23 Sanken Electric Co Ltd 半導体装置
JPH07221235A (ja) 1994-02-04 1995-08-18 Sanken Electric Co Ltd 半導体装置
JP2002142424A (ja) 2000-11-02 2002-05-17 Hitachi Ltd 車両用交流発電機
JP2002261210A (ja) 2001-02-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002280417A (ja) 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
JP2002359328A (ja) 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377232B1 (ko) * 1998-03-26 2003-03-26 니혼 슈페리어 샤 가부시키 가이샤 무연땜납합금
JP3036636B1 (ja) * 1999-02-08 2000-04-24 日本アルミット株式会社 無鉛半田合金
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
US6602777B1 (en) * 2001-12-28 2003-08-05 National Central University Method for controlling the formation of intermetallic compounds in solder joints
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP4275005B2 (ja) * 2004-05-24 2009-06-10 株式会社日立製作所 半導体装置
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
JP4343117B2 (ja) * 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03152945A (ja) 1989-11-09 1991-06-28 Fuji Electric Co Ltd 半導体チップのワイヤボンディング方法
JPH07161877A (ja) 1993-12-08 1995-06-23 Sanken Electric Co Ltd 半導体装置
JPH07221235A (ja) 1994-02-04 1995-08-18 Sanken Electric Co Ltd 半導体装置
JP2002142424A (ja) 2000-11-02 2002-05-17 Hitachi Ltd 車両用交流発電機
JP2002280417A (ja) 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
JP2002261210A (ja) 2001-02-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002359328A (ja) 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2940720B1 (de) * 2012-12-25 2021-04-14 Mitsubishi Materials Corporation Leistungsmodul
DE102017119346A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
US11183621B2 (en) 2017-08-24 2021-11-23 Osram Oled Gmbh Component having a buffer layer and method for producing a component
US11450794B2 (en) 2017-08-24 2022-09-20 Osram Oled Gmbh Carrier and component with a buffer layer, and method for producing a component

Also Published As

Publication number Publication date
CN101393901A (zh) 2009-03-25
DE102008046724B4 (de) 2014-09-25
JP2009076611A (ja) 2009-04-09
JP5331322B2 (ja) 2013-10-30
CN101393901B (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
DE102008046724B4 (de) Halbleitervorrichtung
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
DE60034418T2 (de) Verwendung eines Weichlötmaterials und Verfahren zur Herstellung einer elektrischen oder elektronischen Vorrichtung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
EP2283714A2 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
DE102009045181A1 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE3446780A1 (de) Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen
DE112017000184T5 (de) Lotverbindung
EP2481083B1 (de) Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes bauteil
EP2760613A1 (de) Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot
DE112013003902T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
WO2018192987A1 (de) Verfahren zum befestigen eines halbleiterchips auf einem leiterrahmen und elektronisches bauelement
DE102019135860A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
DE102008011265A1 (de) Lötschicht und Substrat zum Bonden von Vorrichtungen, das diese verwendet, und Verfahren zum Herstellen eines solchen Substrats
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE10339462A1 (de) Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE112010003600T5 (de) Verbindungsmaterial, Halbleitervorrichtung und Verfahren zur Herstellung derHalbleitervorrichtung
DE102019217061A1 (de) Anordnung mit einem Substrat für eine Aufnahme von wenigstens einem Halbleiterbauelement für einen Stromrichter und Verfahren zum Diffusionsverlöten wenigstens eines Halbleiterbauelements mit einem Substrat für einen Stromrichter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: PATENTANWAELTE STREHL, SCHUEBEL-HOPF & PARTNER, DE

R081 Change of applicant/patentee

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI, LTD., TOKIO/TOKYO, JP

Effective date: 20140708

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI , LTD., TOKIO/TOKYO, JP

Effective date: 20140708

R082 Change of representative

Representative=s name: STREHL SCHUEBEL-HOPF & PARTNER MBB PATENTANWAE, DE

Effective date: 20140708

Representative=s name: PATENTANWAELTE STREHL, SCHUEBEL-HOPF & PARTNER, DE

Effective date: 20140708

R020 Patent grant now final