DE3740773A1 - Verfahren zum herstellen elektrisch leitender verbindungen - Google Patents
Verfahren zum herstellen elektrisch leitender verbindungenInfo
- Publication number
- DE3740773A1 DE3740773A1 DE19873740773 DE3740773A DE3740773A1 DE 3740773 A1 DE3740773 A1 DE 3740773A1 DE 19873740773 DE19873740773 DE 19873740773 DE 3740773 A DE3740773 A DE 3740773A DE 3740773 A1 DE3740773 A1 DE 3740773A1
- Authority
- DE
- Germany
- Prior art keywords
- transition metal
- metal
- intermetallic phase
- melting point
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/302—Cu as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/3026—Mn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/3033—Ni as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen elek
trisch leitender Verbindungen mittels isothermer Er
starrung einer beim Löten aus mindestens einem Übergangs
metall und mindestens einem Metall mit niedrigerem
Schmelzpunkt als der des Übergangsmetalls gebildeten in
termetallischen Phase, die Indium oder Gallium enthalten
kann.
Aus der europäischen Patentanmeldung 1 93 128 ist ein der
artiges Verfahren zum Verlöten von elektrischen Bauelemen
ten mit Anschlußflächen auf einem Trägerelement bekannt,
wobei als Lotmaterial Indium oder Gallium in einer solchen
Menge verwendet wird, daß sich in Verbindung mit dem Me
tall der Anschlußflächen (Gold oder eine Gold/Kupfer-
Legierung) eine Legierung bilden kann, deren Legierungs
verhältnis so eingestellt ist, daß sich bei der Löttempe
ratur infolge thermischer Diffusion eine hochtemperatur
beständige Phase mit einem Schmelzpunkt im Bereich von 548
K bis 646 K ausbildet.
Dieses bekannte Verfahren hat den Nachteil, daß für die
Anschlußkontakte Edelmetall eingesetzt werden muß, was
kostspielig ist, und es hat darüber hinaus den weiteren
Nachteil, daß für manche Anwendungszwecke zu hohe Löttem
peraturen erforderlich sind.
Aus US-PS 36 21 564 sind Lötverbindungen bekannt, die aus
intermetallischen Phasen (Legierungen) der Systeme Ag/Sn,
Au/Sn, Pt/Sn, Pd/Sn, Ag/Pb, Au/Pb, Pt/Pb oder Pd/Pb gebil
det werden.
Auch bei diesem bekannten Verfahren ist nachteilig, daß
für die Ausbildung der intermetallischen Phase teure Edel
metalle wie insbesondere Gold oder Silber eingesetzt wer
den müssen und daß für manche Anwendungszwecke zu hohe
Löttemperaturen von 623 K bzw. 713 K erforderlich sind.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren
der eingangs genannten Art so zu verbessern, daß Löttem
peraturen 530 K ausreichen und die Lötverbindungen unter
mechanischer Belastung thermisch stabil sind bis zu einer
Temperatur von mindestens 730 K.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur
Bildung der intermetallischen Phase mindestens ein Nicht
edelmetall als Übergangsmetall und mindestens eines der
Elemente Gallium, Indium, Zinn und/oder Wismut als Metall
mit niedrigerem Schmelzpunkt eingesetzt werden.
Nach einer vorteilhaften Weiterbildung des Verfahrens ge
mäß der Erfindung wird(werden) als Übergangsmetall min
destens eines der Elemente Kupfer, Mangan und/oder Nickel
eingesetzt.
Nach weiteren vorteilhaften Ausgestaltungen des Verfahrens
nach der Erfindung wird die intermetallische Phase inner
halb des Systems Nickel/Indium oder des Systems Kupfer/
Zinn oder des Systems Nickel/Zinn gebildet.
Nach vorteilhaften Weiterbildungen des Verfahrens gemäß
der Erfindung wird(werden) das(die) Übergangsmetall(e) auf
zu verbindenden Kontaktflächen durch Chemical oder Physi
cal Vapour Deposition oder elektrochemisch oder stromlos
aus Lösungen so abgeschieden, daß es in Korngrößen 2 µm
vorliegt.
Nach weiteren vorteilhaften Ausgestaltungen des Verfahrens
nach der Erfindung wird das Metall mit niedrigerem
Schmelzpunkt zwischen den mit dem Übergangsmetall be
schichteten Kontaktflächen als dünne Schicht oder lose,
vorzugsweise als vorverformter Körper, in einer für eine
intermetallische Phasenbildung in einer Reaktionstiefe von
jeweils ≈ 1 µm ausreichenden Menge angebracht.
Nach einer weiteren vorteilhaften Ausgestaltung des Ver
fahrens nach der Erfindung wird die Ausbildung der inter
metallischen Phase unter einem Druck im Bereich von 1 bis
3 MPa bei einer Temperatur im Bereich von 470 bis 530 K
bewirkt.
Mit der vorliegenden Erfindung sind insbesondere folgende
Vorteile verbunden:
Es können bei mechanischer Belastung bis zu mindestens ei
ner Temperatur von 730 K stabile Lötverbindungen bei rela
tiv niedrigen Temperaturen ( 530 K) hergestellt werden.
Ein weiterer Vorteil ist, daß eine Vielzahl von elektri
schen Anschlüssen kleinster Abmessungen (µm-Bereich)
gleichzeitig herstellbar ist, wobei eine thermomechanische
Verspannung der zu verbindenden Teile infolge der relativ
niedrigen Löttemperaturen sehr gering ist.
Die nach dem Verfahren gemäß der Erfindung hergestellten
Verbindungen zeichnen sich infolge der geringen Schicht
dicke der intermetallischen Phasen und der definierten
Zusammensetzung dieser Phasen durch eine gute Temperatur
wechselbeständigkeit aus.
Die gemäß dem Verfahren nach der vorliegenden Erfindung
gebildeten Verbindungen eignen sich bei wärmeverteilenden
Systemen überdies gut zur Wärmeableitung, da sie einen
niedrigen Wärmewiderstand und eine gute Temperaturstabili
tät (theroretisch bis zu einer Temperatur von mindestens
930 K, unter mechanischer Belastung bis zu einer Tempera
tur von mindestens 730 K) aufweisen.
Anhand der Figuren werden Ausführungsbeispiele der Erfin
dung beschrieben und in ihrer Wirkungsweise erläutert.
Es zeigen:
Fig. 1 Beispiel der Herstellung einer elektrisch
leitenden Verbindung unter Anwendung von
die intermetallische Phase bildenden Metallen
in Form von dünnen Schichten,
Fig. 2 Beispiel der Herstellung einer elektrisch
leitenden Verbindung, wobei Übergangsmetall
in Form von dünnen Schichten und niedrig
schmelzendes Metall lose vorverformt zwischen
den Übergangsmetallschichten angeordnet ist,
Fig. 3 Phasendiagramm für das System Nickel/Indium,
Fig. 4 Phasendiagramm für das System Kupfer/Zinn,
Fig. 5 Phasendiagramm für das System Nickel/Zinn.
In den Fig. 1 und 2 ist dargestellt, auf welche Weise
eine intermetallische Phase bildende Metalle A, A′, B und B′
zwischen zu verbindenden Teilen 1, z.B. ein elektronisches
Bauelement, und 3, z.B. eine Leiterplatte oder Folie mit
Leiterbahnen, angebracht werden können. B und B′ sind
mittels Chemical oder Physical Vapour Deposition oder
mittels naßchemischer Verfahren aus Lösungen auf Anschluß
flächen der zu verbindenden Teile 1, 3 abgeschiedene
Schichten einer Schichtdicke 1,5 µm aus mindestens einem
Übergangsmetall wie z.B. Cu,Mn oder Ni. Mit A, A′, A′′ ist
Metall mit niedrigerem Schmelzpunkt als der des Übergangs
metalls B, B′ dargestellt, wobei das niedrigschmelzende Me
tall A, A′ in Form von dünnen Schichten mit einer Schicht
dicke, die ausreicht, um eine intermetallische Phase bis
zu einer Reaktionstiefe ≈ 1 µm zu bilden, vorliegt.
Das niedrigschmelzende Metall A′′ ist lose in Form eines
vorverformten Körpers zwischen den zu verbindenden Teilen
1 und 3 mit den auf ihnen angebrachten Übergangsmetall
schichten B und B′ angeordnet, wobei es in einer solchen
Menge eingebracht wird, daß ebenfalls eine intermetalli
sche Phase bis zu einer Reaktionstiefe von ≈ 1 µm gebil
det wird.
Das System aus zu verbindenden Teilen 1 und 3 mit den die
intermetallische Phase bildenden Metallen A, A′, A′′, B, B′
wird auf eine Temperatur erhitzt, die etwa 20 bis 60K
über der eutektischen Temperatur TE der die interme
tallischen Phasen bildenden Systeme liegt, wobei eine Ver
bindung der Teile 1 und 3 durch isotherme Erstarrung der
gebildeten intermetallischen Phase unter einem Druck von 1
bis 3 MPa über eine Dauer von wenigstens 15 s hergestellt
wird. Aus den Phasendiagrammen gemäß den Fig. 3 bis 5
für die Systeme Ni/In, Cu/Sn und Ni/Sn ist ersichtlich,
daß die Löttemperatur in einem Bereich von 470 K bis 530 K
liegen kann. In den Figuren bedeuten: TE= eutektische
Temperatur, TL= Löttemperatur und I = Stabilitätsgrenze
der In-reichen bzw. der Sn-reichen Phase.
Als Beispiel für die Verbindung der Teile 1 und 3 gemäß
Fig. 1 wurden Übergangsmetallschichten B, B′ aus Nickel
oder Kupfer einer Schichtdicke von 1,5 µm und Schichten
A, A′ aus einem Metall mit niedrigem Schmelzpunkt, z.B.
Zinn-Schichten, in einer Schichtdicke von ≈ 1 µm unter
folgenden Bedingungen mittels eines Kathodenzerstäubungs
prozesses abgeschieden:
Als Beispiel für die Verbindung der Teile 1 und 3 gemäß
Fig. 2 wurde zunächst eine Nickelschicht B, B′ durch
Kathodenzerstäubung gemäß den Parametern der Tabelle 1 ab
geschieden und als Metall mit niedrigem Schmelzpunkt A′′
wurde vorverformtes Indium in einer solchen Menge zwischen
den Nickelschichten angeordnet, die entsprechend der
Schichtdicke der Nickelschicht, z.B. ≈ 1,5 µm, zur Bildung
der Phase Ni2In3 bis zu einer Reaktionstiefe von jeweils
≈ 1 µm ausreicht.
Zur Ausbildung von Lötverbindungen mittels Legierungen der
Systeme Ni/In, Cu/Sn oder Ni/Sn sind weder Schutzgas noch
Flußmittel erforderlich.
In der nachfolgenden Tabelle sind Eigenschaften von im
Rahmen der vorliegenden Erfindung gebildeten intermetalli
schen Phasen dargestellt:
Claims (12)
1. Verfahren zum Herstellen elektrisch leitender
Verbindungen mittels isothermer Erstarrung einer beim
Löten aus mindestens einem Übergangsmetall und mindestens
einem Metall mit niedrigerem Schmelzpunkt als der des
Übergangsmetalls gebildeten intermetallischen Phase,
die Indium oder Gallium enthalten kann,
dadurch gekennzeichnet,
daß zur Bildung der intermetallischen Phase
mindestens ein Nichtedelmetall als Übergangsmetall und
mindestens eines der Elemente Gallium, Indium, Zinn
und/oder Wismut als Metall mit niedrigerem Schmelzpunkt
eingesetzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß als Übergangsmetall mindestens eines der Elemente
Kupfer, Mangan und/oder Nickel eingesetzt wird(werden).
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die intermetallische Phase innerhalb des Systems
Nickel/Indium gebildet wird.
4. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die intermetallische Phase innerhalb des Systems
Kupfer/Zinn gebildet wird.
5. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die intermetallische Phase innerhalb des Systems
Nickel/Zinn gebildet wird.
6. Verfahren nach mindestens einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß das(die) Übergangsmetall(e) auf zu verbindenden
Kontaktflächen so abgeschieden wird(werden), daß es(sie)
in Korngrößen ≈ 2 µm vorliegt(vorliegen).
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
daß das(die) Übergangsmetall(e) durch Chemical oder Physi
cal Vapour Deposition abgeschieden wird(werden).
8. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
daß das(die) Übergangsmetall(e) aus Lösungen elektroche
misch oder stromlos abgeschieden wird(werden).
9. Verfahren nach mindestens einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
daß das Metall mit niedrigerem Schmelzpunkt zwischen den
mit dem Übergangsmetall beschichteten Kontaktflächen in
einer für eine intermetallische Phasenbildung in einer
Reaktionstiefe von jeweils ≈ 1 µm ausreichenden Menge
angebracht wird.
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet,
daß das(die) Metall(e) mit niedrigerem Schmelzpunkt als
dünne Schicht auf den mit dem(den) Übergangsmetall(en) be
schichteten Kontaktflächen angebracht wird(werden).
11. Verfahren nach Anspruch 9,
dadurch gekennzeichnet,
daß das(die) Übergangsmetall(e) lose, vorzugsweise
als vorverformter Körper, zwischen den mit dem(den)
Übergangsmetall(en) beschichteten Kontaktflächen
angebracht wird(werden).
12. Verfahren nach mindestens einem der Ansprüche 1
bis 11,
dadurch gekennzeichnet,
daß die Ausbildung der intermetallischen Phase unter einem
Druck im Bereich von 1 bis 3 MPa bei einer Temperatur im
Bereich von 470 bis 530 K bewirkt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873740773 DE3740773A1 (de) | 1987-12-02 | 1987-12-02 | Verfahren zum herstellen elektrisch leitender verbindungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873740773 DE3740773A1 (de) | 1987-12-02 | 1987-12-02 | Verfahren zum herstellen elektrisch leitender verbindungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3740773A1 true DE3740773A1 (de) | 1989-06-15 |
Family
ID=6341694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873740773 Withdrawn DE3740773A1 (de) | 1987-12-02 | 1987-12-02 | Verfahren zum herstellen elektrisch leitender verbindungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3740773A1 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996019314A1 (de) * | 1994-12-22 | 1996-06-27 | Siemens Aktiengesellschaft | Lotmetall und dessen verwendung zur bildung einer lötverbindung zwischen zwei objekten |
EP0730929A2 (de) * | 1995-03-10 | 1996-09-11 | Research Development Corporation Of Japan | Hartlotlegierung zum Verbinden von kohlenstoffhaltige Formkörper und kohlenstoffhaltigen Formkörper mit Hartstoffschicht |
DE19532251A1 (de) * | 1995-09-01 | 1997-03-06 | Daimler Benz Ag | Anordnung und Verfahren zum Diffusionslöten |
DE19532250A1 (de) * | 1995-09-01 | 1997-03-06 | Daimler Benz Ag | Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus |
US5901901A (en) * | 1996-02-19 | 1999-05-11 | Siemens Aktiengesellschaft | Semiconductor assembly with solder material layer and method for soldering the semiconductor assemly |
WO2001097285A2 (de) * | 2000-06-14 | 2001-12-20 | Infineon Technologies Ag | Elektronisches bauteil aus einem gehäuse und einem substrat |
DE10115482A1 (de) * | 2001-03-29 | 2002-10-10 | Fraunhofer Ges Forschung | Lotzusammensetzung und Verfahren zur Herstellung desselben |
DE10124770C1 (de) * | 2001-05-21 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat |
FR2834124A1 (fr) * | 2001-12-20 | 2003-06-27 | Osram Opto Semiconductors Gmbh | Procede de production de couches semi-conductrices |
DE102014214766A1 (de) * | 2014-07-28 | 2015-06-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul |
-
1987
- 1987-12-02 DE DE19873740773 patent/DE3740773A1/de not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996019314A1 (de) * | 1994-12-22 | 1996-06-27 | Siemens Aktiengesellschaft | Lotmetall und dessen verwendung zur bildung einer lötverbindung zwischen zwei objekten |
EP0730929A2 (de) * | 1995-03-10 | 1996-09-11 | Research Development Corporation Of Japan | Hartlotlegierung zum Verbinden von kohlenstoffhaltige Formkörper und kohlenstoffhaltigen Formkörper mit Hartstoffschicht |
EP0730929A3 (de) * | 1995-03-10 | 1997-08-20 | Japan Res Dev Corp | Hartlotlegierung zum Verbinden von kohlenstoffhaltige Formkörper und kohlenstoffhaltigen Formkörper mit Hartstoffschicht |
DE19532251A1 (de) * | 1995-09-01 | 1997-03-06 | Daimler Benz Ag | Anordnung und Verfahren zum Diffusionslöten |
DE19532250A1 (de) * | 1995-09-01 | 1997-03-06 | Daimler Benz Ag | Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus |
US5901901A (en) * | 1996-02-19 | 1999-05-11 | Siemens Aktiengesellschaft | Semiconductor assembly with solder material layer and method for soldering the semiconductor assemly |
WO2001097285A2 (de) * | 2000-06-14 | 2001-12-20 | Infineon Technologies Ag | Elektronisches bauteil aus einem gehäuse und einem substrat |
WO2001097285A3 (de) * | 2000-06-14 | 2003-01-03 | Infineon Technologies Ag | Elektronisches bauteil aus einem gehäuse und einem substrat |
DE10115482A1 (de) * | 2001-03-29 | 2002-10-10 | Fraunhofer Ges Forschung | Lotzusammensetzung und Verfahren zur Herstellung desselben |
DE10124770C1 (de) * | 2001-05-21 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat |
US6915945B2 (en) | 2001-05-21 | 2005-07-12 | Infineon Technologies Ag | Method for contact-connecting an electrical component to a substrate having a conductor structure |
FR2834124A1 (fr) * | 2001-12-20 | 2003-06-27 | Osram Opto Semiconductors Gmbh | Procede de production de couches semi-conductrices |
US6770542B2 (en) | 2001-12-20 | 2004-08-03 | Osram Opto Semiconductors Gmbh | Method for fabricating semiconductor layers |
DE102014214766A1 (de) * | 2014-07-28 | 2015-06-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3414065C2 (de) | ||
DE2514922C2 (de) | Gegen thermische Wechselbelastung beständiges Halbleiterbauelement | |
DE10208635B4 (de) | Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle | |
DE69817648T2 (de) | Verfahren zum Herstellen eines Keramik-Metall-Verbundsubstrats und Hartlotwerkstoff zum Verwenden in diesem Verfahren | |
DE60126157T2 (de) | Zusammensetzungen; verfahren und vorrichtungen für bleifreies hochtemperaturlötmittel | |
EP3609647B1 (de) | Lötmaterial zum aktivlöten und verfahren zum aktivlöten | |
DE112017000184T5 (de) | Lotverbindung | |
EP1337376B1 (de) | Lotmittel zur verwendung bei diffusionslotprozessen | |
EP2456589B1 (de) | Bleifreie hochtemperaturverbindung | |
DE4110373A1 (de) | Elektronische schaltungseinrichtung und verfahren zum herstellen derselben | |
EP2760613B1 (de) | Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot | |
EP2158997A2 (de) | Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess | |
DE3924225A1 (de) | Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung | |
DE102013103081A1 (de) | Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern | |
DE102017004626A1 (de) | Bleifreie Lötfolie zum Diffusionslöten | |
DE60212664T2 (de) | Verbesserte zusammensetzungen, verfahren und vorrichtungen für ein bleifreies hochtemperaturlot | |
DE60211235T2 (de) | Substratplatte für Halbleiter und für Leistungsmodule | |
DE3740773A1 (de) | Verfahren zum herstellen elektrisch leitender verbindungen | |
DE1627762A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1508356A1 (de) | Thermoelektrische Anordnung und Verfahren zur Herstellung dieser Anordnung | |
DE102008011265B4 (de) | Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht | |
DE10207109A1 (de) | Keramische Leiterplatte | |
EP2844414B1 (de) | Verfahren zur herstellung eines metallisierten aus aluminium bestehenden substrats | |
DE10124141B4 (de) | Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung | |
EP1647352A1 (de) | Lotmaterial |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |