DE102008036421A1 - Elektrische Anordnung mit Leiterplatte - Google Patents

Elektrische Anordnung mit Leiterplatte Download PDF

Info

Publication number
DE102008036421A1
DE102008036421A1 DE102008036421A DE102008036421A DE102008036421A1 DE 102008036421 A1 DE102008036421 A1 DE 102008036421A1 DE 102008036421 A DE102008036421 A DE 102008036421A DE 102008036421 A DE102008036421 A DE 102008036421A DE 102008036421 A1 DE102008036421 A1 DE 102008036421A1
Authority
DE
Germany
Prior art keywords
circuit board
contact hole
component
electrical
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008036421A
Other languages
English (en)
Inventor
Steen Kaare Groendahl
Bernd Waidhas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102008036421A priority Critical patent/DE102008036421A1/de
Publication of DE102008036421A1 publication Critical patent/DE102008036421A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/1626—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Elektrische Anordnung mit einer Leiterplatte 1 mit einem Kontaktloch 6 und einem ersten Bauelement 2 mit einem elektrischen Anschluss 4 oder 11, das an einer Seite der Leiterplatte 1 angeordnet ist, und einem zweiten Bauelement 3 mit einem elektrischen Anschluss 4, das an der gegenüberliegenden Seite der Leiterplatte 1 angeordnet ist. Dabei liegen sich der elektrische Anschluss 4 des ersten Bauelements 2 und der elektrische Anschluss 4 des zweiten Bauelements 3 am Kontaktloch 6 gegenüber und eine elektrische Verbindung zwischen den elektrischen Anschlüssen 4 besteht durch das Kontaktloch 6.

Description

  • Die Erfindung betrifft eine elektrische Anordnung mit einer Leiterplatte (auch Platine genannt), die in elektronischen Apparaten wie Mobiltelefonen, Handhelds, Computern oder Multimedia-Geräten Anwendung findet.
  • Leiterplatten sind Träger aus isolierendem Material, die der mechanischen Befestigung und elektrischen Verbindung von elektrischen und elektronischen Bauteilen dienen, die auf einer oder auf beiden Seiten der Leiterpatte angeordnet sind. Leiterplatten bestehen aus einem isolierenden Substrat, dem sogenannte Basismaterial und enthalten eine oder mehrere leitende Schichten mit Leiterbahnen zur elektrischen Verbindung der Bauteile. Die Leiterbahnen (Verbindungsleitungen) werden beispielsweise durch Masken-Ätzen, galvanisch oder durch Aufdrucken einer dünnen Schicht leitfähigen Materials auf der Leiterplatte hergestellt und werden auch als Metallisierungsebene bezeichnet. Die Leiterbahnen der leitenden Schichten werden untereinander und mit den Bauteilen mit Hilfe von Durchkontaktierungen in Kontaktlöchern (Bohrungen) miteinander verbunden.
  • Elektrische Verbindungen zwischen den Bauelementen werden zumindest teilweise über Leiterbahnen geführt. Selbst bei Bauelementen, die auf beiden Seiten der Leiterplatte direkt untereinander bestückt werden und sich die elektrischen Anschlüsse in der Vertikalen decken, werden Leiterbahnen auf der Leiterplatte aufgebracht und die elektrische Verbindung durch ein Kontaktloch versetzt zu den elektrischen Anschlüssen hergestellt. Verbindungen zwischen den elektrischen Anschlüssen eines oberflächenmontierten Bauelements und eines auf der entgegen gesetzten Leiterplattenseite aufgebrachten durchgesteckt montierten Bauelements werden ebenfalls über eine auf der Leiterplatte aufgebrachte Leiterbahn realisiert, wobei sich die elektrischen Anschlüsse nicht decken.
  • Kleine elektronischen Geräte, wie zum Beispiel Kommunikationssysteme, Kleincomputer, Handheldgeräte oder Mobiltelefone bestehen aus einer Vielzahl von Komponenten, die über eine Leiterplatte elektrisch und mechanisch miteinander verbunden werden. Die Vielzahl der Komponenten erfordert eine Vielzahl an elektrischen Verbindungen zwischen den Komponenten, daher werden Leiterbahnen aufwändig in mehreren Schichten innerhalb der Leiterplatte geführt. Ein erheblicher Anteil der Herstellkosten von komplexen elektronischen Geräten entfällt daher auf die Leiterplatte.
  • Es ist daher Aufgabe der vorliegenden Erfindung ein neues Konzept zur Anordnung elektrischer Bauelemente auf Leiterplatten zu entwickeln, sodass die Anzahl der leitenden Schichten und die Leiterbahnen auf der Leiterplatte reduziert werden.
  • Die Erfindung sieht eine elektrische Anordnung mit einer Leiterplatte mit einem Kontaktloch und einem ersten Bauelement das an einer Seite der Leiterplatte angeordnet ist und einem zweiten Bauelementen das an der gegenüberliegenden Seite der Leiterplatte angeordnet ist vor. Dabei liegen sich zumindest einer der elektrischen Anschlüsse des ersten Bauelements und einer der elektrischen Anschlüssen des zweiten Bauelements am Kontaktloch gegenüber und eine elektrische Verbindung zwischen den elektrischen Anschlüssen besteht durch das Kontaktloch.
  • Dabei können die Anschlüsse des ersten Bauelements zwischen dem ersten Bauelement und der Leiterplatte und/oder die Anschlüsse des zweiten Bauelements zwischen dem zweiten Bauelement und der Leiterplatte angeordnet sein. Die Anschlüsse können dabei in Oberflächenmontagetechnik ausgeführt sein. Oberflächenmontagetechnik bedeutet, dass die Bauelemente im Gegensatz zur Durchsteckmontage keine Drahtanschlüsse haben. Oberflächenmontierte Bauelemente werden mittels lötfähiger Anschlussflächen direkt auf die Leiterplatte gelötet.
  • Aus der beschriebenen Anordnung ergibt sich, dass die elektrische Verbindung nicht über eine Leiterbahn geführt wird. Die Verbindung durch das Kontaktloch entspricht dem kürzest möglichen Weg.
  • Elektrische Bauelemente können alle Arten von aktiven oder passiven Komponenten sein, wie Halbleiter-Chips, Integrierte Schaltkreise, Lautsprecher, Mikrophone, Displays, Batterien, Steckkontakte, Tastaturen, Antennen, SIM-Karten-Leser, usw. Mit der einen Seite bzw. der gegenüberliegenden Seite der Leiterplatte sind die Unter- bzw. Oberseite der Leiterplatte gemeint, wobei jede Seite mit zumindest einem Bauelement bestückt ist.
  • Ein Kontaktloch ist eine Bohrung in der Leiterplatte, durch die eine elektrische Verbindung hergestellt werden kann. Die elektrische Verbindung wird auch als Durchkontaktierung bezeichnet, in Englisch „Via” für „Vertical Interconnect Access”. Die Durchkontaktierung im Kontaktloch kann z. B. mit Hilfe eines durchgesteckten elektrischen Leiters, durch Abscheiden eines leitenden Materials auf die Lochwandungen und/oder durch Füllen des Lochs mit Lot erreicht werden.
  • In einer Ausführungsform der Erfindung wird der Anschluss des ersten Bauelements durch das Kontaktloch gesteckt und der Anschluss des zweiten Bauelements mit dem Anschluss des ersten Bauelements verbunden. Beim Anschluss des ersten Bauelements kann es sich um einen Drahtanschluss handeln. Als Draht wird jedes lange dünne Stück eines leitenden Materials bezeichnet, gleich welche Querschnittsform es hat und ob es durch Ziehen, Stanzen, Pressen oder anderes formgebendes Verfahren hergestellt wurde. Die Verbindung des Anschlusses des ersten Bauelements mit dem Anschluss des zweiten Bauelements kann durch jede beliebige Verbindungstechnik wie z. B. Löten, Klemmen, Kleben, Schweißen erfolgen. Zusätzlich können einer der beiden oder beide Anschlüsse mit der Leiterplatte verbunden werden, wodurch nicht nur ein elektrischer Kontakt sondern auch eine mechanische Befestigung der Bauelemente gewährleistet wird. Beispielsweise kann um das Kontaktloch ein Lötauge vorgesehne sein, auf das ein Lot mit den elektrischen Anschlüssen aufgeschmolzen wird. In einer anderen Ausführungsvariante weist das Kontaktloch eine metallisierte Oberfläche auf, die den Fluss und die Haftung des Lots begünstigt. Alternativ zum Löten kann die Einpresstechnik genutzt werden. Dabei werden elastische, federnde oder starre Stifte in die Kontaktlöcher eingesetzt. In einer Ausführungsvariante kann die elektrische Verbindung ein Federelement aufweisen. Das Federelement kann Teil eines der Anschlüsse sein oder fest mit einem der Anschlüsse z. B. durch ein Lot verbunden sein. In einer Ausgestaltung der Erfindung können der erste elektrische Anschluss des ersten Bauelements, das beispielsweise ein Federelement enthaltende Kontaktloch und der zweite elektrische Anschluss des zweiten Bauelements entlang einer Achse angeordnet werden. Die Achse kann dabei mit der Hauptachse des Kontaktlochs zusammenfallen, kann aber auch beliebig liegen. Jedenfalls kann die Achse durch das Kontaktloch und jeden der elektrischen Anschlüsse verlaufen.
  • Ferner können die Bauelemente zur zusätzlichen mechanischen Fixierung auch geklebt, geklemmt oder geschweißt werden. Die Leiterplatten können auch mischbestückt werden, das heißt, dass die verschiedenen Bauelemente je nach Anforderung mit unterschiedlichen Verfahren mit der Leiterplatte verbunden werden.
  • Gemäß einer anderen Weiterbildung der Erfindung beinhaltet ein elektronisches Gerät wie zum Beispiel ein Mobiltelefon oder ein Handheld-Gerät eine Leiterplatte als Träger für aktive und passive Bauelemente (Komponenten) wie Tastatur, Lautsprecher, Mikrofon, Display, Steckkontakt, Antenne, SIM-Karten-Leser und ein Halbleiterbauelement mit integriertem Schaltkreis in das Sender, Empfänger und Basisbandfunktionalität zusammengefasst sind. Die Bauelemente können auf beiden Seiten der Leiterplatte angeordnet sein. Bei vorteilhafter Platzierung der elektrischen Kontakte der Bauelemente liegen sich elektrische Anschlüsse eines ersten Bauelements und elektrischen Anschlüssen eines zweiten Bauelements jeweils an Kontaktlöchern gegenüber, wobei eine elektrische Verbindung zwischen den sich gegenüber liegenden elektrischen Anschlüssen jeweils durch ein Kontaktloch hergestellt ist. Für solche elektrische Verbindungen werden keine Leiterbahnen auf der Leiterplatte benötigt. Bei entsprechender Anordnung der Bauelemente kann weitgehend auf Leiterbahnen verzichtet werden und auch die Anzahl der Durchkontaktierungen kann verringert werden. Dies ermöglicht kostengünstige Leiterplatten mit keiner oder höchstens einer elektrisch leitfähigen Schicht einzusetzen.
  • Die Erfindung zeichnet sich ferner durch ein Verfahren aus, bei dem eine elektrische Verbindung durch ein Kontaktloch in einer Leiterplatte zwischen einem ersten elektrischen Anschluss eines ersten Bauelements und einem zweiten elektrischen Anschluss eines zweiten Bauelements hergestellt wird. Bei diesem Verfahren wird der erste elektrische Anschluss auf der Oberseite der Leiterplatte über dem Kontaktloch angeordnet und der zweite elektrische Anschluss auf der Unterseite der Leiterplatte unter dem Kontaktloch angeordnet sowie die elektrische Verbindung durch ein in das Kontaktloch eingebrachtes Material geleitet. In einer Weiterbildung des Verfahrens kann der erste elektrische Anschluss von der Oberseite der Leiterplatte durch das Kontaktloch gesteckt werden. In einer anderen Ausgestaltung des Verfahrens kann der erste elektrische Anschluss des ersten Bauelements und der zweite elektrische Anschluss des zweiten Bauelements entlang der Hauptachse des Kontaktlochs angeordnet werden. Auch eine Anordnung entlang einer beliebigen Achse ist möglich, wobei die Achse durch das Kontaktloch und jeden der elektrischen Anschlüsse verläuft.
  • Alle genannten Merkmale der Vorrichtung und des Verfahrens können durch individuelle Zusammenstellungen zu weiteren Ausführungsvarianten kombiniert werden.
  • Die Erfindung wird anhand folgender Ausführungsbeispiele näher erläutert. Es zeigen:
  • 1 – einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte und zwei Bauelementen, bei denen die elektrische Verbindung durch ein Kontaktloch ohne Nutzung von Leiterbahnen hergestellt wird.
  • 2 – einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte und zwei Bauelementen, bei denen die Anschlüsse der Bauelemente mit Lötkugeln versehen sind.
  • 3 – einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte und zwei Bauelementen, bei denen der Anschluss eines Bauelements durch das Kontaktloch gesteckt ist und mit dem Anschluss eines weiteren Bauelements elektrisch verbunden ist.
  • 4 – eine Weiterentwicklung der 3, bei der ein Lot die elektrische und mechanische Verbindung herstellt.
  • 5 – eine mögliche Ausgestaltungsform der Verbindung zwischen Leiterplatte und Bauelementen, bei der das Kontaktloch mit einer metallisierten Oberfläche versehen ist.
  • 6 – einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte und zwei Bauelementen, bei denen die Anschlüsse der Bauelemente mit einem Federelement verbunden sind.
  • 7 – einen schematischen Aufbau eines elektronischen Geräts, in dem ein Teil der Verbindungen erfindungsgemäß ausgestaltet sind.
  • 8 – einen weiteren möglichen schematischen Aufbau eines elektronischen Geräts, in dem ein Teil der Verbindungen erfindungsgemäß ausgestaltet sind.
  • 9a bis 9c – ein Verfahren zum Herstellen einer elektrischen Verbindung durch ein Kontaktloch.
  • 1 zeigt einen Ausschnitt einer elektrische Anordnung mit Leiterplatte (1) und zwei Bauelemente (2 und 3) sowie deren elektrische Anschlüssen (4). Die in Oberflächenmontagetechnik ausgeführten elektrischen Anschlüsse (4) der beiden Bauelemente (2 und 3) liegen sich an einem Kontaktloch (6) gegenüber; eine elektrische Verbindung zwischen den elektrischen Anschlüssen (4) wird durch ein leitendes Material (7) im Kontaktloch (6) hergestellt. Bei dem leitenden Material (7) kann es sich um einen Draht (z. B. in Form eines Federelements) handeln, der zwischen den Anschlüssen (4) eingeklemmt ist.
  • 2 zeigt eine elektrische Anordnung mit Leiterplatte (1) und zwei Bauelemente (2 und 3), deren elektrischen Anschlüssen (4) mit einem Eutektikum (5) (z. B. einem Lot) bedeckt sind. Die gezeigten elektrischen Anschlüsse (4) der beiden Bauelemente (2 und 3) liegen sich am Kontaktloch (6) gegenüber; eine elektrische Verbindung zwischen den elektrischen Anschlüssen (4) ist durch das Kontaktloch (6) hergestellt, das mit einem leitenden Material (7) gefüllt ist.
  • 3 zeigt einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte (1) und zwei Bauelementen (2, 3), bei denen der Anschluss (11) des ersten Bauelements (2) durch das Kontaktloch (6) gesteckt ist und mit dem Anschluss (4) des zweiten Bauelements elektrisch verbunden ist. Die elektrische Verbindung ist in dieser Figur rein mechanisch durch Berührungskontakt hergestellt, könnte jedoch auch durch Löten, Nieten, etc. erfolgen. Eine mechanische Verbindung zwischen den Bauelementen (2, 3) und der Leiterplatte (1) ist in dieser Schema-Zeichnung nicht dargestellt. Sie könnte z. B. durch Verkleben oder mechanisches Einrasten der Bauelemente mit der Leiterplatte erfolgen.
  • 4 zeigt eine Möglichkeit, wie die Teile der Anordnung aus 3 mechanisch miteinander verbunden und fixiert werden können und dabei auch der elektrische Kontakt verbessert wird: Ein Eutektikum (12) (z. B. ein Lot) verbindet die Anschlüsse (4 und 11) sowie die Leiterplatte (1) stoffschlüssig miteinander.
  • Das Eutektikum (12) füllt dabei den Bereich zwischen Kontaktloch (6) und den Anschlüssen (4 und 11).
  • 5 zeigt einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte (1) und zwei Bauelementen (2, 3), bei denen die jeweiligen Anschlüsse (4) in Oberflächenmontagetechnik ausgeführt sind und die elektrische Verbindung über eine metallisierte Oberfläche (21) des Kontaktlochs (6) erfolgt. Die Anschlüsse (4) sind jeweils mit der metallisierten Oberfläche (21) über ein Eutektikum (5) (z. B. ein Lot) elektrisch und mechanisch verbunden.
  • 6 zeigt einen Ausschnitt einer elektrischen Anordnung mit einer Leiterplatte (1) und zwei Bauelementen (2, 3), bei denen die elektrischen Anschlüsse (4) der Bauelemente (2, 3) mit einem Federelement (8) verbunden sind. Das Federelement (8) kann dabei mit einem oder beiden der Anschlüsse (4) durch Löten, durch Kleben, durch Kraftschluss oder durch klemmen verbunden sein. Eine Variante, in der das Federelement (8) eine Einheit mit dem Anschluss (4) darstellt, also das Federelement (8) der Anschluss ist, ist ebenfalls eine mögliche Ausführungsform.
  • 7 zeigt einen schematischen Aufbau eines elektronischen Geräts (z. B. für ein Mobiltelefon) mit einer Leiterplatte (1) als Träger für Bauelemente wie Display (31), Halbleiterbauelement (32), Lautsprecher (33), Antenne (34), SIM-Karten-Leser (35), Batterie (36), Tastatur (37) und Mikrofon (38). Die Bauelemente sind auf beiden Seiten der Leiterplatte angeordnet. Die elektrischen Kontakte des Halbleiterbauelements (32) wurden so platziert, dass sie sich mit den elektrischen Anschlüssen der Antenne (34), des SIM-Karten-Lesers (35) und der Batterie (36) jeweils an Kontaktlöchern gegenüber liegen. Die elektrische Verbindung zwischen den sich gegenüber liegenden elektrischen Anschlüssen ist jeweils durch ein Kontaktloch hergestellt, wobei die Anschlüsse der Bauelemente 34 bis 36 in Form von Drähten durch die Kontaktlöcher gesteckt sind und mit den in Oberflächenmontagetechnik ausgeführten Anschlüssen des Halbleiterbauelements (32) verlötet sind. Für diese beschriebenen elektrischen Verbindungen werden keine Leiterbahnen auf der Leiterplatte benötigt. Zur Verbindung mit den restlichen Bauelementen sind nur mehr wenige zusätzliche Leiterbahnen erforderlich, die alle in einer einzigen Ebene (39) geführt werden können. In dieser Darstellung ist diese sogenannte Verdrahtungsebene (39) auf der Unterseite der Leiterplatte angelegt. Die Bauelemente 34 bis 36 sind nur exemplarisch genannt. Beim Design von entsprechenden elektronischen Geräten werden die Anordnungen von elektrischen Anschlüssen der Bauelemente und die Anordnung der Kontaktlöcher so aufeinander abgestimmt, dass sich möglichst viele Anschlüsse an Kontaktlöchern gegenüber liegen.
  • 8 zeigt einen weiteren möglichen schematischen Aufbau eines elektronischen Geräts (z. B. für ein Mobiltelefon), bei dem anders als in 7 die Verdrahtungsebene (39) nicht auf der Unterseite der Leiterplatte (1) sondern auf der Oberseite angelegt ist. Die Figur zeigt eine Leiterplatte (1) als Träger für Bauelemente wie Display (31), Halbleiterbauelement (32), Lautsprecher (33), SIM-Karten-Leser (35), Batterie (36) und Mikrofon (38). Die Bauelemente sind auf beiden Seiten der Leiterplatte angeordnet. Die elektrischen Kontakte des Halbleiterbauelements (32) wurden so platziert, dass sie sich mit den elektrischen Anschlüssen des SIM-Karten-Lesers (35) und der Batterie (36) jeweils an Kontaktlöchern gegenüber liegen. Die elektrische Verbindung zwischen den sich gegenüber liegenden elektrischen Anschlüssen ist jeweils durch ein Kontaktloch hergestellt, wobei die Anschlüsse der Bauelemente 35 und 36 in Form von Drähten durch die Kontaktlöcher gesteckt sind und mit den in Oberflächenmonta getechnik ausgeführten Anschlüssen des Halbleiterbauelements (32) verlötet sind. Zur Verbindung mit den restlichen Bauelementen sind nur mehr wenige zusätzliche Leiterbahnen erforderlich, die alle in der einzigen Verdrahtungsebene (39) geführt werden können. Beim Design von entsprechenden elektronischen Geräten können die Anordnungen von elektrischen Anschlüssen des Halbleiterbauelements, der anderen Bauelemente sowie die Anordnung der Kontaktlöcher so aufeinander abgestimmt werden, dass sich möglichst viele Anschlüsse an Kontaktlöchern gegenüber liegen.
  • 9a bis 9c zeigen Schritte eines Verfahrens zum Herstellen einer elektrischen Verbindung zwischen elektrischen Anschlüssen (4) durch ein Kontaktloch (6) in einer Leiterplatte (1).
  • In 9a wird ein elektrisch leitendes Material (7) in ein Kontaktloch (6) einer Leiterplatte (1) eingebracht.
  • In 9b wird ein erstes Bauelements (2) mit einem ersten elektrischen Anschluss (4) auf der Oberseite der Leiterplatte (1) über dem Kontaktloch (6) angeordnet, in dem sich elektrisch leitendes Material (7) befindet.
  • In 9c wird ein zweites Bauelements (3) mit einem zweiten elektrischen Anschluss (4) auf der Unterseite der Leiterplatte (1) unter dem Kontaktloch (6) angeordnet.
    • 1
    Leiterplatte
    2
    Erstes Bauelement
    3
    Zweites Bauelement
    4
    Elektrischer Anschluss
    5
    Lot
    6
    Kontaktloch
    7
    Leitendes Material
    8
    Federelement
    11
    Elektrischer Anschluss
    12
    Eutektikum
    21
    Metallisierte Oberfläche
    31
    Display
    32
    Halbleiterbauelement
    33
    Lautsprecher
    34
    Antenne
    35
    SIM-Kartenleser
    36
    Batterie
    37
    Tastatur
    38
    Mikrofon
    39
    Verdrahtungsebene

Claims (16)

  1. Elektronische Anordnung umfassend: – eine Leiterplatte (1) mit einem Kontaktloch (6), – ein erstes Bauelement (2) mit einem elektrischen Anschluss (4 oder 11), das an einer Seite der Leiterplatte (1) angeordnet ist, und – ein zweites Bauelement (3) mit einem elektrischen Anschluss (4), das an der gegenüberliegenden Seite der Leiterplatte (1) angeordnet ist, dadurch gekennzeichnet, dass sich der elektrische Anschluss (4) des ersten Bauelements (2) und der elektrische Anschluss (4) des zweiten Bauelements (3) am Kontaktloch (6) gegenüber liegen und eine elektrische Verbindung zwischen den elektrischen Anschlüssen (4) durch das Kontaktloch (6) besteht.
  2. Die elektrische Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Anschluss (11) des ersten Bauelements (2) durch das Kontaktloch (6) gesteckt ist.
  3. Die elektrische Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass beide Anschlüsse (4) in Oberflächenmontagetechnik ausgeführt sind.
  4. Die elektrische Anordnung nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, dass der Anschluss (4) des ersten Bauelements (2) zwischen dem ersten Bauelement (2) und der Leiterplatte (1) und/oder der Anschluss (4) des zweiten Bauelements (3) zwischen dem zweiten Bauelement (3) und der Leiterplatte (1) angeordnet ist.
  5. Die elektrische Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, dass die elektrische Verbindung durch ein Federelement hergestellt ist.
  6. Die elektrische Anordnung nach Ansprüchen 1 bis 5, dadurch gekennzeichnet, dass das Kontaktloch (6) eine metallisierte Oberfläche (21) aufweist.
  7. Die elektrische Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Leiterplatte (6) genau eine leitende Schicht mit Leiterbahnen enthält.
  8. Die elektrische Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Leiterplatte (6) keine leitende Schicht mit Leiterbahnen enthält.
  9. Die elektrische Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das erste Bauelement (2) ein passives Bauelement und das zweite Bauelement (3) ein Integrierter Schaltkreis ist.
  10. Tragbares Gerät mit einer elektrischen Anordnung gemäß einem der Ansprüche 1 bis 9 aufweist.
  11. Tragbares Gerät gemäß Anspruch 10 dadurch gekennzeichnet dass es in mobiles Telefon ist.
  12. Die elektrische Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass für einen Teil der elektrischen Verbindungen zwischen sich auf der Leiterplatte (1) gegenüberliegenden Bauelementen keine Leiterbahnen auf der Leiterplatte benötigt werden.
  13. Verfahren zum Herstellen einer elektrischen Verbindung durch ein Kontaktloch (6) in einer Leiterplatte (1) zwischen einem ersten elektrischen Anschluss (4) eines ersten Bauelements (2) und einem zweiten elektrischen Anschluss (4) eines zweiten Bauelements (3) dadurch gekennzeichnet, dass – der erste elektrische Anschluss (4 oder 11) auf der Oberseite der Leiterplatte (1) über dem Kontaktloch (6) angeordnet wird und – der zweite elektrische Anschluss (4) auf der Unterseite der Leiterplatte (1) unter dem Kontaktloch (6) angeordnet wird und – die elektrische Verbindung durch ein in das Kontaktloch (6) eingebrachtes Material hergestellt wird.
  14. Verfahren zum Herstellen einer elektrischen Verbindung durch ein Kontaktloch (6) nach Anspruch 13, dadurch gekennzeichnet, dass – der erste elektrische Anschluss (11) von der Oberseite der Leiterplatte (1) durch das Kontaktloch (6) gesteckt wird.
  15. Verfahren zum Herstellen einer elektrischen Verbindung durch ein Kontaktloch (6) nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass – der erste elektrische Anschluss (4) des ersten Bauelements (2) und der zweite elektrische Anschluss (4) des zweiten Bauelements (3) entlang der Hauptachse des Kontaktlochs angeordnet wird.
  16. Verfahren zum Herstellen einer elektrischen Verbindung durch ein Kontaktloch (6) nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass in das Kontaktloch ein Federelement eingebracht wird.
DE102008036421A 2008-08-05 2008-08-05 Elektrische Anordnung mit Leiterplatte Ceased DE102008036421A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008036421A DE102008036421A1 (de) 2008-08-05 2008-08-05 Elektrische Anordnung mit Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008036421A DE102008036421A1 (de) 2008-08-05 2008-08-05 Elektrische Anordnung mit Leiterplatte

Publications (1)

Publication Number Publication Date
DE102008036421A1 true DE102008036421A1 (de) 2010-02-11

Family

ID=41501142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008036421A Ceased DE102008036421A1 (de) 2008-08-05 2008-08-05 Elektrische Anordnung mit Leiterplatte

Country Status (1)

Country Link
DE (1) DE102008036421A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105917567A (zh) * 2014-02-13 2016-08-31 爱信艾达株式会社 功率转换器用的控制器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774632A (en) * 1987-07-06 1988-09-27 General Electric Company Hybrid integrated circuit chip package
US5167512A (en) * 1991-07-05 1992-12-01 Walkup William B Multi-chip module connector element and system
JPH0774448A (ja) * 1993-06-15 1995-03-17 Cmk Corp プリント配線板
JPH08203644A (ja) * 1995-01-20 1996-08-09 Nhk Spring Co Ltd Ｌｓｉパッケージ用ソケット
US5982654A (en) * 1998-07-20 1999-11-09 Micron Technology, Inc. System for connecting semiconductor devices
US20070099490A1 (en) * 2005-10-28 2007-05-03 Minoru Takizawa Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774632A (en) * 1987-07-06 1988-09-27 General Electric Company Hybrid integrated circuit chip package
US5167512A (en) * 1991-07-05 1992-12-01 Walkup William B Multi-chip module connector element and system
JPH0774448A (ja) * 1993-06-15 1995-03-17 Cmk Corp プリント配線板
JPH08203644A (ja) * 1995-01-20 1996-08-09 Nhk Spring Co Ltd Ｌｓｉパッケージ用ソケット
US5982654A (en) * 1998-07-20 1999-11-09 Micron Technology, Inc. System for connecting semiconductor devices
US20070099490A1 (en) * 2005-10-28 2007-05-03 Minoru Takizawa Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105917567A (zh) * 2014-02-13 2016-08-31 爱信艾达株式会社 功率转换器用的控制器

Similar Documents

Publication Publication Date Title
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE10015744A1 (de) Ummantelte elektrische Verbindung für eine Anschlußstruktur
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102005053974B3 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102015117929A1 (de) Hybridantenne, Antennenanordnung und Verfahren zur Herstellung einer Antennenanordnung
EP1192841A1 (de) Intelligentes leistungsmodul
EP2181570A1 (de) Elektrische schaltungsanordnung und verfahren zur herstellung einer elektrischen schaltungsanordnung
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE102006053461A1 (de) Mikroelektronische Baugruppe und Verfahren zum Herstellen einer mikroelektronischen Baugruppe
DE102008036421A1 (de) Elektrische Anordnung mit Leiterplatte
DE19924991A1 (de) Intelligentes Leistungsmodul in Sandwich-Bauweise
DE102007035794A1 (de) Leiterplattenverbund sowie Verfahren zum Herstellen eines Leiterplattenverbundes
DE102017207615A1 (de) Zweiseitige elektronische Baugruppe
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE102012103191A1 (de) Verfahren um Lötbauteile bondbar zu machen
DE102008038302A1 (de) System-in-Package Modul und dieses umfassendes mobiles Endgerät
DE10048489C1 (de) Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10308926B4 (de) Halbleiterchipanordnung und Verfahren zu ihrer Herstellung
DE102009053255A1 (de) Verfahren zum Herstellen einer Anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection