DE102007012155B4 - Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens - Google Patents

Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens Download PDF

Info

Publication number
DE102007012155B4
DE102007012155B4 DE102007012155.7A DE102007012155A DE102007012155B4 DE 102007012155 B4 DE102007012155 B4 DE 102007012155B4 DE 102007012155 A DE102007012155 A DE 102007012155A DE 102007012155 B4 DE102007012155 B4 DE 102007012155B4
Authority
DE
Germany
Prior art keywords
semiconductor chips
plastic housing
semiconductor
benefit
housing composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007012155.7A
Other languages
English (en)
Other versions
DE102007012155A1 (de
Inventor
Thorsten Meyer
Dr. Brunnbauer Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Priority to DE102007012155.7A priority Critical patent/DE102007012155B4/de
Priority to US12/047,016 priority patent/US8217504B2/en
Publication of DE102007012155A1 publication Critical patent/DE102007012155A1/de
Priority to US13/533,566 priority patent/US9362144B2/en
Application granted granted Critical
Publication of DE102007012155B4 publication Critical patent/DE102007012155B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Formkörper umfassend:
mehrere, in Zeilen und Spalten angeordnete, Halbleiterchips (5) und eine Verbundplatte aus Kunststoffgehäusemasse (16),
die eine erste und zweite Hauptoberfläche und eine kreisförmige Kontur aufweist, und wobei die erste Hauptoberfläche den Formkörper stabilisierende vorstehende Strukturen aus der Kunststoffgehäusemasse (16) aufweist,
die ein gitterförmiges stegförmiges Element (27) und am Rand des Formkörpers eine ringförmige Verdickung (21) aufweisen,
wobei die ringförmige Verdickung (21) das Gebiet mit den Halbleiterchips (5) umschließt,
wobei die Halbleiterchips (5) in dem Gebiet der Verbundplatte in die Kunststoffgehäusemasse (16) eingebettet sind,
wobei die zweite Hauptoberfläche planar ist und wobei die aktiven Oberflächen der Halbleiterchips (5) koplanar zur zweiten Hauptoberfläche sind und wobei die aktiven Oberflächen der Halbleiterchips (5) frei liegen.

Description

  • Die Erfindung betrifft einen Formkörper und einen Nutzen mit in Halbleiterbauteilpositionen angeordneten Halbleiterchips. Sie betrifft ferner ein Verfahren zur Herstellung eines solchen Nutzens.
  • Bei der Herstellung von Halbleiterbauteilen haben sich Verfahren bewährt, bei denen zunächst aus Halbleiterchips, die mit ihrer Rückseite und ihren Randseiten in eine Kunststoffgehäusemasse eingebettet werden, eine Verbundplatte oder ein sogenannter ”reconfigured Wafer” im ”Wafer Molding”-Verfahren hergestellt wird. Dabei bilden die Vorderseiten der Halbleiterchips eine koplanare Fläche mit der Oberseite der Kunststoffmasse bzw. der Vorderseite der Verbundplatte oder des ”reconfigured Wafers”. Auf die koplanare Fläche kann sehr gut eine Verdrahtungsstruktur aufgebracht werden, wobei die Kunststofffläche um die Vorderseite jedes Halbleiterchips herum für die Unterbringung zusätzlicher Anschlüsse oder für die Anordnung von Kontaktanschlussflächen mit beliebigen Größen und Abständen genutzt werden kann.
  • Problematisch bei solchen Verfahren ist jedoch, dass sie sich nicht gut zur Herstellung besonders dünner Halbleiterbauteile einsetzen lassen, weil ”reconfigured Wafer” geringer Dicke keine ausreichende Stabilität für die weitere Verarbeitung aufweisen und sich verwölbt.
  • Aus der DE 103 24 615 A1 ist ein elektronisches Bauteil bekannt, das Halbleiterchips aufweist, die in einer Kunststoffgehäusemasse mit ihren Rückseiten und ihren Seitenrändern angeordnet sind. Dabei bilden die aktiven Oberseiten der Halbleiterchips und die Kunststoffgehäusemasse eine gemeinsame, eine Umverdrahtungslage tragende Oberseite aus. Auf der gegenüberliegenden Rückseite ist eine wärmeleitende Platte angeordnet, welche das Bauteil bedeckt.
  • Aus der US 2005/0269242 A1 ist eine stapelbare Ablage für elektrische Komponenten bekannt. Die Ablage beinhaltet eine Oberseite und eine Unterseite. Die Ober- und Unterseiten der Ablagen beinhalten jeweils Stützelemente.
  • Aus der US 2002/0066694 A1 ist eine thermogeformte Ablage zur Aufbewahrung und zum Transport von integrierten Halbleiterschaltungs-Baugruppen bekannt. Die Ablage besteht aus einer Mehrzahl an Ausnehmungen. Jede Ausnehmung beinhaltet einen zentralen Sockel zum Tragen der integrierten Halbleiterschaltungs-Baugruppe und eine Anordnung von Trägermaterial, sodass der Chip sowohl auf der Vorder- und Rückseite der Baugruppe gehalten werden kann.
  • Aus der US 6 602 734 B1 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei welchem mehrere, auf einer Verdrahtungsplatte befestigte Halbleiterchips mittels Blockgießens verarbeitet werden und anschließend die Verdrahtungsplatte in einzelne Gießharz-Halbleiterbauelemente aufgetrennt wird.
  • Aus der DE 102 50 621 A1 ist ein Verfahren zum Erzeugen verkapselter Chips bekannt, das ein Vorbereiten eines Wafers mit Kontakten, die von einer Oberfläche des Wafers vorstehen, umfasst. Der Wafer wird auf einem Zerteilungssubstrat angeordnet und in eine Mehrzahl von beabstandeten Chips auf dem Zerteilungssubstrat vereinzelt. Die Kontakte werden mit einer Schutzanordnung bedeckt, wobei daraufhin ein Spritzgießen durchgeführt wird, um ein Verkapselungsmaterial in die Kontakte und die Gräben einzubringen. Daraufhin wird die Schutzanordnung entfernt, so dass die Kontakte freiliegend sind.
  • Aus der US 2005/0052374 A1 ist ein elektronisches Bauelement bekannt, dass durch vorstehende Struktur bildende Verdickungen des Vergussmaterials gegenüber Vorbiegen und Verwindung stabilisiert ist.
  • Es besteht daher der Bedarf, ein Verfahren zur Herstellung von Halbleiterbauteilen anzugeben, das die Herstellung besonders dünner Halbleiterbauteile erlaubt, das aber auch die Vorteile des ”Wafer Moldings” nutzt.
  • Darüber hinaus ist es ein Ziel der vorliegenden Erfindung, einen Nutzen und ein Verfahren zu seiner Herstellung anzugeben, aus dem besonders dünne Halbleiterbauteil hergestellt werden können.
  • Dies wird mit dem Gegenstand der unabhängigen Patentansprüche erreicht. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand des abhängigen Patentanspruchs.
  • Gemäß einem Aspekt der Erfindung umfasst ein Formkörper Halbleiterchips und eine Platte aus Vergussmaterial, die eine erste und eine zweite Hauptoberfläche aufweist, wobei in das Vergussmaterial die Halbleiterchips eingebettet sind und die erste Hauptoberfläche eine vorstehende Struktur aufweist.
  • Dabei ist die zweite Hauptoberfläche planar. Außerdem liegt eine aktive Oberfläche der Halbleiterchips im Bereich der zweiten Hauptoberfläche frei.
  • Die vorstehende Struktur weist in einer Ausführungsform eine vorgegebene Strukturhöhe auf. Die vorstehende Struktur weist stegförmig Elemente auf, die ringförmig und gitterförmig ausgebildet sind und eine gemeinsame Steghöhe aufweisen. Unter einer gemeinsamen Steghöhe wird dabei verstanden, dass die vorstehende Struktur mehrere, auch unterschiedlich geformte stegförmige Elemente aufweisen kann, die sämtlich die gleiche Höhe über der ersten Hauptoberfläche aufweisen. Unter einem stegförmigen Element wird dabei eine Ausführungsform der vorstehenden Struktur verstanden, bei der die Struktur in der Art eines Steges mit beispielsweise rechteckigen Querschnitt ausgebildet ist.
  • Die Platte aus Vergussmaterial weist eine kreisförmige Kontur auf, beispielsweise mit dem Durchmesser eines Halbleiterwafers. Die zweite Hauptoberfläche kann mindestens eine Verdrahtungsschicht aufweisen, wobei die mindestens eine Verdrahtungsschicht mit den Halbleiterchips elektrisch verbunden sein kann.
  • Ein Verfahren zur Herstellung eines Formkörpers umfasst nach einem Aspekt der Erfindung das Bereitstellen eines Halbleiterwarfers und Auftrennen des Halbleiterwarfers in Halbleiterchips, das Platzieren der Halbleiterchips auf einem Träger und das Einbetten der Halbleiterchips in Vergussmaterial unter Bildung einer Platte aus Vergussmaterial, die eine erste und eine zweite Hauptoberfläche aufweist, wobei die erste Hauptoberfläche eine vorstehende Struktur aufweist.
  • Bei der Platte aus Vergussmaterial handelt es sich gemäß einem Aspekt der Erfindung um einen Nutzen aus einer Verbundplatte mit in Zeilen und Spalten auf Halbleiterbauteilpositionen angeordneten Halbleiterchips. Der Nutzen weist folgende Merkmale auf: Pro Halbleiterbauteilposition ist mindestens ein Halbleiterchip mit einer Vorderseite, einer Rückseite und Randseiten vorgesehen. Die Verbundplatte weist eine Vorderseite auf, die mit den Vorderseiten der Halbleiterchips eine koplanare Fläche bildet und eine Kunststoffgehäusemasse bettet die Randseiten und die Rückseiten der Halbleiterchips ein.
  • Die Verbundplatte weist eine Rückseite auf, auf der den Nutzen stabilisierende, vorstehende Strukturen aus der Kunststoffgehäusemasse angeordnet sind, die als Verdickungen der Verbundplatte ausgebildet sind.
  • Ein solcher Nutzen weist den Vorteil auf, dass er trotz einer geringen Dicke sehr stabil sein kann. Dadurch ist es nicht erforderlich, den Nutzen zuerst in einer größeren Dicke zu gießen und danach auf eine geringe Dicke zu dünnen. Bei diesem Verfahren ginge viel Kunststoffmasse verloren, was einen Nachteil darstellt, weil das beim Wafer Molding eingesetzte Material verhältnismäßig teuer ist. Zudem ist in diesem Fall für das Dünnen ein zusätzlicher Verfahrensschritt erforderlich.
  • Der Nutzen ist grundsätzlich dünn ausgebildet, also in der endgültigen geringen Dicke der Halbleiterbauteile. Er weist jedoch zusätzlich stabilisierende, von seiner Oberfläche vorstehende Strukturen auf, die Verdickungen des Nutzens darstellen und die für eine ausreichende mechanische Stabilität bei der weiteren Verarbeitung sorgen und Verwölbungen verhindern.
  • Vorteilhafterweise weist der Nutzen im Bereich der stabilisierenden Strukturen eine Dicke d + t mit 50 μm 5 ≤ + t ≤ 200 μm und im Bereich außerhalb der stabilisierenden Strukturen eine Dicke d mit 30 μm ≤ d ≤ 100 μm auf. Damit ist sichergestellt, dass er für die Verarbeitung ausreichend stabil ist, gleichzeitig aber auch für die Herstellung dünner Halbleiterbauteile geeignet ist. In einer Ausführungsform weist der Nutzen die Form und Abmessungen eines Wafers auf.
  • Je nach Ausführungsform der stabilisierenden Strukturen werden diese beim Vereinzeln des Nutzens in Halbleiterbauteile automatisch mit entfernt, ohne dass dazu ein eigener Verfahrensschritt notwendig wäre. Dazu werden die stabilisierenden Strukturen vorteilhafterweise folgendermaßen angeordnet: Der Nutzen weist erste Bereiche auf seiner Oberseite und seiner Unterseite auf, die nach dem Vereinzeln des Nutzens zu Halbleiterbauteilen Oberseiten und Unterseiten von Halbleiterbauteilen bilden. Er weist daneben zweite Bereiche auf, die während, vor oder nach dem Vereinzeln entfernt werden und nicht dazu vorgesehen sind, Oberseiten oder Unterseiten von Halbleiterbauteilen zu bilden. In diesen zweiten Bereichen sind die stabilisierenden Strukturen angeordnet.
  • Die stabilisierende Struktur ist als Ring ausgebildet. Dies ist insbesondere vorteilhaft, wenn der Nutzen die Form und Abmessungen eines Wafers aufweist. Der Ring sitzt dann auf dem Rand des Wafers und umschließt das Gebiet mit den in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen. Die ringförmige Verdickung ist somit nicht über Halbleiterchips angeordnet und der verdickte Rand kann daher bei der Vereinzelung des Wafers in Halbleiterbauteile einfach verworfen werden.
  • In Zusätzlich ist die stabilisierende Struktur als Gitter ausgebildet, wobei das Gitter durch Verdickungen des Nutzens in als Sägespuren vorgesehenen Bereichen gebildet ist. Diese Ausführungsform ist mit der ersten Ausführungsform kombiniert. Sie weist den Vorteil auf, dass das Material der stabilisierenden Strukturen automatisch beim Sägeprozess zur Vereinzelung des Nutzens entfernt wird, da es unmittelbar in den Sägespuren angeordnet ist. Zudem ermöglicht die gitterförmige Struktur eine besonders gleichmäßige Stabilisierung des Nutzens während der Verarbeitung.
  • Auf der Oberfläche des Nutzens ist in einer Ausführungsform eine ein- oder mehrlagige Verdrahtungsstruktur mit Leiterbahnen angeordnet. Die Verdrahtungsstruktur kann bei den erfindungsgemäßen Nutzen besonders gut aufgebracht werden, weil Verwölbungen durch die stabilisierende Struktur verhindert oder zumindest stark reduziert sind. Photolithografische Prozesse können daher ohne Probleme durchgeführt werden, obwohl mit einem dünnen Nutzen gearbeitet wird.
  • Als Kunststoffgehäusemasse ist vorteilhafterweise ein Thermoplast oder ein Duroplast vorgesehen, der sich durch Spritzguss oder ”Holding” verarbeiten lässt.
  • Die Halbleiterchips weisen in einer Ausführungsform auf ihren Vorderseiten aktive Bereiche mit integrierten Schaltungen auf. Alternativ können aktive Bereiche auch auf der Vorderseite und auf der Rückseite angeordnet sein.
  • Dabei umfasst eine Gießform zur Einbettung von Halbleiterchips in eine Kunststoffgehäusemasse zur Herstellung eines Nutzens einen oberen Teil und einen unteren Teil, wobei der obere und der untere Teil mit ihren Innenseiten eine Kavität umschließen. Die Kavität ist zur Aufnahme der einzubettenden Halbleiterbauteile ausgebildet. Der obere Teil weist auf seiner Innenseite Ausnehmungen auf.
  • Die Ausnehmungen dienen dabei zur Herstellung der stabilisierenden Struktur auf der Rückseite des Nutzens. Sie können somit je nach Ausführungsform des Nutzens als Ring, als Kreuz oder als Gitter ausgebildet sein. Da die Innenseite des oberen Teils der Gießform ein Negativ der Rückseite des Nutzens ist, werden mit Hilfe der Ausnehmungen Ausformungen auf der Rückseite des Nutzens erzeugt, die die stabilisierende Struktur bilden.
  • Ihre Tiefe hängt von der endgültigen geringen Dicke d des Nutzens und von dem gewünschten Stabilisierungseffekt ab. Vorteilhafterweise weisen die stabilisierenden Strukturen eine Tiefe t auf, für die 20 μm ≤ t ≤ 100 μm gilt.
  • Der obere Teil der Gießform besteht beispielsweise aus Metall, Silizium oder Kunststoff.
  • Die Gießform hat den Vorteil, dass die stabilisierenden Strukturen dem Nutzen bereits beim Gieß- oder Moldingprozess eingeprägt werden. Dieser Verfahrensschritt ist zur Einbettung der Halbleiterchips ohnehin notwendig, für das Einprägen der stabilisierenden Strukturen muss lediglich die Gießform etwas angepasst werden, so dass sie die Ausnehmungen aufweist. So ist auf sehr einfache Weise ohne zusätzliche Verfahrensschritte die Herstellung eines sehr dünnen, trotzdem aber stabilen Nutzens möglich.
  • Ein Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten auf Halbleiterbauteilpositionen angeordneten Halbleiterbauteilen umfasst zumindest folgende Schritte: Zunächst wird ein Halbleiterwafer bereitgestellt und in Halbleiterchips mit Vorderseiten, Rückseiten und Randseiten aufgetrennt. Die Halbleiterchips werden mit ihren Vorderseiten auf der Oberseite eines Trägers platziert, wobei die Halbleiterchips durch Zwischenräume voneinander getrennt sind.
  • Der Träger wird anschließend in eine Gießform eingebracht, wobei die Gießform einen oberen Teil und einen unteren Teil umfasst, die mit ihren Innenseiten eine Kavität umschließen, wobei der obere Teil auf seiner Innenseite Ausnehmungen aufweist und wobei der Träger mit seiner Rückseite auf der Innenseite des unteren Teils platziert wird.
  • Anschließend werden die Halbleiterchips mit ihren Rückseiten und ihren Randseiten in eine Kunststoffgehäusemasse eingebettet unter Bildung eines Nutzens aus einer Verbundplatte, wobei der Nutzen eine Vorderseite aufweist, die mit den Vorderseiten der Halbleiterchips eine koplanare Fläche bildet. Das Einbetten erfolgt unter Einprägen von den Nutzen stabilisierende Strukturen bildenden Ausformungen in eine Rückseite des Nutzens mittels der Ausnehmungen in der Innenseite des oberen Teils der Gießform.
  • Die Ausnehmungen in der Innenseite des oberen Teils der Gießform sind Ring ausgebildet und prägen dem Nutzen als stabilisierende Struktur einen Ring ein. Sie sind außerdem als Gitter ausgebildet und prägen dem Nutzen weiterhin ein Gitter als stabilisierende Struktur ein.
  • Nach der Herstellung des mit den stabilisierenden Strukturen versehenen Nutzens wird dieser in Halbleiterbauteile durch Sägen entlang von Sägespuren aufgetrennt. Bei diesem Prozess können stabilisierende Strukturen abgetrennt oder durch das Sägen selbst entfernt werden, falls sie sich in den Sägespuren befinden.
  • Verschiedene Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt schematisch einen ersten Schritt eines Verfahrens zur Herstellung eines Nutzens gemäß einem Aspekt der Erfindung;
  • 2 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Nutzens;
  • 3 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Nutzens;
  • 4 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Nutzens;
  • 5 zeigt schematisch eine erste Ausführungsform des oberen Teils einer Gießform gemäß einem weiteren Aspekt der Erfindung;
  • 6 zeigt schematisch eine zweite Ausführungsform des oberen Teils der Gießform;
  • 7 zeigt schematisch eine dritte Ausführungsform des oberen Teils der Gießform;
  • 8 zeigt schematisch eine erste Ausführungsform eines Nutzens gemäß einem weiteren Aspekt der Erfindung;
  • 9 zeigt schematisch einen Querschnitt durch den Nutzen gemäß 8;
  • 10 zeigt schematisch eine nicht erfindungsgemäße zweite Ausführungsform des Nutzens;
  • 11 zeigt schematisch eine dritte Ausführungsform des Nutzens und
  • 12 zeigt schematisch einen Ausschnitt aus dem Nutzen gemäß 11.
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • 1 zeigt einen ersten Schritt eines Verfahrens zur Herstellung eines Nutzens. In diesem Schritt wird ein Träger 1 bereitgestellt mit einer Unterseite 2 und einer Oberseite 3. Auf die Oberseite 3 wird eine Klebefolie 4 aufgebracht. Die Klebefolie 4 ist typischerweise beidseitig klebend und abziehbar, beispielsweise durch zusätzliche Einwirkung von Warme oder Strahlung.
  • In einem weiteren Schritt des Verfahrens, der in 2 dargestellt ist, werden aus einem Halbleiterwafer vereinzelte Halbleiterchips 5, die zuvor auf ihre Funktion getestet wurden, durch ”Pick and Place”-Verfahren mit ihrer Vorderseite 8 auf der mit der Klebefolie 4 versehenen Oberseite 3 des Trägers 2 angeordnet. Die Halbleiterchips 5 weisen auf ihrer Vorderseite 8 integrierte Schaltkreise auf. Die Rückseite 6 und die Randseiten 7 der Halbleiterchips 5 sind typischerweise passiv, das heißt, sie weisen keine integrierten Schaltkreise auf.
  • Die Halbleiterchips 5 sind in Zeilen und Spalten auf Halbleiterbauteilpositionen 9 angeordnet. zwischen ihnen sind Zwischenräume 23 freigelassen.
  • 3 zeigt einen weiteren Schritt des Verfahrens, bei dem der Träger 1 zusammen mit den auf seiner Oberseite 3 angeordneten Halbleiterchips 5 in den unteren Teil 10 einer Gießform eingebracht wird.
  • Die Gießform 12 ist in 4 schematisch dargestellt. Sie umfasst einen oberen Teil 13 und einen unteren Teil 10. Der obere Teil 13 und der untere Teil 10 umschließen mit ihren Innenseiten 14 bzw. 11 eine Kavität 15, in der der Träger 1 mit den Halbleiterchips 5 angeordnet wird, um die Halbleiterchips 5 in eine Kunststoffgehäusemasse 16 einzubetten.
  • Der obere Teil 13 der Gießform 12 weist auf seiner Innenseite 14 Ausnehmungen 17 auf. Die Ausnehmungen 17 können auch in einen Einsatz 24 der Gießform 12 eingebracht sein, der beispielsweise auswechselbar sein kann. Beim Gießen oder Molding wird die Kunststoffgehäusemasse 16 im verhältnismäßig flüssigen Zustand in die Kavität 15 eingebracht, die Gießform 12 wird geschlossen und die Halbleiterchips 5 werden mit ihren Rückseiten 6 und Randseiten 7 in die Kunststoffgehäusemasse 16 eingebettet. Dabei werden auch die Zwischenräume 23 mit Kunststoffgehäusemasse 16 aufgefüllt. Nach dem Aushärten des Kunststoffs wird der fertige Nutzen 18 aus der Gießform 12 entnommen. Er weist dann die Form einer Verbundplatte aus Kunststoffgehäusemasse 16 und darin eingebetteten Halbleiterchips 5 auf. Dabei bilden die aktiven Vorderseiten 8 der Halbleiterchips 5 mit der Vorderseite 20 des Nutzens 18 eine koplanare Fläche.
  • Die 5 bis 7 zeigen beispielhaft mögliche Ausführungsformen des oberen Teils 13 bzw. des Einsatzes 24 der Gießform 12.
  • In 5 ist schematisch im Querschnitt eine Ausführungsform dargestellt, bei der der obere Teil 13 der Gießform eine ringförmige Ausnehmung 17 in seinem Randbereich 25 aufweist. Die Ausnehmung ist so ausgebildet, dass der obere Teil 13 in seinem Randbereich eine geringere Dicke aufweist als in seiner Mitte. Da die Rückseite des gegossenen Nutzens einen Negativabdruck des oberen Teils 13 der Gießform darstellt, ergibt eine Ausnehmung wie die in 5 gezeigte eine ringförmige Verdickung im Randbereich des Nutzens.
  • In 6 ist schematisch im Querschnitt eine nicht zu Erfindung gehärnde Ausbildung dargestellt, bei der der obere Teil 13 der Gießform zusätzlich zur ringförmigen Ausnehmung noch eine kreuzförmige Ausnehmung 17 in seinem Zentrum aufweist. Dabei verlaufen die beiden Balken des Kreuzes, von dem in dieser Ansicht nur die Ausnehmung für den einen sichtbar ist, für eine besonders gute Stabilisierung über die gesamte Breite bzw. Länge des Nutzens.
  • In 6 ist auch erkennbar, dass die Ausnehmungen eine Tiefe t aufweisen. Es ist dabei auch möglich, dass die Ausnehmungen unterschiedliche Tiefen aufweisen, t also nicht an allen Stellen den gleichen Wert hat.
  • 7 zeigt schematisch im Querschnitt eine Ausführungsform, bei der der obere Teil 13 der Gießform zusätzlich zur ringförmigen Ausnehmung im Randbereich 25 noch gitterförmige Ausnehmungen 17 in seinem Zentrum aufweist.
  • Die 8 bis 12 zeigen schematisch mit Hilfe der gezeigten Gießformen hergestellte Nutzen 18.
  • Der Nutzen 18 gemäß 8 weist in seinem Randbereich 25 auf seiner Rückseite 19 eine ringförmige Verdickung 21 auf. 9 zeigt den Nutzen 18 gemäß 8 im Querschnitt entlang der Schnittlinie A-A. In dieser Ansicht ist erkennbar, wie die Halbleiterchips 5 in die Kunststoffgehäusemasse 16 eingebettet sind.
  • Der Nutzen 18, der in diesem Ausführungsbeispiel die Form und Abmessungen eines Wafers aufweist, hat eine Dicke d mit 30 μm ≤ d ≤ 100 μm. In seinem Randbereich 25, in dem die ringförmige Verdickung 21 angeordnet ist, ist seine Dicke jedoch um t vergrößert und beträgt 50 μm ≤ d + t ≤ 200 μm. Die stabilisierende Struktur erhebt sich also als Verdickung 21 um t über der Rückseite 19 des Nutzens 18.
  • 10 zeigt eine nicht zu Erfindung gehärnde Ausbildung des Nutzens 18, bei der nicht nur die ringförmige Verdickung 21 im Randbereich 25 des Nutzens 18 angeordnet ist, sondern zusätzlich noch eine kreuzförmige Verdickung 26 im Zentrum des Nutzens 18. Dabei kann der Nutzen 18 im Bereich der kreuzförmigen Verdickung ebenfalls die Dicke d + t aufweisen. Es ist jedoch auch möglich, dass er dort die Dicke d + t' aufweist, wobei t ≠ t' gilt.
  • 11 zeigt ein Ausführungsbeispiel für den Nutzen 18 mit der stabilisierenden Struktur. Der Nutzen 18 weist in diesem Ausführungsbeispiel ebenfalls die ringförmige Verdickung 21 auf, zusätzlich aber auch eine gitterförmige Verdickung 27. Dabei sind die das Gitter bildenden einzelnen Balken vorteilhafterweise in Sägespuren angeordnet, so dass sie beim Vereinzeln des Nutzens 18 in Halbleiterbauteile automatisch entfernt werden.
  • 12 zeigt diese Struktur im Detail. Dargestellt ist ein einzelner Balken der Verdickung 27, der über einem Zwischenraum 23 zwischen zwei Halbleiterchips 5 angeordnet ist. Die gestrichelten Linien 22 kennzeichnen eine Sägespur. Die Verdickung 27 ist so ausgebildet, dass sie vollständig von der Sägespur überdeckt wird, so dass sie beim Vereinzeln des Nutzens 18 in Halbleiterbauteile vollständig entfernt wird.
  • Auch in diesem Ausführungsbeispiel weisen die Verdickungen 27 die Dicke d + t auf, genau wie die Verdickung 21. Es ist jedoch auch möglich, dass sie die Dicke d + t' aufweisen, wobei t ≠ t' gilt. Insbesondere kann die stabilisierende Struktur im Randbereich dicker sein als im Zentrum des Nutzens, also t > t' gelten.
  • Bezugszeichenliste
    • 1
    Träger
    2
    Unterseite des Trägers
    3
    Oberseite des Trägers
    4
    Klebefolie
    5
    Halbleiterchips
    6
    Rückseite des Halbleiterchips
    7
    Randseite des Halbleiterchips
    8
    Vorderseite des Halbleiterchips
    9
    Halbleiterbauteilposition
    10
    unterer Teil
    11
    Innenseite des unteren Teils
    12
    Gießform
    13
    oberer Teil
    14
    Innenseite des oberen Teils
    15
    Kavität
    16
    Kunststoffgehäusemasse
    17
    Ausnehmung
    18
    Nutzen
    19
    Rückseite des Nutzens
    20
    Vorderseite des Nutzens
    21
    Verdickung
    22
    Linien
    23
    Zwischenraum
    24
    Einsatz
    25
    Randbereich
    26
    kreuzförmige Verdickung
    27
    gitterförmige Verdickung
    d
    Dicke des Nutzens
    t
    Tiefe der Ausnehmung

Claims (4)

  1. Formkörper umfassend: mehrere, in Zeilen und Spalten angeordnete, Halbleiterchips (5) und eine Verbundplatte aus Kunststoffgehäusemasse (16), die eine erste und zweite Hauptoberfläche und eine kreisförmige Kontur aufweist, und wobei die erste Hauptoberfläche den Formkörper stabilisierende vorstehende Strukturen aus der Kunststoffgehäusemasse (16) aufweist, die ein gitterförmiges stegförmiges Element (27) und am Rand des Formkörpers eine ringförmige Verdickung (21) aufweisen, wobei die ringförmige Verdickung (21) das Gebiet mit den Halbleiterchips (5) umschließt, wobei die Halbleiterchips (5) in dem Gebiet der Verbundplatte in die Kunststoffgehäusemasse (16) eingebettet sind, wobei die zweite Hauptoberfläche planar ist und wobei die aktiven Oberflächen der Halbleiterchips (5) koplanar zur zweiten Hauptoberfläche sind und wobei die aktiven Oberflächen der Halbleiterchips (5) frei liegen.
  2. Nutzen (18) aus einer Verbundplatte mit einer kreisförmigen Kontur und in Zeilen und Spalten auf Halbleiterbauteilpositionen (9) angeordneten und in eine Kunststoffgehäusemasse (16) eingebetteten Halbleiterchips (5), wobei der Nutzen (18) folgende Merkmale aufweist: – pro Halbleiterbauteilposition (9) ist mindestens ein Halbleiterchip (5) mit einer Vorderseite (8), die einen aktiven Bereich des Halbleiterchips (5) aufweist, einer Rückseite (6) und Randseiten (7) angeordnet, – die Verbundplatte weist eine Vorderseite (20) auf, die mit den Vorderseiten (8) der Halbleiterchips (5) eine koplanare Fläche bildet, – die Kunststoffgehäusemasse (16) bettet die Randseiten (7) und die Rückseiten (6) der Halbleiterchips (5) ein, wobei die Verbundplatte eine Rückseite (19) aufweist, auf der den Nutzen (18) stabilisierende, vorstehende Strukturen aus der Kunststoffgehäusemasse (16) angeordnet sind, wobei die vorstehenden Strukturen eine ringförmige Verdickung (21) am Rand der Verbundplatte und ein Gitter (27) aufweisen wobei die ringförmige Verdickung (21) das Gebiet mit den Halbleiterchips (5) umschließt, und wobei die das Gitter (27) bildenden Balken in als Sägespuren vorgesehenen Bereichen angeordnet sind.
  3. Verfahren zur Herstellung eines Nutzens (18), umfassend: – Bereitstellen eines Halbleiterwafers und Auftrennen des Halbleiterwafers in Halbleiterchips (5), die je eine Vorderseite (8) mit je einem aktiven Bereich aufweisen; – Platzieren der Halbleiterchips (5) auf einem Träger (1) in einer Gießform (12); – Einbetten der Halbleiterchips (5) in Kunststoffgehäusemasse (16) unter Bildung einer Verbundplatte aus Kunststoffgehäusemasse (16), die eine erste und eine zweite Hauptoberfläche aufweist, wobei die erste Hauptoberfläche die Verbundplatte stabilisierende, vorstehende Strukturen aus der Kunststoffgehäusemasse (16) aufweist, wobei die Verbundplatte aus Kunststoffgehäusemasse (16) eine kreisförmige Kontur aufweist, wobei die zweite Hauptoberfläche planar ist und wobei die aktiven Vorderseiten (8) der Halbleiterchips (5) mit der zweiten Hauptoberfläche eine koplanare Fläche bilden, wobei die vorstehenden Strukturen ein gitterförmiges stegförmiges Element (27) und am Rand der Verbundplatte eine ringförmige Verdickung (21) aufweisen, wobei die ringförmige Verdickung (21) das Gebiet mit den Halbleiterchips (5) umschließt, – nach einem Aushärten der Kunststoffgehäusemasse (16) der fertige Nutzen (18) aus der Gießform (12) entnommen wird, wobei die aktiven Vorderseiten (8) der Halbleiterchips (5) und die zweite Hauptoberfläche frei liegen.
  4. Verfahren zur Herstellung eines Halbleiterbauteiles, das folgende Merkmale aufweist: – Herstellen eines Nutzens (18) nach Anspruch 3; – Auftrennen des Nutzens (18) in Halbleiterbauteile durch Sägen entlang von Sägespuren.
DE102007012155.7A 2007-03-12 2007-03-12 Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens Active DE102007012155B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007012155.7A DE102007012155B4 (de) 2007-03-12 2007-03-12 Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
US12/047,016 US8217504B2 (en) 2007-03-12 2008-03-12 Article and panel comprising semiconductor chips, casting mold and methods of producing the same
US13/533,566 US9362144B2 (en) 2007-03-12 2012-06-26 Article and panel comprising semiconductor chips, casting mold and methods of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007012155.7A DE102007012155B4 (de) 2007-03-12 2007-03-12 Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens

Publications (2)

Publication Number Publication Date
DE102007012155A1 DE102007012155A1 (de) 2008-09-25
DE102007012155B4 true DE102007012155B4 (de) 2015-01-22

Family

ID=39712887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007012155.7A Active DE102007012155B4 (de) 2007-03-12 2007-03-12 Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens

Country Status (2)

Country Link
US (2) US8217504B2 (de)
DE (1) DE102007012155B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863722B2 (en) * 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9230894B2 (en) 2012-05-02 2016-01-05 Infineon Technologies Ag Methods for manufacturing a chip package
US9111946B2 (en) * 2012-12-20 2015-08-18 Invensas Corporation Method of thinning a wafer to provide a raised peripheral edge
US9455160B2 (en) 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020066694A1 (en) * 2000-12-01 2002-06-06 Soh Swee Chuan Tray for storing semiconductor chips
DE10324615A1 (de) * 2003-05-28 2004-09-02 Infineon Technologies Ag Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils
US20050269242A1 (en) * 2004-06-02 2005-12-08 Illinois Tool Works Inc. Stackable tray for integrated circuit chips

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6590152B1 (en) * 1999-08-26 2003-07-08 Rohm Co., Ltd. Electromagnetic shield cap and infrared data communication module
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020014693A1 (en) * 2000-03-21 2002-02-07 Pollock Jeffrey James Molded array package for facilitating device singulation
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
DE10103186B4 (de) * 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3888439B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
JP4270969B2 (ja) 2002-07-16 2009-06-03 長瀬産業株式会社 半導体装置の樹脂封止方法
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US6868970B2 (en) * 2003-04-16 2005-03-22 Illinois Tool Works Inc. Stackable tray for integrated circuits with corner support elements and lateral support elements forming matrix tray capture system
US7851268B2 (en) * 2005-04-09 2010-12-14 Stats Chippac Ltd. Integrated circuit package system using heat slug
TWI339865B (en) * 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
KR20090025908A (ko) * 2007-09-07 2009-03-11 삼성전자주식회사 적층형 반도체 패키지를 갖는 전자 장치 및 그 형성방법
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
JP2009206246A (ja) * 2008-02-27 2009-09-10 Stanley Electric Co Ltd 半導体発光装置
US7956475B2 (en) * 2008-12-16 2011-06-07 Stmicroelectronics Asia Pacific Pte. Ltd. Step cavity for enhanced drop test performance in ball grid array package
US8753926B2 (en) * 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020066694A1 (en) * 2000-12-01 2002-06-06 Soh Swee Chuan Tray for storing semiconductor chips
DE10324615A1 (de) * 2003-05-28 2004-09-02 Infineon Technologies Ag Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils
US20050269242A1 (en) * 2004-06-02 2005-12-08 Illinois Tool Works Inc. Stackable tray for integrated circuit chips

Also Published As

Publication number Publication date
US9362144B2 (en) 2016-06-07
US20120261841A1 (en) 2012-10-18
US8217504B2 (en) 2012-07-10
DE102007012155A1 (de) 2008-09-25
US20080224296A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102009044712B4 (de) Halbleiter-Bauelement
DE2931449C2 (de)
DE102007012155B4 (de) Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
DE102016111931B4 (de) Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages
DE102014119133B4 (de) Halbleitervorrichtung und Verfahren zum Bilden derselben
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102006012738A1 (de) Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE102009039226B4 (de) Verfahren zum Herstellen eines Stacked-Die-Moduls
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE2348743A1 (de) Waermeableitendes gehaeuse fuer halbleiterbauelemente
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102014111106A1 (de) Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE1766392A1 (de) Mikroelektronische Vorrichtung
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE102017215797A1 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102016109227B4 (de) Verfahren und Vorrichtung zum simultanen Verkapseln von Halbleiter-Dies mit geschichteten Leadframe-Streifen
DE102021120585A1 (de) Koplanare kontrolle für filmartige thermische schnittstellen
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R082 Change of representative

Representative=s name: SCHWEIGER & PARTNER, DE

Representative=s name: SCHWEIGER & PARTNER, 80333 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120306

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120306

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Effective date: 20120306

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

Effective date: 20120306

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

Effective date: 20120306

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

R019 Grant decision by federal patent court
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE