DE102006053321B4 - Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler - Google Patents
Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler Download PDFInfo
- Publication number
- DE102006053321B4 DE102006053321B4 DE102006053321A DE102006053321A DE102006053321B4 DE 102006053321 B4 DE102006053321 B4 DE 102006053321B4 DE 102006053321 A DE102006053321 A DE 102006053321A DE 102006053321 A DE102006053321 A DE 102006053321A DE 102006053321 B4 DE102006053321 B4 DE 102006053321B4
- Authority
- DE
- Germany
- Prior art keywords
- supply voltage
- transistor
- gate
- driver
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
umfassend – einen Leistungs-MOS-Transistor (M3), der mit einer höheren auf ein Referenzpotential (GND) bezogenen Versorgungsspannung (Vsup) betrieben wird, die dessen maximal zulässige Gate-Source-Spannung übersteigt, – mit einer ersten Treiberstufe, die ein Paar Treiber-MOS-Transistoren (M1, M2) umfasst, welche in Reihe zwischen die höhere Versorgungsspannung (Vsup) und das Referenzpotential (GND) angeschlossen sind, und an deren Zusammenschaltungsknoten das Gate des Leistungs-MOS-Transistors (M3) angeschlossen ist, – wobei das Gate jedes Treiber-MOS-Transistors mit je einem Kondensator (C1, C2) eines Pegelschiebers verbunden ist, wobei die Kondensatoren andererseits mit einer zweiten Treiberstufe eines Pegelschiebers (buf1, buf2) verbunden sind, die mit einer ebenfalls auf das Referenzpotential bezogenen Versorgungsspannung (VMAIN) betrieben wird, die wesentlich niedriger als die Versorgungsspannung für den Leistungs-MOS-Transistor (M3) ist, – bei dem die Gates der Treiber-MOS-Transistoren (M1, M2) durch eine Parallelschaltung eines ersten Widerstandes (R1, R2) und eines zweiten Widerstandes (R3, R4), der in Reihe mit einem nicht...
Description
- Die vorliegende Erfindung betrifft einen Leistungsschaltkreis in CMOS-Technologie, der besonders geeignet zur Verwendung in einem DC-DC-Wandler ist.
- Ein DC-DC-Aufwärtswandler zur Verwendung beispielsweise in einer Energieversorgung für LCD Bildschirme weist typischerweise einen Leistungs-MOS-Transistor auf, der von einer in CMOS-Technologie implementierten Treiberstufe angesteuert wird. Der Leistungs-MOS-Transistor ist vorzugsweise ebenfalls in CMOS-Technologie in derselben integrierten Schaltung und somit auf demselben Chip implementiert. Dementsprechend gelten Spannungsbegrenzungen der CMOS-Schaltung gleichermaßen für den Leistungs-CMOS-Transistor. Die kritische Spannung ist natürlich die zulässige Gate-Source-Spannung. Für eine von dem Wandler benötigte Ausgangsspannung ist es häufig notwendig, den Leistungs-MOS-Transistor mit einer Versorgungsspannung zu betreiben, die die maximal zulässige Gate-Source-Spannung des integrierten Leistungs-MOS-Transistors ziemlich übersteigt. Deshalb ist es notwendig, in der Treiberstufe eine Spannungsanpassung zu verwenden, um die Gate-Source-Spannung des Leistungs-MOS-Transistors in Richtung des richtigen Pegels zu verschieben.
- Herkömmliche Lösungen für eine derartige Spannungsanpassung erfordern die Verwendung von großen Hochspannungstreibertransistoren. Zum Schutz der Spannungsanpassung ist eine Z-Diode erforderlich. Beide Anforderungen setzen die Größe und die Kosten der integrierten Schaltung herauf. Da der Spannungswert der Z-Diode gleich der minimalen Ausgangsspannung der Spannungsanpassung ist, kann ein derartiger Minimalwert außerdem nicht willkürlich den Anforderungen einer bestimmten Anwendung angepasst werden.
- Aus der
JP 2001 223 575 A US 2005/0106828 A1 - Bei den bekannten Schaltungen kann jedoch immer noch eine zu hohe Spannung über den Leistungs-MOS-Transistor abfallen.
- Es ist eine Aufgabe der vorliegenden Erfindung, einen Leistungsschalter-Schaltkreis in CMOS-Technologie mit einem Leistungs-MOS-Transistor und einer Treiberstufe bereit zu stellen, der zur Implementierung in einer einfachen Schaltung ohne besondere Bauelemente wie eine Z-Diode oder große Hochspannungstreibertransistoren angepasst ist und dennoch einen schnellen Schaltvorgang und einen verbesserten Wirkungsgrad erreicht.
- Die Aufgabe wird erfindungsgemäß durch den Gegenstand des Anspruchs 1 gelöst.
- Die Erfindung betrifft einen Leistungsschaltkreis in CMOS-Technologie, umfassend einen Leistungs-MOS-Transistor und eine Treiberstufe. Der Leistungs-MOS-Transistor wird mit einer höheren Versorgungsspannung, die dessen maximal zulässige Gate-Source-Spannung übersteigt, betrieben, und die Treiberstufe wird mit einer niedrigeren Versorgungsspannung betrieben, d. h. mit der Hauptversorgungsspannung der integrierten Schaltung, die sowohl den Treiberschaltkreis als auch den Leistungs-MOS-Transistor (sowie andere Schaltungsbauelemente) umfasst. Die Hauptversorgungsspannung für die integrierte Schaltung ist im Wesentlichen niedriger als die Versorgungsspannung für den Leistungs-MOS-Transistor. Die Treiberstufe umfasst ein Paar zwischen die höhere Versorgungsspannung und das Referenzpotential für beide Versorgungsspannungen in Reihe geschalteter Treiber-MOS-Transistoren. Das Gate des Leistungs-MOS-Transistors ist mit dem Zusammenschaltungsknoten zwischen beiden Treiber-MOS-Transistoren verbunden. Die Gates der Treiber-MOS-Transistoren sind wechselstromgekoppelt, um Signale mit gegenseitig entgegengesetzten Phasen anzusteuern, die normalerweise von einem Taktsignal abgeleitet werden. Die Gates der Treiber-MOS-Transistoren sind durch eine Parallelschaltung eines ersten Widerstands einerseits und eines zweiten Widerstands, der in Reihe mit einem nicht linearen Bauelement geschaltet ist, andererseits jeweils mit der höheren Spannungsversorgung verbunden. Der Widerstandswert des zweiten Widerstands ist wesentlich kleiner als der Widerstandswert des ersten Widerstands. Das in Reihe mit einem relativ kleinen Widerstand geschaltete, nicht lineare Bauelement fungiert eigentlich als nicht linearer Widerstand in Kombination mit dem relativ großen, parallel geschalteten Widerstand, um die Gate-Spannung an dem entsprechenden Treiber-MOS-Transistor zu verringern. Die an dem Gate des Leistungs-MOS-Transistors benötigte Potentialverschiebung wird durch eine asymmetrische Potentialverschiebung an den Gates jedes Treiber-MOS-Transistors erreicht. Das nicht lineare Bauelement kann eine Diode, ein als Diode geschalteter bipolarer Transistor oder ein MOS-Transistor sein.
- Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung einer Ausführungsform des erfindungsgemäßen Leistungsschaltkreises unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
-
1 ein Schaltbild des Leistungsschaltkreises; -
1a ein Schaltbild des Leistungsschaltkreises; -
2 ein Teilschaltbild, das eine asymmetrische Spannungsanpassung darstellt; und -
3 ein Signaldiagramm, das ein potentialverschobenes Treibersignal darstellt. - Die Schaltung in
1 ist typischerweise in einem in CMOS-Technologie implementierten DC-DC-Wandlerchip enthalten. An die Eingänge von zwei Puffern buf1, buf2 wird parallel ein Eingangstaktsignal CLK angelegt. In dem gezeigten Beispiel wird angenommen, dass der Puffer buf1 nicht invertierend und der Puffer buf2 invertierend ist. Natürlich wird ein nicht invertierender Puffer in CMOS-Technologie normalerweise durch eine Reihenschaltung zweier invertierender Pufferstufen erreicht. Beide Pufferstufen buf1, buf2 werden von einer Hauptversorgungsspannungsschiene mit einer bezogen auf Masse GND relativ niedrigen Spannung VMAIN versorgt. Die Ausgänge der Puffer buf1, buf2 sind durch die Kondensatoren C1 bzw. C2 mit nachgeschalteten Schaltungen gekoppelt. Zwei PMOS-Transistoren M1, M2 sind zwischen eine Versorgungsspannungsschiene mit einer relativ hohen Spannung VSUP und Masse in Reihe geschaltet, und das Gate des Transistors M1 ist mit dem Ausgang des Puffers buf1 durch den Kondensator C1 gekoppelt, während das Gate des Transistors M2 mit dem Ausgang des Puffers buf2 durch den Kondensator C2 gekoppelt ist. In der gezeigten Ausführungsform sind die Versorgungsspannungen VMAIN und VSUP in Bezug auf Masse positiv, und die Source des Transistors M1 ist mit der Versorgungsschiene verbunden, während der Drain des Transistors M2 mit Masse verbunden ist. Der Zusammenschaltungsknoten der Transistoren M1, M2 stellt eine Spannung VG3 bereit und ist mit dem Gate eines Leistungs-PMOS-Transistors M3 verbunden, dessen Source mit der Versorgungsschiene mit Spannung VSUP verbunden ist und dessen Drain mit einer Last (nicht gezeigt) verbunden ist. - Um sicherzustellen, dass der Transistor M3 gesperrt (”OFF”) bleibt, wenn das Taktsignal CLK inaktiv (nicht vorliegend oder unterbrochen) ist, ist das Gate des Transistors M3 über einen Widerstand R5 mit Versorgung verbunden.
- Der Transistor M1 weist eine Gate-Vorspannung auf, die bereitgestellt wird, indem zwischen sein Gate und Versorgung ein Widerstand R1 parallel mit einer Reihenschaltung eines nicht linearen Bauelements wie einer Diode D1 und eines Widerstands R3 geschaltet wird. Gleichermaßen weist der Transistor M2 eine Gate-Vorspannung auf, die bereitgestellt wird, indem zwischen sein Gate und Versorgung ein Widerstand R2 parallel mit einer Reihenschaltung einer Diode D2 und eines Widerstands R4 geschaltet wird.
- Wie vorher erläutert wurde, ist die maximal zulässige Gate-Source-Spannung VGS_max_M3 des Transistors M3 niedriger als die höhere Versorgungsspannung VSUP. Deshalb muss der Leistungstransistor M3 durch eine Treiberschaltung angesteuert werden, die mit der niedrigeren Versorgungsspannung VMAIN gespeist wird. Der Treiber-PMOS-Transistor M1 sperrt den Leistungstransistor M3 (”OFF”), und der als Treiber, Source-Folger geschaltete PMOS-Transistor M2 schaltet den Transistor M3 durch (”ON”). In dem Gleichstromzustand (kein Taktsignal CLK angelegt) werden die Gates der Transistoren M1, M2 und M3 durch die entsprechenden Widerstände R1, R2 und R5 alle auf VSUP hinaufgezogen. Bei angelegtem Taktsignal CLK schaltet der Transistor M3 mit der Frequenz des Taktsignals zwischen ”ON” und ”OFF” hin und her.
- In der Ausführungsform gemäß
1a wurde die Diode D1 durch einen als Diode geschalteten P-Kanal-MOS-Transistor MP ersetzt, alle anderen Bauelemente und Anordnungen sind identisch wie in1 . Gemäß einer weiteren Ausführungsform handelt es sich bei dem nicht linearen Element um einen als Diode geschalteten bipolaren Transistor. - Unter Bezugnahme auf
2 und3 verhalten sich die Diode D2 und der Widerstand R4 wie ein nicht linearer Widerstand zur Verringerung des minimalen Spannungspegels VG2_min der Treiberspannung VG2 an dem Gate des Transistors M2. Der maximale Spannungspegel VG2_max an dem Gate des Transistors M2 liegt nur unwesentlich über dem Pegel der Versorgungsspannung VSUP. Da kein Gleichstrom durch den Kondensator C2 fließen kann, ist der Strom IAC1 von einer steigenden Flanke gleich dem Strom IAC2 von einer fallenden Flanke,IAC1 = IAC2. - Mit R4 << R2:
VG2_AC2 < VG2_AC1. - VG2 wird für die beiden Zustände des Treibersignals wie folgt berechnet:
VG2_AC2 = VSUP – IAC2·R2 VG2_AC1 = VSUP + (IAC1·R4 + VD2) - Wie in
3 dargestellt, ergibt sich die asymmetrische Potentialverschiebung auf Grund von R4 << R2 in Kombination mit dem nicht linearen Bauelement wie der Diode D1 in1 . Die Spannungsauslenkung von VG2 ist immer identisch zu VMAIN, aber der mittlere Pegel wird hin zu niedrigeren Werten in Bezug auf VSUP verschoben. - Es sollte klar sein, dass auf Grund des Verhaltens von D1 und R2 als nicht linearer Widerstand in der Vorspannungsschaltung für den Transistor M1 ein gleichartiger Effekt in Bezug auf die Gate-Spannung VG1 an dem Transistor M1 auftritt.
- Durch Auswählen des Verhältnisses zwischen den Widerständen in den Vorspannungsschaltungen der Transistoren M1 und M2 kann der Gate Spannungspegel für die Leistungstransistoren angepasst werden. Folglich wird das Gate des Leistungs-PMOS-Transistors M3 trotz einer geringen Komplexität des Schaltkreises mit der maximal möglichen Gate-Source-Spannung angesteuert, die durch den Pegel von VMAIN definiert wird (in der Praxis verringert durch Ladungsverluste und durch den Schwellwert von M2), um den minimalen Widerstand bei Durchschaltung (den Drain-Source Widerstand) zu erhalten und folglich den maximalen Wirkungsgrad des DC-DC-Wandlers, der M3 als Bauelement umfasst, sicherzustellen. Außerdem stellt die kapazitive Kopplung ein schnelles Schalten der Treibertransistoren sicher.
Claims (3)
- Leistungsschalter-Schaltkreis in CMOS-Technologie, umfassend – einen Leistungs-MOS-Transistor (M3), der mit einer höheren auf ein Referenzpotential (GND) bezogenen Versorgungsspannung (Vsup) betrieben wird, die dessen maximal zulässige Gate-Source-Spannung übersteigt, – mit einer ersten Treiberstufe, die ein Paar Treiber-MOS-Transistoren (M1, M2) umfasst, welche in Reihe zwischen die höhere Versorgungsspannung (Vsup) und das Referenzpotential (GND) angeschlossen sind, und an deren Zusammenschaltungsknoten das Gate des Leistungs-MOS-Transistors (M3) angeschlossen ist, – wobei das Gate jedes Treiber-MOS-Transistors mit je einem Kondensator (C1, C2) eines Pegelschiebers verbunden ist, wobei die Kondensatoren andererseits mit einer zweiten Treiberstufe eines Pegelschiebers (buf1, buf2) verbunden sind, die mit einer ebenfalls auf das Referenzpotential bezogenen Versorgungsspannung (VMAIN) betrieben wird, die wesentlich niedriger als die Versorgungsspannung für den Leistungs-MOS-Transistor (M3) ist, – bei dem die Gates der Treiber-MOS-Transistoren (M1, M2) durch eine Parallelschaltung eines ersten Widerstandes (R1, R2) und eines zweiten Widerstandes (R3, R4), der in Reihe mit einem nicht linearen Bauelement (D1, D2; MP) geschaltet ist, jeweils mit der höheren Versorgungsspannung verbunden sind, wobei der Widerstandswert des zweiten Widerstands (R3, R4) wesentlich kleiner als der Widerstandswert des ersten Widerstands (R1, R2) ist.
- Leistungsschalter-Schaltkreis gemäß Anspruch 1 bei dem das Gate des Leistungs-MOS-Transistors (M3) durch einen Widerstand (R5) vorgespannt ist, der mit der höheren Versorgungsspannung verbunden ist.
- Leistungsschalter-Schaltkreis gemäß einem der Ansprüche 1 oder 2, bei dem das nicht lineare Bauelement eine Diode, ein als Diode geschalteter MOS Transistor oder ein als Diode geschalteter bipolarer Transistor ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006053321A DE102006053321B4 (de) | 2006-11-13 | 2006-11-13 | Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler |
US11/939,439 US7659754B2 (en) | 2006-11-13 | 2007-11-13 | CMOS power switching circuit usable in DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006053321A DE102006053321B4 (de) | 2006-11-13 | 2006-11-13 | Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006053321A1 DE102006053321A1 (de) | 2008-05-21 |
DE102006053321B4 true DE102006053321B4 (de) | 2012-02-09 |
Family
ID=39311128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006053321A Expired - Fee Related DE102006053321B4 (de) | 2006-11-13 | 2006-11-13 | Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler |
Country Status (2)
Country | Link |
---|---|
US (1) | US7659754B2 (de) |
DE (1) | DE102006053321B4 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7733135B2 (en) * | 2007-10-31 | 2010-06-08 | Texas Instruments Incorporated | High side boosted gate drive circuit |
US8547161B1 (en) * | 2008-05-08 | 2013-10-01 | Google Inc. | Transistor having asymmetric gate-voltage control |
US7915921B1 (en) | 2009-05-15 | 2011-03-29 | Marvell International Ltd. | Circuits and methods for level shifting a signal |
US8378650B2 (en) * | 2009-06-16 | 2013-02-19 | Intersil Americas Inc. | Way out of balance (WOB) current correction for use with a multi-phase DC-DC converter |
TWI462083B (zh) * | 2010-05-07 | 2014-11-21 | Himax Tech Ltd | 準位移位器與方法及液晶顯示器的資料驅動器 |
US8878762B2 (en) * | 2010-05-10 | 2014-11-04 | Himax Technologies Limited | Level shifter and source driver for liquid crystal display |
US8542037B2 (en) * | 2012-01-23 | 2013-09-24 | Supertex, Inc. | Multi-level high voltage pulser integrated circuit using low voltage MOSFETs |
US9298238B2 (en) * | 2012-06-28 | 2016-03-29 | Nxp B.V. | CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit |
EP2690773B1 (de) | 2012-07-25 | 2015-11-18 | Dialog Semiconductor GmbH | Umgehung für einen On-chip-Spannungsregler |
US9041433B2 (en) * | 2013-06-21 | 2015-05-26 | Infineon Technologies Austria Ag | System and method for driving transistors |
US9601479B2 (en) * | 2014-03-14 | 2017-03-21 | Nxp Usa, Inc. | Protection circuit, circuit employing same, and associated method of operation |
CN107112988B (zh) * | 2014-11-07 | 2018-05-04 | 贝能思科技有限公司 | 带有预防交叉导通电路的开关驱动器 |
US10084448B2 (en) * | 2016-06-08 | 2018-09-25 | Eridan Communications, Inc. | Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits |
US9774322B1 (en) * | 2016-06-22 | 2017-09-26 | Sarda Technologies, Inc. | Gate driver for depletion-mode transistors |
US10027325B1 (en) * | 2017-06-28 | 2018-07-17 | Texas Instruments Incorporated | Circuit having a parallel voltage threshold architecture to support a wide voltage supply range |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223575A (ja) * | 2000-02-14 | 2001-08-17 | Sony Corp | レベル変換回路 |
US20030107425A1 (en) * | 2001-12-11 | 2003-06-12 | Koninklijke Philips Electronics N.V. | High voltage level shifter via capacitors |
DE10246083B3 (de) * | 2002-09-27 | 2004-03-04 | Alpha Microelectronics Gmbh | Schaltungsanordnung zur Überbrückung hoher Spannungen mit einem Schaltsignal |
US20040160266A1 (en) * | 2003-02-13 | 2004-08-19 | David Coutu | Method for driving a high side P-CHANNEL MOSFET |
US20050106828A1 (en) * | 2003-11-13 | 2005-05-19 | Budong You | Switching regulator with high-side p-type device |
US6930666B2 (en) * | 2000-11-22 | 2005-08-16 | Hitachi, Ltd. | Display device having an improved voltage level converter circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1318794B1 (it) * | 2000-08-29 | 2003-09-10 | St Microelectronics Srl | Circuito per il pilotaggio di un interruttore di potenza. |
US7135894B1 (en) * | 2002-09-13 | 2006-11-14 | National Semiconductor Corporation | Dual-output current driver |
US6836173B1 (en) * | 2003-09-24 | 2004-12-28 | System General Corp. | High-side transistor driver for power converters |
US6975146B1 (en) * | 2004-01-02 | 2005-12-13 | Sauer-Danfoss Inc. | High side NFET gate driving circuit |
-
2006
- 2006-11-13 DE DE102006053321A patent/DE102006053321B4/de not_active Expired - Fee Related
-
2007
- 2007-11-13 US US11/939,439 patent/US7659754B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223575A (ja) * | 2000-02-14 | 2001-08-17 | Sony Corp | レベル変換回路 |
US6930666B2 (en) * | 2000-11-22 | 2005-08-16 | Hitachi, Ltd. | Display device having an improved voltage level converter circuit |
US20030107425A1 (en) * | 2001-12-11 | 2003-06-12 | Koninklijke Philips Electronics N.V. | High voltage level shifter via capacitors |
DE10246083B3 (de) * | 2002-09-27 | 2004-03-04 | Alpha Microelectronics Gmbh | Schaltungsanordnung zur Überbrückung hoher Spannungen mit einem Schaltsignal |
WO2004032323A2 (de) * | 2002-09-27 | 2004-04-15 | Alpha Microelectronics Gmbh | Schaltungsanordnung zur überbrückung hoher spannungen mit einem schaltsignal |
US20040160266A1 (en) * | 2003-02-13 | 2004-08-19 | David Coutu | Method for driving a high side P-CHANNEL MOSFET |
US20050106828A1 (en) * | 2003-11-13 | 2005-05-19 | Budong You | Switching regulator with high-side p-type device |
Also Published As
Publication number | Publication date |
---|---|
US7659754B2 (en) | 2010-02-09 |
US20080111611A1 (en) | 2008-05-15 |
DE102006053321A1 (de) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006053321B4 (de) | Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler | |
DE112008001273B4 (de) | Ansteuerschema für Verarmungselemente in Abwärtswandlern | |
DE102009037486B3 (de) | Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung | |
DE102007006319B4 (de) | Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren | |
DE19902520A1 (de) | Hybrid-Leistungs-MOSFET | |
DE102015102878B4 (de) | Elektronische Ansteuerschaltung | |
DE102018126779A1 (de) | Gate-Treiber-Schaltung mit Spannungsinvertierung für einen Leistungshalbleiterschalter | |
DE112018005857T5 (de) | Gate-treiberschaltung | |
DE102015104946B4 (de) | Elektronische Treiberschaltung und Verfahren | |
DE102014108576A1 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
DE102009019654B3 (de) | Durch ein selbstvorgespanntes Gate gesteuerter Schalter | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE4325899C2 (de) | MOS-Schaltstufe | |
DE10240167C5 (de) | Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor | |
DE10147882A1 (de) | Halbbrückenschaltung und Verfahren zu deren Ansteuerung | |
DE19503036C1 (de) | Differenzverstärker | |
EP1099308B1 (de) | Treiberschaltung | |
DE4000637A1 (de) | Schaltungsanordnung zum schutz eines verbrauchers | |
EP0523266A1 (de) | Integrierbarer Stromspiegel | |
EP1078460A1 (de) | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors | |
EP1366568A1 (de) | Schaltungsanordnung zum überstrom-freien ein- und ausschalten eines stromes | |
DE10139093A1 (de) | Gleichrichteranordnung mit reduziertem Einschaltstrom | |
DE10209677C1 (de) | Schaltungsanordnung zur Detektion des Schaltzustandes eines Transistors | |
DE102005004391A1 (de) | Siebschaltung | |
DE19504480C1 (de) | Integrierbarer Umschalter für höhere Spannungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120510 |
|
R082 | Change of representative |
Representative=s name: ZELLER, ANDREAS, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |