DE102006051490B4 - Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall - Google Patents

Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall Download PDF

Info

Publication number
DE102006051490B4
DE102006051490B4 DE102006051490A DE102006051490A DE102006051490B4 DE 102006051490 B4 DE102006051490 B4 DE 102006051490B4 DE 102006051490 A DE102006051490 A DE 102006051490A DE 102006051490 A DE102006051490 A DE 102006051490A DE 102006051490 B4 DE102006051490 B4 DE 102006051490B4
Authority
DE
Germany
Prior art keywords
layer
passivation layer
forming
passivation
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006051490A
Other languages
English (en)
Other versions
DE102006051490A1 (de
Inventor
Tobias Letz
Matthias Lehr
Joerg Hohage
Frank Kuechenmeister
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006051490A priority Critical patent/DE102006051490B4/de
Priority to US11/750,567 priority patent/US8841140B2/en
Publication of DE102006051490A1 publication Critical patent/DE102006051490A1/de
Application granted granted Critical
Publication of DE102006051490B4 publication Critical patent/DE102006051490B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit:
Bestimmen mindestens einer Oberflächeneigenschaft einer Passivierungsschicht (103) eines Halbleiterbauelements, das über einem ersten Substrat (101) ausgebildet ist, wobei die Passivierungsschicht (103) auf einer letzten Metallisierungsschicht des Halbleiterbauelements ausgebildet ist und für einen Strukturierungsprozess zur Bereitstellung einer Abschlussmetallschicht (105) verwendet wird, wobei die mindestens eine Oberflächeneigenschaft die Oberflächenrauhigkeit und/oder die Benetzbarkeit ist;
Bestimmen eines Sollwertebereichs für die mindestens eine Oberflächeneigenschaft;
Bilden einer Passivierungsschicht (203) über einer letzten Metallisierungsschicht (207) eines Halbleiterbauelements, das über einem oder mehreren zweiten Substraten (201) ohne Vorsehen einer Abschlussmetallschicht gebildet ist; und
Einstellen einer Oberflächeneigenschaft der Passivierungsschicht (203), die über dem einen oder den mehreren zweiten Substraten gebildet ist, unter Anwendung des Sollwertebereichs.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere einen Prozessablauf zur Herstellung einer Passivierungsschicht zur Aufnahme von Höckern, die die integrierte Schaltung mit einem Gehäusesubstrat verbinden, wobei die Passivierungsschicht Siliziumdioxid und Siliziumoxinitrid (SiON) aufweisen kann.
  • Hintergrund der Erfindung
  • Bei der Herstellung integrierter Schaltungen ist es im Allgemeinen notwendig, einen Chip in ein Gehäuse einzubringen und Zuleitungen und Anschlüsse zum Verbinden der Chipschaltung mit der Peripherie vorzusehen. In einigen Verfahren zum Einbringen in ein Gehäuse werden Chips, Chipgehäuse und andere geeignete Einheiten mittels Lotkugeln verbunden, die aus sogenannten Lothöckern hergestellt sind, die wiederum auf einer entsprechenden Schicht ausgebildet sind, die im Folgenden als eine Passivierungsschicht bezeichnet wird, und auf mindestens einer der Einheiten, beispielsweise auf einer dielektrischen Schicht des mikroelektronischen Chips vorgesehen ist. Um den mikroelektronischen Chip mit dem entsprechenden Träger zu verbinden, besitzen die zwei entsprechenden zu verbindenden Einheiten, d. h. der mikroelektronische Chip, der beispielsweise mehrere integrierte Schaltungen aufweist, und ein entsprechendes Gehäuse darauf ausgebildet entsprechende Anschlussflächenanordnungen auf, um die beiden Einheiten elektrisch zu verbinden, nachdem die Lothöcker, die zumindest auf einer der Einheiten vorgesehen sind, beispielsweise auf dem mikroelektronischen Chip, verflüssigt wurden. In anderen Verfahren werden Lothöcker hergestellt, die durch entsprechende Drahtverbindungen zu verbinden sind, oder die Lothöcker können mit entsprechenden Flächenbereichen eines weiteren Substrats, das als eine Wärmesenke dient, in Kontakt gebracht werden. Folglich kann es erforderlich sein, eine große Anzahl an Lothöckern herzustellen, die über die gesamte Chipfläche verteilt sind, wodurch beispielsweise das I/O- bzw. Ein/Aus-Vermögen sowie eine. gewünschte Anordnung mit geringer Kapazität bereitgestellt werden, was für Hochfrequenzanwendungen in modernen mikroelektronischen Chips erforderlich ist, die für gewöhnlich komplexe Schal tungen, etwa Mikroprozessoren, Speicherschaltungen, und dergleichen und/oder mehrere integrierte Schaltungen, die ein vollständiges komplexes Schaltungssystem bilden, enthalten.
  • In modernen integrierten Schaltungen werden gut leitende Metalle, etwa Kupfer und Legierungen davon, eingesetzt, um die hohen Stromdichten zu handhaben, die während des Betriebs der Bauelemente auftreten. Folglich enthalten die Metallisierungsschichten Metallleitungen und Kontaktdurchführungen, die aus Kupfer oder Kupferlegierungen aufgebaut sind, wobei die letzte Metallisierungsschicht Kontaktbereiche zur Anbindung der Lothöcker aufweisen kann, die über den kupferbasierten Kontaktbereichen herzustellen sind. Die Verarbeitung von Kupfer in dem nachfolgenden Prozessablauf zur Herstellung der Lothöcker, was an sich ein äußerst komplexer Fertigungsprozess ist, kann auf der Grundlage des gut bekannten Metalls Aluminium durchgeführt werden, das seit langer Zeit effizient für die Herstellung von Lothöckerstrukturen in komplexen aluminiumbasierten Mikroprozessoren verwendet wird. Zu diesem Zweck wird das dielektrische Material der Passivierungsschicht abgeschieden und vor oder nach dem Abscheiden einer geeigneten Barrieren- und Haftschicht strukturiert. In einigen gut bekannten Abläufen zur Herstellung der Passivierungsschicht werden Siliziumdioxid und anschließend Siliziumoxinitrid (SiON) gebildet, die so strukturiert werden, dass eine Barrierenschicht, etwa Tantal und eine Aluminiumschicht, aufgebracht werden, die dann ebenso strukturiert werden, um Kontaktanschlussflächen an gewünschten Positionen zur Herstellung der Lothöcker bereitzustellen.
  • Um Hunderte oder Tausende mechanisch gut anhaftende Lothöcker auf entsprechenden Flächen auszubilden, erfordert der Vorgang des Anbringens der Lothöcker eine sorgfältige Gestaltung, da das gesamte Bauelement bei Ausfall lediglich eines einzelnen Lothöckers unter Umständen nicht funktioniert. Aus diesem Grunde werden ein oder mehrere sorgfältig ausgewählte Schichten zwischen den Lothöckern und dem darunter liegenden Substrat oder der Scheibe, die die aluminiumbedeckten Kontaktbereiche enthält, angeordnet. Zusätzlich zu der wichtigen Rolle, die diese Zwischenschichten spielen, die im Weiteren auch als Höckerunterseitenmetallisierungsschicht bezeichnet werden, um eine ausreichende mechanische Haftung der Lothöcker zu den darunter liegenden Kontaktbereich und dem umgebenden Passierungsmaterial bereitzustellen, muss die Höckerunterseitenmetallisierung auch weitere Erfordernisse im Hinblick auf die Diffusionseigenschaften und die Stromleitfähigkeit bieten. Im Hinblick auf den zuerst genannten Aspekt muss die Höckeruntersei tenmetallisierungsschicht eine adäquate Diffusionsbarriere bereitstellen, um zu verhindern, dass das Lotmaterial, das häufig eine Mischung aus Blei (Pb) und Zinn (Sn) ist, die darunter liegenden Metallisierungsschichten des Chips angreift und dadurch zerstört oder in ihrer Funktion negativ beeinflusst. Ferner muss ein Wandern des Lotmaterials, etwa des Bleis, zu anderen empfindlichen Bauteilbereichen, beispielsweise in das Dielektrikum, in welchem ein radioaktiver Zerfall in Blei merklich das Bauteilverhalten beeinflussen kann, wirksam durch die Höckerunterseitenmetallisierung unterdrückt werden. Hinsichtlich der Stromleitfähigkeit gilt, dass die Höckerunterseitenmetallisierung, die als eine Verbindungsstruktur zwischen dem Lothöcker und der darunter liegenden Metallisierungsschicht des Chips dient, eine Dicke und einen spezifischen Widerstand aufweisen muss, der nicht in unerwünschter Weise den Gesamtwiderstand des Systems aus dem Metallisierungsanschluss und dem Lothöcker erhöht. Des weiteren dient die Höckerunterseitenmetallisierung als eine Stromverteilungsschicht während des Elektroplattierens des Lothöckermaterials. Elektroplattieren ist gegenwärtig die bevorzugte Abscheidetechnik, da physikalische Dampfabscheidung von Lothöckermaterial, das ebenso im Stand der Technik angewendet wird, eine komplexe Maskentechnologie erfordert, um eine Fehljustierung auf Grund der thermischen Ausdehnung der Maske zu vermeiden, wenn diese mit dem heißen Metall dann in Kontakt ist. Des weiteren ist es äußerst schwierig, die Metallmaske nach dem Ende des Abscheideprozesses ohne Schädigung der Lothöcker abzunehmen, insbesondere wenn große Scheiben verarbeitet werden oder wenn der Abstand zwischen benachbarten Lotflächen klein ist.
  • Obwohl auch eine Maske in dem Elektroplattierverfahren eingesetzt wird, unterscheidet sich diese Technik von dem Dampfabscheideverfahren dahingehend, dass die Maske unter Anwendung der Photolithographie geschaffen wird, um damit die oben genannten Probleme zu vermeiden, die durch die physikalischen Dampfabscheideverfahren hervorgerufen werden. Nach der Herstellung der Lothöcker muss die Höckerunterseitenmetallisierung strukturiert werden, um die einzelnen Lothöcker voneinander elektrisch zu isolieren.
  • Der oben beschriebene Prozessablauf zur Herstellung der Lothöcker einschließlich der komplexen Sequenz zur Herstellung der Höckerunterseitenmetallisierungsschicht wird deutlich durch die Oberflächeneigenschaften der Passivierungsschicht beeinflusst, die sich aus den vorhergehenden Fertigungsschritten zur Herstellung und Strukturierung der Passivierungsschicht und des Aluminiums und der Barrierenschichten ergeben. Folglich können Änderungen in diesen Prozessschritten den nachfolgenden Prozessablauf zur Bereitstellung der Lothöcker stark beeinflussen. Andererseits kann das Abscheiden und das Strukturieren des Abschlussmetallstapels, d. h. der Barrierenschicht, etwa des Tantals und der Aluminiumschicht, zu den Gesamtherstellungskosten deutlich beitragen und kann ferner einen Anstieg der Defektrate und damit eine geringere Produktionsausbeute bewirken, insbesondere in einer Fertigungsphase, in der die meisten Prozessschritte bereits beendet sind. Es wurden daher zahlreiche Versuche vorgeschlagen, um den Abschlussmetallstapel wegzulassen und die entsprechenden Lothöcker auf der Grundlage der letzten Metallschicht des Metallisierungsschichtstapels herzustellen, um damit die Prozesskomplexität zu reduzieren. Wie zuvor dargelegt ist, sind dafür jedoch deutliche Prozessanpassungen in dem nachfolgenden Prozess zur Herstellung der Lothöcker einschließlich der Höckerunterseitenmetallisierungsschicht erforderlich, wodurch möglicherweise zu einer erhöhten Prozesskomplexität und einer geringeren Ausbeute beigetragen wird, wodurch die Vorteile aufgehoben werden können, die durch Weglassen des Abschlussmetallschichtstapels erreicht wurden.
  • Die Patentanmeldung US 2003/0183913 A1 bezieht sich auf ein Verfahren, das das Weglassen einer zusätzlichen Kontaktverteilungsebene in „ball grid-array”-Gehäusen ermöglicht. Dabei wird die zusätzliche Verteilungsebene durch eine erweiterte aluminiumbasierte Abschlussmetallschichtstruktur ersetzt. Auf der letzten Metallisierungsebene wird eine Siliziumnitridschicht und darauf eine Siliziumoxidschicht gebildet. Die Siliziumoxidschicht und die Siliziumnitridschicht wird strukturiert, um ein Kupfermetallgebiet freizulegen. Anschließend wird die strukturierte Oberfläche durch eine Oxidschicht und eine Siliziumnitridschicht passiviert und auf der Siliziumnitridschicht eine Photopolyimidschicht abgeschieden. Die Photopolyimidschicht und die darunter liegenden Oxid- und Nitridpassivierungsschichten werden anschließend strukturiert. Auf der gebildeten Struktur wird eine Barrierenschicht und eine Aluminium/Kupfermetallschicht gebildet. Nach dem Strukturieren dieser Schicht kann darauf ein Metallhöcker gebildet werden.
  • Die Patentanmeldung US 2002/0000665 A1 offenbart ein Halbleiterbauteil mit einer Lothöckerstruktur, die ohne aluminiumbasierte Abschlussmetallschichten auf der Metallisierungsschicht des Bauteiles gebildet wird. Dabei wird auf der Metallisierungsschicht eine Passivierungsschicht abgeschieden, die einen oder mehrere Filme aus Siliziumnitrid, Siliziumoxinitrid, Siliziumdioxid oder dergleichen aufweisen kann. Bereiche der Passivierungsschicht, die an die Kupfermetallisierungsschicht angrenzen, weisen typischerweise Siliziumnitrid oder ein Siliziumoxinitrid auf, das eine höhere Konzentration an Stickstoff als an Sauerstoff aufweist. Die Passivierungsschicht wird strukturiert, um eine Anschlussfläche der Metallisierungsschicht freizulegen. Auf der Passivierungsschicht wird eine Polyimidschicht gebildet und strukturiert. Auf dem strukturierten Schichtstapel wird anschließend ein UBM-Schichtstapel abgeschieden. In einer Ausführungsform wird vor dem Abscheiden der Passivierungsschicht eine Siliziumnitridschicht gebildet, die eine darunter liegende Barrierenschicht vor dem Sauerstoffplasma des Lackveraschungsprozesses schützt.
  • Die Patentschrift US 5 807 787 A offenbart ein Verfahren zum Reduzieren von Leckströmen auf integrierten Schaltkreisen mit einer Polyimidpassivierung. Zum Entfernen von Polyimidresten wird ein Sauerstoffplasmaveraschungsprozess ausgeführt. Um die Leckströme zu reduzieren, wird anschließend ein Wärmebehandlungsschritt in einer Stickstoff- oder Sauerstoffumgebung ausgeführt.
  • Die Patentschrift US 6 348 738 B1 und die Patentanmeldung EP 1 065 714 A1 beziehen sich auf eine Plasmabehandlung von Polyimidpassivierungsschichten.
  • Angesichts der zuvor beschriebenen Situation besteht dennoch ein Bedarf für ein verbessertes Verfahren, das die Herstellung einer Höckerstruktur auf der Grundlage gut etablierter Prozesse ermöglich, ohne dass ein Abschlussmetallschichtstapel erforderlich ist, während eines oder mehrere der oben erkannten Probleme vermieden oder deren Auswirkungen zumindest reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik, die die Herstellung einer Hockerstruktur mit einem abschließenden passivierenden dielektrischen Material und einer Höckerunterseitenmetallisierungsschicht ermöglicht, ohne dass eine Abschlussmetallschicht, etwa eine aluminiumbasierte Abschlussmetallschicht erforderlich ist, während dennoch gut etablierte Prozessverfahren zur Herstellung einer effizienten Höckerunterseitenmetallisierungsschicht eingesetzt werden können. Zu diesem Zweck wird die Wirkung eines gut etablierten Prozessablaufs zur Strukturierung der Abschlussmetallschicht berücksichtigt, wenn die Oberflächeneigenschaften einer entsprechenden Passivierungsschicht eingestellt werden, um damit ähnliche Oberflächenbedingungen für das Abscheiden eines gut etablierten Höckerunterseitenmetallisierungsschichtstapels zu schaffen, um damit ähnliche Prozessbedingungen und Prozessergebnisse, beispielsweise in Bezug auf die Stabilität, Benetzbarkeit, Oberflächenrauhigkeit, und dergleichen, zu erreichen, selbst wenn eine ent sprechende Abschlussmetallschicht nicht verwendet wird. Folglich kann eine deutliche Reduzierung der Prozesskomplexität und somit der Gesamtherstellungskosten in Verbindung mit einer geringeren Defektrate und möglicherweise mit einem verbesserten elektrischen Leistungsverhalten erreicht werden, wobei dennoch gut etablierte Prozessverfahren und Materialzusammensetzungen für das dielektrische Material der Höckerschicht, der Höckerunterseitenmetallisierungsschicht und der nachfolgend gebildeten Höckerstruktur verwendet werden können.
  • Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren der Ansprüche 1, 10 und 16 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung eines Abschlussmetallschichtstapels auf der Grundlage von Aluminium gemäß einem gut bekannten Prozessablauf zeigen, wobei entsprechende Oberflächeneigenschaften freiliegender Oberflächenbereiche der Passivierungsschicht untersucht werden, um einen geeigneten Sollwertbereich zu bestimmen, der für eine Prozesssequenz ohne Verwendung eines Abschlussmetallschichtstapels gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung verwendet wird;
  • 2a bis 2b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer verbesserten Passivierungsschicht mit einer Deckschicht mit gut definierten Oberflächeneigenschaften zeigen, um damit darauf eine Hockerstruktur ohne Vorsehen eines Abschlussmetallschichtstapels gemäß anschaulicher Ausführungsformen zu bilden;
  • 2c schematisch ein Halbleiterbauelement mit einer Passivierungsschicht mit unterschiedlicher Materialzusammensetzung mit einer geeigneten Deckschicht gemäß einer weiteren anschaulichen Ausführungsform zeigt;
  • 2d schematisch ein Halbleiterbauelement mit einer weiteren Passivierungsschicht und einer Deckschicht gemäß noch weiterer anschaulicher Ausführungsformen zeigt; und
  • 2e bis 2g schematisch ein Halbleiterbauelement in einer Fertigungsphase zur Herstellung einer Passivierungsschicht mit einem modifizierten Oberflächenbereich zeigen, um eine gute Prozesskompatibilität mit einer gut etablierten Prozesssequenz zur Herstellung einer Höckerstruktur gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung bereitzustellen.
  • Detaillierte Beschreibung der Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung einer Passivierungsschicht mit geeignet gestalteten Oberflächeneigenschaften, um damit ein hohes Maß an Kompatibilität mit gut etablierten Prozesssequenzen zur Herstellung eines dielektrischen Materials und einer Höckerunterseitenmetallisierungsschicht bereitzustellen, woran sich eine geeignete Hockerstruktur anschließt, während die Herstellung eines entsprechenden Abschlussmetallschichtstapels weggelassen wird. Durch Bereitstellen einer technologischen Lösung auf der Grundlage des Weglassens eines Abschlussmetallschichtstapels, was das Abscheiden entsprechender Barrierenschichten und Metallmaterialien, etwa Aluminium und deren Strukturierung beinhaltet, kann eine deutliche Verringerung der Prozesskomplexität und der Herstellungskosten erreicht werden, wobei die Wahrscheinlichkeit für eine Verringerung der Ausbeute kleiner gemacht werden kann. Zu diesem Zweck wird erfindungsgemäß ein hohes Maß an Kompatibilität und damit Zuverlässigkeit eines entsprechenden Höckermetallisierungsprozessablaufs erreicht, indem ähnliche Prozessbedingungen während des Prozesses zur Herstellung der Höckerunterseitenmetallisierungsschicht und der Dielektrika, die damit einhergehen, im Vergleich zu gut etablierten Prozesssequenzen unter Anwendung eines Abschlussmetallschichtstapels geschaffen werden, wobei dennoch tatsächlich das Abscheiden und das Strukturieren des entsprechenden Abschlussmetallschichtstapels weggelassen werden. Zu diesem Zweck wird mindestens eine relevante Oberflächeneigenschaft der Passivierungsschicht nach dem Abscheiden und/oder Strukturieren eines Abschlussmetallschichtstapels ermittelt, um damit ein entsprechendes Kriterium zum Einstellen der Oberfläche einer Passivierungsschicht vor dem Abscheiden der Die lektrika der Höckerseitenmetallisierungsschicht auf den entsprechenden Metallmaterialien auf der Grundlage der gewünschten gut etablierten Prozesssequenz bereitzustellen. Auf diese Weise kann ein hohes Maß an Ähnlichkeit zwischen den entsprechenden Oberflächeneigenschaften in einer Passivierungsschicht, die das entsprechende Abscheiden und Strukturieren des entsprechenden Abschlussmetallschichtstapels erfahren hat, und einer Passivierungsschicht mit der entsprechend eingestellten Oberflächeneigenschaft erreicht werden, so dass die nachfolgenden Prozessschritte zur Herstellung der Höckermetallisierungsschicht unter im Wesentlichen ähnlichen Bedingungen ausgeführt werden können, wodurch ein hohes Maß an Zuverlässigkeit der entsprechenden Prozessergebnisse sichergestellt ist. Folglich kann mindestens eine Oberflächeneigenschaft, etwa die Rauhigkeit oder in einer anschaulichen Ausführungsform das Benetzungsverhalten der entsprechenden Passivierungsschicht so eingestellt werden, dass entsprechende Prozessgrenzen erfüllt werden, die ähnliche oder identische Prozessergebnisse im Vergleich zu der gut bekannten Prozesssequenz auf der Grundlage eines Abschlussmetallschichtstapels geschaffen werden.
  • Mit Bezug zu den 1a und 1b wird ein typischer gut etablierter Prozessablauf zur Herstellung einer Passivierungsschicht und eines Abschlussmetallschichtstapels detaillierter beschrieben, um den Einfluss der entsprechenden Prozessschritte auf die Oberflächeneigenschaften der Passivierungsschicht vor dem Abscheiden der Höckerunterseitenmetallisierungsschicht zu verdeutlichen, wobei die entsprechenden Oberflächeneigenschaften von der vorliegenden Erfindung als wichtige Aspekte betrachtet werden, um eine hohe Prozesskompatibilität in Verbindung mit geringen Fertigungskosten und Ausbeuteverlusten zu erreichen.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einem fortgeschrittenen Herstellungsstadium. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das darin ausgebildet Schaltungselemente und andere Mikrostrukturelemente aufweist, die der Einfachheit halber in 1a nicht gezeigt sind. Ferner umfasst das Halbleiterbauelement eine oder mehrere Metallisierungsschichten mit Metallleitungen und Kontaktdurchführungen, die auf der Grundlage von Kupfer hergestellt sind, wobei der Einfachheit halber eine letzte Metallisierungsschicht des gesamten Stapels, die als 107 bezeichnet ist, dargestellt ist, die ein dielektrisches Material, etwa ein dielektrisches Material mit kleinem ε oder ein anderes geeignetes Material aufweisen kann, und es ist ein Metallgebiet 102 in dem dielektrischen Material der Schicht 107 gebildet. Die Metallisierungsschicht 107, d. h. die letzte Metallisierungsschicht, wird von einer entsprechenden Passivierungsschicht 103 bedeckt, die gemäß einer gut etablierten Prozesssequenz aus einer ersten Schicht 103a und einer zweiten Schicht 103b aufgebaut ist. Beispielsweise ist gemäß anschaulicher Prozessabläufe die erste Schicht 103a aus Siliziumnitrid aufgebaut, während die zweite Schicht 103b aus Siliziumoxinitrid (SiON) hergestellt ist. Ferner kann die Passivierungsschicht 103 so strukturiert sein, dass ein Bereich des Metallgebiets 102 frei liegt, wobei eine entsprechende Barrieren/Haftschicht 104 auf dem freiliegenden Bereich des Metallgebiets 102 und auf der Passivierungsschicht 103 gebildet ist. Beispielsweise kann die Barriereschicht 104 aus einem geeigneten Barrierenmaterial, etwa Tantal, Tantalnitrid, Titan, Titannitrid, Verbindungen davon, und dergleichen aufgebaut sein, wobei die Barrieren/Haftschicht 104 die erforderlichen Diffusionsblockiereigenschaften sowie die entsprechende Haftung zwischen dem Metallgebiet 102 und einer darüber liegenden Metallschicht 105 herstellt, die in einigen gut etablierten Verfahrensabläufen aus Aluminium aufgebaut ist. Die Schichten 104 und 105 bilden einen entsprechenden Metallschichtstapel, der hierin als ein Abschlussmetallschichtstapel bezeichnet wird, da dieser als das letzte Metallmaterial betrachtet wird, das mit der entsprechenden letzten Metallisierungsschicht 107 verbunden ist, d. h. einem entsprechenden freiliegenden Bereich des Metallgebiets 102, bevor eine entsprechende Höckerstruktur zur Bereitstellung der entsprechenden Kontaktstruktur zur Verbindung mit einem Gehäuseträger, wie dies zuvor beschrieben ist, gebildet wird. Folglich ist der Begriff Abschlussmetallschichtstapel als ein metallenthaltendes Material zu verstehen, das so gebildet und strukturiert ist, dass eine Verbindung mit der letzten Metallisierungsschicht 107 des Bauelements 100 geschaffen wird, so dass dieser den letzten Kontaktbereich des Bauelements repräsentiert. Somit wird der Abschlussmetallschichtstapel so strukturiert, dass dieser dem entsprechenden Gebiet 102 entspricht, bevor die Höckerstruktur gebildet wird, die Höckerunterseitenmetallisierungsschichten und Dielektrika aufweist. Es sollte beachtet werden, dass Aluminium ein gut etabliertes Abschlussmetallmaterial ist, da viele Generationen von Halbleiterbauelementen auf der Grundlage von Aluminium geschaffen wurden, so dass eine Fülle von Prozessverfahren im Laufe der Zeit entwickelt wurden. Folglich kann das Vorsehen von Aluminium als eine Abschlussmetallschicht eine gut bekannte Schnittstelle zwischen modernen Metallisierungsschichten, etwa der Schicht 107, die Kupfer möglicherweise in Verbindung mit dielektrischen Materialien mit kleinem ε aufweist, und Höckerstrukturen mit anspruchsvollen Höckerunterseitenmetallisierungsschichten bereitstellen.
  • In dieser Fertigungsphase ist eine Lackmaske 106 auf dem Bauelement 100 so ausgebildet, dass ein spezifizierter Kontaktbereich, der im Wesentlichen durch die Lage des Metallgebiets 102 definiert ist, geschützt wird, während die verbleibende Schicht 105 einer Ätzumgebung 108 ausgesetzt ist, die typischerweise Chemikalien auf Chlorbasis zum effizienten Entfernen von Aluminium enthält.
  • Das Halbleiterbauelement 100, wie es in 1a gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Zunächst werden das Substrat 101 und die darin enthaltenen Schaltungselemente auf der Grundlage gut etablierter Prozessverfahren hergestellt, wobei modernste Schaltungselemente mit kritischen Abmessungen von ungefähr 50 nm oder auch weniger hergestellt werden, woran sich das Ausbilden einer oder mehrerer Metallisierungsschichten 107 anschließt, die kupferbasierte Metallleitungen und Kontaktdurchführungen aufweisen, wobei typischerweise Materialien mit kleinem ε verwendet werden. Anschließend wird der Passivierungsschichtstapel 103 auf der letzten Metallisierungsschicht 107 durch eine geeignete Abscheidetechnik hergestellt, etwa plasmaunterstütztes chemisches Dampfabscheiden (CVD), und dergleichen. Die Schicht 103a kann als eine Siliziumnitridschicht auf der Grundlage gut etablierter Abscheiderezepte gebildet werden, woran sich das Abscheiden eines Siliziumoxinitridmaterials zur Herstellung der Schicht 103b anschließt. Während des Abscheidens der Schicht 103b wird ein geeignetes Verhältnis von Silizium, Sauerstoff und Stickstoff durch geeignetes Einstellen entsprechender Durchflussraten oder anderer Prozessparameter während des entsprechenden Abscheideprozesses eingestellt. Da die Passivierungsschicht 103 für die erforderliche Integrität der Metallisierungsschicht 107 im Hinblick auf die chemische Stabilität, die Umgebungsbedingungen und dergleichen sowie im Hinblick auf weitere Prozessschritte, etwa das Bilden einer entsprechenden Höckermetallisierungsschicht darauf sorgt, wobei ein hohes Maß an Haftung, Benetzbarkeit und dergleichen erforderlich ist, beruhen entsprechende Prozessparameter für die Herstellung der Passivierungsschicht 103 auf Fachwissen und empirischen Daten, um damit ein hohes Maß an Zuverlässigkeit der schließlich erhaltenen Hockerstruktur zu erreichen.
  • Als nächstes wird in einer Prozessstrategie ein standardmäßiger Photolithographieprozess ausgeführt, um eine Photolackmaske (nicht gezeigt) mit einer Form und Abmessung zu schaffen, die im Wesentlichen die Form und die Abmessung des Metallgebiets 102 be stimmt, das daher in Verbindung mit den Materialeigenschaften der Schichten 105 und 104 den Widerstand der endgültig erhaltenen elektrischen Verbindung zwischen der Metallisierungsschicht 107, d. h. das Metallgebiet 102, und einem Lothöcker bestimmt, der über dem Gebiet 102 zu bilden ist. Nachfolgend kann die Passivierungsschicht 103 auf der Grundlage der Lackmaske und gut etablierter Ätzverfahren geöffnet werden, wobei die Schicht 103b geätzt werden kann, indem die Schicht 103a als eine Ätzstoppschicht verwendet wird, und nachfolgend wird die Schicht 103a geöffnet, um einen Bereich des Gebiets 102 freizulegen. Nach dem Entfernen der entsprechenden Lackmaske wird die Barrieren/Haftschicht 104 abgeschieden, beispielsweise durch Sputter-Abscheidung unter Einsatz gut bekannter Prozessrezepte, z. B. für Tantal, oder ein anderes geeignetes Material, das in Verbindung mit der Kupfermetallisierung eingesetzt wird, um in effizienter Weise die Kupferdiffusion zu verringern und die Haftung der darüber liegenden Aluminiumschicht 105 zu verbessern. Der entsprechende Sputter-Abscheideprozess kann nach einem effizienten Reinigungsprozess zum Entfernen von Oberflächenkontaminationen des freiliegenden Bereichs des Metallgebiets 102 durchgeführt werden. Im Anschluss daran wird die Aluminiumschicht 105 beispielsweise durch Sputter-Abscheidung, chemische Dampfabscheidung, und dergleichen aufgebracht, woran sich ein standardmäßiger Photolithographieprozess zur Herstellung der Lackmaske 106 anschließt. Danach wird die reaktive Ätzumgebung 108 eingerichtet, wobei eine komplexe Ätzchemie auf Chlorbasis erforderlich ist, und die Prozessparameter in präziser Weise gesteuert werden. Der Ätzprozess 108 kann auch einen separaten Ätzschritt zum Ätzen durch die Barrieren/Haftschicht 104 beinhalten und kann ferner einen Nassätzprozess zum Entfernen von korrosiven Ätzresten beinhalten, die während des komplexen Aluminiumätzprozesses erzeugt werden. Folglich wird die Passivierungsschicht 103, d. h. die Schicht 103b, mehreren reaktiven Ätzumgebungen ausgesetzt, die die endgültigen Oberflächeneigenschaften beeinflussen können, die erfindungsgemäß als deutliche Beiträge für die Prozessergebnisse weiterer Prozessschritte erkannt wurden, um weitere Materialien herzustellen, etwa ein abschließendes dielektrisches Deckmaterial und eine entsprechende Höckerunterseitenmetallisierungsschicht.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach der oben beschriebenen Prozesssequenz und nach dem Entfernen der Ätzmaske 106, was auf der Grundlage von sauerstoffbasierten Plasmaabtragungsprozessen bewerkstelligt werden kann. Folglich besitzen die Barrierenschicht 104 und die Abschlussmetallschicht 105, die beispielsweise aus Aluminium aufgebaut ist, eine Größe, wie dies für die weitere Bearbeitung bei der Herstel lung einer entsprechenden Höckerstruktur erforderlich ist. Ferner kann ein Oberflächenbereich 103S der oberen Schicht 103b eine deutliche Modifizierung in Bezug auf die speziellen Materialeigenschaften erfahren haben. In einigen anschaulichen Ausführungsformen der vorliegenden Erfindung wird mindestens eine spezielle Oberflächeneigenschaft bestimmt, die zur Ermittlung eines relevanten Sollwertbereichs zum Bewerten der entsprechenden Oberflächeneigenschaften einer Passivierungsschicht, die auf entsprechenden Halbleiterbauelementen mit ähnlicher Konfiguration im Vergleich zu dem Bauelement 100 herzustellen ist, verwendet werden kann, wobei jedoch ein entsprechendes Metallisierungsregime zur Herstellung einer Höckerstruktur angewendet wird, wobei das Abscheiden und das Strukturieren des Abschlussmetallschichtstapels, der durch die Schichten 104 und 105 definiert ist, weggelassen werden. Folglich kann durch das Definieren einer entsprechenden Oberflächeneigenschaft ein hohes Maß an Ähnlichkeit erreicht werden, obwohl wichtige Prozessschritte, etwa der Ätzschritt 108 und vorhergehende oder nachfolgende Prozesse, etwa das Lackabtragen, und dergleichen nicht ausgeführt werden, die ansonsten zu deutlich unterschiedlichen Oberflächeneigenschaften führen, wodurch ein deutlicher Einfluss auf die weiteren Prozessschritte, etwa die Haftung entsprechender metallenthaltender oder dielektrischer Materialien ausgeübt wird, wie dies zuvor erläutert ist. Folglich werden die Oberflächeneigenschaften des Oberflächenbereichs 103s und in einer anschaulichen Ausführungsform, in der der Passivierungsschichtstapel der Schichten 104 und 105 aus Siliziumnitridmaterial für die Schicht 104 und aus Siliziumoxinitrid für die Schicht 105 aufgebaut ist, eine deutliche Verarmung an Stickstoff in dem Oberflächenbereich 103s als ein wichtiger Aspekt zum Erhalten ähnlicher Prozessbedingungen für die nachfolgende Verarbeitung erkannt, wenn gut etablierte Fertigungsschemata zur Herstellung einer Höckerstruktur auf der Grundlage gut etablierter Prozessverfahren angewendet werden.
  • Somit weist in einigen anschaulichen Ausführungsformen der Oberflächenbereich 103s einen reduzierten Anteil an Stickstoff auf, wodurch das Verhalten von SiOx näherungsweise erreicht wird, was in der nachfolgenden Bearbeitung zur Herstellung zusätzlicher Schichten, etwa dielektrischer Deckschichten, Höckerunterseitenmetallisierungsschichten, und dergleichen ein erforderliches Kriterium sein kann. Auf Grund des reduzierten Stickstoffanteils in dem Oberflächenbereich 103s im Vergleich zu dem restlichen Bereich der Schicht 103b und im Vergleich zu den Materialeigenschaften nach dem Abscheiden der Schicht 103b wird ein stärkeres hydrophiles Verhalten erreicht, das deutlich die folgenden Abscheideprozesse im Hinblick auf Haftung und Prozessgleichmäßigkeit beeinflussen kann. In anderen anschaulichen Ausführungsformen werden die Oberflächeneigenschaften des Bereichs 103s untersucht, indem die entsprechenden Messwerte für ein hydrophobes oder hydrophiles Verhalten bestimmt werden, beispielsweise auf der Grundlage von Kontaktmessungen, in welchem Wassertropfen auf dem Oberflächenbereich 103s zum Bestimmen der entsprechenden Messwerte verwendet werden. Beispielsweise kann für eine Schichtkonfiguration der Passivierungsschicht 103, d. h. einer Siliziumnitridschicht für die Schicht 103a und einer Siliziumoxinitridschicht für die Schicht 103b, der Wert für den Kontaktwinkel für das Material im abgeschiedenen Zustand und ein entsprechender Kontakt unmittelbar vor Beginn des Bildens der Höckerstruktur ermittelt werden, um damit einen aussagekräftigen Sollwertebereich für eine gewünschte Oberflächenbedingung zu ermitteln. Beispielsweise werden für ein spezifiziertes Abscheiderezept für die Passivierungsschicht 103, das ein Teil eines gewünschten Gesamtprozessablaufs zur Herstellung einer Höckerstruktur sein kann, wobei zumindest die weiteren Prozessschritte nach dem Abscheiden der Passivierungsschicht 103 angewendet werden, jedoch ohne Vorsehen der Barrierenschicht 104 und der Abschlussmetallschicht 105, die Messwerte von 38,4 ± 2,5 Grad für den Kontaktwinkel für die Passivierungsschicht 103 nach dem Abscheiden ermittelt, wodurch eine stark hydrophobe Eigenschaft der Passivierungsschicht 103 angezeigt wird. Für den spezifizierten Prozessablauf nach dem Strukturieren der Abschlussmetallschicht 105 einschließlich der Barrierenschicht 104 wurden entsprechende Kontaktwinkelwerte zu ungefähr 5 bis 10 Grad, beispielsweise 6,3 ± 0,5 Grad und 8,1 ± 1,7 Grad für unterschiedliche Proben ermittelt, wodurch die durchwegs hydrophobe Natur des entsprechenden Oberflächenbereichs 103s angezeigt wird. Folglich kann ein entsprechender Sollwertebereich aus den obigen Messwerten für den Oberflächenbereich 103s, der die vorhergehenden Prozessschritte, die mit dem Abscheiden und Strukturieren des Abschlussmetallschichtstapels 104, 105 verknüpft sind, nicht erfahren hat, abgeleitet werden. Beispielsweise kann für die oben genannte Prozesssequenz ein Sollwertebereich für den Kontaktwinkel einer entsprechenden Siliziumoxinitridschicht ohne Abscheidung des Abschlussmetalls und Strukturierung vor dem Höckerprozess zu ungefähr 7 bis 12 Grad festgelegt werden. Es sollte jedoch beachtet werden, dass entsprechende Messwerte für unterschiedliche in Betracht zu ziehende Prozessabläufe unterschiedlich sein können und entsprechende geeignete Sollwerte können auf der Grundlage der entsprechenden Messdaten gewonnen werden.
  • Es sollte ferner beachtet werden, dass ein Kontaktwinkel eine effiziente Oberflächeneigenschaft repräsentiert, die für eine Vielzahl von Substraten effizient ermittelt werden kann, um damit den geeigneten Sollwertebereich zu bestimmen. In anderen Fällen können andere Messparameter verwendet werden, um einen gewünschten Wertebereich für eine Oberflächeneigenschaft, die in Betracht gezogen wird, zu bestimmen. Beispielsweise kann alternativ oder zusätzlich zum Kontaktwinkel der Stickstoffanteil bestimmt werden, da, wie zuvor mit Bezug zur Materialzusammensetzung der Passivierungsschicht 103, wie sie zuvor beschrieben ist, erläutert ist, eine deutliche Verarmung an Stickstoff auftreten kann, wodurch sich schließlich die gewünschten Oberflächeneigenschaften des Bereichs 103s ergeben. Sobald eine oder mehrere entsprechende Oberflächeneigenschaften bestimmt sind, die einen deutlichen Einfluss auf die weiteren Prozessschritte ausüben können, kann ein entsprechendes Rezept für eine Behandlung oder Modifizierung des gewünschten Passivierungsschichtmaterials bestimmt werden, um damit die gewünschten Oberflächeneigenschaften entsprechend den zuvor ermittelten Sollwertebereich, etwa einem gewünschten Bereich an Kontaktwinkeln, wie dies zuvor erläutert ist, vorzusehen. In einigen anschaulichen Ausführungsformen werden eine oder mehrere der erkannten Oberflächeneigenschaften in Verbindung mit speziellen Prozessschritten des Prozessablaufs zum Abscheiden und Strukturieren der Schichten 104 und 105 untersucht. Dazu werden bei gewissen Zwischenprozessstufen die entsprechenden Oberflächeneigenschaften des Bereichs 103s untersucht, falls dies möglich ist, und werden mit den entsprechenden zuvor ausgeführten Prozessschritten im Zusammenhang gebracht. Beispielsweise können das Abscheiden der Barrierenschicht 104 und das entsprechende Entfernen separat untersucht werden, um den Anteil der entsprechenden Prozesssequenz auf die endgültigen Oberflächeneigenschaften des Bereichs 103s zu ermitteln. In ähnlicher Weise kann der Strukturierungsprozess 108 ausgeführt werden und die entsprechenden Oberflächeneigenschaften können vor einem entsprechenden sauerstoffbasiertem Plasmaätzprozess bestimmt werden, der typischerweise zum Entfernen der Lackmaske 106 nach der Strukturierung der Schichten 104, 105 angewendet wird. Auf diese Weise können wesentliche Beiträge für die endgültigen Oberflächeneigenschaften des Bereichs 103s erkannt und verwendet werden, um eine entsprechende Prozessstrategie zum Erhalten der gewünschten Oberflächeneigenschaften des Bereichs 103s zu entwickeln, ohne tatsächlich den gesamten Prozessablauf, wie er zuvor mit Bezug zu 1a beschrieben ist, auszuführen. Beispielsweise können eine oder mehrere Oberflächeneigenschaften bestimmt werden, wobei nicht notwendigerweise angenommen wird, dass lediglich diese Oberflächeneigenschaften die Hauptaspekte beim Erreichen der gewünschten Gesamtoberflächeneigenschaften der Passivierungsschicht 103 repräsentieren. Danach können ein oder mehrere Prozesse bestimmt werden, die einen deutlichen Einfluss auf diese Oberflächeneigenschaften aufweisen. Von den entsprechenden Prozessschritten, die als Hauptbeiträge für eine Änderung der Oberflächeneigenschaften erkannt werden, wird ein entsprechendes Prozessrezept erstellt, das auf die Passivierungsschicht 103 angewendet wird, wobei dennoch die eigentliche Abscheidung und damit das Strukturieren der Schichten 104, 105 weggelassen wird. Auf diese Weise wird eine entsprechende Oberflächenbehandlung für eine beliebige Art einer Passivierungsschicht 103 für einen gewünschten Prozessablauf zur Herstellung einer Passivierungsschicht in Verbindung mit einer Höckerstruktur erreicht, ohne dass eine detaillierte Analyse entsprechender Prozess- und Oberflächeneigenschaften, die einen Einfluss auf die Oberflächeneigenschaften der Passivierungsschicht 103 ausüben, durchgeführt wird. Wenn beispielsweise bestimmt wird, dass der Abscheideprozess zur Herstellung der Schichten 104 und/oder 105 einen deutlichen Einfluss auf die endgültig erreichten Oberflächeneigenschaften ausübt, kann ein entsprechender Oberflächenmodifizierungsprozess bestimmt werden, beispielsweise indem ähnliche Prozessbedingungen eingestellt werden, ohne dass jedoch tatsächlich das Barrierenmaterial oder das Metall der Schicht 104 und 105 abgeschieden wird, um damit die entsprechende Prozesse zu „simulieren”. Wenn die Strukturierungsprozesse in Form von Plamsaätzrezepten, Nassätzchemien und dergleichen als wesentliche Einflussfaktoren für die Oberflächeneigenschaften erkannt wurden, kann ein entsprechender Oberflächenmodifizierungsprozess auf der Grundlage der entsprechenden Prozessparameter ermittelt werden, um damit ähnliche Prozessbedingungen zu schaffen, ohne tatsächlich das Abscheiden der Schichten 104, 105 durchzuführen. In anderen Fällen können entsprechende Messdaten, etwa die zuvor beschriebenen Kontaktwinkelmessdaten, der Stickstoffanteil, und dergleichen verwendet werden, um entsprechende Mechanismen zu bestimmen, die zum Erhalten der endgültigen Oberflächeneigenschaften des Bereichs 103s verantwortlich sind. Sodann wird auf der Grundlage der Messdaten ein entsprechender Modifizierungsprozess eingerichtet, wie dies nachfolgend detaillierter beschrieben ist.
  • Folglich kann auf der Grundlage der Passivierungsschicht 103, wie sie in 1b gezeigt ist, eine oder mehrere oberflächenspezifische Eigenschaften für den Bereich 103s bestimmt werden, die nach dem Abscheiden der Passivierungsschicht 103 eingestellt werden, um damit im Wesentlichen ähnliche Prozessbedingungen für die weitere Bearbeitung bereitzustellen, obwohl der Abschlussmetallschichtstapel 104, 105 tatsächlich nicht für die Herstellung entsprechender Höckerstrukturen in und über der Passivierungsschicht 103 bereitgestellt wird.
  • Mit Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen ein entsprechender Passivierungsschichtstapel vorgesehen wird, in welchem die entsprechenden Oberflächeneigenschaften so gestaltet sind, dass ein nachfolgender technologischer Verfahrensablauf eingesetzt werden kann, in welchem ein gut etablierter Prozessablauf zur Herstellung von Höckerunterseitenmetallisierungsschichten und Höckerstrukturen angewendet werden kann, wie er auch in entsprechenden Fertigungsschemas auf der Grundlage eines Abschlussmetallschichtstapels eingesetzt wird, wobei jedoch eine deutliche Verringerung der Prozesskomplexität erreicht wird, indem das entsprechende Abscheiden und Strukturieren des Abschlussmetallschichtstapels weggelassen wird, während dennoch ähnliche Prozessergebnisse in Bezug auf die Haftung und Zuverlässigkeit der entsprechenden Höckerstruktur erreicht werden.
  • 2a zeigt schematisch ein Halbleiterbauelement 200, das ein Substrat 201 aufweist, über welchem eine Metallisierungsschicht 207 gebildet ist. Im Hinblick auf das Substrat 201 und die Metallisierungsschicht 207 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Somit kann das Substrat 201 eine Vielzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, und dergleichen aufweisen, die elektrisch auf der Grundlage einer oder mehrerer Metallisierungsschichten verbunden sind, wobei die Schicht 207 die letzte Metallisierungsschicht des Bauelements 200 repräsentiert. Folglich kann eine entsprechende Höckerstruktur über der letzten Metallisierungsschicht 207 hergestellt werden, um Kontaktbereiche zu einem oder mehreren Metallgebieten 202 in der letzten Metallisierungsschicht 207 gemäß einem spezifizierten Schaltungsentwurf zu schaffen. Wie zuvor erläutet ist, ist die entsprechende Höckerstruktur auf der Grundlage eines spezifizierten gut etablierten Prozessablaufs herzustellen, der für ein gewünschtes Maß an Zuverlässigkeit der entsprechenden Höckerstruktur sorgt, wobei entsprechende Prozessverfahren eingesetzt werden, oder in konventionellen Strategien, in Verbindung mit einem Abschlussmetallschichtstapel angewendet werden, bevor die entsprechende Höckerstruktur einschließlich eines abschließenden Passivierungsmaterials das im Weiteren als eine dielektrische Deckschicht bezeichnet wird, in Verbindung mit einer entsprechenden Höckerunterseitenmetallisierungsschicht gebildet wird, die für die entsprechende Haftung, Barrieren- und Stromleiteigenschaften sorgt, wie dies zuvor erläutert ist. Das Bauelement 200 kann eine Passivierungsschicht 203 aufweisen, die in anschaulichen Ausführungsformen eine ähnliche Konfiguration aufweist, wie dies in 1b für das Bauelement 100 ge zeigt ist, um damit ein hohes Maß an Prozess- und Produktkompatibilität zwischen dem Bauelementen 100 und 200 zu schaffen. Somit kann in diesen Ausführungsformen die Passivierungsschicht 203 eine erste Schicht 203a aufweisen, die eine Siliziumnitridschicht repräsentiert, an die sich ein zweites dielektrisches Material 203b anschließt, das in Form eines Siliziumoxinitridmaterials vorgesehen ist. Ferner kann eine dritte Schicht 203c vorgesehen sein, die im Wesentlichen die Eigenschaften des Oberflächenbereichs 103s ”wiedergibt”, wie dies zuvor erläutert ist. Folglich kann die dritte Schicht 203c als ein siliziumdioxidartiges Material mit einer Materialzusammensetzung und einer Dicke vorgesehen werden, die ähnlich zu den entsprechenden Eigenschaften des Oberflächenbereichs 103s sind. Wie zuvor erläutet ist, kann beispielsweise der Stickstoffanteil der Schicht 203c entsprechend einem zuvor ermittelten Sollwertebereich angepasst sein, um damit ähnliche Oberflächeneigenschaften im Vergleich zu dem Oberflächebereich 103s zu erreichen. In anderen Fällen kann die Schicht 203c anderen Sollwerten entsprechen, beispielsweise führen Kontaktmessungen zu entsprechenden Werten in Übereinstimmung mit einem zuvor ermittelten Sollwertebereich, wodurch das gewünschte hydrophile Verhalten der Schicht 203c angezeigt wird. Folglich werden die gewünschten Oberflächeneigenschaften der Passivierungsschicht 203 für die weitere Bearbeitung des Bauelements 200 geschaffen, ohne dass ein Abschlussmetallschichtstapel vorgesehen werden muss, so dass ähnliche Bedingungen im Hinblick auf die Haftung, die Oberflächenrauhigkeit, die Benetzbarkeit, und dergleichen für das Abscheiden und Strukturieren der nachfolgenden Materialschichten bereitgestellt werden können. In anderen anschaulichen Ausführungsformen umfasst die Passivierungsschicht 203 andere dielektrische Materialien im Vergleich zu der Passivierungsschicht 103, wobei dennoch die Schicht 203c für die gewünschten Oberflächeneigenschaften vorgesehen ist, um damit die Anwendung von Prozessstrategien zu ermöglichen, die dennoch einem Prozessablauf entsprechen, der für das Bauelement 100 verwendet wurde, wenn tatsächlich die Höckerstruktur gemäß einer Prozesssequenz hergestellt wird. D. h., es können andere dielektrische Materialien für die Schichten 203a und 203b in Verbindung mit der Schicht 203 verwendet werden, obwohl nach der Herstellung der Passivierungsschicht 203 die weiteren Prozessschritte zur Herstellung der Höckerstruktur entsprechend einer Prozessstrategie angewendet werden, wie sie für die Passivierungsschicht 103 mit der Materialschichten 103a, 103b tatsächlich angewendet und entwickelt wurden. Beispielsweise kann unter Anwendung gut etablierter dielektrischer Materialien, etwa Siliziumnitrid, Siliziumdioxid, die Schicht 203a aus Siliziumdioxid aufgebaut werden, während die Schicht 203b eine Siliziumnitridschicht repräsentieren kann. Dennoch repräsentiert die Schicht 203c eine siliziumdioxidartige Schicht mit den gewünschten Oberflächeneigenschaften, wodurch die gewünschten Oberflächeneigenschaften bereitgestellt werden, selbst wenn die weiteren Prozessschritte tatsächlich für eine Siliziumoxinitridschicht 103b angepasst wurden, wie dies zuvor beschrieben ist. Somit wird ein hohes Maß an Flexibilität geboten, indem die Materialeigenschaften 203c in geeigneter Weise eingestellt werden, da eine Vielzahl an Materialzusammensetzungen für die Schichten 203a, 203b verwendet werden kann, wobei dennoch das gleiche Prozessschema für die nachfolgenden Prozessschritte angewendet werden kann.
  • Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bereitstellen des Substrats 201 und dem Ausbilden von entsprechenden Schaltungselementen darin und darauf, werden die entsprechenden eine oder mehreren Metallisierungsschichten mit der letzten Metallisierungsschicht 207 entsprechend dem gewünschten Prozessablauf hergestellt. Danach wird die Passivierungsschicht 203 gebildet, wobei konventionelle Prozessrezepte eingesetzt werden können, wie dies zuvor für die Passivierungsschicht 103 des Bauelements 100 erläutert ist, oder wobei andere Prozessstrategien eingesetzt werden können auf Grund des hohen Maßes an Flexibilität in Bezug auf die Materialien, die für die Schichten 203a, 203b verwendet werden. In einigen anschaulichen Ausführungsformen wird die Schicht 203a in Form einer Siliziumnitridschicht abgeschieden, wie dies zuvor erläutert ist, woran sich das Abscheiden eines Siliziumoxinitridmaterials anschließt, um die Schicht 203b zu bilden, wobei in einer anschaulichen Ausführungsform in einer abschließenden Phase des Abscheideprozesses entsprechende Prozessparameter geändert werden können, um damit die Schicht 203c mit einer erforderlichen Dicke und Materialzusammensetzung zu erhalten. D. h. in diesem Falle kann der Stickstoffanteil während des abschließenden Abscheideschrittes reduziert werden und die Schicht 203c kann als eine siliziumdioxidartige Schicht erhalten werden, wobei die entsprechenden Prozessparameter entsprechend dem zuvor ermittelten Sollwertebereich gesteuert werden, um die eine oder die mehreren speziellen Oberflächeneigenschaften zu erhalten, etwa den Stickstoffanteil, und dergleichen, so dass diese innerhalb der gewünschten Prozessgrenzen liegen. In anderen anschaulichen Ausführungsformen werden die Schichten 203a, 203b auf der Grundlage einer beliebigen geeigneten Abscheidetechnik hergestellt, wozu CVD-Prozesse, Aufschleuderverfahren, und dergleichen gehören, um damit eine bessere Flexibilität bei der Bereitstellung geeigneter Materialien zu schaffen, während die Schicht 203c auf der Grundlage eines entsprechend gestalteten CVD-Prozesses hergestellt wird.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein zusätzliches dielektrisches Material 209 über der Passivierungsschicht 203 gebildet wird, die in dieser Fertigungsphase einen entsprechenden Graben oder einen Kontaktbereich zum Freilegen eines Bereichs des Metallgebiets 202 aufweist. In anderen anschaulichen Ausführungsformen ist die Passivierungsschicht 203 immer noch unstrukturiert und daher kann das entsprechende dielektrische Material, das als eine dielektrische Deckschicht 209 bezeichnet wird, gleichmäßig auf der Passivierungsschicht 203 vorgesehen werden. Beispielsweise kann die Deckschicht 209 aus Polyimid aufgebaut sein, das häufig als ein abschließendes Passivierungsmaterial für Halbleiterbauelemente verwendet wird. Das Material 209 wird durch Aufschleuderverfahren in Verbindung mit geeigneten dem Abscheiden nachgeschalteten Prozessen zum Aushärten des anfänglich sehr deformierbaren Materials aufgebracht. In der gezeigten Ausführungsform wird vor dem Abscheiden der Deckschicht 209 ein entsprechender Lithographieprozess ausgeführt, um einen Bereich des Metallgebiets 202 freizulegen. Derartige Prozessstrategien sind im Stand der Technik gut bekannt. Wie zuvor erläutert ist, sorgt unabhängig davon, ob die Passivierungsschicht 203 strukturiert wurde oder nicht, die entsprechende Oberflächeneigenschaft, die durch die Schicht 203c geliefert wird, für ähnliche Prozessbedingungen für die Herstellung der Schicht 209, wie sie auch typischerweise während einer Prozesssequenz zur Bildung einer entsprechenden Deckschicht auf der Grundlage einer Abschlussmetallschicht angetroffen werden, wie dies zuvor mit Bezug zu dem Bauelement 100 erläutert ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist die dielektrische Deckschicht 209, die aus Polyimid aufgebaut sein kann, so strukturiert, dass eine Öffnung 209a geschaffen ist, die im Wesentlichen einer entsprechenden Öffnung zur Aufnahme eines geeigneten Materials zur Bildung einer Höckerstruktur, etwa einem Lotmaterial, entspricht, wie dies zuvor erläutert ist. Ferner kann in dieser Fertigungsphase eine entsprechende Höckerunterseitenmetallisierungsschicht 210 über der Deckschicht 209 und der Öffnung 209a gebildet sein. Wie zuvor erläutert ist, kann die Höckerunterseitenmetallisierungsschicht 210 aus zwei oder mehreren Unterschichten aufgebaut sein, die für die erforderlichen Eigenschaften im Hinblick auf das mechanische, thermische und elektrische Verhalten sorgen. Auf Grund des Vorsehens der Passivierungsschicht 203 können eine gut etablierte Materialzusammensetzung und Abscheiderezepte für die Schicht 210 eingesetzt werden, da die entsprechende Struktur ähnliche Bedingungen im Vergleich zu entsprechenden Strukturen schafft, die zusätzlich einen Abschlussmetallschichtstapel aufweist, wie dies zuvor erläutert ist. Beispielsweise kann die Haftung der Deckschicht 209 an der Passivierungsschicht 203 im Wesentlichen die gleichen Eigenschaften aufweisen und auch ein Kontakt des Materials der Schicht 210 mit freiliegenden Bereichen der Passivierungsschicht 203 kann im Wesentlichen die gleichen Eigenschaften im Vergleich zu einem Prozessregime unter Anwendung eines Abschlussmetallschichtstapels bereitstellen, in welchem freiliegende Bereiche der entsprechenden Passivierungsschicht, etwa der Schicht 203, mit dem Höckerunterseitenmetallisierungsmaterial in Kontakt kommen. Somit können unabhängig von dem Strukturierungsablauf zur Herstellung der Öffnung 209a gut etablierte Prozessverfahren zur Herstellung der Höckerunterseitenmetallisierungsschicht 210 eingesetzt werden. Danach wird die weitere Bearbeitung fortgesetzt, indem eine geeignete Lackmaske zum Freilegen der Öffnung 209a und zum Abscheiden eines geeigneten Hockermaterials, etwa einer Mischung aus Zinn und Blei, oder anderen Mischungen, etwa bleifreie Hockermaterialien auf der Grundlage gut etablierter Abscheideverfahren, etwa Elektroplattieren, und dergleichen bereitgestellt wird.
  • Folglich kann das Halbleiterbauelement 200 auf der Grundlage einer gut etablierten Prozesstechnologie zur Herstellung der dielektrischen Deckschicht 209, der Höckerunterseitenmetallisierungsschicht 210 und einer entsprechenden Höckerstruktur gebildet werden, wobei dennoch die Gesamtproduktionskosten auf Grund des Weglassens des komplexen Abscheide- und Strukturierungsprozesses für einen Abschlussmetallschichtstapel, etwa die Schichten 104 und 105, die in den 1a und 1b gezeigt sind, verringert werden können.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, in der, wie zuvor gezeigt ist, eine unterschiedliche Materialzusammensetzung der Passivierungsschicht 203 verwendet wird, wobei dennoch im Wesentlichen die gleichen Oberflächeneigenschaften erhalten werden. In diesem Beispiel ist die Schicht 203a aus Siliziumdioxid aufgebaut, während die Schicht 203b aus Siliziumnitrid hergestellt ist. Die Schicht 203c kann in Form eines Materials vorgesehen werden, das für die gewünschten Oberflächeneigenschaften sorgt. Wie beispielsweise zuvor erläutert ist, kann, wenn der entsprechende weitere Prozessablauf auf der Grundlage einer siliziumdioxidarti gen Oberflächeneigenschaft aufgebaut ist, die Schicht 203c in Form einer Siliziumdioxidschicht bereitgestellt werden, während in anderen Fällen eine andere geeignete Oberflächenschicht gebildet wird, die für die gewünschten Eigenschaften während der weiteren Bearbeitung sorgt. In einer anschaulichen Ausführungsform kann, wenn die Schicht 203b aus Siliziumnitrid aufgebaut ist und wenn ein siliziumdioxidartiges Verhalten erforderlich ist, die Schicht 203c abgeschieden werden, wie dies zuvor erläutert ist, während in anderen Ausführungsformen eine Oberflächenbehandlung ausgeführt werden kann, beispielsweise auf der Grundlage eines Sauerstoffplasmas, wodurch ein siliziumdioxidartiges Material in dem Oberflächenbereich des entsprechenden Siliziumnitridmaterials gebildet wird, wodurch die erforderlichen Oberflächeneigenschaften bereitgestellt werden. Zu diesem Zweck kann eine ähnliche Plasmaumgebung eingerichtet werden, wie sie auch für das Entfernen von Lackmaterial eingesetzt wird, was ein gut etablierter Prozess im Stand der Technik ist. In anderen Fällen kann die entsprechende Plasmabehandlung zum Oxidieren des Siliziumnitridmaterials als ein in-situ-Prozess in Bezug auf das Abscheiden des Siliziumnitridmaterials ausgeführt werden, wodurch eine äußerst effiziente Prozesssequenz geschaffen wird, wobei ein sehr dichtes Siliziumdioxidmaterial auf dem Siliziumnitridmaterial gebildet werden kann.
  • 2e zeigt schematisch das Halbleiterbauelement 200, wobei die Passivierungsschicht 203 die siliziumdioxidartige Deckschicht 203c aufweist, während eine restliche Schicht 203b der Passivierungsschicht 203 eine gewünschte Materialzusammensetzung aufweisen kann, wie dies für die weitere Bearbeitung vorteilhaft ist, wobei dennoch für die Herstellung entsprechender zusätzlicher Materialschichten, etwa der Deckschicht 209 und der Höckerunterseitenmetallisierungsschicht 210 geeignete Prozessbedingungen auf Grund der Oberflächeneigenschaften der Schicht 203c geschaffen werden.
  • 2f zeigt schematisch das Halbleiterbauelement 200 während der Herstellung der Passivierungsschicht 203 gemäß noch weiterer anschaulicher Ausführungsformen. In der gezeigten Ausführungsform wird die Passivierungsschicht 203 gemäß gut etablierter Rezepte geschaffen, etwa beispielsweise einer Prozessstrategie, wie sie zuvor mit Bezug zu 1a erläutert ist. Folglich kann in einer anschaulichen Ausführungsform die Passivierungsschicht 203 die Schicht 203a in Form einer Siliziumnitridschicht gefolgt von einem Siliziumoxidnitridmaterial der Schicht 203b aufweisen. Danach wird ein entsprechender Oberflächenmodifizierungsprozess 211 ausgeführt, um die Oberflächeneigenschaften der Passivie rungsschicht 203 gemäß den Prozesserfordernissen für das nachfolgende Prozessmodul einzustellen. Wie zuvor erläutert ist, kann der Modifizierungsprozess 211 auf der Grundlage entsprechender Messdaten eingerichtet werden, die gemäß Prozessstrategien ermittelt werden, wie dies zuvor mit Bezug zu 1b erläutert ist. Beispielsweise kann in einer anschaulichen Ausführungsform der Modifizierungsprozess 211 so ausgeführt werden, dass entsprechende Kontaktmessdaten, die das stark hydrophobe Verhalten der Schicht 203b angeben, nach der Behandlung 211 erhalten werden. In einer anschaulichen Ausführungsform wird die Behandlung 211 auf der Grundlage einer Stickstoffoxidumgebung so durchgeführt, dass die gewünschten Oberflächeneigenschaften erreicht werden. Beispielsweise können die entsprechenden Prozessparameter, etwa die Plasmaleistung, der Prozessdruck, die Temperatur, die Stickstoffoxiddurchflussrate und dergleichen eingestellt werden, um damit die entsprechenden Kontakt- und die Messdaten innerhalb eines spezifizierten Sollwertbereiches zu erreichen. Beispielsweise kann für den spezifizierten Prozessablauf, der mit Bezug zu 1b beschrieben ist, ein Sollwertbereich für den Kontakt- und die Messdaten im Bereich von 5 Grad bis 12 Grad liegen, um damit die gewünschten Oberflächeneigenschaften zu erhalten, wobei der entsprechende Kontaktwinkel eine entsprechende Verarmung an Stickstoff in einem Oberflächenbereich der Schicht 203b repräsentiert, die zuvor als ein wichtiger Faktor erkannt wurde, der zu dem gewünschten Prozessverhalten in den nachfolgenden Schritten beitritt.
  • In anderen anschaulichen Ausführungsformen kann der Modifizierungsprozess 211 eine oder mehrere Behandlungen auf der Grundlage einer reaktiven Umgebung beinhalten, deren Prozessbedingungen gemäß den Messdaten und der Prozessanalyse eingestellt werden, wie dies zuvor mit Bezug zu 1b beschrieben ist. In noch anderen anschaulichen Ausführungsformen umfasst der Oberflächenmodifizierungsprozess 211 zumindest einen reaktiven Prozessschritt, der beim Abscheiden und/oder Strukturieren eines entsprechenden Abschlussmetallschichtstapels gemäß eines spezifizierten Prozessablaufs angewendet wird, während ein entsprechendes Material einer Abschlussmetallschicht jedoch nicht abgeschieden und strukturiert wird. Wenn beispielsweise ein spezifizierter Prozessablauf für die Herstellung einer entsprechenden Höckerstruktur ausgewählt ist, ohne dass jedoch der in diesem Prozessablauf beteiligte Abschlussmetallschichtstapel vorgesehen wird, kann der Modifizierungsprozess 211 eine reaktive Umgebung beinhalten, wie sie typischerweise auf die Passivierungsschicht während des Abscheidens und/oder Strukturierens eines entsprechenden Abschlussmetallmaterial ausgeübt wird, wobei die entsprechenden Prozesspara meter jedoch in geeigneter Weise angepasst werden, um damit die entsprechenden Oberflächeneigenschaften innerhalb eines spezifizierten Sollwertebereichs zu erreichen. Wenn beispielsweise die abschließende Phase des Strukturierungsprozesses, wie er zuvor mit Bezug zu 1a beschrieben ist, als die Hauptursache erkannt wurde, die die gewünschten Oberflächenmodifizierung verursachen, kann eine entsprechende reaktive Umgebung während des Modifizierungsprozesses 211 eingerichtet werden, wodurch ein gewünschtes Maß an Oberflächenmodifizierung erreicht wird. In anderen Fällen können entsprechende reaktive Umgebungen eingerichtet werden, jedoch mit einer deutlich geringeren Einwirkdauer, um die entsprechenden Prozessbedingungen während eines tatsächlichen Strukturierens eines Abschlussmetallschichtstapels zu ”simulieren”. Auf diese Weise wird ein hohes Maß an Flexibilität bereitgestellt, ohne dass eine aufwendige Prozessanalyse erforderlich ist, die unterschiedliche Prozessschemata zur Herstellung einer entsprechenden Höckerstruktur einzusetzen sind.
  • 2g zeigt schematisch das Halbleiterbauelement 200 nach dem Modifizierungsprozess 211. Somit besitzt die Passivierungsschicht 203 einen entsprechenden Oberflächenbereich 203c mit entsprechenden Oberflächeneigenschaften gemäß einem vordefinierten Sollwertebereich, wie dies zuvor beschrieben ist. Des weiteren ist die dielektrische Deckschicht 209, die eine Polyimidschicht repräsentieren kann oder dergleichen, auf der Passivierungsschicht 203 ausgebildet, wobei die Oberflächenbedingungen der Schicht 203 für die gewünschte Haftung und andere Eigenschaften entsprechend einem vordefinierten Prozessablauf sorgen. Danach wird die weitere Bearbeitung fortgesetzt, wie dies zuvor beschrieben ist.
  • Es gilt also: Die vorliegende Erfindung stellt eine Prozesstechnik bereit, um eine Passivierungsschicht mit gewünschten Oberflächeneigenschaften zu bilden, die auf der Grundlage einer Prozesssequenz unter Anwendung eines Abschlussmetallschichtstapels, etwa eines aluminiumbasierten Abschlussmetalls erhalten werden, wobei jedoch ein entsprechendes Abscheiden und Strukturieren des Abschlussmetallschichtstapels weggelassen wird, wodurch sich eine Reduzierung der Prozesskomplexität und damit der Gesamtherstellungskosten ergibt, während dennoch ähnliche Prozessbedingungen während der nachfolgenden Schritte zum Vorsehen des abschließenden Passivierungsmaterials und der Höckerunterseitenmetallisierungsschichten sowie der Höckerstruktur geschaffen werden. Somit findet das abschließende Passivierungsmaterial, etwa Polyimid, und dergleichen sowie das Hö ckerunterseitenmetallisierungsmaterial ähnliche Oberflächeneigenschaften vor. Zu diesem Zweck werden die Oberflächeneigenschaften für eine Prozesssequenz mit einem Abschlussmetallschichtstapel untersucht, um eine oder mehrere Oberflächeneigenschaften zu bestimmen, die dem weiteren Prozessablauf deutlich beeinflussen. Auf der Grundlage der entsprechenden Messdaten kann eine entsprechende „Ersatzprozessstrategie” ohne das Abscheiden und Strukturieren des Abschlussmetallschichtstapels festgelegt werden, um damit ähnliche Prozessbedingungen jedoch mit einer deutlich reduzierten Prozesskomplexität bereitzustellen. Beispielsweise wurde in einigen anschaulichen Ausführungsformen für einen Passivierungsschichtstapel mit einem Siliziumnitridmaterial gefolgt von einem Siliziumoxinitridmaterial eine deutliche Stickstoffverarmung als ein wesentlicher Einfluss auf die weitere Bearbeitung zur Herstellung der Höckerstruktur erkannt. Folglich wird in diesem Falle ein siliziumdioxidartiges Material als die letzte Schicht auf dem Passivierungsschichtstapel hergestellt, um damit ähnliche Prozess- und Oberflächenbedingungen zu schaffen. In anderen Fällen können geeignete Messprozeduren eingesetzt werden, beispielsweise die Messung von Kontaktwinkeln, um damit die erforderlichen Messdaten zum Einstellen der Oberflächeneigenschaften des Passivierungsschichtstapels zu erhalten. Z. B. kann eine Oberflächenmodifizierung, etwa eine Oxidation eines Siliziumoxinitridmaterials auf der Grundlage einer Stickstoffoxidumgebung eingesetzt werden, um die gewünschten Oberflächeneigenschaften zu erreichen. In noch anderen Fällen können auf der Grundlage entsprechender Messdaten effiziente „Ersatzoberflächenmodifizierungsprozesse” bestimmt werden, um die gewünschten Oberflächeneigenschaften zu erhalten, unabhängig von der betrachteten konventionellen Prozesssequenz, in der typischerweise ein Abschlussmetallschichtstapel und die entsprechenden Abscheide- und Strukturierungsprozesse enthalten sind. Somit kann die gewünschte hohe Zuverlässigkeit konventioneller Prozessstrategien bei der Herstellung von Höckerstrukturen erreicht werden, wobei dennoch eine deutliche Verringerung der Prozesskomplexität erreicht wird.

Claims (18)

  1. Verfahren mit: Bestimmen mindestens einer Oberflächeneigenschaft einer Passivierungsschicht (103) eines Halbleiterbauelements, das über einem ersten Substrat (101) ausgebildet ist, wobei die Passivierungsschicht (103) auf einer letzten Metallisierungsschicht des Halbleiterbauelements ausgebildet ist und für einen Strukturierungsprozess zur Bereitstellung einer Abschlussmetallschicht (105) verwendet wird, wobei die mindestens eine Oberflächeneigenschaft die Oberflächenrauhigkeit und/oder die Benetzbarkeit ist; Bestimmen eines Sollwertebereichs für die mindestens eine Oberflächeneigenschaft; Bilden einer Passivierungsschicht (203) über einer letzten Metallisierungsschicht (207) eines Halbleiterbauelements, das über einem oder mehreren zweiten Substraten (201) ohne Vorsehen einer Abschlussmetallschicht gebildet ist; und Einstellen einer Oberflächeneigenschaft der Passivierungsschicht (203), die über dem einen oder den mehreren zweiten Substraten gebildet ist, unter Anwendung des Sollwertebereichs.
  2. Verfahren nach Anspruch 1, wobei Einstellen einer Oberflächeneigenschaft der Passivierungsschicht (203), die über dem einen und den mehreren zweiten Substraten (201) ausgebildet ist, umfasst: Abscheiden eines dielektrischen Schichtstapels (203a, 203b, 203c), wobei der dielektrische Schichtstapel eine Deckschicht (203c) mit der mindestens einen Oberflächeneigenschaft gemäß dem Sollwertebereich aufweist.
  3. Verfahren nach Anspruch 1, wobei Einstellen einer Oberflächeneigenschaft der Passivierungsschicht (203), die über dem einen oder den mehreren zweiten Substraten (201) gebildet ist, umfasst: Abscheiden eines dielektrischen Schichtstapels (203a, 203b) und Modifizieren eines Oberflächenbereichs (203c) entsprechend dem Sollwertebereich.
  4. Verfahren nach Anspruch 3, wobei Modifizieren des Oberflächenbereichs umfasst: Ausführen mindestens eines Prozesses, wie er zum Strukturieren eines aluminiumbasierten Abschlussmetallschichtstapels (104, 105) verwendet wird.
  5. Verfahren nach Anspruch 1, wobei Bilden der Passivierungsschicht (203) über dem einen oder den mehreren zweiten Substraten (201) umfasst: Bilden einer Siliziumnitridschicht (203a) und einer silizium-, sauerstoff- und stickstoffenthaltenden Schicht (203b), und wobei die mindestens eine Oberflächeneigenschaft einen Stickstoffanteil der silizium-, sauerstoff- und stickstoffenthaltenden Schicht (203b) repräsentiert.
  6. Verfahren nach Anspruch 5, das ferner Bilden einer Siliziumdioxidschicht (203c) auf der silizium-sauerstoff- und stickstoffenthaltenden Schicht (203b) umfasst.
  7. Verfahren nach Anspruch 5, das ferner umfasst: Durchführen einer Behandlung (211) zum Reduzieren des Anteils an Stickstoff in einem Oberflächenbereich (203c) der silizium-, sauerstoff- und stickstoffenthaltenden Schicht (203b).
  8. Verfahren nach Anspruch 7, wobei die Behandlung (211) auf der Grundlage einer stickstoffoxidenthaltenden Atmosphäre ausgeführt wird.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines weiteren dielektrischen Materials (209) auf der Passivierungsschicht (203), die über dem einen oder den mehreren zweiten Substraten (201) gebildet ist, und Bilden einer Höckerunterseitenmetallisierungsschicht (underbump metallization, UBM) (210) auf dem weiteren dielektrischen Material (209).
  10. Verfahren mit: Bilden einer Passivierungsschicht (203) über einer letzten Metallisierungsschicht (207) eines Halbleiterbauelements, wobei die Passivierungsschicht (203) Silizium und Stickstoff aufweist; Verringern eines Anteils an Stickstoff in einem Oberflächenbereich der Passivierungsschicht (203) vor dem Strukturieren der Passivierungsschicht (203); und Bilden einer dielektrischen Deckschicht (209) auf der Passivierungsschicht (203) nach dem Verringern eines Anteils an Stickstoff in einem Oberflächenbereich und Bilden einer Höckerunterseitenmetallisierungsschicht (underbump metallization, UBM) (210) auf der dielektrischen Deckschicht (209) und freiliegenden Bereichen der letzten Metallisierungsschicht (207).
  11. Verfahren nach Anspruch 10, wobei Verringern eines Anteils an Stickstoff umfasst: Ausführen einer Behandlung (211) in einer oxidierenden Umgebung nach dem Abscheiden der Passivierungsschicht (203).
  12. Verfahren nach Anspruch 11, wobei die oxidierende Umgebung auf der Grundlage eines Stickstoffoxidvorstufenmaterials eingerichtet wird.
  13. Verfahren nach Anspruch 10, wobei Verringern eines Anteils an Stickstoff umfasst: Ermitteln eines Prozessrezepts zum Strukturieren eines aluminiumbasierten Metallschichtstapels (104, 105) in einem speziellen Prozessablauf zur Herstellung der Höckerunterseitenmetallisierungsschicht (210) auf Material, das Material der Deckschicht entspricht, auf der Grundlage des aluminiumbasierten Metallschichtstapels (104, 105), Einbringen der Passivierungsschicht (203) in eine reaktive Umgebung, die auf der Grundlage des Prozessrezepts eingerichtet wird, ohne den aluminiumbasierten Metallschichtstapel zu bilden; und Bilden der Höckerunterseitenmetallisierungsschicht (210) gemäß dem spezifizierten Prozessablauf.
  14. Verfahren nach Anspruch 10, wobei Bilden der Passivierungsschicht (203) umfasst: Bilden einer Siliziumnitridschicht (203a) und Bilden einer Siliziumoxinitridschicht (203b) auf der Siliziumnitridschicht (203a).
  15. Verfahren nach Anspruch 10, wobei Bilden der Passivierungsschicht (203) umfasst: Bilden einer Siliziumnitridschicht als eine letzte Schicht der Passivierungsschicht (203) und Ausführen eines Oxidationsprozesses in einer Plasmaumgebung.
  16. Verfahren mit: Bilden einer Passivierungsschicht, die eine Siliziumnitridschicht (203a) und eine darauf gebildete Siliziumoxinitridschicht (203b) umfasst, über einer letzten Metallisierungsschicht (207) eines Halbleiterbauelements; Bilden einer Deckschicht (203c) aus Siliziumdioxid auf der unstrukturierten Passivierungsschicht (203a, 203b); Bilden einer Polyimidschicht (209) auf der Deckschicht (203c); Strukturieren der Passivierungsschicht (203a, 203b), der Deckschicht (203c) und der Polyimidschicht (209), um einen Metallbereich der letzten Metallisierungsschicht (207) freizulegen; und Bilden einer Höckerunterseitenmetallisierungsschicht (underbump metallization, UBM) (210) zumindest auf der Polyimidschicht (209) und dem freiliegenden Metallbereich.
  17. Verfahren nach Anspruch 16, wobei Bilden der Höckerunterseitenmetallisierungsschicht umfasst: Anwenden einer Prozesssequenz, die in dem Prozessablauf zur Strukturierung einer Passivierungsschicht (103) und zur Bildung einer Höckerunterseitenmetallisierungsschicht auf der Grundlage einer Aluminiumabschlussmetallschicht (105), verwendet wird.
  18. Verfahren nach Anspruch 17, das ferner umfasst: Ermitteln mindestens einer Oberflächeneigenschaft der Passivierungsschicht (103), die in dem Prozessablauf verwendet wird, vor dem Bilden der Höckerunterseitenmetallisierungsschicht in dem Prozessablauf, Bestimmen eines Sollwertebereichs für die mindestens eine Oberflächeneigenschaft und Einstellen einer Materialeigenschaft der Siliziumdioxidschicht (203c) auf der Grundlage des Sollwertebereichs.
DE102006051490A 2006-10-31 2006-10-31 Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall Active DE102006051490B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006051490A DE102006051490B4 (de) 2006-10-31 2006-10-31 Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
US11/750,567 US8841140B2 (en) 2006-10-31 2007-05-18 Technique for forming a passivation layer without a terminal metal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006051490A DE102006051490B4 (de) 2006-10-31 2006-10-31 Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall

Publications (2)

Publication Number Publication Date
DE102006051490A1 DE102006051490A1 (de) 2008-05-08
DE102006051490B4 true DE102006051490B4 (de) 2010-07-08

Family

ID=39264718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006051490A Active DE102006051490B4 (de) 2006-10-31 2006-10-31 Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall

Country Status (2)

Country Link
US (1) US8841140B2 (de)
DE (1) DE102006051490B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130116682A1 (en) * 2011-11-09 2013-05-09 Colorado State University Research Foundation Non-Stick Conductive Coating for Biomedical Applications
CN103187384B (zh) * 2011-12-29 2015-08-19 北大方正集团有限公司 一种金属介电层及其制作方法以及一种电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
EP1065714A1 (de) * 1998-01-22 2001-01-03 Citizen Watch Co., Ltd. Verfahren zur herstellen von halbleitergegenständen
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6348738B1 (en) * 1997-09-23 2002-02-19 International Business Machines Corporation Flip chip assembly
US20030183913A1 (en) * 2002-03-14 2003-10-02 Infineon Technologies North America Corp. Method of eliminating back-end rerouting in ball grid array packaging

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
NL8004005A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
US5188704A (en) * 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
FR2663466A1 (fr) * 1990-06-15 1991-12-20 Thomson Csf Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d'un tel composant.
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
JP2002518829A (ja) * 1998-06-10 2002-06-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セラミック保護被覆を備えた集積回路を有する半導体装置及びこの装置を製造する方法
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US6249044B1 (en) * 1999-06-17 2001-06-19 National Semiconductor Corp. Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
US6107188A (en) * 1999-08-16 2000-08-22 Taiwan Semiconductor Manufacturing Company Passivation method for copper process
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties
US6657707B1 (en) * 2000-06-28 2003-12-02 Advanced Micro Devices, Inc. Metallurgical inspection and/or analysis of flip-chip pads and interfaces
US6534396B1 (en) * 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
JP4002219B2 (ja) * 2003-07-16 2007-10-31 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
US6348738B1 (en) * 1997-09-23 2002-02-19 International Business Machines Corporation Flip chip assembly
EP1065714A1 (de) * 1998-01-22 2001-01-03 Citizen Watch Co., Ltd. Verfahren zur herstellen von halbleitergegenständen
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US20030183913A1 (en) * 2002-03-14 2003-10-02 Infineon Technologies North America Corp. Method of eliminating back-end rerouting in ball grid array packaging

Also Published As

Publication number Publication date
US20080102540A1 (en) 2008-05-01
US8841140B2 (en) 2014-09-23
DE102006051490A1 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102006056598A1 (de) Halbleitersubstrat mit einer Schutzschicht auf der Substratrückseite
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE60126837T2 (de) Metall-zu-metall-antihaftstruktur und herstellungsverfahren
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102005057061B3 (de) Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102010038739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
DE102006004428B4 (de) Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition