DE102007009912B4 - Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema - Google Patents

Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema Download PDF

Info

Publication number
DE102007009912B4
DE102007009912B4 DE102007009912A DE102007009912A DE102007009912B4 DE 102007009912 B4 DE102007009912 B4 DE 102007009912B4 DE 102007009912 A DE102007009912 A DE 102007009912A DE 102007009912 A DE102007009912 A DE 102007009912A DE 102007009912 B4 DE102007009912 B4 DE 102007009912B4
Authority
DE
Germany
Prior art keywords
conductive
layer
opening
barrier layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007009912A
Other languages
English (en)
Other versions
DE102007009912A1 (de
Inventor
Axel Preusse
Berit Freudenberg
Michael Friedemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007009912A priority Critical patent/DE102007009912B4/de
Priority to US11/871,247 priority patent/US20080206986A1/en
Publication of DE102007009912A1 publication Critical patent/DE102007009912A1/de
Application granted granted Critical
Publication of DE102007009912B4 publication Critical patent/DE102007009912B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76868Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit:
Bilden einer Öffnung in einem dielektrischen Schichtstapel, der über einem metallenthaltenden Gebiet ausgebildet ist, wobei das metallenthaltende Gebiet eine leitende Deckschicht aufweist, die mindestens eine Grenzfläche mit dem dielektrischen Schichtstapel bildet, und wobei die Öffnung mehrere Seitenwände aufweist;
Bilden einer ersten Barrierenschicht an den Seitenwänden der Öffnung;
Ausführen eines Sputter-Prozesses, um Material von einer Unterseite der Öffnung zu entfernen und zumindest einen Teil des entfernten Materials an den Seitenwänden abzuscheiden;
Ausführen eines stromlosen Abscheideprozesses unter Anwendung des abgeschiedenen entfernten Materials als Katalysator, um eine zweite Barrierenschicht abzuscheiden; und
Füllen der Öffnung mit einem leitenden Material.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung von Mikrostrukturen, etwa moderne integrierte Schaltungen, und betrifft insbesondere die Herstellung leitender Strukturen, etwa von Metallisierungsschichten auf Kupferbasis, und Verfahren zur Reduzierung der Elektromigration und anderer durch Belastung hervorgerufener Materialtransporteffekte während des Betriebs.
  • Beschreibung des Stands der Technik
  • Bei der Herstellung moderner Mikrostrukturen, etwa integrierter Schaltungen, gibt es ein ständiges Bestreben, die Strukturgrößen von Mikrostrukturelementen zu verringern, um damit die Funktionsfähigkeit dieser Strukturen zu verbessern. Beispielsweise haben in modernen integrierten Schaltungen die minimalen Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich unterhalb einem Mikrometer erricht, wodurch das Leistungsverhalten dieser Schaltungen im Hinblick auf die Geschwindigkeit und/oder die Leistungsaufnahme verbessert werden. Wenn die Größe der einzelnen Schaltungselemente bei jeder neuen Schaltungsgeneration verringert wird, wodurch beispielsweise die Schaltgeschwindigkeit der Transistorelemente verbessert wird, wird auch der verfügbare Platz für Verbindungsleitungen verringert, die elektrisch die einzelnen Schaltungselemente verbinden. Folglich werden auch die Abmessungen dieser Verbindungsleitungen reduziert, um dem geringen Anteil an verfügbaren Platz und der größeren Anzahl an Schaltungselementen, die pro Einheitschipfläche vorgesehen ist, Rechnung zu tragen, da typischerweise die Anzahl der erforderlichen Verbindungen schneller anwächst als die Anzahl der Schaltungselemente. Somit werden mehrere gestapelte „Verdrahtungsschichten", die auch als Metallisierungsschichten bezeichnet werden, typischerweise vorgesehen, wobei einzelne Metallleitungen einer einzelnen Metallisierungsschicht mit einzelnen Metallleitungen einer darüber liegenden oder darunter liegenden Metallisierungsschicht durch sogenannte Kontaktdurchführungen verbunden sind. Trotz des Vorsehens mehrerer Metallisierungsschichten ist das Reduzieren der Abmessungen der Verbindungsleitungen notwendig, um der enormen Komplexität von beispielsweise modernen CPU's, Speicherchips, ASIC's (anwendungsspezifische IC's, und dergleichen) Rechnung zu tragen. Die reduzierte Querschnittsfläche der Verbindungsstrukturen möglicherweise in Verbindung mit einer Zunahme der statischen Leistungsaufnahme äußerst größenreduzierter Transistorelemente führt zu beträchtlichen Stromdichten in den Metallleitungen, die für jede neue Bauteilgeneration noch zunehmen kann.
  • Moderne integrierte Schaltungen mit Transistorelementen, die eine kritische Abmessung von 0,1 μm oder weniger aufweisen, werden daher typischerweise bei deutlich erhöhten Stromdichten bis zu mehreren Kiloampere pro cm2 in den einzelnen Verbindungsstrukturen betrieben. Diese erhöhte Stromdichte tritt trotz des Vorsehens einer relativ großen Anzahl an Metallisierungsschichten auf Grund der hohen Anzahl an Schaltungselementen pro Einheitsfläche auf. Das Betreiben der Verbindungsstrukturen bei erhöhten Stromdichten führt jedoch zu einer Reihe von Problemen, die mit einer durch Belastung hervorgerufenen Beeinträchtigung der Leitungen verknüpft sind, was schließlich zu einem vorzeitigen Ausfall der integrierten Schaltung führen kann. Ein wichtiges Phänomen in dieser Hinsicht ist der strominduzierte Materialtransport in Metallleitungen und Kontaktdurchführungen, was auch als „Elektromigration" bezeichnet wird. Elektromigration wird durch einen Impulsübertrag von Elektronen auf Ionenrümpfe hervorgerufen, wodurch sich ein resultierender Impuls in Richtung des Elektronenstromflusses ergibt. Insbesondere bei höheren Stromdichten wird damit eine deutliche kollektive Bewegung oder eine gerichtete Diffusion von Atomen in den Verbindungsmetalle hervorgerufen, wobei das Vorhandensein von entsprechenden Diffusionspfaden einen deutlichen Einfluss auf die transportierte Menge an Material, die sich aus dem Impulsübertrag ergibt, ausüben kann. Somit kann die Elektromigration zur Ausbildung von Hohlräumen innerhalb und von Materialanhäufungen nahe an der Metallverbindung führen, wodurch sich ein reduziertes Leistungsverhalten und eine geringere Zuverlässigkeit oder ein vollständiger Ausfall des Bauelements ergeben kann. Z. B. werden Aluminiumleitungen, die in Siliziumdioxid und/oder Siliziumnitrid eingebetet sind, häufig als Metall für Metallisierungsschichten eingesetzt, wobei, wie zuvor erläutert ist, moderne integrierte Schaltungen mit kritischen Abmessungen von 0,1 μm oder weniger deutlich reduzierte Querschnittsflächen für die Metallleitungen erfordern und somit erhöhte Stromdichten zur Folge haben, wodurch Aluminium zu einem wenig attraktiven Material für die Herstellung von Metallisierungsschichten ist.
  • Daher wird Aluminium zunehmend durch Kupfer und Kupferlegierungen ersetzt, d. h. einem Material mit einem wesentlich geringeren Widerstand und mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration selbst bei deutlich höheren Stromdichten im Vergleich zu Aluminium. Die Einführung von Kupfer bei der Herstellung von Mikrostrukturen und integrierten Schaltungen geht mit einer Reihe von schwerwiegenden Problemen einher, die in der Eigenschaft des Kupfers begründet liegt, dass es gut in Siliziumdioxid und einer Vielzahl von dielektrischen Materialien mit kleinem ε diffundiert, die typischerweise in Verbindung mit Kupfer verwendet werden, um damit die parasitäre Kapazität in komplexen Metallisierungsschichten zu reduzieren. Um die erforderliche Haftung zu erreichen und um das ungewünschte Diffundieren von Kupferatomen in empfindliche Bauteilgebiete zu vermeiden, ist es daher für gewöhnlich erforderlich, eine Barrierenschicht zwischen dem Kupfer und dem dielektrischen Material, in welchem die Verbindungsstrukturen auf Kupferbasis eingebettet sind, vorzusehen. Obwohl Siliziumnitrid ein dielektrisches Material ist, das effizient die Diffusion von Kupferatomen verhindert, ist die Auswahl von Siliziumnitrid als ein Zwischenschichtdielektrikumsmaterial wenig wünschenswert, da Siliziumnitrid eine moderat hohe Permittivität aufweist, wodurch die parasitäre Kapazität zwischen benachbarten Kupferleitungen erhöht wird, was zu nicht akzeptablen Signalausbreitungsverzögerungen führt. Somit wird eine dünne leitende Barrierenschicht, die auch die erforderliche mechanische Stabilität für das Kupfer mit sich bringt, ausgebildet, um den Großteil des Kupfers von den umgebenden dielektrischen Material abzutrennen, wodurch die Kupferdiffusion in die dielektrischen Materialien von unerwünschten Atomsorten, etwa Sauerstoff, Fluor, und dergleichen in das Kupfer verringert wird. Ferner schaffen die leitenden Barrierenschichten auch gut stabile Grenzflächen zu dem Kupfer, wodurch die Wahrscheinlichkeit eines merklichen Materialtransports an der Grenzfläche reduziert wird, die typischerweise ein kritisches Gebiet im Hinblick auf verstärkte Diffusionswege ist. Aktuell werden Tantal, Titan, Wolfram und ihre Verbindungen mit Stickstoff und Silizium und dergleichen als bevorzugte Kandidaten für eine leitende Barrierenschicht eingesetzt, wobei die Barrierenschicht zwei oder mehr Teilschichten mit unterschiedlicher Zusammensetzung aufweisen kann, um damit die Erfordernisse im Hinblick auf die Diffusionsunterdrückung und die Haftung zu erfüllen.
  • Eine weitere Eigenschaft des Kupfers, die es deutlich von Aluminium unterscheidet, ist die Tatsache, dass Kupfer nicht effizient in größeren Mengen durch chemische und physikalische Dampfabscheideverfahren aufgebracht werden kann, wozu sich die Tatsache gesellt, dass Kupfer nicht effizient durch anisotrope Trockenätzprozesse strukturiert werden kann, wodurch eine Prozessstrategie erforderlich ist, die üblicherweise als Damaszener-Technik oder Einlegetechnik bezeichnet wird. In den Damaszener-Prozess wird zunächst eine dielektrische Schicht gebildet, die dann strukturiert wird, so dass diese Gräben und/oder Kontaktlochöffnungen aufweist, die nachfolgend mit Kupfer gefüllt werden, wobei, wie zuvor angemerkt ist, vor dem Einführen des Kupfers eine leitende Barrierenschicht an Seitenwänden der Gräben und Kontaktlochöffnungen gebildet wird. Das Abscheiden des Großteils des Kupfermaterials in die Gräben und Kontaktlöcher wird für gewöhnlich durch nasschemische Abscheideprozesse bewerkstelligt, etwa das Elektroplattieren und das stromlose Plattieren, wobei das zuverlässige Füllen von Kontaktlochöffnungen mit einem Aspektverhältnis von 5 oder mehr mit einem Durchmesser von 0,3 μm oder weniger, in Kombination mit Gräben mit einer Breite im Bereich von 0,1 μm bis einige Mikrometer erforderlich ist. Elektrochemische Abscheideprozesse für Kupfer sind auf dem Gebiet der elektronischen Leiterplattenherstellung gut etabliert. Jedoch ist die hohlraumfreie Auffüllung von Kontaktlochöffnungen mit hohem Aspektverhältnis eine äußerst komplexe und herausfordernde Aufgabe, wobei die Eigenschaften der schließlich erhaltenen Verbindungsstruktur auf Kupferbasis deutlich von Prozessparametern, Materialien und der Geometrie der interessierenden Struktur abhängen. Da die Geometrie von Verbindungsstrukturen im Wesentlichen durch die Entwurfserfordernisse festgelegt ist und daher nicht wesentlich für eine vorgegeben Mikrostruktur geändert werden kann, ist es von großer Wichtigkeit, den Einfluss von Materialien, etwa leitende und nicht leitende Barrierenschichten, der Kupfermikrostruktur und ihre gegenseitige Wechselwirkung im Hinblick auf die Eigenschaften der Verbindungsstruktur abzuschätzen und zu steuern, um damit eine hohe Ausbeute sowie die erforderliche Produktzuverlässigkeit sicherzustellen. Insbesondere ist es wichtig, Mechanismen zur Beeinträchtigung und zum Ausfall in Verbindungsstrukturen zu erkennen, zu überwachen und zu reduzieren, wobei dies für diverse Konfigurationen zu erfolgen hat, um damit die Bauteilzuverlässigkeit für jede neue Bauteilgeneration oder jeden Technologiestandard zu bewahren.
  • Es werden daher große Anstrengungen unternommen, um die Beeinträchtigung von Kupferverbindungen zu untersuchen, insbesondere in Verbindung mit dielektrischen Materialien mit kleinem ε mit einer relativen Permittivität von 3,1 oder weniger, um damit neue Materialien und Prozessstrategien zu finden, um kupferbasierte Leitungen und Kontaktdurchführungen mit einer geringen Gesamtpermittivität zu bilden. Obwohl der exakte Mechanismus für die Elektromigration in Kupferleitungen noch nicht vollständig verstanden ist, so zeigt sich doch, dass Hohlräume, die in und an Seitenwänden und insbesondere an Grenzflächen zu benachbarten Materialien angeordnet sind, einen deutlichen Einfluss auf das schließlich erreichte Leistungsverhalten und die Zuverlässigkeit der Verbindungsstrukturen ausüben.
  • Ein Ausfallmechanismus, von dem angenommen wird, dass er deutlich zu dem vorzeitigen Bauteilausfall beiträgt, ist der durch Elektromigration hervorgerufene Materialtransport insbesondere entlang einer Grenzfläche, die zwischen dem Kupfer und einer dielektrischen Deckschicht gebildet ist, die vorgesehen wird, nachdem das Kupfermaterial in die Gräben und in die Kontaktlochöffnungen eingefüllt ist, wobei die Seitenwände durch leitende Barrierenmaterialien beschichtet sind. Zusätzlich zur Bewahrung der Kupferversehrtheit kann die dielektrische Deckschicht auch als eine Ätzstoppschicht während des Ausbildens der Kontaktlochöffnungen in dem Zwischenschichtdielektrikum dienen. Häufig verwendete Materialien sind beispielweise Siliziumnitrid und Silizium/Kohlenstoffnitrid, die eine moderat hohe Ätzselektivität in Bezug auf typischerweise eingesetzte Zwischenschichtdielektrika aufweisen, etwa für eine Vielzahl von dielektrischen Materialien mit kleinem ε, und die auch die Diffusion von Kupfer in das Zwischenschichtdielektrikum zu unterdrücken. Jüngere Forschungsergebnisse scheinen jedoch anzudeuten, dass die Grenzfläche, die zwischen dem Kupfer und der dielektrischen Deckschicht gebildet ist, ein wesentlicher Diffusionspfad für den Materialtransport während des Betriebs der Metallverbindung ist.
  • Folglich wurden viele Alternativen in dem Versuch entwickelt, die Grenzflächeneigenschaften zwischen dem Kupfer und der Deckschicht, die das Kupfer zuverlässig einschließen und dessen Integrität bewahren kann, zu verbessern. Es wurde beispielsweise vorgeschlagen, selektiv leitende Materialien auf dem kupferenthaltenden Gebiet vorzusehen, die ein verbessertes Elektromigrationsverhalten zeigen, wobei der Gesamtwiderstand der entsprechenden Metallleitungen nicht unerwünschterweise beeinträchtigt wird. Beispielsweise erweisen sich eine Verbindung aus Kobalt/Wolfram/Phosphor, Kolbalt/Wolfram/Bor und dergleichen als vielversprechende Kandidaten für leitende Deckschichten, die deutlich die Elektromigrationsauswirkungen in einer entsprechenden Metallleitung reduzieren können. Obwohl diese Materialien deutliche Vorteile im Leistungsverhalten in Bezug auf die Elektromigrationswirkungen bieten können, sind entsprechende Aufwendungen in einem zugeordneten Prozessablauf auf der Basis gut etablierter Einlegeverfahren erforderlich, wenn entsprechende Metalllegierungen in das entsprechende Metallisierungsschema einzubin den sind. Z. B. können die entsprechenden Metalllegierungen, obwohl diese deutliche Vorteile in Bezug auf das Elektromigrationsverhalten bieten, zu einer reduzierten Leitfähigkeit an kritischen Bereichen führen, an denen benachbarte Metallisierungsschichten durch entsprechende Kontaktdurchführungen verbunden sind. D. h., beim Ausbilden einer entsprechenden Kontaktlochöffnung, die zu dem tieferliegenden Metallgebiet eine Verbindung herstellt, das darauf ausgebildet die entsprechende leitende Deckschicht aufweist, kann die Prozesssequenz auf der Grundlage gut etablierter Verfahren, etwa das Abscheiden geeigneter Barrierenschichten innerhalb der Kontaktlochöffnung zu einem erhöhten Gesamtreihenwiderstand führen, während eine aggressive Materialverringerung an der Unterseite der Kontaktdurchführung zu entsprechenden Schäden des Kupfermaterials Anlass geben kann, das unter der leitenden Deckschicht vorhanden ist. Somit sind entsprechend hochkomplexe Prozessschritte erforderlich, um eine unerwünschte Kupferschädigung zu verringern, wobei dennoch ein nicht erwünschter Anstieg des Reihenwiderstands der entsprechenden elektrischen Verbindung zu reduzieren ist.
  • Die Patentanmeldung EP 1 335 038 A1 offenbart eine Anlage zum stromlosen Plattieren von Halbleiterwafern, in der Kupferfüllungen, Kupfersaat- und Barrierenschichten, sowie Saatverstärkungsschichten und leitende Deckschichten (z. B. aus CoWP) von Verbindungsleitungen gebildet werden können.
  • Die Patentanmeldung US 2004/0238961 A1 offenbart ein Verfahren zum Bilden von Kupferverbindungsleitungen, wobei hochohmige Deckschichten aus CoWP und Barrierenschichten aus Ta/TaN entfernt werden. Nach dem Freilegen einer unteren Kupferleitung kann durch „Ersetzungsplattieren" mit Ag, Pd oder Pt eine Passivierungsschicht gebildet werden, die keine oder nur geringe Barriereneigenschaften aufweist.
  • Die Patentanmeldung US 2005/0127511 A1 offenbart einen Rücksputterprozess, wobei leitende Deckschichten, Barrieren- und Opferschichten von einem Kontaktlochboden an die unteren Seitenwände des Kontaktlochs gespritzt werden.
  • Die Patentanmeldung EP 1 102 315 A2 offenbart ein Verfahren zum Vermeiden von Kupferkontamination auf den Seitenwänden von Kontaktlöchern beim Kontaktlochätzen durch Vorsehen einer Deckschicht auf der darunterliegenden Kupferschicht.
  • Die vorliegende Offenbarung richtet sich an die diverse Verfahren, die die Auswirkungen eines oder mehrerer der oben erkannten Probleme vermeiden oder zumindest reduzieren können.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Offenbarung an verbesserte Fertigungsverfahren zur Herstellung elektrischer Verbindungen zwischen benachbarten Metallisierungsschichten, wobei ein effizientes Integrationsschema für ein verbessertes Elektromigrationsverhalten sorgt, wobei dennoch nicht das gesamte elektrische Leistungsverhalten der entsprechenden Verbindungsstruktur unerwünscht negativ beeinflusst wird.
  • Gemäß einem Aspekt umfasst ein Verfahren das Bilden einer Öffnung in einem dielektrischen Schichtstapel, der über einem metallenthaltenden Gebiet gebildet ist, wobei das metallenthaltende Gebiet eine leitende Deckschicht aufweist, die mindestens eine Grenzfläche mit dem dielektrischen Schichtstapel bildet. Das Verfahren umfasst ferner das Bilden einer ersten Barrierenschicht an Seitenwänden der Öffnung und das Ausführen eines Sputter-Prozesses, um Material von einer Unterseite der Öffnung zu entfernen und um mindestens einen Teil des Materials an den Seitenwänden abzuscheiden. Es wird ein stromloser Ab scheideprozess ausgeführt, wobei das abgeschiedene Material als Katalysator verwendet wird, um eine zweite Barrierenschicht abzuscheiden. Schließlich wird die Öffnung mit einem Material gefüllt, dass ein Metall enthält.
  • Gemäß einem weiteren Aspekt umfasst ein Verfahren das Bilden einer Öffnung in einem dielektrischen Schichtstapel, der über einem metallenthaltenden Gebiet ausgebildet ist, wobei das metallenthaltende Gebiet eine leitende Deckschicht aufweist, die mindestens eine Grenzfläche mit dem dielektrischen Schichtstapel bildet. Das Verfahren umfasst ferner das Ausführen eines Sputter-Prozesses, um Material der leitenden Deckschicht abzutragen und um einen Teil des entfernten Materials an einem unteren Bereich der Seitenwände abzuscheiden. Eine Barrierenschicht wird an den unteren Bereich unter Anwendung eines stromlosen Abscheideprozesses abgeschieden, wobei das abgeschiedene Material als Aktivierungsmaterial dient. Schließlich wird die Öffnung mit einem Material gefüllt, das ein Metall enthält.
  • Gemäß einem noch weiteren Aspekt umfasst ein Verfahren das Bilden einer leitenden Deckschicht über einem kupferenthaltenden Metallgebiet, das in einem dielektrischen Material vorgesehen ist, und das Bilden eines dielektrischen Schichtstapels über der leitenden Deckschicht. In dem dielektrischen Schichtstapel ist eine Öffnung gebildet, um einen Teil der leitenden Deckschicht freizulegen. Ferner folgt ein Ausführen eines Sputter-Prozesses, um Material der leitenden Deckschicht abzutragen. Ferner wird eine erste leitende Barrierenschicht an Seitenwänden der Öffnung gebildet. Ferner wird eine zweite leitende Barrierenschicht gebildet, die die erste leitende Barrierenschicht bedeckt, an einem unteren Teil der Öffnung unter Anwendung eines stromlosen Abscheideprozesses gebildet. Schließlich wird eine Saatschicht auf der zweiten leitenden Barrierenschicht gebildet und die Öffnung mit einem Material gefüllt, das ein Metall enthält.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen des hierin offenbarten Gegenstandes sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1g schematisch Querschnittsansichten eines Teils einer Metallisierungsschicht eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Kontaktdurchführung zeigen, die eine Verbindung zu einem Metallgebiet mit einer leitenden Deckschicht gemäß anschaulicher Ausführungsformen herstellt.
  • Detaillierte Beschreibung
  • Obwohl der hierin offenbarte Gegenstand mit Bezug zu Ausführungsformen beschrieben ist, wie sie in der nachfolgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegend Erfindung auf die speziellen anschaulich offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Der Gegenstand der vorliegenden Offenbarung richtet sich an eine effiziente Prozessstrategie zur Bereitstellung von Metallisierungsstrukturen, etwa kupferbasierte Metallleitungen und entsprechende Kontaktdurchführungen, die damit verbunden sind, wobei die entsprechenden leitenden Deckschichten, die aus geeigneten Metalllegierungen aufgebaut sind, eingesetzt werden, um das Elektromigrationsverhalten zu verbessern oder um andere durch Belastung hervorgerufene Materialtransporteffekte in Metallleitungen moderner Halbleiterbauelemente zu reduzieren. Obwohl die vorteilhaften Eigenschaften entsprechender Metalllegierungen für ein verbessertes Elektromigrationsverhalten sorgen können, wie dies zuvor erläutert ist, wodurch höhere Stromdichten in den entsprechenden Verbindungsstrukturen möglich sind, erweisen sich konventionelle Lösungsansätze als wenig attraktiv im Hinblick auf die Aufwendungen, die Prozesskomplexität, den Durchsatz und dergleichen. Ferner kann ein reduziertes elektrisches Leistungsverhalten entsprechender kritischer Verbindungen, d. h. des Übergangsbereichs zwischen einem Metallgebiet und einer zugehörigen Kontaktdurchführung, hervorgerufen werden, da an diesen kritischen Bereich die leitende Deckschicht eine Grenzfläche mit der entsprechenden Barrierenschicht in der Kontaktdurchführungsöffnung bilden muss, wodurch möglicherweise zu einem erhöhten elektrischen Widerstand beigetragen wird und/oder wodurch eine Schädigung und reduzierte Zuverlässigkeit des entsprechenden kupferenthaltenden Gebiets hervorgerufen wird. Entsprechende Probleme, die mit konventionellen Strategien verknüpft sind, können sich aus moderat aggressiven Prozessschritten ergeben, etwa nasschemischen Ätzprozessen, plasmagestützten Ätzprozessen, und dergleichen, um in geeigneter Weise die Öffnung in dem darunter liegenden Metallgebiet herzustellen, in dem Versuch, das kupferenthaltende Gebiet nicht unnötig zu schädigen und um auch einen tolerierbaren Reihenwiderstand zu schaffen. Im Gegensatz zu dieser Vorgehensweise bieten die hierin offenbarten Ausführungsformen eine effiziente Prozessstrategie dadurch, dass entsprechende Prozessschritte, die für die Herstellung geeigneter Barrierenschichten in einer entsprechenden Kontaktlochöffnung erforderlich sind, in geeigneter Weise kombiniert werden, wobei die Kombination dieser Prozessschritte so gesteuert wird, dass mehrere einzelne Schritte, wovon jeder zu dem Gesamtprozessergebnis in gut steuerbarer Weise beiträgt, gemeinsam zu einem gewünschten Maß an Integrität des Barrierenmaterials führen. Somit kann eine verbesserte Gesamtsteuerbarkeit der entsprechenden Prozesssequenz erreicht werden, wodurch ein verbesserter Prozessdurchsatz im Vergleich zu konventionellen Lösungsmöglichkeiten geschaffen wird, wobei dennoch das elektrische Leistungsverhalten und das Elekgromigrationsverhalten verbessert werden. D. h., die leitende Deckschicht, die aus Verbindungen aus Kobalt, Wolfram, Phosphor (CoWP), Kobalt, Wolfram, Bor (CoWB), Nickel, Molybdän, Bor (NiMoB), Nickel, Molybdän, Phosphor (NiMoP) und dergleichen aufgebaut sein kann, wird so vorgesehen, dass insbesondere fehleranfällige Bereiche in Metallisierungsschichten, etwa der Übergangsbereich zwischen Kontaktdurchführungen und Metallleitungen, deutlich verstärkt wird, indem intakte Barrierenschichten vorgesehen werden.
  • Es sollte beachtet werden, dass die hierin offenbarten Ausführungsformen eine effiziente skalierbare Prozesssequenz bereitstellen, da die entsprechenden Fertigungsprozesse ohnehin während der Herstellung der entsprechenden Kontaktlochöffnung und während des nachfolgenden Abscheidens entsprechender Barrierenmaterialien ausgeführt werden müssen, wobei jedoch das Steuern eines Parameters der entsprechenden Prozesse auf der Grundlage vorermittelter Sollwerte ausgeführt wird, um damit negative Auswirkungen jedes einzelnen individuellen Prozessschritts im Hinblick auf die Schädigung des Metallmaterials zu reduzieren, wobei dennoch ein Prozessergebnis entsprechend den jeweiligen Sollwerten in Bezug auf die Schichtdicke, die Materialzusammensetzung und dergleichen erreicht wird. Somit kann der hierin offenbarte Gegenstand vorteilhafterweise in stark skalierten Bauelementen, etwa Halbleiterbauelementen der 32-Nanometer-Technologie und darunter eingesetzt werden.
  • Mit Bezug zu den 1a bis 1g werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 während eines moderat fortgeschrittenen Fertigungsstadiums. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das ein beliebiges Substrat repräsentiert, das für die Herstellung von Schaltungselementen geeignet ist. Beispielsweise kann das Substrat 101 ein Halbleitervollsubstrat sein oder ein isolierendes Substrat mit einer darauf ausgebildeten Halbleiterschicht, etwa ein kristallines Siliziumgebiet, ein Silizium/Germanium-Gebiet oder eine andere III/V- oder II-VI-Halbleiterverbindung, und dergleichen. Typischerweise repräsentiert das Substrat 101 einen Träger mit einer großen Anzahl darauf ausgebildeter Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen, wie dies zum Bilden einer komplexen integrierten Schaltung erforderlich ist. Diese Schaltungselemente sind elektrisch entsprechend einem speziellen Schaltungsentwurf mittels einer oder mehrerer Metallisierungsschichten verbunden, wobei der Einfachheit halber lediglich ein Bereich eines entsprechenden Metallisierungsschichtstapels hierin gezeigt und beschrieben ist. Es sollte jedoch beachtet werden, dass das Konzept des Verbesserns des Elektromigrationsverhaltens oder der durch Belastung hervorgerufenen Materialtransportdefekte durch Verwendung einer leitenden Deckschicht in Verbindung mit verbesserten Prozessstrategien zur Herstellung einer Kontaktlochöffnung, die damit in Verbindung steht, auf beliebige komplexe Bauteilkonfigurationen angewendet werden können, wobei auch mehrere Metallisierungsschichten vorgesehen sein können. In anschaulichen Ausführungsformen sind die Metallgebiete oder Leitungen kupferbasierter Metallleitungen und Gebiete, die in anschaulichen Ausführungsformen in einem dielektrischen Material mit kleinem ε ausgebildet sind, das als ein Material verstanden werden kann, dessen Dielektrizitätskonstante 3,0 oder kleiner ist.
  • Das Halbleiterbauelement 100 umfasst eine dielektrische Schicht 102, die das dielektrische Material einer Metallisierungsschicht oder ein anderes Zwischendielektrikumsmaterial und dergleichen repräsentieren kann. In sehr modernen Halbleiterbauelementen weist die dielektrische Schicht 102 ein dielektrisches Material mit kleinem ε auf, um damit die parasitäre Kapazität zwischen benachbarten Metallleitungen zu reduzieren. Ferner ist ein Metallgebiet 103 in der dielektrischen Schicht 102 ausgebildet und ist aus einem metallenthaltenden Metall aufgebaut, etwa einem kupferenthaltenden Metall, das typischerweise von Seitenwandbereichen davon und an der Unterseite durch eine Barrierenschicht 104 eingeschlos sen ist. Wenn Kupfer oder andere gut diffundierende Materialverbindungen in dem Metallgebiet 103 vorhanden sind, muss, wie zuvor erläutert ist, die Barrierenschicht 104 eine gute Haftung, gut Diffusionsblockiereigenschaften und dergleichen aufweisen. Folglich kann die Barrierenschicht 104 typischerweise aus zwei oder mehreren Materialschichten mit unterschiedlicher Zusammensetzung aufgebaut sein, um die Integrität des Metallgebiets 103 und des umgebenden dielektrischen Materials der Schicht 102 zu bewahren, wobei gleichzeitig die erforderliche Stabilität der entsprechenden Grenzfläche in Bezug auf belastungsinduzierte Materialtransporteffekte bereitgestellt wird. Beispielsweise wird Tantalnitrid in Verbindung mit Tantal häufig für kupferbasierte Metallisierungsschemata eingesetzt. Jedoch können auch andere Materialzusammensetzungen gemäß den Bauteilerfordernissen eingesetzt werden. Des weiteren ist das Metallgebiet 103 durch eine leitende Deckschicht 105 eingeschlossen, die mit einer geeignet ausgewählten Metalllegierung aufgebaut ist, beispielsweise einer Zusammensetzung, wie sie zuvor beschrieben ist. Des weiteren umfasst das Halbleiterbauelement 100 eine zweite dielektrische Schicht 106, die in Form eines Schichtstapels vorgesehen sein kann, wobei mindestens eine oder mehrere Materialschichten in Form eines dielektrischen Materials mit kleinem ε abhängig von den Bauteilerfordernissen vorgesehen sind. In einigen anschaulichen Ausführungsformen repräsentiert die dielektrische Schicht 102 das dielektrische Material einer weiteren Metallisierungsschicht einschließlich des dielektrischen Materials für eine Kontaktlochschicht, in der entsprechende Kontaktdurchführungen herzustellen sind, um damit eine elektrische Verbindung zwischen dem Metallgebiet 103, das eine Metallleitung oder ein anderes Metallgebiet einer ersten Metallisierungsschicht repräsentiert, und entsprechende Metallleitungen zu bilden, die in einem Bereich der dielektrischen Schicht 106 herzustellen sind. In anderen Fällen repräsentiert die dielektrische Schicht 106 das Material einer Kontaktdurchführungsschicht, wobei entsprechende Metallleitungen in der nächsten Metallisierungseben zu bilden sind, indem ein separates dielektrisches Material in einem fortgeschrittenen Fertigungsstadium vorzusehen ist. Ferner kann in dieser Fertigungsphase die dielektrische Schicht 106 eine Öffnung 107 aufweisen, die sich zu der leitenden Deckschicht 105 erstreckt.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Nach gut etablierten Prozessverfahren zur Herstellung von Schaltungselementen und/oder Mikrostrukturelementen in und auf dem Substrat 101 wird die dielektrische Schicht 102 gebildet, die zwei oder mehr Teilschichten abhängig von den Bauteilerfordernissen aufweisen kann. Z. B. wird die dielektri sche Schicht 102 auf der Grundlage gut etablierter plasmaunterstützter CVD-Techniken hergestellt, wenn Siliziumdioxid, Siliziumnitrid, und dergleichen vorgesehen werden. Es können jedoch auch andere Abscheideverfahren eingesetzt werden, etwa Aufschleudertechniken für Polymermaterialien mit kleinem ε, und dergleichen. Danach wird ein geeignet gestalteter Lithographieprozess eingesetzt, um eine geeignete Lackmaske bereitzustellen, die zum Strukturieren eines entsprechenden Grabens auf der Grundlage gut etablierter anisotroper Ätzverfahren eingesetzt wird. Als nächstes wird die Barrierenschicht 104 durch eine geeignete Abscheidetechnik hergestellt, etwa die Sputter-Abscheidung, die chemische Dampfabscheidung, eine Atomlagenabscheidung, und dergleichen. Z. B. ist die Barrierenschicht 104 aus leitenden Materialien, etwa Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram, Wolframnitrid, oder anderen geeigneten Materialien aufgebaut, wobei typischerweise zwei oder mehr unterschiedliche Materialzusammensetzungen und Schichten vorgesehen werden, wie dies zum Erreichen der gewünschten Hafteigenschaften und Diffusionsblockiereigenschaften erforderlich ist. Es sollte beachtet werden, dass die Barrierenschicht 104 auch auf der Grundlage entsprechender Prozessschemata hergestellt werden kann, wie sie mit Bezug zu der Barrierenschicht 108 und etwaigen weiteren Barrierenschichten, die darauf zu bilden sind, beschrieben werden. Beispielsweise kann die Barrierenschicht 104 zusätzlich zu den oben genannten Materialien eines oder mehrere der Materialien aus CoWP, CoWB, NiMoB und NiMoP aufweisen, d. h. zumindest in einer obersten Schicht.
  • Nach dem Abscheiden der Barrierenschicht 104 kann eine Kupfersaatschicht durch ein geeignetes Abscheideverfahren aufgebracht werden, etwa Sputter-Abscheidung, stromlose Abscheidung, und dergleichen, wenn ein kupferbasiertes Material auf der Grundlage gut etablierter nasschemischer Abscheideverfahren einzufüllen ist. Entsprechende Rezepte zur Herstellung einer Saatschicht sind im Stand der Technik gut etabliert. Danach wird das Metallmaterial für das Gebiet 103 auf Grundlage von beispielsweise Elektroplattieren, stromlosen Plattieren, und dergleichen aufgebracht, wobei typischerweise ein gewisses Maß an Überschussmaterial vorgesehen wird, um ein zuverlässiges Füllen des entsprechend Grabens zu gewährleisten. Das entsprechende überschüssige Material wird auf der Grundlage von chemisch-mechanischen Polieren (CMP), elektrochemischen Polieren, und dergleichen entfernt, wobei dies auf Grundlage gut etablierter Rezepte erfolgen kann. Beispielsweise kann eine im Wesentlichen ebene Oberflächentopologie durch den CMP-Prozess bereitgestellt werden und nachfolgen kann eine elektrochemischer Ätzprozess ausgeführt werden, um weiteres restliches Material abzutragen und um eine Vertiefung in dem entsprechenden Metallgebiet 103 zu bilden. In anderen Ausführungsformen wird der CMP-Prozess, der zum Einebnen der Oberflächentopographie eingesetzt wird, fortgesetzt auf der Grundlage einer spezifizierten Nachpolierzeit, um damit bei Bedarf eine Vertiefung in dem Gebiet 103 zu bilden. Während der entsprechenden Prozesssequenz zum Einebnen der Oberflächentopographie und/oder zum Bilden einer Vertiefung, falls diese erforderlich ist, kann auch überschüssiges Material der Barrierenschicht 104 abgetragen werden. In einigen anschaulichen Ausführungsformen wird dann ein Katalysatormaterial aufgebracht, was auf der Grundlage gut selektiver Abscheideverfahren bewerkstelligt werden kann, beispielsweise unter Anwendung eines stromlosen Plattierungsprozesses, wodurch selektiv die Oberfläche des Metallgebiets 103 für das Abscheiden des Materials der leitenden Deckschicht 105 vorbereitet wird. Es sollte jedoch beachtet werden, dass viele andere Prozessstrategien eingesetzt werden können, um eine sehr selektive Abscheidung des Materials der leitenden Deckschicht 105 auf der Grundlage nasschemischer Abscheiderezepte zu ermöglichen. Somit kann danach die Deckschicht 105 auf Grundlage eines elektrochemischen Prozesses gebildet werden, wodurch eine starke Grenzfläche mit dem Metallgebiet 103 gebildet wird, die verbesserte Eigenschaften im Hinblick auf das Elektromigrationsverhalten aufweist, wie dies zuvor erläutert ist. Nach dem Abscheiden der Deckschicht 105 wird überschüssiges Material, das sich möglicherweise während des nasschemischen Ätzprozesses gebildet hat, entfernt und die Oberflächentopographie des Bauelements 100 wird eingeebnet, falls dies erforderlich ist, auf der Grundlage gut etablierter Verfahren, etwa CMP, elektrochemisches Ätzen, und dergleichen.
  • Anschließend wird die dielektrische Schicht 106, d. h. typischerweise ein dielektrischer Schichtstapel, auf der leitenden Deckschicht 105 und der dielektrischen Schicht 102 gebildet. Abhängig von der gewünschten Materialzusammensetzung der dielektrischen Schicht 106 werden beispielsweise entsprechende Abscheideverfahren eingesetzt, wobei typischerweise eine Ätzstoppschicht als eine erste Schicht gebildet wird, wie dies nachfolgend beschrieben ist, während im Fertigungsverfahren Material der Schicht 106 direkt auf der leitenden Deckschicht 106 gebildet werden kann. Danach wird ein entsprechender Strukturierungsprozess ausgeführt, um die Öffnung 107 in der dielektrischen Schicht 106 zu bilden, wobei typischerweise gut etablierte Lithographieprozesse in Verbindung mit modernen Ätzverfahren eingesetzt werden können. Insbesondere kann der dielektrische Schichtstapel 106 ein dielektrisches Material und ein Ätzstoppmaterial aufweisen. Das dielektrische Material 106 kann ein beliebiges geeignetes dielektrisches Material entsprechend den Bauteiler fordernissen repräsentieren, während die Ätzstoppschicht so ausgewählt wird, dass sie eine hohe Ätzselektivität während eines entsprechenden anisotropen Ätzprozesses zur Bildung einer Öffnung 107 in dem dielektrischen Material aufweist. Es sollte beachtet werden, dass die Ätzstoppschicht in Bezug auf Schichtdicke und Materialzusammensetzung so ausgewählt werden kann, dass die gewünschten Ätzstoppeigenschaften geschaffen werden, da ein effizienter Einschluss von Kupfer und Kupferlegierungen in dem Metallgebiet 103 mit der leitenden Deckschicht 105 erreicht wird. Somit können selbst dielektrische Materialien mit moderat geringer Permittivität verwendet werden, solange die entsprechende Ätzselektivität bereitgestellt wird. In einigen anschaulichen Ausführungsformen wird die Ätzstoppschicht als eine lateral begrenzte Schicht vorgesehen, um einen Bereich entsprechend der Öffnung 107 abzudecken, während der Rest des dielektrischen Materials 106 und der leitenden Deckschicht 105 unbedeckt bleibt, wodurch die Gesamtpermittivität des resultierenden dielektrischen Schichtstapels reduziert wird.
  • Wie in 1b gezeigt ist, wird die erste Barrierenschicht 108 auf der Grundlage einer geeigneten Abscheidetechnik gebildet, etwa einer physikalischen Dampfabscheidung, CVD, auf Grundlage von selbstbeschränkenden CVD-Prozessen, die auch als ALD's bezeichnet werden (Atomlagenabscheidung), auf Basis von elektrochemischen Abscheideverfahren, und dergleichen. Auf diese Weise können die Öffnung 107 und horizontale Bereich der dielektrischen Schicht 106 durch eine erste Barrierenschicht 108, die aus einem beliebigen geeigneten Material aufgebaut ist, etwa Tantalnitrid, und dergleichen, abgedeckt werden. In einigen anschaulichen Ausführungsformen wird die erste Barrierenschicht 108 durch einen Prozess aufgebracht, der in einer Umgebung ausgeführt wird, die das Erzeugen einer entsprechenden Sputter-Atmosphäre ermöglicht, um damit in steuerbarer Weise Material von der Unterseite der Öffnung 107 zu entfernen. Beispielsweise wird der Abscheideprozess als ein Sputter-Abscheideprozess ausgeführt, in welchem eine oder mehrere geeignete Atomsorten, etwa Tantal und Stickstoff auf freiliegenden Oberflächenbereichen der Öffnung 107 und der Schicht 106 auf Grundlage gut etablierter Rezepte abgeschieden werden. Der Abscheideprozess 109 kann ein erster Prozess von mehreren Abscheideprozessen sein, um die erste Barrierenschicht 108 zu bilden, die eine von zwei oder mehr Barrierenkomponenten repräsentieren kann, die in der Öffnung 107 zu bilden sind.
  • Jedoch führt, wie schematisch in 1b gezeigt ist, das Abscheiden der ersten Barrierenschicht 108 in vielen Fallen zu einer ungleichmäßigen Bedeckung der Seitenwände in ei nem unteren Bereich 109 der Öffnung 107, so dass die Dicke der Barrierenschicht 108 in diesem Gebiet nicht ausreichend ist.
  • 1c zeigt schematisch das Bauelement 100 während eines ersten Sputter-Prozesses 110, der in einigen anschaulichen Ausführungsformen in-situ mit dem zuvor beschriebenen Abscheideprozess ausgeführt wird, um in steuerbarer Weise Material von der Unterseite der Öffnung 107 zu entfernen. Somit kann der Prozess 110 in der gleichen Prozesskammer eingerichtet werden, indem beispielsweise eine Vorspannung an das Substrat 101 angelegt wird, um damit einen Ionenbeschuss mit hoher Richtungsstabilität an der Unterseite der Öffnung 107 zu erhalten, wodurch entsprechendes zuvor abgeschiedenes Material freigesetzt wird und schließlich die leitende Deckschicht 105 freigelegt wird. Ferner kann der entsprechende Sputter-Prozess 110 zum Freisetzen von Kontaminationsstoffen, etwa Sauerstoff, Fluor, und dergleichen führen, die in geringen Mengen auf Grund vorhergehender Prozesse vorhanden sein können, beispielsweise auf Grund eines entsprechenden Ätzprozesses zur Herstellung der Öffnung 107. Ein Teil des während des Prozesses 110 freigesetzten Materials kann sich wieder an Seitenwänden der Öffnung 107 absetzen, insbesondere an einen unteren Bereich 109, während stark flüchtige Sorten, etwa Sauerstoff und Fluor und dergleichen dennoch zu einem gewissen Grade in die Sputter-Umgebung freigesetzt und entfernt werden. Selbst wenn geringe Mengen dieser Kontaminationsstoffe sich wieder in der Öffnung 107 absetzen, sind doch weniger kritische Bereiche, etwa die Seitenwandbereiche als Abscheidebereich betroffen, wodurch zu einer Verschiebung von entsprechenden Kontaminationsstoffen von den kritischen Unterseitenbereich zu den weniger kritischen Seitenwandbereichen beigetragen wird. Auf Grund der Neuabscheidung von Material an den unteren Bereich 109 der Seitenwände kann die Stufenbedeckung verbessert werden. Jedoch ist dabei weiterhin keine ausreichende Schichtbildung vorhanden. Es sollte beachtet werden, dass entsprechende Prozessparameter für den ersten Abscheideprozess und den nachfolgenden Sputter-Prozess 110 auf der Grundlage entsprechender Testabläufe ermittelt werden können, um entsprechende Abscheideraten und Ätzraten für eine spezielle Materialzusammensetzung und Bauteilgeometrie zu ermitteln.
  • Wie in 1d gezeigt ist, wird ein weiterer Sputter-Prozess 111 ausgeführt, in welchem Material von der leitenden Deckschicht 105 entfernt und an den Seitenwänden an einen unteren Bereich 109 der Öffnung 107 abgeschieden wird. Auf diese Weise wird eine Aktivierungsschicht 112 auf Grundlage des leitenden Deckschichtenmaterials gebildet. Der Sputter-Prozess 111 kann unter Anwendung der gleichen oder unterschiedlicher Prozessparameter im Vergleich zum Sputter-Prozess 110 ausgeführt werden. Der Sputter-Prozess 111 wird so gesteuert, dass ein Teil der leitenden Deckschicht 105 bewahrt wird. Ferner ergibt der Sputter-Prozess 111 eine Aktivierungsschicht 112 an den unteren Bereich 109 der Seitenwände. Obwohl die Aktivierungsschicht die erste Barrierenschicht 108 an den unteren Bereich der Öffnung 107 vollständig abdecken kann, ist eine vollständige Bedeckung nicht erforderlich, sofern ausreichend Material an den Seitenwänden abgeschieden wird, um als ein Katalysator für einen nachfolgenden stromlosen Abscheideprozess zu dienen, so dass schließlich eine intakte Barrierenschicht erhalten wird.
  • 1e zeigt einen stromlosen Abscheideprozess, wobei das Material der Aktivierungsschicht 112 als ein Katalysator zur Herstellung einer zweiten Barrierenschicht 113 verwendet wird. Gleichzeitig kann der stromlose Abscheideprozess auch die Dicke der leitenden Deckschicht 105 im Vergleich zu dem vorhergehenden Schritt vergrößern. Somit ermöglicht es das erfindungsgemäße Verfahren, konventionelle Sputter-Verfahren zur Herstellung der Öffnung 107 und der Barrierenschicht anzuwenden, wobei jedoch eine intakte Barrierenschicht auf Grund einer Art Reparaturprozess im Hinblick auf kritische Gebiete an den unteren Bereichen der Öffnung 107 erhalten wird.
  • In einem nachfolgenden Schritt wird, wie 1f gezeigt ist, eine metallische Schicht 114 während eines Abscheideprozesses 115 abgeschieden. Dieser Abscheideprozess 115 wird unter Anwendung eines Saat-Sputter-Prozesses oder eines Plattierungsprozesses mit direkter Abscheidung auf dem Barrierenmaterial ausgeführt. Insbesondere kann ein konventioneller Sputter-Prozess zur Abscheidung von Kupfer (Cu) als Saatmaterial eingesetzt werden, der zu einer Kupfer-(Cu)-Saatschicht 114 führt. Es kann auch eine Kombination eines Saat-Sputter-Prozesses und eines elektrolytischen oder stromlosen Plattierungsprozesses eingesetzt werden, um eine sogenannte Verstärkung der Saatschicht oder eine Reparatur der Saatschicht auszuführen.
  • 1g zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Hier ist ein gut leitendes Material, etwa ein kupferbasiertes Material in die Öffnung 107 eingefüllt, wodurch eine entsprechendes Metallgebiet 116 gebildet ist, das eine entsprechende Metallleitung oder eine Kontaktdurchführung repräsentieren kann, die eine Verbindung zu dem darunter liegenden Metallgebiet 103 herstellt. Das Metallgebiet 116 kann auf Grundlage gut etablierter Abscheideverfahren gebildet werden, etwa dem Elektroplattieren, dem stromlosen Plattieren oder Kombinationen davon. Folglich kann das Metallgebiet 116 eine äußerst zuverlässige Verbindung zu dem Metallgebiet 103 schaffen, wobei ein entsprechender Reihenwiderstand im Wesentlichen durch die Gesamtabmessungen und durch die Dicke der leitenden Deckschicht 105 definiert ist.
  • Nach dem Füllen der Öffnung kann ein gut etablierter Einebnungsprozess ausgeführt werden, etwa ein konventionelles Polieren mit Schleifmittel oder ein CMP. Nach dem Einebnen kann eine leitende Deckschicht auf dem Metallgebiet 116 gebildet werden, wobei Techniken eingesetzt werden, wie dies zuvor im Zusammenhang mit der leitenden Deckschicht 105 erläutert ist.
  • Es gilt also: Der hierin offenbarte Gegenstand bietet eine Lösung für das Bewahren des elektrischen Leistungsverhaltens von Metallisierungsstrukturen an den Übergangsbereich von einer Metallisierungsebene zu einer anderen, wobei Elektromigration zuverlässig auf Grund einer intakten Barrierenstruktur unterdrückt wird. Ferner können Prozessschritte eingesetzt werden, wie sie typischerweise zum Abscheiden der gewünschten Materialzusammensetzung der Barrierenschicht erforderlich sind, wobei zwischenliegende Sputter-Prozesse eingesetzt werden können, wodurch nicht wesentlich zur Prozesskomplexität beigetragen wird, wobei zusätzliche Prozessschritte im Wesentlichen vermieden werden können mit Ausnahme geringer Modifizierungen und Anpassungen, um damit die entsprechende Sputter- und Plattier-Umgebung geschaffen wird, was in einer effizienten in-situ-Sequenz erreicht werden kann. Folglich ist die oben beschriebene Prozesssequenz für weitere Bauteilgenerationen skalierbar und kann effizient in die entsprechenden Prozessstrategien ohne weitere Komplexität integriert werden. Ferner kann die entsprechende Prozesssequenz zu einem reduzierten Maß an Kontamination an den entsprechenden hinteren Bereich der Kontaktdurchführung, die mit dem gut leitenden Metallmaterial verbunden ist, führen.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Bilden einer Öffnung in einem dielektrischen Schichtstapel, der über einem metallenthaltenden Gebiet ausgebildet ist, wobei das metallenthaltende Gebiet eine leitende Deckschicht aufweist, die mindestens eine Grenzfläche mit dem dielektrischen Schichtstapel bildet, und wobei die Öffnung mehrere Seitenwände aufweist; Bilden einer ersten Barrierenschicht an den Seitenwänden der Öffnung; Ausführen eines Sputter-Prozesses, um Material von einer Unterseite der Öffnung zu entfernen und zumindest einen Teil des entfernten Materials an den Seitenwänden abzuscheiden; Ausführen eines stromlosen Abscheideprozesses unter Anwendung des abgeschiedenen entfernten Materials als Katalysator, um eine zweite Barrierenschicht abzuscheiden; und Füllen der Öffnung mit einem leitenden Material.
  2. Verfahren nach Anspruch 1, wobei die erste Barrierenschicht durch einen physikalischen Dampfabscheideprozess gebildet wird.
  3. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer metallischen Schicht auf der ersten Barrierenschicht und/oder der zweiten Barrierenschicht.
  4. Verfahren nach Anspruch 3, wobei die metallische Schicht unter Anwendung eines Saat-Sputter-Prozesses und/oder eines direkten Plattierungsprozesses gebildet wird.
  5. Verfahren nach Anspruch 3, wobei die metallische Schicht Kupfer aufweist.
  6. Verfahren nach Anspruch 1, wobei die Öffnung unter Anwendung eines Elektroplattierungsprozesses und/oder eines stromlosen Plattierungsprozesses gefüllt wird.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Steuern des Sputter-Prozesses derart, dass eine Bedeckung der Seitenwand durch die erste Barrierenschicht bewahrt bleibt.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Steuern des Sputter-Prozesses derart, dass eine Aktivierungsschicht an den Seitenwänden bis zu einer Sollhöhe von der Unterseite der Öffnung ausgebildet wird.
  9. Verfahren nach Anspruch 1, wobei die leitende Deckschicht mindestens eines der folgenden Materialien aufweist; eine Verbindung aus Kobalt, Wolfram und Phosphor (CoWP); eine Verbindung aus Kobalt, Wolfram und Bor (CoWB); eine Verbindung aus Nickel-Molybdän und Bor (NiMoB); und eine Verbindung aus Nickel, Moblybdän und Phosphor (NiMoP).
  10. Verfahren nach Anspruch 1, wobei das leitende Material ein Metall ist.
  11. Verfahren nach Anspruch 1, wobei das metallenthaltende Gebiet eine Metallleitung in einer Metallisierungsschicht eines Halbleiterbauelements repräsentiert.
  12. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Grabens in dem dielektrischen Schichtstapel und Füllen der Öffnung und des Grabens in einem gemeinsamen Prozess.
  13. Verfahren nach Anspruch 1, wobei das entfernte Material von einem freiliegenden Bereich der leitenden Deckschicht abgespaltet wird.
  14. Verfahren mit: Bilden einer Öffnung in einem dielektrischen Schichtstapel, der über einem metallenthaltenden Gebiet gebildet ist, wobei das metallenthaltende Gebiet eine leitende Deckschicht aufweist, die mindestens eine Grenzfläche mit dem dielektrischen Schichtstapel bildet; Ausführen eines Sputter-Prozesses, um Material der leitenden Deckschicht zu entfernen und einen Teil des entfernten Materials an einem unteren Bereich der Seitenwände abzuscheiden; Abscheiden einer Barrierenschicht auf zumindest dem unteren Bereich der Seitenwände unter Anwendung eines stromlosen Abscheideprozesses, wobei das abgeschiedene Material als Aktivierungsmaterial dient; und Füllen der Öffnung mit einem leitenden Material.
  15. Verfahren nach Anspruch 14, wobei vor dem Sputter-Prozess ein Abscheideprozess zum Abscheiden einer Barrierenschicht an den Seitenwänden ausgeführt wird.
  16. Verfahren nach Anspruch 15, wobei der Abscheideprozess ein physikalischer Dampfabscheideprozess ist.
  17. Verfahren nach Anspruch 14, wobei der Sputter-Prozess derart gesteuert wird, dass ein Teil der leitenden Deckschicht bewahrt wird, wenn Material von der leitenden Deckschicht entfernt wird.
  18. Verfahren nach Anspruch 14, wobei die leitende Deckschicht mindestens eines der folgenden Materialien aufweist; eine Verbindung aus Kobalt, Wolfram, Phosphor (CoWP); eine Verbindung aus Kobalt, Wolfram und Bor (CoWB); eine Verbindung aus Nickel, Molybdän und Bor (NiMoB); und eine Verbindung aus Nickel, Molybdän und Phosphor (NiMoP).
  19. Verfahren mit: Bilden einer leitenden Deckschicht über einem kupferenthaltenden Metallgebiet, das in einem dielektrischen Material vorgesehen ist; Bilden eines dielektrischen Schichtstapels über der leitenden Deckschicht; Bilden einer Öffnung in dem dielektrischen Schichtstapel, um einen Teil der leitenden Deckschicht freizulegen, wobei die Öffnung mehrere Seitenwände aufweist; Bilden einer ersten leitenden Barrierenschicht an den Seitenwänden der Öffnung; Ausführen eines Sputter-Prozesses, um Material der leitenden Deckschicht abzutragen; Bilden einer zweiten leitenden Barrierenschicht, die die erste leitende Barrierenschicht an einen unteren Bereich der Öffnung bedeckt, wobei ein stromloser Abscheideprozess verwendet wird; Bilden einer Saatschicht auf der zweiten leitenden Barrierenschicht; und Füllen der Öffnung mit einem leitenden Material.
  20. Verfahren nach Anspruch 18, wobei die zweite leitende Barrierenschicht unter Anwendung des von der leitenden Deckschicht abgetragenen Materials als Katalysator gebildet wird.
DE102007009912A 2007-02-28 2007-02-28 Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema Active DE102007009912B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007009912A DE102007009912B4 (de) 2007-02-28 2007-02-28 Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
US11/871,247 US20080206986A1 (en) 2007-02-28 2007-10-12 Method of forming a copper-based metallization layer including a conductive cap layer by an advanced integration regime

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007009912A DE102007009912B4 (de) 2007-02-28 2007-02-28 Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Publications (2)

Publication Number Publication Date
DE102007009912A1 DE102007009912A1 (de) 2008-09-04
DE102007009912B4 true DE102007009912B4 (de) 2009-06-10

Family

ID=39670002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007009912A Active DE102007009912B4 (de) 2007-02-28 2007-02-28 Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Country Status (2)

Country Link
US (1) US20080206986A1 (de)
DE (1) DE102007009912B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642189B2 (en) * 2007-12-18 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Synergy effect of alloying materials in interconnect structures
DE102008049775B4 (de) * 2008-09-30 2018-08-09 Globalfoundries Inc. Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9613852B2 (en) 2014-03-21 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same
US9991202B2 (en) 2015-06-30 2018-06-05 Globalfoundries Inc. Method to reduce resistance for a copper (CU) interconnect landing on multilayered metal contacts, and semiconductor structures formed therefrom
US10361120B2 (en) 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US11430692B2 (en) * 2020-07-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Thermally stable copper-alloy adhesion layer for metal interconnect structures and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102315A2 (de) * 1999-11-15 2001-05-23 Chartered Semiconductor Manufacturing Pte Ltd. Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur
EP1335038A1 (de) * 2000-10-26 2003-08-13 Ebara Corporation Vorrichtung und verfahren zum stromlosen plattieren
US20040238961A1 (en) * 2003-03-18 2004-12-02 Cunningham James A. Copper interconnect systems which use conductive, metal-based cap layers
US20050127511A1 (en) * 2003-12-16 2005-06-16 Chih-Chao Yang Interconnect structures and methods of making thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636234B2 (en) * 2004-08-09 2009-12-22 Lam Research Corporation Apparatus configurations for affecting movement of fluids within a microelectric topography processing chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102315A2 (de) * 1999-11-15 2001-05-23 Chartered Semiconductor Manufacturing Pte Ltd. Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur
EP1335038A1 (de) * 2000-10-26 2003-08-13 Ebara Corporation Vorrichtung und verfahren zum stromlosen plattieren
US20040238961A1 (en) * 2003-03-18 2004-12-02 Cunningham James A. Copper interconnect systems which use conductive, metal-based cap layers
US20050127511A1 (en) * 2003-12-16 2005-06-16 Chih-Chao Yang Interconnect structures and methods of making thereof

Also Published As

Publication number Publication date
DE102007009912A1 (de) 2008-09-04
US20080206986A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102008007001A1 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102005039323A1 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102004003863A1 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition