DE102006040585B4 - Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt - Google Patents

Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt Download PDF

Info

Publication number
DE102006040585B4
DE102006040585B4 DE102006040585A DE102006040585A DE102006040585B4 DE 102006040585 B4 DE102006040585 B4 DE 102006040585B4 DE 102006040585 A DE102006040585 A DE 102006040585A DE 102006040585 A DE102006040585 A DE 102006040585A DE 102006040585 B4 DE102006040585 B4 DE 102006040585B4
Authority
DE
Germany
Prior art keywords
layer
trench
polishing
semiconductor product
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006040585A
Other languages
English (en)
Other versions
DE102006040585A1 (de
Inventor
Johann Helneder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006040585A priority Critical patent/DE102006040585B4/de
Priority to US11/847,797 priority patent/US7638434B2/en
Publication of DE102006040585A1 publication Critical patent/DE102006040585A1/de
Application granted granted Critical
Publication of DE102006040585B4 publication Critical patent/DE102006040585B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Auffüllen eines Grabens (5) in einem Halbleiterprodukt (1), umfassend: Abscheiden eines ersten Materials (12a) auf ein Halbleiterprodukt (1), das eine Oberfläche (4), in der mindestens ein Graben (5) ausgebildet ist, aufweist, wodurch innerhalb des Grabens (5) und auf der Oberfläche (4) des Halbleiterprodukts (1) außerhalb des Grabens (5) eine erste Schicht (12) gebildet wird, wobei das erste Material (12a) elektrisch leitfähig ist, Abscheiden eines zweiten Materials (14a), wodurch über der ersten Schicht (12) außerhalb des Grabens (5) eine zweite Schicht (14) gebildet und der Graben (5) aufgefüllt wird, chemisch-mechanisches Polieren, wodurch über der ersten Schicht (12) außerhalb des Grabens (5) die zweite Schicht (14) entfernt wird und wodurch die erste Schicht (12) außerhalb des Grabens (5) zumindest freigelegt wird, und Entfernen restlichen ersten Materials (12a) der ersten Schicht (12) durch nasschemisches Ätzen, wobei das nasschemische Ätzen als rein chemisches Ätzen ohne mechanischen Abrieb durch...

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft das Gebiet der Halbleiterfertigung. Unter den verschiedenen Herstellungstechnologien zur Herstellung integrierter Schaltkreise betrifft die vorliegende Erfindung insbesondere die technologischen Verfahren zum Auffüllen von Gräben und anschließendem Entfernen überschüssigen Füllmaterials, insbesondere zur Herstellung oder Wiederherstellung einer möglichst planaren Oberfläche auf einem fertigen oder teilweise fertigen Halbleiterprodukt oder Halbleitersubstrat nach dem Abtragen überschüssigen Füllmaterials.
  • Technologischer Hintergrund der Erfindung
  • In der Halbleiterfertigung wird auf einem Substrat (in der Regel einem Halbleitersubstrat) eine Vielzahl von Einzelstrukturen hergestellt. Hierzu werden Ätzverfahren, Polierverfahren, Abscheideverfahren und dergleichen eingesetzt. Für viele Strukturelemente wie beispielsweise elektrische Anschlusskontakte, vertikal kontaktierende Kontaktlochfüllungen (Vias), Leiterbahnen etc. müssen zunächst Gräben geätzt werden. Solche Gräben können im Halbleitersubstrat, in einer auf oder oberhalb des Halbleitersubstrats angeordneten Schicht, beispielsweise einer dielektrischen Schicht, oder in einem sonstigen Bereich eines Halbleiterprodukts angeordnet sein. Beim anschließenden Füllen dieser Gräben wird meist ein Füllmaterial ganzflächig auf das teilweise fertige Halbleiterprodukt abgeschieden und dann oberflächlich bis in Höhe des oberen Randes des Grabens entfernt. Hierzu kann eine teilweise Rückätzung, ein chemisch-mechanischer Poliervorgang oder ein sonstiges Ätzverfahren verwendet werden.
  • In der Halbleiterfertigung ist stets eine möglichst ebene Oberfläche des Halbleiterprodukts erwünscht, d. h. eine Oberfläche, deren oberste Strukturen möglichst geringe Topographien bzw. Höhenunterschiede erzeugen. Dies ist insbesondere wegen der begrenzten Schärfentiefe bei der lithographischen Strukturierung von Masken für weitere Bearbeitungsschritte geboten. Eine relativ plane Oberfläche wird beispielsweise durch chemisch-mechanisches Polieren erreicht, bei dem ein Polierpad bzw. Polierkissen in lateraler Richtung parallel zur Substratoberfläche oder zur Oberfläche des Halbleiterprodukts bewegt wird, wobei eine Polierlösung (slurry), die eine Ätzkomponente sowie mechanischen Abrieb verursachende Polierkörner enthält, die polierten Oberfläche und das Polierkissen bedeckt.
  • Jedoch wird die durch das chemisch-mechanische Polieren idealerweise angestrebte plane Oberfläche in der Regel nur annähernd erreicht; unterschiedliche große Abtragsraten von Strukturelementen aus verschiedenen Materialien auf verschiedenen Positionen eines Wafers (oder innerhalb der Schaltung für einen einzigen Chip) führen zu Höhenschankungen der Oberseite, die sich lokal sowie global über die gesamte Waferoberfläche auswirken. Diese Dickenschwankungen entstehen aufgrund des Polierprozesses selbst. Die Schwankungen fallen umso größer aus, je dicker eine durch chemisch-mechanisches Polieren zuvor entfernte Schicht gewesen ist, je geringer die Selektivität bei der Ätzung einer Schicht zu einer darunter liegnden Schicht ist und je länger der Poliervorgang andauert. Eine große Polierzeit wird insbesondere dann erreicht, wenn schwer polierbare Materialien zu entfernen sind. So können beispielsweise Zeitdauern eines durchgeführten Poliervorgangs von 1000 Sekunden und mehr zu Topographien führen, die die weitere Bearbeitung des erst teilweise fertigen Halbleiterprodukts erschweren.
  • Wird ein Graben mit einem Füllmaterial gefüllt, so bedeckt dieses zugleich die Oberfläche des Halbleiterprodukts seitlich außerhalb des Grabens (und auch oberhalb des Grabens selbst) und muss anschließend zumindest in Höhe oberhalb der Grabenoberseite wieder ganzflächig von dem Halbleiterprodukt entfernt werden. Typischerweise wird es bis zu einer zuvor abgeschiedenen Ätzstoppschicht rückgeätzt, die schwerer polierbar ist als das Füllmaterial. Diese Ätzstoppschicht kann auch eine Schichtenfolge umfassen, insbesondere wenn weitere Erfordernisse bei der Herstellung einer integrierten Schaltung zu beachten sind. Die Schichtenfolge kann beispielsweise Diffusionsbarriereschichten, Schichten, hoher elektrischer Leitfähigkeit, haftungsverbessernde Schichten oder sonstige Schichten umfassen. Sofern solche Schichten unterhalb des eigentlichen Füllmaterials in den Graben und die Oberfläche des Halbleiterprodukts abgeschieden wurden, müssen diese Schichten anschließend wieder von der Oberfläche des Halbleiterprodukts außerhalb des Grabens entfernt werden. Hierzu können weitere Poliervorgänge mit teilweise weiteren Polierlösungen eingesetzt werden.
  • Bereits durch das Polieren des den Graben füllenden Materials oberhalb des Grabens können die erwähnten Unebenheiten über die Waferfläche bzw. die Fläche des Halbleiterprodukts entstehen. Beim anschließenden Entfernen der unterhalb der Grabenfüllung abgeschiedenen Schichten, die noch die Oberfläche außerhalb des Grabens bedecken, können diese Unebenheiten noch verstärkt werden. Beispielsweise können wolframhaltige Schichten oder Schichtenfolgen zu zusätzlichen erheblichen Topographien führen, etwa wenn sie mit Hilfe geringer Polierrate während eines länger andauernden Polierschrittes entfernt werden. Aber auch bei anderen Materialien besteht das Problem, dass mit Hilfe chemisch-mechanischer Poliervorgänge, die üblicherweise nach dem Auffüllen von Gräben oder anderer Vertiefungen zur Entfernung überschüssigen Materials durchgeführt werden, die polierte Oberfläche anschließend eine schlechtere Planarität, d. h. größere Unebenheiten, besitzt.
  • US 2006/0134915 A1 beschreibt ein Verfahren zum Herstellen einer integrierten Schaltung (IC), wobei eine Oberfläche eines mit einer elektronischen Vorrichtung ausgestatteten ICs mit einem dielektrischen Material und einem Metall beschichtet ist, wobei das dielektrische Material eine Öffnung aufweist und das Metall sich in die Öffnung erstreckt, wodurch die elektronische Vorrichtung elektrisch kontaktiert wird, und wobei das Metall außerhalb der Öffnung mittels Polierens unter Verwendung einer Polierlösung entfernt wird.
  • DE 10 2004 002407 A1 beschreibt ein Verfahren für die Herstellung von integrierten Halbleiterschaltungsbauelementen, in dem ein halbleitender Wafer mit einer darauf ausgebildeten Schicht aus Metall mittels eines chemisch-mechanischen Polierprozesses unter Verwendung eines Schleifkissens, in das Schleifteilchen eingebettet sind, und einer chemischen Lösung mit Metallätzmitteln poliert wird.
  • US 2006/0113675 A1 beschreibt ein Herstellungsverfahren für eine Halbleitervorrichtung aus einem Substrat und einer dielektrischen Schicht auf dem Substrat, die mindestens eine Öffnung hat, einer Diffusionsbarriere-Schicht auf der dielektrischen Schicht und einer leitenden Schicht auf der Diffusionsbarriere-Schicht.
  • US 2006/0008968 A1 beschreibt ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei eine dielektrische Schicht auf einem Substrat gebildet wird, und ein Graben in der dielektrischen Schicht gebildet wird, der wiederum mit einer zweiten dielektrischen Schicht ausgekleidet wird. Danach werden eine erste Metallschicht und eine zweite Metallschicht auf der zweiten dielektrischen Schicht gebildet. Ein Teil der zweiten Metallschicht oberhalb der dielektrischen Schicht wird mittels eines Polierschrittes entfernt und weiteres Material der zweiten Metallschicht oberhalb der dielektrischen Schicht wird mittels eines Ätz-Schrittes entfernt.
  • US 6,709,979 B2 beschreibt ein Verfahren für ein elektrolytisches Polierverfahren einer Schicht aus Verdrahtungsmaterial, bei dem Überpolieren oder Polieren in eine zu geringe Tiefe verhindert wird, indem eine Schicht aus Verdrahtungsmaterial derart mittels elektrolytischen Abscheidens auf ein Substrat aufgebracht wird, dass eingeschnittene Bereiche in einer isolierenden Schicht auf dem Substrat gefüllt werden, wobei Unebenheiten in der Oberfläche entstehen, die mittels eines elektrolytischen Poliervorganges entfernt werden.
  • US 2003/0113996 A1 beschreibt eine Halbleiterherstellungs-Vorrichtung, die die Durchlaufzeit in der Vorrichtung verkürzt, indem eine Vielzahl von Vorgängen, wie beispielsweise Abscheiden, Tempern und chemisch-mechanisches Polieren, in einer einzelnen Herstellungs-Vorrichtung durchgeführt werden, wobei außerdem die Kosten für Verbrauchsmaterialien reduziert werden, indem der CMP-Vorgang durch elektrolytisches Polieren ersetzt wird.
  • US 2005/0153546 A1 beschreibt ein Verfahren zum Herstellen einer Kontaktstruktur auf einer strukturierten Oberfläche, wobei eine erste leitfähige Schicht auf der strukturierten Oberfläche gebildet wird, auf der wiederum mittels elektrolytischen Abscheidens die Kontaktstruktur gebildet wird.
  • Zusammenfassung der Erfindung
  • Es wird ein Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt bereitgestellt, umfassend:
    Abscheiden eines ersten Materials auf ein Halbleiterprodukt, das eine Oberfläche, in der mindestens ein Graben ausgebildet ist, aufweist, wodurch innerhalb des Grabens und auf der Oberfläche des Halbleiterprodukts außerhalb des Grabens eine erste Schicht gebildet wird, wobei das erste Material elektrisch leitfähig ist,
    Abscheiden eines zweiten Materials, wodurch über der ersten Schicht außerhalb des Grabens eine zweite Schicht gebildet und der Graben aufgefüllt wird,
    chemisch-mechanisches Polieren, wodurch über der ersten Schicht außerhalb des Grabens die zweite Schicht entfernt wird und wodurch die erste Schicht außerhalb des Grabens zumindest freigelegt wird, und
    Entfernen restlichen ersten Materials der ersten Schicht durch nasschemisches Ätzen,
    wobei das nasschemische Ätzen als rein chemisches Ätzen ohne mechanischen Abrieb durch Polierkörner oder Polierkissen erfolgt,
    wobei als zweites Material ein elektrisch leitfähiges zweites Material abgeschieden wird,
    wobei beim nasschemischen Ätzen des restlichen Materials der ersten Schicht das den Graben füllende zweite Material äußerlich zu einem Oxid oxidiert wird und wobei das Oxid durch einen weiteren chemisch-mechanischen Polierschritt entfernt wird.
  • Ferner wird ein Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt bereitgestellt, umfassend:
    Bereitstellen eines Halbleiterprodukts, das zumindest ein Substrat aufweist, wobei das Halbleitersprodukt eine Oberfläche besitzt, in der mindestens ein Graben angeordnet ist,
    Abscheiden einer ersten Zwischenschicht auf die Oberfläche des Halbleiterprodukts und in den Graben,
    Abscheiden einer ersten Schicht aus einem metallischen ersten Material auf die erste Zwischenschicht durch eine chemische Gasphasenabscheidung,
    Abscheiden einer zweiten Zwischenschicht auf die erste Schicht,
    Abscheiden eines metallischen zweiten Materials, das überwiegend Kupfer enthält, auf die zweite Zwischenschicht durch eine elektrolytische Abscheidung, bis das zweite Material auf der zweiten Zwischenschicht außerhalb des Grabens eine zweite Schicht bildet und der Graben vollständig mit dem zweiten Material gefüllt ist,
    chemisch-mechanisches Polieren, wodurch außerhalb des Grabens die erste Schicht freigelegt wird und das restliche Material der ersten Schicht auf der ersten Zwischenschicht erhalten bleibt, und
    vollständiges Entfernen des restlichen Materials der ersten Schicht von der ersten Zwischenschicht durch nasschemisches Ätzen mit Hilfe vonWasserstoffperoxid,
    wobei das nasschemische Ätzen als rein chemisches Ätzen ohne mechanischen Abrieb durch Polierkörner oder Polierkissen erfolgt,
    wobei beim nasschemischen Ätzen des restlichen Materials der ersten Schicht das den Graben füllende zweite Material äußerlich zu einem Oxid oxidiert wird und wobei das Oxid durch einen weiteren chemisch-mechanischen Polierschritt entfernt wird.
  • Ferner wird ein Verfahren zur Herstellung einer leitfähigen Grabenfüllung auf einem Halbleiterprodukt mit mindestens einem Graben bereitgestellt, umfassend:
    Bereitstellen eines Halbleiterprodukts, das ein Substrat und oberhalb des Substrats eine dielektrische Schicht aufweist und das ferner mindestens einen Graben aufweist, der von einer Oberseite des Halbleiterprodukts ausgehend zumindest in die dielektrische Schicht hineinreicht,
    Abscheiden zumindest einer ersten Schicht aus einem ersten Material, wobei die erste Schicht sich über eine Oberfläche des Halbleiterprodukts und in den mindestens einen Graben hinein erstreckt,
    wobei das erste Material elektrisch leitfähig ist,
    Abscheiden zumindest einer zweiten Schicht aus einem elektrisch leitfähigen zweiten Material auf oder über die erste Schicht, bis das zweite Material die erste Schicht ganzflächig überdeckt und den mindestens einen Graben auffüllt,
    chemisch-mechanisches Polieren, bis über der Oberfläche des Halbleiterprodukts außerhalb des mindestens einen Grabens das zweite Material entfernt ist und das erste Material freigelegt ist, und
    Entfernen des freigelegten ersten Materials außerhalb des mindestens einen Grabens durch nasschemisches Ätzen, bis die Oberfläche des Halbleiterprodukts außerhalb des mindestens einen Grabens freigelegt ist,
    wobei das nasschemische Ätzen als rein chemisches Ätzen ohne mechanischen Abrieb durch Polierkörner oder Polierkissen erfolgt,
    wobei beim nasschemischen Ätzen des restlichen Materials der ersten Schicht das den Graben füllende zweite Material äußerlich zu einem Oxid oxidiert wird und wobei das Oxid durch einen weiteren chemisch-mechanischen Polierschritt entfernt wird.
  • Detaillierte Beschreibung einiger Ausführungsbeispiele
  • Die Erfindung wird nachstehend mit Bezug auf die Figuren beschrieben. Es zeigen:
  • Die 1 bis 12 eine Ausführungsform eines erfindungsgemäßen Verfahrens,
  • die 13 und 14 Messergebnisse zum verbesserten Planarität infolge des erfindungsgemäßen Verfahrens gemäß der Ausführungsform,
  • die 15 bis 20 ein anderes Beispiel eines Verfahrens zum Auffüllen eines Grabens in einem Halbleiterprodukt und
  • die 21 bis 23 eine Weiterbildung hinsichtlich der Abscheidung der zweiten Schicht.
  • Gemäß 1 wird ein Halbleiterprodukt 1 bereitgestellt, das ein Substrat 2, vorzugsweise ein Halbleitersubstrat aus beispielsweise Silizium, aufweist. In das Halbleiterprodukt 1, das insbesondere ein nur teilweise fertiges Halbleiterprodukt ist, wird zunächst mindestens ein Graben 5 geätzt. Der Graben 5 wird in eine Oberfläche 4 des Halbleiterprodukts 1 geätzt, wodurch sich eine Vertiefung in der Oberfläche 4 bildet. Der Graben 5, der auf diese Weise entsteht, kann sich über lediglich eine oder auch über mehrere Schichten, die auf dem Halbleitersubstrat angeordnet sind, erstrecken. Ebenso kann sich der Graben 5 auch bis in das Substrat 2 hinein erstrecken. Er kann auch bis zur Rückseite des Halbleiterprodukts 1 bzw. zur Rückseite des Substrats 2 geätzt werden, in welchem Falle er die gesamte Dicke des Halbleiterprodukts 1 durchläuft. Der Graben kann entweder in die Oberfläche 4 einer auf dem Substrat angeordneten Schicht geätzt werden oder er kann unmittelbar in eine freiliegende Oberseite des Halbleitersubstrats 2, die zugleich die Oberfläche 4 des Halbleiterprodukts ist, geätzt werden. Die Art des mit dem Graben versehenen Halbleiterprodukts und die Form und die Tiefe des Halbleiterprodukts hängen von der jeweiligen Anwendung ab und können dementsprechend variieren.
  • Gemäß 2 wird auf die Oberfläche 4 des Halbleiterprodukts 1 sowie in den Graben 5 eine erste Zwischenschicht 11 abgeschieden; sie kann insbesondere Titan enthalten. Die ers te Zwischenschicht 11 kann beispielsweise durch eine chemische oder vorzugsweise physikalische Gasphasenabscheidung abgeschieden werden. Die erste Zwischenschicht 11 ist nicht notwendigerweise erforderlich; sie kann auch entfallen, in welchem Fall die gemäß 3 abgeschiedene erste Schicht 12 unmittelbar auf das Halbleiterprodukt 1 selbst abgeschieden wird. Die erste Zwischenschicht 11 kann jedoch zusätzlich vorgesehen werden, beispielsweise als zusätzliche haftungsverbessernde Schicht, als Kontaktschicht oder als Barriereschicht zwischen der noch abzuscheidenden ersten Schicht 12 und dem Halbleiterprodukt. Die erste Zwischenschicht 11 kann beispielsweise eine Titanschicht, eine Titannitridschicht oder eine Schichtenfolge aus einer Titanschicht und einer darauf angeordneten Titannitridschicht (oder umgekehrt) sein.
  • Gemäß 3 wird eine erste Schicht 12 aus einem ersten Material 12a abgeschieden. Die Abscheidung der ersten Schicht 12 erfolgt vorzugsweise durch eine chemische Gasphasenabscheidung. Das Material der ersten Schicht 12 (d. h. das erste Material 12a) besteht vorzugsweise im wesentlichen aus Wolfram W. Beispielsweise kann eine Wolframschicht als erste Schicht 12 abgeschieden werden.
  • Gemäß 4 wird optional eine zweite Zwischenschicht 13 abgeschieden. Sie kann jedoch ebenso wie die erste Zwischenschicht 11 auch entfallen. Bei solchen Anwendungen beispielsweise, bei denen eine zusätzliche Diffusionsbarriereschicht, eine haftungsverbessernde Schicht oder eine die Leitfähigkeit erhöhende Schicht als zweite Zwischenschicht 13 auf der ersten Schicht 12 gewünscht wird, kann diese zusätzlich als zweite Zwischenschicht 13 ausgebildet werden. Dies geschieht gemäß 4 vorzugsweise durch eine chemische oder vorzugsweise eine physikalische Gasphasenabscheidung, wodurch die zweite-Zwischenschicht 13 auf der ersten Schicht 12 aus dem ersten Material 12a gebildet wird. Die zweite Zwischenschicht 13 kann auch auf der ersten Zwischenschicht 11, d. h. vor dem Abscheiden der ersten Schicht 12, abgeschieden werden. Die zweite Zwischenschicht 13 kann Tantal enthalten. Die zweite Zwischenschicht 13 kann beispielsweise eine Tantalschicht, eine Tantalnitridschicht oder eine Schichtenfolge aus einer Tantalschicht und einer darüber angeordneten Tantalnitridschicht (oder umgekehrt) aufweisen. Insbesondere eine Schicht, die die Diffusion von Material einer darauf abzuscheidenden zweiten Schicht (Bezugszeichen 14 in den nachfolgenden Figuren) verhindert oder erschwert, kann als zweite Zwischenschicht 13 abgeschieden werden.
  • 5 zeigt ein Beispiel für ein Halbleiterprodukt 1, das auf die oben beschriebene Weise mit einer ersten Schicht 12 und optional zusätzlich mit einer ersten und/oder zweiten Zwischenschicht 11, 13 bedeckt wird. Das Halbleiterprodukt 1 kann beispielsweise ein Substrat 2 aufweisen, auf dem ein Graben 5 zwischen zwei Transistoren 50 zu ätzen ist. Das hierzu bereitgestellte Halbleiterprodukt 1 weist auf einer Oberfläche des Halbleitersubstrats 2 eine Mehrzahl von Transistoren 50 auf, die beispielsweise Hochvolttransistoren oder Leistungstransistoren sein können. Sie können insbesondere Bestandteile eines herzustellenden ”radio frequency power device” sein, d. h. Leistungstransistoren einer bei Hochfrequenz arbeitenden Halbleiterschaltung. Diese Halbleiterschaltung kann beispielsweise eine Antennentreibereinrichtung bzw. eine Antennenendstufe für den Mobilfunk, etwa für für eine Basisstation sein. Dementsprechend kann das Halbleiterprodukt 1 eine Basisstation (oder eine andere Mobilfunkeinrichtung) mit einer Antennentreibereinrichtung bzw. einer Antennenendstufe sein. In 5 ist beispielhaft ein solcher Transistor 50 rechts des Grabens 5 dargestellt; ein weiterer Transistor 50 ist spiegelbildlich dazu links des Grabens 5 angedeutet, jedoch in 5 nicht vollständig abgebildet. Seine Bauweise kann jedoch dem rechts des Grabens angeordneten Transistor 50 entsprechen. Die Transistoren 50 weisen eine Gate-Elektrode 51, eine Source-Elektrode 52 und eine Drain-Elektrode 53 auf. Die Drain-Elektrode 53 ist durch zwei LDD-Diffusionsgebiete (Lightly Doped Drain) umgeben, wobei ein erstes LDD-Diffusionsgebiet LDD1 einen die elektrische Feldstärke herabsetzenden seitlichen Abstand zwischen Gate-Elektrode 51 und Drain-Elektrode 53 herstellt und ein weiteres LDD-Diffusionsgebiet LDD2 die Drain-Elektrode 53 von allen Seiten in lateraler Richtung sowie von unten umgibt. Auf der entgegengesetzten Seite der Gate-Elektrode 51 ist die Source-Elektrode 52 angeordnet; sie kann ebenfalls von einem schwächer dotierten Gebiet in Richtung des Substratinneren und in Richtung des zu füllenden Grabens 5 umgeben sein. Auf der Oberfläche des Halbleitersubstrats 2 ist das Gate-Dielektrikum 61 unterhalb der Gate-Elektrode 51 angeordnet. Unterhalb des Gate-Dielektrikums 61 verläuft, überdeckt durch die Gate-Elektrode 51, das Kanalgebiet 60 des Transistors 50. Schließlich können zusätzlich noch Packet-Datierstoffgebiete 55 vorgesehen sein sowie Feldplatten 57, die ebenfalls zur Abschirmung einzelner Bestandteile des Transistors 50 gegeneinander dienen. Die Feldplatten 57 können beispielsweise einen dem Drain-Gebiet 53 zugewandten Eckbereich der Gate-Elektrode 51 (bzw. eine darauf angeordnete Isolationsschicht 58) bedecken. Die Feldplatten 57 sowie eine auf der Drain-Elektrode 53 angeordnete Drain-Kontaktschicht 56 können beispielsweise aus einer Titanschicht, einer Titannitridschicht oder einer Schichtenfolge aus einer Titanschicht und einer Titannitridschicht gebildet sein.
  • Die in 5 dargestellten Transistoren 50 sowie weitere mikroelektronische Bauelemente des Halbleiterprodukts 1 können beispielsweise durch eine dielektrische Schicht 3 bedeckt sein, die eine Oberseite besitzt, die zugleich die Oberfläche 4 des Halbleiterprodukts 1 bildet. 5 stellt nur ein mögliches, willkürlich gewähltes Beispiel für ein Halbleiterprodukt 1 dar, in das anschließend ein Graben 5 geätzt (1) und eine Folge mehrerer Schichten abgeschieden wird, die die Oberfläche 4 des Halbleiterprodukts 1 bedecken und den Graben schließlich füllen. In 5 sind die erste Schicht 12 aus einem ersten Material 12a, beispielsweise einem wolframhaltigen Material (insbesondere Wolfram), sowie die fakultativ zusätzlich vorhandene erste und zweite Zwischenschicht 11, 13 dargestellt. Anstelle der anhand der 2 bis 4 aufgeführten Materialien können auch andere Materialien für die beiden Zwischenschichten und die erste Schicht gewählt werden.
  • In 5 ist zwar die Schichtdicke der Schichten 11, 12 und 13 außerhalb des Grabens 5 (d. h. an seiner Grabenwandung 5a) größer dargestellt als innerhalb des Grabens. Die auf der Oberfläche 4 des Halbleiterprodukts 1 übertrieben groß dargestellten Schichtdicken dienen jedoch lediglich zur anschaulicheren Darstellung; tatsächlich wird die Schichtdicke zumindest der ersten Schicht 12 auf der Grabenwandung 5 praktisch genauso groß sein wie auf der Oberfläche 4 des Halbleiterprodukts 1 außerhalb des Grabens 5. Dies kann beispielsweise durch ein geeignetes Abscheideverfahren, beispielsweise eine chemische Gasphasenabscheidung der ersten Schicht 12 sichergestellt werden. Die Zwischenschichten 11, 13 werden vorzugsweise durch eine physikalische Gasphasenabscheidung abgeschieden.
  • Die erste Schicht 12 besteht vorzugsweise aus einem Metall, beispielsweise Wolfram. Ebenso kann eine Legierung verwendet werden. Die erste Schicht 12 dient bei diesem Ausführungsbeispiel vorzugsweise dazu, innerhalb des Grabens 5 die Grabenwandung 5a mit einer leitfähigen Schicht zu versehen, die später eine elektrolytische Abscheidung eines den Graben 5 füllenden Materials 14a ermöglicht.
  • In 5 ist ein Halbleiterprodukt 1 dargestellt, dessen Oberfläche 4 eben ist; aufgrund der dielektrischen Schicht 3, die durch die Transistoren 50 und andere mikroelektronische Strukturen entstehenden Topographien auf der Substratoberfläche einebnet, besitzt das Halbleiterprodukt 1 vor dem Ätzen des Grabens keine nennenswerte Topographie mehr. Auch die Abscheidung der relativ dünnen Schichten 11, 12 und 13 erzeugt keine nennenswerte Topographie außerhalb des Grabens 5.
  • 5 zeigt ferner, dass auf die mit den Schichten 11, 12, 13 bedeckte Halbleiterprodukt eine zweite Schicht 14 wesentlich größerer Schichtdicke abgeschieden wurde.
  • Die Durchführung und das Ergebnis dieser Abscheidung ist in den 6 und 7 schematisch dargestellt. Die Abscheidung der zweiten Schicht 14 erfolgt bei diesem Ausführungsbeispiel vorzugsweise durch eine elektrolytische Abscheidung (6). Zusätzlich kann ein vorgeschalteter Abscheidungsschritt zum Ausbilden einer Wachstumskeimschicht 15 vorgesehen sein, wie später anhand der 21 und 22 noch erläutert werden wird. Dabei kann eine nur wenige Atomlagen dünne Schicht aus dem zweiten Material 14 abgeschieden werden, beispielsweise mit einer Schichtdicke von weniger als 3 Nanometern abgeschieden werden, bevor der Hauptteil des zweiten Materials auf der Wachstumskeimschicht 15 abgeschieden wird (Die Wachstumskeimschicht besteht vorzugsweise aus Kupfer und wird vorzugsweise durch eine physikalische Gasphasenabscheidung abgeschieden). Bei allen Ausführungsformen und Ausführungsbeispielen dieser Anmeldung einschließlich der Zeichungen ist festzuhalten, dass das Abscheiden des zweiten Materials, auch wenn jeweils nur in Bezug auf die (vorzugsweise elektrolytische) Abscheidung des zweiten Materials beschrieben, stets zusätzlich den vorgeschalteten Verfahrensschritt zur Ausbildung der Wachstumskeimschicht umfassen kann.
  • Das gemäß den 6 und 7, vollständig oder überwiegend elektrolytisch abgeschiedene zweite Material 14a (7) dient dazu, den Graben 5 des Halbleiterprodukts 1 zu füllen und ihn zu verschließen. Aufgrund der zuvor abgeschiedenen elektrisch leitfähigen ersten Schicht 12 ist die Grabenwandung des Grabens elektrisch leitfähig bedeckt und wird bei der elektrolytischen Abscheidung mit dem zweiten Material 14a, aus dem die zweite Schicht 14 gebildet wird, beschichtet. Zusätzlich wird das zweite Material 14a auf die Außenfläche des Halbleiterprodukts 1 außerhalb des Grabens 5 abgeschieden, wodurch sich auch dort die zweite Schicht 14 bildet.
  • Wie in 6 dargestellt, wird bei der Durchführung der elektrolytischen Abscheidung das Halbleiterprodukt 1 beispielsweise an eine Kathode angeschlossen und dadurch negativ vorgespannt. An die Anode, die positiv vorgespannt wird, wird beispielsweise eine Elektrode 20 aus Kupfer oder aus einem anderen kupferhaltigen Material verwendet. Die aus Anodenanschluss 18 und Kathodenanschluss 19 gebildete Spannungsquelle ermöglicht eine elektrochemische bzw. elektrolytische Abscheidung. Die mit dem Anodenanschluss verbundene, kupferhal tige Elektrode 20 dient als Anode und das an den Kathodenanschluss 19 angeschlossene Halbleiterprodukt 1 dient als Kathode. Das Halbleiterprodukt 1 und die kupferhaltige Elektrode 20 sind in eine geeignete Elektrolyseflüssigkeit getaucht, beispielsweise eine Kupfersulfatlösung (Kupfersulfat in Wasser gelöst; CuSO4·H2O in wässriger Lösung). Die Elektrode 20 und die Elektrolyseflüssigkeit müssen jedoch nicht Kupfer enthalten; ebenso kann ein anderes Material elektrolytisch abgeschieden werden. Infolge der auf dem Halbleitersubstrat 2 angeordneten ersten Schicht 12 aus leitfähigem Material 12a, gegebenenfalls der darüber angeordneten zweiten Zwischenschicht 13 aus ebenfalls leitfähigem Material, wird auch auf der vorderseitigen Oberfläche 4 des Halbleiterprodukts 1 einschließlich der Grabeninnenwandung 5a das zweite Material 14a für die zweite Schicht 14 aufgewachsen, und zwar mindestens solange, bis der Graben 5 vollständig gefüllt ist. Hierbei wächst das zweite Material 14a auf den Boden und die Seitenwände der Innenwandung 5a (sowie auf die Oberfläche 4 des Halbleiterprodukts 1 außerhalb des Grabens 5) auf. Im Ausführungsbeispiel der 1 bis 12 kann beispielsweise Kupfer oder ein anderes Material elektrolytisch gewachsen werden. während des Wachstums verringern sich die Breite und die Tiefe des Grabens, bis sich der Graben vollständig verschließt.
  • Auf diese Weise entsteht die in 7 schematisch dargestellte Form der vorderseitigen Außenfläche des Halbleiterprodukts, bei der der Graben vollständig mit dem Material 14a der zweiten Schicht 14 gefüllt ist. Die Oberseite der zweiten Schicht 14 verläuft in Höhe oberhalb der Oberfläche 4 des ursprünglichen Halbleiterprodukts und oberhalb der zuvor abgeschiedenen Schichten 12 bzw. 11 bis 13.
  • Gemäß 8 wird nun das überschüssige Material 14a der zweiten Schicht 14 außerhalb des Grabens entfernt, und zwar durch chemisch-mechanisches Polieren. Hierbei wird ein Polierkissen 30 in Anweseriheit einer Polierflüssigkeit 31 parallel zur Hauptfläche des Halbleiterprodukts 1 bewegt, um das zweite Material 14a von der Oberseite des Halbleiterprodukts zu entfernen. Dabei erfolgt eine chemische Ätzung durch chemische Einwirkung der Polierflüssigkeit und gleichzeitig ein mechanischer Abrieb durch die Polierkörner, die in der Polierflüssigkeit zusätzlich enthalten sind. Die Polierflüssigkeit kann beispielsweise im wesentlichen Eisennitrat oder eine andere eisenhaltige Ätzkomponente enthalten. Durch das chemisch-mechanische Polieren wird die zweite Schicht 14 relativ zu einer unter ihr liegenden Schicht, beispielsweise zur ersten Schicht 12 oder zur zweiten Zwischenschicht 13 entfernt.
  • Auf diese Weise kann beispielsweise eine zweite Schicht 14, die aus Kupfer oder einem kupferhaltigen Material besteht, außerhalb des Grabens 5 poliert werden. Hierzu kann beispielsweise ein erster Polierschritt I durchgeführt werden, bei dem das Kupfer der zweiten Schicht 14 selektiv zu einer tantalhaltigen zweiten Zwischenschicht 13 entfernt wird.
  • Anschließend kann, wie in 9 dargestellt, optional ein zweiter Polierschritt II vorgesehen sein, durch den eine optionale zweite, beispielsweise tantalhaltige Zwischenschicht 13, die beim Polieren der zweiten Schicht 14 während des ersten Polierschritts I noch als Ätzstopp bzw. Polierstopp diente, selektiv zur ersten Schicht 12 entfernt wird. Die Durchführung des zweiten Polierschritts II kann mit Hilfe einer anderen Polierlösung 32 als der Polierlösung 31 des ersten Polierschritts I durchgeführt werden.
  • 9 zeigt, dass das Ergebnis des zweiten Polierschritts, II mit Hilfe der Polierlösung 32 oder – sofern die zweite Zwischenschicht 13 nicht abgeschieden wurde und später nur die zweite Schicht 14 poliert wurde – die erste Schicht 12 nach Durchführung des Poliervorgangs freiliegt. Innerhalb des Grabens 5 bleibt eine Grabenfüllung 40 aus dem zweiten Material 14a zurück und verschließt den Graben. Außerhalb des Grabens hingegen ist die erste Schicht 12 (beispielsweise aus Wolfram) zumindest freigelegt. Die Formulierung, dass die erste Schicht 12 ”zumindest freigelegt” ist, bedeutet im Rahmen dieser Anmeldung insbesondere, dass in Bereichen außerhalb von Gräben 5 von denen in den Figuren lediglich ein Graben exemplarisch dargestellt ist) die erste Schicht 12 ganzflächig freiliegt oder, sofern die erste Schicht 12 stellenweise bereits durchgeätzt oder durchpoliert ist, eine unter von ihr angeordnete Schicht freiliegt. Es sollte sich kein Material einer zweiten Zwischenschicht 13 oder der zweiten Schicht 14 auf der zweiten Schicht 12, wenn diese zumindest außerhalb des Grabens 5 freigelegt wurde, befinden, auch nicht stellenweise. Somit sollte das chemisch-mechanische Polieren (einschließlich eines ”Overpolishing”) so lange fortgesetzt werden, bis auf der gesamten Waferoberfläche die erste Schicht 12 oder allenfalls stellenweise eine unterhalb von ihr angeordnete Schicht an der Oberseite des chemisch-mechanisch polierten Halbleiterprodukts freiliegt.
  • Bei dem bis hierhin beschriebenen Ausführungsbeispiel wurde eine relativ dicke Schicht 14 aus beispielsweise Kupfer oder einem kupferhaltigen, zweiten Material 14a, das zum Auffüllen des Grabens 5 dient, zunächst auf das Halbleiterprodukt abgeschieden (nämlich auf die Schicht 12 oder 13) und anschließend in Höhe oberhalb des Grabens 5 durch chemisch-mechanisches Polieren wieder entfernt. Je nach Größe der Schichtdicke und je nach Wahl der Materialien für die Polierlösung und die zweite Schicht 14 kann unter Umständen eine relativ große Zeitdauer von mehreren Minuten für das Polieren erforderlich werden, um die zweite Schicht 14 in Höhe oberhalb des Grabens vollständig zu entfernen. Aufgrund vorgegebener Rahmenbedingungen bei der Herstellung integrierter Halbleiterschaltungen können je nach Anwendung Polierdauern von 1000 Sekunden und mehr zustande kommen, die erforderlich werden, um beispielsweise eine oberhalb einer Wolframschicht 12 elektrolytisch abgeschiedene Kupferschicht 14 vollständig außerhalb von Gräben 5 zu entfernen.
  • Bei derart langen Polierzeiten können infolge des Poliervorgangs Unebenheiten entstehen, die sich bei der weiteren Bearbeitung des Halbleitersubstrats übertragen und die Prozessfenster für nachfolgende Herstellungsschritte, beispielsweise insbesondere für lithographische Strukturierungen mit begrenzter Schärfentiefe, erschweren. Daher ist es wünschenswert, die anfänglich sehr ebene Oberfläche des Halbleiterprodukts auch nach dem Abscheiden der Schichten 12, 14 und deren anschließender Beseitigung außerhalb der Gräben wiederherzustellen. Die in 9 dargestellte Oberseite der ersten Schicht 12, die nach dem chemisch-mechanischen Polieren der zweiten Schicht 14 (und gegebenenfalls einer zweiten Zwischenschicht 13) freiliegt, wird jedoch in aller Regel aufgrund der langen Polierzeiten Unebenheiten aufweisen, die sich auch nicht durch weiteres Polieren der ersten Schicht 12 (und gegebenenfalls eine erste Zwischenschicht 11) beseitigen lassen. Daher entstehen bei dem Entfernen von Schichten, die in Gräben 5 abgeschieden wurden, Topographien auf der Oberfläche des Halbleiterprodukts bzw. in der obersten darauf angeordneten Schicht (in 9 der Schicht 12), die mit herkömmlichen Verfahren nicht ohne weiteres zu beseitigen sind.
  • Die hier angegebenen Materialien für die Schichten 11, 12, 13 und 14 sind im übrigen lediglich beispielhaft genannt; selbstverständlich können ebenso andere Materialien verwendet werden. Ferner können insbesondere eine oder beide Zwischenschichten 11, 13 entfallen. Allenfalls die erste und die zweite Schicht 12, 14 werden für das erfindungsgemäße Verfahren vorgesehen, wobei die zweite Schicht 14 typischerweise nach dem Abscheiden eine Schichtdicke besitzt, die wesentlich größer ist als die Schichtdicke der ersten Schicht 12. Beispielsweise kann die Schichtdicke d2 der ersten Schicht 12 zwischen 50 und 200 nm, beispielsweise 80 bis 100 nm betragen, wohingegen die Schichtdicke d4 der zweiten Schicht 14 auf der freiliegenden Oberfläche des Halbleiterprodukts außerhalb der Gräben 5 beispielsweise zwischen 3 und 10 μm betragen kann. Dementsprechend groß sind die zum Rückpolieren des zweiten Materials 14a erforderlichen Polierzeiten, insbesondere dann, wenn das in Bezug auf eine größtmögliche Polierrate eigentlich am besten geeignete Material wegen anderer Rahmenbedingungen bei der Herstellung integrierter Schaltungen nicht eingesetzt werden kann und statt dessen eine Polierlösung geringerer Polierrate verwendet werden muss. Als Material 14a für die mit Hilfe der zweiten Schicht 14 zu bildende Grabenfüllung der Gräben 5 eignen sich insbesondere Kupfer oder ein Material, das hauptsächlich aus Kupfer besteht. Diese Materialien können insbesondere verwendet werden, um als Via dienende Kontaktlochfüllungen herzustellen. Ebenso können Leiterbahnen oberhalb einer Substratoberfläche oder elektrische Substratkontakte, die entweder bis zur Oberfläche oder bis in das Innere des Substrats oder gar bis zur Rückseite des Substrats reichen, hergestellt werden. Mit Hilfe von Grabenfüllungen von Gräben 5, die die gesamte Schichtdicke des Substrats 2 durchqueren, lassen sich beispielsweise Rückseitenkontaktierungen, d. h. Kontaktierungen elektrischer Bauelemente auf der Substratvorderseite von seiner Rückseite her herstellen. Auf diese Weise können thermische Kontakte, die zur Wärmeableitung dienen, oder auch elektrische Kontakte, insbesondere Substratkontakte oder Substratrückseitenkontakte hergestellt werden. Ebenso können Gräben hergestellt und mit Grabenfüllungen gefüllt werden, die bei dem Stapeln mehrerer Halbleitersubstrate aufeinander zum elektrischen Kontaktieren und Ansteuern sämtlicher beteiligter Halbleitersubstrate erforderlich sind. Im Übrigen können die Substrate, die mit Gräben und darin einzubringenden Grabenfüllungen versehen werden, auch nachträglich von der Rückseite her gedünnt werden und nach dem Dünnen kann sich eine solche Grabenfüllung bis zur dann freigelegten Substratrückseite erstrecken (oder auch dann noch noch im Inneren des gedünnten Substrats enden).
  • Kupfer, das oben als mögliches Material für die zweite Schicht 14 genannt wurde, eignet sich wegen seiner hohen Leitfähigkeit und Integrationsfähigkeit zum Ausbilden beliebiger elektrischer Verbindungen wie Kontakte, Leiterbahnen etc. Wolfram als Material oder zumindest Hauptmaterial für die erste Schicht 12 hingegen eignet sich als Diffusionsbarriere, die eine Diffusion von Kupfer in das Silizium verhindert.
  • Die zweite Zwischenschicht 13 kann ebenfalls als Diffusionsbarriereschicht zur Vermeidung einer Kupferdiffusion eingesetzt werden und ist vorzugsweise ebenfalls elektrisch leitfähig. Sie kann insbesondere aus Tantal und/oder Tantalnitrid gebildet sein. Die zwischen dem Substrat 2 und der ersten Schicht 12 fakultativ ausbildbare erste Zwischenschicht 11 kann insbesondere eine Titanschicht umfassen; diese dient insbesondere zur Verbesserung der Haftung und/oder des elektrischen Kontakts der zweiten Schicht 12 mit dem Substratmaterial (beispielsweise von Wolfram auf Silizium); die erste Zwischenschicht 11 ist vorzugsweise ebenfalls elektrisch leitfähig und umfasst vorzugsweise ebenfalls eine Diffusionsbarriere, die insbesondere eine Diffusion des Materials der ersten Schicht 12 (insbesondere Wolfram) in das Substratmaterial (beispielsweise Silizium) verhindert. Insbesondere soll die erste Zwischenschicht eine chemische Reaktion von Wolfram mit dem Substratmaterial verhindern (etwa mit Silizium, wodurch Wolframsilizid entstehen würde). Dazu kann die erste Zwischenschicht eine Titannitridschicht umfassen, die die Silizidierung von Wolfram auch bei späteren Temperschritten verhindert.
  • Die hier beispielhaft angegebenen Materialien eignen sich insbesondere, um Gräben mit hohen Aspektverhältnis vollständig zu füllen, ohne dass Lunker entstehen. Zugleich sind die verwendeten Schichtmaterialien von der Oberfläche des Halbleiterprodukts wieder entfernbar, ohne dass durch Polierschritte bedingte Topographien zurückbleiben. Dies wird anhand der weiteren Figuren noch näher erläutert.
  • Wie oben angegeben, wird gemäß 8 das Material 14a der zweiten Schicht 14 von der Oberseite des mit den Schichten 12 oder 11 bis 13 bedeckten Halbleiterprodukts 1 entfernt. Dabei kann das chemisch-mechanische Polieren solange durchgeführt werden, bis ganzflächig auf dem Halbleitersubstrat (zumindest außerhalb der Gräben 5) zumindest die erste Schicht 12 freigelegt ist (oder, ohne wesentlichen Nachteil für die Erfindung, gegebenenfalls stellenweise durchgeätzt). Jedoch sollte nach dem chemisch-mechanischen Polieren an der freigelegten Oberseite des Halbleiterprodukts die erste Schicht 12 (oder anderenfalls stellenweise eine darunter liegende Schicht 11, 3, 23 bzw. das Substrat 2) offenliegen.
  • Der zuvor zum Polieren der zweiten Schicht 14 verwendete Vorgang kann einen ersten Polierschritt I umfassen, wie in 8 dargestellt, bei dem mit Hilfe eines ersten Polierkissens 30 und einer ersten Polierlösung 31 das Material 14a der zweiten Schicht 14 oberhalb der Gräben vollständig entfernt wird. Als Ätzstopp bzw. Polierstopp kann dabei die zweite Zwischenschicht 13 dienen, deren Material nach dessen Eignung als Ätzstopp bzw. Polierstopp ausgewählt werden kann. Insbesondere Tantal und Tantalnitrid können hier eingesetzt werden. Als Polierlösung 31 für das Entfernen der zweiten Schicht 14 kann insbesondere eine eisenhaltige, etwa eine eisennitrathaltige oder auf Eisennitrat basierende Polierlösung (slurry) verwendet werden. Bei Verwendung einer auf Eisennitrat basierenden Polierlösung dient die zweite Zwischenschicht 13 insbesondere dazu, einen ganzflächigen Polierstopp bereitzustellen, der verhindert, dass stellenweise beim Polieren in Anwesenheit von eisennitrathaltiger Polierlösung bereits das darunter liegende Wolfram (oder anderweitig verwendete Material) zu der ersten Schicht 12 freigelegt wird; in einem solchen Fall würde sich ein elektrochemisches Element zwischen den Materialien der ersten und der zweiten Schicht 12, 14 bilden, was gegebenenfalls eine oberflächliche Korrosion und Ablösung der (ggfs. kupferhaltigen) Füllung von der Grabenwandung zur Folge haben könnte. Der zum Freilegen der ersten Schicht 12 durchgeführte Poliervorgang kann ferner einen zweiten Polierschritt umfassen, der mit einem anderen Polierkissen 30 und in Gegenwart einer anderen, zweiten Polierlösung 32 durchgeführt wird, wie in 9 dargestellt. Hierbei wird vorzugsweise eine auf Wasserstoffperoxid basierende Polierlösung, die gegebenenfalls auch Ammoniak als Zusatzstoff in gelöster Form enthält, verwendet. (Die Konzentration von Wasserstoffperoxid und gegebenenfalls auch Ammoniak in Polierlösungen, die im Laufe eines der erfindungsgemäßen Verfahren zum Ätzen der Schichten aus Titan, Titannitrid, Wolfram, Tantal oder Tantalnitrid verwendet werden, ist jedoch wesentlich geringer als in einer zum Naßätzen verwendeten Ätzlösung, durch die insbesondere Reste der ersten Schicht 12 entfernt werden). Durch diesen zweiten Polierschritt II wird die zweite Zwischenschicht 13 relativ zur ersten Schicht 12 entfernt. Spätestens durch den zweiten Polierschritt II wird ganzflächig auf dem Halbleiterwafer überall dort, wo keine Grabenfüllungen von Gräben 5 aus dem Material der zweiten Schicht 14 vorgesehen sind, die erste Schicht 12 freigelegt. Gemäß gewisser durch das Polieren der zweiten Schicht 14 entstandenen Topographien und einem dadurch erforderlichen Overpolishing wird in der Regel überall ein gewisser Anteil der ersten Schicht 12 abgetragen sein und darunter ein Rest des ersten Materials 12a, aus dem die erste Schicht 12 gebildet ist, zurückbleiben. Stellenweise kann sogar auch die erste Schicht 12 durchpoliert sein, wenn die Topographien sehr groß sind. In jedem Fall aber wird durch das chemisch-mechanische Polieren (spätestens nach dem zweiten Polierschritt II) weitgehend das Material der ersten Schicht 12 die Oberseite des bis hierhin bearbeiteten Halbleiterprodukts 1 bilden. Aufgrund der Topographien jedoch, die aufgrund des vollständigen Polierens der zweiten Schicht 14 größerer Schichtdicke d4 erforderlich war, werden in der Regel Unebenheiten, d. h. Topographien innerhalb der Schichtdicke der nun freiliegenden ersten Schicht 12, entstanden sein. Daher ist die Oberseite des Halbleiterprodukts 1 nicht mehr eben. Sofern nun die übrigen Schichten 12 und gegebenenfalls 11 lediglich durch weiteres Fortsetzen des Poliervorgangs entfernt werden würden, würden diese Unebenheiten lediglich in die nächsttiefere Schicht, beispielsweise eine dielektrische Schicht 3, oder in ein Substrat 2 selbst übertragen. Dadurch würde das Prozessfenster für nachfolgende Bearbeitungsschritte, insbesondere solche mit lithografischer Strukturierung, verkleinert. Dies wird jedoch durch die weiteren Maßnahmen verhindert, die in Bezug auf die nachfolgenden Figuren erläutert sind. 9 zeigt übrigens auf der Unterseite des Halbleiterprodukts 1, dass der Graben 5 bis zur entgegengesetzten Hauptfläche reicht und somit eine Durchkontaktierung des Halbleiterprodukts 1 ermöglicht. Sämtliche Ausführungsformen können mit durchkontaktierenden Gräben oder nur einen Teil der Schichtdicke des Halbleiterprodukts (oder des Substrats oder einer darüber angeordneten Schicht) durchquerenden Gräben ausgeführt werden.
  • Das gemäß 9 dargestellte Entfernen der zweiten Zwischenschicht 13 durch einen zweiten Polierschritt II kann beispielsweise mit Hilfe einer Polierlösung 32, die Wasserstoffperoxid und wahlweise auch zusätzlich Ammoniak enthält, durchgeführt werden. Es kann auch irgendeine andere, vorzugsweise auf Wasserstoffperoxid basierende Polierlösung verwendet werden. Obwohl in 9 die Oberfläche der freiliegenden ersten Schicht 12 eben dargestellt ist, können durch das Polieren der ersten Schicht 12 (insbesondere im Falle einer wolframhaltigen oder aus Wolfram gebildeten ersten Schicht 12) in der Oberfläche des dann vorliegenden Halbleiterprodukts Unebenheiten entstanden sein, da infolge des lang andauernden Polierprozesses zum Entfernen der ersten Schicht 12 in der Regel kein ausreichend gleichmäßiges Planarisieren mehr möglich ist. So kann beispielsweise zum Entfernen einer aus Wolfram gebildeten ersten Schicht 12 (durch chemisch-meschanisches Polieren) eine Polierdauer von etwa 1000 Sekunden erforderlich sein, wohingegen eine beispielsweise aus Kupfer gebildete zweite Schicht 14 bereits in 90 Sekunden und eine tantalhaltige zweite Zwischenschicht 13 bereits nach 150 Sekunden durchpoliert ist.
  • Somit variiert die vertikale Position der Oberseite des bis hierher bearbeiteten Halbleiterprodukts 1 über die gesamte Waferfläche; derjenige Rest des ersten Materials 12a der ersten Schicht 12 besitzt eine restliche Schichtdicke, die über die Waferoberfläche stark variieren kann. Stellenweise kann auch die erste Schicht 12 vollständig durchpoliert sein und bereits eine darunter liegende Schicht 11 oder 3 freigelegt sein, je nach Ausmaß der durch das Polieren der zweiten Schicht 14 entstandenen Unebenheiten.
  • Erfindungsgemäß wird nun der Rest des ersten Materials 12a der ersten Schicht 12 durch eine Nassätzung entfernt, wie in 10 dargestellt. Die Nassätzung erfolgt beispielsweise mit Hilfe von Wasserstoffperoxid, ansonsten auch mit einer beliebigen Ätzlösung 65, die restliches Material 12a der ersten Schicht 12 entfernt, und zwar vorzugsweise selektiv zu einer darunter liegenden Schicht wie beispielsweise der ersten Zwischenschicht 12 oder der dielektrischen Schicht 3 (aus beispielsweise BPSG; Borous Phosphorous Silicate Glass). Die für das Nassätzen der ersten Schicht 12 verwendete Ätzlösung kann außer Wasserstoffperoxid auch zusätzlich Ammoniak in gelöster Form enthalten. Vorzugsweise wird die Nassätzung selektiv zur ersten Zwischenschicht 11 oder, sofern keine erste Zwischenschicht 11 vorhanden ist, selektiv zum Material an der Oberfläche 4 des Halbleiterprodukts 1 durchgeführt. Dadurch werden bis dahin noch vorhandene Unebenheiten, die durch eine über die Substratfläche variierende Schichtdicke des restlichen Materials der ersten Schicht 12 zum Ausdruck kommen, beseitigt; nach dem selektiven Entfernen des ersten Materials 12a ist die Oberseite der ersten Zwischenschicht 11 oder, sofern keine erste Zwischenschicht 11 vorhanden war, die Oberfläche 4 des Halbleiterprodukts 1 wieder freigelegt; zuvor noch vorhandene Topographien und Unebenheiten wurden mit dem Nassätzen des restlichen Materials der ersten Schicht 12 beseitigt.
  • Allenfalls die aus dem Material der zweiten Schicht 14a gebildeten Grabenfüllungen 40 können leicht über die umliegende Oberseite des Halbleiterprodukts hinausragen. Sie werdendurch die Nassätzung oberflächlich angegriffen und oxidiert. Insbesondere wird, wie jedoch in 10 nicht bildlich dargestellt, die freiliegende Oberfläche der Grabenfüllung 40 durch die bei der Nassätzung verwendete Ätzlösung 65 oberflächlich oxidiert. Beispielsweise wird die Oberfläche einer aus Kupfer Cu gebildeten Grabenfüllung 40 oberflächlich oxidiert, sofern die Ätzlösung 65 Wasserstoffperoxid (und gegebenenfalls zusätzlich Ammoniak) enthält. Ohne zusätzliche mechanische Einwirkung wie beim chemisch-mechanischen Polieren bleibt diese Oxidschicht auf derGrabenfüllung 40 erhalten. Diese wird jedoch in einem nachfolgenden Polierschritt zum Entfernen der ersten Zwischenschicht mit entfernt, da bei einer beispielsweise aus Wasserstoffperoxid und Ammoniak gebildeten Polierlösung eineäußerliche Kupferoxidschicht erodiert wird, sobald die chemische Einwirkung durch mechanischen Abrieb infolge des Polierkissens unterstützt wird.
  • Gemäß 11 wird schließlich die erste Zwischenschicht 11 von der Oberfläche 4 des Halbleiterprodukts 1 entfernt, und zwar vorzugsweise durch einen weiteren Polierschritt III des chemisch-mechanischen Polierens CMP. Dabei wird ein weiteres oder identisches Polierkissen 30 in Gegenwart einer weiteren Polierlösung 33 verwendet. Die Polierlösung 33 kann ebenso wie die Polierlösung 32 des zweiten Polierschritts II oder wie die Ätzlösung 65 der Nassätzung Wasserstoffperoxid und gegebenenfalls zusätzlich Ammoniak in gelöster Form enthalten. Hierbei wird nicht nur die erste Zwischenschicht selektiv zur dielektrischen Schicht 3 entfernt, sondern auch eine oberflächlich auf der Oberseite der Grabenfüllung 40 ausgebildete Oxidschicht (insbesondere Kupferoxid) durch die zusätzliche mechanische Einwirkung entfernt. Anschließend wird die wie zuvor sehr ebene, von Topographien praktisch freie Substratoberfläche 4 wieder freigelegt, die eine weitere Überarbeitung des Halbleiterprodukts mit großem Prozessfenster für nachfolgende Bearbeitungsschritte ermöglicht. Somit wurden alle Topographien, die durch Polierprozesse zum Entfernen der Schichten 11 bis 14 entstanden sind, wieder beseitigt.
  • Mit Hilfe der fakultativ vorgesehenen zweiten und dritten Polierschritte können insbesondere tantalhaltige Zwischenschichten 13 und titanhaltige Zwischenschichten 11 selektiv zur jeweils darunter liegenden Schicht entfernt werden. Während der Nassätzung kann für die Ätzlösung 65 dieselbe Lösung verwendet werden, wie zuvor bereits beim zweiten Polierschritt zum Entfernen der zweiten Zwischenschicht 13 verwendet wurde (allerdings ohne Polierkörner oder zumindest ohne mechanische Einwirkung); die rein chemische Ätzung ohne mechanischen Abrieb bewirkt eine Beseitigung restlichen ersten Materials 12a der ersten Schicht 12 unabhängig von seiner lokalen Schichtdicke.
  • Zu Testzwecken kann auf dem so behandelten Halbleiterprodukt 1 gemäß 11 eine weitere Schichtenfolge abgeschieden werden, um weitere Messungen vorzunehmen. So kann beispielsweise gemäß 12 zunächst eine erste Messschicht 66 aus beispielsweise Siliziumnitrid auf die freiliegende Oberfläche 4 des Halbleiterprodukts 1 abgeschieden werden. Die erste Messschicht 66 kann beispielsweise eine Schichtdicke von 100 bis 300 nm besitzen. Auf die erste Testschicht 66 kann eine zweite Testschicht 67, beispielsweise aus Siliziumoxid abgeschieden werden. Die zweite Testschicht 67 kann etwa eine Schichtdicke von 2 bis 3 μm besitzen. Diese Angaben sind selbstverständlich beispielhaft. Die erste Testschicht 66 aus Siliziumnitrid kann beispielsweise vorgesehen sein, um eine Diffusion von Kupfer in die zweite Testschicht 67 hinein zu verhindern. Die zu Testzwecken vorgenommenen Bearbeitungsschritte und anschließenden Schichtdickenmessungen bzw. Höhenmessungen können sowohl auf einem für die Produktion vorgesehenen Wafer als auch auf einem eigenen Testwafer durchgeführt werden. Ebenfalls können auf einem einzigen Wafer Schaltungen, die für einen herzustellenden Halbleiterchip vorgesehen sind, sowie zusätzlich Teststrukturen vorgesehen sein, die zur Höhenmessung und damit zum Überprüfen der Ebenheit des Wafers dienen. Die Teststrukturen können insbesondere im Sägerahmen, dem so genannten ”kerf”, vorgesehen sein.
  • 13 fasst mehrere zu Testzwecken vorgenommenen Höhenmessungen an verschiedenen Teststrukturen zusammen. In 13A (linke Hälfte von 13) sind für drei verschiedene Messpunkte a, b, c Ergebnisse von jeweils neun einzelnen Höhenmessungen aufgetragen. Angegeben ist jeweils eine absolute Höhe gemessen in Nanometern. Im Falle des Messpunktes a wurde über einer Teststruktur die Schichtdicke der zweiten Testschicht 67 gemessen, und zwar über einer tellerförmigen Struktur, die ähnlich wie die Drain-Kontaktschicht 56 in 5 ausgebildet ist. Gemäß 13A ergeben sich sehr eng beieinander liegende Messwerte im Bereich von 2500 nm. Im Vergleich dazu zeigt 13B für den Messpunkt a, dass die Messwerte eine größere Streuung relativ zueinander besitzen (von etwa 2100 bis 2400 nm), wenn sie an einer zweiten Testschicht 67 auf einem mit einem herkömmlichen Verfahren bearbeiteten Halbleiterprodukt gemessen werden. Die stärkere Streuung der Messwerte ist eine Folge der allein durch chemisch-mechanisches Polieren vorgenommenen Beseitigung der zum Auffüllen der Gräben 5 verwendeten Schichten; durch die langen Polierzeiten entstandene Topographien wirken sich somit auf nachfolgend abgeschiedene Schichten wie die zweite Testschicht 67 aus.
  • Auch für den Messpunkt b zeigt der Vergleich zwischen den 13A und 13B, dass im Falle des erfindungsgemäßen Verfahrens gemäß 13A die Streuung der Messwerte geringer ist. Dem Messpunkt b lag eine (etwa durch eine optische Ellipsometrie vorgenommene) Schichtdickenmessung der dielektrischen Schicht 3 (vorzugsweise aus BPSG) zugrunde, und zwar wiederum über dem ”Tellerboden” einer Struktur, die ähnlich wie in 5 dargestellte Drain-Kontaktschicht 56 ausgebildet ist. Allerdings wurde an einer Drain-Kontaktschicht 56 gemessen, die im Sägerahmen in einer jeweiligen Teststruktur, d. h. außerhalb der jeweiligen Schaltungen für die eigentlich herzustellenden Halbleiterchips angeordnet ist. Neun solcher Teststrukturen mit einer in gleicher Weise wie die Drain-Kontaktschicht 56 ausgebildeten Struktur wurden für die Messungen als Messpunkt b zusammengefasst.
  • Dem Messpunkt c lag schließlich eine Schichtdickenmessung ebenfalls der dielektrischen Schicht 3 (BPSG) zugrunde, jedoch über dem ”Tellerrand” einer Struktur, die ähnlich wie in 5 dargestellte Drain-Kontaktschicht 56 ausgebildet ist. Auch für den Messpunkt c ergibt der Vergleich der 13A und 13B eine geringere Streuung der Messwerte im Falle des erfindungsgemäßen Verfahrens, d. h. in 13A.
  • 14 zeigt schließlich für verschiedene ausgewählte Testwafer w1, w2, w3, w4 die Ergebnisse von Schichtdickenmessungen, die an einem mit dem erfindungsgemäßen Verfahren überarbeiteten Halbleiterprodukt erhalten wurden, nachdem die beiden Messschichten 66, 67 ausgebildet wurden. Die Messpunkte a bis c entsprechen den Meßpunkten a bis c der 13. Bei vier vermessenen Testwafern w1, w2, w3, w4 variiert der Mittelwert der Messungen für den Meßpunkt a mit meist geringer Streuung um eine Höhe H von etwa 2500 nm. Für die Messpunkte b und c ergeben sich ebenfalls lediglich geringe Streuungen um die mittleren Höhenwerte von ca. 1700 nm bzw. 1350 nm, was die hohe Planarität des mit dem erfindungsgemäßen Verfahren bearbeiteten Halbleiterprodukt wiederspiegelt. Somit lassen sich mit Hilfe des erfindungsgemäßen Verfahrens die infolge der Auffüllung von Gräben abgeschiedenen Schichten von der Oberfläche eines Halbleiterprodukts entfernen, ohne dass Topographien zurückbleiben, die durch die eingesetzten Polierprozesse hervorgerufen wurden.
  • Die 15 bis 20 zeigen ein weiteres Beispiel eines Verfahrens zum Auffüllen eines Grabens in einem Halbleiterprodukt.
  • Gemäß 15 wird in die Oberfläche 24 eines Halbleiterprodukts 1, das ein Substrat 2 und eine dielektrische Schicht 23 oberhalb des Substrats 2 aufweist, ein Graben 5 geätzt. Der Graben braucht nicht bis in das Substrat hinein oder bis zur Substratoberfläche des Substrats 2 zu reichen, sondern kann innerhalb der Schichtdicke der dielektrischen Schicht 23 enden. Der Graben kann beispielsweise zur Herstellung von Leiterbahnen und/oder Kontaktlochfüllungen gemäß einer Dualdamaszener-Technik dienen.
  • Gemäß 16 wird zumindest eine erste Schicht 12 abgeschieden, die vorzugsweise elektrisch leitfähig ist. Die erste Schicht 12 besteht aus einem ersten Material 12a, kann jedoch auch eine Schichtenfolge umfassen. Beispielsweise können vor und/oder nach dem Abscheiden der ersten Schicht 12 weitere Schichten, etwa Zwischenschichten wie die Zwischenschichten 11 und 13 des Ausführungsbeispiels der 1 bis 12 abgeschieden werden, wobei (ebenso wie für die erste Schicht 12 selbst) jeweils die dort beschriebenen Abscheidetechniken verwendet werden können. Die erste Schicht bedeckt sowohl die Grabenwandung als auch die Oberfläche 24 des Halbleiterprodukts 1 außerhalb des Grabens 5.
  • Gemäß 17 wird nun ein zweites Material 14a abgeschieden, wodurch eine zweite Schicht 14 auf der ersten Schicht 12 gebildet wird und der Graben mit dem zweiten Material 14a gefüllt wird. Das zweite Material wird vorzugsweise (aber nicht notwendigerweise) elektrolytisch abgeschieden. Das zweite Material kann vorzugsweise überwiegend Kupfer enthalten.
  • Gemäß 18 wird das zweite Material 14a bis zur Oberseite der ersten Schicht 12 außerhalb des Grabens 5 rückgeätzt. Die Rückätzung wird durch chemisch-mechanisches Polieren (CMP)mithilfe eines Polierkissens 30 und einer in 18 lediglichangedeuteten Polierlösung durchgeführt. Der gesamtePoliervorgang sowie die verwendeten Materialien für diePolierlösung können beispielsweise wie in demAusführungsbeispiel der 1 bis 12 gewählt werden.Alternativ, jedoch nicht erfindungsgemäß, kann jedoch auch andere Arten der Rückätzung gewählt werden. Die Rückätzung kann, jedoch nicht erfindungsgemäß, auch mehrere Schritte umfassen,wobei beispielsweise einer der mehreren Rückätzschritte einPoliervorgang ist.
  • Durch die Rückätzung des zweiten Materials 14a bleibt nur in Gräben 5, von denen in den 15 bis 20 der Übersichtlichkeit halber lediglich ein einziger dargestellt ist, das zweite Material 14a zurück. Dadurch entstehen separate, vorzugsweise leitfähige Strukturen, die als Leiterbahnen und/oder als Via-Kontaktlochfüllungen ausgebildet sein können. 18 zeigt das Beispiel einer als Leiterbahn 70 ausgebildeten Grabenfüllung 40 aus dem zweiten Material 14a, 19 hingegen ein alternatives Beispiel mit einer als Via, d. h. als Kontaktlochfüllung 75 ausgebildeten Grabenfüllung 40. Daher reicht in 19 das Kontaktloch bis zur Substratoberseite. Sämtliche 15 bis 20 beziehen sich auf beide dieser Beispiele.
  • In 19 sind Unebenheiten der Oberseite der ersten Schicht 12 nach dem Rückätzen der zweiten Schicht 14 dargestellt, um die Topographien zu verdeutlichen, die insbesondere nach Durchführung eines länger andauerenden, vorherigen Polierprozesses entstehen können. Von der ursprünglichen Schichtdicke d2 der ersten Schicht 12 (16) verbleibt nach dem Rückätzen der zweiten Schicht 14 (welches Rückätzen ein gewisses Überätzen in die erste Schicht 12 hinein einschließen kann, zumindest aber die erste Schicht außerhalb der Gräben 5 zumindest freilegt) ein verbleibender Teil d1 der ursprünglichen Schichtdicke d2 der ersten Schicht. Dieser verbleibende Teil d1 der Schichtdicke kann über die Fläche eines Substrats, insbesondere eines Wafers variieren. Die dadurch bedingte Höhenschwankung der Oberseite der freigelegten ersten Schicht 12 ist in 19 innerhalb lokaler Strukturabmessungen dargestellt, wobei der Klarheit halber die Schichtdickenschwankungen übertrieben groß gezeichnet sind sind. Die dadurch bedingten Topographien können nicht einfach durch einen (weiteren) Poliervorgang entfernt werden, sondern würden dadurch in die darunterliegende Schicht 23 übertragen.
  • Gemäß 20 wird jedoch das restliche Material 12a der ersten Schicht 12 durch eine nasschemische Ätzung entfernt. Dadurch wird sämtliches restliche Material 12a der ersten Schicht 12, unabhängig von seiner noch vorhandenen, über die Waferoberfläche variierenden Schichtdicke, entfernt, und zwar vorzugsweise selektiv zu einer darunter angeordneten Schicht, etwa der dielektrischen Schicht 23. Auf diese Weise können oberhalb der Leiterbahnebene L weitere Bearbeitungsschritte einschließlich lithographischer Strukturierungen vorgenommen werden, ohne dass das Prozessfenster aufgrund der beim Entfernen der zweiten und der ersten Schicht 14, 12 zwischenzeitlich entstandenen Topographie verkleinert wird.
  • Die 21, 22 und 23 zeigen eine Weiterbildung der erfindungsgemäßen Verfahren hinsichtlich der Abscheidung der zweiten Schicht. Die 21 und 22 richten sich insbesondere auf den Schritt der Ausbildung der zweiten Schicht 14, deren Endergebnis in 5 und 7 dargestellt ist, bei der eine Schicht 14 auf einer darunterliegenden Schicht, etwa der zweiten Zwischenschicht 13, angeordnet ist. Das Abscheiden des zweiten Materials kann außer einer Abscheidung der Hauptmenge des zweiten Materials 14a, vorzugsweise durch eine elektrolytischen Abscheidung, auch noch einen vorgeschalteten Schritt des Ausbildens einer Wachstumskeimschicht 15 umfassen. Solch eine Wachstumskeimschicht 15 dient dazu, einzelne Wachstumskeime 15 auf der Oberfläche der darunterliegenden Schicht anzulagern, auf denen dann das zweite Material zuverlässiger und mit einer höheren Abscheidegeschwindigkeit aufwachsen kann. Die Wachstumskeimschicht ist in 21 übertrieben groß dargestellt; sie braucht in der Praxis nur wenige Atomlagen dick zu sein. Sie kann auch, wie in 21 dargestellt, aus noch nicht zusammenhängenden vereinzelten Wachstumskeimen bestehen. Ebenso kann die Wachstumskeimschicht zwar eine insgesamt schon zusammenhängende, jedoch noch löchrige Schicht sein. Selbstverständlich ist eine lückenlose, durchgehende Wachstumskeimschicht mindestens ebenso geeignet, das nachfolgende, vorzugsweise elektrolytische Wachstum des zweiten Materials 14a zu beschleunigen. Die Wachstumskeimschicht wird vorzugsweise durch eine physikalische Gasphasenabscheidung ausgebildet. Alternativ können beliebige andere Abscheideverfahren zum Einsatz kommen. Gemäß 21 bilden sich infolge der physikalischen Gasphasenabscheidung Wachstumskeime der Wachstumskeimschicht 15 auf der Oberseite der zweiten Zwischenschicht 13 des halbfertigen Halbleiterprodukts aus 4 aus. Die Keime bilden sich auf der Oberseite sowohl innerhalb des Grabens als auch außerhalb des Grabens. Die Keime bestehen vorzugsweise, jedoch nicht notwendigerweise aus dem zweiten Material 14a, d. h. dem Material der anschließend abgeschiedenen zweiten Schicht 14.
  • Gemäß 22 wird anschließend, etwa durch die elektrolytische Abscheidung gemäß 6, das zweite Material 14a abgeschieden. Es wird vorzugsweise bis zu einer ausreichenden Schichtdicke abgeschieden, um den Rest des Grabenvolumens vollständig zu füllen. Dadurch wird die zweite Schicht 14 gebildet. Sofern die Wachstumskeimschicht 15 aus demselben Material wie die zweite Schicht 14 gebildet ist, ist nach Abscheidung der zweiten Schicht 14 keine Schichtgrenze zwischen den Schichten 14 und 15 mehr erkennbar. Somit umfasst dann die zweite Schicht 14 die Wachstumskeimschicht 15. Daher ist in den 5 und 7 und in den weiteren Figuren die Wachstumskeimschicht 15 nicht mehr eigens dargestellt.
  • 23 zeigt die entsprechende Weiterbildung hinsichtlich der zusätzlichen Abscheidung der Wachstumskeimschicht 15, jedoch anhand des Ausführungsbeispiels der 15 bis 20. Auf die Oberfläche der ersten Schicht 12 des halbfertigen Halbleiterprodukts aus 16 wird nun optional eine Wachstumskeimschicht 15 abgeschieden entsprechend der oben anhand der 21 und 22 beschriebenen Ausführungsbeispiele. Insbesondere kann auch hier wieder eine Wachstumskeimschicht aus dem zweiten Material 14a abgeschieden werden. In allen 21 bis 23 kann die Wachstumskeimschicht, ebenso wie die zweite Schicht 14 selbst, aus einem kupferhaltigen Material, beispielsweise aus Kupfer bestehen. Ferner wird zur Abscheidung der Wachstumskeimschicht 15 vorzugsweise eine physikalische Gasphasenabscheidung gewählt.
  • Die oben beschriebenen Ausführungsbeispiele bzw. Beispiele der 1 bis 12, 15 bis 20 sowie der 21, 22 und 23 sind lediglich beispielhaft angeführt; alle Einzelschritte und Einzelmerkmale dieser Ausführungsbeispiele bzw. Beispiele sowie derjenigen Ausführungsbeispiele der Patentansprüche können miteinander kombiniert werden. Weitere Abwandlungen ergeben sich im Übrigen ferner bei Anwendung der Kenntnisse und Fähigkeiten des Fachmanns.
  • Bezugszeichenliste
    • 1
    Halbleiterprodukt
    2
    Substrat
    3; 23
    dielektrische Schicht
    4; 24
    Oberfläche
    5
    Graben
    5a
    Innenwandung
    11
    erste Zwischenschicht
    12
    erste Schicht
    12a
    erstes Material
    13
    zweite Zwischenschicht
    14
    zweite Schicht
    14a
    zweites Material
    15
    Wachstumskeimschicht
    18
    Anodenanschluss
    19
    Kathodenanschluss
    20
    Elektrode
    30
    Polierkissen
    31; 32; 33
    Polierlösung
    40
    Grabenfüllung
    50
    Transistor
    51
    Gate-Elektrode
    52
    Source-Elektrode
    53
    Drain-Elektrode
    54
    LDD-Diffusionsgebiet
    55
    Pocket-Dotierstoffgebiet
    56
    Drain-Kontaktschicht
    57
    Feldplatte
    58
    Isolationsschicht
    60
    Kanalgebiet
    61
    Gate-Dielektrikum
    65
    Ätzlösung
    66
    erste Messschicht
    67
    zweite Messschicht
    70
    Leiterbahn
    75
    Kontaktlochfüllung
    I
    erster Polierschritt
    II
    zweiter Polierschritt
    III
    weiterer Polierschritt
    a; b; c
    Messpunkt
    CMP
    chemisch-mechanisches Polieren
    d2; d4
    Schichtdicke
    d1
    verbleibender Teil der Schichtdicke
    d3
    erster Teil der Schichtdicke
    H
    Höhe
    w1; w2; w3; w4
    Testwarfer

Claims (29)

  1. Verfahren zum Auffüllen eines Grabens (5) in einem Halbleiterprodukt (1), umfassend: Abscheiden eines ersten Materials (12a) auf ein Halbleiterprodukt (1), das eine Oberfläche (4), in der mindestens ein Graben (5) ausgebildet ist, aufweist, wodurch innerhalb des Grabens (5) und auf der Oberfläche (4) des Halbleiterprodukts (1) außerhalb des Grabens (5) eine erste Schicht (12) gebildet wird, wobei das erste Material (12a) elektrisch leitfähig ist, Abscheiden eines zweiten Materials (14a), wodurch über der ersten Schicht (12) außerhalb des Grabens (5) eine zweite Schicht (14) gebildet und der Graben (5) aufgefüllt wird, chemisch-mechanisches Polieren, wodurch über der ersten Schicht (12) außerhalb des Grabens (5) die zweite Schicht (14) entfernt wird und wodurch die erste Schicht (12) außerhalb des Grabens (5) zumindest freigelegt wird, und Entfernen restlichen ersten Materials (12a) der ersten Schicht (12) durch nasschemisches Ätzen, wobei das nasschemische Ätzen als rein chemisches Ätzen ohne mechanischen Abrieb durch Polierkörner oder Polierkissen erfolgt, wobei als zweites Material (14a) ein elektrisch leitfähiges zweites Material abgeschieden wird, wobei beim nasschemischen Ätzen des restlichen Materials der ersten Schicht (12) das den Graben (5) füllende zweite Material (14a) äußerlich zu einem Oxid oxidiert wird und wobei das Oxid durch einen weiteren chemisch-mechanischen Polierschritt entfernt wird.
  2. Verfahren nach Anspruch 1, wobei das erste Material (12a) durch eine chemische Gasphasenabscheidung abgeschieden wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei als erstes Material (12a) Wolfram abgeschieden wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das zweite Material (14a) elektrolytisch abgeschieden wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei als zweites Material (14a) Kupfer abgeschieden wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei vor dem Abscheiden des ersten Materials (12a) zunächst eine erste Zwischenschicht (11) abgeschieden wird, die eine Innenwandung (5a) des Grabens (5) und eine Oberfläche (4) des Halbleiterprodukts (1) außerhalb des Grabens (5) bedeckt.
  7. Verfahren nach Anspruch 6, wobei die erste Zwischenschicht (11) aus einem titanhaltigen Material gebildet wird.
  8. Verfahren nach Anspruch 7, wobei das Material der ersten Zwischenschicht (11) eine Titanschicht und/oder eine Titannitridschicht umfasst.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei vor dem Abscheiden des zweiten Materials (14a) zunächst eine zweite Zwischenschicht (13) auf die erste Schicht (12) abgeschieden wird.
  10. Verfahren nach Anspruch 9, wobei die zweite Zwischenschicht (13) aus einem tantalhaltigen Material, beispielsweise als Schichtenfolge mit einer Tantalschicht auf einer Tantalnitridschicht gebildet wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Abscheiden des zweiten Materials (14a) einen zusätzlichen Abscheidungsschritt zum Ausbilden einer Wachstumskeimschicht (15), beispielsweise eine physikalische Gasphasenabscheidung umfasst.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei zum Abscheiden der ersten (11) und/oder der zweiten Zwischenschicht (13) eine physikalische Gasphasenabscheidung eingesetzt wird.
  13. Verfahren nach einem der Ansprüche 9–12, wobei beim chemisch-mechanischen Polieren zunächst ein erster Polierschritt (I) durchgeführt wird, bei dem das zweite Material (14a) selektiv zur zweiten Zwischenschicht (13) poliert wird.
  14. Verfahren nach Anspruch 13, wobei beim chemischen-mechanischen Polieren ferner ein zweiter Polierabschnitt (II) durchgeführt wird, in dem die zweite Zwischenschicht (13) außerhalb des Grabens (5) vollständig entfernt wird und dort die erste Schicht (12) zumindest freigelegt wird.
  15. Verfahren nach einem der Ansprüche 6–14 wobei beim nasschemischen Ätzen das restliche erste Material (12a) der ersten Schicht (12) selektiv zur ersten Zwischenschicht (11) entfernt wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei beim nasschemischen Ätzen des restlichen ersten Materials (12a) die Oberfläche (4) des Halbleiterprodukts (1) außerhalb des Grabens (5) freigelegt wird.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei die nasschemische Ätzung unter Verwendung einer Wasserstoffperoxidlösung durchgeführt wird.
  18. Verfahren nach einem der Ansprüche 1 bis 17, wobei das zweite Material (14a) beim chemisch-mechanischen Polieren mit Hilfe einer Polierlösung (31), die Eisennitrat enthält, chemisch-mechanisch poliert wird.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei der zweite Polierschritt (II) mit einer anderen Polierlösung (32) als im ersten Polierschritt (I) durchgeführt wird, wobei die Polierlösung (32) des zweiten Polierschritts (II) Wasserstoffperoxid enthält.
  20. Verfahren nach einem der Ansprüche 6–19 wobei nach dem nasschemischen Ätzen die erste Zwischenschicht (11) durch chemisch-mechanisches Polieren von der Oberfläche (4) des Halbleiterprodukts (1) entfernt wird.
  21. Verfahren nach Anspruch 20, wobei die erste Zwischenschicht (11) mit Hilfe einer Polierlösung (33), die Wasserperoxid enthält, entfernt wird.
  22. Verfahren nach einem der Ansprüche 14 bis 21, wobei das chemisch-mechanische Polieren der ersten (11) und/oder der zweiten Zwischenschicht (13) mit Hilfe einer Polierlösung (31; 33) durchgeführt wird, die außer Wasserstoffperoxid noch Ammoniak enthält.
  23. Verfahren nach einem der Ansprüche 1 bis 22, wobei der Graben (5) in einem Halbleiterprodukt (1) ausgebildet wird, das ein Substrat (2) und eine auf oder über dem Substrat angeordnete dielektrische Schicht (3) aufweist.
  24. Verfahren nach Anspruch 23, wobei der Graben (5) sich zumindest durch einen Teil der Schichtdicke der dielektrischen Schicht (3) hindurch erstreckt.
  25. Verfahren nach Anspruch 23 oder 24, wobei der Graben (5) bis in das Substrat (2) hineinreicht.
  26. Verfahren nach einem der Ansprüche 1 bis 25, wobei der Graben (5) ein Graben für mindestens eine Leiterbahn und/oder mindestens eine Kontaktlochfüllungist.
  27. Verfahren nach einem der Ansprüche 1 bis 26, wobei beim chemisch-mechanischen Polieren mindestens eine Grabenfüllung (40) ausgebildet wird, die als Leiterbahn geformt ist.
  28. Verfahren nach einem der Ansprüche 1 bis 26, wobei beim chemisch-mechanischen Polieren mindestens eine Grabenfüllung (40) ausgebildet wird, die als Kontaktlochfüllung geformt ist.
  29. Verfahren nach einem der Ansprüche 1 bis 26, wobei durch das Abscheiden der zweiten Schicht (14) durch das chemisch-mechanische Polieren Leiterbahnen einerLeiterbahnebene in der dielektrischen Schicht (23) ausgebildet werden.
DE102006040585A 2006-08-30 2006-08-30 Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt Expired - Fee Related DE102006040585B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006040585A DE102006040585B4 (de) 2006-08-30 2006-08-30 Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
US11/847,797 US7638434B2 (en) 2006-08-30 2007-08-30 Method for filling a trench in a semiconductor product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006040585A DE102006040585B4 (de) 2006-08-30 2006-08-30 Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt

Publications (2)

Publication Number Publication Date
DE102006040585A1 DE102006040585A1 (de) 2008-03-20
DE102006040585B4 true DE102006040585B4 (de) 2013-02-07

Family

ID=39078805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006040585A Expired - Fee Related DE102006040585B4 (de) 2006-08-30 2006-08-30 Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt

Country Status (2)

Country Link
US (1) US7638434B2 (de)
DE (1) DE102006040585B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
EP3422412A3 (de) 2009-02-27 2019-05-01 D-Wave Systems Inc. Supraleitende integrierte schaltung
US20110117696A1 (en) * 2009-11-19 2011-05-19 Air Liquide Electronics U.S. Lp CdTe SURFACE TREATMENT FOR STABLE BACK CONTACTS
US9406621B2 (en) * 2010-06-10 2016-08-02 Texas Instruments Incorporated Ultraviolet energy shield for non-volatile charge storage memory
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US20140103534A1 (en) * 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance
EP3195377B1 (de) 2014-08-13 2021-12-15 D-Wave Systems Inc. Verfahren zur herstellung von supraleitenden leiterschichten mit niedrigem magnetischem rauschen
US10332793B2 (en) * 2015-11-30 2019-06-25 Infineon Technologies Austria Ag Self-organizing barrier layer disposed between a metallization layer and a semiconductor region
CN110462857B (zh) 2017-02-01 2024-02-27 D-波***公司 用于制造超导集成电路的***和方法
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113996A1 (en) * 2000-10-13 2003-06-19 Takeshi Nogami Semiconductor production device and production method for semiconductor device
US6709979B2 (en) * 2000-05-29 2004-03-23 Sony Corporation Method of manufacturing a semiconductor device
KR20040043383A (ko) * 2002-11-18 2004-05-24 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성방법
US6743268B2 (en) * 1999-05-07 2004-06-01 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
DE102004002407A1 (de) * 2003-01-29 2004-11-11 Infineon Technologies Ag Chemisch-mechanisches Polierverfahren (CMP-Verfahren) unter Verwendung feststehender Schleifkissen
US20050153546A1 (en) * 2004-01-12 2005-07-14 Carsten Ahrens Method for fabrication of a contact structure
US20060008968A1 (en) * 2004-07-06 2006-01-12 Brask Justin K Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US20060134915A1 (en) * 2003-02-11 2006-06-22 Koninklijke Philips Electronics N.V. Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
US7390429B2 (en) * 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
US7105928B2 (en) * 2003-10-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Copper wiring with high temperature superconductor (HTS) layer
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743268B2 (en) * 1999-05-07 2004-06-01 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6709979B2 (en) * 2000-05-29 2004-03-23 Sony Corporation Method of manufacturing a semiconductor device
US20030113996A1 (en) * 2000-10-13 2003-06-19 Takeshi Nogami Semiconductor production device and production method for semiconductor device
KR20040043383A (ko) * 2002-11-18 2004-05-24 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성방법
DE102004002407A1 (de) * 2003-01-29 2004-11-11 Infineon Technologies Ag Chemisch-mechanisches Polierverfahren (CMP-Verfahren) unter Verwendung feststehender Schleifkissen
US20060134915A1 (en) * 2003-02-11 2006-06-22 Koninklijke Philips Electronics N.V. Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit
US20050153546A1 (en) * 2004-01-12 2005-07-14 Carsten Ahrens Method for fabrication of a contact structure
US20060008968A1 (en) * 2004-07-06 2006-01-12 Brask Justin K Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect

Also Published As

Publication number Publication date
DE102006040585A1 (de) 2008-03-20
US20080057708A1 (en) 2008-03-06
US7638434B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
DE102006040585B4 (de) Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE10000759C1 (de) Verfahren zur Erzeugung von Justiermarken
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010028137A1 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102007061882B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit vergrabenem Kanal und integrierte Schaltung mit vergrabenem Kanal
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE10130824C2 (de) Reparaturverfahren für einen dielektrischen Film mit einem Lochdefekt auf einem Substrat
DE102013112683A1 (de) Verfahren zum ausbilden einer halbleiterstruktur und halbleiterstruktur
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE10210900B4 (de) Halbleiterstruktur mit SOI-Struktur und Verfahren zu seiner Herstellung
DE10219361B4 (de) Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130508

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee