DE102008007001B4 - Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung - Google Patents

Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung Download PDF

Info

Publication number
DE102008007001B4
DE102008007001B4 DE102008007001.7A DE102008007001A DE102008007001B4 DE 102008007001 B4 DE102008007001 B4 DE 102008007001B4 DE 102008007001 A DE102008007001 A DE 102008007001A DE 102008007001 B4 DE102008007001 B4 DE 102008007001B4
Authority
DE
Germany
Prior art keywords
layer
metal
forming
metallic species
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008007001.7A
Other languages
English (en)
Other versions
DE102008007001A1 (de
Inventor
Matthias Lehr
Moritz-Andreas Meyer
Eckhard Langer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102008007001.7A priority Critical patent/DE102008007001B4/de
Priority to US12/172,555 priority patent/US20090197408A1/en
Publication of DE102008007001A1 publication Critical patent/DE102008007001A1/de
Priority to US13/015,293 priority patent/US8329577B2/en
Application granted granted Critical
Publication of DE102008007001B4 publication Critical patent/DE102008007001B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76858After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, das in der angegebenen Reihenfolge der Schritte ausgeführt wird und folgende Schritte umfasst: Bilden einer Metallschicht (122m) über einer dielektrischen Schicht (121) einer Metallisierungsschicht (120) eines Halbleiterbauelements (100), um eine Öffnung in der dielektrischen Schicht (121) zu füllen; Ausführen eines Implantationsprozesses (103) um eine metallische Sorte durch eine freigelegte Oberfläche der Metallschicht einzuführen; Entfernen von überschüssigem Material der Metallschicht von der dielektrischen Schicht, um ein Metallgebiet (122) in der dielektrischen Schicht zu bilden, wobei das Metallgebiet eine Oberfläche mit der metallischen Sorte aufweist; Ausführen einer Wärmebehandlung; und Abscheiden eines dielektrischen Deckmaterials; wobei das Bilden der Metallschicht ein Abscheiden eines Metallmaterials mit einer ersten Überschusshöhe und ein Entfernen eines Teils des Metallmaterials, um eine zweite kleinere Überschusshöhe (122h), die größer als Null ist, einzustellen, umfasst.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung von Mikrostrukturen, etwa von modernen integrierten Schaltungen, und betrifft insbesondere die Herstellung leitender Strukturen, etwa Metallisierungsschichten auf Kupferbasis und Techniken zur Reduzierung der Elektromigration und anderer durch Belastung hervorgerufener Materialtransporteffekte während des Betriebs.
  • Beschreibung des Stands der Technik
  • Auf dem Gebiet der Herstellung moderner Mikrostrukturen, etwa integrierter Schaltungen, gibt es ein ständiges Bestreben, die Strukturgrößen der Mikrostrukturelemente zu verringern, um damit das Funktionsverhalten dieser Strukturen zu verbessern. Beispielsweise haben in modernen integrierten Schaltungen die minimalen Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, nunmehr den Bereich weit unter 1 μm erreicht, wodurch das Leistungsverhalten dieser Schaltungen im Hinblick auf die Geschwindigkeit und/oder Leistungsaufnahme verbessert wird. Wenn die Größe der einzelnen Schaltungselemente mit jeder neuen Schaltungsgeneration verringert wird, wodurch beispielsweise die Schaltgeschwindigkeit der Transistorelemente erhöht wird, wird auch der verfügbare Platz für Verbindungsleitungen, die die einzelnen Schaltungselement elektrisch miteinander verbinden, ebenfalls reduziert. Folglich müssen die Abmessungen dieser Verbindungsleitungen ebenfalls reduziert werden, um dem geringeren Anteil an verfügbarer Fläche und der größeren Anzahl an Schaltungselementen, die pro Einheitschipfläche vorhanden sind, zu kompensieren, da typischerweise die Anzahl der erforderlichen Verbindungen überproportional im Vergleich zur Anzahl der Schaltungselemente anwächst. Somit werden für gewöhnlich eine Vielzahl gestapelter „Verdrahtungsschichten”, die auch als Metallisierungsschichten bezeichnet werden, vorgesehen, wobei die einzelnen Metallleitungen einer einzelnen Metallisierungsschicht mit einzelnen Metallleitungen einer darüber liegenden oder darunter liegenden Metallisierungsschicht durch sogenannte Kontaktdurchführungen verbunden sind. Trotz des Vorsehens einer Vielzahl von Metallisierungsschichten sind reduzierte Abmessungen der Verbindungsleitungen erforderlich, um der enormen Komplexität von beispielsweise modernen CPU's, Speicherchips, ASICS (anwendungsspezifische IC's) und dergleichen Rechnung zu tragen. Die geringere Querschnittsfläche der Verbindungsstrukturen, möglicherweise in Verbindung mit einer Zunahme der statischen Leistungsaufnahme stark größenreduzierter Transistorelemente kann zu beträchtlichen Stromdichten in den Metallleitungen führen, die sich sogar bei jeder neuen Bauteilgeneration erhöhen kann.
  • Moderne integrierte Schaltungen mit Transistorelementen, die kritische Abmessungen von 0,1 μm und weniger aufweisen, werden daher typischerweise bei deutlich erhöhten Stromdichten bis zu einigen Kiloampere pro cm2 in den einzelnen Verbindungsstrukturen trotz des Vorsehens einer relativ großen Anzahl an Metallisierungsschichten betrieben auf Grund der Tatsache, dass eine große Anzahl an Schaltungselementen pro Einheitsfläche vorgesehen ist. Das Betreiben der Verbindungsstrukturen bei erhöhten Stromdichten zieht jedoch eine Reihe von Problemen nach sich, die mit einer belastungsabhängigen Leitungsbeeinträchtigung verknüpft sind, die schließlich zu einem vorzeitigen Ausfall der integrierten Schaltung führen kann. Ein wichtiges Phänomen in dieser Hinsicht ist der strominduzierte Materialtransport in Metallleitungen und Kontaktdurchführungen, was auch als „Elektromigration” bezeichnet wird. Die Elektromigration wird durch den Impulsübertrag von Elektronen auf die Ionenkerne des Leiters hervorgerufen, woraus sich ein Nettoimpuls in Richtung des Elektronenflusses ergibt. Insbesondere bei hohen Stromdichten kann eine merkliche kollektive Bewegung oder gerichtete Diffusion von Atomen, die durch die Elektromigration in dem Verbindungsmetall hervorgerufen wird, auftreten, wobei das Vorhandensein entsprechender Diffusionspfade einen wesentlichen Einfluss auf die verschobene Menge an Material, die sich aus dem Impulsübertrag ergibt, ausübt. Somit kann die Elektromigration zur Ausbildung von Hohlräumen innerhalb und von Materialanhäufungen benachbart zu den Metallverbindungsstrukturen führen, woraus sich ein reduziertes Leistungsverhalten und eine geringere Zuverlässigkeit oder auch ein vollständiger Ausfall des Bauelements ergeben kann. Beispielsweise werden Aluminiumleitungen, die in Siliziumdioxid und/oder Siliziumnitrid eingebettet sind, häufig als metallische Metallisierungsschichten verwendet, wobei, wie zuvor erläutert ist, moderne integrierte Schaltungen mit kritischen Abmessungen von 0,1 μm oder weniger deutlich kleinere Querschnittsflächen der Metallleitungen erfordern können und damit höhere Stromdichten, wodurch Aluminium zu einem weniger attraktiven Metall für die Herstellung von modernen Metallisierungsschichten wird.
  • Folglich wird Aluminium zusehends durch Kupfer ersetzt, d. h. ein Material mit deutlich geringeren elektrischen Widerstand und verbessertem Widerstandsverhalten im Hinblick auf Elektromigration selbst bei deutlich höheren Stromdichten im Vergleich zu Aluminium. Das Einführen des Kupfers bei der Herstellung von Mikrostrukturen und integrierten Schaltungen ist jedoch mit einer Reihe von schwierigen Problemen begleitet, die in der Eigenschaft des Kupfers begründet liegen, dass dieses effizient in Siliziumdioxid und einer Vielzahl von dielektrischen Materialien mit kleinem ε diffundiert, die typischerweise in Verbindung mit Kupfer eingesetzt werden, um die parasitäre Kapazität innerhalb komplexer Metallisierungsschichten zu verringern. Um die erforderliche Haftung zu erreichen und um eine unerwünschte Diffusion von Kupferatomen in empfindliche Bauteilgebiete zu unterdrücken, ist es daher für gewöhnlich erforderlich, eine Barrierenschicht zwischen dem Kupfer und dem dielektrischen Material, in welchem die kupferbasierten Verbindungsstrukturen eingebettet sind, vorzusehen. Obwohl Siliziumnitrid ein dielektrisches Material ist, das effektiv die Diffusion von Kupferatomen unterdrückt, ist die Auswahl von Siliziumnitrid als ein dielektrisches Zwischenschichtmaterial wenig wünschenswert, da Siliziumnitrid eine moderat hohe Permittivität aufweist, wodurch die parasitäre Kapazität benachbarter Kupferleitungen erhöht wird, was zu nicht akzeptablen Signalausbreitungsverzögerungen führen kann. Somit wird eine dünne leitende Barrierenschicht, die ebenfalls die erforderliche mechanische Stabilität für das Kupfer bringt, für gewöhnlich hergestellt, um den Hauptanteil des Kupfers von den umgebenden dielektrischen Material zu trennen, wodurch die Kupferdiffusion in das dielektrische Material verringert wird und auch das Diffundieren von unerwünschten Sorten, etwa Sauerstoff, Fluor, und dergleichen in das Kupfer unterdrückt wird. Des weiteren können die leitenden Barrierenschichten auch sehr stabile Grenzflächen mit dem Kupfer bilden, wodurch die Wahrscheinlichkeit eines ausgeprägten Materialtransports an diesen Grenzflächen verringert wird, die typischerweise ein kritisches Gebiet im Hinblick auf ausgeprägte Diffusionspfade sind. Aktuell werden Tantal, Titan, Wolfram und ihre Verbindungen mit Stickstoff und Silizium und dergleichen bevorzugt für eine leitende Barrierenschicht verwendet, wobei die Barrierenschicht zwei oder mehr Teilschichten unterschiedlicher Zusammensetzungen aufweisen kann, um den Erfordernissen im Hinblick auf die Diffusionsunterdrückung und die Hafteigenschaften gerecht zu werden.
  • Eine weitere Eigenschaft des Kupfers, die sich deutlich von Aluminium unterscheidet, ist die Tatsache, dass Kupfer nicht effizient in größeren Mengen durch chemisch und physikalische Dampfabscheideverfahren aufgebracht werden, wozu auch noch die Tatsache hinzukommt, dass Kupfer nicht effizient durch anisotrope Trockenätzprozesse strukturiert werden kann, wodurch eine Prozessstrategie erforderlich ist, die üblicherweise als Damaszener-Technik oder Einlegetechnik bezeichnet wird. In einem Damaszener-Prozess wird zunächst eine dielektrische Schicht hergestellt, die dann strukturiert wird, so dass diese Gräben und/oder Kontaktlochöffnungen aufweist, die nachfolgend mit Kupfer gefüllt werden, wobei, wie zuvor erläutert ist, vor dem Einfüllen des Kupfers eine leitende Barrierenschicht an Seitenwänden der Gräben und Kontaktdurchführungen gebildet wird. Das Abscheiden des Hauptanteils des Kupfermaterials in die Gräben und Kontaktdurchführungen wird für gewöhnlich durch nasschemische Abscheideprozesse bewerkstelligt, etwa durch Elektroplattieren oder stromloses Plattieren, wobei das zuverlässige Auffüllen von Kontaktlöchern mit einem Aspektverhältnis von fünf oder größer mit einem Durchmesser von 0,3 μm oder weniger in Verbindung mit Gräben mit einer Breite im Bereich von 0,1 mm bis mehrere Mikrometer erforderlich ist. Elektrochemische Abscheideprozesse für Kupfer sind auf dem Gebiet der elektronischen Leiterplattenherstellung gut etabliert. Jedoch ist die hohlraumfreie Füllung von Kontaktlochöffnungen mit hohem Aspektverhältnis ein äußerst komplexer und herausfordernder Vorgang, wobei die Eigenschaften der schließlich erhaltenen kupferbasierten Verbindungsstruktur deutlich von den Prozessparametern, Materialien und der Geometrie der interessierenden Struktur abhängen. Da die Geometrie der Verbindungsstrukturen im Wesentlichen durch Entwurfserfordernisse festgelegt ist und daher nicht wesentlich für eine gegebene Mikrostruktur geändert werden kann, ist es von großer Wichtigkeit, den Einfluss von Materialien, etwa von leitenden und nicht leitenden Barrierenschichten der Kupfermikrostruktur und ihre gegenseitige Wechselwirkung auf die Eigenschaften der Verbindungsstruktur zu bestimmen und zu steuern, um sowohl eine hohe Ausbeute als auch die erforderliche Produktzuverlässigkeit sicherzustellen. Insbesondere ist es wichtig, Mechanismen, die zur Beeinträchtigung und zum Ausfall von Verbindungsstrukturen führen, für diverse Konfigurationen zu erkennen, zu überwachen und zu vermeiden, um damit die Bauteilzuverlässigkeit für jede neue Bauteilgeneration oder jeden neuen Technologiestandard beizubehalten.
  • Folglich wird ein großer Aufwand betrieben, um die Beeinträchtigung von Kupferverbindungen insbesondere in Verbindung mit dielektrischen Materialien mit kleinem ε mit einer relativen Permittivität von 3,1 oder weniger zu untersuchen, um damit neue Materialien und Prozessstrategien zur Herstellung kupferbasierter Leitungen und Kontaktdurchführungen mit einer geringen Gesamtpermittivität zu finden. Obwohl der exakte Mechanismus der Elektromigration in Kupferleitungen noch nicht vollständig verstanden ist, so zeigt sich, dass Hohlräume, die in und an Seitenwänden und insbesondere an Grenzflächen zu benachbarten Materialien angeordnet sind, einen wesentlichen Einfluss auf das schließlich erreichte Leistungsverhalten und die Zuverlässigkeit der Verbindungsstrukturen ausüben.
  • Ein ausgeprägter Ausfallmechanismus, von dem man annimmt, dass er wesentlich zu einem vorzeitigen Bauteilausfall beiträgt, ist der durch die Elektromigration hervorgerufene Materialtransport insbesondere an einer Grenzfläche der Kupferleitungen zu der dielektrischen Deckschicht, die nach dem Einfüllen des Kupfers auf der Grundlage elektrochemischer Abscheidetechniken aufgebracht wird. Die Grenzflächeneigenschaften sind daher unter Umständen durch die vorhergehenden Fertigungsschritte, die zu einer speziellen Textur bzw. Oberflächenbeschaffenheit des Kupfers führen, und die Materialeigenschaften des Deckmaterials bestimmt, das häufig in Form von Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid und dergleichen vorgesehen wird. Aktuellste Untersuchungen scheinen anzudeuten, dass das Elektromigrationsverhalten der Grenzfläche zwischen Kupfer und der Deckschicht verbessert werden kann, indem metallische Verunreinigungen an der Grenzfläche vorgesehen werden. Es wird angenommen, dass diese Verunreinigungsatome fest an der Kupferoberfläche anhaften und das Wandern der Kupferatome unterdrücken, das ansonsten durch den Impulsübertrag der Elektronen bei den hohen Stromdichten, die typischerweise in der Metallleitung während des Betriebs vorherrschen, hervorgerufen wird. Es wurde daher vorgeschlagen, Kupferlegierungen an der freiliegenden Kupferoberfläche durch selektive elektrochemische Abscheidetechniken vor dem Aufbringen des dielektrischen Materials zu bilden. Obwohl ein verbessertes Elektromigrationsverhalten erreicht werden kann, kann jedoch die Kontamination des umgebenden dielektrischen Materials mit der metallischen Komponente während des selektiven Abscheideverfahrens zu einem erhöhten Leckstrom zwischen den Leitungen führen.
  • Die US Patentschrift US 6 731 006 B1 offenbart dotierte Kupferverbindungsleitungen, wobei das Kupfer während des Abscheidens oder nach dem Abscheiden mittels Ionenimplantation dotiert wird. Anschließend wird eine Wärmebehandlung ausgeführt, um implantierte Ionen von dem Überschussmetallbereich in den Leitungsbereich zu treiben, so dass diese beim anschließenden CMP nicht vollständig entfernt werden.
  • Die US Patentschrift US 6 633 085 B1 offenbart ein Verfahren zum selektiven Bilden einer Legierung auf Verbindungsleitungen durch Ionenimplantation. Dabei werden die Ionen durch eine Kontaktlochöffnung in eine darunter liegende Metallleitung implantiert.
  • Die US Patentschrift US 7 074 709 B2 lehrt ein Verfahren zur Modifizierung einer Halbleiterverbindungsschicht, um die Elektromigration zu reduzieren. Die Schrift offenbart eine doppelte Damaszenerstruktur, bei der eine Durchkontaktierung und eine zweite Verbindungsschicht in einem einzigen Schritt gebildet werden. Unter Verwendung einer Maske wird eine chemische Sorte durch Diffusion oder Sputtern in die zweite Verbindungsschicht eingeführt.
  • Die US-Patentanmeldung US 2005/0009331 A1 lehrt ein Verfahren zur Bildung einer Kupferleitung innerhalb einer Damaszenerstruktur. Bevor ein Isolierfilm gegen die Diffusion von Kupfer auf der gesamten Struktur gebildet wird, wird ein spezifisches Metallelement in die Oberfläche der Kupferleitung dotiert, um eine Metallelement-Dotierungsschicht zu bilden.
  • Die US Patentschrift US 6 833 321 B2 offenbart die Implantierung von Dotierungsionen in einen freigelegten Bereich einer Struktur durch eine Kontaktlochöffnung. Anschließend wird eine Wärmebehandlung durchgeführt.
  • Die US Patentschrift US 6 703 308 B1 offenbart die Implantierung eines Legierungselements, nachdem eine Kupferdeckschicht in eine zuvor gebildete Öffnung der Struktur eingefüllt wurde. Mittels eines Glühprozesses wird das Legierungselement zur Diffusion zu einer oberen Grenzschicht gebracht, um eine Schicht mit verbesserten Elektromigrationseigenschaften zu bilden.
  • Angesicht der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung diverse Verfahren und Bauelemente, um die Auswirkungen eines oder mehrere oben erkannten Probleme zu vermeiden oder zumindest zu reduzieren.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand leistungsfähige Techniken zum Verbessern des Elektromigrationsverhaltens in der Metallisierungsstruktur moderner Halbleiterbauelemente. Dazu wird eine geeignete metallische Sorte an einer Oberfläche des Metalls vorgesehen, wobei im Wesentlichen die metallische Sorte in dem benachbarten dielektrischen Material in der fertiggestellten Metallisierungsschicht vermieden wird, um damit das Risiko zum Erzeugen erhöhter Leckströme zu verringern. In anschaulichen nicht beanspruchten Aspekten wird eine geeignete Materialschicht mit der metallischen Sorte abgeschieden und strukturiert, wodurch die metallische Sorte von dem dielektrischen Material entfernt werden, während eine nachfolgende Diffusion schließlich zum Einbau der metallischen Sorte in das darunter liegende Metallgebiet führt. In anderen anschaulichen erfindungsgemäßen Aspekten wird die metallische Sorte effizient in einen Oberflächenbereich durch Teilchenbeschuss, etwa Ionenimplantation, Plasmabehandlung, und dergleichen eingebaut.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Metallschicht über einer dielektrischen Schicht einer Metallisierungsschicht eines Halbleiterbauelements, um eine Öffnung in der dielektrischen Schicht zu füllen. Das Verfahren umfasst ferner das Ausführen eines Implantationsprozesses, um eine metallische Sorte durch eine freiliegende Oberfläche der Metallschicht einzubringen. Das Verfahren umfasst ferner das Entfernen von überschüssigem Material der Metallschicht von der dielektrischen Schicht, um ein Metallgebiet in der dielektrischen Schicht zu bilden, wobei das Metallgebiet eine Oberfläche mit der metallischen Sorte besitzt. Das Bilden der Metallschicht umfasst ein Abscheiden eines Metallmaterials mit einer ersten Überschusshöhe und ein Entfernen eines Teils des Metallmaterials, um eine zweite kleinere Überschusshöhe, die größer als Null ist, einzustellen.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen des hierin offenbarten Gegenstands sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Metallisierungsschicht mit einem Metallgebiet zeigen, das eine Metallsorte besitzt, die selektiv in einem Oberflächenbereich gemäß anschaulicher, nicht beanspruchter Ausführungsformen ausgebildet ist;
  • 1d bis 1h schematisch das Halbleiterbauelement während diverser Fertigungsphasen zeigen, wobei eine metallische Sorte auf der Oberfläche einer Metallleitung in einem Zwischenstadium des Bildens der Metallleitung gemäß anschaulicher Ausführungsformen gebildet wird;
  • 1i und 1j schematisch das Halbleiterbauelement während diverser Fertigungsphasen beim selektiven Bereitstellen einer Metallschicht zeigen, die eine geeignete metallische Sorte zum Verbessern des Elektromigrationsverhaltens einer darunter liegenden Metallleitung gemäß noch anderer anschaulicher, nicht beanspruchter Ausführungsformen aufweist;
  • 1k schematisch eine Querschnittsansicht einer Metallisierungsschicht während eines Diffusionsprozesses zum selektiven Einbau einer metallischen Sorte in die Oberfläche einer Metallschicht gemäß noch weiterer anschaulicher, nicht beanspruchter Ausführungsformen zeigt; und
  • 1l und 1m schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, wenn eine Kontaktlochöffnung gebildet wird, durch die die metallische Sorte in einen freigelegten Oberflächenbereich eines Metallgebiets gemäß noch weiterer anschaulicher Ausführungsformen eingeführt wird.
  • Detaillierte Beschreibung
  • Der Gegenstand der vorliegenden Offenbarung betrifft Fertigungsverfahren für Halbleiterbauelemente, in denen eine metallische Sorte in ein Metallgebiet selektiver Weise eingebracht wird, d. h. in einer Weise, das eine deutliche Kontamination von Oberflächenbereichen des dielektrischen Materials vermieden wird. Zu diesem Zweck wird die metallische Sorte, die als eine legierungsbildende Sorte betrachtet werden kann, in Kontakt mit dem betrachteten Metallgebiet gebracht, ohne dass im Wesentlichen ein Kontakt mit dem benachbarten dielektrischen Material erfolgt, oder wobei ein dünner Oberflächenbereich des dielektrischen Materials zusammen mit möglichen Kontaminationsstoffen entfernt wird, wenn die metallische Sorte in einer Zwischenfertigungsphase zur Herstellung der betrachteten Metallisierungsschicht eingeführt wird. Folglich können die vorteilhaften Auswirkungen einer metallischen Sorte erreicht werden, ohne dass im Wesentlichen die Eigenschaften des dielektrischen Materials negativ beeinflusst werden, wobei die metallische Sorte in einigen anschaulichen Ausführungsformen in Form einer Atomsorte mit einem Atomradius vorgesehen wird, der größer ist als der Radius von Kupfer. Auf diese Weise kann die Diffusion der metallischen Sorte in tieferliegende Bereiche des Metalls und in das dielektrische Deckmaterial reduziert werden. Die selektive Positionierung der metallischen Sorte an und innerhalb der Oberfläche des betrachteten Metallgebiets kann durch geeignet gestaltete Abscheide- und/oder Diffusionsprozesse abhängig von den Materialeigenschaften erreicht werden, während in anderen anschaulichen Aspekten Implantationsprozesse, beispielsweise auf Grundlage einer geeignet gestalteten Implantationsmaske oder, erfindungsgemäß, auf der Grundlage eines „selbstmaskierenden” Schemas während geeigneter Fertigungsphasen ausgeführt werden, um damit die Oberflächeneigenschaften der Metallgebiete, etwa von kupferenthaltenden Gebieten, im Hinblick auf das Elektromigrationsverhalten zu verbessern.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben. Die in 1a1c beschriebenen Ausführungsformen sind nicht beansprucht.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einem fortgeschrittenen Herstellungsstadium. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, etwa ein halbleitendes Material, ein isolierendes Material und dergleichen, um darin und darüber entsprechende Halbleiterstrukturelemente, etwa Transistoren und dergleichen herzustellen. Beispielsweise repräsentiert das Substrat 101 ein im Wesentlichen kristallines Halbleitermaterial, etwa Silizium, Germanium, eine Halbleiterverbindung, und dergleichen. In anderen Fällen weist das Substrat 101 zumindest teilweise eine isolierende Schicht auf, über der eine geeignete Materialschicht vorgesehen ist, die zur Herstellung von Schaltungselementen verwendbar ist. Der Einfachheit halber sind derartige Schaltungselemente in 1a nicht gezeigt. Somit sollte, falls dies in der Beschreibung und/oder den angefügten Patentansprüchen nicht gegenteilig dargestellt ist, der hierin offenbarte nicht als auf ein spezielles Halbleitermaterial und Triggermaterial für das Substrat 101 einschließlich einer Bauteilschicht mit Schaltungselementen, Transistoren und dergleichen, eingeschränkt erachtet werden.
  • Das in 1a gezeigte Halbleiterbauelement 100 umfasst ferner eine Schicht 110, die eine Metallisierungsschicht repräsentiert, etwa die aller erste Metallisierungsschicht, die eine Verbindung zu entsprechenden Schaltungselementen auf der Grundlage einer Kontaktstruktur (nicht gezeigt) und dergleichen herstellt. Der Einfachheit halber wird die Schicht 110 als eine Metallisierungsschicht bezeichnet, die ein dielektrisches Material 111 aufweist, was ein beliebiges geeignetes Material oder eine Materialzusammensetzung nach Bedarf enthält. Beispielsweise kann das dielektrische Material 111 ein dielektrisches Material mit kleinem ε aufweisen, d. h. ein Material mit einer relativen Permittivität von 3,0 oder weniger, um damit die parasitäre Kapazität im Hinblick auf benachbarte Metallgebiete zu verringern. Des weiteren besitzt die Metallisierungsschicht 110 ein Metallgebiet 112, das im Wesentlichen aus einem gut leitenden Metall, etwa Kupfer, Silber, Legierungen davon, und dergleichen aufgebaut ist, während in anderen Fällen Kontaktmaterialien, etwa Wolfram und dergleichen in das Metallgebiet 112 eingebaut sind. Das Metallgebiet 112 kann ferner leitende Barrierenmaterialien aufweisen, wenn Metalle mit erhöhtem Diffusionsvermögen betrachtet werden, etwa Kupfer. In einigen Fällen enthält die Metallisierungsschicht 110 eine dielektrische Deckschicht, beispielsweise in Form von Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid und dergleichen, wenn ein direkter Kontakt des Metallgebiets 112 mit einer weiteren Metallisierungsschicht 120, d. h. einem dielektrischen Material 121 als ungeeignet erachtet wird. Die zweite Metallisierungsschicht 120 umfasst ferner ein Metallgebiet 122, beispielsweise in Form einer Metallleitung 122a und einer Kontaktdurchführung 122b. Ferner kann in der gezeigten Ausführungsform das Metallgebiet 122 ein gut leitendes Metall, etwa Kupfer, aufweisen, das durch eine geeignet gestaltete Barrierenschicht 123 einzuschließen ist. Beispielsweise sind geeignete Barrierenmaterialien in einem kupferbasierten Metallisierungsschema Tantal, Tantalnitrid, Titan, Titannitrid, eine Vielzahl von Verbindungen, etwa Kobalt, Wolfram, Phosphor oder eine Verbindung aus Kobalt, Wolfram, Bor, Verbindungen aus Nickel, Molybdän, Bor und dergleichen. Wie zuvor erläutert ist, sind die Elektromigrationswirkungen an einer Grenzfläche zwischen der Barrierenschicht 123 und dem gut leitenden Metall in dem Metallgebiet 122 weniger ausgeprägt, während typischerweise ein wesentlicher Ausfallmechanismus an einer Oberfläche 122s des Gebiets 122 auftreten kann, wenn diese mit einem dielektrischen Material einer nachfolgenden Metallisierungsschicht in Kontakt kommt.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden. D. h., Schaltungselemente, möglicherweise in Verbindung mit anderen Mikrostrukturelementen, werden in einer geeigneten Ebene des Substrats 101 hergestellt, wie dies zuvor erläutert ist, wobei Transistorelemente auf der Grundlage kritischer Abmessungen in der Größenordnung von 50 nm oder weniger hergestellt werden können, wie sie typischerweise in modernsten integrierten Schaltungen eingesetzt werden, etwa in CPU's, und dergleichen. Danach wird eine geeignete Kontaktstruktur, beispielsweise die Schicht 110, gebildet, um damit eine elektrische Verbindung zu leitenden Halbleiterbereichen der Schaltungselemente, die zuvor hergestellt wurden, herzustellen. Als nächstes werden ein oder mehrere Metallisierungsebenen vorgesehen, wenn die Schicht 110 nicht die allererste Metallisierungsschicht repräsentiert. Anschließend wird das dielektrische Material 111 auf Grundlage einer geeigneten Technik abgeschieden, wobei zu beachten ist, dass gut etablierte Materialzusammensetzungen, beispielsweise einschließlich von Ätzstoppschichten und dergleichen, in dem Material 111 eingebaut sein können. Nachfolgend werden gut etablierte Strukturierungsschemata eingesetzt, um Öffnungen zu bilden, die dem Metallgebiet 112 entsprechen, das typischerweise in Form einer Metallleitung oder eines Kontaktbereichs, abhängig von den Bauteilerfordernissen, vorgesehen wird. Danach wird ein Metall in die Öffnung eingefüllt, wobei entsprechende Techniken eingesetzt werden, wie sie nachfolgend mit Bezug zu den Metallisierungsschichten 120 und nachfolgenden Ausführungsformen, die mit Bezug zu den weiteren Zeichnungen erläutert sind, beschrieben werden. Somit wird nach dem Fertigstellen der Metallisierungsschicht 110 das dielektrische Material 121 beispielsweise unter Anwendung geeigneter Techniken zum Aufbringen eines Materials mit kleinem ε abgeschieden, woran sich anspruchsvolle Strukturierungstechniken anschließen, um eine Öffnung für die Kontaktdurchführung 122b und die Metallleitung 122a zu bilden. Es sollte beachtet werden, dass in der in 1a gezeigten Ausführungsform die Öffnungen für die Kontaktdurchführung 122b und den Graben 122a so gebildet sein können, so dass sie miteinander in Verbindung stehen, um damit ein gemeinsames Einfüllen des Barrierenmaterials 123 und des gut leitenden Metalls, etwa des Kupfers, zu ermöglichen. In anderen Fällen werden die Kontaktdurchführung 122b und der Graben 122a in separaten Strukturierungssequenzen hergestellt, was ebenfalls in den hierin offenbarten Prinzipien mit eingeschlossen ist.
  • In der folgenden Beschreibung wird auf einen Prozess Bezug genommen, um die Kontaktdurchführung 122b und den Graben 122a gemeinsam aufzufüllen, was als Doppel-Damaszener-Verfahren bezeichnet wird. Somit wird die Barrierenschicht 123 unter Anwendung gut etablierter Techniken, etwa Sputter-Abscheidung, chemische Dampfabscheidung (CVD), ALD (Atomlagenabscheidung), elektrochemische Abscheidung, und dergleichen aufgebracht. Danach wird das gut leitende Metall abgeschieden, wobei häufig eine sogenannte Saatschicht vorgesehen wird, die auch auf Grundlage von Sputter-Abscheidung, ALD, CVD, elektrochemische Abscheidung und dergleichen aufgebracht werden kann. Als nächstes wird der Hauptanteil des Materials abgeschieden, beispielsweise durch stromloses Plattieren, Elektroplattieren und dergleichen. Typischerweise wird überschüssiges Material mit abgeschieden, um zuverlässig die Kontaktdurchführung 122b und den Graben 122a zu füllen, wodurch ein nachfolgendes Abtragen des überschüssigen Materials erforderlich ist, um das Metallgebiet 122 als ein isoliertes Strukturelement bereitzustellen. Ein entsprechendes Abtragen von überschüssigem Material kann unter Anwendung von Abtragungsverfahren, etwa CMP (chemisch-mechanisches Polieren), Elektro-CMP, Ätzen, Elektro-Ätzen und dergleichen bewerkstelligt werden. Folglich wird nach dem Ende dieser Prozesssequenz die Oberfläche 122s freigelegt. In einigen anschaulichen Ausführungsformen wird die freigelegte Oberfläche 122s behandelt, wenn sehr reaktive Metalle, etwa Kupfer, für das Metallgebiet 122 verwendet werden. D. h., während des Abtragens des überschüssigen Materials und in nachfolgenden Substrathantierungsprozessen kann die freigelegte Oberfläche 122s in reaktiven Komponenten, etwa Fluor, Sauerstoff und dergleichen in Kontakt kommen, was zur Erzeugung eines lokal variierenden Ausmaßes an Oberflächenkontamination führen kann. Somit wird in einigen anschaulichen Ausführungsformen eine Passivierungsschicht 124, beispielsweise in Form von Kupferoxid, und dergleichen vorgesehen, um damit eine bessere Gleichmäßigkeit während der weiteren Bearbeitung für das selektive Vorsehen einer metallischen Sorte in und auf der Oberfläche 122s zu schaffen. Beispielsweise wird nach dem Freilegen der Oberfläche 122s eine oxidierende Umgebung eingerichtet, um in steuerbarer Weise eine dünne Kupferoxidschicht zu erzeugen, die kontinuierlich die Oberfläche 122s bedeckt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, wird eine Maske 102, die in Form einer Lackmaske vorgesehen sein kann, über der Metallisierungsschicht 120 gebildet und diese enthält eine Öffnung 102 zum Freilegen der Oberfläche 122s oder der entsprechenden Passivierungsschicht 124, falls diese vorgesehen ist. Die Maske 102 kann auf der Grundlage eines Lithographieschritts unter Anwendung der gleichen Maske strukturiert werden, wie sie zuvor zum Strukturieren des Grabens 122a verwendet wurde. Während des Aufbringens des Lackmaterials und der nachfolgenden Strukturierung und der nach der Belichtung folgenden Behandlung kann die Passivierungsschicht 124 eine Wechselwirkung mit dem Material in dem Graben 122a unterdrücken. Nach dem Strukturieren der Maske 102 kann ein Oberflächenbehandlungsprozess 103 ausgeführt werden, um selektiv eine gewünschte metallische Sorte, etwa Nickel, Zinn, Kobalt und dergleichen einzuführen. In einigen anschaulichen Ausführungsformen ist der Atomradius der metallischen Sorte vergleichbar und vorteilhafter Weise größer als der Atomradius von Kupfer, wodurch eine Diffusion der metallischen Sorte während der weiteren Bearbeitung und des Betriebs des Bauelements 100 reduziert wird. In einem anschaulichen Beispiel umfasst die Behandlung 103 eine Plasmabehandlung, die in einer Plasmaumgebung ausgeführt wird, die die gewünschte metallische Sorte enthält. Zu diesem Zweck wird eine geeignete Prozessanlage für plasmaunterstützte Abscheide- oder Trockenätzverfahren eingesetzt, um die Plasmaumgebung einzurichten, wobei geeignete Prozessparameter, etwa die Plasmaleistung, die Vorspannungsleistung und dergleichen bestimmt werden können, indem experimentell eine Eindringtiefe und eine Konzentration der metallischen Sorte für mehrere unterschiedliche Prozessbedingungen ermittelt werden. In einigen anschaulichen Beispielen umfasst die Behandlung 103 einen vorhergehenden Reinigungsprozess, beispielsweise um Oberflächenkontamination oder die Passivierungsschicht 124 zu entfernen, wenn diese für den Einbau der gewünschten metallischen Sorte als ungeeignet erachtet wird.
  • In anderen anschaulichen Beispielen umfasst der Oberflächenbehandlungsprozess 103 einen Ionenimplantationsprozess, der auf Grundlage geeignet eingestellter Prozessparameter, etwa Implantationsenergie, Dosis und dergleichen durchgeführt wird. Beispielsweise können moderat geringe Implantationsenergien von einigen keV bis zu einigen 10 keV in Verbindung mit Implantationssorten, etwa Nickel, Zinn, Kobalt und dergleichen verwendet werden. Entsprechende Parametereinstellungen können effizient durch Simulation und/oder Experimente ermittelt werden, um damit eine gewünschte Eindringtiefe und Konzentration zu erreichen. Beispielsweise kann die metallische Sorte in die Oberfläche 122s mit einer Dicke von 1 bis mehreren Nanometern eingebracht werden, wodurch eine Oberflächenschicht 122L erzeugt wird, die eine gewünschte Konzentration der betrachteten metallischen Sorte aufweist. Beispielsweise wird eine Konzentration von ungefähr 0,05 bis einige Atomprozent während des Prozesses 103 eingebaut, wodurch die gesamten Oberflächeneigenschaften verbessert werden, wie dies zuvor erläutert ist. Es sollte beachtet werden, dass die Passivierungsschicht 124, falls diese vorgesehen ist, in einigen Fällen beibehalten wird, wobei die Implantationsenergie in geeigneter Weise eingestellt wird, um die gewünschte Eindringtiefe und die Dicke der Schicht 122L nach dem Entfernen der Passivierungsschicht 124 in einer beliebigen geeigneten Fertigungsphase zu erhalten.
  • 1c zeigt schematisch das Halbleiterbauelement 100 nach dem Entfernen der Maske 102. Folglich enthält das Metallgebiet 122 die Schicht 122L mit verbessertem Elektromigrationsverhalten, möglicherweise in Verbindung mit der Passivierungsschicht 124. Die weitere Bearbeitung kann dann fortgesetzt werden, indem eine dielektrische Deckschicht, beispielsweise in Form von Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid und dergleichen abgeschieden wird, woran sich das Abscheiden des dielektrischen Materials einer nachfolgenden Metallisierungsschicht anschließt. Es sollte beachtet werden, dass in einigen anschaulichen Beispielen eine Wärmebehandlung nach dem Einbau der metallischen Sorte 122L ausgeführt werden kann, um damit die Ausbildung einer Legierung zu fördern und die Eigenschaften der Schicht 122L zu stabilisieren. Beispielsweise kann während dieser Wärmebehandlung auch die Kristallkonfiguration des Metalls in dem Gebiet 122 eingestellt werden, beispielsweise im Hinblick auf die Korngröße, die Kornorientierung und dergleichen.
  • 1d zeigt schematisch das Halbleiterbauelement 100 gemäß einer anschaulichen Ausführungsform, die in Verbindung mit 1e nicht beansprucht ist, jedoch in Verbindung mit 1g und 1h und dem Entfernen des überschüssigen Materials, der Wärmebehandlung und dem Abscheiden eines dielektrischen Deckmaterials gemäß 1f erfindungsgemäß ist. Das Bauelement 100 ist in einer Fertigungsphase gezeigt, in der eine Metallschicht 122M auf Grundlage von Abscheidetechniken hergestellt wurde, wie sie zuvor beschrieben sind. Somit kann die Metallschicht 122m über dem dielektrischen Material 121 und in der Öffnung, die das Metallgebiet 122 definiert, ausgebildet sein.
  • 1e zeigt schematisch das Bauelement 100 während der Behandlung 103, die nunmehr einen Ionenimplantationsprozess auf der Grundlage von Prozessparametern umfasst, um damit die metallische Sorte bis hinab zu einer gewünschten Tiefe einzuführen, wie dies durch den Pfeil 122D und die gestrichelte Linie angedeutet ist. Wie gezeigt, bedeckt die leitende Barrierenschicht 123 das dielektrische Material 121 und kann somit eine Ionenstoppeigenschaft abhängig von der Zusammensetzung der Barrierenschicht 123 bereitstellen. In anderen Fällen kann die Oberflächentopographie der Schicht 123 selbst für ein Eindringen in das Metallgebiet 122 auf Grund eines geringeren Höhenniveaus im Hinblick auf das Höhenniveau, das durch das dielektrische Material 121 definiert ist, erzeugen. Somit kann die Implantationsenergie so eingestellt werden, dass ein deutliches Eindringen in das dielektrische Material 121 verhindert wird, wobei dennoch eine gewünschte Konzentration der metallischen Sorte an einem Höhenniveau innerhalb des Gebiets 122 erreicht wird, wobei dieses Niveau zumindest der Oberfläche nach dem Entfernen des überschüssigen Materials der Schicht 122M entspricht. Ferner muss ggf. während eines nachfolgenden Abtragungsprozesses, der einen CMP-Prozess aufweisen kann, die Barrierenschicht 123 zuverlässig von horizontalen Bereichen des dielektrischen Materials 121 entfernt werden, wodurch typischerweise ein gewisses Maß an Nachpolieren erforderlich ist, während welchem eine gewisse Menge des dielektrischen Materials 121 ebenfalls entfernt wird. Folglich können ungewünschte metallische Sorten, die darin enthalten sind, ebenfalls zuverlässig entfernt werden, da die Implantationsenergie so gewählt ist, dass die Eindringtiefe auf einen Bereich des dielektrischen Materials 121 beschränkt ist, der zuverlässig während des nachfolgenden CMP-Prozesses entfernt wird.
  • 1f zeigt schematisch das Bauelement 100 nach dem Entfernen des überschüssigen Materials. Wie gezeigt, wird die metallische Sorte in Form der Schicht 122L auf dem Metallgebiet 122 vorgesehen, wobei eine Kontamination des dielektrischen Materials 121 auf einem geringen Niveau gehalten wird, wie dies zuvor erläutert ist. Danach wird die weitere Bearbeitung fortgesetzt, beispielsweise indem eine Wärmebehandlung oder dergleichen ausgeführt wird, woraufhin das Abscheiden eines geeigneten dielektrischen Deckmaterials möglicherweise in Verbindung mit einer weiteren Metallisierungsebene erfolgt. Somit kann der Implantationsprozess 103, wie er in 1e gezeigt ist, als ein „selbstmaskierender” und selbstjustierter Prozess ausgeführt werden, da die metallische Sorte im Wesentlichen in und auf dem Metallgebiet 132 positioniert wird, wobei unerwünschte Mengen der metallischen Sorte, falls diese in das dielektrische Material 121 eingebaut werden, nachfolgend entfernt werden, ohne dass weitere Prozessschritte erforderlich sind.
  • 1g zeigt schematisch das Halbleiterbauelement 100 gemäß einer erfindungsgemäßen anschaulichen Ausführungsform, in der beginnend von der in 1d gezeigten Konfiguration, ein erster Abtragungsschritt 104 ausgeführt wird, um eine anfängliche Dicke der Schicht 122M auf eine zweite Überschusshöhe 122H zu verringern, die größer als Null ist, wodurch ebenfalls eine im Wesentlichen ebene Oberflächentopographie geschaffen wird. Somit können auf der Grundlage einer verbesserten Oberflächentopographie und der definierten Überschusshöhe 122H die Prozessparameter des nachfolgenden Implantationsprozesses 103 mit besserer Genauigkeit eingestellt werden, wodurch eine erhöhte Prozessgleichmäßigkeit und damit Gleichmäßigkeit der Schicht 122L erreicht wird.
  • 1h zeigt schematisch das Bauelement 100 während des Prozesses 103, wodurch die metallische Sorte an einer gewünschten Tiefe zur Bildung der Schicht 122L positioniert wird, wobei ein ausgeprägtes Eindringen in das dielektrische Material 121 durch das Barrierenmaterial 123 blockiert wird, und/oder dieses findet mit erhöhter Gleichmäßigkeit statt, wodurch ebenfalls das Ergebnis des nachfolgenden Entfernens des Barrierenmaterials 123 mit der metallischen Sorte verbessert wird. In diesem Falle können geeignete Plasmabehandlungen ausgeführt werden, wodurch eine gewünschte Eindringtiefe geschaffen wird, was zu geringeren Durchlaufzeiten und einer erhöhten Gleichmäßigkeit beitragen kann, ohne dass zu einer Kontamination des dielektrischen Materials 121 beigetragen wird. Danach wird das Barrierenmaterial 123 und überschüssiges Material der Schicht 122 entfernt und die weitere Bearbeitung wird fortgesetzt, wie dies zuvor beschrieben ist.
  • 1i zeigt schematisch das Bauelement 100 gemäß noch weiteren anschaulichen nicht beanspruchten Beispielen, in denen die Maske 102 als eine Abscheidemaske zum selektiven Bilden der Schicht 122L verwendet wird, die die gewünschte metallische Sorte enthält, wobei der Kontakt der Schicht 122L mit dem dielektrischen Material 121 im Wesentlichen vermieden wird. Beispielsweise können elektrochemische Abscheideverfahren eingesetzt werden, wobei das Abscheiden eines geeigneten Katalysatormaterials vorausgehen kann, wenn die freigelegte Oberfläche 122S für eine gewünschte elektrochemische Abscheidung als ungeeignet erachtet wird. In anderen Fällen kann der elektrochemische Abscheideprozess ein selbstkatalysierender Prozess sein, wodurch im Wesentlichen das Abscheiden der Schicht 122L auf freigelegten Bereichen der Maske 102 verhindert wird. Somit kann die Maske 102 zuverlässig einen Kontakt des Materials 121 mit einer entsprechenden Elektrolytlösung verhindern.
  • Die Maske 102 kann effizient auf Grundlage gut etablierter Techniken entfernt werden. In anderen anschaulichen Beispielen wird die Schicht 122L auf der Grundlage einer Gasumgebung abgeschieden, indem beispielsweise ein physikalischer Dampfabscheideprozess oder ein chemischer Dampfabscheideprozess ausgeführt werden, wobei eine Prozesstemperatur bei ungefähr 200 Grad C und weniger gehalten wird, um damit eine deutliche chemische Modifizierung in der Struktur der Maske 102 zu vermeiden, wenn diese als eine Lackmaske vorgesehen ist.
  • Nach dem Abscheiden der Schicht 122L mit der metallischen Sorte wird die Maske 102 entfernt, beispielsweise durch Anwenden von Wärme, um die Maske 102 zusammen mit der Schicht 122L abzulösen. Es sollte beachtet werden, dass während des entsprechenden Abtragungsprozesses eine Kontamination freigelegter Bereiche des dielektrischen Materials 121 gering bleibt, da die entfernten Materialstücke der Schicht 122L im Wesentlichen nicht mit dem dielektrischen Material 121 in Kontakt kommen. Nach dem Entfernen der Maske 102 kann eine Wärmebehandlung ausgeführt werden, beispielsweise zum Stabilisieren der Schicht 122L und/oder zum Erzeugen eines gewissen Maßes an Diffusion oder zur Förderung der Ausbildung einer Legierung, um damit die Gesamtstärke der Oberfläche 122S mit der Schicht 122L zu verbessern.
  • 1j zeigt schematisch das Bauelement 100 mit der Schicht 122L, die selektiv auf der Oberfläche 122S gebildet ist. Beispielsweise repräsentiert die Schicht 122L das Ergebnis des Prozesses nach dem Entfernen der Maske 102, während in anderen anschaulichen Beispielen die Schicht 122L über dem Metallgebiet 122 und dem dielektrischen Material 121 abgeschieden wird, wenn eine ausgeprägte Reaktion der metallischen Sorte in der Schicht 122L mit dem dielektrischen Material 121 bei Temperaturen, die während des Abscheidens der Schicht 122L und der nachfolgenden Strukturierung angewendet werden, nicht wesentlich auftritt. Beispielsweise kann eine Lithographiemaske nach dem Abscheiden der Schicht 122L gebildet werden und belichtete Bereiche davon, d. h. Bereiche, die nicht auf der dielektrischen Schicht 121 ausgebildet sind, werden auf der Grundlage einer geeigneten Ätztechnik entfernt.
  • 1k zeigt schematisch das Bauelement 100 während einer Wärmebehandlung 106 zum in Gang setzen einer Diffusion der metallischen Sorte in der Schicht 122L in das Metall des Metallgebiets 122. In einigen anschaulichen Beispielen wird die Schicht 122L nach dem Prozess 106 entfernt, wenn ein direkter Kontakt mit einem weiteren dielektrischen Material als ungeeignet erachtet wird. Somit kann die Schicht 122L als ein Spender für die gewünschte metallische Sorte während einer Wärmebehandlung 106 dienen, während im Wesentlichen das dielektrische Material 121 nicht beeinflusst wird.
  • 1l zeigt schematisch das Bauelement 100 gemäß weiteren anschaulichen Ausführungsformen, in denen zusätzlich (beansprucht) oder alternativ (nicht beansprucht) zu der zuvor beschriebenen Ausführungsform ein Metallgebiet lokal die metallische Sorte erhält, das anschaulich mit Bezug zu dem Metallgebiet 112 beschrieben wird. D. h., in der gezeigten Fertigungsphase ist die dielektrische Schicht 121 so strukturiert, dass diese eine Kontaktlochöffnung 121A erhält, bevor ein entsprechender Graben, der mit dem Kontaktloch in Verbindung steht, gebildet wird, wie dies auch zuvor erläutert ist. Die Kontaktlochöffnung 121A kann auf der Grundlage gut etablierter Techniken auf Basis von Lithographie zur Herstellung einer geeigneten Maske gefolgt von einem anisotropen Ätzprozess zum Ätzen durch die Schicht 121 hergestellt werden, wobei der entsprechende Ätzprozess mittels einer Ätzstoppschicht 114 gesteuert oder gestoppt werden kann, die auch als eine dielektrische Deckschicht für das Metallgebiet 112 dienen kann. Beispielsweise ist die Ätzstoppschicht 114 aus Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid und dergleichen aufgebaut, wodurch ebenfalls ein Einschluss des Materials des Metallgebiets 112 in Verbindung mit einem Barrierenmaterial 113 erreicht wird, das die gleiche Zusammensetzung aufweisen kann, wie dies zuvor mit Bezug zu den Barrierenmaterial 123 erläutert ist.
  • Nach dem anisotropen Ätzprozess wird ein weiterer Ätzprozess 105 ausgeführt, der so gestaltet ist, das verbleibende Material der Ätzstoppschicht 114 innerhalb der Kontaktlochöffnung 121A zu entfernen. Beispielsweise kann das verbleibende Ätzstoppmaterial während des Abtragens einer entsprechenden Lackmaske unter Verwendung eines sauerstoffbasierten Plasmaprozesses abgetragen werden, möglicherweise in Verbindung mit einer Fluorkomponente. Somit wird nach dem Ätzprozess 105 ein Teil der Oberfläche des Metallgebiets 112 freigelegt, wie dies durch 112S angegeben ist. D. h., der Bereich 112S besitzt im Wesentlichen die gleiche laterale Abmessung wie die Kontaktdurchführung 122B, die in der Kontaktlochöffnung 121A zu bilden ist.
  • 1m zeigt schematisch das Bauelement 100 während eines Ionenimplantationsprozesses 103 zum Einführen der metallischen Sorte in dem freigelegten Oberflächenbereich 112S auf der Grundlage geeignet ausgewählter Implantationsparameter. Somit wird eine entsprechende Schicht 122L in einem Bereich erzeugt, an dem die Kontaktdurchführung 122 mit dem Metallgebiet 112 in Verbindung steht, wodurch eine erhöhte Elektromigrationsstabilität in diesem Bereich erreicht wird. Es sollte beachtet werden, dass eine metallische Sorte in den Oberflächenbereich des dielektrischen Materials 121 ebenfalls eingebaut werden kann, wobei jedoch eine Eindringtiefe relativ gering ist, da kleine Implantationsenergien eingesetzt werden, da die Schicht 122I nur an den Oberflächenbereich 122S erforderlich ist. Während der weiteren Bearbeitung, d. h. während eines Strukturierungsprozesses zur Bildung eines Grabens und zum nachfolgenden Füllen der Kontaktlochöffnung 121A und des darüber liegenden Grabens werden somit das Barrierenmaterial 123 und die Metallschicht 122M (siehe 1d) abgeschieden, wie dies zuvor beschrieben ist. In einigen anschaulichen Ausführungsformen wird in dieser Phase die metallische Sorte eingebaut, beispielsweise durch einen Ionenimplantationsprozess, wie dies zuvor beschrieben ist, während in anderen Fällen die metallische Sorte in einer späteren Phase aufgebracht wird, wie dies in den vorhergehenden Ausführungsformen dargestellt ist. In noch anderen Fällen wird die Schicht 122L in dem freigelegten Oberflächenbereich 122S als ausreichend erachtet, um die gewünschte Verbesserung im Elektromigrationsverhalten zu erreichen. In jedem Falle kann das überschüssige Material der Schicht 122L durch einen Prozess mit einem CMP-Prozess, zumindest in einer abschließenden Phase, entfernt werden, wodurch auch ein gewisser Anteil der dielektrischen Schicht 121 abgetragen wird, wie dies zuvor erläutert ist. Somit kann während dieses Abtragungsprozesses die metallische Sorte, die in einem Oberflächenbereich der dielektrischen Schicht 121 ausgebildet ist, deutlich verringert werden oder kann im Wesentlichen vollständig entfernt werden, wodurch eine negative Auswirkung auf die dielektrischen Eigenschaften der Schicht 121 verringert oder unterdrückt werden.
  • Es gilt also: Die hierin offenbarten Prinzipien stellen Techniken zum Verbessern des Elektromigrationsverhaltens von Metallisierungssystemen moderner Halbleiterbauelemente bereit, indem eine metallische Sorte zumindest auf einem Bereich der Oberfläche eines Metallgebiets „selektiv” vorgesehen wird. Zu diesem Zweck wird in anschaulichen Aspekten ein Implantationsprozess auf der Grundlage einer Implantationsmaske oder auf der Grundlage ausgeführt und/oder eine selektive Abscheidung und ein Diffusionsmechanismus können verwendet werden. Unter Anwendung eines Ionenimplantationsprozesses zum selektiven Einbau einer metallischen Sorte können die Implantationsparameter in geeigneter Weise eingestellt werden, so dass ein gewünschter Schichtwiderstand des implantierten Bereichs des Basismaterials erhalten wird. D. h., da Implantationsparameter, etwa Dosis und Energie, in präziser Weise für eine gegebene metallische Sorte eingestellt werden können, können auch die Gesamtkonzentration und das vertikale Konzentrationsprofil geeignet so eingestellt werden, dass der gesamte Schichtwiderstand des implantierten Bereichs und damit des betrachteten Metallgebiets nicht unnötig erhöht wird, wobei dennoch eine erhöhte Widerstandsfähigkeit gegenüber Elektromigrationseffekten erreicht wird. Somit wird der elektrische Gesamtwiderstand der Metallleitungen nicht unerwünscht erhöht, wobei dennoch eine deutliche Verbesserung der Grenzflächeneigenschaften zu einer darüber liegenden dielektrischen Deckschicht erreicht werden. Andererseits kann eine unerwünschte Wechselwirkung der metallischen Sorte mit dem dielektrischen Material unterdrückt oder im Wesentlichen vollständig vermieden werden, wodurch Leckströme auf einem geringen Niveau bleiben.

Claims (7)

  1. Verfahren, das in der angegebenen Reihenfolge der Schritte ausgeführt wird und folgende Schritte umfasst: Bilden einer Metallschicht (122m) über einer dielektrischen Schicht (121) einer Metallisierungsschicht (120) eines Halbleiterbauelements (100), um eine Öffnung in der dielektrischen Schicht (121) zu füllen; Ausführen eines Implantationsprozesses (103) um eine metallische Sorte durch eine freigelegte Oberfläche der Metallschicht einzuführen; Entfernen von überschüssigem Material der Metallschicht von der dielektrischen Schicht, um ein Metallgebiet (122) in der dielektrischen Schicht zu bilden, wobei das Metallgebiet eine Oberfläche mit der metallischen Sorte aufweist; Ausführen einer Wärmebehandlung; und Abscheiden eines dielektrischen Deckmaterials; wobei das Bilden der Metallschicht ein Abscheiden eines Metallmaterials mit einer ersten Überschusshöhe und ein Entfernen eines Teils des Metallmaterials, um eine zweite kleinere Überschusshöhe (122h), die größer als Null ist, einzustellen, umfasst.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines leitenden Barrierenmaterials (123) auf der dielektrischen Schicht und einer inneren Oberfläche der Öffnung vor dem Bilden der Metallschicht.
  3. Verfahren nach Anspruch 2, wobei Bilden der Metallschicht umfasst: Abscheiden der Metallschicht durch Ausführen eines elektrochemischen Abscheideprozesses.
  4. Verfahren nach Anspruch 1, wobei die Metallschicht Kupfer aufweist und wobei die metallische Sorte eine Sorte ist, die kein Kupfer enthält.
  5. Verfahren nach Anspruch 4, wobei die metallische Sorte einen Atomradius besitzt, der größer ist als ein Atomradius des Kupfers.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer tieferliegenden Metallisierungsschicht (110) vor dem Bilden der Metallisierungsschicht (120), wobei die tieferliegende Metallisierungsschicht (110) eine Metallleitung (112) aufweist und wobei das Verfahren ferner umfasst: Bilden der dielektrischen Schicht über der tieferliegenden Metallisierungsschicht, Bilden einer Kontaktlochöffnung in der dielektrischen Schicht, um einen Bereich der Metallleitung freizulegen und Einführen der metallischen Sorte in eine Oberfläche des freigelegten Bereichs.
  7. Verfahren nach Anspruch 6, wobei die metallische Sorte durch Implantieren der metallischen Sorte durch die Kontaktlochöffnung eingeführt wird.
DE102008007001.7A 2008-01-31 2008-01-31 Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung Active DE102008007001B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008007001.7A DE102008007001B4 (de) 2008-01-31 2008-01-31 Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
US12/172,555 US20090197408A1 (en) 2008-01-31 2008-07-14 Increasing electromigration resistance in an interconnect structure of a semiconductor device by forming an alloy
US13/015,293 US8329577B2 (en) 2008-01-31 2011-01-27 Method of forming an alloy in an interconnect structure to increase electromigration resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008007001.7A DE102008007001B4 (de) 2008-01-31 2008-01-31 Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung

Publications (2)

Publication Number Publication Date
DE102008007001A1 DE102008007001A1 (de) 2009-08-06
DE102008007001B4 true DE102008007001B4 (de) 2016-09-22

Family

ID=40822067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008007001.7A Active DE102008007001B4 (de) 2008-01-31 2008-01-31 Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung

Country Status (2)

Country Link
US (2) US20090197408A1 (de)
DE (1) DE102008007001B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
DE102010063299A1 (de) * 2010-12-16 2012-06-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Leistungssteigerung in Metallisierungsystemen mit Mikrostrukturbauelementen durch Einbau einer Barrierenzwischenschicht
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
US9082824B2 (en) * 2013-05-31 2015-07-14 Freescale Semiconductor, Inc. Method for forming an electrical connection between metal layers
US9711452B2 (en) 2014-12-05 2017-07-18 International Business Machines Corporation Optimized wires for resistance or electromigration
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
WO2018190817A1 (en) * 2017-04-12 2018-10-18 Intel Corporation Integrated circuit interconnects
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US10763168B2 (en) * 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10600686B2 (en) * 2018-06-08 2020-03-24 International Business Machines Corporation Controlling grain boundaries in high aspect-ratio conductive regions
WO2019241417A1 (en) 2018-06-13 2019-12-19 Invensas Bonding Technologies, Inc. Tsv as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117770A (en) * 1998-10-08 2000-09-12 Advanced Micro Devices, Inc. Method for implanting semiconductor conductive layers
US6426289B1 (en) * 2000-03-24 2002-07-30 Micron Technology, Inc. Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6500749B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Method to improve copper via electromigration (EM) resistance
US6633085B1 (en) * 2001-06-20 2003-10-14 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by ion implantation
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6703308B1 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6731006B1 (en) * 2002-12-20 2004-05-04 Advanced Micro Devices, Inc. Doped copper interconnects using laser thermal annealing
US6833321B2 (en) * 2001-11-30 2004-12-21 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
US20050009331A1 (en) * 2003-07-09 2005-01-13 Park Sang Kyun Method of forming copper wiring in semiconductor device
US7074709B2 (en) * 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
US7115502B2 (en) * 2002-08-30 2006-10-03 Intel Corporation Structure and manufacturing process of localized shunt to reduce electromigration failure of copper dual damascene process
WO2007060640A2 (en) * 2005-11-28 2007-05-31 Nxp B.V. Method of forming a self aligned copper capping layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6464568B2 (en) * 2000-12-04 2002-10-15 Intel Corporation Method and chemistry for cleaning of oxidized copper during chemical mechanical polishing
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117770A (en) * 1998-10-08 2000-09-12 Advanced Micro Devices, Inc. Method for implanting semiconductor conductive layers
US6426289B1 (en) * 2000-03-24 2002-07-30 Micron Technology, Inc. Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6500749B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Method to improve copper via electromigration (EM) resistance
US6633085B1 (en) * 2001-06-20 2003-10-14 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by ion implantation
US6703308B1 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6833321B2 (en) * 2001-11-30 2004-12-21 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
US7074709B2 (en) * 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
US7115502B2 (en) * 2002-08-30 2006-10-03 Intel Corporation Structure and manufacturing process of localized shunt to reduce electromigration failure of copper dual damascene process
US6731006B1 (en) * 2002-12-20 2004-05-04 Advanced Micro Devices, Inc. Doped copper interconnects using laser thermal annealing
US20050009331A1 (en) * 2003-07-09 2005-01-13 Park Sang Kyun Method of forming copper wiring in semiconductor device
WO2007060640A2 (en) * 2005-11-28 2007-05-31 Nxp B.V. Method of forming a self aligned copper capping layer

Also Published As

Publication number Publication date
US20110124189A1 (en) 2011-05-26
DE102008007001A1 (de) 2009-08-06
US8329577B2 (en) 2012-12-11
US20090197408A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102018107374B4 (de) Physikalischer Dampfabscheidungsprozess für Halbleiterverbindungsstrukturen
DE10250889B4 (de) Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102010002451B4 (de) Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102007004867A1 (de) Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102008016424A1 (de) Verringern der Strukturierungsschwankung von Gräben in Metallisierungsschichtstapeln mit einem Material mit kleinem ε durch Verringerung der Kontamination der Grabendielektrika
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE