DE102006032459A1 - CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren - Google Patents
CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren Download PDFInfo
- Publication number
- DE102006032459A1 DE102006032459A1 DE102006032459A DE102006032459A DE102006032459A1 DE 102006032459 A1 DE102006032459 A1 DE 102006032459A1 DE 102006032459 A DE102006032459 A DE 102006032459A DE 102006032459 A DE102006032459 A DE 102006032459A DE 102006032459 A1 DE102006032459 A1 DE 102006032459A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- region
- substrate
- forming
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 144
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 230000008569 process Effects 0.000 description 34
- 150000002500 ions Chemical class 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 9
- 238000011161 development Methods 0.000 description 8
- 238000001444 catalytic combustion detection Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 206010034960 Photophobia Diseases 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 208000013469 light sensitivity Diseases 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Offenbart werden ein CMOS-Bildsensor und ein zugehöriges Herstellungs-Verfahren. Das vorliegende Verfahren umfasst die Schritte: Bilden einer Isolations-Schicht auf einem Halbleiter-Substrat, Definieren/Begrenzen eines aktiven Bereiches, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; Bilden eines Gates im Transistor-Bereich, wobei das Gate eine Gate-Elektrode und eine Gate-Isolierschicht beihaltet, welche zwischen der Gate-Elektrode und dem Substrat zwischengeschaltet ist; Bilden eines ersten Niedrige-Konzentration-Diffusions-Bereiches im Photodioden-Bereich; Bilden eins zweiten Niedrige-Konzentration-Diffusions-Bereiches im Transistor-Bereich; Bilden einer Puffer-Schicht über einer gesamten (Ober)fläche des Substrats, selektives Entfernen der Puffer-Schicht zum Abdecken des Photodioden-Bereiches; Bilden einer ersten und einer zweiten Isolierschicht über/auf der gesamten (Ober)fläche des Substrats, wobei die erste und die zweite Isolierschicht eine voneiannder verschiedene Ätz-Selektivität aufweisen; Bilden einer isolierenden Seitenwand an beiden Seiten der Gate-Elektrode durch selektives Entfernen der zweiten Isolierschicht; selektives Entfernen der ersten Isolierschicht in anderen Bereichen als dem Photodioden-Bereich; Bilden eines Hohe-Konzentration-Diffusions-Bereiches im freigelegten Transistor-Bereich, teilweise Überlappen des zweiten Niederige-Konzentration-Diffusions-Bereiches; und Bilden einer Metall-Silicid-Schicht auf einer ...
Description
- HINTERGRUND DER ERFINDUNG
- Bereich der Erfindung
- Die vorliegende Erfindung betrifft eine Halbleiter-Vorrichtung und ein/das zugehörige(s) Herstellungsverfahren. Insbesondere betrifft die vorliegende Erfindung einen Komplementärer-Metalloxid-Halbleiter("complementary metal oxide semiconductor", CMOS)-Bildsensor und ein/das zugehörige Herstellungsverfahren.
- Ein Bildsensor transformiert als eine Art von Halbleiter-Vorrichtung optische Bilder in elektrische Signale, welche allgemein in einen Ladungsgekoppelte-Vorrichtung("charge coupled device", CCD)- und einen CMOS-Bildsensor klassifiziert werden können.
- Herkömmlicher Weise umfasst eine CCD eine Mehrzahl von Photodioden, welche in Matrix-Form angeordnet sind, um das/ein optisches Signal in das/ein elektrische(s) Signal zu übertragen, eine Mehrzahl von zwischen den Photodioden ausgebildeten vertikalen ladungsgekoppelten Vorrichtungen (VCCDs), um Ladungen zu übertragen, welche in jeder Photodiode in einer Vertikalrichtung erzeugt werden, eine Mehrzahl von horizontalen ladungsgekoppelten Vorrichtungen (HCCDs) zum Übertragen von von jedem (der) VCCDs in einer Horizontalrichtung übertragenen Ladungen und einen Messverstärker zum Abfühlen/Aufnehmen von in der Horizontalrichtung übertragenen Ladungen zum Ausgeben elektrischer Signale.
- Es ist allgemein bekannt, dass CCDs einen komplizierten Betriebs-Mechanismus und einen hohen Leistungs-Verbrauch aufweisen. Darüber hinaus ist ihr Herstellungs-Verfahren sehr kompliziert, weil mehrere Schritte von Photolithographie-Prozessen zu ihrer Herstellung benötigt werden. Insbesondere ist es schwierig, eine CCD mit anderen Vorrichtungen, wie Steuerungs-Schaltungen, Signalverarbeitungs-Schaltungen, Analog/Digital-Konvertern und so weiter in einem Einzelchip zu integrieren. Solche Nachteile von CCDs können Miniaturisierung von Produkten, welcher eine CCD enthalten, behindern.
- Um die oben beschriebenen Nachteile von CCDs zu überwinden, wurden kürzlich in der/den aufkommenden/nachfolgenden Generationen) von Bildsensoren CMOS-Bildsensoren entwickelt.
- CMOS-Bildsensoren können inzwischen gemäß der Anzahl an Transistoren in dem/einem Einheitspixel in 3T, 4T, 5T Typen und so weiter klassifiziert werden. Der 3T-Typ-CMOS-Bildsensor umfasst eine Photodiode und drei Transistoren, und der 4T-Typ umfasst eine Photodiode und vier Transistoren. Hierbei ist ein Einheitspixel-Layout des 3T-Typ-CMOS-Bildsensors wie folgt konfiguriert.
-
1 zeigt ein Layout, welches einen Einheitspixel in einem herkömmlichen 3T-Typ-CMOS-Bildsensor zeigt. - Wie in
1 gezeigt, ist eine Photodiode20 in einem großen Abschnitt eines definierten/begrenzten aktiven Bereiches10 ausgebildet, und drei Transistoren120 ,130 , und140 sind jeweils so ausgebildet, dass sie in dem/einem anderen Abschnitt des aktiven Bereiches10 überlappen. - Der Transistor
120 bildet einen Rücksetz-Transistor, und der Transistor130 bildet einen Treiber-Transistor, und der Transistor140 bildet einen Auswahl-Transistor. - Hierbei werden Dotier-Ionen im aktiven Bereich
10 implantiert, wo jeder Transistor ausgebildet wird, mit Ausnahme desjenigen Abschnitts des aktiven Bereichs10 zwischen den jeweiligen Gate-Elektoden der Transistoren120 ,130 , und140 , um Source und Drain-Bereiche jedes Transistors auszubilden. - Eine Versorgungs-Spannung (VDD) wird an Source/Drain-Bereichen zwischen dem Rücksetz-Transistor und dem Treiber-Transistor appliziert, und die an einer Seite des Auswahl-Transistors ausgebildeten Source/Drain-Bereiche werden mit Detektions-Schaltungen (nicht gezeigt) verbunden.
- Die Transistoren
120 ,130 , und140 werden jeweils mit Signal-Leitungen verbunden, auch wenn sie in1 nicht gezeigt sind. Darüber hinaus sind Signal-Leitungen jeweils über/durch jeweils an einem ihrer Enden ausgebildete zusätzliche Lötstützpunkte ("pads") mit externen Treiber-Schaltungen verbunden. -
2 zeigt eine Querschnitts-Ansicht, welche eine Photodiode und einen Rücksetz-Transistor eines herkömmlichen CMOS-Bildsensors, gesehen entlang der Linie A-A' in1 , erläutert/zeigt. - Bezugnehmend auf
2 ist die/eine epitaktische Schicht101 vom "P–" Typ auf einem "P++" Typ Halbleiter-Substrat100 ausgebildet. Darüber hinaus ist das Halbleiter- Substrat100 , welches die epitaktische Schicht101 enthält, durch den aktiven Bereich10 , welcher den Photodioden-Bereich PD enthält, und einen Isolations- Bereich, in welchem die/eine Isolations-Schicht102 ausgebildet ist, definiert/begrenzt, wie in1 gezeigt. - Wie in
2 gezeigt, ist die Gate-Elektode104 unter Zwischenschalten einer Gate-Isolierschicht103 für den Rücksetz-Transistor120 auf/über der epitaktischen Schicht101 ausgebildet. Ein Paar von Nitrid-Seitenwänden110a ist an beiden Seiten der Gate-Elektode104 ausgebildet. - Darüber hinaus ist ein "N–" Typ-Diffusions-Bereich
106 in dem Photodioden-Bereich PD der epitaktischen Schicht101 ausgebildet. Ein "N–" Diffusions-Bereich108 für eine Leicht-Dotiertes-Drain(LDD)-Struktur und ein "N+" Diffusions-Bereich112 für Source/Drain-Diffusions-Bereiche sind im Transistor-Bereich der epitaktischen Schicht101 ausgebildet. - Ein TEOS(Tetra-Ethyl-Ortho-Silikat)-Oxid
109 ist/wird über einer gesamten (Ober)fläche des Halbleiter-Substrats100 ausgebildet, welche(s) die Gate-Elektode104 bedeckt, und eine Metall-Silizid-Schicht115 ist/wird auf einer (Ober)fläche der Source/Drain-Diffusions-Bereiche112 ausgebildet. - Ferner sind/werden eine Nitrid-Schicht
116 , welche als eine Diffusions- und Ätz-Sperre wirkt, und eine dielektrische Zwischen-Schicht117 in aufeinanderfolgender Reihenfolge auf/über der gesamten (Ober)fläche des Halbleiter-Substrats100 gebildet. -
3a bis3i sind Querschnitts-Ansichten, welche ein herkömmliches Verfahren zum Herstellen eines CMOS-Bildsensors zeigen. - Bezugnehmend auf
3a wird eine epitaktische "P–" Typ-Schicht101 auf dem Halbleiter-Substrat100 , wie einem einkristallinen Silizium gebildet, welche eine hohe Konzentration und einen ersten Leitfähigkeits-Typ (d.h., "P++" Typ) aufweist. - Hierbei bewirkt die epitaktische Schicht
101 ein/das Ausbilden eines tiefen und breiten Verarmungs-Bereiches in dem Photodioden-Bereich. Dadurch kann die Fähigkeit einer Niederspannungs-Photodiode zum Sammeln von Photoelektronen verbessert werden, und auch die Licht-Sensitivität kann verbessert werden. - Darüber hinaus ist das Halbleiter-Substrat
100 durch einen aktiven Bereich und einen Isolations-Bereich definiert, und eine Isolations-Schicht102 wird durch einen Flacher-Graben-Isolation("shallow trench isolation", STI)-Prozess oder einen Lokale-Oxidation-von-Silizium("local oxidation of silicon", LOCOS)-Prozess gebildet. - Anschließend werden eine Gate-Isolierschicht
103 und eine leitfähige Schicht auf der ganzen (Ober)fläche der epitaktischen Schicht101 , welche die Isolations-Schicht102 beinhaltet, in aufeinanderfolgender Reihenfolge aufgebracht, und sie werden unter Verwendung von Photolithographie und Ätz-Prozessen selektiv strukturiert, wodurch die Gate-Elektode104 gebildet wird. - Eine erste Photolack-Schicht wird über/auf der gesamten (Ober)fläche des Substrats
100 , inklusive der Gate-Elektode104 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine erste Photolack-Struktur105 gebildet wird, welche den Photodioden-Bereich freilegt. - Dann wird unter Verwendung der ersten Photolack-Struktur
105 als einer Maske durch Ionen-Implantation einer niedrigen Konzentration von "N" Typ-Dotier-Ionen ein "N–" Diffusions-Bereich106 im freigelegten Photodioden-Bereich gebildet. - Wie in
3b gezeigt, wird nach Entfernen der ersten Photolack-Struktur105 eine zweite Photolack-Schicht über/auf der gesamten (Ober)fläche des Substrats100 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine zweite Photolack Struktur107 gebildet wird, welche den Transistor-Bereich freilegt. - Dann wird unter Verwendung der zweiten Photolack-Struktur
107 als einer Maske, eine niedrige Konzentration von "N" Typ-Dotier-Ionen in den freigelegten Transistor-Bereich implantiert, um einen "N–" Typ-Diffusions-Bereich108 zu bilden. Hierbei wird unter Verwendung höherer Implantations-Energie der "N–" Typ-Diffusions-Bereich106 des Photodioden-Bereich bevorzugt in einer größeren Diffusions-Tiefe als derjenigen des "N–" Typ-Diffusions-Bereiches108 des Transistor-Bereiches gebildet. - Wie in
3c gezeigt, wird nach Entfernen der zweiten Photolack-Struktur107 eine TEOS Oxid-Schicht109 über/auf der gesamten (Ober)fläche des Substrats100 in einer Dicke von ungefähr 200 Å gebildet, und dann wird auf der TEOS Oxid-Schicht109 eine Nitrid-Schicht110 gebildet. - Es wird kontinuierlich ein Rückätz("etch back")-Prozess an der Nitrid-Schicht
110 ausgeführt, um die Nitrid-Seitenwände110a an beiden Seiten der Gate-Elektode104 zu bilden, wie in3d gezeigt. - Wie in
3e gezeigt, wird eine dritte Photolack-Schicht über/auf der gesamten (Ober)fläche des Substrats100 gebildet, und sie wird dann durch Belichtungs- und Entwicklungs-Prozesse strukturiert, wodurch eine dritte Photolack-Struktur111 gebildet wird, welche den Photodioden-Bereich und die Isolations-Schicht102 abdeckt. - Unter Verwendung der dritten Photolack-Struktur
111 als eine Maske wird kontinuierlich eine hohe Konzentration an "N" Typ-Dotier-Ionen in Source/Drain-Bereiche implantiert, um den "N+" Typ-Diffusions-Bereich112 zu bilden. - Wie in
3f gezeigt, wird nach Entfernen der dritten Photolack-Struktur111 ein Wärme-Behandlungs-Prozess (beispielsweise ein schneller thermischer Prozess unter/bei einer Temperatur von über 800°C) ausgeführt, um Dotier-Ionen in dem "N–" Typ-Diffusions-Bereich106 , dem "N–" Typ-Diffusions-Bereich108 und dem "N+" Typ-Diffusions-Bereich112 zu aktivieren. - Anschließend wird eine Silicid-Blockier-Schicht
113 auf/über der gesamten (Ober)fläche des Halbleiter-Substrats100 gebildet. - Wie in
3g gezeigt, wird eine vierte Photolack-Schicht auf der Silicid - Blockier-Schicht
113 appliziert, und sie wird durch Belichtungs- und Entwicklungs-Prozesse strukturiert, wodurch eine vierte Photolack-Struktur114 gebildet wird, welche den Bereich freilegt, wo ein Silicid gebildet werden wird. - Unter Verwendung der vierten Photolack-Struktur
114 als einer Maske werden die freigelegte Silicid-Blockier-Schicht113 und die TEOS-Oxid-Schicht109 selektiv entfernt, um einen Abschnitt des Substrats freizulegen, wo der "N+" Diffusions-Bereich112 gebildet wird. - Wie in
3h gezeigt, wird nach Entfernen der vierten Photolack-Struktur114 eine Metall-Schicht, welche einen hohen Schmelzpunkt aufweist, aufgebracht und thermisch behandelt, um eine Metall-Silicid-Schicht115 auf der freigelegten (Ober)fläche des Substrats im Transistor-Bereich zu bilden. - Anschließend wird das verbleibende Metall-Material, welches nicht mit einem Silizium-Material geagiert hat, entfernt und die Silicid-Blockier-Schicht
113 wird entfernt. - Wie in
3i gezeigt, wird eine Nitrid-Schicht116 , welche als eine Diffusions- und Ätz-Sperre im anschließenden Prozess dient, über/auf der gesamten (Ober)fläche des Substrats100 aufgebracht, und eine dielektrische Zwischen-Schicht117 wird auf der Nitrid-Schicht116 gebildet. - Anschließend werden Stromversorgungsleitungen ("power lines"), Farbfilter-Anordnungen und Mikrolinsen über der dielektrischen Zwischen-Schicht
117 gebildet, um einen CMOS-Bildsensor zu vervollständigen, selbst wenn sie/er in den Zeichnungen nicht gezeigt ist. - Das herkömmliche Verfahren zum Herstellen eines CMOS-Bildsensors verwendet im Allgemeinen 0,35 ~ 0,18 Mikrometer-Technologien. Ferner wurden Sub-0,18 Mikrometer-Technologien für eine höhere Integration von Halbleiter-Vorrichtungen intensiv entwickelt. Im Allgemeinen haben Super-0,25 Mikrometer-Technologien ein Wärme-Budget, welches durch einen Silicidations-Prozess verursacht ist. Spezieller: da eine Wärme-Behandlung von mehr als ungefähr 800°C (nach Bilden einer Silicid-Schicht) kaum erlaubt ist, ist es schwierig, Verunreinigungen zu entfernen, welche Dunkelströme verursachen.
- Indessen kann in dem oben beschriebenen herkömmlichen Verfahren eine Wärmebehandlung für eine leicht dotierte Drain-Struktur und eine Photodiode und eine Wärmebehandlung für Source/Drain-Diffusions-Bereiche auch bei einer hohen Temperatur von mehr als 8000° ausgeführt werden, was es ermöglicht, das Gitter-geschädigte Substrat ausheilen zu lassen, und implantierte Dotier-Ionen zu aktivieren. Allerdings ist es notwendig, dass die dielektrische Zwischen-Schicht
117 bei einer Temperatur unterhalb von 700°C thermisch behandelt wird, um (eine) Deformation der Metall-Silicid-Schicht115 zu verhindern und eine schmale Grenzschicht zu bilden. Die dielektrische Zwischen-Schicht117 wird typischer Weise unter Verwendung eines BPSG (Bor-Phosphor-Silikat-Glass) Materials gebildet, und hat eine sammelnde Wirkung auf Verunreinigungen. Die sammelnde Wirkung der dielektrischen Zwischen-Schicht117 wird bei einer verhältnismäßig hohen Temperatur leistungsfähig/wirksam. Allerdings gibt es aus den oben genannten Gründen eine Grenze zum Anheben der Heiz-Temperatur der dielektrischen Zwischen-Schicht eines BPSG-Materials. - Darüber hinaus wird eine Diffusions-Sperre
116 einer Nitrid-Schicht gebildet, bevor die dielektrische Zwischen-Schicht117 ausgebildet wird. Allerdings verursacht als Reduktion des Photodioden-Bereiches gemäß dem/einem Verkleinern eines CMOS-Bildsensors die Nitrid-Schicht116 (eine) Reduktion von dynamischem Bereich und Licht-Sensitivität des CMOS-Bildsensors. Daher werden Leistungsfähigkeiten des CMOS-Bildsensors, wie Reproduzierbarkeit und so weiter, gestört. - ZUSAMMENFASSUNG DER ERFINDUNG
- Es ist daher ein Ziel der vorliegenden Erfindung, einen CMOS-Bildsensor und ein Herstellungs-Verfahren dafür bereitzustellen, wobei eine Sammel-Schicht während einer hohen Wärmebehandlungs-Temperatur effektiv Verunreinigungen absorbiert, wodurch die/eine Reduktion von Dunkelströmen ermöglicht wird.
- Um das oben genannte Ziel zu erreichen, umfasst eine Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung die folgenden Schritte: Bilden einer Isolations-Schicht auf einem Halbleiter-Substrat, Definieren/Begrenzen eines aktiven Bereiches, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; Bilden eines Gates im Transistor-Bereich, wobei das Gate eine Gate-Elektode und eine Gate Isolierschicht beinhaltet, welche zwischen der Gate-Elektode und dem Substrat zwischengeschaltet ist; Bilden eines ersten Niedrige-Konzentration-Diffusions-Bereiches im Photodioden-Bereich; Bilden eines zweiten Niedrige-Konzentration-Diffusions-Bereiches im Transistor-Bereich; Bilden einer Puffer-Schicht über einer gesamten (Ober)fläche des Substrats, wobei die Puffer-Schicht selektiv entfernt wird, um den Photodioden-Bereich abzudecken; Bilden einer ersten und einer zweiten Isolierschicht über/auf der gesamten (Ober)fläche des Substrats, wobei die erste und die zweite Isolierschicht eine voneinander verschiedene Ätz-Selektivität aufweisen; Bilden einer isolierenden Seitenwand an beiden Seiten der Gate-Elektode durch selektives Entfernen der zweiten Isolierschicht; selektives Entfernen der ersten Isolierschicht in anderen Bereichen als dem Photodioden-Bereich; Bilden eines Hohe-Konzentration-Diffusions-Bereiches im freigelegten Transistor-Bereich, teilweise den zweiten Niedrige-Konzentration-Diffusions-Bereich überlappend; und Bilden einer Metall-Silizid-Schicht auf einer (Ober)fläche des Substrats, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist/wird.
- Darüber hinaus umfasst ein CMOS-Bildsensor gemäß der vorliegenden Erfindung: eine Isolations-Schicht auf einem Halbleiter-Substrat, welche einen aktiven Bereich definiert/begrenzt, welcher einem Photodioden-Bereich und einem Transistor-Bereich beinhaltet; ein Gate auf dem Transistor-Bereich, welches eine Gate-Elektode und eine Gate-Isolierschicht beinhaltet; einen ersten Niedrige-Konzentration-Diffusions-Bereich im Photodioden-Bereich des Substrats; einen zweiten Niedrige-Konzentration-Diffusions-Bereich und einen Hohe-Konzentration-Diffusions-Bereich im Transistor-Bereich des Substrats, welche einander teilweise überlappen; eine Puffer-Schicht, welche den Photodioden-Bereich bedeckt, eine isolierende Seitenwand an beiden Seiten der Gate-Elektode; und ein auf einer (Ober)fläche des Substrats, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist/wird, selektiv gebildetes Metall-Silicid. Hierbei kann die Puffer-Schicht derart ausgebildet werden/sein, dass sie sich von dem Photodioden-Bereich zu einem oberen Abschnitt des Gates erstreckt.
- Diese und andere Aspekte der Erfindung werden durch Bezug auf die folgende Beschreibung der Erfindung offensichtlich werden, welche sich häufig auf die begleitenden Zeichnungen bezieht.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist ein Layout, welches (ein) Einheitspixel in einem herkömmlichen 3T-Typ-CMOS Bildsensor zeigt. -
2 ist eine Querschnitts-Ansicht, welche entlang der Linie A-A' in1 eine Photodiode und einen Rücksetz-Transistor eines herkömmlichen CMOS-Bildsensors zeigt. -
3a bis3i sind Querschnitts-Ansichten, welche ein herkömmliches Verfahren zur Herstellung eines CMOS-Bildsensors zeigen. -
4a bis4j sind Querschnitts-Ansichten, welche eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen. - DETAILIERTE BESCHREIBUNG DER ERFINDUNG
- Im Folgenden wird eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegende Erfindung unter Bezug auf die begleitenden Zeichnungen beschrieben werden.
-
4a bis4j sind Querschnitts-Ansichten, welche eine bevorzugte Ausführungsform eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen. - Bezugnehmend auf
4a wird eine epitaktische Schicht201 , welche eine niedrige Konzentration und einen erste Leitfähigkeits-Typ (d.h., "P+" Typ) aufweist, auf einem Halbleiter-Substrat200 , wie einkristallinem Silizium gebildet, welches eine große Konzentration und einen ersten Leitfähigkeits-Typ (d.h., "P++" Typ) aufweist. - Hierbei bewirkt die epitaktische Schicht
201 das/ein Ausbilden eines tiefen und breiten Verarmungs-Bereiches in einer Photodiode. Dadurch kann die Fähigkeit einer Niederspannungs-Photodiode zum Sammeln von Photoelektronen verbessert werden, und auch die Licht-Sensitivität kann verbessert werden. - Darüber hinaus ist das Halbleiter-Substrat
200 in einem aktiven Bereich definiert/begrenzt, welcher einen Photodioden-Bereich und einen Transistor-Bereich und einen Isolations-Bereich beinhaltet. Eine Isolations-Schicht202 ist/wird im Isolations-Bereich durch einen Flacher-Graben-Isolierung("shallow trench isolation", STI)-Prozess oder einen Lokale-Oxidation-von-Silizium("Local Oxidation of Silicon", LOCOS) Prozess gebildet. - Anschließend werden eine Gate-Isolierschicht
203 und eine leitfähige Schicht (beispielsweise eine stark dotierte Poly-Silizium-Schicht) auf einer ganzen (Ober)fläche der epitaktischen Schicht201 inklusive der Isolations-Schicht202 in aufeinanderfolgender Reihenfolge aufgebracht, und sie werden unter Verwendung von Photolithographie und Ätz-Prozessen selektiv strukturiert, wodurch die Gate-Elektode204 gebildet wird. - Hierbei kann die Gate-Isolierschicht
203 unter Verwendung eines thermischen Oxidations-Prozesses oder Chemisches-Dampfphasen-Deponieren-Prozesses gebildet werden, und eine Silicid-Schicht kann auf der Gate-Elektode gebildet werden. - Darüber hinaus kann ein zusätzlicher thermischer Oxidations-Prozess ausgeführt werden, um thermische Oxid-Schichten (nicht gezeigt) auf (Ober)flächen der Gate-Elektode
204 beziehungsweise dem Halbleiter-Substrat200 zu bilden. - Insbesondere kann eine Breite der Gate-Elektode
204 weiter ausgebildet werden/sein als diejenige der herkömmlichen Gate-Elektode, wenn eine Dicke der auf deren periphären (Ober)flächen gebildeten thermischen Oxid-Schicht betrachtet wird. - Eine erste Photolack-Schicht wird über/auf der gesamten (Ober)fläche des Substrats
200 inklusive der Gate-Elektode204 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine erste Photolack-Struktur205 gebildet wird, welche den Photodioden-Bereich freilegt. - Dann wird unter Verwendung der ersten Photolack-Struktur
205 als einer Maske ein "N–" Diffusions-Bereich206 im freigelegten Photodioden-Bereich durch Ionen-Implantation einer niedrigen Konzentration von Dotier-Ionen vom zweiten Leitfähigkeits-Typ (d.h., "N" Typ-Dotier-Ionen) gebildet. - Wie in
4b gezeigt, wird nach Entfernen der ersten Photolack-Struktur205 eine zweite Photolack-Schicht über/auf die gesamte (Ober)fläche des Substrats200 appliziert, und dann wird sie unter Verwendung von Belichtungs- und Entwicklungs-Prozessen strukturiert, wodurch eine zweite Photolack-Struktur207 gebildet wird, welche den Transistor-Bereich freilegt. - Dann wird unter Verwendung der zweiten Photolack-Struktur
207 als einer Maske eine niedrige Konzentration von "N" Typ-Dotier-Ionen im freigelegte Transistor-Bereich implantiert, um einen "N–" Typ-Diffusions-Bereich208 für eine leicht dotierte Drain-Struktur zu bilden. Hierbei wird unter Verwendung höherer Implantationsenergie der "N–" Typ-Diffusions-Bereich206 des Photodioden-Bereichs bevorzugt in einer Diffusions-Tiefe gebildet, welche größer ist als diejenige des "N–" Typ-Diffusions-Bereiches208 des Transistor-Bereiches. - Wie in
4c gezeigt wird nach Entfernen der zweiten Photolack-Struktur207 eine Puffer-Schicht209 auf der gesamten (Ober)fläche des Substrats200 durch einen Niederdruck-Chemische-Dampfphasen-Deponieren-Prozess unter Verwendung eines O3-TEOS oder BPSG-Materials gebildet. - Die Puffer-Schicht
209 wird bevorzugt in einer Dicke von 400 Å ~ 3000 Å gebildet, wobei ein Über-Ätz-Spielraum für eine Diffusion sperrende Nitrid-Schicht beachtet wird, welche im anschließenden Prozess gebildet werden wird. Darüber hinaus wirkt die Puffer-Schicht209 als eine Sperre für Beschädigungen des Substrats während der Bildung der anschließenden zweiten Nitrid-Seitenwand, und als eine Sammel-Schicht für Verunreinigungen. Die Puffer-Schicht209 kann nämlich Verunreinigungen absorbieren, welche während des anschließenden Wärmebehandlungs-Prozesses erzeugt werden, wodurch es ermöglicht wird, Einwirkungen der Verunreinigungen auf das Substrat spürbar zu reduzieren. Als ein Ergebnis können Dunkelströme eines CMOS-Bildsensors effektiv erniedrigt oder vermieden werden. - Wie in
4d gezeigt, wird eine dritte Photolack-Schicht auf der Puffer-Schicht209 appliziert, und dann wird sie selektiv strukturiert, um eine dritte Photolack-Struktur210 zu bilden, welche nur im Photodioden-Bereich verbleibt. - Als nächstes wird unter Verwendung der dritten Photolack-Struktur
210 als einer Maske die Puffer-Schicht209 selektiv entfernt. - Hierbei kann ein Ätzgas für die Puffer-Schicht
209 ein Silan-Gas (SiH4) einsetzen. - Wie in
4e gezeigt, werden nach Entfernen der dritten Photolack-Struktur210 unter Verwendung eines Chemisches-Dampf-Deponieren ("chemical vapor deposition", CVD)-Prozesses (insbesondere eines Niederdruck-CVD-Prozesses) eine erste Isolierschicht211 und eine zweite Isolierschicht212 in aufeinanderfolgender Reihenfolge über/auf der gesamten (Ober)fläche des Substrats200 gebildet, wobei die erste und zweite Isolierschicht211 und212 eine voneinander verschiedene Ätz-Selektivität aufweisen. - Hierbei ist die erste Isolierschicht
211 bevorzugt eine Oxid-Schicht in einer Dicke von ungefähr 200 Å, und die zweite Isolierschicht212 ist bevorzugt eine Nitrid-Schicht. Darüber hinaus kann die erste isolierende Oxid-Schicht eine thermische Oxidations-Schicht oder ein TEOS-basiertes Oxid umfassen. - Wie in
4f gezeigt, wird ein Rückätz-Prozess an der zweiten Isolierschicht212 ausgeführt, wobei ausgenutzt wird, dass die erste und die zweite Isolierschicht211 und212 eine voneinander verschiedene Ätz-Selektivität aufweisen, wodurch zweite isolierende Seitenwände212a an beiden Seiten der Gate-Elektode204 gebildet werden. - In einem solchen Fall verbleibt die erste Isolierschicht
211 unter der zweiten Isolierschicht212 , ohne geätzt zu werden. - Wie in
4g gezeigt, wird eine vierte Photolack-Schicht über/auf der gesamten (Ober)fläche des Substrats200 gebildet, und dann wird sie durch Belichtungs- und Entwicklungs-Prozesse strukturiert, wodurch eine vierte Photolack-Struktur213 gebildet wird, welche den Photodioden-Bereich und die Isolations-Schicht202 bedeckt. - Kontinuierlich wird unter Verwendung der vierten Photolack-Struktur
213 als einer Maske der freigelegte Abschnitt der ersten Isolierschicht211 selektiv entfernt. - Als nächstes wird eine hohe Konzentration von "N" Typ-Dotier-Ionen im Transistor-Bereich des Substrats
200 implantiert, um den "N+" Typ-Diffusions-Bereich214 zu bilden. - Wie in
4h gezeigt, wird nach Entfernen der vierten Photolack-Struktur213 ein Wärmebehandlungs-Prozess (beispielsweise ein schneller thermischer Prozess) unter/bei einer Temperatur of 800°C ~ 1200°C) ausgeführt, um Dotier-Ionen im ersten "N–" Typ-Diffusions-Bereich206 , dem zweiten "N–" Typ-Diffusions-Bereich208 , und dem "N+" Typ-Diffusions-Bereich214 zu aktivieren. In diesem Prozess kann die Puffer-Schicht209 als eine Sammel-Schicht für Verunreinigungen verwendet werden. - Insbesondere kann die Wärmebehandlung in zwei Schritten ausgeführt werden: einer ist eine erste Wärmebehandlung nach Bilden des ersten "N–" Typ-Diffusions-Bereiches
206 und des zweiten "N–" Typ-Diffusions-Bereiches208 , und der andere ist eine zweite Wärmebehandlung nach Bilden des "N+" Typ-Diffusions-Bereiches. - Hierbei wird bei der ersten Wärmebehandlung nach Bilden des ersten "N–" Typ-Diffusions-Bereiches
206 und des zweiten "N–" Typ-Diffusions-Bereiches208 eine thermische Oxidations-Schicht (nicht gezeigt), bevorzugt in einer Dicke von 20 Å ~ 100 Å auf dem freigelegten Abschnitt der Gate-Elektode204 durch Entfernen der Puffer-Schicht209 gebildet, wie in4d gezeigt. - Eine Metall-Schicht, welche einen hohen Schmelzpunkt aufweist, wird kontinuierlich aufgebracht und thermisch behandelt, um eine Metall-Silicid-Schicht
215 auf der freigelegten (Ober)fläche des Substrats im Transistor-Bereich zu bilden. - Wie in
4i gezeigt, wird eine Nitrid-Schicht216 , welche im anschließenden Prozess als eine Diffusions- und Ätz-Sperre wirkt, über/auf der gesamten (Ober)fläche des Substrats200 aufgebracht. Danach wird eine fünfte Photolack-Schicht auf der Nitrid-Schicht216 appliziert, und sie wird durch Belichtungs- und Entwicklungs-Prozesse strukturiert, um eine fünfte Photolack-Struktur217 zu bilden, welche den Photodioden-Bereich freilegt. - Anschließend wird unter Verwendung der fünften Photolack-Struktur
217 als einer Maske die Nitrid-Schicht216 auf dem Photodioden-Bereich selektiv entfernt. - Wie in
4j gezeigt, wird nach Entfernen der fünften Photolack-Struktur217 eine dielektrische Zwischen-Schicht218 über/auf (der) gesamten (Ober)fläche des Substrats200 gebildet. - Hierbei kann die dielektrische Zwischen-Schicht
218 unter Verwendung eines Silan-basierten Materials gebildet werden, von welchem eine große Menge von Wasserstoff Ionen freie ("dangling") Bindungen des Substrats200 ausheilen lassen kann, was in effektiver Reduktion von Dunkelströmen resultiert. - Das oben beschriebene Verfahren zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung hat folgende Vorteile.
- Zuerst einmal ermöglicht eine Sammel-Schicht es, Verunreinigungen während einer hohen Wärmebehandlungs-Temperatur effektiv zu reduzieren, was in (einer) Reduktion von Dunkelströmen resultiert.
- Zweites kann eine Puffer-Schicht Beschädigungen des Substrat verhindern, welche während (der) Bildung der isolierenden Seitenwände auftreten können, was in reduzierten Dunkelströmen resultiert.
- Drittes kann in einem Wärmebehandlungs-Prozess unter/bei einer Temperatur von 8000C° ~ 1200 C° zum Bilden einer LDD-Struktur und einer Photodiode, durch selektives Entfernen einer Puffer-Schicht eine zusätzliche thermische Oxidations-Schicht auf einer freigelegten (Ober)fläche einer Gate-Elektode gebildet werden. Die zusätzliche thermische Oxidations-Schicht kann Beschädigungen der Gate-Elektode ausheilen lassen, was (eine) Verbesserung der Zuverlässigkeit von Bauteilen ("devices") ermöglicht. Konsequenter Weise kann die vorliegende Erfindung Dunkelströme reduzieren und die/eine Reproduzierbarkeit und Auflösung eines CMOS-Bildsensors verbessern.
- Obwohl die Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen davon gezeigt und beschrieben wurde, werden Fachleute verstehen, dass verschiedene Veränderungen in Form und Details daran ausgeführt werden können, ohne vom Geist und Umfang der Erfindung abzuweichen, wie sie in den beigefügten Ansprüchen definiert sind.
Claims (20)
- Verfahren zum Herstellen eines CMOS-Bildsensors, die folgenden Schritte umfassend: Bilden einer Isolations-Schicht auf einem Halbleiter-Substrat, Definieren eines aktiven Bereiches, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; Bilden eines Gates im Transistor-Bereich, wobei das Gate eine Gate-Elektode und eine Gate-Isolierschicht beinhaltet, welche zwischen die Gate-Elektode und das Substrat zwischengeschaltet ist; Bilden eines ersten Niedrige-Konzentration-Diffusions-Bereiches im Photodioden-Bereich; Bilden eines zweiten Niedrige-Konzentration-Diffusions-Bereiches im Transistor-Bereich; Bilden einer Puffer-Schicht über/auf einer gesamten (Ober)fläche des Substrats, wobei die Puffer-Schicht selektiv entfernt wird, um den Photodioden-Bereich abzudecken; Bilden einer ersten und einer zweiten Isolierschicht über/auf der gesamten (Ober)fläche des Substrats, wobei die erste und die zweite Isolierschicht eine voneinander verschiedene Ätz-Selektivität aufweisen; Bilden einer isolierenden Seitenwand an beiden Seiten der Gate-Elektode durch selektives Entfernen der zweiten Isolierschicht; selektives Entfernen der ersten Isolierschicht in anderen Bereichen als dem Photodioden-Bereich; Bilden eines Hohe-Konzentration-Diffusions-Bereiches im freigelegten Transistor-Bereich, welcher teilweise mit dem zweiten Niedrige-Konzentration-Diffusions-Bereich überlappt; und Bilden einer Metall-Silicid-Schicht auf einer (Ober)fläche des Substrats, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist/wird.
- Verfahren gemäß Anspruch 1, wobei die erste Isolierschicht aus einem Oxid gebildet wird.
- Verfahren gemäß Anspruch 1, wobei die zweite Isolierschicht aus einem Nitrid gebildet wird.
- Verfahren gemäß Anspruch 2, wobei die erste Isolierschicht eine thermische Oxidations-Schicht oder eine TEOS-basierte Oxid-Schicht ist.
- Verfahren gemäß Anspruch 1, wobei die Puffer-Schicht unter Verwendung von O3-TEOS oder BPSG gebildet wird.
- Verfahren gemäß Anspruch 1, wobei die Puffer-Schicht in einer Dicke von 400 Å ~ 3000 Å gebildet wird.
- Verfahren gemäß Anspruch 1, wobei das selektive Entfernen der Puffer-Schicht ein Silan-Gas verwendet.
- Verfahren gemäß Anspruch 1, ferner den Schritt (einer) ersten Wärmebehandlung des Substrats nach Bilden des ersten und des zweiten Niedrige-Konzentration-Diffusion-Bereiches umfassend.
- Verfahren gemäß Anspruch 1, ferner den Schritt (einer) zweiten Wärmebehandlung des Substrats nach Bilden des Hohe-Konzentration-Diffusions-Bereiches umfassend.
- Verfahren gemäß Anspruch 8 oder 9, wobei die erste und die zweite Wärmebehandlung unter/bei einer Temperatur von 800°C ~ 1200°C ausgeführt werden.
- Verfahren gemäß Anspruch 1, ferner die folgenden Schritte umfassend: Bilden einer Diffusions- und Ätz-Sperre über/auf der gesamten (Ober)fläche des Substrats nach Bilden der Metall-Silicid-Schicht; und selektives Entfernen der Diffusions- und Ätz-Sperre über dem Photodioden-Bereich.
- Verfahren gemäß Anspruch 11, ferner umfassend: den Schritt des/eines Bildens einer dielektrischen Zwischen-Schicht über/auf der gesamten (Ober)fläche des Substrats inklusive der verbleibenden Diffusions- und Ätz-Sperre.
- Verfahren gemäß Anspruch 11, wobei die Diffusions- und Ätz-Sperre aus einer Nitrid-Schicht gebildet wird.
- Verfahren gemäß Anspruch 12, wobei die dielektrische Zwischen-Schicht aus einem Silan-basierten isolierenden Material gebildet wird.
- CMOS-Bildsensor, umfassend: eine Isolations-Schicht auf einem Halbleiter-Substrat, welche einen aktiven Bereich definiert/begrenzt, welcher einen Photodioden-Bereich und einen Transistor-Bereich beinhaltet; ein Gate auf dem Transistor-Bereich, welches eine Gate-Elektode und eine Gate-Isolierschicht beinhaltet; einen ersten Niedrige-Konzentration-Diffusions-Bereich im Photodioden-Bereich des Substrats; einen zweiten Niedrige-Konzentration-Diffusions-Bereich und einen Hohe-Konzentration-Diffusions-Bereich im Transistor-Bereich des Substrats, welche teilweise einander überlappen; eine Puffer-Schicht, welche den Photodioden-Bereich (bedeckt), eine isolierende Seitenwand an beiden Seiten der Gate-Elektrode (bedeckt); und ein selektiv (dort) auf einer (Ober)fläche des Substrats ausgebildetes Metall-Silicid, wo der Hohe-Konzentration-Diffusions-Bereich gebildet ist/wird.
- CMOS-Bildsensor gemäß Anspruch 15, wobei die Puffer-Schicht von dem Photodioden-Bereich zu einem oberen Abschnitt des Gates erstreckt/verlängert ist.
- CMOS-Bildsensor gemäß Anspruch 15, wobei die Puffer-Schicht unter Verwendung eines O3-TEOS oder BPSG Materials gebildet ist/wird.
- The CMOS-Bildsensor gemäß Anspruch 15, ferner umfassend: eine Diffusions- und Ätz-Sperre, welche über einer gesamten (Ober)fläche des Substrats gebildet wird, Freilegen eines Abschnitts/Teils der Puffer-Schicht im Photodioden-Bereich; eine auf der gesamten (Ober)fläche des Substrats, inklusive der Diffusions- und Ätz-Sperre, gebildete dielektrische Zwischen-Schicht.
- CMOS-Bildsensor gemäß Anspruch 18, wobei die Diffusions- und Ätz-Sperre aus einer Nitrid-Schicht gebildet wird.
- CMOS-Bildsensor gemäß Anspruch 18, wobei die dielektrische Zwischen-Schicht aus einem Silan-basierten isolierenden Material gebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050063732A KR100672729B1 (ko) | 2005-07-14 | 2005-07-14 | 씨모스 이미지 센서의 제조방법 |
KR10-2005-0063732 | 2005-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006032459A1 true DE102006032459A1 (de) | 2007-02-01 |
DE102006032459B4 DE102006032459B4 (de) | 2009-11-26 |
Family
ID=37609712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006032459A Expired - Fee Related DE102006032459B4 (de) | 2005-07-14 | 2006-07-13 | CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren |
Country Status (5)
Country | Link |
---|---|
US (2) | US7544530B2 (de) |
JP (1) | JP4473240B2 (de) |
KR (1) | KR100672729B1 (de) |
CN (1) | CN100452352C (de) |
DE (1) | DE102006032459B4 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100731064B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
KR100772316B1 (ko) * | 2006-04-28 | 2007-10-31 | 매그나칩 반도체 유한회사 | 플라즈마손상으로부터 포토다이오드를 보호하는 씨모스이미지센서의 제조 방법 |
KR100836507B1 (ko) * | 2006-12-27 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
KR100881016B1 (ko) * | 2007-06-25 | 2009-01-30 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
KR101275798B1 (ko) | 2007-07-13 | 2013-06-18 | 삼성전자주식회사 | Cmos 이미지 소자 및 그 제조방법 |
JP5095287B2 (ja) * | 2007-07-18 | 2012-12-12 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
KR100988778B1 (ko) * | 2007-12-31 | 2010-10-20 | 주식회사 동부하이텍 | 씨모스 이미지 센서, 그 제조 방법 |
US7800147B2 (en) * | 2008-03-27 | 2010-09-21 | International Business Machines Corporation | CMOS image sensor with reduced dark current |
JP5374980B2 (ja) * | 2008-09-10 | 2013-12-25 | ソニー株式会社 | 固体撮像装置 |
KR101411800B1 (ko) * | 2009-12-26 | 2014-06-24 | 캐논 가부시끼가이샤 | 고체 촬상 장치 및 촬상 시스템 |
US9349768B2 (en) * | 2014-03-28 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor with epitaxial passivation layer |
JP6892221B2 (ja) * | 2016-03-04 | 2021-06-23 | エイブリック株式会社 | 半導体装置の製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
JP3103064B2 (ja) * | 1998-04-23 | 2000-10-23 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
US6130422A (en) * | 1998-06-29 | 2000-10-10 | Intel Corporation | Embedded dielectric film for quantum efficiency enhancement in a CMOS imaging device |
US6228674B1 (en) * | 1998-12-08 | 2001-05-08 | United Microelectronics Corp. | CMOS sensor and method of manufacture |
US6339248B1 (en) * | 1999-11-15 | 2002-01-15 | Omnivision Technologies, Inc. | Optimized floating P+ region photodiode for a CMOS image sensor |
US6504194B1 (en) * | 1999-12-01 | 2003-01-07 | Innotech Corporation | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
US6507059B2 (en) * | 2001-06-19 | 2003-01-14 | United Microelectronics Corp. | Structure of a CMOS image sensor |
CN1217416C (zh) * | 2001-07-06 | 2005-08-31 | 联华电子股份有限公司 | 互补式金氧半图像感测器及其制造方法 |
US6462365B1 (en) * | 2001-11-06 | 2002-10-08 | Omnivision Technologies, Inc. | Active pixel having reduced dark current in a CMOS image sensor |
JP3795843B2 (ja) * | 2002-08-01 | 2006-07-12 | 富士通株式会社 | 半導体受光装置 |
US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
EP1465258A1 (de) * | 2003-02-21 | 2004-10-06 | STMicroelectronics Limited | CMOS bildsensoren |
US6897082B2 (en) * | 2003-06-16 | 2005-05-24 | Micron Technology, Inc. | Method of forming well for CMOS imager |
US7148528B2 (en) * | 2003-07-02 | 2006-12-12 | Micron Technology, Inc. | Pinned photodiode structure and method of formation |
US7196314B2 (en) * | 2004-11-09 | 2007-03-27 | Omnivision Technologies, Inc. | Image sensor and pixel having an anti-reflective coating over the photodiode |
KR100698090B1 (ko) * | 2005-06-07 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
KR100720503B1 (ko) * | 2005-06-07 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
KR100781905B1 (ko) * | 2006-10-25 | 2007-12-04 | 한국전자통신연구원 | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 |
KR100782312B1 (ko) * | 2006-10-25 | 2007-12-06 | 한국전자통신연구원 | 고화질 cmos 이미지 센서 및 포토 다이오드 |
KR100836507B1 (ko) * | 2006-12-27 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
KR101425619B1 (ko) * | 2008-01-16 | 2014-08-04 | 삼성전자주식회사 | 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서 |
-
2005
- 2005-07-14 KR KR1020050063732A patent/KR100672729B1/ko active IP Right Grant
-
2006
- 2006-07-13 US US11/486,456 patent/US7544530B2/en active Active
- 2006-07-13 DE DE102006032459A patent/DE102006032459B4/de not_active Expired - Fee Related
- 2006-07-14 JP JP2006194017A patent/JP4473240B2/ja active Active
- 2006-07-14 CN CNB2006100987964A patent/CN100452352C/zh not_active Expired - Fee Related
-
2009
- 2009-05-07 US US12/437,373 patent/US7994554B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR100672729B1 (ko) | 2007-01-24 |
US20070012963A1 (en) | 2007-01-18 |
US7544530B2 (en) | 2009-06-09 |
DE102006032459B4 (de) | 2009-11-26 |
US7994554B2 (en) | 2011-08-09 |
CN1897254A (zh) | 2007-01-17 |
JP2007027748A (ja) | 2007-02-01 |
US20090224298A1 (en) | 2009-09-10 |
CN100452352C (zh) | 2009-01-14 |
JP4473240B2 (ja) | 2010-06-02 |
KR20070009825A (ko) | 2007-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006032459B4 (de) | CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren | |
DE102006060253B4 (de) | Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung | |
DE102005062750B4 (de) | Verfahren zur Herstellung eines CMOS-Bildsensors | |
DE102005062952B4 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE102018130470A1 (de) | Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor | |
DE102007062126A1 (de) | CMOS-Bildsensor und Herstellungsverfahren desselben | |
DE102006048611B4 (de) | CMOS-Bildsensor und Verfahren zu seiner Herstellung | |
DE102004063141B4 (de) | Verfahren zum Herstellen eines CMOS-Bildsensors | |
DE102007040409A1 (de) | Bildsensor | |
US20070184653A1 (en) | Integrated circuit with a very small-sized reading diode | |
DE102006048610A1 (de) | CMOS-Bildsensor und Verfahren zu seiner Herstellung | |
DE102006061023A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE102005063095B4 (de) | CMOS-Bildsensor und Verfahren zur Herstellung desselben | |
DE102005054950B4 (de) | Verfahren zur Herstellung eines CMOS-Bildsensors | |
DE69216261T2 (de) | Festkörperbildaufnahmeanordnung und deren Herstellungsprozess | |
DE69030164T2 (de) | Festkörper-Bildaufnahmevorrichtung und deren Herstellungsmethode | |
DE102008046253A1 (de) | Verfahren zur Herstellung des Bildsensors | |
DE102006061032B4 (de) | Verfahren zur Herstellung eines CMOS-Bildsensors | |
DE10261600A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102006061171A1 (de) | CMOS-Bildsensor und Verfahren zur Herstellung desselben | |
DE102006024653B4 (de) | Verfahren zur Herstellung eines Bildsensors | |
DE112021005749T5 (de) | Festkörperbildgebungsvorrichtung und herstellungsverfahren dafür undelektronisches gerät | |
DE112021004182T5 (de) | Halbleitervorrichtung und elektronische einrichtung | |
DE102018122798B4 (de) | Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit | |
DE102004063147A1 (de) | CMOS-Bildsensoren und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140201 |