DE102006061023A1 - CMOS-Bildsensor und Verfahren zu dessen Herstellung - Google Patents

CMOS-Bildsensor und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006061023A1
DE102006061023A1 DE102006061023A DE102006061023A DE102006061023A1 DE 102006061023 A1 DE102006061023 A1 DE 102006061023A1 DE 102006061023 A DE102006061023 A DE 102006061023A DE 102006061023 A DE102006061023 A DE 102006061023A DE 102006061023 A1 DE102006061023 A1 DE 102006061023A1
Authority
DE
Germany
Prior art keywords
photodiode area
photodiode
depth
blue
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006061023A
Other languages
English (en)
Inventor
Joon Cheongju Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102006061023A1 publication Critical patent/DE102006061023A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Es wird ein Komplementär-Metall-Oxid-Halbleiter-Bildsensor bereitgestellt. Der Komplementär-Metall-Oxid-Halbleiter-Bildsensor enthält ein Halbleiter-Substrat, einen Fotodioden-Bereich für Blau, einen Fotodioden-Bereich für Rot, einen Fotodioden-Bereich für Grün, eine Überzugs-Schicht und Mikrolinsen. Das Halbleiter-Substrat ist als ein erster Fotodioden-Bereich, ein zweiter Fotodioden-Bereich und ein Transistor-Bereich definiert. Der Fotodioden-Bereich für Blau wird so ausgebildet, dass er eine vorher festgelegte Tiefe in einem ersten Fotodioden-Bereich hat. Der Fotodioden-Bereich für Rot wird im ersten Fotendioden-Bereich so ausgebildet, dass er eine Tiefe hat, die größer ist als die des Fotodioden-Bereichs für Blau mit einem vorher festgelegten Abstand vom Fotodioden-Bereich für Blau. Der Fotodioden-Bereich für Grün wird im zweiten Fotodioden-Bereich so ausgebildet, dass er eine Tiefe hat, die zwischen der Tiefe des Fotodioden-Bereichs für Blau und der Tiefe des Fotodioden-Bereichs für Rot liegt. Die Überzugs-Schicht wird auf der gesamten Oberfläche des Halbleiter-Substrates ausgebildet, und Mikrolinsen werden auf der Überzugs-Schicht ausgebildet, um den ersten und zweiten Fotodioden-Bereichen zu entsprechen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Komplementär-Metall-Oxid-Halbleiter-(CMOS)-Bildsensor.
  • Beschreibung des Standes der Technik
  • Allgemein ist ein Bildsensor ein Halbleiterbauelement zur Umwandlung eines optischen Bildes in ein elektrisches Signal. Bildsensoren werden grob klassifiziert in ladungsgekoppelte Bauelemente (CCD) und CMOS-Bildsensoren (CIS).
  • Ein CCD enthält eine Vielzahl von Photodioden (PDs), die in einer Matrix angeordnet sind, um ein Lichtsignal in ein elektrisches Signal umzuwandeln. Das CCD-Bauelement enthält auch eine Vielzahl von vertikalen ladungsgekoppelten Bauelementen (VCCDs), eine Vielzahl von horizontalen ladungsgekoppelten Bauelementen (HCCDs) und einen Messverstärker. Die VCCDs werden zwischen den PDs gebildet und sind in einer Matrix vertikal angeordnet, um die von jeder der PDs erzeugte Ladung in vertikale Richtung zu transportieren. Die HCCDs übertragen die Ladung, die von jedem VCCD übertragen wird, in horizontaler Richtung, und der Messverstärker misst die in horizontaler Richtung transportierte Ladung, um ein elektrisches Signal auszugeben.
  • Das CCD-Bauelement hat jedoch nicht nur ein kompliziertes Ansteuerungsverfahren und einen hohen Stromverbrauch, sondern erfordert auch eine Vielzahl von Fotolithografie-Prozessen.
  • Auch ist es schwierig, im CCD einen Steuerungs-Schaltkreis, einen Signalverarbeitungs-Schaltkreis und einen Analog-/Digital-Wandler (A/D-Wandler) auf einen CCD-Chip zu integrieren, so dass das Produkt nur schwer zu miniaturisieren ist.
  • Seit kurzem sind CMOS-Bildsensoren (CIS) als Bildsensoren der nächsten Generation zur Überwindung der Nachteile des CCD ins Rampenlicht getreten.
  • Der CIS ist ein Bauelement, bei dem sequentiell ein Ausgangssignal jedes Bildelementes unter Verwendung von MOS-Transistoren detektiert wird, wobei mit der CMOS-Technologie auf einem Halbleiter-Substrat so viele MOS-Transistoren hergestellt werden wie die Anzahl der Bildpunkte ist und ein Steuerungs-Schaltkreis und ein Signalverarbeitungs-Schaltkreis als Peripherie-Schaltkreise verwendet werden.
  • Das heißt, der CMOS-Bildsensor verfügt über Photodioden und MOS-Transistoren in einem Bildelement, um sequentiell durch Umschaltung ein elektrisches Signal jedes Bildelementes zu detektieren und ein Bild zu realisieren.
  • Da der CMOS-Bildsensor mit der CMOS-Technologie hergestellt wird, hat er den Vorteil eines relativ geringen Stromverbrauchs und eines einfachen Herstellungsprozesses, wozu eine relativ kleine Zahl von Fotolithografie-Prozessen benutzt wird.
  • Auch ist es möglich, einen Steuerungs-Schaltkreis, einen Signalverarbeitungs-Schaltkreis und einen A/D-Wandler in ei nen CIS-Chip zu integrieren, so dass ein Produkt leicht miniaturisiert werden kann.
  • Daher werden CISs weit verbreitet in verschiedenen Bereichen eingesetzt, wie z.B. in digitalen Standbild-Kameras und in digitalen Videokameras.
  • In der Zwischenzeit werden CISs abhängig von der Anzahl der Transistoren in CMOS-Bildsensoren vom Typ 3T, CMOS-Bildsensoren vom Typ 4T und CMOS-Bildsensoren vom Typ 5T klassifiziert. Der CMOS-Bildsensor vom Typ 3T enthält eine PD und drei Transistoren. Der CMOS-Bildsensor vom Typ 4T enthält eine PD und vier Transistoren.
  • Im Folgenden wird hier ein Layout eines Bildelementes eines 4T CIS beschrieben.
  • 1 ist ein Ersatzschaltbild eines allgemeinen CIS vom Typ 4T, und 2 ist ein Layout, welches ein Bildelement eines allgemeinen CIS vom Typ 4T zeigt.
  • Mit Bezug auf 1 enthält ein Bildelement 100 des CIS vom Typ 4T eine PD 10 als photoelektrischen Wandler und vier Transistoren Tx, Rx, Dx und Sx.
  • Die vier Transistoren 20, 30, 40 und 50 sind Übertragungs-, Reset-, Ansteuerungs- und Auswahl-Transistoren. Ein Lasttransistor 60 ist elektrisch mit einem Ausgang des Bildelementes 100 verbunden.
  • In 1 ist FD eine Floating-Diffusions-Einheit, Tx ist eine Gate-Spannung des Übertragungs-Transistors 20, Rx ist eine Gate-Spannung des Reset-Transistors 30, Dx ist eine Gate- Spannung des Ansteuerungs-Transistors 40, und Sx ist eine Gate-Spannung des Auswahl-Transistors 50.
  • Mit Bezug auf 2 wird ein aktiver Bereich in einem Bildelement des allgemeinen CIS vom Typ 4T definiert. Eine Bauelemente-Isolationsschicht wird auf einem Teil gebildet, der den aktiven Bereich ausschließt. Eine PD wird in einem Teil des aktiven Bereichs hergestellt, der eine große Breite hat, und Gate-Elektroden 23, 33, 43 und 53 von vier Transistoren, die sich überlappen, werden im restlichen Teil des aktiven Bereichs hergestellt.
  • Das heißt, Übertragungs-, Reset-, Ansteuerungs- und Auswahl-Transistoren 20, 30, 40 und 50 werden durch die Gate-Elektroden 23, 33, 43, bzw. 53 gebildet.
  • Hier werden Source- und Drain-Gebiete der Transistoren 20, 30, 40 und 50 hergestellt, indem Dotierungs-Ionen in Teile des aktiven Bereichs implantiert werden, die Teile ausschließen, die unter den Gate-Elektroden 23, 33, 43 und 53 liegen.
  • 3 ist eine Draufsicht, die eine Bayer-Matrix allgemeiner Farbfilter zeigt.
  • Mit Bezug auf 3 werden Farbfilter in der ersten Zeile in der Reihenfolge grün (G), blau (B), G und B angeordnet. In der zweiten Zeile werden Farbfilter in der Reihenfolge rot (R), G, R und G angeordnet, um der ersten Zeile zu entsprechen.
  • Das heißt, Gs werden in der Form eines W angeordnet, Bs werden innerhalb der Form eines V des W angeordnet, und Rs werden außerhalb der Form des V des W angeordnet.
  • 4A bis 4G sind Querschnitte entlang der Linie I-I' in 2 zur Erläuterung eines Verfahrens zur Herstellung eines CIS nach dem Stand der Technik.
  • Mit Bezug auf 4A wird auf einem hoch dotierten Halbleiter-Substrat 61 vom Typ P++ ein Epitaxie-Prozess durchgeführt, um eine schwach dotierte Epitaxieschicht 62 vom P-Typ herzustellen.
  • Anschließend werden im Halbleiter-Substrat 61 ein aktiver Bereich und ein Bauelemente-Isolations-Bereich definiert. Im Bauelemente-Isolations-Bereich wird eine Bauelemente-Isolationsschicht 63 hergestellt, wozu ein Shallow-Trench-Isolation-(STI)-Prozess oder ein LOCOS-(Local Oxidation of Silicon)-Prozess verwendet wird.
  • Auch werden eine Gate-Isolationsschicht 64 und eine leitfähige Schicht (z.B. eine hoch dotierte Polysilizium-Schicht) nacheinander auf der gesamten Oberfläche der Epitaxieschicht 62 abgeschieden, in der die Bauelemente-Isolationsschicht 63 hergestellt wurde. Die leitfähige Schicht und die Gate-Isolationsschicht werden nacheinander entfernt, um eine Gate-Elektrode 65 zu bilden.
  • Mit Bezug auf 4B wird die gesamte Oberfläche des Halbleiter-Substrates 61 mit einer ersten Fotolack-Schicht 65 beschichtet und mit einem Muster versehen, um entsprechende PD-Bereiche von Bs, Gs und Rs offen zu legen, wozu Belichtungs- und Entwicklungs-Prozesse verwendet werden.
  • Auch werden PD-Bereiche 67 für blau, grün und rot hergestellt, indem Dotierungs-Ionen geringer Konzentration vom Typ n– in die Epitaxieschicht 62 implantiert werden, wozu die mit einem Muster versehene erste Fotolack-Schicht 66 als Maske verwendet wird.
  • Jeder PD-Bereich 67 dient als Source-Bereich des Reset-Transistors (Rx in 1 und 2).
  • Wenn eine Spannung in Rückwärtsrichtung zwischen jedem PD-Bereich 67 und der schwach P-Typ-dotierten Epitaxieschicht 62 angelegt wird, wird eine Verarmungsschicht erzeugt. Elektronen, die durch das Eintreffen von Licht im PD-Bereich erzeugt werden, verringern das Potential des Ansteuerungs-Transistors, wenn der Reset-Transistor ausgeschaltet wird. Die Elektronen verringern das Potential konstant von dem Punkt, an dem der Reset-Transistor abgeschaltet wird, nachdem er eingeschaltet wurde, so dass eine Spannungsdifferenz erzeugt wird. Diese Spannungsdifferenz wird dazu benutzt, ein Signal zu verarbeiten, und dient somit als Bildsensor.
  • Hier werden die PD-Bereiche 67 so hergestellt, dass sie die gleiche Tiefe von ungefähr 2–3 μm haben.
  • Das heißt, die PD-Bereiche 67 werden so hergestellt, dass sie die gleiche Tiefe haben, indem Dotierungs-Ionen implantiert werden, wobei die gleiche Ionenimplantations-Energie verwendet wird.
  • Mit Bezug auf 4C wird auf beiden Seitenteilen der Gate-Elektrode 65 eine Seitenwand-Isolationsschicht 68 gebildet, indem die erste Fotolack-Schicht 66 vollständig entfernt wird, eine Isolationsschicht auf der gesamten Oberfläche des Halbleiter-Substrates 61 abgeschieden wird und ein Rückätz-Prozess auf der Isolationsschicht durchgeführt wird.
  • Anschließend wird eine zweite Fotolack-Schicht 69 auf die gesamte Oberfläche des Halbleiter-Substrates 61 aufgebracht und mit einem Muster versehen, um den PD-Bereich abzudecken und Source-/Drain-Bereiche der Transistoren freizulegen, wozu Belichtungs- und Entwicklungs-Prozesse benutzt werden.
  • Auch wird ein Diffusions-Bereich 70 vom Typ n+ hergestellt, indem Dotierungs-Ionen hoher Konzentration vom Typ n+ in die offen gelegten Source-/Drain-Bereiche implantiert werden, wozu die mit einem Muster versehene zweite Fotolack-Schicht 69 als Maske verwendet wird.
  • Mit Bezug auf 4D wird die zweite Fotolack-Schicht 69 entfernt, eine dritte Fotolack-Schicht 71 wird auf die gesamte Oberfläche des Halbleiter-Substrates 61 aufgebracht und mit einem Muster versehen, um entsprechende PD-Bereiche freizulegen, wozu Belichtungs- und Entwicklungs-Prozesse benutzt werden.
  • Anschließend wird ein Diffusionsbereich 72 vom Typ p0 in der Oberfläche des Halbleiter-Substrates durch Dotierungs-Ionen vom Typ p0 im PD-Bereich 67 hergestellt, in dem der Diffusionsbereich vom Typ n– hergestellt wurde, wozu die mit einem Muster versehene dritte Fotolack-Schicht 71 als Maske verwendet wird.
  • Hier wird der Diffusionsbereich 72 vom Typ p0 so hergestellt, dass er eine Dicke von 0,1 μm oder weniger hat.
  • Mit Bezug auf 4E wird die dritte Fotolack-Schicht 71 entfernt, es wird ein Wärmebehandlungs-Prozess des Halblei ter-Substrates 61 durchgeführt, um entsprechend dotierte Diffusionsbereiche herzustellen.
  • Anschließend wird eine Zwischenschicht-Isolationsschicht 73 auf der gesamten Oberfläche des Halbleiter-Substrates 61 hergestellt. Eine Vielzahl von Metall-Leitungen (nicht gezeigt) wird hergestellt, indem eine Metallschicht auf der Zwischenschicht-Isolationsschicht 73 abgeschieden und die Metallschicht selektiv mit einem Muster versehen wird.
  • Mittlerweile können die Zwischenschicht-Isolationsschicht 73 und die Metall-Leitungen in einer Vielzahl von Schichten hergestellt werden.
  • Auch wird eine erste Überzugs-Schicht 74 auf der Zwischenschicht-Isolationsschicht 73 hergestellt.
  • Mit Bezug auf 4F wird eine Farbfilter-Schicht 75 hergestellt, die Farbfilter enthält, indem blaue, rote und grüne Fotolack-Schichten auf der ersten Überzugs-Schicht 74 hergestellt werden und Belichtungs- und Entwicklungs-Prozesse der Fotolack-Schichten durchgeführt werden. Die Farbfilter der Farbfilter-Schicht filtern Licht der entsprechenden Wellenlängen-Bänder.
  • Da die entsprechenden Farbfilter durch verschiedene Fotolithografie-Prozesse hergestellt werden, haben sie an diesem Punkt unterschiedliche Höhendifferenzen.
  • Mit Bezug auf 4G wird eine zweite Überzugs-Schicht 76 auf der gesamten Oberfläche des Halbleiter-Substrates 61 hergestellt, einschließlich der Farbfilter-Schicht 75, auf der die Planarisierung durchgeführt wurde. Danach wird eine Schicht aus Material zur Herstellung einer Mikrolinse auf die zweite Überzugs-Schicht 76 aufgebracht und mit einem Muster versehen, um Mikrolinsen-Muster herzustellen, wozu Belichtungs- und Entwicklungs-Prozesse benutzt werden.
  • Anschließend werden Mikrolinsen 77 hergestellt, indem ein Reflow-Prozess auf dem Mikrolinsen-Muster durchgeführt wird.
  • Bei dem oben beschriebenen Verfahren zur Herstellung eines CIS nach dem Stand der Technik treten jedoch folgende Probleme auf.
  • Ein Problem ist, dass PDs für die Farben blau, grün und rot, welches Primärfarben sind, so hergestellt werden, dass sie dieselbe Tiefe haben. Wegen des Unterschiedes ihrer Wellenlängen in Verbindung mit der Gitterstruktur des Siliziums haben die Primärfarben beträchtliche Unterschiede in der Eindringtiefe von der Oberfläche eines Silizium-Substrates zu den PDs, die R, B und G entsprechen. Insbesondere funktionieren die PDs nicht effektiv bezüglich blauer und roter Bildpunkte, was die Kenndaten des Bildsensors verschlechtert.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Entsprechend ist die vorliegende Erfindung auf einen CIS und ein Verfahren zur Herstellung desselben gerichtet, mit dem ein oder mehrere Probleme durch die Einschränkungen und Nachteile des Standes der Technik im Wesentlichen vermieden werden.
  • Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines CIS und eines Verfahrens zur Herstellung desselben, der in der Lage ist, die Eigenschaften des Bildsensors zu verbessern, indem Fotodioden hergestellt werden, bei denen der durch die Wellenlängenunterschiede der Primärfarben verursachte Unterschied der Eindringtiefe in eine Silizium-Gitterstruktur berücksichtigt wird.
  • Weitere Vorteile, Aufgaben und Merkmale der Erfindung werden teilweise in der folgenden Beschreibung dargelegt und werden einem Fachmann teilweise bei der Betrachtung des folgenden deutlich, oder können aus der Anwendung der Erfindung entnommen werden. Die Aufgaben und weitere Vorteile der Erfindung können durch die Struktur realisiert und erreicht werden, die speziell in der schriftlichen Beschreibung und den Ansprüchen sowie in den beigefügten Zeichnungen dargelegt wird.
  • Um diese Ziele und anderen Vorteile zu erreichen, und in Übereinstimmung mit den Zielen der Erfindung, wie hier verkörpert und ausführlich beschrieben, wird ein Komplementär-Metall-Oxid-Halbleiter-Bildsensor bereitgestellt, der enthält: ein Halbleiter-Substrat, das als ein erster Fotodioden-Bereich, ein zweiter Fotodioden-Bereich und ein Transistor-Bereich definiert ist; einen Fotodioden-Bereich für blau, der so hergestellt wird, dass er eine vorher festgelegte Tiefe im ersten Fotodioden-Bereich hat; einen Fotodioden-Bereich für rot, der im ersten Fotodioden-Bereich so hergestellt wird, dass er eine Tiefe hat, die größer ist als die des Fotodioden-Bereichs für blau und der durch einen vorher festgelegten Abstand von dem Fotodioden-Bereich für blau getrennt ist; einen Fotodioden-Bereich für grün, der im zweiten Fotodioden-Bereich so hergestellt wird, dass er eine Tiefe hat, die zwischen der Tiefe des Fotodioden-Bereichs für blau und der Tiefe des Fotodioden-Bereichs für rot liegt; eine Überzugs-Schicht, die auf einer gesamten Oberfläche des Halbleiter-Substrats gebildet wird; und Mikrolinsen, die auf der Über zugs-Schicht hergestellt werden, um den Bereichen der ersten und zweiten Fotodioden zu entsprechen.
  • Es versteht sich von selbst, dass sowohl die obige allgemeine Beschreibung als auch die folgende detaillierte Beschreibung der vorliegenden Erfindung beispielhaft und erläuternd sind und mit der Absicht angegeben werden, die Erfindung, wie beansprucht, weiter zu erklären.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in dieser Patentanmeldung enthalten sind und zu ihr gehören, zeigen Ausführungen der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung des Prinzips der Erfindung.
  • In den Zeichnungen ist/sind:
  • 1 ein Ersatzschaltbild eines allgemeinen CIS des Typs 4T;
  • 2 ein Layout, welches ein Bildelement eines allgemeinen CIS vom Typ 4T zeigt;
  • 3 eine Draufsicht, die eine Bayer-Matrix allgemeiner Farbfilter zeigt;
  • 4A bis 4G Querschnittsansichten entlang der Linie I-I' in 2, die ein Verfahren zur Herstellung eines CIS nach dem Stand der Technik erläutern;
  • 5 eine Draufsicht, die eine Bayer-Matrix von Farbfiltern in einem CIS entsprechend der vorliegenden Erfindung zeigt;
  • 6 eine Querschnittsansicht eines CIS entsprechend der vorliegenden Erfindung; und
  • 7A bis 7H Querschnittsansichten, die ein Verfahren zur Herstellung eines CIS entsprechend der vorliegenden Erfindung erläutern.
    •
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im Folgenden wird nun detailliert auf die bevorzugten Ausführungen der vorliegenden Erfindung Bezug genommen, von denen Beispiele in den begleitenden Zeichnungen gezeigt werden.
  • 5 ist eine Draufsicht, die eine Bayer-Matrix von Farbfiltern in einem CIS entsprechend der vorliegenden Erfindung zeigt.
  • Mit Bezug auf 5 wird beim CIS eine Bayer-Matrix bereitgestellt, wobei ein blauer Bildpunkt und ein roter Bildpunkt gemeinsam benutzt werden können und wobei der blaue und der rote Bildpunkt größer als der grüne Bildpunkt ausgebildet sind.
  • Das heißt, ein PD-Bereich eines Bildpunktes wird für die Farbe blau und rot gemeinsam genutzt, indem es zugelassen wird, dass der PD-Bereich zwei unterschiedliche Tiefen hat.
  • 6 ist eine Querschnittsansicht eines CIS entsprechend der vorliegenden Erfindung.
  • Mit Bezug auf 6 enthält der CIS: eine Epitaxieschicht 102 eines ersten Leitungstyps (Typ P–), die auf der Oberflä che eines Halbleiter-Substrates 101 eines ersten Leitungstyps (Typ P++) ausgebildet ist; eine Bauelemente-Isolationsschicht 103, die in einem Bauelemente-Isolations-Bereich des Halbleiter-Substrates 101 ausgebildet ist; eine Gate-Elektrode 105, die in einem aktiven Bereich des Halbleiter-Substrates 101 ausgebildet ist, der durch die Bauelemente-Isolationsschicht 103 definiert ist, mit einer zwischenliegenden Gate-Isolationsschicht 104; einen PD-Bereich 107a für blau eines zweiten Leitungstyps (Typ n–), der so ausgebildet ist, dass er eine Tiefe von ungefähr 0,3–0,5 μm in einer Oberfläche der Epitaxieschicht 102 hat, die sich auf einer Seite der Gate-Elektrode 105 befindet; einen PD-Bereich 107b für rot eines zweiten Leitungstyps (Typ n–), der so ausgebildet ist, dass er eine Tiefe hat, die ungefähr 4,0–5,0 μm größer ist als die Tiefe des PD-Bereichs 107a für blau in einem Teil der Epitaxieschicht 102, in dem der PD-Bereich 107a für blau ausgebildet worden ist; einen PD-Bereich 107c für grün eines zweiten Leitungstyps (Typ n–), der so ausgebildet ist, dass er eine Tiefe von ungefähr 1,5–3,0 μm mit einem konstanten Abstand vom PD-Bereich 107a für blau in einer Oberfläche der Epitaxieschicht 102 hat; einen Dotierungsbereich 113 eines ersten Leitungstyps (Typ P0), der so ausgebildet ist, dass er eine Tiefe von 0,1 μm oder weniger in einer Oberfläche des PD-Bereichs 107a für blau hat; eine Isolationsschicht-Seitenwand 109, die an beiden Seitenteilen der Gate-Elektrode 105 ausgebildet ist; einen Dotierungsbereich 111 eines zweiten Leitungstyps (Typ n+), der in der Oberfläche der Epitaxieschicht 102 ausgebildet ist, die sich auf der anderen Seite der Gate-Elektrode 105 befindet; eine Zwischenschicht-Isolationsschicht 114 und eine Überzugs-Schicht 115, die auf der gesamten Oberfläche des Halbleiter-Substrates 101 nacheinander ausgebildet sind; und Mikrolinsen 116, die auf der Überzugs-Schicht 115 ausgebildet sind, um den PD-Bereichen für blau und rot 107a und 107b und dem PD-Bereich für grün 107c zu entsprechen.
  • Die Epitaxieschicht 102 hat eine Dicke von 4–7 μm.
  • 7A bis 7H sind Querschnittsansichten, die ein Verfahren zur Herstellung eines CIS entsprechend der vorliegenden Erfindung erklären.
  • Mit Bezug auf 7A wird eine schwach dotierte Epitaxieschicht 102 eines ersten Leitungstyps (Typ P–) auf einem stark dotierten (Typ P++) Silizium-Einkristall-Halbleiter-Substrat 101 hergestellt.
  • Hier ist beabsichtigt, dass die Epitaxieschicht 102 eine große und tiefe Verarmungsschicht in einer Fotodiode bildet, um die Fähigkeit einer mit geringer Spannung betriebenen Fotodiode, durch Licht erzeugte Ladungen zu sammeln, zu erhöhen und die Lichtempfindlichkeit zu verbessern.
  • Das Halbleiter-Substrat 101 kann eine p-Typ-Epitaxieschicht enthalten, die auf einem n-Typ-Substrat ausgebildet ist.
  • Hier wird die Epitaxieschicht 102 vom Typ p– so ausgebildet, dass sie eine Dicke von 4–7 μm hat.
  • Anschließend wird zur Isolation zwischen den Bauelementen eine Bauelemente-Isolationsschicht 103 im Halbleiter-Substrat 101, wo die Epitaxieschicht 102 gebildet wurde, ausgebildet.
  • Obwohl nicht gezeigt, wird im Folgenden ein Verfahren zur Herstellung der Bauelemente-Isolationsschicht 103 erläutert.
  • Zuerst werden nacheinander eine Feldoxid-Schicht, eine Feld-Nitrid-Schicht und eine Schicht aus Tetraethyl-Ortho-Silikat (TEOS) auf dem Halbleiter-Substrat ausgebildet. Auf der TEOS-Oxidschicht wird eine Schicht aus Fotolack gebildet.
  • Anschließend wird die Fotolack-Schicht mit einem Muster versehen, indem Belichtungs- und Entwicklungs-Prozesse ausgeführt werden, wobei eine Maske verwendet wird, die einen aktiven Bereich und einen Bauelemente-Isolations-Bereich definiert. An diesem Punkt wird ein Teil der Fotolack-Schicht, der sich auf dem Bauelemente-Isolations-Bereich befindet, entfernt.
  • Auch werden Teile der Feldoxid-Schicht, der Feld-Nitrid-Schicht und der TEOS-Oxidschicht, die sich auf der Bauelemente-Isolationsschicht befinden, selektiv entfernt, wobei der mit einem Muster versehene Fotolack als Maske verwendet wird.
  • Anschließend wird ein Teil des Halbleiter-Substrates, der sich im Bauelemente-Isolations-Bereich befindet, auf eine vorher festgelegte Tiefe geätzt, wobei die mit einem Muster versehene Feldoxid-Schicht, Feld-Nitrid-Schicht und TEOS-Oxidschicht als Maske verwendet werden, um einen Graben zu bilden. Auch wird die Fotolack-Schicht komplett entfernt.
  • Anschließend wird eine Opfer-Oxid-Schicht gebildet, die auf der gesamten Oberfläche des Substrates, in dem der Graben gebildet wurde, eine geringe Dicke hat. Auf dem Substrat wird eine O3-TEOS-Schicht gebildet, um den Graben zu füllen. Die Opfer-Oxid-Schicht wird auch auf der Innenwand des Grabens gebildet, und die Herstellung der O3-TEOS-Schicht erfolgt bei einer Temperatur von ungefähr 1000°C oder mehr.
  • Anschließend wird die gesamte Oberfläche des Halbleiter-Substrates chemisch-mechanisch poliert (CMP), um die O3-TEOS-Schicht zu entfernen, so dass die O3-TEOS-Schicht nur im Graben bleibt und die Bauelemente-Isolationsschicht 103 innerhalb des Grabens gebildet wird. Anschließend werden die Feldoxid-Schicht, die Feld-Nitrid-Schicht und die TEOS-Oxidschicht entfernt.
  • Ebenfalls danach werden eine Gate-Isolationsschicht 104 und eine leitfähige Schicht (z.B. eine hoch dotierte Polysilizium-Schicht) nacheinander auf der gesamten Oberfläche der Epitaxieschicht 102 abgeschieden, in der die Bauelemente-Isolationsschicht 103 gebildet wurde.
  • Hier kann die Gate-Isolationsschicht 104 durch thermische Oxidation oder chemische Gasphasenabscheidung (CVD) gebildet werden.
  • Auch werden die leitfähige Schicht und die Gate-Isolationsschicht 104 selektiv entfernt, um eine Gate-Elektrode 105 zu bilden.
  • Mit Bezug auf 7B wird die gesamte Oberfläche des Halbleiter-Substrates 101 mit einer ersten Fotolack-Schicht 106 beschichtet und mit einem Muster versehen, wozu ein Belichtungs- und Entwicklungs-Prozess verwendet wird, um einen PD-Bereich für blau und einen PD-Bereich für rot freizulegen.
  • Auch wird ein PD-Bereich 107c für grün ausgebildet, indem Dotierungs-Ionen eines zweiten Leitungstyps mit geringer Konzentration (Typ n–) in die Epitaxieschicht 102 implantiert werden, wozu die mit einem Muster versehene erste Fotolack-Schicht 106 als Maske verwendet wird.
  • Hier wird der PD-Bereich 107c für grün so ausgebildet, dass er eine Tiefe von ungefähr 0,3–0,5 μm von einer Oberfläche des Halbleiter-Substrates 101 hat.
  • Mit Bezug auf 7C wird der PD-Bereich 107b für rot hergestellt, indem Dotierungs-Ionen eines zweiten Leitungstyps mit geringer Konzentration (Typ n–) in die Epitaxieschicht 102 implantiert werden, wozu die mit einem Muster versehene erste Fotolack-Schicht 106 als Maske verwendet wird.
  • Hier wird der PD-Bereich 107b für rot so ausgebildet, dass er eine Tiefe von ungefähr 4–5 μm von einer Oberfläche des Halbleiter-Substrates 101 hat.
  • Die PD-Bereiche für blau und rot 107a und 107b werden ausgebildet, indem dieselbe Maske und eine unterschiedliche Implantations-Energie verwendet werden.
  • Nachdem zuerst der PD-Bereich 107b für rot hergestellt wurde, kann der PD-Bereich 107a für blau hergestellt werden, indem eine Ionenimplantation mit geringerer Energie durchgeführt wird.
  • Mit Bezug auf 7D wird, nachdem die erste Fotolack-Schicht 106 komplett entfernt ist, die gesamte Oberfläche des Halbleiter-Substrates 101 mit einer zweiten Fotolack-Schicht 108 beschichtet und mit einem Muster versehen, wozu Belichtungs- und Entwicklungs-Prozesse verwendet werden, um den PD-Bereich 107a für grün freizulegen.
  • Auch wird der PD-Bereich 107c für grün ausgebildet, indem Dotierungs-Ionen eines zweiten Leitungstyps mit geringer Kon zentration (Typ n–) in die Epitaxieschicht 102 implantiert werden, wozu die mit einem Muster versehene zweite Fotolack-Schicht 108 als Maske verwendet wird.
  • Hier wird der PD-Bereich 107c für grün so ausgebildet, dass er eine Tiefe von ungefähr 1,5–3,0 μm von der Oberfläche des Halbleiter-Substrates 101 hat.
  • Zwischen dem PD-Bereich 107c für grün und dem Halbleiter-Substrat 101 wird ein Zwischenraum gebildet, der eine Länge von 0,5–1,0 μm hat, indem die Energie der Ionenimplantation gesteuert wird.
  • Mit Bezug auf 7E wird, nachdem der zweite Fotolack 108 komplett entfernt ist und eine Isolationsschicht auf der gesamten Oberfläche des Halbleiter-Substrates 101 abgeschieden ist, ein Rückätz-Prozess durchgeführt, um eine Seitenwand-Isolationsschicht auf beiden Seitenteilen der Gate-Elektrode 105 herzustellen.
  • Anschließend wird die gesamte Oberfläche des Halbleiter-Substrates 101, einschließlich der hergestellten Seitenwand-Isolationsschicht 109 mit einer dritten Fotolack-Schicht 110 beschichtet. Die dritte Fotolack-Schicht 110 wird mit einem Muster versehen, wozu Belichtungs- und Entwicklungs-Prozesse verwendet werden, um die entsprechenden PD-Bereiche abzudecken und die Source-/Drain-Bereiche entsprechender Transistoren freizulegen.
  • Auch wird ein Diffusionsbereich 111 vom Typ n+ gebildet, indem Dotierungs-Ionen hoher Konzentration vom Typ n+ in die freigelegten Source-/Drain-Bereiche implantiert werden, wozu der mit einem Muster versehene dritte Fotolack 110 als Maske verwendet wird.
  • Mit Bezug auf 7F wird, nachdem die dritte Fotolack-Schicht 110 entfernt wurde, die gesamte Oberfläche des Halbleiter-Substrates 101 mit einer zweiten Fotolack-Schicht 108 beschichtet und mit einem Muster versehen, wozu Belichtungs- und Entwicklungs-Prozesse verwendet werden, um den PD-Bereich 107a für grün freizulegen.
  • Anschließend wird ein Diffusionsbereich 113 vom Typ p0 in der Oberfläche der Epitaxieschicht 102 ausgebildet, indem Dotierungs-Ionen eines ersten Leitungstyps (Typ p0) in die Epitaxieschicht 102 implantiert werden, in der der PD-Bereich 107a für blau ausgebildet ist, wozu die mit einem Muster versehene vierte Fotolack-Schicht 112 als Maske verwendet wird.
  • Hier wird der erste Diffusionsbereich 113 vom Typ p0 so ausgebildet, dass er eine Tiefe von 0,1 μm oder weniger hat.
  • Mit Bezug auf 7G wird die vierte Fotolack-Schicht 112 entfernt, und es wird ein Wärmebehandlungs-Prozess auf das Halbleiter-Substrat angewandt, um entsprechend dotierte Diffusionsbereiche zu diffundieren.
  • Anschließend wird eine Zwischenschicht-Isolationsschicht 114 auf der gesamten Oberfläche des Halbleiter-Substrates 101 ausgebildet. Eine Vielzahl von Metall-Leitungen (nicht gezeigt) wird ausgebildet, indem eine Metallschicht auf der Zwischenschicht-Isolationsschicht 114 abgeschieden und die Metallschicht selektiv mit einem Muster versehen wird.
  • Mittlerweile können die Zwischenschicht-Isolationsschicht 114 und die Metall-Leitungen in einer Vielzahl von Schichten ausgebildet werden.
  • Auch wird eine Überzugs-Schicht 115 auf der Zwischenschicht-Isolationsschicht 114 ausgebildet.
  • Mit Bezug auf 7H wird eine Materialschicht zur Bildung einer Mikrolinse auf die Überzugs-Schicht 15 aufgebracht und mit einem Muster versehen, um Mikrolinsen-Muster zu bilden, wozu Belichtungs- und Entwicklungs-Prozesse benutzt werden.
  • Anschließend werden Mikrolinsen gebildet, indem ein Reflow-Prozess auf dem Mikrolinsen-Muster in einem Temperaturbereich von 150–200°C durchgeführt wird.
  • Das heißt, die Mikrolinsen-Muster werden gebildet, indem die Materialschicht zur Bildung der Mikrolinsen auf der Überzugs-Schicht 116 aufgebracht und die Materialschicht mit einem Muster versehen wird, wozu Belichtungs- und Entwicklungs-Prozesse verwendet werden.
  • Hier kann die Materialschicht zur Bildung einer Mikrolinse ein Fotolack oder eine Oxidschicht sein, wie z.B. TEOS.
  • Hier kann der Reflow-Prozess durchgeführt werden, indem eine Heizplatte oder ein Ofen verwendet wird. An diesem Punkt ändert sich die Krümmung der Mikrolinse 116 abhängig von einem Schrumpfungs- und Erhitzungs-Verfahren. Eine Mikrolinse hat abhängig von der Krümmung eine unterschiedliche Kondensationswirkung.
  • Anschließend wird die Mikrolinse 116 durch Beleuchtung mit ultraviolettem Licht ausgehärtet. Hier kann die Mikrolinse 116 einen optimalen Krümmungsradius erhalten, indem man die Mikrolinse 116 mit ultraviolettem Licht beleuchtet und sie aushärten lässt.
  • Wie oben beschrieben, haben ein CIS und ein Verfahren zur Herstellung desselben die folgenden Wirkungen.
  • Das heißt, hohe Potentialwannen werden nur in vorher festgelegten Bereichen hergestellt, wobei die Tatsache berücksichtigt wird, dass Licht mit den Wellenlängen für blau, grün und rot unterschiedliche Eindringtiefen in ein Halbleiter-Substrat hat. Demgemäß ist ein Prozess der Herstellung getrennter Farbfilter nicht erforderlich, wenn man ermöglicht, dass Photoelektronen durch die relevante Lichtenergie erzeugt werden. Daher werden eine Vereinfachung des Prozesses und eine Kostenreduktion erzielt. Es ist auch möglich, zu verhindern, dass sich die Lichtabsorptionsrate verringert, wenn das Licht eine Farbfilter-Schicht durchläuft, so dass sich die Lichtempfindlichkeit erhöhen kann.
  • Es ist für einen Fachmann offensichtlich, dass verschiedene Änderungen und Abwandlungen der vorliegenden Erfindung vorgenommen werden können. Es ist somit beabsichtigt, dass die vorliegende Erfindung die Änderungen und Abwandlungen dieser Erfindung mit abdeckt, vorausgesetzt sie liegen im Umfang der beigefügten Ansprüche und ihrer Äquivalente.

Claims (14)

  1. Komplementär-Metall-Oxid-Halbleiter-Bildsensor, der folgendes enthält: ein Halbleiter-Substrat, das als ein erster Fotodioden-Bereich, ein zweiter Fotodioden-Bereich und ein Transistor-Bereich definiert ist; einen Fotodioden-Bereich für blau, der so ausgebildet ist, dass er im ersten Fotodioden-Bereich eine vorher festgelegte Tiefe hat; einen Fotodioden-Bereich für rot, der im ersten Fotodioden-Bereich so ausgebildet ist, dass er eine Tiefe hat, die größer ist als die des Fotodioden-Bereichs für blau und der durch einen vorher festgelegten Abstand vom Fotodioden-Bereich für blau getrennt ist; einen Fotodioden-Bereich für grün, der im zweiten Fotodioden-Bereich so ausgebildet ist, dass er eine Tiefe hat, die zwischen der Tiefe des Fotodioden-Bereichs für blau und der Tiefe des Fotodioden-Bereichs für rot liegt; eine Überzugs-Schicht, die auf der gesamten Oberfläche des Halbleiter-Substrates gebildet ist; und Mikrolinsen, die auf der Überzugs-Schicht ausgebildet sind, um dem ersten und dem zweiten Fotodioden-Bereich zu entsprechen.
  2. Komplementär-Metall-Oxid-Halbleiter-Bildsensor gemäß Anspruch 1, wobei der Fotodioden-Bereich für blau eine Tiefe von 0,3–0,5 μm hat.
  3. Komplementär-Metall-Oxid-Halbleiter-Bildsensor gemäß Anspruch 1 oder 2, wobei der Fotodioden-Bereich für rot eine Tiefe von 4–5 μm hat.
  4. Komplementär-Metall-Oxid-Halbleiter-Bildsensor gemäß einem der Ansprüche 1 bis 3, wobei der Fotodioden-Bereich für grün eine Tiefe von 1,5–3,0 μm hat.
  5. Komplementär-Metall-Oxid-Halbleiter-Bildsensor gemäß einem der Ansprüche 1 bis 4, der weiterhin einen Dotierungsbereich umfasst, der einen Leitungstyp hat, der dem des Fotodioden-Bereichs für blau entgegengesetzt ist und in einer Oberfläche des Halbleiter-Substrates ausgebildet ist, in der der Fotodioden-Bereich für blau ausgebildet wurde.
  6. Komplementär-Metall-Oxid-Halbleiter-Bildsensor gemäß Anspruch 5, wobei der Dotierungsbereich eine Tiefe von 0,1 μm oder weniger hat.
  7. Komplementär-Metall-Oxid-Halbleiter-Bildsensor gemäß einem der Ansprüche 1 bis 6, wobei der Fotodioden-Bereich für grün so ausgebildet ist, dass er einen Abstand von 0,5–1,0 μm von einer Oberfläche des Halbleiter-Substrates hat.
  8. Verfahren zur Herstellung eines Komplementär-Metall-Oxid-Halbleiter-Bildsensors, wobei das Verfahren umfasst: Vorbereiten eines Halbleiter-Substrats, das als ein erster Fotodioden-Bereich, ein zweiter Fotodioden-Bereich und ein Transistor-Bereich definiert ist; Ausbilden einer Vielzahl von Gate-Elektroden im Transistor-Bereich des Halbleiter-Substrates, wobei die Gate-Elektroden mit einem konstanten Abstand mit einer dazwischen liegenden Gate-Isolationsschicht gebildet werden; Implantieren von Dotierungs-Ionen in einen Teil des ersten Fotodioden-Bereichs, der sich auf einer Seite der Gate-Elektrode befindet, um einen Fotodioden-Bereich für blau auszubilden, der eine vorgegebene Tiefe hat; Implantieren von Dotierungs-Ionen in den Teil des ersten Fotodioden-Bereichs, in dem der Fotodioden-Bereich für blau ausgebildet wurde, um einen Fotodioden-Bereich für rot auszubilden, so dass der Fotodioden-Bereich für rot eine Tiefe hat, die größer ist als die des Fotodioden-Bereichs für blau; Implantieren von Dotierungs-Ionen in einen Teil des zweiten Fotodioden-Bereichs, um einen Fotodioden-Bereich für grün auszubilden, so dass der Fotodioden-Bereich für grün eine Tiefe hat, die zwischen der Tiefe des Fotodioden-Bereichs für blau und der Tiefe des Fotodioden-Bereichs für rot liegt; Ausbilden von Source-/Drain-Dotierungsbereichen in Teilen des Transistor-Bereichs, die sich auf der anderen Seite der Gate-Elektrode befinden; aufeinander folgendes Ausbilden einer Zwischenschicht-Isolationsschicht und einer Überzugs-Schicht auf einer gesamten Oberfläche des Halbleiter-Substrates; und Ausbilden von Mikrolinsen auf der Überzugs-Schicht, so dass die Mikrolinsen dem Fotodioden-Bereich für blau und rot und dem Fotodioden-Bereich für grün entsprechen.
  9. Verfahren gemäß Anspruch 8, wobei der Fotodioden-Bereich für blau so ausgebildet wird, dass er eine Tiefe von 0,3–0,5 μm hat.
  10. Verfahren gemäß Anspruch 8 oder 9, wobei der Fotodioden-Bereich für rot so ausgebildet wird, dass er eine Tiefe von 4–5 μm hat.
  11. Verfahren gemäß einem der Ansprüche 8 bis 10, wobei der Fotodioden-Bereich für grün so ausgebildet wird, dass er eine Tiefe von 1,5–3,0 μm hat.
  12. Verfahren gemäß einem der Ansprüche 8 bis 11, das weiterhin umfassend das Ausbilden eines Dotierungsbereichs, der einen Leitungstyp hat, der dem des Fotodioden-Bereichs für blau entgegengesetzt ist und in einer Oberfläche des Halbleiter-Substrates ausgebildet wird, in dem der Fotodioden-Bereich für blau ausgebildet wurde.
  13. Verfahren gemäß Anspruch 12, wobei der Dotierungsbereich so ausgebildet wird, dass er eine Tiefe von 0,1 μm oder weniger hat.
  14. Verfahren gemäß einem der Ansprüche 8 bis 13, wobei der Fotodioden-Bereich für grün so ausgebildet wird, dass er einen Abstand von 0,5–1,0 μm von einer Oberfläche des Halbleiter-Substrates hat.
DE102006061023A 2005-12-28 2006-12-22 CMOS-Bildsensor und Verfahren zu dessen Herstellung Ceased DE102006061023A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050132690A KR20070087847A (ko) 2005-12-28 2005-12-28 씨모스 이미지 센서 및 그 제조방법
KR10-2005-0132690 2005-12-28

Publications (1)

Publication Number Publication Date
DE102006061023A1 true DE102006061023A1 (de) 2007-07-26

Family

ID=38192586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006061023A Ceased DE102006061023A1 (de) 2005-12-28 2006-12-22 CMOS-Bildsensor und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (2) US7453110B2 (de)
JP (1) JP2007180539A (de)
KR (1) KR20070087847A (de)
CN (1) CN100517741C (de)
DE (1) DE102006061023A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227692B2 (en) * 2003-10-09 2007-06-05 Micron Technology, Inc Method and apparatus for balancing color response of imagers
KR20080061483A (ko) * 2006-12-28 2008-07-03 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
KR100929349B1 (ko) * 2007-01-30 2009-12-03 삼성전자주식회사 유기물 컬러 필터를 포함하지 않는 컬러 픽셀, 이미지 센서, 및 컬러 보간방법
JP5157259B2 (ja) 2007-05-29 2013-03-06 ソニー株式会社 固体撮像素子及び撮像装置
US20090189233A1 (en) * 2008-01-25 2009-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor and method for manufacturing same
US20100157117A1 (en) 2008-12-18 2010-06-24 Yu Wang Vertical stack of image sensors with cutoff color filters
US8441052B2 (en) * 2009-10-21 2013-05-14 Hiok Nam Tay Color-optimized image sensor
US8368160B2 (en) * 2010-10-05 2013-02-05 Himax Imaging, Inc. Image sensing device and fabrication thereof
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
US8628990B1 (en) * 2012-09-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Image device and methods of forming the same
JP6537838B2 (ja) * 2015-01-30 2019-07-03 ルネサスエレクトロニクス株式会社 撮像素子
JP6607777B2 (ja) * 2015-12-28 2019-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108110021B (zh) * 2017-11-14 2020-07-28 上海集成电路研发中心有限公司 一种提高cmos图像传感器量子效率的光电二极管结构
JP7005331B2 (ja) * 2017-12-21 2022-01-21 キヤノン株式会社 撮像装置及び撮像システム
CN110211980A (zh) * 2019-06-10 2019-09-06 德淮半导体有限公司 一种图像传感器及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5601631A (en) * 1995-08-25 1997-02-11 Maumee Research & Engineering Inc. Process for treating metal oxide fines
US5965875A (en) * 1998-04-24 1999-10-12 Foveon, Inc. Color separation in an active pixel cell imaging array using a triple-well structure
JP3840058B2 (ja) * 2000-04-07 2006-11-01 キヤノン株式会社 マイクロレンズ、固体撮像装置及びそれらの製造方法
KR20040036087A (ko) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 광의 파장에 따라 포토다이오드의 깊이가 다른 씨모스이미지센서 및 그 제조 방법
US6753585B1 (en) * 2002-12-05 2004-06-22 National Semiconductor Corporation Vertical color photo-detector with increased sensitivity and compatible video interface
US6894265B2 (en) * 2003-01-31 2005-05-17 Foveon, Inc. Vertical color filter sensor group and semiconductor integrated circuit fabrication method for fabricating same
JP4404561B2 (ja) * 2003-03-17 2010-01-27 富士フイルム株式会社 Ｍｏｓ型カラー固体撮像装置

Also Published As

Publication number Publication date
CN1992321A (zh) 2007-07-04
US7453110B2 (en) 2008-11-18
KR20070087847A (ko) 2007-08-29
US20090035889A1 (en) 2009-02-05
JP2007180539A (ja) 2007-07-12
CN100517741C (zh) 2009-07-22
US20070145441A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
DE102006061023A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE3227826C2 (de)
DE19908457B4 (de) CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung
DE102007006921B4 (de) Farbfilter, Farbfilterfeld, Verfahren zur Herstellung und Bildsensor
DE102006032459B4 (de) CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren
DE102019117311A1 (de) Ein bildsensor mit verbesserter full well-kapazität und zugehörigem bildungsverfahren
DE112010004123T5 (de) Farboptimierter Bildsensor
DE102016100013A1 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006061029A1 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE102007040409A1 (de) Bildsensor
DE4010885C2 (de)
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102005062952A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005063095B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102007062127A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102004063141A1 (de) Verfahren zum Herstellen eines CMOS-Bildsensors
DE102005047127A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE112011106038T5 (de) Bildaufnahmevorrichtung
DE69214570T2 (de) CCD-Schieberegister
DE112021004358T5 (de) Festkörperbildgebungsvorrichtung und elektronische vorrichtung
DE3005766A1 (de) Festkoerper-abbildungsanordnung
DE4310915B4 (de) Festkörperbildsensor mit hohem Signal-Rauschverhältnis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20110426