DE102006013209B4 - Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten und Halbleiterbauelement mit Oxidschichten - Google Patents
Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten und Halbleiterbauelement mit Oxidschichten Download PDFInfo
- Publication number
- DE102006013209B4 DE102006013209B4 DE102006013209.2A DE102006013209A DE102006013209B4 DE 102006013209 B4 DE102006013209 B4 DE 102006013209B4 DE 102006013209 A DE102006013209 A DE 102006013209A DE 102006013209 B4 DE102006013209 B4 DE 102006013209B4
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- layer
- oxide
- electrically conductive
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000002019 doping agent Substances 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000013067 intermediate product Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten, bei dem auf einer Oberseite eines Halbleitersubstrates (1) mindestens eine erste Oxidschicht (2) hergestellt wird, eine erste elektrisch leitfähige Schicht (5) auf die erste Oxidschicht (2) aufgebracht und strukturiert wird, eine im Vergleich zu der ersten Oxidschicht (2) dickere zweite Oxidschicht (3) hergestellt wird, eine zweite elektrisch leitfähige Schicht (6) auf die zweite Oxidschicht (3) aufgebracht und so strukturiert wird, dass die zweite Oxidschicht (3) nur noch teilweise von der zweiten elektrisch leitfähigen Schicht (6) bedeckt ist, ein Schichtanteil der zweiten Oxidschicht (3) in dem nicht von der zweiten elektrisch leitfähigen Schicht (6) bedeckten Bereich entfernt wird und durch den gedünnten Bereich (9) hindurch eine Implantierung von Dotierstoff zur Ausbildung eines dotierten Bereiches (10) eingebracht wird, gekennzeichnet dadurch, dass die zweite Oxidschicht (3) auf der Oberseite des Halbleitersubstrates (1) in einem nicht von der ersten Oxidschicht (2) bedeckten Bereich hergestellt wird, die zweite elektrisch leitfähige Schicht (6) so strukturiert wird, dass die erste Oxidschicht (2) nicht von der zweiten elektrisch leitfähigen Schicht (6) bedeckt ist, und mit dem Entfernen des Schichtanteils der zweiten Oxidschicht (3) ein gedünnter Bereich (9) der zweiten Oxidschicht (3) hergestellt wird.
Description
- Die vorliegende Erfindung betrifft Halbleiterbauelemente mit unterschiedlichen Oxidschichten, die insbesondere als Gateoxide für Transistoren und Kondensatordielektrika vorgesehen sind.
- Bei der Integration von Halbleiterbauelementen tritt das Problem auf, dass unterschiedliche Transistortypen unterschiedlich dicke Gatedielektrika benötigen. Das Gatedielektrikum ist üblicherweise ein Oxid, das zum Beispiel durch thermisches Wachstum auf der Oberseite eines Halbleitersubstrates hergestellt werden kann. Oxidschichten werden aber auch als elektrische Isolation, zum Beispiel für STI-Isolationen (shallow trench isolation), oder für dielektrische Schichten zwischen Kondensatorelektroden verwendet.
- In der
US 2002/0110968 A1 - In der
US 2005/0277238 A1 - In der
US 6 472 259 B1 ist ein Herstellungsverfahren für ein Halbleiterbauelement beschrieben, bei dem eine nichtflüchtige Speicherzelle und ein MOS-Transistor integriert sind und die Speicherzelle als Speichermedium eine Floating-Gate-Elektrode aufweist. Zum Programmieren der Speicherzelle ist ein Tunnelfenster vorgesehen, in dessen Bereich das Gate-Oxid dünner ausgebildet ist als über dem restlichen Kanalbereich. Aus den verwendeten Schichten ist außerdem mindestens eine Kondensatorstruktur des Bauelementes gebildet. - In der
US 4 907 048 A ist ein LDD-Transistor mit einer dünnen Oxidschicht, einer leitfähigen Basisschicht, einer dielektrischen Schicht und einer oberen leitfähigen Schicht beschrieben. Die dielektrische Schicht dient als Ätzstoppschicht beim Strukturieren der oberen leitfähigen Schicht und wird anschließend mit einem anderen Ätzmittel geätzt. Dotierstoff wird durch die Basisschicht implantiert und ein dotierter Bereich im Substrat gebildet. - In der
US 2003/0001228 A1 - Aufgabe der vorliegenden Erfindung ist es, eine Verbesserung für ein Halbleiterbauelement mit Transistorstrukturen mit unterschiedlich dicken Gate-Oxidschichten anzugeben. Es soll insbesondere eine verbesserte Herstellbarkeit von LDD-Bereichen und von integrierten Kondensatoren erreicht werden.
- Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Halbleiterbauelement mit den Merkmalen des Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
- Bei dem Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten wird auf einer Oberseite eines Halbleiterkörpers oder Substrates eine erste Oxidschicht hergestellt, die insbesondere als Gateoxid für Transistoren eines ersten Typs vorgesehen ist. Danach wird bereichsweise eine im Vergleich zu der ersten Oxidschicht dickere zweite Oxidschicht hergestellt, die insbesondere als Gateoxid für weitere Transistortypen vorgesehen ist. Die erste Oxidschicht und die zweite Oxidschicht werden vorzugsweise thermisch gewachsen. Es können statt dessen beide Oxidschichten abgeschiedene Oxide sein oder nur die erste Oxidschicht thermisch gewachsen und die zweite Oxidschicht abgeschieden sein. Da bei diesem Verfahren die dünnere Oxidschicht vor der dickeren Oxidschicht hergestellt wird, bleiben Isolationen zwischen den Transistoren, wie zum Beispiel Feldoxide oder STI-Isolationen, auch dann weitgehend unversehrt, wenn die erste Oxidschicht bereichsweise durch Ätzen entfernt wird. Das Verfahren ist daher auch geeignet, wenn die erste Oxidschicht in einem Bereich, der für die zweite Oxidschicht vorgesehen ist, entfernt wird. Da die erste Oxidschicht dünn ist, wird beim Entfernen von Anteilen der ersten Oxidschicht allenfalls ein geringer Schichtanteil der Isolationen abgetragen, so dass dort keine unerwünschte Stufe entsteht.
- Vor dem Herstellen der zweiten Oxidschicht wird eine erste elektrisch leitfähige Schicht, zum Beispiel elektrisch leitfähig dotiertes Polysilizium, auf die erste Oxidschicht aufgebracht und zu Gate-Elektroden der betreffenden Transistoren strukturiert. Die strukturierte erste elektrisch leitfähige Schicht kann gegebenenfalls als Maske benutzt werden, wenn die erste Oxidschicht in den übrigen Bereichen entfernt werden soll. Nach dem Herstellen der zweiten Oxidschicht wird eine zweite elektrisch leitfähige Schicht, zum Beispiel elektrisch leitfähig dotiertes Polysilizium, auf die zweite Oxidschicht aufgebracht und zu Gate-Elektroden weiterer Transistoren strukturiert. Vorzugsweise werden die leitfähigen Schichten zunächst ganzflächig aufgebracht und anschließend durch Wegätzen einzelner Anteile strukturiert. Es wird hiermit jedoch nicht ausgeschlossen, dass die elektrisch leitfähigen Schichten mit einer geeigneten Maskentechnik gleich in der vorgesehenen Struktur aufgebracht werden.
- Nach dem Aufbringen der ersten elektrisch leitfähigen Schicht und gegebenenfalls vor einem bereichsweisen Entfernen der ersten Oxidschicht kann eine weitere Oxidschicht abgeschieden werden, die insbesondere als Kondensatordielektrikum vorgesehen sein kann. Die weitere Oxidschicht wird mittels einer Maske strukturiert, wobei die erste Oxidschicht in dem von der Maske frei gelassenen Bereich gegebenenfalls entfernt werden kann.
- Nach dem Herstellen der zweiten Oxidschicht und der zweiten elektrisch leitfähigen Schicht können nach Bedarf Anteile der weiteren Oxidschicht unter Verwendung der strukturierten zweiten elektrisch leitfähigen Schicht als Maske entfernt werden. In diesem Schritt können auch gegebenenfalls zumindest Schichtanteile der zweiten Oxidschicht, soweit sie nicht von der zweiten elektrisch leitfähigen Schicht bedeckt ist, entfernt werden. Damit ist es insbesondere möglich, die zweite Oxidschicht so zu strukturieren, dass sie jeweils in einem Teilbereich, auf dem die Gate-Elektrode angeordnet ist, die für die betreffenden Transistortypen vorgesehene Dicke aufweist und in einem daran angrenzenden Teilbereich so gedünnt ist, dass durch die gedünnte Oxidschicht hindurch Implantationen von Dotierstoff zur Ausbildung von LDD-Bereichen (lightly doped drain) in das darunter liegende Halbleitermaterial eingebracht werden können.
- Mit der ersten elektrisch leitfähigen Schicht, der weiteren Oxidschicht und der zweiten elektrisch leitfähigen Schicht können zusätzlich Kondensatorstrukturen ausgebildet werden.
- Bei dem Halbleiterbauelement sind die erste Oxidschicht und die zweite Oxidschicht in voneinander getrennten Bereichen vorhanden, wobei die zweite Oxidschicht in einem ersten Teilbereich dicker ausgebildet ist als in einem zweiten Teilbereich. Unter dem zweiten Teilbereich befindet sich mindestens ein dotierter Bereich in dem Halbleitermaterial, der insbesondere als LDD-Bereich eines Transistors vorgesehen ist. Die zweite Oxidschicht ist in dem ersten Teilbereich dicker ausgebildet als die erste Oxidschicht.
- Statt nur einer ersten Oxidschicht können mehrere unterschiedlich dicke erste Oxidschichten vorgesehen werden, die aber jeweils dünner ausgebildet werden als die dicke zweite Oxidschicht.
- Es folgt eine genauere Beschreibung von Beispielen des Verfahrens und Halbleiterbauelementes anhand der beigefügten Figuren.
- Die
1 zeigt einen Querschnitt durch ein Zwischenprodukt eines Ausführungsbeispiels des Herstellungsverfahrens. - Die
2 zeigt einen Querschnitt gemäß der1 nach dem Herstellen einer zweiten Oxidschicht. - Die
3 zeigt einen Querschnitt gemäß der2 nach dem Aufbringen einer zweiten elektrisch leitfähigen Schicht. - Die
4 zeigt einen Querschnitt gemäß der1 für ein weiteres Ausführungsbeispiel. - Die
5 zeigt einen Querschnitt gemäß der4 nach dem Abscheiden und Strukturieren einer weiteren Oxidschicht. - Die
6 zeigt einen Querschnitt gemäß der5 nach dem Herstellen der zweiten Oxidschicht. - Die
7 zeigt einen Querschnitt gemäß der6 nach dem Aufbringen der zweiten elektrisch leitfähigen Schicht. - In der
1 ist ein Querschnitt durch ein erstes Zwischenprodukt eines ersten Ausführungsbeispiels des Verfahrens gezeigt. Auf einer Oberseite eines Substrates1 oder Halbleiterkörpers sind bereichsweise Anteile einer ersten Oxidschicht2 hergestellt. Diese erste Oxidschicht2 wird vorzugsweise durch thermisches Wachsen erzeugt. Die Oxide sind in diesem Beispiel als Gateoxide für Feldeffekttransistoren vorgesehen. Die Bereiche, in denen die erste Oxidschicht2 vorhanden ist, befinden sich zwischen Anteilen eines Feldoxids7 , das durch ein Oxidieren des Halbleitermateriales hergestellt werden kann. Statt dessen können andere Isolationen, wie zum Beispiel STI-Isolationen, vorgesehen werden. Eine erste elektrisch leitfähige Schicht5 ist aufgebracht und strukturiert worden. In dem dargestellten Beispiel ist mit der ersten elektrisch leitfähigen Schicht5 eine Gate-Elektrode ausgebildet worden, die mit einer über dem Feldoxid7 angeordneten Feldplatte verbunden ist. Das stellt nur eine mögliche Ausführungsform der Gate-Elektrode dar; andere Ausgestaltungen der Gate-Elektrode liegen im Rahmen der Erfindung. In den nicht für diesen ersten Transistortyp vorgesehenen Bereichen kann die erste Oxidschicht2 gegebenenfalls unter Verwendung einer Maske, die in der1 mit der gestrichelten Kontur angedeutet ist, entfernt werden. - Die
2 zeigt einen Querschnitt gemäß der1 für ein weiteres Zwischenprodukt nach dem Herstellen der zweiten Oxidschicht3 . Die zweite Oxidschicht3 wird ebenfalls vorzugsweise durch thermisches Wachsen aus dem Halbleitermaterial des Substrates1 erzeugt und wird dicker hergestellt als die erste Oxidschicht2 . Durch eine Maske entsprechend der gestrichelten Kontur in1 können hierbei die Bereiche der Oberseite, die nicht weiter oxidiert werden sollen, abgedeckt werden. Es ergibt sich so die in der2 im Querschnitt dargestellte Struktur. Die zweite Oxidschicht3 ist in diesem Beispiel für Gateoxide weiterer Transistortypen vorgesehen. - Um auf den Anteilen der zweiten Oxidschicht
3 ebenfalls Gate-Elektroden herzustellen, wird eine zweite elektrisch leitfähige Schicht aufgebracht und strukturiert. Die3 zeigt eine entsprechende Anordnung im Querschnitt. Zusätzlich zu dem Strukturieren der zweiten elektrisch leitfähigen Schicht6 kann entsprechend den seitlichen Abmessungen der als Gate-Elektroden verbleibenden Anteile auch das Oxid der zweiten Oxidschicht3 jeweils in den nicht von den Gate-Elektroden bedeckten Bereichen in Schichtanteilen entfernt werden. Man erhält so die in der3 dargestellten gedünnten Bereiche9 der zweiten Oxidschicht3 . Die gedünnten Bereiche9 sind besonders vorteilhaft, wenn durch eine nachfolgende Implantation von Dotierstoff jeweils ein dotierter Bereich10 als LDD-Bereich für einen Transistor unter dem gedünnten Bereich9 ausgebildet werden soll. Beim Dünnen der zweiten Oxidschicht3 dürfen auch die nicht von den Anteilen der ersten elektrisch leitfähigen Schicht5 bedeckten Bereiche der ersten Oxidschicht2 entfernt werden. - In der
4 ist ein Querschnitt gemäß der1 für ein Ausführungsbeispiel dargestellt, bei dem die erste elektrisch leitfähige Schicht5 in mindestens einen weiteren Anteil strukturiert ist, der nicht für eine Gate-Elektrode vorgesehen ist. Ein betreffender Anteil ist in dem auf der rechten Seite von4 dargestellten Beispiel auf dem Feldoxid7 angeordnet und als untere Kondensatorelektrode vorgesehen. - Die
5 zeigt einen Querschnitt gemäß der4 , nachdem eine weitere Oxidschicht4 abgeschieden und mittels einer Maske8 in der dargestellten Weise strukturiert worden ist. In den nicht von der Maske8 bedeckten Bereichen wurde auch die erste Oxidschicht2 entfernt. Die weitere Oxidschicht4 ist in diesem Beispiel als Kondensatordielektrikum vorgesehen. Die weitere Oxidschicht4 bleibt vorzugsweise auch auf den Anteilen der ersten elektrisch leitfähigen Schicht5 stehen. - Die
6 zeigt einen Querschnitt gemäß der5 für ein weiteres Zwischenprodukt nach dem Herstellen der zweiten Oxidschicht3 . Die zweite Oxidschicht3 wird vorzugsweise durch thermisches Wachsen hergestellt, wobei die Maske8 vorher entfernt werden oder zunächst noch stehen bleiben kann, um die übrigen Bereiche der Oberseite abzudecken. Die Maske8 wird dann entfernt. Es wird dann eine zweite elektrisch leitfähige Schicht6 , vorzugsweise elektrisch leitfähig dotiertes Polysilizium, aufgebracht und strukturiert. Diese zweite elektrisch leitfähige Schicht6 ist in dem dargestellten Beispiel einerseits für die Gate-Elektroden der mit der zweiten Oxidschicht3 herzustellenden weiteren Transistortypen und andererseits als obere Kondensatorelektrode der Kondensatorstrukturen vorgesehen. Die zweite elektrisch leitfähige Schicht6 wird entsprechend strukturiert, wobei das Material der ersten elektrisch leitfähigen Schicht5 durch die weitere Oxidschicht4 geschützt bleibt. Polysilizium kann ausreichend selektiv zu Oxid geätzt werden, so dass die zuvor hergestellte Struktur der ersten elektrisch leitfähigen Schicht5 nicht verändert wird. - Unter Verwendung der strukturierten zweiten elektrisch leitfähigen Schicht
6 als Maske wird dann vorzugsweise der nicht abgedeckte Anteil der weiteren Oxidschicht4 entfernt. Von der weiteren Oxidschicht4 bleibt danach nur ein Anteil als Kondensatordielektrikum und gegebenenfalls ein Restanteil unter den Feldplatten der für die zweiten Transistortypen vorgesehenen Gate-Elektroden, wie das in der7 in der Mitte erkennbar ist. Der Restanteil zwischen den Feldplatten der Gate-Elektroden und dem Feldoxid ist durchaus erwünscht, weil die sich dadurch ergebende kleine Stufe in der Feldplatte vorteilhaft ist. Wenn das Oxid nur etwa soweit entfernt wird, dass die durch die erste elektrisch leitfähige Schicht5 gebildeten Gate-Elektroden der ersten Transistortypen freigelegt sind, bleibt das Feldoxid7 im Wesentlichen in der ursprünglich vorgesehenen Dicke erhalten. In denjenigen Bereichen der zweiten Oxidschicht3 , die weder von der zweiten elektrisch leitfähigen Schicht6 noch von der weiteren Oxidschicht4 bedeckt sind, wird jedoch ein Schichtanteil der zweiten Oxidschicht3 abgetragen, so dass der in der7 dargestellte gedünnte Bereich9 der zweiten Oxidschicht3 entsteht. Das ist wie in dem zuvor beschriebenen Ausführungsbeispiel durchaus erwünscht, wenn unterhalb des gedünnten Bereiches9 ein dotierter Bereich10 als LDD-Bereich durch eine nachfolgende Implantation von Dotierstoff ausgebildet werden soll. - Auf der rechten Seite von
7 ist erkennbar, dass durch die Strukturierung der Schichten eine aus der ersten elektrisch leitfähigen Schicht5 , der weiteren Oxidschicht4 und der zweiten elektrisch leitfähigen Schicht6 gebildete Kondensatorstruktur hergestellt worden ist. - Bei Ausführungsformen, bei denen mehr als zwei Gateoxiddicken vorgesehen sind, wird die erste elektrisch leitfähige Schicht
5 über unterschiedlich dicken Gateoxiden, die z. B. typisch etwa 7 nm und 15 nm dick sein können, und die zweite elektrisch leitfähige Schicht6 über dem dicken Gateoxid, das z. B. typisch etwa 50 nm dick sein kann, aufgebracht. - Ein besonderer Vorteil dieses Herstellungsverfahrens und des damit hergestellten Halbleiterbauelementes ist die Qualität der damit erzielten Gateoxide, da die Gateoxide in den vorgesehenen Dicken thermisch gewachsen werden und in den Bauelementstrukturen unter den jeweiligen Elektroden keine geätzten Oxide vorhanden sind. Ein Entfernen des Oxids findet nur dort statt, wo das Oxid nicht von einer der elektrisch leitfähigen Schichten bedeckt ist. Ein weiterer Vorteil ist, dass das Ätzen einer Aussparung oder Stufe in dem Feldoxid
7 vermieden wird. Es können mit dem Verfahren verschiedene Transistoren und Kondensatoren aus denselben wenigen Schichten bei gleichzeitig hoher Qualität der einzelnen Bauelementstrukturen vergleichsweise einfach hergestellt werden. - Bezugszeichenliste
-
- 1
- Substrat
- 2
- erste Oxidschicht
- 3
- zweite Oxidschicht
- 4
- weitere Oxidschicht
- 5
- erste elektrisch leitfähige Schicht
- 6
- zweite elektrisch leitfähige Schicht
- 7
- Feldoxid
- 8
- Maske
- 9
- gedünnter Bereich der zweiten Oxidschicht
- 10
- dotierter Bereich
Claims (7)
- Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten, bei dem auf einer Oberseite eines Halbleitersubstrates (
1 ) mindestens eine erste Oxidschicht (2 ) hergestellt wird, eine erste elektrisch leitfähige Schicht (5 ) auf die erste Oxidschicht (2 ) aufgebracht und strukturiert wird, eine im Vergleich zu der ersten Oxidschicht (2 ) dickere zweite Oxidschicht (3 ) hergestellt wird, eine zweite elektrisch leitfähige Schicht (6 ) auf die zweite Oxidschicht (3 ) aufgebracht und so strukturiert wird, dass die zweite Oxidschicht (3 ) nur noch teilweise von der zweiten elektrisch leitfähigen Schicht (6 ) bedeckt ist, ein Schichtanteil der zweiten Oxidschicht (3 ) in dem nicht von der zweiten elektrisch leitfähigen Schicht (6 ) bedeckten Bereich entfernt wird und durch den gedünnten Bereich (9 ) hindurch eine Implantierung von Dotierstoff zur Ausbildung eines dotierten Bereiches (10 ) eingebracht wird, gekennzeichnet dadurch, dass die zweite Oxidschicht (3 ) auf der Oberseite des Halbleitersubstrates (1 ) in einem nicht von der ersten Oxidschicht (2 ) bedeckten Bereich hergestellt wird, die zweite elektrisch leitfähige Schicht (6 ) so strukturiert wird, dass die erste Oxidschicht (2 ) nicht von der zweiten elektrisch leitfähigen Schicht (6 ) bedeckt ist, und mit dem Entfernen des Schichtanteils der zweiten Oxidschicht (3 ) ein gedünnter Bereich (9 ) der zweiten Oxidschicht (3 ) hergestellt wird. - Verfahren nach Anspruch 1, bei dem nach dem Strukturieren der ersten elektrisch leitfähigen Schicht (
5 ) eine weitere Oxidschicht (4 ) abgeschieden und strukturiert wird, so dass sie die erste elektrisch leitfähige Schicht (5 ) bedeckt, die zweite Oxidschicht (3 ) in einem nicht von der weiteren Oxidschicht (4 ) bedeckten Bereich hergestellt wird und beim Herstellen des gedünnten Bereiches (9 ) der zweiten Oxidschicht (3 ) die von der zweiten elektrisch leitfähigen Schicht (6 ) nicht bedeckten Anteile der weiteren Oxidschicht (4 ) entfernt werden. - Verfahren nach Anspruch 2, bei dem die erste elektrisch leitfähige Schicht (
5 ), die weitere Oxidschicht (4 ) und die zweite elektrisch leitfähige Schicht (6 ) in übereinander angeordnete Anteile strukturiert werden und mindestens eine Kondensatorstruktur auf diese Weise ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 3, bei dem die erste Oxidschicht (
2 ) thermisch gewachsen wird und die zweite Oxidschicht (3 ) als abgeschiedenes Oxid hergestellt wird. - Verfahren nach einem der Ansprüche 1 bis 3, bei dem die erste Oxidschicht (
2 ) und die zweite Oxidschicht (3 ) jeweils als abgeschiedenes Oxid hergestellt werden. - Halbleiterbauelement mit Oxidschichten, bei dem auf einer Hauptseite eines Halbleitersubstrates (
1 ) bereichsweise eine erste Oxidschicht (2 ) und bereichsweise eine zweite Oxidschicht (3 ) vorhanden sind, die zweite Oxidschicht (3 ) in einem ersten Teilbereich dicker ausgebildet ist als in einem zweiten Teilbereich (9 ), die zweite Oxidschicht (3 ) in dem ersten Teilbereich dicker ausgebildet ist als die erste Oxidschicht (2 ), eine Gate-Elektrode auf der ersten Oxidschicht (2 ) angeordnet ist, eine Gate-Elektrode auf dem ersten Teilbereich der zweiten Oxidschicht (3 ) außerhalb des zweiten Teilbereiches (9 ) angeordnet ist und sich der zweite Teilbereich (9 ) der zweiten Oxidschicht (3 ) über mindestens einem dotierten Bereich (10 ) befindet, gekennzeichnet dadurch, dass die erste Oxidschicht (2 ) und die zweite Oxidschicht (3 ) als jeweiliges Gateoxid für Transistoren angeordnet sind, der dotierte Bereich (10 ) für ein LDD eines Transistors angeordnet ist, eine erste elektrisch leitfähige Schicht (5 ) als Gate-Elektrode auf der ersten Oxidschicht (2 ) angeordnet ist und eine von der ersten elektrisch leitfähigen Schicht (5 ) getrennte zweite elektrisch leitfähige Schicht (6 ) als Gate-Elektrode auf dem ersten Teilbereich der zweiten Oxidschicht (3 ) angeordnet ist. - Halbleiterbauelement nach Anspruch 6, bei dem eine weitere Oxidschicht (
4 ) vorhanden ist, die ein abgeschiedenes Oxid ist und zwischen elektrisch leitfähigen Schichten als Kondensatordielektrikum angeordnet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006013209.2A DE102006013209B4 (de) | 2006-03-22 | 2006-03-22 | Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten und Halbleiterbauelement mit Oxidschichten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006013209.2A DE102006013209B4 (de) | 2006-03-22 | 2006-03-22 | Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten und Halbleiterbauelement mit Oxidschichten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006013209A1 DE102006013209A1 (de) | 2007-09-27 |
DE102006013209B4 true DE102006013209B4 (de) | 2017-03-09 |
Family
ID=38438289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006013209.2A Expired - Fee Related DE102006013209B4 (de) | 2006-03-22 | 2006-03-22 | Verfahren zur Herstellung von Halbleiterbauelementen mit Oxidschichten und Halbleiterbauelement mit Oxidschichten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006013209B4 (de) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
US20020110968A1 (en) * | 2001-02-13 | 2002-08-15 | Samsung Electronics Co., Ltd. | Semiconductor device fabricating method |
US6472259B1 (en) * | 1999-04-01 | 2002-10-29 | Asahi Kasei Microsystems Co., Ltd. | Method of manufacturing semiconductor device |
US20030001228A1 (en) * | 2001-07-02 | 2003-01-02 | Stmicroelectronics S.A. | Antistatic contact for a polycrystalline silicon line |
US20050277238A1 (en) * | 2004-06-09 | 2005-12-15 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
-
2006
- 2006-03-22 DE DE102006013209.2A patent/DE102006013209B4/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
US6472259B1 (en) * | 1999-04-01 | 2002-10-29 | Asahi Kasei Microsystems Co., Ltd. | Method of manufacturing semiconductor device |
US20020110968A1 (en) * | 2001-02-13 | 2002-08-15 | Samsung Electronics Co., Ltd. | Semiconductor device fabricating method |
US20030001228A1 (en) * | 2001-07-02 | 2003-01-02 | Stmicroelectronics S.A. | Antistatic contact for a polycrystalline silicon line |
US20050277238A1 (en) * | 2004-06-09 | 2005-12-15 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE102006013209A1 (de) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10214066B4 (de) | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben | |
DE69617849T2 (de) | Halbleiter-Kondensator und Verfahren zu seiner Herstellung | |
DE19541496B4 (de) | Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung | |
DE10351008B4 (de) | Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement | |
DE69627975T2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
DE69018690T2 (de) | Verfahren zur Herstellung einer EPROM-Zellen-Matrize. | |
DE10234931A1 (de) | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
DE10107012A1 (de) | Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten | |
DE112006001520B4 (de) | Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden | |
DE19720193C2 (de) | Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung | |
DE10321457A1 (de) | Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten und damit hergestellte integrierte Schaltungen | |
DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE3842749A1 (de) | Verfahren zum herstellen einer integrierten schaltung | |
DE10261404B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102005062937A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE10207122A1 (de) | Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats | |
DE10215365B4 (de) | Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben | |
DE69509698T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor | |
DE102011090165A1 (de) | Erhöhte Integrität von Metallgatestapeln mit großem ε durch Bewahren eines Lackmaterials über Endbereichen von Gateelektrodenstrukturen | |
DE4120592A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung | |
DE10241397A1 (de) | Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements | |
DE19854911A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
EP0899783B1 (de) | Schaltungsanordnung mit mindestens vier Transistoren und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |