CN105556662A - 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件 - Google Patents

具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件 Download PDF

Info

Publication number
CN105556662A
CN105556662A CN201480050592.6A CN201480050592A CN105556662A CN 105556662 A CN105556662 A CN 105556662A CN 201480050592 A CN201480050592 A CN 201480050592A CN 105556662 A CN105556662 A CN 105556662A
Authority
CN
China
Prior art keywords
connector
supporting member
encapsulated
terminal
microelectronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480050592.6A
Other languages
English (en)
Inventor
伊利亚斯·默罕默德
贝尔加桑·哈巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/942,568 external-priority patent/US9023691B2/en
Priority claimed from US13/942,602 external-priority patent/US9034696B2/en
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN105556662A publication Critical patent/CN105556662A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种微电子组件(10)或封装件，可包括支承元件(102、104)和微电子元件(120)，微电子元件(120)在所述支承元件的面对的表面之间。诸如焊球(161)、金属柱(181)、柱状凸点(221)或类似物等的连接器(161、162)从相应的支承元件面向内并且彼此对齐和电耦接。囊封件(150)可将各对耦接的第一和第二连接器彼此分隔，囊封微电子元件，并可以填充支承元件之间的空间。可在将各对连接器耦接成列之前部分地囊封(152，952)第一连接器、第二连接器或两者。

Description

具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件
相关申请的交叉引用
本申请是均于2013年7月15日提交的美国申请号13/942,568和13/942,602的延续，这两件美国申请公开的内容通过引用的方式合并于此。
技术领域
本发明涉及微电子元件的封装，尤其涉及半导体芯片的封装。
背景技术
微电子元件通常包括半导体材料(例如硅或砷化镓)的薄片，该薄片通常被称作裸片或半导体芯片。半导体芯片通常被设置为单独的、预先封装的单元。在一些单元设计中，半导体芯片被安装至衬底或芯片载体，衬底或芯片载体转而被安装在电路面板上，例如印刷电路板。
有源电路被制造在半导体芯片的第一面(例如，前表面)中。为了便于到有源电路的电连接，芯片在同一面上配备有接合焊垫。接合焊垫通常以规则的阵列，要么围绕裸片的边缘放置，要么放置在裸片的中央(针对很多存储器件)。接合焊垫通常由大约0.5微米(μm)厚的导电金属(例如铜或铝)制成。接合焊垫可以包括单层或多层金属。接合焊垫的尺寸将随着器件类型而改变，但是通常在一侧上有数十到数百微米。
微电子元件(例如半导体芯片)通常要有到其它电子器件的很多输入和输出连接。半导体芯片或其它类似器件的输入和输出接触件通常以大致覆盖芯片表面的网格状图案(通常称为“面阵列”)进行布置，或者以平行于并且邻近芯片的前表面的每个边缘延伸的细长行进行布置，或者布置在前表面的中央。半导体芯片通常提供在封装件中，封装件有助于在制造期间以及将芯片安装在外部衬底(例如电路板或其它电路面板)上期间对芯片的处理。例如，很多半导体芯片被设置在适于表面安装的封装件中。已经针对多种应用提出很多这种通用类型的封装。最常见地，这类封装包括带有端子的介电元件(通常称作“芯片载体”)，所述端子在电介质上形成为电镀或蚀刻金属结构。这些端子通常通过诸如沿着芯片载体本身延伸的薄迹线等特征以及通过在芯片的接触件和端子或迹线之间延伸的细引线或导线连接至芯片本身的接触件。在表面安装操作中，封装件被放置到电路板上，使得封装件上的每个端子与电路板上相应的接触焊垫对齐。在端子和接触焊垫之间设置有焊料或其它黏结材料。通过对组件进行加热来使焊料熔化或“回流”或以其它方式激活黏结材料，封装件可以永久接合就位。
很多封装件包括附接至封装件的端子的焊料团块，焊料团块通常是直径为大约0.1mm和大约0.8mm(5mil和30mil)的焊球形式。具有从其底部表面突出的焊料球阵列的封装通常被称作球栅阵列封装或“BGA”封装。称作栅格阵列封装或“LGA”封装的其它封装通过从焊料形成的薄层或焊盘固定至衬底。这种类型的封装能够非常紧凑。通常称作“芯片级封装”的某些封装占据电路板的面积等于或只稍微大于结合在封装中的器件的面积。这是有利的，因为它减小了组件的总体尺寸并且允许在衬底上的多种器件之间使用短的互连，这进而限制了器件之间的信号传播时间并且因此促进了组件高速运行。
被封装的半导体芯片通常设置在“堆叠的”布置中，其中，一个封装件例如设置在电路板上，而另一封装件安装在第一封装件的顶部上。这些布置能够允许很多不同的芯片被安装在电路板上的单个占用空间内，并且通过提供封装件之间的短的互连能够进一步促进高速运行。通常，这个互连距离只稍微大于芯片本身的厚度。为了在芯片封装件的堆叠内实现互连，必需在每个封装件(除最顶部的封装件之外)的两侧上都设置用于机械和电连接的结构。这已经实现，例如，通过在芯片安装至其的衬底的两侧上设置接触焊垫或焊盘，焊垫通过导电过孔或类似物连接经过基板。堆叠的芯片布置和互连结构的示例在美国专利申请公开2010/0232129中提供，其公开的内容通过引用的方式合并于此。
在芯片的任何物理布置中，尺寸都是重要的考虑因素。随着便携式电子设备的迅速发展，对更紧凑的芯片物理布置的需求变得更强烈。仅作为示例，通常称作“智能手机”的设备将移动电话与强大的数据处理器、存储器和辅助设备(例如全球定位***接收器、电子相机、局域网连接器，以及高分辨率显示器和相关联的图像处理芯片)的功能集成在一起。这类设备能够提供诸如全网络连通性、娱乐(包括全分辨率视频)、导航、电子银行等等能力，全都在口袋大小的设备中。复杂的便携式设备要求将许多芯片打包到小的空间中。此外，一些芯片具有很多输入和输出连接，通常称为“I/O”。这些I/O必须与其它芯片的I/O互连。互连应该短并且应该具有低的阻抗，以最小化信号传播延迟。构成互连的器件不应该极大地增加组件的尺寸。在其它应用中也产生了与(例如)在互联网搜索引擎中使用的那些数据服务器中相似的需要。例如，在复杂的芯片之间提供许多短的、低阻抗的互连的结构可以增加搜索引擎的宽带并且减少它的功耗。
尽管已经取得了进展，但是仍可做出进一步改进来改善具有堆叠端子的微电子封装结构和用于制造这类封装的方法。
发明内容
根据本发明的一方面，提供了一种微电子组件，其包括第一和第二支承元件，每个支承元件均具有相反朝向的第一和第二表面。微电子元件可安装至第一和第二支承元件中的一支承元件的第二表面。导电的第一连接器可在第一支承元件的第二表面的上方突出，并且导电的第二连接器可在第二支承元件的第二表面的上方突出，这类第二连接器可耦接至第一连接器的端部。组件还包括形成为与第一和第二支承元件中的一支承元件的第二表面接触的囊封件，并且囊封件可以形成为与以下中至少一个接触：第一和第二支承元件中的另一支承元件的第二表面；或形成为与另一支承元件的第二表面接触的第二囊封件。各对耦接的第一和第二连接器可被囊封件的材料彼此分隔并且与微电子元件分隔。第一支承元件的第一表面处的第一封装件端子可通过成对的所述第一连接器与所述第二连接器的对齐和连结而与第二支承元件的第一表面处的对应的第二封装件端子电耦接。在一个示例中，第一连接器和第二连接器中至少一个可包括导电团块。
根据一个或多个示例，支承元件的第二表面之间的相隔高度大于第一连接器在平行于第一支承元件的第二表面的至少一个方向上的间隔。在另一示例中，相隔高度可大于等于间隔的1.5倍。
根据一个或多个示例，微电子元件可具有背朝着安装有该微电子元件的支承元件的面，并且囊封件可以形成为与以下中至少一个接触：微电子元件的面，或形成于微电子元件的面上的第三囊封件。
根据一个或多个示例，微电子组件可包括第二囊封件，并且囊封件可以形成为与第二囊封件接触。
根据一个或多个示例，微电子组件可包括第二囊封件，第二囊封件可形成为与微电子元件的面接触，并且第二和第三囊封件可以是同一囊封件。
根据一个或多个示例，第一连接器和第二连接器可分别在第一和第二支承元件的第二表面上方的最大高度处具有端部，并且第一连接器的端部与第二连接器的端部对齐并连结。
根据一个或多个示例，第一和第二连接器可基本由焊料构成。
根据一个或多个示例，第一连接器或第二连接器中至少一个可包括实心的可湿润的非焊料芯和至少大体上覆盖所述芯的焊料覆层。
根据一个或多个示例，第一连接器或第二连接器中至少一个可包括以下中至少一个：柱状凸点或实心的大体上刚性的金属柱。
根据一个或多个示例，第一连接器可包括柱状凸点并且第二连接器可包括柱状凸点。
根据一个或多个示例，第一连接器可包括实心的大体上刚性的金属柱并且第二连接器可包括实心的大体上刚性的金属柱。
根据一个或多个示例，第一连接器可包括实心的大体上刚性的金属柱并且第二连接器可包括实心的大体上刚性的金属柱。
根据一个或多个示例，堆叠的多芯片微电子组件可包括微电子封装件，微电子封装件覆在微电子组件的第一支承元件上，微电子封装件具有与微电子组件的第一封装件端子连接的端子。
根据一个或多个示例，第一连接器可以是导电金属团块，第二连接器可包括实心的大体上刚性的金属柱。
根据一个或多个示例，每个导电金属团块可被囊封件包围。
根据一个或多个示例，每个金属柱可被第三囊封件包围。
根据一个或多个示例，第二连接器可以是导电金属团块，每个导电金属团块可被囊封件包围，并且第一连接器可包括实心的大体刚性的金属柱。
根据一个或多个示例，微电子组件可包括第三连接器，每个第三连接器均与第一连接器中的一个第一连接器的端部对齐并且与第二连接器中的一个第二连接器的端部对齐，并且与对齐的第一和第二连接器中的至少一个连结，其中，耦接的第一、第二和第三连接器可以在各自的列中对齐，并且所述列可被囊封件的材料彼此分隔并且与微电子元件分隔，并且第一封装件端子可通过第三连接器与对应的第二封装件端子电耦接。
根据一个或多个示例，囊封件可将各个第三连接器彼此分隔并隔离。
根据一个或多个示例，微电子组件可包括介电增强环，介电增强环包围第一连接器或第二连接器中的至少一个的连接器的表面的一部分或覆在第一连接器或第二连接器中的至少一个的连接器的表面上，其中囊封件覆在增强环上。介电增强环通常沿着相应的各个连接器的表面升高并且可在相邻的环之间形成低谷。
根据一个或多个示例，增强环包含底部填充材料或可由底部填充材料制成。
根据本发明的一方面，微电子组件可包括第一和第二支承元件，第一和第二支承元件均具有相反朝向的第一和第二表面，并且微电子元件安装至第一和第二支承元件中的一支承元件的第二表面。导电的第一连接器可在第一支承元件的第二表面的上方突出，并且导电的第二连接器可在第二支承元件的第二表面的上方突出，并且可以耦接至第一连接器的端部。在一些示例中，增强环可包围第一连接器的一部分、第二连接器的一部分，或第一和第二连接器这两者中的一部分。囊封件可在第一和第二支承元件的第二表面之间形成并且与增强环接触。
囊封件可囊封微电子元件和各对耦接的第一和第二连接器。第一支承元件的第一表面处的第一封装端子可通过成对的所述第一连接器与第二连接器的对齐和连结而与第二支承元件的第一表面处的对应的第二封装件端子电耦接。
根据一个或多个示例，成对的耦接的第一和第二连接器可包括大体上刚性的实心的金属柱和金属互连件，金属互连件电镀至金属柱的端部表面并且在金属柱的端部表面的上方向上地突出。
一种根据本发明的另一方法的制造微电子组件的方法可包括连结第一和第二子组件以形成组件，组件具有在组件的第一面向外的表面处的第一端子和在组件的第二面向外的表面处的第二端子，第二面向外的表面与第一表面相对。组件的至少一个子组件可具有安装至所述至少一个子组件的面向内的第二表面的至少一个微电子元件。微电子元件可电耦接至所述至少一个子组件。第一子组件可包括第一支承元件，第二子组件可包括第二支承元件，并且第一或第二子组件中至少一个可包括在这个支承元件的面向内的第二表面的上方朝向另一支承元件的面向内的第二表面突出的连接器。多个第一端子中的每一个通过相应的一对第一连接器和对应的第二连接器而与对应的第二端子电耦接，其中所述第一连接器的端部与所述对应的第二连接器的端部耦接，第一连接器在第二连接器的上方延伸。囊封剂可流到第一和第二支承元件之间的空间中，以便形成囊封件，囊封件将各对连结的第一和第二连接器中的至少一部分彼此分隔。
根据一个或多个示例，在连结过程期间约束第一连接器或第二连接器中至少一个，以维持这类连接器在连结期间的高度。例如，焊料连接器趋向于在连结期间倒塌。包围各个连接器的囊封件或增强环可帮助在连结过程期间维持它们的高度。此外，这同样可以帮助避免个别连接器(例如，诸如焊料等的导电团块)在连结期间膨胀。
根据一个或多个示例，微电子元件具有背朝着微电子元件可安装至其的支承元件的面，并且囊封件可以形成为与以下中至少一个接触：微电子元件的面，或附接至微电子元件的面的第三囊封件。
根据一个或多个示例，第一或第二子组件中的一个可包括第二囊封件，第二囊封件将子组件的连接器彼此分隔，并且囊封件可以形成为与第二囊封件接触。
根据一个或多个示例，微电子组件可包括第二囊封件，第二囊封件可形成为与微电子元件的面接触，并且第二和第三囊封件可以是同一囊封件。
根据一个或多个示例，第一连接器和第二连接器可以分别在第一和第二支承元件的第二表面的上方的最大高度处具有端部，第一连接器的端部可以与第二连接器的端部对齐并且直接连结。
根据一个或多个示例，第一和第二连接器可基本由焊料构成。
根据一个或多个示例，第一连接器可以是导电金属团块并且第二连接器可包括实心的大体上刚性的金属柱。
附图说明
图1A是示出根据本发明的实施例的微电子封装件的截面图。
图1B是示出图1A的微电子封装件的示例的，朝向其支承元件的表面处的多个端子看过去的俯视平面图。
图2是示出根据本发明的实施例的微电子封装件的截面图。
图3是示出根据本发明的实施例的微电子组件的截面图。
图4A是示出了根据图1A-图1B中所见的本发明的实施例的变体的微电子封装件的截面图。
图4B是示出了图4A的微电子封装件的示例的，朝向其支承元件的表面处的堆叠端子看过去的俯视平面图。
图5是示出了根据本发明的实施例的微电子封装件的截面图。
图6是示出了根据本发明的实施例的微电子封装件的截面图。
图7是示出了根据本发明的实施例的微电子封装件的截面图。
图8是示出了根据本发明的实施例的微电子组件的截面图。
图9是示出了根据本发明的实施例的微电子封装件的截面图。
图10是示出了根据本发明的实施例的微电子封装件的截面图。
图11是示出了根据本发明的实施例制造微电子封装件的方法中的某一阶段的截面图。
图12是示出了根据本发明的实施例制造微电子封装件的方法中的图11的阶段之后的阶段的截面图。
图13是示出了根据本发明的实施例制造微电子封装件的方法中的图12的阶段之后的阶段的截面图。
图14是示出了根据图11中示出的实施例的变体制造微电子封装件的方法中的某一阶段的截面图。
图15是示出了根据本发明的实施例制造微电子封装件的方法中的某一阶段的截面图。
图16是示出了根据本发明的实施例制造微电子封装件的方法中的图15的阶段之后的阶段的截面图。
图17是示出了根据本发明的实施例制造微电子封装件的方法中的图16的阶段之后的阶段的截面图。
图18是示出了根据图15中示出的实施例的变体制造微电子封装件的方法中的某一阶段的截面图。
图19是示出了根据本发明的实施例的微电子封装件的截面图。
图20是示出了根据本发明的实施例的微电子封装件的截面图。
图21示出了根据本发明的实施例制造微电子组件的方法中的某一阶段。
图22示出了根据图21中描绘的方法形成的微电子组件。
图23示出了图21中描绘的制造方法的变体。
图24示出了制造图21中所见的微电子组件的方法的变体。
图25示出了根据图24中描绘的方法形成的微电子组件。
图26示出了根据图11-图14中所见的实施例的变体制造微电子组件的方法中的某一阶段。
图27示出了从图26中描绘的方法形成的微电子组件。
图28-图29示出了根据图11-图14所见的实施例的变体制造微电子组件的方法中的某一阶段。
图30示出了根据图28-图29中描绘的方法形成的微电子组件。
图31是示出了根据本发明的实施例的***中被进一步利用的微电子封装件或组件的截面图。
具体实施方式
因此，这里的本发明的实施例可提供改进的组件，该组件含有微电子元件并且具有第一端子和第二端子，例如，顶部端子和底部端子，其中将顶部端子和底部端子电耦接的竖直互连提供理想的相隔高度，同时也允许所述竖直互连在水平方向上以理想的间距被紧密地打包，所述水平方向平行于组件中的微电子元件的面。参照图1A-图1B中示出的微电子组件或微电子封装件，在一个示例中，支承元件的第二表面之间的相隔高度H大于第一连接器在平行于第一支承元件的第二表面的至少一个方向上的间距“a”。在另一示例中，相隔高度大于等于间距的1.5倍。
如图1A中进一步所见，微电子封装件10包括第一支承元件102和第二支承元件104。每个支承元件可以是例如封装件衬底，例如芯片载体或介电元件或将电介质、半导体和导电材料中的两个或多个结合的结构，其上可设置导电结构，例如端子、迹线、接触件和过孔。例如，一个或两个支承元件可以是或可包括片状或板状介电元件，介电元件包含无机或有机介电材料中的至少一种，并且可主要包括无机材料，或主要包括聚合材料，或可以是包含无机和聚合材料的复合结构。因此，例如但不限于，一个或两个支承元件可包含介电元件，该介电元件包括聚合材料，例如聚酰亚胺、聚酰胺、环氧树脂、热塑性材料、热固性材料，等等。可替代地，一个或两个支承元件可包含介电元件，该介电元件包括无机介电材料，例如，氧化硅、氮化硅、碳化硅、氧氮化硅、氧化铝，并且一个或两个支承元件可包括半导体材料，例如，硅、锗或碳，等等，或一种或多种这类无机材料的组合。在另一示例中，一个或两个支承元件可包含介电元件，该介电元件是一种或多种聚合材料和一种或多种无机材料(例如上述材料)的组合。在特定的示例中，一个或两个支承元件可具有玻璃增强环氧结构，例如通常称作“FR-4”或“BT树脂”板结构。在另一示例中，例如，一个或两个支承元件可基本由聚合材料(例如聚酰亚胺)组成。一个或两个支承元件可包括一层或多层柔性材料，在某些情况下柔性材料可在这类支承元件的第一表面、第二表面或第一和第二表面处暴露。在某些情况下，柔性材料可包含通常具有小于2.0吉帕斯卡(“GPa”)的杨氏模量的聚酰亚胺、聚酰胺，或在某些情况下，柔性材料可包括杨氏模量显著低于，例如，远低于1.0GPa的弹性体。
如图1A所见，每个支承元件具有相反朝向的第一和第二表面。当装配在封装件10中时，支承元件的第一表面101、105向外地背向彼此，而第二表面103、106向内地面朝彼此。可以是未封装或已封装的半导体芯片的微电子元件120被安装至支承元件102、104中的一个或两个的第二表面。在特定的实施例中，微电子元件可以是在其面处具有额外的导电结构的半导体芯片，所述额外的导电结构耦接至芯片的焊垫。尽管未示出，但在一个实施例中，第二微电子元件可安装在微电子元件120的表面129上方的空间中，表面129背向支承元件104。第二微电子元件可被放置在表面129和第一支承元件102的表面103之间。
微电子元件可在第二支承元件104的表面106处与导电元件耦接。如在本公开中参照器件(例如内插器、微电子元件、电路面板、衬底)使用的，导电元件“在”器件的表面处的陈述表示当该器件没有和其它元件装配到一起时，导电元件可用于与一理论点接触，所述理论点在垂直于器件表面的方向上从器件的外部朝向器件表面移动。因此，在衬底的表面处的端子或其它导电元件可从这类表面突出；可与这类表面齐平；或可相对于这类表面凹进在衬底中的洞或凹陷中。在一个示例中，器件的“表面”可以是介电结构的表面；然而，在特定的实施例中，表面可以是其它材料(例如金属或其它导电材料或半导体材料)的表面。
图1A中，平行于第一支承元件的第一表面101的方向在这里被称为第一和第二横向方向178、179或“水平”或“侧向”方向，而垂直于第一表面的方向180在这里被称为向上或向下的方向并且在这里也称为“竖直”方向。这里涉及的方向是涉及的结构的参照系。因此，这些方向可位于标准参照系或重力参照系的任何定向。一个特征布置在“表面上方”一大于另一特征的高度处的陈述指的是在同一正交方向上，所述一个特征离开表面的距离大于所述另一特征离开表面的距离。相反地，一个特征布置在“表面上方”一小于另一特征的高度处的陈述指的是在同一正交方向上，所述一个特征离开表面的距离小于所述另一特征离开表面的距离。
因此，在图1A中所见的示例中，微电子元件120可以是倒装芯片，其连接至在支承元件104的表面106处的接触件126。微电子元件120具有在前面(frontface)122处的多个接触件124，前面122面朝第二支承元件104的第二表面106，接触件124面向第二支承元件的对应接触件126并且通过凸点121与第二支承元件的对应接触件126连结，凸点121可包括接合金属，或凸点121可包括其它类型的连结元件，例如微柱、柱，等等。接触件可按照在第一方向延伸的一行或多行，在横向于第一方向的第二方向上延伸的一列或多列，或者既一行或多行又一列或多列地布置在前面122。这类接触件可布置在方向178、179上的任何位置或可布置成邻近微电子元件的一个或多个边缘127的一行或多行，一列或多列，或者一行或多行和一列或多列。在特定的示例中，可按照具有两行或更多行接触件并且具有两列或更多列接触件的面阵，跨越微电子元件的前面的至少一部分对接触件124进行分布。底部填胶115可布置成包围连接件中的各个连接件(例如凸点121)，这在某些情况下可机械加固所述连接件。
可替代地，代替倒装芯片连接，接触件124可布置在一行或多行接触件和/或一列或多列接触件中的位置处，这些位置与在支承元件104的第一和第二表面105、106之间延伸的孔隙或“接合窗”(未示出)对齐。在这种情况下，微电子元件的接触件124可以通过连结至接触件124的引线与在第二支承元件104的第一表面105处的端子(例如端子142、142’)耦接。在特定的示例中，引线可以是延伸通过孔隙并且连结到接触件124且连结到在第一表面105处的对应接触件(未示出)的导线(未示出)，例如丝焊。在另一示例中，引线可以是每根都包括第一部分和第二部分的引线，第一部分作为迹线沿着第一或第二表面105延伸，第二部分与第一部分集成到一起并且从所述迹线延伸到孔隙的区域中并与接触件连结。
在又一示例中，虽然未示出，但是微电子元件的后表面129可以背向接合至第二支承元件的第二表面106，并且凭借微电子元件的接触件124背向第二表面106，微电子的前面122可以转而背向支承元件104的第一表面106。在这类示例中，接触件124可通过在前面122上方延伸并且延伸超过微电子元件的边缘127的导电结构与第二支承元件的第二表面106处的对应的接触件电耦接。
如图1A中进一步所见，微电子封装件10可包括单块的囊封件150，囊封件150形成为与第一和第二支承元件中的某一支承元件的第二表面103或106接触，并且形成为与以下中至少一个接触：第一和第二支承元件中的另一支承元件的第二表面，以及第二囊封件，第二囊封件形成为与另一支承元件的第二表面接触。囊封件150可形成为与第一和第二支承元件102、104中的每个的第二表面103、106接触。
如图1A进一步所见，微电子封装件10包括多对导电的第一连接器161，第一连接器161在第一支承元件102的第二表面103上方突出，第一连接器161与对应的导电的第二连接器162对齐并且机械耦接且电耦接，第二连接器162在第二支承元件104的第二表面106的上方突出。在第一支承元件102的第一表面101处的第一封装端子141通过各对与第二连接器162对齐且电耦接(例如连结)的第一连接器161而与在第二支承元件104的第一表面105处的对应的第二封装端子142电耦接。
如图1A进一步所见，第一连接器和第二连接器中的至少一个包括导体团块，例如接合金属(例如，锡、铟)、焊料或共晶材料，或者嵌入聚合材料中的金属颗粒的导电基体材料的团块。在特定的实施例中，第一连接器、第二连接器或两者可基本上由焊料构成。在图1中示出的特定的实施例中，第一连接器和第二连接器均可包括接合金属。在特定的示例中，第一和第二连接器中的一个或两个可包括其上可设置接合金属的实芯，例如芯171或芯172。这类实芯171、172可用来帮助或维持第一和第二支承元件102、104的第二表面103、106之间的预定间隔。实芯可以是导电的、半导电的或介电材料，或者是一种或多种这类材料的组合。在特定的示例中，实芯可由可被焊料湿润的并且可被焊料覆盖的非焊料材料制成。在一个示例中，实芯可基本上由铜或熔点高于第一和第二连接器彼此连结的连结温度的其它导电材料构成，如同下面将要描述的。
在特定的实施例中，实芯可以包含焊料或基本上由焊料构成，其中焊料的熔点高于连结温度，并且因此熔点高于覆盖实芯的焊料的熔点。在另一示例中，实芯可以基本上由玻璃、陶瓷或半导体材料构成。具有实芯171的第一连接器可与不具有实芯的第二连接器对齐并连结。相反地，具有实芯172的第二连接器可与不具有实芯的第一连接器对齐并连结。在另一实施例中，尽管未示出，具有实芯的第一连接器可与具有实芯的第二连接器对齐并连结。
在这里提供的多种示例中，可见第一连接器和第二连接器可分别具有端部163、164，端部163、164由它们在第一和第二支承元件的第二表面上方的最大高度限定，并且第一连接器的端部163可与第二连接器的端部164对齐并连结。如图1A进一步所见，在一个示例中，第一支承元件102的第一表面处的第一端子141之间的间距“a”可以与第二支承元件104的第一表面处的第二端子142之间的间距“a”相同。
参见图2，在微电子封装件210的另一示例中，第一连接器181、第二连接器182或两者可包含大体上刚性的实心金属柱，柱在相应的支承元件的第二表面的上方突出。在一个示例中，柱可基本上由铜构成。通常，柱具有在微电子组件的厚度的竖直方向180上的竖直尺寸183、184。竖直尺寸的范围通常在50到500微米之间。每个柱的竖直尺寸通常大于这类柱的相应的宽度185或186的一半，宽度185或186在平行于第一器件或第二器件的平面的第二方向178上，柱从所述平面延伸。在特定的实施例中，可通过包括蚀刻以从金属层移除材料的过程来形成柱，这有助于制成具有第一柱181的封装件，其中第一柱181的端部163’具有高度的(highdegreeof)共面性。同样地，这类过程可有助于制成具有第二柱182的封装件，其中第二柱182的端部164’具有高度的共面性。由于材料移除过程发生在竖直方向180和横向方向178、179上，典型的蚀刻过程倾向于形成截顶圆锥形状的柱。然而，某些消减过程可能会减少在横向方向上的材料移除的程度，从而照此方式形成的柱具有更为圆柱形的形状。在又一示例中，可通过将金属电镀到临时层(例如光致抗蚀剂掩膜)的开口中然后移除临时层来形成柱。实心的或中空的金属柱可由这类电镀过程得到。
其它支承元件的各自的连结有金属柱的第一或第二连接器191、192可包含导电团块，例如接合金属(例如焊料、锡、铟)或共晶材料。在示例中，第一连接器221、第二连接器222或两者可包含柱形凸点，柱形凸点在相应的支承元件的第二表面的上方突出。在特定的示例中，柱形凸点可以是金、铜或可基本上由铜构成。在示例中，金属(例如钯、钛、钨、钽、钴、镍或导电金属复合物(例如一种或多种这类金属的复合物))的电镀覆层或隔层可存在于柱形凸点与柱形凸点与之耦接的导电团块231的界面表面处。图2中以及这里其它图中，可将封装件210的端子和其它元件从示出的特定视图中省略，尽管它们仍然存在。
图3示出了微电子封装件10的组件14，其中外部器件12堆叠在封装件10的上方并且与封装件10的第一端子141电耦接。例如，外部器件12可具有接触件148，接触件148通过接合金属(例如，锡、铟、焊料、共晶金属成分等)的导电团块144连结至第一端子141。在一个示例中，外部器件12可以是其上具有迹线和接触件的电路面板，并且电路面板可具有在其中的或耦接至其的额外器件。在又一些示例中，外部器件可以是被封装的或未封装的微电子元件。例如，器件12可以是包含第二微电子元件320的微电子封装件，其中第二微电子元件320具有与端子141连结的一组接触件148。
如图3进一步所示，微电子封装10可具有导电连结元件146，例如接合金属(例如焊料、锡、铟或共晶材料)或附接至第二端子142的其它材料的团块，接合元件146用来将微电子封装件10连结到外部器件16的接触件147。在某些情况下，外部器件16可以是其上具有迹线和接触件的电路面板，并且电路面板可以具有在其中的或耦接至其的额外器件。在又一些示例中，外部器件可以是被封装的或未封装的微电子元件。
图4A-图4B描绘了根据上面关于图1A-图1B描述的微电子封装件的变体的微电子封装件410，其中，第一端子141在第二方向178上的间距“b”可以不同于第二端子在第二方向上的间距“a”。在平行于第一表面101并且横向于第一和第二方向的第三方向179上，第一端子141的间距也可以不同于第二端子的间距。因此，如同所示出的，在第二方向上或第三方向上或在第二及第三方向上，第一端子的间距可以大于第二端子的间距。可替代地，在第二方向上或第三方向上或在第二及第三方向上，第一端子的间距可小于第二端子的间距。在这里提供的任何或全部实施例中，第一端子的间距和第二端子的间距之间的关系可如这里关于上面的图1A-图1B描述的或如这里关于图4A和4B描述的。
图5示出了图1A-图1B中所见的微电子封装件的变体，其中示出的第一和第二连接器为大体上刚性实心金属第一柱281和第二柱282的形式，第一柱281和第二柱282中的每个均可具有上面关于图2所描述的结构。然而，在这个示例中，第一柱281的端部263与相应的第二柱282的端部264对齐并连结。在示出的示例中，与柱的端部和边缘表面285接触的导电团块291可使每对第一和第二柱连结。然而，在特定的示例中，端部281、282可通过金属对金属的连结或扩散接合的方式连结在一起，而不需要使用熔焊。
在图5中示出的又一示例中，连接器(例如在第二支承元件104的第二表面上方突出的第二连接器382)可以采用大体上刚性实心金属柱的形式，并且可通过将金属沉积成与第二连接器382的端部264’接触，例如通过将金属电镀成与端部表面264’接触来形成第一连接器381。在一个示例中，可通过同时形成第一连接器381和第一端子的金属层的电镀过程形成第一端子241。
图6描绘了根据上面关于图1A-图1B或图4A-图4B示出的和描述的实施例的变体的微电子封装件610，其中微电子封装件包括第一和第二囊封件650、152。在一个示例中，第一连接器(例如连接器161或连接器171)可部分地囊封在第二囊封件152内，第一连接器的端部163与相应的第二连接器(例如连接器162或连接器172)的端部164连结，以便提供第一和第二支承元件之间的导电通路。在这种情况下，可在第一连接器与第二连接器连结后形成单块的囊封件650，使得单块的囊封件形成为与微电子元件120的面125接触，面125背朝着安装有微电子元件的支承元件104。在一个示例中，单块的囊封件650可形成为与第二囊封件152接触，从而得到的封装件变成一个具有结构强壮的囊封件的一体式封装件，一体式封装件将第二囊封件152和单块的囊封件650集成到一起，单块的囊封件650形成于最初的第二囊封件的顶部和侧部表面153、154上以及第一和第二支承元件102、104的第二表面103、106上。封装件610可具有内部交界面，单块的囊封件650在内部交界面接触第二囊封件152的表面153、154，并且形成于这类表面上。
如图7进一步所见，在图6中示出的实施例的变体中，第一连接器可以是大体上刚性的实心金属柱181，柱181连结至第二连接器。在一个示例中，第二连接器可以是如上所述的导电团块162。
图8示出了图6中的所见的微电子封装件610的组件，其中微电子封装件610的组件与另一器件12连结，以形成类似于上面关于图3描述的微电子组件的微电子组件。
图9示出了又一变体，其中第二囊封件952形成为使它部分地囊封第二连接器962，而不是部分地囊封第一连接器。在这个变体中，单块的囊封件950可形成为与第二囊封件的顶部和侧部表面953、954接触，并与微电子元件120的面125接触。囊封件950可形成为与第一和第二支承元件的第二表面103、106接触。
图10描绘了根据又一变体的微电子封装件1010，其中，第二连接器可以是大体上刚性的实心金属柱982(而不是如图9中所见的导电团块或覆盖有焊料的实芯)，并且可与第一连接器(例如导电团块161)连结。在封装件1010的另一变体(未示出)中，第一连接器可以是大体上刚性的实心金属柱，并且第二连接器可以是导电团块。
图11-图13示出形成根据图6中所见的实施例的微电子封装件610的方法中的阶段。因此，如图11中所示，包括第一支承元件102的子组件21可以形成为具有在其第二表面103的上方突出的第一连接器161，并且囊封件152包围各个第一连接器161并且使第一连接器彼此隔离。在一个示例中，囊封件152可以是正方形或长方形框架形式，在所示视图中，框架具有在方向178上的宽度，框架中的中心开口的尺寸设置成容纳微电子元件120。第一连接器161的端部163暴露在囊封件152的表面153处，并且可在方向180上在表面153的上方朝向第二支承元件104突出，或可与表面153齐平，或可在朝向第一支承元件的表面103的方向上凹进低于表面153。
在一个示例中，可通过形成第一支承元件102和第一连接器161(在第一支承元件的第二表面103的上方突出)的结构来形成子组件。第一连接器161可以是导电团块或可以是关于上面的其它实施例所描述的其它第一连接器。然后囊封件可模塑至所述结构，例如通过将囊封剂注射到用于此的模具中，同时模具板靠在第一连接器161的端部163，从而端部163可保持为不会被囊封剂覆盖或全部覆盖。随后可使用去除毛刺来进一步暴露模塑的第一连接器的端部。在一个示例中，模具板可包括模具槽，模具槽的大小设置成容纳第一连接器的靠近其端部163的端部部分，从而囊封剂围绕第一连接器的所述端部部分流动，并且得到的子组件21的第一连接器的端部163在模塑的囊封件的表面153的上方延伸。类似的，模具板可包括在与第一连接器对齐的位置上的凸台，从而得到的子组件21中的第一连接器变得凹进低于模塑的囊封件的表面153。
囊封件152可包括聚合材料或基本上由聚合材料构成。制成囊封件的材料的示例是灌封混合物、环氧树脂、液晶聚合物、热塑性塑料和热固性聚合物。在特定的示例中，囊封件可包括聚合物基体和聚合物基体内的颗粒填料，例如通过将其中具有颗粒填料的未固化聚合材料模塑或以其它方式沉积到第一支承元件102的第二表面103上来形成囊封件。在一个示例中，颗粒填料可选地具有低的热膨胀系数(“CTE”)，从而得到的囊封件152可具有低于每摄氏度百万分之10(下文中，“ppm/℃”)的CTE。在一个示例中，囊封件可包括填充材料，例如玻璃或陶瓷介电填充物或半导体填充物，等等。
如图12中所见，子组件21然后可被移动就位，以与相应的第二连接器162连结，所述第二连接器162附接至第二子组件22的第二支承元件104。例如，如图12中所描绘的，第一和第二连接器可彼此对齐，并且促使第一和第二支承元件进入以下条件：即，足以使得包括在第一连接器和第二连接器的至少一个中的接合金属流动并形成第一连接器和第二连接器之间的连结处。例如，在一时间段之前或期间，可使第一连接器与对齐的第二连接器接触，在所述时间段中，第一连接器、第二连接器或两者的温度升至接合金属流动的温度。
如图13中进一步所见，囊封剂650可被应用于覆盖连结的第一和第二连接器161、162，例如通过将囊封材料(例如可流动的包塑材料)模塑到第一支承元件102的第二表面103上，并且填充第一和第二支承元件102、104之间以及微电子元件和与其相邻的支承元件102的表面103之间的空隙。
采用这种方法，如图13所示，可形成上面关于图6进一步描述的组件或封装件610。
参照图14，在上面关于图11-图13描述的方法的变体中，第二连接器162可与第一连接器161的暴露于第二囊封件的表面153处的端部163连结。然后，第二连接器162可与在第二支承元件的第二表面106处的导电元件166(例如，焊垫、柱或其它导电连接器)接合，以形成例如或类似于图12中所见的组件的组件。然后，将囊封剂650应用到组件，以形成如图13中所见的并且如上面关于图6所进一步描述的组件610。
尽管未在图中具体地显示出，但是在没有限制的情况下，上面关于图11-图14描述的方法可以与上面关于图1A-图1B、图2、图4A-图4B、图5、图6和图7描述的任何类型的第一连接器和第二连接器一起使用。关于这里的任何或全部微电子封装件和组件，形成一个或多个囊封件或用于形成任何或全部第一连接器和/或第二连接器和端子的过程可以是如同美国申请11/166982(Tessera3.0-358CIP)；11/717,587(Tessera3.0-358CIPCIP)；11/666,975(Tessera3.3-431)；11/318,404(Tessera3.0-484)；12/838,974(Tessera3.0-607)；12/839,038(Tessera3.0-608)；12/832,376(Tessera3.0-609)和09/685,799(TIPI3.0-201)中进一步示出和描述的，这些申请公开的内容通过引用的方式合并于此。
图15-图17示出了形成根据图9中所见的实施例的微电子封装件910的方法的阶段。在这个变体中，在第二连接器162与对应的第一连接器161连结之前，第二支承元件103上的第二连接器162部分地囊封在第二囊封件952内，以形成图16中所见的组件。此后，囊封件950可被应用以形成如图17中所见的和上面关于图9所描述的组件910，其中，囊封件950可接触第二囊封件952的表面953、954以及第一和第二支承元件102、104的第二表面103、106。
图18示出了上面关于图15-图17描述的方法的变体，其中，连接器165可以与第二连接器162暴露于第二囊封剂的表面953的端部164连结。然后连接器165可与在第一支承元件102的第二表面103处的导电元件266(例如焊垫、柱或其它导电连接器)连结，以形成例如或类似于图16中所见的组件的组件。然后，囊封剂950可被应用到组件以形成如图17中所见和上面关于图9所描述的组件910。
图19示出了根据示例的组件1110，其中第一支承元件102包括在其第一和第二表面101、103之间延伸的开口155。在一个示例中，开口可用作端口，当制造组件1110时，囊封剂可通过端口被提供到第一和第二支承元件之间的内部空间中。
图20示出了根据上面关于图9和17描述的实施例的变体的组件1210，其中，囊封件1252包括覆在微电子元件120上的额外部分。在示出的示例中，囊封剂1252形成为单块区域，所述单块区域部分囊封第二连接器162并且延伸到微电子元件的主要表面129和边缘表面127上。当微电子元件面向上安装在第二支承元件104上时，主要表面129可以是上面关于图1A所描述的前面。可替代地，当微电子元件面朝第二支承元件104时，主要表面128可以是微电子元件120的与前面相对的后面。在这个示例中，囊封件1250可以形成为与囊封件1252接触并且可以覆在第一支承元件102的第二表面103上或与第一支承元件102的第二表面103接触。
图21-图22描绘了根据上面关于图11-图13描述的方法的变体的过程。如图21所示，子组件321本身可以是微电子封装件，其中微电子元件130具有电耦接至子组件321的支承元件302的接触件，接触件与支承元件302的电耦接方式与上面关于图1A所描述的微电子元件20和支承元件104之间的耦接类似。在一些示例中，囊封件352可覆盖微电子元件130的边缘表面132，并且在某些情况下，可覆盖微电子元件的，背向子组件321的支承元件302的主要表面134。
参照图22，然后，子组件321的连接器161可以与第二子组件22的相应的连接器162对齐并连结，并且囊封件650可形成于微电子元件120和子组件321之间的空间中，以形成多层堆叠且电耦接的组件1310,组件1310包括微电子元件120、130、支承元件302、304(微电子元件120、130耦接至支承元件303、304)，从而微电子元件120、130可以通过支承元件104、302以及第一和第二连接器161、162彼此电耦接。通常在形成囊封件650之后，连结元件146，例如焊球(例如上面关于图3所描述的)，可被应用到支承元件104的端子142。
图23示出了其变体，类似于图14中示出的变体，其中在第二连接器162已经附接至第一连接器的端部163时进行第一和第二子组件的装配过程。
图24示出了在类似于上面图15-图17示出的变体中，装配过程可在一状态下进行，在该状态中，囊封件952部分地覆盖第二连接器162并且第一连接器161与第二连接器162的暴露于囊封件952的表面953的端部164连结。图25示出了采用这种方式形成的组件1410。
图26-图27示出了另一变体，其中在相应的子组件中的第一连接器161和第二连接器162都如上面关于图11-图13和图15-图17中示出的方法所讨论的那样被部分地囊封。然而，在这种情况下，第三连接器169(可以是，例如上述的导电团块的形式)可以被附接至第一连接器的端部163并且与第一连接器的端部163电耦接，如同示出的。如同图27中进一步所示，第三连接器169可与第二连接器162对齐并且连结，并且得到的组件1510可接着被囊封在第三囊封件1550中，第三囊封件1550填充各个第三连接器169之间的空间并且填充微电子元件120和支承元件302之间的空间。组件1510也可形成有连结元件146，连结元件146附接至支承元件104，以如上所述地进一步与外部器件的相应接触件连接。
图28-30示出了根据上述方法的另一变体的过程。在这个示例中，可以省略第一连接器上或第二连接器上或第一和第二连接器上的部分囊封件。如图28所示，介电增强环156可以存在于第一连接器161、第二连接器162或第一和第二连接器中的各个连接器。如图28所见，增强环156包括覆在对应的各个连接器的外表面(例如导电团块的大致球形表面，或者可替代地，相邻柱或其它连接器的壁)上，并且增强环可形成低谷159，在低谷159中相邻的增强环相遇。通过使材料流到支承元件102的表面103上(然后材料可流到表面103上附接有第一连接器161的位置处)来形成增强环。例如，介电增强材料可作为流至包围第一连接器中的各个连接器的区域的液体被分配。在一些示例中，在形成增强环的一部分或全部时，真空应用、辊涂、喷涂、分配或筛分过程可以与液体材料一起使用。电介质增强材料可以围绕连接器缠绕，以便在使连接器的端部163暴露的同时支承连接器的外表面，并且阻止或大体上阻止被增强的连接器在这类连接器与其它连接器连结以形成这里描述的组件或封装件时倒塌。在某些情况下，可采用去毛刺过程来移除覆在端部163上的相对小量的增强材料。如图28进一步所见，这类增强材料156也可以出现在第二连接器162处或第二连接器162周围。可替代地，如同第二连接器162b的情况中所见，可省去增强层。在一个示例中，增强材料可以是或包括环氧材料(例如具有介电颗粒填料的底层填充材料)，例如增强材料通常被分配至微电子元件(例如半导体芯片)的接触承载面与衬底的表面(芯片被倒装附接至该衬底并与该衬底电互连)之间的交界面。在某些情况下，增强环可减小其上应用有该增强环的子组件的CTE。
如图29进一步所示，可采用类似于上述方式的方式来将具有第一和第二连接器的子组件连结在一起，其中第一和第二连接器中的端部被暴露。
此后，如图30所见，可采用囊封件150对连结的子组件进行机械增强，囊封件150填充子组件之间的空间并且进一步增强第一和第二连接器之间的连结处。如图30中所见，采用类似于针对前面的实施例描述的方式，连结的第一和第二连接器161、162可提供第一和第二支承元件之间的连接的增大的高度和增大的纵横比。
在图28-图30中示出的实施例的变体中，硬化层可只覆在第二连接器的壁上或可只覆在第二连接器中的一些的壁上。第一连接器、第二连接器，或第一和第二连接器可以是导电团块或可以是前面示出和讨论的任何类型的连接器。
在又一变体中，微电子封装件(例如上面的图21中示出并且描述的封装件321)可以代替图28中的包括支承元件102的子组件，并且这类子组件可与另一微电子封装件连结以形成类似于图29中描绘的组件。
在其它变体中(未示出)，图11-图14、图15-图18或图21-图30中描绘的任何装配过程可以在一状态中进行，在该状态中，这里所描述的具有微电子元件或支承元件的一个或两个子组件被不同的结构替换。具体地，一个或两个子组件可以是或可包括多层堆叠的并且电互连的微电子元件和支承元件的组件，其中支承元件在这类组件的每一层耦接至对应的微电子元件。
上面讨论的结构提供非凡的三维互连能力。这些能力可以与任何类型的芯片一起使用。仅作为示例，芯片的以下组合可包括在如上所述的结构中：(i)处理器以及与处理器一起使用的存储器；(ii)多个相同类型的存储器芯片；(iii)多个不同类型的存储器芯片，例如DRAM和SRAM；(iv)图像传感器和用来处理来自传感器的图像的图像处理器；(v)专用集成电路(“ASIC”)和存储器。上述结构可用在不同电子***的架构中。例如，根据本发明的又一实施例的***500包括结合其它电子器件508和510的如上所述的结构506。在描绘的示例中，器件508是半导体芯片，而器件510是显示屏，但是可使用任何其它器件。当然，虽然为了清楚说明，图31中只描绘了两个额外的器件，但是***可包括任何数量的这类器件。如上所述的结构506可以是，例如之前上面讨论的微电子封装件或可以是微电子组件，例如，上面关于图3或图8所讨论的。结构506和器件508和510安装在共同的外罩501(以虚线示意地描绘)中，并且必要时彼此电互连以形成所需的电路。在示出的示例性***中，***包括电路面板502，例如柔性印刷电路板，并且电路面板包括将器件彼此互连的许多导体504，图21中只描绘的一个导体。然而，这仅仅是示例性的；用于制作电连接的任何适合的结构都可使用。外罩501被描绘成，可用在例如移动电话或个人数字助理中的便携式外罩的类型，并且屏幕510暴露于外罩的表面处。如果结构506包括光敏元件(例如成像芯片)，那么也可提供透镜511或其它光学设备来将光线传导至所述结构。再次说明，图21中示出的简化的***仅仅是示例性的；可使用上述结构制造包括通常被视为固定结构的***(例如台式计算机、路由器和类似物)的其它***。
由于在不背离本发明的情况下，可利用上述特征的这些和其它变体和组合，因此前面的优选的实施例的描述应被认为是示例而不是对如权利要求所限定的本发明的限制。

Claims (40)

1.一种微电子组件，包括：
第一支承元件和第二支承元件，所述第一支承元件和所述第二支承元件均具有相反朝向的第一表面和第二表面；
微电子元件，所述微电子元件安装至所述第一支承元件和所述第二支承元件中的一支承元件的第二表面；
导电的第一连接器，所述第一连接器在所述第一支承元件的第二表面的上方突出；
导电的第二连接器，所述第二连接器在所述第二支承元件的第二表面的上方突出，并且耦接至所述第一连接器的端部；以及
囊封件，所述囊封件形成为与所述第一支承元件和所述第二支承元件中的一支承元件的第二表面接触，并且形成为与以下中至少一个接触：所述第一支承元件和所述第二支承元件中的另一支承元件的第二表面；或第二囊封件，所述第二囊封件形成为与所述另一支承元件的第二表面接触，
其中，在所述第一支承元件的第一表面处的第一封装件端子通过成对的所述第一连接器与所述第二连接器的对齐和连结，而与在所述第二支承元件的第一表面处的对应的第二封装件端子电耦接，以及
所述第一连接器和所述第二连接器中的至少一个包括导电团块。
2.根据权利要求1所述的微电子组件，其中，所述支承元件的第二表面之间的相隔高度大于所述第一连接器在平行于所述第一支承元件的第二表面的至少一个方向上的间距。
3.根据权利要求1所述的微电子组件，其中，所述微电子元件具有背朝着安装有所述微电子元件的支承元件的面，并且所述囊封件形成为与以下中至少一个接触：所述微电子元件的面，或在所述微电子元件的面上形成的第三囊封件。
4.根据权利要求1所述的微电子组件，其中，所述微电子组件包括所述第二囊封件，并且所述囊封件形成为与所述第二囊封件接触。
5.根据权利要求1所述的微电子组件，其中，所述第一连接器或所述第二连接器中的至少一个包括以下中至少一个：柱形凸点，或实心的大体上刚性的金属柱。
6.一种堆叠的多芯片微电子组件，包括如权利要求1所述的微电子组件，还包括微电子封装件，所述微电子封装件覆在所述微电子组件的第一支承元件上，所述微电子封装件具有与所述微电子组件的第一封装件端子连接的端子。
7.根据权利要求6所述的微电子组件，其中，所述第一连接器为导电金属团块，并且所述第二连接器包括实心的大体上刚性的金属柱。
8.根据权利要求6所述的微电子组件，其中，所述导电金属团块中的每一个均被所述囊封件包围。
9.根据权利要求6所述的微电子组件，其中，所述第二连接器为导电金属团块，所述导电金属团块中的每一个均被所述囊封件包围，并且所述第一连接器包括实心的大体上刚性的金属柱。
10.根据权利要求1所述的微电子组件，还包括第三连接器，每个第三连接器均与所述第一连接器中的一个第一连接器的端部对齐，并与所述第二连接器中的一个第二连接器的端部对齐，并且与对齐的第一连接器和第二连接器中的至少一个连结，其中，耦接的第一连接器、第二连接器和第三连接器在各自的列中对齐，所述列被所述囊封件的材料彼此分隔并且与所述微电子元件分隔，并且所述第一封装件端子通过所述第三连接器与对应的第二封装件端子电耦接。
11.根据权利要求10所述的微电子组件，其中，所述囊封件将各个第三连接器彼此分隔和隔离。
12.一种微电子组件，包括：
第一微电子封装件，所述第一微电子封装具有第一支承元件，所述第一支承元件具有相反朝向的第一表面和第二表面，第一微电子元件安装至所述第一表面和所述第二表面中的一表面，并且多个导电的第一连接器远离所述第二表面延伸；
第二微电子封装件，所述第二微电子封装件包括第二支承元件，所述第二支承元件具有相反朝向的第一表面和第二表面，微电子元件安装至所述第二支承元件的第二表面，并且导电的第二连接器在所述第二支承元件的第二表面的上方突出并且耦接至所述第一连接器的端部；以及
囊封件，所述囊封件形成为与所述第一支承元件和所述第二支承元件中的一支承元件的第二表面接触，并且形成为与第二囊封件接触，所述第二囊封件形成为而与另一支承元件的第二表面接触，
其中，在所述第二支承元件的第一表面处的封装件端子通过相应的成对的所述第一连接器和所述第二连接器的对齐和耦接，而与在所述第一支承元件的表面处的导电元件耦接，以及
所述第一连接器和所述第二连接器中的至少一个包括导电团块。
13.根据权利要求12所述的微电子组件，其中，所述支承元件的第二表面之间的相隔高度大于所述第一连接器在平行于所述第一支承元件的第二表面的至少一个方向上的间距。
14.根据权利要求12所述的微电子组件，其中，所述微电子元件具有背朝着安装有所述微电子元件的支承元件的面，并且所述囊封件形成为与以下中至少一个接触：所述微电子元件的面，或形成于所述微电子元件的面上的第三囊封件。
15.根据权利要求12所述的微电子组件，还包括第三连接器，每个第三连接器均与所述第一连接器中的一个第一连接器的端部对齐，并与所述第二连接器中的一个第二连接器的端部对齐，并且与对齐的第一连接器和第二连接器中的至少一个连结，其中，耦接的第一连接器、第二连接器和第三连接器在各自的列中对齐，并且被所述囊封件的材料彼此分隔并且与所述微电子元件分隔，并且所述第一封装件端子通过所述第三连接器与所述第一支承元件的导电元件电耦接。
16.根据权利要求15所述的微电子组件，其中，所述囊封件将各个第三连接器彼此分隔并且隔离。
17.一种制造微电子组件的方法，包括：
连结第一子组件和第二子组件以形成组件，所述组件具有在所述组件的第一面向外的表面处的第一端子和在所述组件的第二面向外的表面处的第二端子，所述第二面向外的表面与第一表面相对，
其中，所述子组件中的至少一个子组件具有至少一个微电子元件，所述至少一个微电子元件安装至所述至少一个子组件的面向内的第二表面，所述微电子元件电耦接至所述至少一个子组件，所述第一子组件包括第一支承元件，所述第二子组件包括第二支承元件，并且所述第一子组件或所述第二子组件中的至少一个包括连接器，所述连接器在这个支承元件的面向内的第二表面的上方朝向另一支承元件的面向内的第二表面突出，并且
多个第一端子中的每一个通过相应的一对第一连接器和对应的第二连接器而与对应的第二端子电耦接，其中所述第一连接器的端部与所述对应的第二连接器的端部耦接，所述第二连接器在所述第一连接器的上方延伸；以及
使囊封剂流到所述第一支承元件和所述第二支承元件之间的空间中，以便形成囊封件，所述囊封件使各对连结的第一连接器和第二连接器中的至少一部分彼此分隔。
18.根据权利要求17所述的方法，其中，所述第一连接器或所述第二连接器中的至少一个在连结过程期间被约束，以维持这类连接器的高度。
19.根据权利要求17所述的方法，其中，所述第一子组件或所述第二子组件中的一个包括第二囊封件，所述第二囊封件使子组件的连接器中的至少一些彼此分隔，并且所述囊封件形成为与所述第二囊封件接触。
20.根据权利要求17所述的方法，其中，所述第一连接器和所述第二连接器分别在所述第一支承元件和所述第二支承元件的第二表面上方的最大高度处具有端部，并且所述第一连接器的端部与所述第二连接器的端部对齐并直接连结。
21.一种微电子组件，包括：
第一支承元件和第二支承元件，所述第一支承元件和所述第二支承元件均具有相反朝向的第一表面和第二表面；
微电子元件，所述微电子元件安装至所述第一支承元件和所述第二支承元件中的一支承元件的第二表面；
导电的第一连接器，所述第一连接器在所述第一支承元件的第二表面的上方突出；
导电的第二连接器，所述第二连接器在所述第二支承元件的第二表面的上方突出并耦接至所述第一连接器的端部；
介电增强环，所述介电增强环包围所述第一连接器或所述第二连接器中的一个或多个中的至少一些；以及
囊封件，所述囊封件覆在所述增强环的表面上，所述囊封件形成为与以下中至少一个接触：所述第一支承元件或所述第二支承元件中至少一个的第二表面；或第二囊封件，所述第二囊封件形成为与另一支承元件的第二表面接触，
所述微电子组件具有在所述第二支承元件的第一表面处的端子，所述端子通过成对的第一连接器与对应的第二连接器的耦接而与所述第一支承元件上的导电元件电耦接。
22.根据权利要求21所述的微电子组件，其中，所述介电增强环包含底部填充材料。
23.根据权利要求21所述的微电子组件，其中，所述支承元件的第二表面之间的相隔高度大于所述第一连接器在平行于所述第一支承元件的第二表面的至少一个方向上的间距。
24.根据权利要求21所述的微电子组件，其中，所述微电子元件具有背朝着安装有所述微电子元件的支承元件的面，并且所述囊封件形成为与以下中至少一个接触：所述微电子元件的面，或形成于所述微电子元件的面上的第三囊封件。
25.根据权利要求21所述的微电子组件，其中，所述微电子组件包括所述第二囊封件，并且所述囊封件形成为与所述第二囊封件接触。
26.根据权利要求21所述的微电子组件，其中，所述微电子组件是微电子封装件并且所述封装件端子是第二封装件端子，所述微电子封装件还包括在所述第一支承元件的第一表面处的第一封装件端子，所述第一封装件端子通过成对的所述第一连接器与所述第二连接器的对齐和连结，而与在所述第二支承元件的第一表面处的对应的第二封装件端子电耦接。
27.根据权利要求21所述的微电子组件，其中，所述第一连接器和所述第二连接器中的至少一个包括导电团块和介电增强环，所述介电增强环包围所述导电团块的一部分。
28.一种堆叠的多芯片微电子组件，包括如权利要求21所述的微电子组件，还包括微电子封装件，所述微电子封装件覆在所述微电子组件的所述第一支承元件上，所述微电子封装件具有与所述微电子组件的所述第一封装件端子连接的端子。
29.根据权利要求27所述的微电子组件，其中，所述第一连接器和所述第二连接器为导电金属团块，并且所述增强环包围所述第一连接器的一部分并包围所述第二连接器的一部分。
30.根据权利要求21所述的微电子组件，还包含第三连接器，每个第三连接器与所述第一连接器中的一个第一连接器的端部对齐，并与所述第二连接器中的一个第二连接器的端部对齐，并且与对齐的第一连接器和第二连接器中的至少一个连结，其中，耦接的第一连接器、第二连接器和第三连接器在各自的列中对齐，并且被所述囊封件的材料彼此分隔并与所述微电子元件分隔，并且所述封装件端子通过所述第三连接器与所述第一支承元件的导电元件电耦接。
31.根据权利要求30所述的微电子组件，其中，所述微电子组件是微电子封装件，并且所述封装件端子是第二封装件端子，所述微电子封装件还包括在所述第一支承元件的第一表面处的第一封装件端子，所述第一封装件端子通过成对的所述第一连接器与所述第二连接器的对齐和电耦接，而与所述第二支承元件的第一表面处的对应的第二封装件端子电耦接，所述第一连接器通过所述第三连接器与所述第二连接器对齐并电耦接。
32.一种微电子组件，包括：
第一微电子封装件，所述第一微电子封装件具有第一支承元件，所述第一支承元件具有相反朝向的第一表面和第二表面，第一微电子元件安装至所述第一表面和所述第二表面中的一表面，并且多个导电的第一连接器远离所述第二表面延伸；
第二微电子封装件，所述第二微电子封装件包括第二支承元件，所述第二支承元件具有相反朝向的第一表面和第二表面，微电子元件安装至所述第二支承元件的第二表面，并且导电的第二连接器在所述第二支承元件的第二表面的上方突出并且耦接至所述第一连接器的端部；
介电增强环，所述介电增强环包围所述第一连接器或所述第二连接器中的一个或多个的连接器的一部分；以及
囊封件，所述囊封件在所述第一支承元件和所述第二支承元件的第二表面之间并与所述增强环接触，
其中，所述第二支承元件的第一表面处的封装件端子通过相应的成对的所述第一连接器与所述第二连接器的对齐和耦接，而与所述第一支承元件的表面处的导电元件耦接，并且
所述第一连接器和所述第二连接器中的至少一个包含导电团块。
33.根据权利要求32所述的微电子组件，其中，所述支承元件的第二表面之间的相隔高度大于所述第一连接器在平行于所述第一支承元件的第二表面的至少一个方向上的间距。
34.根据权利要求32所述的微电子组件，其中，所述微电子元件具有背朝着安装有所述微电子元件的支承元件的面，并且所述囊封件形成为与以下中的至少一个接触：所述微电子元件的面，或形成在所述微电子元件的面上的第三囊封件。
35.根据权利要求32所述的微电子组件，还包含第三连接器，每个第三连接器均与所述第一连接器中的一个第一连接器的端部对齐，并与所述第二连接器中的一个第二连接器的端部对齐，并且与对齐的第一连接器和第二连接器中的至少一个连结，其中，耦接的第一连接器、第二连接器和第三连接器在各自的列中对齐，并且被所述囊封件的材料彼此分隔并与所述微电子元件分隔，并且所述第一封装件端子通过所述第三连接器与对应的第二封装件端子电耦接。
36.根据权利要求35所述的微电子组件，其中，所述囊封件将各个第三连接器彼此分隔并隔离。
37.一种制造微电子组件的方法，包含：
连结第一子组件和第二子组件以形成组件，所述组件具有在所述组件的第一面向外的表面处的第一端子和在所述组件的第二面向外的表面处的第二端子，所述第二面向外的表面与所述第一表面相对，
其中，所述子组件中的至少一个子组件具有安装至所述至少一个子组件的面向内的第二表面的至少一个微电子元件，所述微电子元件电耦接至所述至少一个子组件，所述第一子组件包括第一支承元件，并且所述第二子组件包括第二支承元件，并且所述第一子组件或所述第二子组件中至少一个包括连接器，所述连接器在这个支承元件的面向内的第二表面的上方朝向另一支承元件的面向内的第二表面突出，以及
多个所述第一端子中的每一个均通过相应的一对第一连接器和对应的第二连接器而与对应的第二端子电耦接，其中所述第一连接器的端部与所述对应的第二连接器的端部耦接，所述第二连接器在所述第一连接器的上方延伸，以及
介电增强环，所述介电增强环包围所述第一连接器或所述第二连接器中的一个或多个的连接器的一部分；以及
使囊封剂流到所述第一支承元件和所述第二支承元件之间的空间中，以便形成囊封件，所述囊封件使各对电耦接的第一连接器和第二连接器中的至少一部分彼此分隔。
38.根据权利要求37所述的方法，其中，在连结过程期间，所述增强环约束所述第一连接器或所述第二连接器中至少一个，以维持这类连接器的高度。
39.根据权利要求37所述的方法，其中，所述第一子组件或所述第二子组件中的一个包括第二囊封件，所述第二囊封件使子组件的连接器彼此分隔并且所述囊封件形成为与所述第二囊封件接触。
40.根据权利要求37所述的方法，其中，所述第一连接器和所述第二连接器分别在所述第一支承元件和所述第二支承元件的第二表面上方的最大高度处具有端部，并且所述第一连接器的端部与所述第二连接器的端部对齐并直接连结。
CN201480050592.6A 2013-07-15 2014-07-15 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件 Pending CN105556662A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/942,568 US9023691B2 (en) 2013-07-15 2013-07-15 Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US13/942,602 2013-07-15
US13/942,602 US9034696B2 (en) 2013-07-15 2013-07-15 Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US13/942,568 2013-07-15
PCT/US2014/046661 WO2015009702A1 (en) 2013-07-15 2014-07-15 Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation

Publications (1)

Publication Number Publication Date
CN105556662A true CN105556662A (zh) 2016-05-04

Family

ID=51265851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480050592.6A Pending CN105556662A (zh) 2013-07-15 2014-07-15 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件

Country Status (5)

Country Link
JP (1) JP2016529703A (zh)
KR (1) KR20160031523A (zh)
CN (1) CN105556662A (zh)
TW (1) TWI550736B (zh)
WO (1) WO2015009702A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210134690A1 (en) * 2019-11-01 2021-05-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883563B1 (en) * 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051414B3 (de) * 2005-10-25 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
JP2010153491A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
US20110117700A1 (en) * 2009-11-18 2011-05-19 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US20110316155A1 (en) * 2010-06-23 2011-12-29 Ko Chanhoon Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
US20120038040A1 (en) * 2010-08-11 2012-02-16 Ki Youn Jang Integrated circuit packaging system with stacked lead and method of manufacture thereof
US20130043584A1 (en) * 2011-08-17 2013-02-21 Samsung Electronics Co., Ltd. Semiconductor devices, package substrates, semiconductor packages, package stack structures, and electronic systems having functionally asymmetric conductive elements
CN202816916U (zh) * 2012-10-10 2013-03-20 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378297B2 (en) * 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
JP4182144B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板の製造方法
JP4652428B2 (ja) * 2008-04-23 2011-03-16 シャープ株式会社 半導体装置およびその製造方法
US8409922B2 (en) * 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051414B3 (de) * 2005-10-25 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
JP2010153491A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
US20110117700A1 (en) * 2009-11-18 2011-05-19 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US20110316155A1 (en) * 2010-06-23 2011-12-29 Ko Chanhoon Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
US20120038040A1 (en) * 2010-08-11 2012-02-16 Ki Youn Jang Integrated circuit packaging system with stacked lead and method of manufacture thereof
US20130043584A1 (en) * 2011-08-17 2013-02-21 Samsung Electronics Co., Ltd. Semiconductor devices, package substrates, semiconductor packages, package stack structures, and electronic systems having functionally asymmetric conductive elements
CN202816916U (zh) * 2012-10-10 2013-03-20 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210134690A1 (en) * 2019-11-01 2021-05-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same

Also Published As

Publication number Publication date
JP2016529703A (ja) 2016-09-23
TW201517184A (zh) 2015-05-01
KR20160031523A (ko) 2016-03-22
WO2015009702A1 (en) 2015-01-22
TWI550736B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
US9633979B2 (en) Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
CN105280599B (zh) 用于半导体器件的接触焊盘
US9716075B2 (en) Semiconductor chip assembly and method for making same
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9754866B2 (en) Reversed build-up substrate for 2.5D
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
TWI571961B (zh) 層疊封裝微電子組件之批次處理製程
US9023691B2 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8957520B2 (en) Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts
KR102037114B1 (ko) Tsv 없는 저 ｃｔｅ 인터포저 구조물 및 방법
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
US20120286416A1 (en) Semiconductor chip package assembly and method for making same
US11929337B2 (en) 3D-interconnect
CN105556662A (zh) 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件
US9691693B2 (en) Carrier-less silicon interposer using photo patterned polymer as substrate
TWI555105B (zh) 具延伸通過密封連接器所耦接之堆疊端子的微電子組件的製造
CN219321338U (zh) 封装装置
US8525312B2 (en) Area array quad flat no-lead (QFN) package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504