DE102005040997A1

DE102005040997A1 - Verfahren und Vorrichtung zur Steuerung des Scannens eines Mosaiksensorarrays

Info

Publication number: DE102005040997A1
Application number: DE102005040997A
Authority: DE
Inventors: Robert Gideon Wodnicki
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2004-10-29
Filing date: 2005-08-29
Publication date: 2006-06-22
Also published as: JP2006122659A; JP4751671B2; US7313053B2; KR20060050707A; CN1766672B; CN1766672A; US20050057284A1; KR101160697B1

Abstract

Eine Scannerarchitektur, die es ermöglicht, lediglich jene Ultraschalltransducersubelemente (32) eines Mosaiktransducerarrays zu aktualisieren, die sich von Ansicht zu Ansicht ändern. Die Konfiguration der Schaltermatrix ist vollkommen programmierbar. Die Schaltermatrix enthält Zugriffsschalter (20), die Subelemente mit Busleitungen verbinden, und Matrixschalter (26), die Subelemente mit Subelementen verbinden. Jedes Subelement weist eine ihm zugeordnete Einheitschalterzelle (50) auf, wobei jede Einheitschalterzelle wenigstens einen Zugriffsschalter, wenigstens einen Matrixschalter sowie Adressierungs- und Steuerlogik (92, 94, 96) aufweist. Optional enthält jede Einheitschalterzelle ferner Speicher-Flip-Flops (54), die dazu dienen, die zukünftigen Schalterzustände der zu programmierenden Schalter zu speichern. Die Schalter weisen selbst Speicher zur Speicherung ihrer aktuellen Schalterzustände auf.

Description

HINTERGRUND ZU DER ERFINDUNG
Die Erfindung betrifft ganz allgemein rekonfigurierbare Arrays von Sensoren (z.B. optischen, thermischen, Druck- oder Ultraschallsensoren). Insbesondere betrifft die Erfindung eine digitale Scannarchitektur zur Steuerung und Konfiguration eines rekonfigurierbaren Sensorarrays.
Herkömmliche Ultraschallbildgebungssysteme weisen eine Gruppe (ein Array) von Ultraschalltransducern auf, die verwendet werden, um einen Ultraschallstrahl abzustrahlen und anschließend den von dem zu untersuchenden Objekt reflektierten Strahl zu empfangen. Ein solches Scannen umfasst eine Serie von Messungen, bei denen die fokussierte Ultraschallwelle ausgesandt wird, das System nach einer kurzen Zeitspanne in den Empfangsmodus umschaltet und die reflektierte Ultraschallwelle empfangen, strahlbündelgeformt und für eine Anzeige verarbeitet wird. Typischerweise sind Abstrahlung und Empfang während jeder Messung in dieselbe Richtung fokussiert, um Daten von einer Reihe von Punkten entlang einer akustischen Strahl- oder Abtastlinie zu erlangen. Der Empfänger wird während des Empfangs der reflektierten Ultraschallwellen entlang der Abtastlinie fortlaufend neu fokussiert.
Im Falle einer Ultraschallbildgebung weist das Array gewöhnlich eine Vielzahl von Transducern auf, die in einer oder mehreren Zeilen angeordnet sind und bei der Abstrahlung mit getrennten Spannungen betrieben werden. Durch Wählen der Zeitverzögerung (oder Phase) und Amplitude der angewandten Spannungen kann der einzelne Transducer (Schallwandler) in einer vorgegebenen Zeile angesteuert werden, um Ultraschallwellen zu erzeugen, die sich vereinigen, um eine Netto-Ultraschallwelle zu bilden, die sich entlang einer bevorzugten Vektorrichtung fortbewegt und auf einen ausgewählten Bereich entlang des Strahls fokussiert ist.
Dieselben Prinzipien kommen zur Anwendung, wenn die Transducersonde eingesetzt wird, um den reflektierten Schall in einem Empfangsmodus entgegenzunehmen. Die an dem Empfangstransducer erzeugten Spannungen werden aufsummiert, so dass das Netto-Signal den Ultraschall kennzeichnet, der von einer einzelnen Fokuszone in dem Objekt reflektiert wird. Wie im Falle des Sendemodus wird dieser fokussierte Empfang der Ultraschallenergie erzielt, indem auf das von jedem Empfangstransducer stammende Signal eine gesonderte Zeitverzögerung (und/oder Phasenverschiebung) und ein gesonderter Verstärkungsfaktor angewandt wird. Die Zeitverzögerungen werden mit anwachsender Tiefe des zurückgekehrten Signals eingestellt, um ein dynamisches Fokussieren während des Empfangs zu ermöglichen.
Die Qualität oder Auflösung des erzeugten Bildes hängt unter anderem von der Anzahl der Transducer ab, die die Sende- bzw. Empfangsaperturen des Transducerarrays bilden. Dementsprechend ist sowohl für zwei- als auch für dreidimensionale Bildgebungsanwendungen eine große Anzahl von Transducern erwünscht, um eine hohe Bildqualität zu erreichen. Die Ultraschalltransducer sind gewöhnlich in einer in der Hand zu haltenden Transducersonde angeordnet, die über ein flexibles Anschlusskabel mit einer Elektronikeinheit verbunden ist, die die Transducersignale verarbeitet und Ultraschallbilder erzeugt. Die Transducersonde kann sowohl eine Ultraschallsendeschaltung als auch eine Ultraschallempfangsschaltung tragen.
Als ein rekonfigurierbares Ultraschallarray wird ein Array bezeichnet, das es ermöglicht, Gruppen von Subelementen dynamisch miteinander zu verbinden, so dass die Gestalt des resultierenden Elementes geeignet geformt werden kann, um zu der Gestalt der Wellenfront zu passen. Dies kann ein verbessertes Verhalten oder eine verbesserte Leistung und/oder eine Reduzierung der Anzahl von Kanälen ermöglichen. Rekonfigurierbarkeit lässt sich mittels eines Schaltnetzwerks erreichen.
In letzter Zeit wurden Halbleiterherstellungsverfahren verwendet, um Ultraschalltransducer einer Bauart zu erzeugen, die als mikrobearbeitete Ultraschalltransducer (MUTs) bekannt sind, die nach dem kapazitiven (MUT) oder dem piezoelektrischen (pMUT) Prinzip arbeiten können. MUTS sind winzige membranartige Vorrichtungen mit Elektroden, die die Schallschwingung eines empfangenen Ultraschallsignals in eine modulierte Kapazität umwandeln. Für eine Aussendung wird die kapazitive Ladung moduliert, um die Membran der Vorrichtung in Schwingungen zu versetzen und dadurch eine Schallwelle abzustrahlen. Ein Vorteil von MUTs besteht darin, dass diese mittels Halbleiterherstellungsverfahren erzeugt werden können, z.B. Mikrofertigungsverfahren, die unter dem Oberbegriff "Mikro-Materialbearbeitung" einzuordnen sind. Die Systeme, die basierend auf derartigen Mikrobearbeitungsvorgängen er zeugt werden, werden gewöhnlich als "mikrobearbeitete elektromechanische Systeme" (MEMS) bezeichnet.
Die cMUTs sind gewöhnlich hexagonal geformte Strukturen, über die eine Membrane gespannt ist. Diese Membrane wird durch eine angelegte Vorspannung in der Nähe der Substratoberfläche gehalten. Durch Anlegen eines schwingenden Signals an dem bereits vorgespannten cMUT lässt sich die Membrane in Schwingungen versetzen, wodurch es der Membrane möglich wird, akustische Energie abzustrahlen. In ähnlicher Weise lassen sich, wenn akustische Wellen auf die Membrane auftreffen, die sich ergebenden Schwingungen als Spannungsänderungen an dem cMUT erfassen. Der Begriff cMUT-Zelle wird verwendet, um eine einzelne dieser hexagonalen "Trommel"-Strukturen zu bezeichnen. Die cMUT-Zellen können sehr kleine Strukturen sein. Typische Zellenabmessungen betragen 25–50 μm von einer flachen Kante zur anderen auf dem Sechseck. Die Abmessungen der Zellen sind in mannigfaltiger Weise durch die konstruierte akustische Antwort vorgeschrieben. Gegebenenfalls ist es unmöglich, größere Zellen zu erzeugen, die mit Blick auf die gewünschte Frequenzantwort und Empfindlichkeit noch ein gutes Verhalten zeigen.
Leider ist es schwierig, eine Elektronik zu erzeugen, die ein individuelles Steuern derartig kleiner Zellen ermöglichen können. Zwar ist die kleine Zellenabmessung hinsichtlich der akustischen Leistung des Arrays als Ganzes hervorragend und ermöglicht eine hohe Flexibilität, jedoch ist eine Steuerung auf größere Strukturen beschränkt. Ein Vereinigen mehrerer Zellen zu Gruppen und elektrisches Verbinden derselben ermöglicht es, ein größeres Subelement zu erzeugen, das die individuelle Steuerung haben kann, während die gewünschte akustische Reaktion erhalten bleibt. Ein derartiges Subelement ist eine Gruppe von elektrisch miteinander verbundenen Zellen, die sich nicht rekonfigurieren lassen. Für den Zweck dieser Offenbarung bezeichnet das Subelement die kleinste unabhängig gesteuerte akustische Einheit. Durch gegenseitiges Verbinden von Subelementen über ein Schaltnetzwerk ist es möglich, Ringe oder Elemente zu bilden. Die Elemente lassen sich durch ein Verändern des Zustands des Schaltnetzwerks rekonfigurieren. Allerdings enthalten Subelemente verbundene Zellen, die sich nicht schaltbar trennen lassen und daher nicht rekonfiguriert werden können. Die gesamte folgende Analyse trifft auch zu, falls das Array basierend auf PZT- oder einer sonstigen verhältnismäßig verbreiteten oder zukünftigen Transducertechnologie hergestellt ist.

Eine Rekonfigurierbarkeit mittels auf Silizium basierenden Ultraschalltransducersubelementen ist in der US-Patentanmeldung mit der Ser. Nr. 10/383 990 beschrieben. Eine Form einer Rekonfigurierbarkeit stellt das Kreisringmosaikarray dar, das ebenfalls in dieser Patentanmeldung beschrieben ist. Das Konzept des Kreisringmosaikarrays umfasst eine Ausbildung ringförmiger Elemente durch Gruppieren von Subelementen unter Verwendung eines rekonfigurierbaren elektronischen Schaltnetzwerks. Das Ziel ist, die Anzahl von Strahlbündelformungskanälen zu reduzieren, während die Bildqualität aufrechterhalten und die Schichtdicke verbessert wird. Um die Anzahl der Systemkanäle zu reduzieren, nutzt das Kreisringmosaikarray die Tatsache, dass die Verzögerungsumrisse im Falle eines ungelenkten Strahls auf der Fläche des darunterliegenden zweidimensionalen Transducerarrays kreisförmig sind. Mit anderen Worten, die Isoverzögerungskurven (Kurven gleicher Verzögerung) sind Kreisringe um die Mitte des Strahlbündels. Die kreisförmige Symmetrie der Verzögerungen führt zu der naheliegen- den Gruppierung jener Subelemente, die gemeinsame Verzögerungen aufweisen, und führt auf diese Weise zu dem Konzept eines ringförmigen Arrays. Die Rekonfigurierbarkeit lässt sich nutzen, um den Strahl entlang des größeren darunter liegenden zweidimensionalen Transducerarrays abzustufen, um einen Scan oder ein Bild zu bilden. Die Rekonfigurierbarkeit kann auch verwendet werden, um die Leistung für Mehrfachsendeanwendungen zu verbessern, indem in dem Nahfeld der kleineren aktiven Apertur eine größere Zahl von Kanälen zugewiesen wird. Es existieren viele weitere Anwendungen, in denen sich die Rekonfigurierbarkeit als nützlich erweisen kann.

In einem ringförmigen Mosaiktransducerarray und in anderen Mosaiktransducerarrays ist es erforderlich, eine große Anzahl von Ultraschalltransducersubelementen unter Verwendung einer verteilten Schaltermatrix miteinander zu verschalten. Die Subelemente bauen größere Elemente auf, die zum Senden und Empfangen von Ultraschallsignalen verwendet werden. Die Konfiguration der Elemente und damit der Subelemente ändert sich jedes Mal, wenn eine neue Datenzeile oder "Ansicht" akquiriert wird. Bei jeder Änderung der Konfiguration ist es erforderlich, den (Ein- oder Aus-) Zustand sämtlicher Schalter in der Schaltmatrix zu aktualisieren, um die benötigten Verschaltungen zu erzeugen, die den neuen Zustand der Elemente und Subelemente bilden.

Es besteht Bedarf nach einer digitalen Scannerarchitektur, die dazu dient, eine verteilte Schaltmatrix zu steuern und zu konfigurieren, wobei die Architektur sämtliche oder einige der folgenden Fähigkeiten aufweist: (1) effiziente Programmierung des Schalterzellenarrays, so dass Zeitsteuerungs- und Leistungsaufnahmevorgaben erfüllt werden; (2) die Fähigkeit, Aperturmuster von Ansicht zu Ansicht entlang der Achsen der Matrix translatorisch zu bewegen oder umzuwandeln; (3) die Fähigkeit, das Array innerhalb von Zeitbeschränkungen von Ansicht zu Ansicht für willkürliche Muster zu konfigurieren; (4) die Fähigkeit, Aperturkonfigurationen zwischen Sende- und Empfangsbetriebszuständen rasch zu ändern; (5) effizientes Skalieren der Architektur zu großen fliesen- oder kachelartig aneinander gereihten Arrays mit Blick auf Leistungs- und Zeitsteuerungsbeschränkungen unter Aufrechterhaltung der Flexibilität und Minimierung der Komplexität der Konfiguration.

KURZBESCHREIBUNG DER ERFINDUNG

Die Erfindung betrifft rekonfigurierbare Sensorarrays, bei denen die Scannarchitektur es ermöglicht, lediglich diejenigen Sensoren zu aktualisieren, die sich von Ansicht zu Ansicht verändern. Die Sensoren können optische, thermische oder Drucksensoren oder Ultraschalltransducer sein. Das hier offenbarte Ausführungsbeispiel verwendet ein auf kapazitiven mikrobearbeiteten Ultraschalltransducern (cMUTs) basierendes zweidimensionales Array als das zu Grunde liegende Raster, von dem aus größere Elemente gebildet werden. Die vorliegende Erfindung ist allerdings nicht auf cMUT-Strukturen beschränkt und ist gleichermaßen auf andere herkömmliche oder zukünftige Transducertechnologien anwendbar.

Ein Aspekt der Erfindung betrifft eine Vorrichtung, zu der gehören: eine Vielzahl von Sensoren, die entlang im Allgemeinen paralleler Linien angeordnet sind, eine Vielzahl von Busleitungen; eine erste Anzahl von Schaltern, die dazu dienen, Sensoren mit Busleitungen selektiv elektrisch zu verbinden, wobei jeder Schalter der ersten Anzahl von einer Bauart ist, die in der Lage ist, Daten zu speichern, die den aktuellen Schalterzustand repräsentieren, wobei jeder Sensor wenigstens einen ihm zugeordneten entsprechenden Schalter der ersten Anzahl aufweist; eine zweite Anzahl von Schaltern, die dazu dienen, Sensoren selektiv elektrisch miteinander zu verbinden, wobei jeder Schalter der zweiten Anzahl von einer Bauart ist, die in der Lage ist, Daten zu speichern, die den aktuellen Schalterzustand repräsentierem, wobei jeder Sensor wenigstens einen ihm zugeordneten entsprechenden Schalter der zweiten Anzahl aufweist; eine Datengeneratorschaltung zur Erzeugung von Schalterzustandsdaten, die den Zustand von zu programmierenden Schaltern der ersten und zweiten Anzahl repräsentieren; eine Adressengeneratorschaltung zur Erzeugung von Adressendaten, die die zu programmierenden Schalter der ersten und zweiten Anzahl identifizieren; und eine Anzahl Steuerlogikschaltungen, die dazu dienen, in Reaktion auf einen Empfang der Schalterzustandsdaten Schalterzustandssteuerdaten an die zu programmierenden Schalter der ersten und zweiten Anzahl auszugeben, wobei jeder Sensor eine ihm zugeordnete entsprechende Steuerlogikschaltung aufweist, wobei die Schalterzustandssteuerdaten den Schaltzustand der Schalter steuern und von den Schalterzustandsdaten abgeleitet werden, und wobei jeder Sensor eine ihm zugeordnete entsprechende Steuerlogikschaltung aufweist.

Ein weiterer Aspekt der Erfindung betrifft eine Vorrichtung, zu der gehören: eine Vielzahl entlang im Wesentlichen paralleler Linien angeordneter Sensoren; eine Anzahl Busleitungen und eine Anzahl Einheitschalterzellen, wobei jede Einheitschalterzelle einem entsprechenden Sensor zugeordnet ist und aufweist: (a) einen ersten Schalter, der dazu dient, den zugehörigen Sensor mit einer Busleitung zu verbinden, (b) einen zweiten Schalter zur Verbin dung des zugehörigen Sensors mit einem benachbarten Sensor und (c) eine Steuerlogikschaltung, die dazu dient, an die ersten und zweiten Schalter in Reaktion auf einen Empfang von Schalterzustandsdaten, die die gewünschten Zustände der ersten und zweiten Schalter repräsentieren, Schalterzustandssteuerdaten auszugeben wobei die Schalterzustandssteuerdaten den Zustand der ersten und zweiten Schalter steuern und von den Schalterzustandsdaten abgeleitet sind und wobei jeder der ersten und zweiten Schalter von einer Bauart ist, die in der Lage ist, Daten zu speichern, die ihren aktuellen Schalterzustand repräsentieren; eine Datengeneratorschaltung zur Erzeugung von Schalterzustandsdaten für ausgewählte erste und zweite Schalter; und eine Adressengeneratorschaltung zur Erzeugung von Adressendaten, die identifizieren, welche der ersten und zweiten Schalter ausgewählt wurden, um programmiert zu werden.

Noch ein weiterer Aspekt der Erfindung betrifft eine Vorrichtung, zu der gehören: eine Vielzahl von Sensoren, die entlang im Allgemeinen paralleler Linien angeordnet sind; mehrere Busleitungen, eine erste Anzahl von Schaltern, die dazu dienen, Sensoren mit Busleitungen selektiv elektrisch zu verbinden, wobei jeder Schalter der ersten Anzahl von einer Bauart ist, die in der Lage ist, Daten zu speichern, die den aktuellen Schalterzustand repräsentieren, wobei jeder Sensor wenigstens einen ihm zugeordneten entsprechenden Schalter der ersten Anzahl aufweist; eine zweite Anzahl von Schaltern, die dazu dienen, Sensoren selektiv elektrisch miteinander zu verbinden, wobei jeder Schalter der zweiten Anzahl von einer Bauart ist, die in der Lage ist, Daten zu speichern, die den aktuellen Schalterzustand repräsentieren, wobei jeder Sensor wenigstens einen ihm zugeordneten entsprechenden Schalter der zweiten Anzahl aufweist; eine Datengenerator schaltung zur Erzeugung von Schalterzustandsdaten, die den Zustand von zu programmierenden Schaltern der ersten und zweiten Anzahl repräsentieren; eine Vielzahl von Speicher-Flip-Flops (Latches), die dazu dienen, die von der Datengeneratorschaltung stammenden Schalterzustandsdaten zu speichern; eine Anzahl Datenbusleitungen, die mit den jeweiligen Sätzen von Speicher-Flip-Flops verbunden sind; Mittel, die dazu dienen, entsprechende Sätze der Speicher-Flip-Flops entlang einer x-Richtung zu verbinden, um entsprechende X-Richtungs-Schieberegister zu bilden; X-Steuermittel, die dazu dienen, das Verschieben von Schalterzustandsdaten in eine x-Richtung in ausgewählten Speicher-Flip-Flops zu steuern; Mittel zur Verbindung entsprechender Sätze der Speicher-Flip-Flops entlang einer y-Richtung, um entsprechende Y-Richtungs-Schieberegister zu bilden; und Y-Steuermittel, die dazu dienen, den Startpunkt zu steuern, an dem Schalterzustandsdaten in die Sätze von Speicher-Flip-Flops eintreten, und die Verschiebung von Schalterzustandsdaten in ausgewählten Speicher-Flip-Flops in eine y-Richtung zu steuern.

Noch ein weiterer Aspekt der Erfindung betrifft ein rekonfigurierbares Sensorarray, zu dem gehören: eine Anzahl von Sensoren, die über einem zweidimensionalen Bereich kachelartig angeordnet sind; eine Anzahl von Busleitungen; eine Anzahl von Schaltern, die dazu dienen, ausgewählte Sensoren miteinander zu verbinden oder ausgewählte Sensoren mit entsprechenden Busleitungen zu verbinden, wobei jeder der Schalter entsprechende Schalterzustandsspeicher aufweist, wobei die Schalterzustandsspeicher Schalterzustandssteuerdaten speichern, die die aktuellen Zustände der Schalter repräsentieren; eine Anzahl Speicher-Flip-Flops (Latches) zur Speicherung von Schalterzustandsdaten, die die zukünftigen Zustände der Schalter repräsentieren; und eine Steuer logik, die dazu dient, die Schalterzustandssteuerdaten in den Schalterzustandsspeichern der Schalter mit neuen Schalterzustandssteuerdaten zu überschreiben, die von den Schalterzustandsdaten abgeleitet sind, die von den Speicher-Flip-Flops ausgegeben werden.

Noch ein Aspekt der Erfindung betrifft ein Verfahren zum Rekonfigurieren eines Sensorarrays, zu dem gehören: eine Vielzahl von Sensoren, die über einen zweidimensionalen Bereich hinweg kachelförmig aneinandergereiht sind, mehrere Busleitungen und mehrere Schalter, die dazu dienen, ausgewählte Sensoren miteinander zu verbinden oder ausgewählte Sensoren mit entsprechenden Busleitungen zu verbinden, wobei jeder der Schalter einen entsprechenden Schalterzustandsspeicher aufweist, wobei die Schalterzustandsspeicher Schalterzustandssteuerdaten speichern, die die aktuellen Zustände der Schalter repräsentieren, wobei zu dem Verfahren die folgenden Schritte gehören: (a) Erzeugen eines ersten Satzes von Adressdaten, die einen ersten Satz von ausgewählten Schaltern der Vielzahl identifiziert, die zu programmieren sind, um eine erste Apertur einzurichten; (b) Erzeugen eines ersten Satzes von Schalterzustandsdaten, die zukünftige Schalterzustände des ersten Satzes ausgewählter Schalter repräsentieren, die erforderlich sind, um die erste Apertur einzurichten; (c) Verriegeln oder Zwischenspeichern des ersten Satzes von Schalterzustandsdaten während einer ersten Zeitspanne; (d) Programmieren des ersten Satzes ausgewählter Schalter mit einem ersten Satz von Schalterzustandssteuerdaten, die aus dem ersten Satz von Schalterzustandsdaten abgeleitet sind, während einer nach der ersten Zeitspanne folgenden zweiten Zeitspanne; (e) Erzeugen eines zweiten Satzes von Adressdaten, die einen zweiten Satz ausgewählter Schalter der Vielzahl von Schaltern identifiziert, die zu pro grammieren sind, um eine zweite Apertur einzurichten; (f) Erzeugen eines zweiten Satzes von Schalterzustandsdaten, die zukünftige Schalterzustände des zweiten Satzes ausgewählter Schalter repräsentieren, die erforderlich sind, um die zweite Apertur einzurichten; (g) Verriegeln oder Zwischenspeichern des zweiten Satzes von Schalterzustandsdaten während einer nach der zweiten Zeitspanne folgenden dritten Zeitspanne; und (h) Programmieren des zweiten Satzes ausgewählter Schalter mit einem zweiten Satz von Schalterzustandssteuerdaten, die von dem zweiten Satz von Schalterzustandsdaten abgeleitet sind, während einer nach der dritten Zeitspanne folgenden vierten Zeitspanne.

Weitere Aspekte der Erfindung sind nachstehend offenbart und beansprucht.

KURZBESCHREIBUNG DER ZEICHNUNGEN

1 zeigt eine Zeichnung, die eine Querschnittsansicht einer typischen cMUT-Zelle veranschaulicht.

2 zeigt eine Zeichnung, die ein "Gänseblümchen"-artiges Subelement veranschaulicht, das aus sieben hexagonalen MUT-Zellen aufgebaut ist, deren obere und untere Elektroden ohne zwischengeschaltete Schalter miteinander entsprechend verbunden sind. Diese Zeichnung ist der US-Patentanmeldung mit der Ser. Nr. 10/383 990 entnommen.

3 zeigt in einer Zeichnung einen Sektor einer Mosaikarrayanordnung, die vier ringförmige Elemente aufweist, wie sie in der US-Patentanmeldung mit der Ser. Nr. 10/383 990 offenbart sind, wobei jedes Element aus einer mosaikförmigen Gruppierung von "Gänseblümchen"-Subelementen aufgebaut ist, die so konfiguriert sind, dass sie pro Element etwa dieselbe Fläche aufweisen.

4 zeigt in einer Zeichnung eine Architektur, die es ermöglicht, ein spezielles Subelement in einer speziellen Zeile eines cMUT-Arrays mit einer beliebigen Leitung aus einer Vielzahl Systemkanalbusleitungen zu verbinden.

5 zeigt in einer Zeichnung Verbindungen zu einem gemeinsamen Verbindungspunkt in der Elektronik, die einem speziellen akustischen Subelement in der in 4 dargestellten Architektur zugeordnet ist.

6 zeigt in einer Zeichnung eine Querschnittsansicht eines gemeinsam integrierten cMUT und anwendungsspezifischen integrierten Schaltkreis-(ASIC = Application Specific Integrated Circuit)-Arrays.

7 zeigt in einer Zeichnung eine Schnittansicht eines cMUT-Vorrichtungssubstrats, das mit einer ASIC-Schaltermatrix verbunden ist.

8 zeigt in einer Draufsicht ein hexagonales Array von cMUT-Subelementen, die zuoberst zugeordneter Elektronikzellen angeordnet sind.

9 zeigt in einer Ansicht von oben ein hexagonales Array von cMUT-Subelementen, die zuoberst eines rechteckigen Arrays von zugeordneten Elektronikzellen angeordnet sind.

10 veranschaulicht in einer Zeichnung eine Translation eines Ringmusters in einem Kreisringmosaikarray in der x-Richtung.

11 veranschaulicht in einer Zeichnung für eine in 10 gezeigte vorgegebene Translation des Ringmuster unbenutzte akustische Subelemente.

12 veranschaulicht in einer Zeichnung eine Scannerarchitektur einer Bauart, die gemultiplexte Adressen/Daten verwendet, gemäß einem Ausführungsbeispiel der Erfindung.

13 veranschaulicht in einer Zeichnung eine Scannerarchitektur einer spaltenadressierten Bauart gemäß einem weiteren Ausführungsbeispiel der Erfindung.

14 veranschaulicht in einer Zeichnung eine Scannerarchitektur einer Bauart, die multidirektionale Schieberegister verwendet, gemäß noch einem weiteren Ausführungsbeispiel der Erfindung.

15 veranschaulicht in einer Zeichnung eine Scannerarchitektur einer hybriden Bauart, gemäß einem weiteren Ausführungsbeispiel der Erfindung.

16 zeigt eine funktionale Darstellung der in 12 gezeigten Scannerarchitektur nach einer Bauart mit Multiplexadressen/-daten.

17 zeigt eine funktionale Darstellung der in 13 gezeigten Scannerarchitektur einer spaltenadressierten Bauart.

18 und 19 zeigen Zeichnungen unter Veranschaulichung entsprechender alternativer Ausführungsbeispiele der Scannerarchitektur einer Bauart, die gemultiplexte Adressen/Daten verwendet.

20 und 21 zeigen Zeichnungen entsprechender alternativer Ausführungsbeispiele einer hexagonalen Adressierung für ein Kreisringmosaikarray.

22 bis 24 zeigen Zeichnungen entsprechender Ausführungsbeispiele eines Speicher-Flip-Flops, wie er in jeder Einheitschalterzelle verwendet wird, gemäß entsprechenden Ausführungsbeispielen der Erfindung.

25 zeigt ein H-Pegel-Blockschaltbild des in 22 dargestellten Speicher-Flip-Flops unter Veranschaulichung seiner Eingangs- und Ausgangssignale.

26 veranschaulicht in einer Zeichnung eine Einheitschalterzelle mit gemultiplextem Adress-/Datenbus und Schalterzukunftszustandsspeicher, gemäß einem Ausführungsbeispiel der Erfindung.

27 veranschaulicht in einer Zeichnung ein alternatives Ausführungsbeispiel der in 26 gezeigten Einheitschalterzelle, wobei in den Speicher-Flip-Flops ein Datenauslesen realisiert ist.

28 veranschaulicht in einer Zeichnung eine Einheitschalterzelle mit Spaltenadressierung und einem Speicher für zu künftigen Schalterzustand gemäß einem weiteren Ausführungsbeispiel der Erfindung.

29 und 30 veranschaulichen in Zeichnungen alternative Ausführungsbeispiele einer. Einheitschalterzelle, die Spaltenadressierung aufweist und ohne Speicher für zukünftigen Schalterzustand ausgestattet ist.

31 veranschaulicht in einer Zeichnung eine Einheitschalterzelle mit gemultiplextem Adress-/Datenbus und ohne Speicher für zukünftigen Schalterzustand.

32 veranschaulicht in einer Zeichnung Einheitschalterzellen, die in der Lage sind, bidirektionale Verschiebungen in der x-Richtung durchzuführen.

33 veranschaulicht in einer Zeichnung Einheitschalterzellen, die in der Lage sind, bidirektionale Verschiebungen in der x- und y-Richtung durchzuführen.

34 veranschaulicht in einer Zeichnung einen Hochspannungsschaltkreis, wie er in der US-Patentanmeldung mit der Ser. Nr. 10/248 968 offenbart ist.

35–37 veranschaulichen in Zeichnungen entsprechende Ausführungsbeispiele von Blockadresscontrollern.

38 veranschaulicht in einer Zeichnung das Konzept von Schiebe-Controllern für mehrere interessierende Bereiche.

39 veranschaulicht in einer Zeichnung einzelne Zellen, die in der Lage sind, Daten für Schaltereinstellungen für mehrere Aperturen zu speichern.

Es wird nun auf die Zeichnungen eingegangen, in denen ähnliche Elemente in unterschiedlichen Zeichnungen die gleichen Bezugszeichen tragen.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die Erfindung betrifft eine digitale Scannarchitektur zur Steuerung und Konfigurierung einer rekonfigurierbaren Schaltmatrix. Zu Zwecken der Veranschaulichung wird das rekonfigurierbare Array anhand kapazitiver mikrobearbeiteter Ultraschalltransducer (cMUTs) beschrieben. Allerdings sollte verständlich sein, dass die Aspekte der hier offenbarten Erfindung hinsichtlich ihrer Anwendung nicht auf Sonden beschränkt sind, die cMUTs verwenden, sondern vielmehr auch im Zusammenhang mit Sonden eingesetzt werden können, die pMUTs oder sogar würfelförmige piezokeramische Arrays verwenden, wobei jedes der würfelförmigen Subelemente durch Verschaltungsmittel mit einer darunter liegenden Schaltschicht verbunden ist. Dieselben Aspekte der Erfindung finden außerdem Verwendung in rekonfigurierbaren Arrays von optischen, thermischen oder Drucksensoren.
Mit Bezug auf 1 ist eine typische cMUT-Transducerzelle 2 im Querschnitt gezeigt. Ein Array derartiger cMUT-Transducerzellen wird gewöhnlich auf einem Substrat 4, beispielsweise einem stark dotierten (und damit halbleitenden) Siliziumwafer hergestellt. Für jede cMUT-Transducerzelle ist eine dünne Membran oder Scheidewand 8, die aus Siliziumnitrid hergestellt sein kann, oberhalb des Substrats 4 schwebend gehalten. Die Membrane 8 ist an ihrem Umfang durch einen isolierenden Träger 6 getragen, der aus Siliziumoxid oder Siliziumnitrid hergestellt sein kann. Der Hohlraum 14 zwischen der Membrane 8 und dem Substrat 4 kann mit Luft oder Gas gefüllt oder vollständig oder teilweise evakuiert sein. Typischerweise sind cMUTs so vollständig, wie es die Verfahren ermöglichen, evakuiert. Ein Film oder eine Schicht aus einem leitenden Material, z.B. einer Aluminiumlegierung oder einem anderen geeigneten leitenden Material, bildet eine Elektrode 12 auf der Membrane 8, und ein weiterer aus einem leitenden Material hergestellter Film bzw. Schicht bildet eine Elektrode 10 auf dem Substrat 4. Alternativ kann die untere Elektrode durch geeignetes Dotieren des halbleitenden Substrats 4 ausgeführt sein.
Die beiden durch den Hohlraum 14 voneinander getrennten Elektroden 10 und 12 bilden eine Kapazität. Wenn ein auftreffendes Schallsignal die Membran 8 in Schwingung versetzt, lässt sich die Veränderung der Kapazität mittels einer (in 1 nicht gezeigten) zugeordneten Elektronik erfassen, wobei das Schallsignal in ein elektrisches Signal umgewandelt wird. Umgekehrt wird ein an einer der Elektroden angelegtes Wechselstromsignal die Ladung auf der Elektrode modulieren, was wiederum eine Modulation der kapazitiven Kraft zwischen den Elektroden nach sich zieht, wobei letzteres bewirkt, dass sich die Membran bewegt und dadurch ein akustisches Signal abstrahlt.
Die einzelnen Zellen können runde, rechteckige, hexagonale oder andere Umrissformen aufweisen. Hexagonale Gestalten ergeben eine dichte Packung der cMUT-Zellen eines Transducersubelements. Die cMUT-Zellen können unterschiedliche Abmessungen aufweisen, so dass das Transducersubelement aufgrund der unterschiedlichen Zellenabmessungen über eine gemischte Charakteristik verfügt, was dem Transducer eine Breitbandcharakteristik verleiht.
Leider ist es schwierig, eine Elektronik zu erzeugen, die ein individuelles Ansteuern derartig kleiner Zellen ermöglichen würde. Zwar ist die kleine Zellenabmessung mit Blick auf die akustische Leistung des Arrays als Ganzes von großem Vorteil und ermöglicht eine hohe Flexibilität, jedoch ist eine Steuerung auf größere Strukturen beschränkt. Eine Gruppierung mehrerer Zellen und elektrische Verbindung derselben ermöglicht es, ein größeres Subelement zu erzeugen, das sich individuell steuern lässt, während die gewünschte akustische Antwort erhalten bleibt. Durch gegenseitiges Verbinden von Subelementen unter Verwendung eines Schaltnetzwerks ist es möglich, Ringe oder Elemente zu bilden. Die Elemente lassen sich durch ein Verändern des Zustands des Schaltnetzwerks neu konfigurieren. Allerdings ist es nicht möglich, einzelne Subelemente neu zu konfigurieren, um unterschiedliche Subelemente zu bilden.
MUT-Zellen können in dem Mikrobearbeitungsvorgang miteinander (d.h. ohne zwischengeschaltete Schalter) verbunden werden, um Subelemente zu bilden. Der Begriff "akustisches Subelement" wird im Folgenden verwendet, um ein derartiges Bündel oder eine derartige Gruppe zu beschreiben. Diese akustischen Subelemente werden durch mikroelektronische Schalter miteinander verschaltet, um größere Elemente zu bilden, indem derartige Schalter innerhalb der Siliziumschicht oder auf einem anderen in unmittelbarer Nähe zu dem Transducerarray angeordneten Substrat platziert werden. Diese Konstruktion basiert auf Halbleiterherstellungsverfahren, die eine Massenproduktion zu geringen Kosten ermöglichen.
In dem hier verwendeten Sinne bedeutet der Begriff "akustisches Subelement" eine einzelne Zelle oder eine Gruppe von elektrisch miteinander verbundenen Zellen, die sich nicht rekonfigurieren lassen, d.h. das Subelement bildet die kleinste unabhängig gesteuerte akustische Einheit. Der Begriff "Subelement" bedeutet ein akustisches Subelement und seine zugeordnete integrierte Elektronik. Ein "Element" wird gebildet, indem Subelemente unter Verwendung eines Schaltnetzwerks miteinander verbunden werden.
Die Elemente lassen sich durch ein Verändern des Zustands des Schaltnetzwerks rekonfigurieren. Zumindest einige der in dem Schaltnetzwerk enthaltenen Schalter sind Teil der "zugeordneten integrierten Elektronik", wie dies nachstehend eingehender erläutert ist.
Zum Zweck einer Veranschaulichung zeigt 2 ein "Gänseblümchen"-artiges Transducersubelement 16, das aus sieben hexagonalen cMUT-Zellen 2 aufgebaut ist: einer zentralen Zelle, die von einem Ring aus sechs Zellen umgeben ist, wobei jede Zelle in dem Ring an eine entsprechende Seite der zentralen Zelle und der benachbarten Zellen in dem Ring angrenzt. Die oberen Elektroden 12 jeder cMUT-Zelle 2 sind durch Verbindungen, die sich nicht schaltbar trennen lassen, elektrisch miteinander verbunden. Im Falle eines hexagonalen Arrays verlaufen sechs Leiter von der oberen Elektrode 12 aus strahlenförmig nach außen und sind (mit Ausnahme von, Zellen an dem Umfang, die mit drei und nicht mit sechs anderen Zellen verbunden sind) jeweils mit den oberen Elektroden der benachbarten cMUT-Zellen verbunden. In ähnlicher Weise sind die unteren Elektroden 10 jeder Zelle 2 durch Verbindungen, die sich nicht durch Schalter trennen lassen, elektrisch miteinander verbunden, wobei sie ein siebenmal größeres kapazitives Transducersubelement 16 bilden.
Subelemente der in 2 dargestellten Art können angeordnet sein, um auf einem halbleitenden (z.B. Silizium-) Substrat ein zweidimensionales Array zu bilden. Diese Subelemente lassen sich unter Verwendung eines Schaltnetzwerks rekonfigurieren, um Elemente, beispielsweise Kreisringe, zu bilden. Eine Rekonfigurierbarkeit unter Verwendung von auf Silizium basierenden Ultraschalltransducersubelementen ist in der US-Patentanmeldung mit der Ser. Nr. 10/383 990 beschrieben. Ein Beispiel einer Rekonfigurierbarkeit stellt das Kreisringmosaikarray dar, das ebenfalls in dieser Patentanmeldung beschrieben ist. Das Konzept des Kreisringmosaikarrays umfasst ein Ausbildung ringförmiger Elemente durch Gruppieren von Subelementen unter Verwendung eines rekonfigurierbaren elektronischen Schaltnetzwerks. Das Ziel ist, die Anzahl von Strahlbündelformungskanälen zu reduzieren, während die Bildqualität aufrechterhalten und die Schichtbilddicke verbessert wird. Um die Anzahl der Systemkanäle zu reduzieren, nutzt das Kreisringmosaikarray die Tatsache, dass im Falle eines ungelenkten Strahls die Verzögerungskonturen auf der Fläche des darunter liegenden zweidimensionalen Transducerarrays kreisförmig sind. Mit anderen Worten, die Isoverzögerungskurven sind Kreisringe um die Mitte des Strahlbündels. Die Kreissymmetrie der Verzögerungen führt zu der naheliegenden Gruppierung derjenigen Subelemente, die gemeinsame Verzögerungen aufweisen, was zu dem Ringarraykonzept führt. Die Rekonfigurierbarkeit lässt sich nutzen, um das Strahlbündel entlang des größeren darunter liegenden zweidimensionalen Transducerarrays schreiten zu lassen, um einen Scan oder ein Bild zu bilden.
Es existieren zahlreiche Möglichkeiten der Bildung von Transducerarrays mittels MUT-Zellen und akustischer Subelemente. 3 zeigt ein Beispiel von mosaikförmigen Zusammensetzungen akustischer Subelemente, um eine Mosaikarrayanordnung zu bilden. In dem in 3 gezeigten Ausführungsbeispiel sind vier (jeweils mit den Bezugszeichen 18A–18D bezeichnete) im Wesentlichen ringförmige Elemente, von denen jedes eine mosaikförmige Gruppierung von in Form von "Gänseblümchen" angeordneten akustischen Subelementen (d.h. pro Subelement sieben miteinander verbundene MUT-Zellen) aufweist, die so konfiguriert sind, dass sie pro Element etwa dieselbe Fläche einnehmen. Die mosaikförmige Gruppierung kann in jedem Fall aus mehreren Arten von Subelementen aufgebaut sein. Das Arraymuster muss nicht notwendig eine lückenlose mosaikförmige Gruppierung sein, sondern kann auch Bereiche ohne akustische Subelemente aufweisen. Beispielsweise können dort Durchkontaktierungen vorhanden sein, um Anschlusspunkte der oberen Elektrode des akustischen Subelements oder der Zellen unterhalb des Arrays zugänglich zu machen.
Die Konfigurationen gemäß der Erfindung können abgewandelt werden, um vielfältige akustische Parameter, beispielsweise die Keulenbreite, den Nebenkeulenpegel oder die Fokustiefe zu optimieren. Alternativ können die akustischen Subelemente gruppiert sein, um eine Apertur für den Sendevorgang zu bilden und unmittelbar auf eine andere Apertur für den Empfangsabschnitt geschaltet zu werden. Während 3 entsprechende Abschnitte von nahezu ringförmigen. Elementen zeigt, können auch andere Konfigurationen eingerichtet werden, beispielsweise nicht kontinuierliche Ringe, Oktalringe oder Bögen. Die Wahl eines Musters hängt von den Anforderungen der Anwendung ab.
Die meisten Aperturen werden aus aneinandergrenzenden, miteinander gruppierten Subelementen aufgebaut, die miteinander verschaltet sind, um ein einzelnes größeres Element zu bilden, z.B. die in 3 gezeigten ringförmigen Elemente. In diesem Fall ist es nicht erforderlich, jedes Subelement unmittelbar an seine entsprechende Busleitung anzuschließen. Es reicht aus, innerhalb einer gegebenen Gruppe eine begrenzte Anzahl von Subelementen anzuschließen und anschließend die übrigen Subelemente miteinander zu verbinden. Auf diese Weise wird das Sendesignal von dem System her entlang der Busleitungen ausgebreitet und entlang einer be schränkten Anzahl von Zugangspunkten in das Element eingeleitet. Von dort aus breitet sich das Signal innerhalb des Elements über örtliche Verbindungen aus.
Diese Architektur ist in 4 veranschaulicht. In diesem Falle wird ein Zugangs- oder Zugriffsschalter 20 verwendet, um ein gegebenes akustisches Subelement 32 mit einer Zeilenbusleitung von Bus 24 zu verbinden. Diese Architektur lässt sich unmittelbar auf ein Kreisringmosaikarray anwenden. In einer derartigen Vorrichtung lassen sich mittels der vorliegenden Architektur mehrere Ringe bilden, wobei jeder Ring mit einem einzelnen Systemkanal über einen oder mehrere Zugriffsschalter verbunden ist, von denen jeder mit einer Busleitung verbunden ist, die wiederum mit einem Systemkanal verbunden ist. Die Zugriffsschalter sind, wie in 4 gezeigt, gestaffelt, um die Anzahl zu reduzieren, die für eine vorgegebene Anzahl von Busleitungen erforderlich ist.
Die Zeilenbusleitungen 24 sind unter Verwendung einer Kreuzungspunktschaltmatrix, die, wie in 4 gezeigt, eine Vielzahl Schalter 30 aufweist, mit dem Systemkanalbus 28 verbunden. Es kann auch eine gering besetzte Kreuzungspunktschaltmatrix verwendet werden, in der weniger Multiplexerschalter 30 benötigt werden. Eine derartige Architektur ist mit Blick auf den Platzbedarf zwar effizienter, erfordert jedoch eine gezielte Wahl von Schalterkonfigurationen, um zu gewährleisten, dass sich sämtliche Busleitungen einwandfrei verbinden lassen. Es ist auch möglich, innerhalb eines Arrays sowohl vertikal als auch horizontal verlaufende Busleitungen anzuordnen.
Die Anzahl von Zugriffsschaltern und Zeilenbusleitungen hängt von den Abmessungsbeschränkungen und von der Anwendung ab.
Für den Zweck der Offenbarung einer exemplarischen nicht beschränkenden Verwirklichung zeigt 4 einen einzigen Zugriffsschalter 20 für jedes akustische Subelement 32, und es werden vier Zeilenbusleitungen 24a–24d für jede Zeile des Arrays vorausgesetzt. Der zweite Typ eines Schalters ist ein Matrixschalter 26, der verwendet wird, um einen Verbindungspunkt 22 eines Subelements (siehe 5) mit dem Verbindungspunkt eines benachbarten Subelements zu verbinden. Dies ermöglicht einem akustischen Subelement 32 über die integrierte Elektronik, die einem benachbarten akustischen Subelement zugeordnet ist, mit einem Systemkanal verbunden zu werden. Diese bedeutet auch, dass ein akustisches Subelement mit einem Systemkanal verbunden werden kann, obwohl es nicht unmittelbar über einen Zugriffsschalter verbunden ist. Während 4 drei Matrixschalter 26 pro akustisches Subelement 32 zeigt, ist es auch möglich, weniger als drei Matrixschalter zu verwenden, um Fläche einzusparen, oder Schalter zuzulassen, die einen geringeren Einschaltwiderstand aufweisen und daher eine größere Fläche einnehmen. Weiter können Matrixschalter verwendet werden, um ein Subelement, von dem bekannt ist, dass es fehlerhaft ist, bei einem gegebenen Array zu umgehen. Während hexagonale Subelemente gezeigt sind, können schließlich auch rechteckige Subelemente verwendet werden, und diese können eine geringere Zahl von Schaltern erfordern.
Mit Bezug auf 5 ist jedes der Subelemente in der dem akustischen Subelement 32 zugeordneten Elektronik mit einem gemeinsamen Verbindungspunkt 22 verbunden. Dieser gemeinsame Verbindungspunkt 22 verbindet acht Komponenten in jedem Subelement elektrisch. Der gemeinsame Verbindungspunkt 22 verbindet das akustische Subelement oder den Transducer 32 über eine Verbindung 58 mit dem für jenes Subelement zuständigen Zugriffsschalter 20, mit den dem Subelement zugeordneten drei Matrixschaltern 26 und über Verbindungen 60 mit den drei Matrixschaltern, die drei benachbarten Subelementen zugeordnet sind. Ein Signal das durch einen Matrixschalter 26 gelangt, erhält eine Verbindung zu dem gemeinsamen Verbindungspunkt des benachbarten Subelements.
4 veranschaulicht, wie das Schaltnetzwerk für ein spezielles Subelement arbeiten kann. Dies ist lediglich eine exemplarische Anordnung. Ein Bus 24, der vier Zeilenbusleitungen 24a bis 24d aufweist, verläuft entlang der Zeile von akustischen Subelementen 32. 4 zeigt lediglich drei Subelemente in dieser Zeile, jedoch sollte es klar sein, dass weitere, in dieser Zeile vorhandene Subelemente nicht dargestellt sind. Durch Multiplexschalter 30, die eine Kreuzungspunktschaltmatrix bilden, werden die Zeilenbusleitungen des Busses 24 an dem Ende einer Zeile an Systemkanalbusleitungen eines Systemkanalbusses 28 gemultiplext. Wie aus 4 zu entnehmen, lässt sich jede Zeilenbusleitung 24a–24d mit jeder beliebigen Systemkanalbusleitung des Busses 28 verbinden, indem der geeignete Multiplexschalter 30 eingeschaltet und die Multiplexschalter, die die spezielle Zeilenbusleitung mit den anderen Systemkanalbusleitungen verbinden, ausgeschaltet werden. Diese Multiplexelektronik kann sich seitlich abseits befinden und ist daher hinsichtlich der Abmessung nicht so sehr beschränkt. 4 zeigt einen vollkommen besetzten Kreuzungspunktschalter. Allerdings kann in Fällen, in denen es nicht erforderlich ist, über Schalter zu verfügen, die eine Verbindung jeder Busleitung mit jedem Systemkanal ermöglichen, ein gering besetzter oder „abgemagerter" Kreuzungspunktschalter verwendet werden, bei dem sich lediglich ein kleiner Teilsatz der Systemkanäle mit einer vorgegebenen Busleitung verbinden lässt, wobei in diesem Falle lediglich einige der in 4 dargestellten Schalter 30 vorhanden sein würden.
Ein Zugriffsschalter 20 trägt diese Bezeichnung, da er einem Subelement einen unmittelbaren Zugriff auf eine Busleitung ermöglicht. In der in 4 dargestellten exemplarischen Verwirklichung, sind sechs weitere Schalterverbindungen für jedes Subelement vorhanden. Diese Verbindungen sind in Form von Matrixschaltern 26 ausgebildet. Ein Matrixschalter ermöglicht es einem Subelement, mit einem benachbarten Subelement verbunden zu werden. Während in diesem hexagonalen Muster für jedes Subelement sechs Verbindungen zu benachbarten Subelementen vorhanden sind, sind in jedem Subelement lediglich drei Schalter untergebracht, während die übrigen drei Verbindungen durch in den benachbarten Subelementen angeordnete Schalter gesteuert werden. Dementsprechend befinden sich in jedem Subelement insgesamt vier Schalter und zugeordnete digitale Logik. Dies ist lediglich eine beispielhafte Verwirklichung. Die Anzahl von Busleitungen, die Anzahl von Zugriffsschaltern sowie die Anzahl und Topologie der Matrixschalter können alle unterschiedlich sein, während jedoch das allgemeine Konzept weiter bestehen bleibt.
Bei einer gegebenen speziellen Geometrie ordnet das rekonfigurierbare Array akustische Subelemente Systemkanälen zu. Diese Zuordnung (Mapping) dient dazu, eine verbesserte Leistung zu ermöglichen. Das Mapping wird durch ein Schaltnetzwerk durchgeführt, das im Idealfall unmittelbar in dem Substrat, auf dem die cMUT-Zellen ausgebildet sind, angeordnet ist, allerdings sich auch in einem anderen Substrat befinden kann, das benachbart zu dem Transducersubstrat integriert ist. Da cMUT-Arrays unmittelbar auf der Oberseite eines Siliziumsubstrats ausgebildet werden, ist es möglich, die Schaltelektronik in dieses Substrat zu integrieren. Bei einer PZT- oder einer konventionelleren Verwirklichung wird das Schalternetzwerk einfach in einem gesonderten Siliziumsubstrat gebildet und an dem PZT-Array angebracht.
In 6 ist eine Schnittansicht eines cMUT- und ASIC-Arrays, die gemeinsam integriert sind, gezeigt, um zu veranschaulichen, wie die Verbindungen von dem ASIC zu den cMUTshergestellt werden. Wie gezeigt, wird ein einzelner Durchkontakt 56 verwendet, um jedes cMUT-Subelement 32 mit seinem Ergänzungs-CMOS-Subelement (oder einer "Zelle") 50 zu verbinden. Die Durchkontakte 56, die die Beläge 65 der Signalelektroden mit entsprechenden leitenden Belägen 66 verbinden, die auf dem Schalter-ASIC ausgebildet sind, können in eine akustische Stützschicht 62 eingebettet sein.
Es ist ebenfalls möglich, die cMUTs auf einem gesonderten Substrat (z.B. einem Wafer) auszubilden und sie, wie in 7 gezeigt, getrennt mit der ASIC-Schaltermatrix zu verbinden. In diesem Beispiel werden z.B. Lötkontakthöcker 64 und elektrisch leitende Beläge 65, 66 verwendet, um die einzelnen cMUT-Subelemente 32 mit ihren entsprechenden Elektronikschalterzellen 50 zu verbinden. Andere Packungstechniken, beispielsweise anisotroper elektrisch leitfähiger Film (ACF = Anisotropic Conductive Film) oder eine elastische elektrische Verbindung könnten ebenso verwendet werden.
Für eine optimale Bestückungsdichte ist es nützlich, die akustischen Subelemente 32 und die zugehörigen Elektronikzellen 50 auf einem hexagonalen Raster kachelförmig anzuordnen, wie es in 8 veranschaulicht ist, die eine Draufsicht auf die ASIC- Schaltermatrix zeigt. In diesem Beispiel sind die CMOS-Schalterzellen 50 in Spalten angeordnet, wobei jede zweite Spalte um eine halbe Zellenhöhe versetzt ist. Mit einer geeigneten Wahl der Zellenabmessungen ergibt sich, wie gezeigt, ein vollkommenes hexagonales Raster von Belägen oder Durchkontakten 66. Die Durchkontakte 56 berühren in diesem Fall hexagonale Beläge auf einer (in 6 mit 65 bezeichneten) weiteren Metallschicht, die die Grundlage für Verbindungen zu der oberhalb angeordneten Transducerschicht bildet, die ebenfalls auf einem hexagonalen Raster ausgebildet ist. Eine unkompliziertere Verwirklichung eines ASIC ist in 9 veranschaulicht. In diesem Beispiel sind die CMOS-Schalterzellen 50 auf einem rechtwinkligen Raster angeordnet, während die darüber angeordneten hexagonalen akustischen Subelemente 32 weiterhin auf einem hexagonalen Raster angeordnet sind. Wie gezeigt, fluchten die CMOS-Zellenbeläge oder Durchkontakte 56 dennoch in der richtigen Weise, um die Verbindungen geeignet zustande zu bringen, so dass die CMOS-Schalterzellen 50 genau zu den hexagonalen akustischen Subelementen 32 passen. In beiden Fällen ermöglichen die hexagonalen Rastermuster, die Strahlbündelmuster von Kreisringmosaikarrays zu erzeugen, wie sie in 3 gezeigt sind.
Im typischen Betrieb ist das rekonfigurierbare Array mit einem anfänglichen Aperturmuster programmiert, das dem in 3 gezeigten ähnelt. Dieses Muster ermöglicht es dem Strahlbündelformer, an der Vorderseite des Arrays ein Strahlbündel zu erzeugen. Während einer Bildgebung wird eine Apertur der Weite W_apertur, wie in 10 veranschaulicht, über dem Array gescannt. Auf diese Weise wird der Strahl räumlich überstreichend vor dem Array geführt und die strahlgebündelten Echos werden verwendet, um aufeinanderfolgende Zeilen des Bildes aufzubauen. Ein Zweck eines rekonfigurierbaren Arrays besteht darin, es zu ermöglichen, den in 10 veranschaulichten Bildgebungsvorgang für ein beliebiges komplexes Arraymuster elektronisch zu verwirklichen. Herkömmliche Ultraschallscanner sind zwar in der Lage, elektronisches Scannen durchzuführen, sind jedoch aufgrund des Fehlens einer feinen Verteilung von Sensorsubelementen in der Elevationsrichtung und wegen der feststehenden Geometrie hinsichtlich der Komplexität der Apertur beschränkt.
Eine Verwirklichung eines vollkommen rekonfigurierbaren Arrays, wie es in 10 veranschaulicht ist, ist mit einer Reihe von erheblichen Problemen verbunden. Das Sensorarray ist in Zehntausende von Sensorsubelementen unterteilt. Strahlbündelmuster werden gebildet, indem die Sensorsubelemente hinsichtlich deren Verbindungen zu einer endlichen Anzahl von Sende/Empfangs- und Strahlformerkanälen des Systems gruppiert werden. Wenn das rekonfigurierbare Array verwendet wird, um das Kreisringmosaikarraykonzept zu verwirklichen, bildet es mehrere Ringe, die elektronisch quer über das Array translatorisch bewegt werden. Bei jedem neuen Schritt der Translationsbewegung wird das gesamte Ringmuster in das Array neu einprogrammiert, um eine neue Konfiguration zu erzeugen. Es wäre auch möglich, die Fähigkeit vorzusehen, Ringmuster zwischen dem Senden und Empfangen und in mehreren Intervallen während des Empfangs zu aktualisieren, um die Verzerrung des in dieser Weise geformten Strahlbündels zu reduzieren und so die Bildqualität zu verbessern.
In gewöhnlichen Systemen werden 128 oder mehr Strahlbündelformungskanäle verwendet. Herkömmliche Ultraschallsysteme benutzen Multiplexarchitekturen, die in der Lage sind, die 128 Systemkanäle zu einer festen Anzahl von Transducerelementen zu verzwei gen. Bei Verwendung einer gezielten Gestaltung dieser Multiplexernetzwerke ist es möglich, mit einem beschränkten Aufwand an Elektronik ein Standardscannmuster zu erzeugen. In den meisten Fällen ist das Scannmuster allerdings fest vorgegeben und aufgrund der Beschränkungen des Netzwerks nicht rekonfigurierbar. Ein vollkommen rekonfigurierbares Array ist von diesen Beschränkungen nicht betroffen; es benötigt allerdings für dessen Verwirklichung eine sehr dichte Schaltmatrix.
In einem rekonfigurierbaren Mosaiktransducerarray (z.B, dem Kreisringmosaikarray), ändert sich die Konfiguration der Elemente, und damit der Subelemente, bei jedem Akquirieren einer neuen Datenzeile oder "Ansicht". Bei jeder Änderung der Konfiguration ist es erforderlich, den (Ein- oder Aus-) Zustand sämtlicher Schalter in der Schaltmatrix zu aktualisieren, um die benötigten Verschaltungen zu erzeugen, die den neuen Zustand der akustischen Elemente und Subelemente bilden.
10 veranschaulicht dieses Problem schematisch. In diesem Beispiel ist der Ultraschalltransducer rechteckig und basiert auf Subelementen, die auf einem rechtwinkligen Raster verteilt sind. In einem bevorzugten Ausführungsbeispiel ist das Raster hexagonal, jedoch ist das rechteckige Raster zur Veranschaulichung nützlich. Außerdem ist ein Sendeaperturmuster gezeigt, das fünf konzentrische Ringe umfasst. Jeder dieser Ringe ist mittels der in der Matrix angeordneten akustischen Subelemente aufgebaut, indem die Schalter, die die akustischen Subelemente miteinander verbinden, veranlasst werden, ein- oder ausgeschaltet zu werden. Bevor das vorgegebene Muster zum Senden oder Empfangen von Ultraschallsignalen verwendet werden kann, muss es folglich zunächst in der Schaltmatrix erzeugt werden, indem die entsprechenden Ein/Aus-Zustände für jeden der Schalter in dem Array programmiert werden. Um die Komplexität dieses Vorgangs zu veranschaulichen, wird angenommen, dass jede Schalterzelle beispielsweise vier Schalter enthält und dass eine Nennapertur 100 × 100 akustische Subelemente umfasst. Hieraus ergeben sich 40.000 Schalter, die vor jedem Sende/Empfangs-Betrieb zu konfigurieren sind. Es ist klar, dass das Problem für größere kachelartig angeordnete Arrays, wie sie möglicherweise in einer Mammographieanwendung Verwendung finden können, beträchtlich anwächst.
Während des Betriebs des Arrays, muss die Apertur, wie durch den Pfeil in 10 veranschaulicht, entlang der Achsen des Arrays fortbewegt werden. Diese Translation wird verwendet, um unterschiedliche Ansichten zum Aufbau der Zeilen in dem Bild zu akquirieren. Die Translation kann entlang der x-Achse (wie gezeigt) oder entlang der y-Achse stattfinden.
11 veranschaulicht das Problem der großen Anzahl unbenutzter akustischer Subelemente in einem großen Array. Um von der gezeigten Ansicht zu der (nicht gezeigten) nächsten Ansicht überzugehen, sind lediglich einige der akustischen Subelemente in den Ringen neu zu konfigurieren. Abhängig von der Art des verwendeten Musters brauchen insbesondere jene akustischen Subelemente, die in den Abschnitten W_e und W_f angeordnet sind, nicht unbedingt verändert werden. Außerdem müssen akustische Subelemente in den Abschnitten W_a, W_b, W_c und W_d ebenfalls möglicherweise nicht verändert werden. Im Allgemeinen werden sich akustische Subelemente an den führenden und nachlaufenden Rändern eines Musters während einer Translation ändern, während akustische Subelemente innerhalb des Musters (W_e und W_f) und akustische Subelemente, die weit außerhalb des Musters (W_a, W_b, W_c und W_d) angeordnet sind, sich nicht notwendigerweise ändern werden. Wie sich aus diesem Beispiel ersehen lässt, braucht in einem Array, für den der Durchmesser des größten Rings 100 akustische Subelemente umfasst, während das gesamte Array 200 akustische Subelemente aufweist, eine erhebliche Anzahl von Subelementen von Ansicht zu Ansicht nicht verändert zu werden. Für große kachelförmig aneinandergereihte Arrays wird die Anzahl unbenutzter Subelemente noch bedeutend größer. Demzufolge sollte eine Einrichtung, die in der Lage ist, das Array so zu rekonfigurieren, dass lediglich die Subelemente betroffen sind, die verändert werden müssen, gesteigerte Ansichtsaktualisierungszeiten ergeben.
In einigen Fällen ist es erforderlich, für die Sende- und Empfangsbetriebszustände unterschiedliche Aperturmuster zu verwenden. Dies erfordert, dass sich das Array entweder außerordentlich rasch konfigurieren lässt oder dass für eine vorgegebene Ansicht sowohl die Sendezustände als auch die Emfangszustände des Arrays gemeinsam in das Array programmiert werden können. Die letztere Technik ist vorteilhaft, da sie durch ein Verändern des Zustands eines einzigen globalen Signals einen gleichzeitigen Übergang für sämtliche Subelemente in dem Array ermöglicht.
In einigen Fälle wird es erforderlich sein, für aufeinanderfolgende Sende- und Empfangsvorgänge, die das Array möglicherweise überstreichen oder auch nicht, unterschiedliche Aperturmuster zu verwenden. Dies ist beispielsweise während eines phasengesteuerten Arraybetriebs der Fall, bei dem der Flächenschwerpunkt der Apertur keine Translationsbewegung ausführt, jedoch der Strahlbündelwinkel durch Verändern der Struktur der Ringe von Ansicht zu Ansicht gedreht wird.
Für sehr große kachelförmig aneinandergereihte Arrays, wie sie beispielsweise gewöhnlich für Mammographieanwendungen verwendet werden, ist zu beachten, dass die Programmierungszeit des Arrays nicht durch die Größe des Arrays beschränkt wird. Beispielsweise würde es bei einer vorgegebenen Weite der Apertur und Weite des Arrays (X_n in 10) von Nachteil sein, wenn sämtliche der Subelemente in dem Array neu programmiert werden müssten, wenn das Aperturmuster in Inkrementierungen von einzelnen Subelementen bewegt wird. Außerdem sollte es in manchen Fällen möglich sein, gesonderte Subaperturmuster an unterschiedlichen Orten in dem Array zu erzeugen und (zeitlich) zu überlappen. Für ein großes Array wird sich diese Funktion schwer verwirklichen lassen, falls jedes Subelement von Ansicht zu Ansicht neu programmiert werden muss.
Eine Reihe von Ausführungsbeispielen der Erfindung sind im Folgenden offenbart. Diese Ausführungsbeispiele können für sich allein oder in Kombination verwendet werden, um das Problem eines effizienten Scannens eines Kreisringmosaikarrays zu lösen.
1) Gemultiplexte Adress-/Daten-Scannarchitektur
Ein Ausführungsbeispiel, das eine Multiplex-Adress-/Daten-Scannarchitektur aufweist, ist schematisch in 12 veranschaulicht. Gemäß dieser Architektur sind akustische Subelemente 32 in Zeilen (oder Spalten) gruppiert, wobei sämtliche Subelemente auf einer vorgegebenen Zeile (oder Spalte) einen entsprechenden digitalen Adress-/Datenbus 48 gemeinsam benutzen, wobei in 12 lediglich zwei dieser Busse dargestellt sind. Jeder Bus 48 weist Adressleitungen und Datenleitungen auf. Innerhalb einer vorgege benen Zeile (oder Spalte), weist jedes Subelement eine eindeutige Adresse auf dem Bus auf. Ein Adressen-/Datengenerator 34 ist chipintegriert (oder nicht chipintegriert) enthalten und übermittelt Daten in das Array auf dem für jede Zeile gemeinsam verwendeten Datenbus.
Diese Anordnung ermöglicht es, lediglich jene Subelemente zu aktualisieren, die für eine vorgegebene Ansicht unbedingt zu aktualisieren sind. Da jede Zeile (oder Spalte) unabhängig arbeitet, ist es darüber hinaus möglich, Subelemente mit stark voneinander abweichenden x- (oder y-) Koordinaten gleichzeitig zu aktualisieren. Dieses Merkmal würde es beispielsweise erlauben, gleichzeitig zwei Aperturen in entgegengesetzten Ecken des Transducerarrays anzuordnen. Darüber hinaus könnten diese Mehrfach-Sende-/Empfangsbereiche veranlasst werden, sich voneinander unabhängig und gleichzeitig in unterschiedliche Richtungen zu bewegen.
Diese gemultiplexte Adress-/Daten-Scanarchitektur löst die Aufgabe, dass lediglich die Subelemente, die von Ansicht zu Ansicht wechseln, aktualisiert zu werden brauchen. Sie stellt ferner die Flexibilität hinsichtlich beliebiger unterschiedlicher Ringmuster von Ansicht zu Ansicht bereit.
Eine einfache Abwandlung dieser Architektur verwendet gesonderte Adress- und Datenbusse auf jeder Zeile. Diese Architektur verlangt doppelt so viele digitale Busleitungen, lässt sich allerdings mit doppelten Datenraten betreiben.
2) Spaltenadressierte Scannarchitektur
Ein Ausführungsbeispiel mit einer spaltenadressierten oder -angesteuerten Scannarchitektur ist schematisch in 13 veranschaulicht. Diese Architektur ist eine nützliche Abwandlung der gemultiplexten Adress-/Daten-Scannarchitektur. Die spaltenadressierte Scannarchitektur arbeitet ähnlich, mit dem Unterschied, dass die Schalterzustandsdaten durch einen Datengenerator 36 erzeugt werden, während Adressen, wie gezeigt, durch einen gesonderten Adressgenerator 38 erzeugt werden. Diese Adressen werden bezüglich der Daten in einer senkrechten Richtung zugeführt, d.h. Adressen werden über vertikale Adressleitungen 30 zugeführt, während die Daten über horizontale Datenleitungen 31 zugeführt werden. Adressen können mittels eines Schieberegisters erzeugt werden, das mit einem Bitmuster eines interessierenden Bereichs (ROI) geladen ist, das verschoben wird, um den Block von Spalten, die die Daten akzeptieren, die gerade auf den Zeilenleitungen eingegeben werden, zu bewegen. Ein zweites Schieberegister würde ein Bit in einem zyklischen Multiplexverfahren innerhalb der ROI-Grenzen verschieben, um nacheinander Spalten für die Adressierung auszuwählen. Auf diese Weise kann ein Scannen in der x-Richtung mit zwei Schieberegistern erzielt werden, anstatt in jeder Zeile ein Schieberegister zu verwenden, was den Stromverbrauch beträchtlich reduziert. Wie weiter unten erörtert, reduziert die spaltenadressierte Scannarchitektur außerdem die Anzahl erforderlicher Adressleitungen und vereinfacht die Adressierungs- oder Ansteuerschaltung.
Bei dieser spaltenangesteuerten Anordnung lassen sich Spalten nicht unabhängig voneinander aktualisieren; allerdings brauchen lediglich jene Subelemente aktualisiert zu werden, die sich innerhalb der Weite des größten Rings befinden. Die spaltenadressierte Scannarchitektur ermöglicht daher einen sinnvollen Kompromiss im Falle von Scann-Topologien, die weniger flexibel sein können, jedoch eine einfachere Arrayelektronik benötigen. Dies kann beispielsweise für ein hochdichtes Array zutreffen, das sehr kleine akustische Subelemente mit wenig Platz für die Elektronik in dem Array aufweist.
3) Multidirektionalschieberegister- Scannarchitektur
Ein Ausführungsbeispiel mit einer Multidirektionalschieberegister-Scannarchitektur ist schematisch in 14 veranschaulicht. Diese Architektur ist eine nützliche Abwandlung einer herkömmlichen Scannarchitektur. In diesem Falle werden anfänglich Daten Bit für Bit mittels eines Datengenerators 36 in das Array geladen und darauf folgend durchgeschoben, um aufeinanderfolgende Ansichten zu erzeugen. Ein Schieben entlang der Achsen des Arrays (in diesem Beispiel x und y) wird durch außerhalb des Arrays angeordnete Steuerblöcke 40 und 42 durchgeführt, die Steuersignale erzeugen, um die Schalterzustandsdaten zu schieben.
Für diese Multidirektionalschieberegister- Scannarchitektur ist eine ähnliche digitale Schaltung einzurichten, wie für die zuvor erörterten Architekturen, allerdings weist sie den zusätzlichen Vorteil auf, dass das Array nicht für jede Ansicht neu programmiert werden muss. Translationen werden mit einer einzigen Schiebeoperation anstelle einer Reprogrammierung der Subelemente für den nächsten Ansichtszustand erreicht. Diese Merkmale erbringen erhebliche Steigerungen der Translationsgeschwindigkeit von Ansicht zu Ansicht und Vorteile für die Leistungsanforderungen, allerdings auf Kosten der Flexibilität.
Mittels dieser Multidirektional-Schieberegister-Scannanordnung ist es dennoch möglich, willkürlich von Ansicht zu Ansicht unterschiedliche Arraymuster zu erzeugen. Da die Daten von der linken Seite der Matrix her entspringen und durch sämtliche Zellen auf einer Zeile zu schieben sind, um die Mitte zu erreichen, wächst die Programmierungszeit für willkürliche Muster allerdings linear mit der Entfernung der Sendeapertur von der linken Seite des Arrays. Diese Architektur eignet sich folglich für Anwendungen geringer Leistung, die keine großen Arrays benutzen. Darüber hinaus könnten große Arrays, die hochentwickelte Bausteinpackungstechniken einsetzen, aus Gruppen kleinerer Arrays dieser Bauart aufgebaut werden.
4) Hybride Scannarchitektur
Ein Ausführungsbeispiel mit einer hybriden Scannarchitektur ist in 15 schematisch veranschaulicht. Diese Architektur kombiniert sämtliche der oben erörterten Architekturen in einer einzigen flexiblen Anordnung. In diesem Fall werden Daten durch einen Adress-/Datengenerator 34 unter Einsatz des Ansatzes gemultiplexter Adressen/Daten in das Array geladen. Sobald die Daten jedoch in das Array programmiert sind, lassen sie sich mittels Steuerblöcken 40 bzw. 42 entlang der Achsen des Arrays (in diesem Beispiel x und y) verschieben. Folglich kann diese Anordnung in einem geringe Leistung verwendenden Modus eingesetzt werden, in dem ein Muster erstellt und bei jedem Mal um nur ein Subelement entweder in x- oder in y-Richtung verschoben wird. Außerdem kann die Anordnung in einem flexiblen Modus verwendet werden, in dem von Ansicht zu Ansicht willkürliche Muster aufzubauen sind, z.B. in einem phasengesteuerten Array.
In beiden Fällen basiert der Vorteil dieser hybriden Anordnung darauf, dass es nicht erforderlich ist, ein Schieben durch das gesamte Array hindurch durchzuführen, um ein willkürliches Muster zu programmieren. Ein interessierender Bereich kann unabhängig von sämtlichen übrigen Regionen in dem Array programmiert und translatorisch bewegt werden. Dies ermöglicht einen Betrieb geringer Leistungsaufnahme in Anwendungen, bei denen Muster von Ansicht zu Ansicht um einen einzelnen Schritt verschoben werden.
Ein zusätzlicher wichtiger Vorteil dieser hybriden Anordnung ist die Möglichkeit, Schieberegisterleitungen, die inaktive Elemente enthalten, effizient zu "reparieren". Dies kann wie folgt erreicht werden: Das anfängliche Aperturmuster wird in das Array einprogrammiert. Daran anschließend werden bei jedem Schieben Schieberegisterzellen, die nicht betriebsfähig sind, sowie jene die ihre Eingangssignale von nicht betriebsfähigen Zellen erhalten, mittels eines gemultiplexten Adress-/Datenbusses 48 aktualisiert. Da die Anzahl derartiger nicht betriebsfähiger Zellen verhältnismäßig gering ist, wird der "Reparätur"-Vorgang nur einen Bruchteil der für eine Aktualisierung des gesamten Arrays benötigten Zeit in Anspruch nehmen und wird außerdem sehr wenig Strom verbrauchen.
In einer nützlichen Abwandlung dieser hybriden Architektur kann der x-Steuerblock 40 verwendet werden, um den Startpunkt zu steuern, in dem die Daten in das Schieberegister in dem Array eintreten. In diesem Falle werden Zeilenadressleitungen nicht verwendet, während Zeilendatenleitungen noch über das Array geführt sind. Die Datenleitungen werden genutzt, um Schieberegisterelemente zu umgehen, die in der herkömmlichen Schieberegisteranordnung normalerweise verwendet werden müssten. Diese Anordnung verzichtet auf die Flexibilität eines eindeutigen Bestimmens der zu programmierenden Zellen, benötigt allerdings einen etwas geringeren Schaltungsaufwand.
Jede der oben beschriebenen Scannerarchitekturen basiert im Wesentlichen auf zwei Komponenten, nämlich einem Array von sich weitgehend ähnelnden Schalterzellen (und zwar eine für jedes akustische Subelement 32 in dem Mosaiktransducerarray) und einer außerhalb des Arrays integrierten Scannschaltung. In den folgenden Abschnitten sind die Einzelheiten und Funktionsweise dieser Schaltkreise für einige der oben erörterten Architekturen beschrieben.
A) Scannschaltkreisarchitekturen
1) Gemultiplexte Adressen/Daten verwendende Scannarchitektur
Die einen gemultiplexten Adress-/Daten-Bus verwendende -Scannarchitektur, die zum Einprogrammieren digitaler Daten in die Einheitschalterzellen 50 verwendet wird, ist in 16 veranschaulicht. Jede Spalte von Zellen 50 weist eine mit A0, A1, ... A7 bezeichnete eindeutige Adresse auf. In diesem Beispiel sind lediglich acht Spalten gezeigt; jedoch könnte die Vorrichtung möglicherweise Hunderte von Spalten aufweisen. Jede Zeile von Zellen 50 teilt sich einen gemultiplexten Adress-/Datenbus 48.
Darüber hinaus weist jede Zeile einen eigenen Adress-/Datengenerator 34 auf, der den entsprechenden Bus 48 über einen entsprechenden Multiplexer 46 programmiert. Auf diese Weise werden sämtliche Zeilen parallel programmiert.
Der Daten- und Adressengenerator 34 für jede Zeile könnte außerhalb des Arrays auf dem Chip angeordnet sein. Diese können auch nicht chipintegriert in einem freiprogrammierbaren Gate-Array (FPGA), in einem digitalen anwendungsspezifischen integrierten Schaltkreis (ASIC) oder in einer Zentraleinheit (CPU) oder einer Kombination davon angeordnet sein. Der Programmierbetrieb ist durch einen Ansichtsgenerator 44 gesteuert, der Eingangssignale von dem Ultraschallbildgebungssystem entgegennimmt, die einen speziellen nächsten Zustand einer Arraykonfiguration anfordern. Der Ansichtsgenerator 44 programmiert anschließend die Daten- und Adressengeneratoren 34, um das Array für die vorgegebene Ansicht nach Bedarf zu konfigurieren. Der Ansichtsgenerator kann auch als ein FPGA, ein digitaler ASIC, eine CPU oder eine Kombination davon verwirklicht sein und kann SRAM-, DRAM-, ROM-, EPROM-, EEPROM-, MRAM- oder eine sonstige Speichertechnologie für das lokale Speichern von Konfigurationsdaten enthalten. Konfigurationsdaten können ferner während des Betriebs nach Bedarf algorithmisch auf der Grundlage von Kalibrierungsdaten, Aperturscanndaten, Eingabedaten der Bedienperson und Standardkalibrierungsdaten berechnet werden.
Die Daten- und Adressengeneratoren 34 können basierend auf RAM-Speicher-(RAM-) oder einer sonstigen Speichertechnologie in Form von Referenz- oder Nachschlagetabellen verwirklicht sein. Mit einer gegebenen Ansichtsnummer in einer Folge von Ansichten wird ein entsprechender Block jedes RAM ausgelesen, wobei der In halt des RAM eine Reihe von Paaren von n Bitzahlen enthält, wobei die erste Zahl die Adresse der Zelle in der Zeile ist und die zweite Zahl das Schalterzustandsdatum darstellt, das in diese Zelle zu schreiben ist. Die Operation könnte auch algorithmisch durchgeführt werden, wobei die Daten für eine vorgegebene Zelle nebenher während der Aktualisierung von Zellen bestimmt werden.
In dem in 16 gezeigten Beispiel werden Daten in die acht Zellen 50 auf einem 3-Bit Bus 48 geschrieben (im Falle von 16 Zellen in einer Zeile würde ein 4-Bit Bus verwendet werden, und so fort). Das erste Wort in der Schreibsequenz ist die 4-Bit Adresse der Spalte, an die die Daten übergeben werden. Das nächste Wort enthält 4 Bits, wobei jedes Bit den zukünftigen Zustand einer der Schalter in der vorgegebenen Schalterzelle 50 bestimmt. Die Adresse wird von dem Adressengenerator an einen Eingang eines Multiplexers 46 ausgegeben, während die Schalterzustandsdaten von dem Datengenerator an einen weiteren Eingang des Multiplexers 46 ausgegeben werden, wobei der Zustand des Multiplexers sich dadurch bestimmt, ob auf der Leitung 52 in den Multiplexer ein ADRESSEN- oder DATEN- Steuersignal des Multiplexerzustands eingegeben wurde.
Noch immer Bezug nehmend auf 16; können Datenschreibvorgänge beginnend mit Spalte 0 von links nach rechts oder beginnend mit Spalte 7 von rechts nach links nacheinander fortschreiten. Die Datenschreibvorgänge können auch abhängig davon, was für die zu programmierenden Daten am besten geeignet ist, willkürlich und unabhängig sein. Beispielsweise könnte die Zeile 1 die Zellen A0 und A5 zur selben Zeit programmieren, wenn die Zeile 2 die Zellen A3 und A4 programmiert. Dieses Merkmal ist für ein rasches Einrichten eines willkürlichen Musters nützlich.
Während der Adressbus größer als die gezeigten 3 Bits sein kann, ist mit dieser Konfiguration auch eine Ansteuerung von Blöcken möglich. Gruppen von Zellen werden nacheinander entweder (wie in 35 gezeigt) durch einen externen Adressengenerator, der entlang der Spalten integriert ist, oder (wie in 36 gezeigt) durch Schreiben von Daten zu Blockadressie rungscontrollern, die in Blockinkrementierungen innerhalb des Arrays integriert sind, für eine 3-Bit Adressierung ausgewählt. Beispielsweise kann in einem großen Matrixarray, wie es in der Regel in Mammographie verwendet wird, eine Blockansteuerung in Abschnitten von 32 oder 64 durchgeführt werden, was 5 oder 6 Adressleitungen erfordert, während das gesamte Array bis zu 40 solcher Blöcke enthalten kann.
In einem abgewandelten Ausführungsbeispiel können digitale Busleitungen, wie in 37 gezeigt, in Gruppen von Spalten aufgeteilt werden, wobei jede Gruppe durch einen MOSFET-Schalter getrennt ist. Die Ansteuerschaltung würde konfiguriert sein, um aufeinanderfolgende Gruppen auszuwählen, während die Adressierung sich innerhalb des Arrays von links nach rechts bewegt. Diese Technik reduziert für einen Großteil des Adressierungszyklus die Menge der kapazitiven Ladung an den Leitungstreibern und spart daher gegenüber der ursprünglichen Architektur Energie.
2) Spaltenadressierte Scannarchitektur
Die spaltenadressierte Scannarchitektur zum Einprogrammieren digitaler Daten in die Einheitschalterzellen 50 ist: in 17 veranschaulicht. Diese Konfiguration ähnelt einer gemultiplexten Adressierung insofern, als an jeder Zeile der Vorrichtung Datengeneratoren 36 angeordnet sind. In diesem Fall wird jedoch, wie gezeigt, ein einziger Adressengenerator 38 von sämtliche Zeilen gemeinsam verwendet. Ein interessierender Bereich wird durch den Adressengenerator 38 geeignet erzeugt, so dass lediglich Spalten ausgewählt werden, die zu aktualisierende Zellen enthalten. Die Adressierung schreitet beginnend bei der ersten Spalte, die zu aktualisierende Zellen enthält, und endend mit der letzten Spalte, die zu aktualisierende Zellen enthält, von links nach rechts inkrementell fort.
Diese Konfiguration weist den Vorteil einer geringeren Komplexität innerhalb des Arrays auf, kann jedoch eine vollkommene Flexibilität des Programmierens nicht nutzen. Der Grund hierfür liegt darin, dass ein Ändern der Ansicht verlangt, dass sämtliche Zellen innerhalb des Aperturringmusters standardmäßig aktualisiert werden müssen. So würden beispielsweise, falls lediglich die Zellen auf Zeile 4 zu aktualisieren sind, gleichzeitig sämtliche Zellen in sämtlichen Zeilen aktualisiert werden, was für die Ausführung mehr Energie verbraucht. Außerdem müsste, falls Zellen in entgegengesetzten Ecken des Arrays zu aktualisieren sind, das gesamte Array durchgescannt werden. Eine geringe Abwandlung würde darauf basieren, für mehrere interessierende Bereiche (ROI) zuständige unabhängige Schiebe-Controller (d.h. Scanner) zu verwenden, um eine Handhabung unabhängiger und entfernt beabstandeter Aperturen in demselben großen Array zu ermöglichen. Diese Mehrfach-ROIs können unter Verwendung zweier gesonderter und unabhängiger Schieberegister für den X-Controller erzeugt werden oder können auch mittels zweier gesonderter Decoder durchgeführt werden, wobei die Adressen an diese geschrieben wer den, um auszuwählen, welche der Signalleitungen einzuschalten sind.
38 veranschaulicht das Konzept multipler Schiebe-Controllers für interessierende Bereiche (ROI). In diesem Falle werden Daten tatsächlich in zwei vollständig unabhängige Aperturen in unterschiedlichen Teilen des Arrays gleichzeitig eingeschrieben. Diese Technik ermöglicht es, mittels eines einzigen Arrays mehrere Scannstrahlbündel zu erzeugen. Die zwei (oder mehreren) unabhängigen Aperturen werden durch zwei (oder mehrere) unabhängige ROI-Controller (von denen lediglich zwei gezeigt sind) gesteuert. Die ROI-Schiebe-Controller setzen die Dimension der Aperturen in x- und y-Richtung fest und steuern eine unabhängige Datenübertragung zu den durch diese Öffnungen spezifizierten Zellen.
3) Abgewandeltes Ausführungsbeispiel der Multiplex-Adress-/Daten-Scannarchitektur
Eine abgewandelte Form der gemultiplexten Adress-/Datenbus-Scannarchitektur, die zum Einprogrammieren digitaler Daten in die Einheitschalterzellen 50 dient, ist in 18 veranschaulicht. Diese Konfiguration unterscheidet sich von der ursprünglichen insofern, als nicht für jede Zeile eindeutige Adress- und Datengeneratoren vorgesehen sind. Statt dessen sind diese durch einen einzigen Adress-/Datengenerator 34 ausgetauscht, der mit einer Serie von Speicher-Flip-Flops (Latches) 54 kombiniert ist, um die Daten in einem gescannten Adressierungsvorgang zu speichern. In einem Ausführungsbeispiel ist der Generator nicht chipintegriert, während die Speicher-Flip-Flops chipintegriert sind. Dies redu ziert das chipintegrierte Routen von Signalen erheblich, ist jedoch aufgrund des seriellen Aktualisierens der Zeilendaten mit dem Nachteil geringerer Scanngeschwindigkeiten verbunden.
Um eine Einheitschalterzelle 50 zu aktualisieren, wird die Zeilenadresse zunächst ausgelesen. Diese wird verwendet, um den Speicher-Flip-Flop auf der gegebenen Zeile auszuwählen, das anschließend mit der Spaltenadresse der Einheitschalterzelle geschrieben wird. Diese Adresse wird anschließend verwendet, um die Einheitschalterzellen für den Datenschreibvorgang auszuwählen. In ähnlicher Weise werden die Daten aus dem Datengenerator ausgelesen und zunächst durch den Speicher-Flip-Flop 54 hindurch und anschließend weiter in die adressierte Einheitschalterzelle transferiert. Um eine große Anzahl von Einheitschalterzellen zu aktualisieren, können in jedem Schritt mehrere Speicher-Flip-Flops gesetzt und verwendet werden, um entsprechende Zellen gleichzeitig zu aktualisieren.
18 zeigt, wie diese Konfiguration mit nur einem einzigen Adressen-/Datengenerator 34 verwendet werden kann, während 19 zeigt, wie mehrere Adressen-/Datengeneratoren eingesetzt werden können. In letzterem Fall werden wesentlich weniger Generatoren verwendet als in dem ursprünglichen Ausführungsbeispiel mit gemultiplexter Adressierung, allerdings wird die Aktualisierungszeit kürzer sein als für die Konfiguration nach 18. Beispielsweise verwendet die Konfiguration von 19 in einem System mit 100 Zeilen und 10 Generatoren 10 mal weniger Generatoren als die in 16 gezeigte Konfiguration, aktualisiert jedoch 10 mal rascher als die in 18 gezeigte Konfiguration.
Beide Formen dieses Ausführungsbeispiels weisen den zusätzlichen Vorteil auf, dass sie für eine Verwirklichung weniger Logikschaltung, die neben dem Array zu integrieren ist, benötigen, allerdings mehr Zeit benötigen, um eine Ansichtskonfiguration zu erzielen. Für ein großes Array, bei dem Aperturmuster weitgehend quadratisch (kreisförmig) sind und einen geringen Bruchteil der gesamten Arrayfläche einnehmen, ermöglicht diese Konfiguration wesentliche Vorteile hinsichtlich der Anforderungen an die Leistung und Logik des Arrays.
4) Hexagonal-Arrayleitwegwahl (Arrayrouten)
Die oben beschriebenen Architekturen lassen sich ohne weiteres im Falle eines hexagonalen Subelementarrays durchführen. 20 und 21 zeigen zwei alternative Ausführungsbeispiele, die in der Lage sind, in einem derartigen hexagonalen Array von Einheitschalterzellen 50 Busleitungen 48 zu routen oder Leitwege in diesen zu wählen. Das in 20 gezeigte Ausführungsbeispiel erfordert mehr Busleitungen 48, erlaubt jedoch, dass sämtliche Einheitschalterzellen 50 identisch sind, was für Zwecke eines ASIC-Designs von Vorteil ist. Das in 21 gezeigte Ausführungsbeispiel erfordert halb so viele Busleitungen, wechselt jedoch die Art von Zellen ab und ist daher inkrementell komplizierter zu implementieren.
5) Multiscannarchitektur
Während sämtliche der oben erörterten Architekturen mit Spalten- oder Zeilenscannschaltungen auf der einen Seite des Ar rays dargestellt sind, ist es ebenfalls vorteilhaft, für dieselbe Operation zu beiden Seiten des Array (in den Figuren nicht gezeigte) Scannschaltungen vorzusehen. Dies geschieht beispielsweise auf einer Zeilenbasis durch Unterteilen der Zeile in linke und rechte Segmente mit einer Unterbrechung in der Mitte des Arrays. Der Vorteil diese Anordnung besteht darin, dass die Anforderungen an die Leitungstreiber, die die digitalen Zeilen auf der Zeile treiben, geringer sind. Diese Anordnung verdoppelt außerdem die Geschwindigkeit des Schreibens der Konfiguration, da sich hier die beiden Hälften des Arrays gleichzeitig aktualisieren lassen.
Diese Technik lässt sich auch auf die Spaltenadressleitungen anwenden, indem das Array in eine obere und untere Hälfte unterteilt wird. In diesem Fall sind die Treiberanforderungen geringer, und auch die obere und untere Hälfte des Arrays lassen sich voneinander unabhängig und gleichzeitig aktualisieren.
Gemäß einem alternativen Ausführungsbeispiel der oben erörterten Architekturen, können der Adress- und Datenbus gesondert sein, was die Schreibzeit verringert, jedoch mit dem Nachteil eines größeren Platzbedarfs für die Leitwegführung (das Routing) verbunden ist.
Gemäß noch einem weiteren alternativen Ausführungsbeispiel kann jede Zeile zwei eigene gemultiplexte Adress-/Datenbusse aufweisen, wobei der erste Bus geradzahlige Blöcke von 32 oder mehr Zellen adressiert und der zweite Bus ungeradzahlige Blöcke von 32 oder mehr Zellen adressiert. Diese Konfiguration erhöht ebenfalls die Schreibzeit um einen Faktor zwei.
6) Translation in y-Richtung
Eine Translation der Subaperturmuster in der y-Richtung kann durch ein beliebiges der folgenden Mittel durchgeführt werden (1) algorithmisch, durch ein translatorisches Bewegen in dem Datengenerator-RAM oder Datengeneratoralgorithmus; (2) durch Veränderung der Startadresse des y-Speicher-Flip-Flops, an den zu schreiben ist, falls das Modell mit einem einzigen Generator verwendet wird; (3) durch die Verwendung von Adress-/Datengeneratoren sowohl in der x- als auch in der y-Richtung; und (4) durch Verwendung des Modells mit Schieberegister, bei dem die Y-Controller verwendet werden, um Daten in der Y-Richtung zu schieben.
B) Arrayzellenarchitekturen
In Übereinstimmung mit vielfältigen Ausführungsbeispielen der vorliegenden Erfindung weist jede der Einheitschalterzellen in dem Mosaiktransducerarray analoge Schalter gemeinsam mit einer zugeordneten Logik auf, um die Zustände der Schalter zu programmieren. Wie in der US-Patentanmeldung SN 10/248 968 mit dem Titel "Integrated High-Voltage Switching Circuit for Ultrasound Transducer Array" offenbart, ist die Schalterarchitektur so gestaltet, dass die Schalter über eigene Speicher verfügen. Daher benötigen einige der unten beschriebenen Architekturen keine digitalen Speicherzellen. Das Hinzufügen digitaler Speicher in Form von Latches ist insofern von Vorteil, als es die Forderung nach einem raschen Übergang der Aperturmuster zwischen aufeinander folgenden Sende- und Empfangsbetrieben erfüllt. Während die in der US-Patentanmeldung SN 10/248 968 erörterte Schalterarchitektur Hochspannungs-DMOS-Transistoren verwendet, ist die im vorliegenden erörterte Scannarchitektur auch für andere Schaltervorrichtungen vollkommen anwendbar, beispielsweise (jedoch ohne sie darauf beschränken zu wollen) auf Niederspannungs-CMOS oder MOS-Schalter und auf Schalter, die auf Hochspannungs-MEMS basieren. Während nicht sämtliche dieser alternativen Schalter ihren eigenen internen Speicher aufweisen, können in ihre Steuerschaltungen sekundäre Latches hinzugefügt sein, um die hier beschriebenen Architekturen möglich zu machen.
1) Zustandsspeicher-Flip-Flops (State Memory Latches)
Für ein Mosaiktransducerarray mit einem Zugriffsschalter und drei Matrixschaltern pro Subelement werden vier Latches (Speicher-Flip-Flops) benötigt, um den zukünftigen Schaltzustand der Schalter zu halten. Um ein Testen zu ermöglichen, sollten sich diese Speicher-Flip-Flops sowohl beschreiben als auch auslesen lassen.
22 bis 25 zeigen veränderte Ausführungsbeispiele der Logik, die für diese Architektur in jedem Speicher-Flip-Flop enthalten ist. Jeder Speicher-Flip-Flop gibt zwei Schalterzustandssteuersignale N und P an einen (nicht gezeigten) Schaltersteuerschaltkreis aus, der einen entsprechenden Schalter, z.B. den in der US-Patentanmeldung SN 10/248 968 offenbarten Schalter, entweder ein- oder ausschaltet. Beispielsweise würde eine vorbestimmte Änderung des Pegels des Steuersignals P bewirken, dass der Schalter eingeschaltet ist, während eine vorbestimmte Änderung des Pegel des Steuersignals N bewirken würde, dass der Schalter ausgeschaltet ist.
22 zeigt einen statischen Latch 88, der aus zwei kreuzgekoppelten Invertern 70 und 72, mit zusätzlichen Invertern 74 und 76 aufgebaut ist, die dazu dienen, ein Auslesen bzw. Schreiben zu ermöglichen. Ein Programmieren dieses Latches erfolgt, indem die Schreibleitung W logisch wahr gesetzt wird, was bewirkt, das Daten in der Eingangskapazität des oberen Inverters 70 in dem kreuzgekoppelten Paar gespeichert werden. Die Daten werden auf der Datenleitung zurückgelesen, indem die Leseleitung R logisch wahr gesetzt wird, was den Dreizustandsausgangsinverter 74 dazu veranlasst, die Datenleitung in den Zustand zu versetzen, dass sie den Zustand des Latches widerspiegelt. Die Ausgangssignale des Speicher-Flip-Flops erscheinen auf den N- und P-Leitungen und werden, wie weiter unten mehr im Einzelnen beschrieben, in den Schaltersteuerschaltkreis eingespeist. 23 zeigt ein verändertes Ausführungsbeispiel unter Verwendung eines dynamischen Latches. In diesem Fall werden Daten in der Eingangskapazität des Inverters 78 gespeichert, wenn die Schreibleitung W logisch wahr gesetzt ist, wodurch der Durchlass-MOSFET 80 eingeschaltet wird. Der Ausgang des Inverters 78 wird durch einen Inverter 82 invertiert. Die Daten werden auf die Datenleitung zurückgelesen, indem die Leseleitung R logisch wahr gesetzt wird, was den Durchlass-MOSFET 84 einschaltet. Dieser Typ eines Latches ist kleiner als die Schaltung von 22, weist jedoch aufgrund von Verlustströmen eine beschränkte Zeitdauer auf, in der die Daten erhalten bleiben. 24 zeigt, wie sich ein zusätzlicher Inverter einsparen lässt, falls eines der Ausgangssignale des Latches unmittelbar in ein UND-Gatter 86 verzweigt ist, wie es für die meisten der Architekturen in dieser Konstruktion der Fall ist. 25 zeigt ein H-Pegel-Blockschaltbild des Latches 88, das dessen Eingangs- und Ausgangssignale veranschaulicht. In beiden Fällen wür den anstelle der Durchlass-MOSFETs Übertragungsgatter oder -schaltungen verwendet, obwohl die Verwendung unterschiedlicher Versorgungsspannungen für die Durchlass-MOSFETs und die Inverter ein Einsparen der zusätzlichen PMOS-Vorrichtung ermöglichen könnte.
Es ist verständlich, dass alternative Vorrichtungen, beispielsweise DRAM, oder auch andere Technologien verwendet werden können, um die hier verwendete Funktion eines Speichers durchzuführen, und diese brauchen nicht erörtert zu werden.
In einem Ausführungsbeispiel können die Ausgänge N bzw. P an eine weiter unten gemäß 34 beschriebene Umschaltschaltung der Bauart, wie sie der oben erwähnten US-Patentanmeldung SN 10/248,968 zu entnehmen ist, übermittelt werden.
2) Gemultiplexte Adress-/Daten-Schalterzelle mit Speicher für zukünftigen Zustand
Zusätzlich zu den oben erörterten Latches enthält jede Schalterzelle auch Adressierungs- und Steuerlogik, wie in 26 gezeigt. Die Steuerlogik weist mehrere UND-Gatter 96 auf, die (in den Ansprüchen als "Schalterzustandssteuerdaten" bezeichnete) Schalterzustandssteuersignale GN0-GN3 und GP0-GP3 an die Steuergatter von vier (nicht gezeigten) analogen Schaltern ausgeben, die in einer Einheitschalterzelle angeordnet sind, die einen Zugriffsschalter und drei Matrixschalter aufweist. Beispielsweise können die Ausgangssignale GN0 und GP0 den Ein-/Aus-Zustand des Zugriffsschalters steuern, während die Ausgangssignale GN1 und GP1 den Ein-/Aus-Zustand des ersten der drei Matrixschalter steuern könnten, und so fort.
26 zeigt ferner digitale Steuerleitungen (nämlich STATE STROBE, ADDRESS STROBE, WRITE\ /READ, and DATA STROBE) und den gemultiplexten Adress-/Datenbus 48. Wie gezeigt, verläuft der Bus 48 von links nach rechts quer über die Arrayspalten, so dass sämtliche der (nicht gezeigten) übrigen Schalterzellen auf dieser Zeile den- Bus ebenfalls gemeinsam verwenden.
Der Ansteuerzyklus beginnt durch Anwenden der Adresse auf den Datenbus. Die Adresse wird in der Zelle durch den Decoderblock 92 aufgenommen. Dieser Block enthält zwischen null und vier Inverter. Jeder Decoderblock implementiert die eindeutige binäre Adresse der speziellen Spalte für die vorgegebene Zelle. Beispielsweise würde der Decoder für sämtliche Zellen in Spalte 0 keine Inverter enthalten; der Decoder für Spalte 1 würde lediglich einen einzigen Inverter; für Spalte 2 einen Inverter; Spalte 3 zwei Inverter enthalten; und so fort. Das Ausgangssignal des Decoders 92 wird durch das UND-Gatter 94 gelesen. Wenn ADDRESS STROBE logisch wahr gesetzt ist, wird das Ausgangssignal des UND-Gatters in Speicher-Flip-Flop L5 gespeichert. Wenn der Ausgang des Speicher-Flip-Flops L5 auf High steht, wird die Zelle für den nachfolgenden Schreibvorgang ausgewählt. Zu beachten ist, dass diese Konfiguration, falls erforderlich, Rundrufschreiben gestattet. Dieses Merkmal ist insbesondere für ein Aktualisieren von Subelementen innerhalb eines Rings geeignet, bei denen bei allen sämtliche Matrixschalter eingeschaltet werden.
Der Schreibzyklus beginnt, indem WRITE\ auf logisch unwahr gesetzt wird. Die Daten werden dann auf den Datenbus angewandt und erscheinen an dem Eingang der den zukünftigen Zustand speichernden Speicher-Flip-Flops (L0, L1, L2, L3). Das Programmieren der Speicher-Flip-Flops findet statt, wenn DATA STROBE logisch wahr gesetzt ist. Zu beachten ist, dass diese Speicher-Flip-Flops den Schaltzustand der Schalter in der Zelle nicht unmittelbar beeinflussen. Dies stellt ein wichtiges Merkmal dar, da es rasche Übergänge zwischen zwei unterschiedlichen Arraykonfigurationen ermöglicht, wie sie zwischen Senden und Empfang auftreten können.
Ein Programmieren der Schalterzustände wird durchgeführt, indem STATE STROBE logisch wahr gesetzt wird. Diese Leitung aktiviert die Ausgänge der UND-Gatter 96 zu GN0–GN3 und GP0–GP3, wobei die Schalterzustandssteuersignale an die (im Einzelnen weiter unten anhand von 34 erläuterten) analogen Schaltersteuerungsgates ausgegeben werden. Da die Schalter selbst Speicher aufweisen, ist es möglich, sowohl den aktuellen Schalterzustand als auch den nächsten Schaltzustand zu programmieren. Dies erfordert zwei Schreibvorgänge. Sobald der erste Schreibvorgang zu Ende geführt ist, wird STATE STROBE logisch wahr gesetzt, wobei die Speicher-Flip-Flop-Zustände auf die Schalter übertragen werden. Anschließend wird ein weiterer Schreibzyklus auf dieselbe Zelle angewandt, um den zukünftigen Schalterzustand auf die Schalter-Speicher-Flip-Flops L0 bis L3 zu setzen. Eine rasche Neukonfigurierung zwischen Senden und Empfangen wird später durchgeführt, indem STATE STROBE logisch wahr gesetzt wird, was die Daten von den Speicher-Flip-Flops des zukünftigen Zustands zu dem Schalterspeicher überführt. Um einen Lesevorgang zum Testen der Zelle einzuleiten, wird ein Adressierungszyklus durchgeführt. Auf diesen folgt der Lesezyklus, der voraussetzt, dass die WRITE\ /READ-Leitung logisch wahr gesetzt ist.
27 zeigt eine Schaltung für eine Schnittstellenrealisierung zu Niederspannungsschaltern, wobei die Ausgänge GN0-GN3 nicht benötigt werden.
3) Spaltenadressierte Schalterzelle mit Speicher für zukünftigen Zustand
28 zeigt eine Schaltung zum Implementieren einer Einheitschalterzelle für die spaltenadressierte Scannarchitektur. In diesem Fall wurde die Adressierungsschaltung gegen eine einzige Auswahlleitung 30 ausgetauscht, die durch den Adressengenerator (38 in 13) auf logisch wahr gesetzt wird. Diese Auswahlleitung steht sämtlichen Zellen in einer vorgegebenen Spalte gemeinsam zur Verfügung. Der Betrieb der Zelle ähnelt jenem der gemultiplexten Zelle, mit der Ausnahme, dass ein Adressierungszyklus nicht mehr erforderlich ist. Wie aus 28 offensichtlich zu ersehen, erspart diese Zelle gegenüber der gemultiplexten Zelle einen gewissen Schaltungsaufwand, ist jedoch, wie zuvor erörtert, nicht so flexibel.
4) Spaltenadressierte Schalterzelle ohne Speicher für zukünftigen Zustand
29 zeigt eine Schaltung zum Verwirklichen einer Einheitschalterzelle mit einer Spaltenadressierung, die keinen Speicher für zukünftigen Zustand verwendet. Diese Zelle ist die kompakteste sämtlicher möglichen Zellen, ist jedoch auch die am wenigsten flexible. Wie weiter oben festgestellt, würde diese Zelle sehr vorteilhaft in einem Transducer verwendet werden, der sehr kleine akustische Subelemente aufweist und daher nicht über eine ausreichend große Fläche verfügt, um eine komplexere Logik in jeder Einheitzelle unterzubringen. 30 zeigt ein bevorzugtes Ausführungsbeispiel dieser Konfiguration, die einen entsprechenden MOSFET 98 und einen entsprechenden Widerstand 100 anstelle jeder der zwei Eingänge aufweisenden UND-Gatter verwendet und daher kompakter als der Schaltkreis von 29 ist.
5) Gemultiplexte Adress-/Daten-Schalterzelle ohne Speicher für zukünftigen Zustand
31 zeigt eine Schaltung zum Verwirklichen einer gemultiplexte Daten/Adressleitungen 48 aufweisenden Einheitschalterzelle, die keinen Speicher für zukünftigen Zustand enthält. Wie im Falle des herkömmlichen Zellentyps, benötigt diese Zelle weniger Platz. Sie ist hinsichtlich einer Adressierbarkeit flexibler; jedoch verfügt sie nicht mehr über die Fähigkeit, rasch zwischen Arraymustern umschalten zu können.
6) Zellen, die in der Lage sind, Schieberegisterfunktion durchzuführen
Sämtliche der mit Latches integrierten Zellen, die bis zu diesem Punkt beschrieben worden sind, weisen nicht ausdrücklich eine Schieberegisterfunktionalität auf. Allerdings kann diese Fähigkeit mittels einfacher Modifikationen hinzugefügt werden. Diese wird nach einem nochmaligen Eingehen auf 22 verständlich. Durch Hinzufügen eines FET-Schalters zwischen dem Ausgang N und dem Dateneingang einer weiteren benachbarten Zelle wird ein 2- Bit-Schieberegister erzeugt. In Abhängigkeit von dem Typ des Speicher-Flip-Flops, können einige interne Modifikationen erforderlich sein, um einen Master/Slave-Betrieb zu verwirklichen, um die Schieberegisterfunktionalität durchzuführen. Diese Modifikation kann verwendet werden, um sehr lange Schieberegister zu erzeugen, indem jeder Zelle gemeinsam mit den zum Aktivieren des Schiebens erforderlichen Steuerleitungen ein Schalter hinzugefügt wird. Das Hinzufügen dieser Schalter beseitigt nicht die Programmierbarkeit, die für die bis hierher erörterten Zellen charakteristisch ist. Statt dessen entsteht dadurch eine hybride Zelle, die über die optimalen Merkmale beider Architekturen verfügt.
32 zeigt eine Gruppe von sechs derartigen Zellen, wobei jede Zelle die Fähigkeit zu einer bidirektionalen horizontalen digitalen Verschiebung aufweist. Dies funktioniert wie folgt Indem die Schieberegisterzelle 88 oben links verwendet wird, kann der Ausgang N durch den Rechtsschiebeschalter 801 zu dem Schieberegister auf der rechten Seite durchgereicht werden. Dies bewirkt ein Schieben nach rechts, wenn der Schalter 801 eingeschaltet ist. In ähnlicher Weise kann ein Schieben nach links erreicht werden, indem der Linksschiebeschalter 800 eingeschaltet wird. Zuletzt kann die Registerprogrammierungszelle 802, um Daten unmittelbar in ein vorgegebenes Register 88 zu programmieren, mittels der Datensteuerleitung 804 eingeschaltet werden. Dies bewirkt, dass die externen Eingabeprogrammierdaten auf der Datenbusleitung 803 an den Dateneingang der Registerzelle übertragen werden.
33 zeigt dasselbe Array modifiziert, um zu bidirektionaler horizontaler und vertikaler digitaler Verschiebung fähig zu sein. Dies funktioniert wie folgt: Indem die Schieberegisterzelle 88 unten links verwendet wird, kann der Ausgang N durch den Rechtsschiebeschalter 801 zu dem Schieberegister auf der rechten Seite durchgereicht werden. Dies erzielt ein Schieben nach rechts, wenn der Schalter 801 eingeschaltet ist. In ähnlicher Weise kann ein Schieben nach links erreicht werden, indem der Linksschiebeschalter 800 eingeschaltet wird. In ähnlicher Weise kann mittels der Schiebeschalter 803 bzw. 802 ein Schieben nach oben und nach unten erreicht werden. Zuletzt kann der Registerprogrammierschalter 804, um Daten unmittelbar in ein vorgegebenes Register 88 zu programmieren, mittels der Datensteuerleitung 806 eingeschaltet werden. Dies bewirkt, dass die externen Eingabeprogrammierdaten auf der Datenbusleitung 805 auf den Dateneingang der Registerzelle übertragen werden.
Die in 32 und 33 gezeigten zusätzlichen Schalter in den Arrays stellen eine inkrementelle Erhöhung der Logikfläche und der Komplexität der Steuerung dar, jedoch werden die hinzugefügten Merkmale eines Betriebs geringer Leistungsaufnahme und reduzierter Programmierungszeit diese Kosten in vielen Anwendungen rechtfertigen.
Gelegentlich ist es von Vorteil, in der Lage zu sein, die Apertur entlang einer Abtastzeile zu ändern, um mehrere Sende- oder Empfangsfokuspunkte zu erzeugen. Normalerweise müssten die Schalterkonfigurationen für diese unterschiedlichen Aperturen während einer Bildgebung jedesmal, wenn eine neue Apertur zu bilden ist, in den Array einprogrammiert werden. Ein Einprogrammieren von Daten von einer externen Quelle aus, weist die folgenden Nachteile auf: Gesteigerter Energieverbrauch, um außerhalb des Chips befindliche parasitäre Kapazitäten während mehrere Schreibzyklen zu treiben; reduzierte Geschwindigkeit des Betriebs auf grund der Beschränkung der Schreibgeschwindigkeit von nicht chipintegrierten Quellen her; und was besonders wichtig ist: ein erhöhtes digitales Rauschen während des Empfangsbildgebungsbetriebs. Letzteres kann besonders problematisch sein, wenn mehrere Fokuszonen tief in den Körper hinein abgebildet werden, da ein maximaler Empfangssignalverstärkungsfaktor angewandt wird, um die aus dieser Tiefe zurückkehrenden sehr schwachen Echos zu verstärken. Möglicherweise entstehen für die digitale Datenübertragung Rauschschwankungen auf den Stromleitungen und Masseleitungen, die unmittelbar in die Empfangsverstärker einkoppeln und die eigentlichen Signale überdecken.
Eine Lösung dieses Problems ist in 39 veranschaulicht. Es ist möglich, wie gezeigt, individuelle Zellen zu schaffen, die in der Lage sind, Daten für Schaltereinstellungen für mehrere Aperturen zu speichern. Eine Reihe von Schieberegisterelementen (von denen hier lediglich drei in jede Zelle dargestellt sind) dienen zum Speichern von Einstellungen für Schalterkonfigurationen von Mehrfach-Sende- oder -Empfangsaperturen. Beispielsweise können, wie in 39 gezeigt, drei Schieberegister verwendet werden, um drei Aperturschaltervorgabeeinstellungen für drei Empfangsfokuszonen zu speichern. Diese Register werden während des anfänglichen Arrayprogrammierungszyklus programmiert. Während des Betriebs werden die Daten nach Bedarf sukzessive für jede Apertur zu dem Schaltersteuerschaltkreis heraus geschoben. Der Vorteil dieser Architektur basiert darauf, dass die Daten intern zu dem Chip geschoben werden, wo die parasitären Kapazitäten wesentlich geringer sind und daher der Stromverbrauch und Rauschen reduziert sind. Darüber hinaus ermöglichen die geringen parasitären Kapazitäten eine wesentliche Beschleunigung der Datenübertragung. Schließlich können die Daten, da sich diese bereits in jeder Zel le befinden, parallel herausgeschoben werden, wobei Zelle1 mit Zelle2 gleichzeitig arbeitet. Dieses Verfahren kann die Programmierungsgeschwindigkeit um den Faktor der Anzahl von Zeilen von Zellen in dem Array steigern, die dann über 100 mal höher seine kann als bei Einbringen der Daten von nicht chipintegrierten Quellen.
In Abhängigkeit von dem verwendeten Herstellungsverfahren ist es außerdem möglich, die Anzahl von Registerbits im Vergleich zu den weinigen hier gezeigten stark zu erhöhen. In der Tat ist es in einem Verfahren mit kointegriertem DRAM möglich, sämtliche der erforderlichen Apertureinstellungen für sämtliche Betriebsaspekte lokal innerhalb des Arrays zu speichern. Wie zuvor erörtert, wird dies verbunden mit dem Nachteil eines höheren Bedarfs an chipintegrierter Fläche große Vorteile mit Blick auf Leistungsreduzierung, Geschwindigkeitssteigerungen und Rauschunterdrückung ermöglichen. Darüber hinaus ist es in einem Verfahren, das kointegrierte EEPROMs unterstützt, möglich, die Daten einmal in die Sonde einzuprogrammieren, um danach auf jede neue Programmierung verzichten zu können.
Die vielfältigen hier offenbarten Ausführungsbeispiele der Erfindung ermöglichen einen oder mehrere der folgenden Vorteile: 1) ein rasches Konfigurieren willkürlicher Aperturmuster von einer Ansicht zur nächsten; 2) ein effizientes Programmieren von Schalterzellen, um die Zeitdauer und die Leistungsanforderungen auf ein Minimum zu reduzieren (z.B. indem lediglich jene Schalter konfiguriert werden, die von einer Ansicht zur nächsten zu verändern sind); 3) die Fähigkeit, mit minimaler Leistung Aperturmuster rasch translatorisch von Ansicht zu Ansicht entlang der Matrixachsen zu bewegen; 4) die Fähigkeit, Aperturkonfigurationen zwischen Sende- und Empfangsbetriebszuständen rasch zu ändern; 5) die Fähigkeit, gleichzeitig mehrere Sende-/Empfangsbereiche in unterschiedliche Richtungen bewegen zu können; 6) die Möglichkeit, sowohl Sende- als auch Empfangsschaltkonfigurationen in das Array einzuprogrammieren; 7) die Definition eines interessierenden Bereiches, der sich entweder entlang eines oder beider Arrayachsen verschieben lässt; 8) effizientes Skalieren von Architektur für große kachelförmig aneinandergereihte Arrays hinsichtlich: i) Leistungsaufnahmebeschränkungen; ii) Zeitsteuerungsbeschränkungen; iii) Beibehaltung von Flexibilität; und iv) Minimierung der Komplexität von Konfigurationen; 9) Unempfindlichkeit gegenüber Halbleiterdefekten; und 10) eine vollkommen programmierbare Konfiguration der Schaltermatrix.
Die hier offenbarte allgemeine Scannarchitektur findet Anwendung in Ultraschallbildgebungssystemen, die eine Gruppe von akustischen Subelementen und eine verteilte Schaltermatrix aufweisen, die dazu dient, akustische Subelemente miteinander zu verschalten, um größere akustische Elemente zu bilden, und in anderen Arten von Systemen, die eine Gruppe von Sensorelementen aufweisen, die sich mittels einer verteilten Schaltmatrix miteinander verschalteten lassen, um größere Sensorelemente zu bilden.
Die Zugriffs- und Matrixschalter der verteilten Schaltmatrix können von der Art des in 34 gezeigten Schalters sein. Transistoren MD1 und MD2 sind DMOS-FETs, die Rücken an Rücken verschaltet sind (die Sourceknoten sind zusammen kurzgeschlossen), um einen bipolaren Betrieb zu ermöglichen. Diese Verbindung ist aufgrund der parasitären Substratdioden (wie sie in dem Schema gezeigt sind) erforderlich, die andernfalls für jede der Vorrichtungen während der positiven oder negativen Phase des Ultra schallsendepulses einen Strompfad von dem Drain zur Source bereitstellen würden. Immer wenn sowohl M_D1 als auch M_D2 eingeschaltet sind, fließt ein Strom über die Schalteranschlüsse S₁ und S₂. Um den Schalter einzuschalten, muss die Gatterspannung dieser Vorrichtungen um eine Schwellwertspannung größer sein als deren Source-Spannung. Oberhalb der Schwellwertspannung variiert der Einschaltwiderstand im umgekehrten Verhältnis zu der Gate-Spannung. Da die Source-Spannung (für einen niedrigen Einschaltwiderstand und einen niedrigen Strom) nahe an der Drainspannung liegen wird, wird die Source-Spannung der Ultraschalsendepulsspannung folgen. Um zu erreichen, dass die Gate-Source-Spannung konstant bleibt, muss diese ebenfalls der Sendepulsspannung folgen. Dies kann erreicht werden, indem der Sourceanschluss und der Gate-Anschluss von dem Schaltersteuerschaltkreis isoliert werden und an dem Gate-Anschluss in Bezug auf den Source-Anschluss für ein festes Potential gesorgt wird. In dem in 34 gezeigten Ausführungsbeispiel wird ein dynamischer Pegelumsetzer verwendet. Dieser Pegelumsetzer arbeitet wie folgt:
Ein Transistor M4 ist ein Hochspannungs-PMOS-Transistor, der in der Lage ist, dem Betriebsmaximum (z.B. 100 V) zwischen dessen Drain- und Source-Anschlüssen standzuhalten. Die Source des Transistors M4 ist wie gezeigt mit der globalen Schaltergatevorspannung VgO (nominal 5 V) vorgespannt. Um den Schalter einzuschalten, wird die Gate-Spannung V_P des Transistors M₄ von High (5 V) nach Low (0 V) überführt, wodurch bewirkt wird, dass die globale Vorspannung V_g0 über den Transistor M₄ an dem gemeinsam benutzten Gateanschluss der FETs M_D1 und M_D2 anliegt. Die Diode D1 ist vorgesehen, um zu verhindern, das der Transistor M4 einschaltet, wenn die DMOS-Schaltergatespannung oberhalb von Vg0 driftet. Sobald die Schaltergatespannung Vg0 erreicht hat, wird die parasi täre Gatekapazität der FETs MD1 und MD2 diese Spannung aufrecht erhalten. Aus diesem Grund kann der Transistor M₄, sobald sich die Gatespannung stabilisiert hat, ausgeschaltet werden, um Energie zu sparen. Ein Verluststrom an dem Drain des Transistors M4 wird gegebenenfalls die Vorspannung an dem Schaltergate abführen, jedoch kann diese Spannung, falls erforderlich, periodisch erneut programmiert werden. Die Tatsache, dass der Einschaltzustand wirkungsvoll in der Schaltergatekapazität gespeichert wird, bedeutet, dass der Schalter über seinen eigenen Speicher verfügt, was vorteilhaft ist, da keine zusätzlichen Zustands-Flip-Flops für diesen Zweck vorgesehen werden müssen.
Wenn sich der Schalter in dem EIN-Zustand befindet, kann er mittels des Gate-Klemm-NMOS-Transistors M1 ausgeschaltet werden. Dies geschieht durch Anlegen einer Einschaltspannung an den Gate-Anschluss des Transistors M1 mittels des aus Transistoren M2, M3, M5 und M6 aufgebauten Pegelumsetzers. Wenn dieser Transistor eingeschaltet wird, erzwingt er, dass die Schaltergatespannung gleich der Schalter-Source-Spannung ist, wodurch der Schalter MD1 und MD2 in seinen AUS-Zustand versetzt wird. Der Vorgang einer erzwungenen Angleichung dieser Spannungen führt die nach dem oben beschriebenen Einschaltvorgang auf der Gatekapazität verbliebene Ladung wirkungsvoll ab. Sobald die Ladung entfernt ist, braucht der Transistor M1 nicht mehr eingeschaltet zu sein. Dies bedeutet, dass der Steuerungspegelumsetzerschaltkreis für diese Vorrichtung ausgeschaltet werden kann, sobald der Schalter stabilisiert ist, und dies wird Strom/Leistung einsparen. Auch in diesem Fall kann der AUS-Zustand für eine längere Periode gespeichert werden und erforderlichenfalls erneut programmiert werden.
Der in 34 gezeigte Schaltkreis weist die folgenden Vorteile auf: (1) geringe Leistungsaufnahme, da kein Ruhestromverbrauch vorhanden ist, um die Vorrichtung im EIN- oder AUS-Zustand zu halten; Strom wird lediglich während eines Übergangs von einem Zustand in den nächsten abgeführt; (2) statische Speicher, da der Schalterzustand effizient in der Schaltergatekapazität gespeichert ist; (3) kaskadierbare Schalter aufgrund der Abwesenheit eines statischen Vorspannungsstroms und Spannungsabfalls im EIN-Zustand; und (4) programmierbarer Einschaltwiderstand, da sich V_g0 individuell ansteuern lässt.
Während die Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist es dem Fachmann klar, dass an deren Elementen vielfältige Änderungen vorgenommen werden können und die Beispiele durch äquivalente Ausführungsformen substituiert werden können, ohne dass der Rahmen der Erfindung verlassen wird. Darüber hinaus können viele Abwandlungen durchgeführt werden, um eine spezielle Situation an die Lehre der Erfindung anzupassen, ohne von dem Kernrahmen der Erfindung abzuweichen. Demzufolge ist es nicht beabsichtigt, die Erfindung auf das spezielle Ausführungsbeispiel zu beschränken, das als die am besten geeignete Ausführungsform der Erfindung erachtet wird, vielmehr soll die Erfindung sämtliche Ausführungsbeispiele einbeziehen, die in den Schutzbereich der beigefügten Patentansprüche fallen.
Eine Scannerarchitektur, die es ermöglicht, lediglich jene Ultraschalltransducersubelemente 32 eines Mosaiktransducerarrays zu aktualisieren, die sich von Ansicht zu Ansicht ändern. Die Konfiguration der Schaltermatrix ist vollkommen programmierbar. Die Schaltermatrix enthält Zugriffsschalter 20, die Subelemente mit Busleitungen verbinden, und Matrixschalter 26, die Subelemen te mit Subelementen verbinden. Jedes Subelement weist eine ihm zugeordnete Einheitschalterzelle 50 auf, wobei jede Einheitschalterzelle wenigstens einen Zugriffsschalter, wenigstens einen Matrixschalter, sowie Adressierungs- und Steuerlogik 92, 94, 96 aufweist. Optional enthält jede Einheitschalterzelle ferner Speicher-Flip-Flops 54, die dazu dienen, die zukünftigen Schalterzustände der zu programmierenden Schalter zu speichern. Die Schalter weisen selbst Speicher zur Speicherung ihrer aktuellen Schalterzustände auf.

Claims

Vorrichtung, zu der gehören: eine Anzahl von Sensoren (32), die entlang im Allgemeinen paralleler Linien angeordnet sind; eine Anzahl Busleitungen (24), eine erste Anzahl von Schaltern (20), die dazu dienen, Sensoren mit Busleitungen selektiv elektrisch zu verbinden, wobei jeder Schalter der ersten Anzahl von einer Bauart ist, die in der Lage ist, Daten zu speichern, die den aktuellen Schalterzustand repräsentieren, wobei jeder Sensor wenigstens einen ihm zugeordneten entsprechenden Schalter der ersten Anzahl aufweist; eine zweite Anzahl von Schaltern (26), die dazu dienen, Sensoren selektiv elektrisch miteinander zu verbinden, wobei jeder Schalter der zweiten Anzahl von einer Bauart ist, die in der Lage ist, Daten zu speichern, die den aktuellen Schalterzustand repräsentieren, wobei jeder Sensor wenigstens einen ihm zugeordneten entsprechenden Schalter der zweiten Anzahl aufweist; eine Datengeneratorschaltung (36) zur Erzeugung von Schalterzustandsdaten, die den Zustand von zu programmierenden Schaltern der ersten und zweiten Anzahl repräsentieren; eine Adressengeneratorschaltung (38) zur Erzeugung von Adressdaten, die die zu programmierenden Schalter der ersten und zweiten Anzahl identifizieren; und eine Anzahl Steuerlogikschaltungen (96), die dazu dienen, in Reaktion auf einen Empfang der Schalterzustandsdaten Schalterzustandssteuerdaten an die zu programmierenden Schalter der ersten und zweiten Anzahl auszugeben, wobei jeder Sensor eine ihm zugeordnete entsprechende Steuerlogikschaltung aufweist, wobei die Schalterzustandssteuerdaten den Zustand der Schalter steuern und aus den Schalterzustandsdaten abgeleitet werden, und wobei jeder Sensor eine ihm zugeordnete entsprechende Steuerlogikschaltung aufweist.
Vorrichtung nach Anspruch 1, zu der ferner ein Ansichtsgenerator (44) gehört, der die Ansteuerungs- und Datengeneratorschaltung programmiert, um die erste und zweite Anzahl von Schaltern bedarfsgemäß für eine vorgegebene Ansicht zu konfigurieren.
Vorrichtung nach Anspruch 1, zu der ferner eine Anzahl von Latches (54) gehören, die dazu dienen, die von der Datengeneratorschaltung stammenden Schalterzustandsdaten während einer ersten Zeitspanne zu speichern und die Schalterzustandsdaten anschließend während einer auf die erste Zeitspanne folgenden zweiten Zeitspanne in die Steuerlogikschaltungen zu schreiben.
Vorrichtung nach Anspruch 1, bei der die während eines Zyklus identifizierten Schalter einen ersten interessierenden Bereich repräsentieren, während die während eines nachfolgenden Zyklus identifizierten Schalter einen zweiten interessierenden Bereich repräsentieren, wobei der zweite interessierende Bereich bezüglich des ersten interessierenden Bereichs verschoben ist.
Vorrichtung nach Anspruch 1, bei der die in einem ersten Satz von Schaltern der ersten und zweiten Anzahl während einer vorbestimmten Zeitspanne gespeicherten Schalterzustandssteuerdaten ein Sendeaperturmuster repräsentieren, während die Schalterzustandssteuerdaten, die während der vorbestimmten Zeitspanne in einem zweiten Satz von Schaltern der ersten und zweiten Anzahl gespeichert sind, ein Empfangsaperturmuster repräsentieren.
Vorrichtung nach Anspruch 1, zu der ferner eine Anzahl von Adress-/Datenbusleitungen (48), die dazu dienen, die Adressendaten und die Schalterzustandsdaten zu übertragen, und eine Anzahl Multiplexer (46) gehören die zwischen den Daten- und Adressengeneratorschaltungen und den Adress-/Datenbusleitungen angeordnet sind, wobei die Multiplexer die Adressengeneratorschaltung in einem ersten Multiplexerzustand mit den Adress-/Datenbusleitungen verbinden und die Datengeneratorschaltung in einem zweiten Multiplexerzustand mit den Adress-/Datenbusleitungen verbinden.
Vorrichtung nach Anspruch 1, zu der ferner eine Anzahl Datenbusleitungen (31), die dazu dienen, die Datengeneratorschaltung elektrisch mit der Steuerlogikschaltung zu verbinden, und eine Anzahl Spaltenauswahlleitungen (30) gehören, die dazu dienen, die Adressengeneratorschaltung mit der Steuerlogikschaltung elektrisch zu verbinden, wobei die Anzahl Datenbusleitungen im Wesentlichen zu den Sensorlinien parallel verlaufen, und wobei die Spaltenauswahlleitungen nicht parallel zu den Datenbusleitungen verlaufen.
Vorrichtung nach Anspruch 1, zu der ferner eine Anzahl Adress-/Datenbusleitungen, die dazu dienen, die von der Adressen- bzw. von der Datengeneratorschaltung stammenden Adressdaten und Schalterzustandsdaten zu übertragen, und eine Anzahl Speicher-Flip-Flops (54) gehören, die zwischen der Daten- und Adressengeneratorschaltung und den Adress-/Datenbusleitungen angeordnet sind, wobei pro Adress-/Busleitung ein Speicher-Flip-Flop vorgesehen ist.
Vorrichtung nach Anspruch 1, bei der die Adressengeneratorschaltung und die Datengeneratorschaltung jeweils zu beiden Seiten der Anzahl Sensoren vorgesehen sind und die den Leitungen der Sensoren zugeordneten Schalter der ersten und zweiten Anzahl in rechte und linke Segmente unterteilt sind, wobei die Schalter der linken Segmente durch die Adressen- und Datengeneratorschaltung auf der einen Seite gesteuert sind und die Schalter der rechten Segmente durch die Adressen- und Datengeneratorschaltung auf der anderen Seite gesteuert sind.
Vorrichtung nach Anspruch 1, bei der jede Steuerlogikschaltung eine entsprechende Anzahl von Logikgattern aufweist, die in Reaktion auf ein globales Freigabesignal die Schalterzustandssteuerdaten ausgeben.