DE102005039352B4 - Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises und Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises - Google Patents
Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises und Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises Download PDFInfo
- Publication number
- DE102005039352B4 DE102005039352B4 DE102005039352A DE102005039352A DE102005039352B4 DE 102005039352 B4 DE102005039352 B4 DE 102005039352B4 DE 102005039352 A DE102005039352 A DE 102005039352A DE 102005039352 A DE102005039352 A DE 102005039352A DE 102005039352 B4 DE102005039352 B4 DE 102005039352B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- phase
- output
- counter
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000004044 response Effects 0.000 claims abstract description 3
- 238000011156 evaluation Methods 0.000 claims description 84
- 230000003111 delayed effect Effects 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 10
- 101100260051 Caenorhabditis elegans cct-1 gene Proteins 0.000 claims description 3
- 101100152619 Drosophila melanogaster CCT1 gene Proteins 0.000 claims description 3
- 238000010295 mobile communication Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000011161 development Methods 0.000 description 13
- 230000018109 developmental process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 238000005259 measurement Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 101000666730 Homo sapiens T-complex protein 1 subunit alpha Proteins 0.000 description 1
- 102100038410 T-complex protein 1 subunit alpha Human genes 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036651 mood Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
– einen Phasenregelkreis (1) mit
– einem Phasendetektor (10), der zum Bereitstellen eines Phasensignals (PD-OUT) an einem Ausgang (13) ausgelegt ist,
– eine Ladungspumpe (20), die an einem Eingang (21) mit dem Ausgang (13) des Phasendetektors (10) gekoppelt ist,
– einen Oszillator (40), der an einem Eingang (41) mit einem Ausgang (22) der Ladungspumpe (20) und an einem Ausgang (42) mit einem ersten Eingang (11) des Phasendetektors (10) gekoppelt ist und zur Abgabe eines Oszillatorsignals (O-OUT) an dem Ausgang (42) ausgelegt ist,
– einen Zähler (70) mit
– einem Eingang (71) zur Zuführung eines Eingangssignals (Z-IN), das von dem Phasensignal (PD-OUT) ableitbar ist,
– einem Takteingang (72), der mit dem Ausgang (42) des Oszillators (40) gekoppelt ist, und
– einem Anschluss (73) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70) in Abhängigkeit eines eine...
Description
- Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises, eine Verwendung der Schaltungsanordnung und ein Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises.
- Phasenregelkreise, englisch Phase Locked Loop, abgekürzt PLL, werden häufig eingesetzt, um Signale mit einer stabilen Frequenz zu erzeugen. Phasenregelkreise werden beispielsweise in Sendeanordnungen der stationären oder mobilen Kommunikationstechnik verwendet. Bei einigen Sendeverfahren wird ein Sendesignal frequenzmoduliert. Hier ist ein Phasenregelkreis zur Erzeugung einer abschnittsweisen stabilen Frequenz einsetzbar.
- Übliche Phasenregelkreise umfassen in ihrem Vorwärtspfad einen Phasendetektor, eine Ladungspumpe und einen Oszillator. Zur Bildung eines Rückwärtspfades ist ein Ausgang des Oszillators mit einem Eingang des Phasendetektors verbunden.
- Ist ein Phasenregelkreis nach dem Einschalten auf einen Zustand mit einer stabilen Frequenz eingeschwungen, wird er als eingerastet bezeichnet, englisch locked.
- Es gibt Phasenregelkreise, die als Typ I Phasenregelkreise bezeichnet sind und ein Schleifenfilter mit nichtintegrierendem Übertragungsverhalten umfassen. Andere Phasenregelkreise werden Typ II Phasenregelkreise genannt und umfassen ein Schleifenfilter mit integrierender Charakteristik. Bei Phasenregelkreisen vom Typ I wird zum Erkennen des eingerasteten Zustandes üblicherweise überwacht, ob das Tastverhältnis der Ladungspumpe gegen Null tendiert. Als Tastverhältnis kann eine Zeitdauer, in der die Ladungspumpe aktiv ist, dividiert durch eine Periodendauer bezeichnet werden. Derartige Schaltungen sind für Typ II Phasenregelkreise nicht einsetzbar, da dort das Tastverhältnis der Ladungspumpe auch im eingerasteten Zustand im allgemeinen von Null verschieden ist.
- Das Dokument
JP 58-171131A - Dokument
EP 0 550 360 A1 beschreibt einen Phasenregelkreis mit einem Zähler, der eingangsseitig mit einem Phasenkomparator gekoppelt ist. Dem Zähler ist ein Komparator nachgeschaltet, der eine Differenz aufeinander folgender Pulse des Phasensignals mit einem Schwellwert vergleicht. Der Zähler ist als Aufwärts-/Abwärts-Zähler ausgebildet und somit zum Vergleich zweier aufeinander folgender Pulse des Phasensignals eingerichtet. - Dokument
US 6 222 400 B1 befasst sich mit einem Phasenregelkreis und einem Einrastdetektor. Ein Signal am Ausgang eines Phasenkomparators wird einem Zähler zugeleitet. Ein Ausgangssignal des Zählers und ein externes Steuersignal werden zwei Eingängen eines Bewertungsschaltkreises zugeleitet. Der Bewertungsschaltkreis vergleicht den Wert des Ausgangssignals des Zählers mit dem Kontrollsignal. - Im Dokument
US 5 126 690 ist ein Phasenregelkreis und ein Detektor zur Feststellung des eingerasteten und des nichteingerasteten Zustands angegeben. Ein Frequenzteiler ist in den Phasenregelkreis zwischen einen spannungskontrollierten Oszillator und einen Eingang des Phasendetektors geschaltet. Der Detektor ist mit den Ausgängen eines Phasendetektors und einem Ausgang des Frequenzteilers verbunden. Der Detektor umfasst eine Schaltung, der ein Phasensignal und ein Ausgangssignal des Frequenzteilers zugeführt wird und die den Verlust des eingerasteten Zustands detektiert. - Aufgabe der vorliegenden Erfindung ist es, eine effiziente Schaltungsanordnung zum Erfassen einer Einrastbedingung für einen Phasenregelkreis sowohl vom integrierenden als auch nichtintegrierenden Typ zu schaffen und ein Verfahren zum Bestimmen eines eingerasteten Zustands eines Phasenregelkreises bereitzustellen. Weiter ist es Aufgabe der Erfindung, eine Schaltungsanordnung und ein Verfahren vorzusehen, in der beziehungsweise in dem ein eingerasteter Zustand des Phasenregelkreises durch ein Erfassen von Parametern über einen längeren Zeitraum festgestellt wird.
- Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche 1 und 18 und dem Verfahren gemäß dem unabhängigen Patentanspruch 21 gelöst. Weiterbildungen und Ausge staltungen sind Gegenstand der abhängigen Ansprüche.
- Erfindungsgemäß wird die Aufgabe bezüglich der Anordnung durch eine Schaltungsanordnung gelöst, umfassend einen Phasenregelkreis, einen Zähler und eine Auswertevorrichtung. Der Phasenregelkreis weist einen Phasendetektor, eine Ladungspumpe und einen Oszillator auf. Die Ladungspumpe ist zwischen den Phasendetektor und den Oszillator geschaltet. Ein Ausgang des Oszillators ist mit einem ersten Eingang des Phasendetektors gekoppelt.
- Der Zähler umfasst einen Eingang, einen Takteingang und einen Anschluss. Der Takteingang des Zählers ist mit dem Ausgang des Oszillators verbunden. Die Auswertevorrichtung ist an einem ersten Anschluss mit dem Anschluss des Zählers verbunden.
- Der Oszillator ist zur Abgabe eines Oszillatorsignals an dem Ausgang des Oszillators ausgelegt. Dem Zähler ist somit an dem Takteingang das Oszillatorsignal und an dem Eingang ein Eingangssignal zugeführt.
- Der Phasendetektor ist zur Ermittlung einer Phasendifferenz zwischen dem Signal an dem ersten Eingang und einem Signal an einem zweiten Eingang des Phasendetektors eingerichtet. Der Phasendetektor ist ausgelegt dazu, ein Phasensignal an dem Ausgang des Phasendetektors abzugeben. Die Funktion der Ladungspumpe ist durch das Phasensignal gesteuert. Ein Puls an dem Ausgang der Ladungspumpe weist daher näherungsweise eine Pulslänge auf, die der Pulslänge eines Pulses des Phasensignals an dem Ausgang des Phasendetektors entspricht.
- Dem Zähler ist an seinem Eingang ein von dem Phasensignal ableitbares Eingangssignal zuführbar. Der Zähler ist zur Abgabe eines Ausgangssignals an dem hierzu vorgesehenen Anschluss des Zählers ausgelegt. Das Ausgangssignal des Zählers gibt die Pulslänge des Phasensignals wieder. Bei einem Typ I Phasenregelkreis tendiert die Pulslänge zu einem Wert 0. Bei einem Typ II Phasenregelkreis nähert sich die Pulslänge einem stabilen Wert. Bei einer Pulslänge 0 ist der Typ I Phasenregelkreis und bei einem stabilen Wert für die Pulslänge ist der Typ II Phasenregelkreis eingerastet. Das Ausgangssignal des Zählers ist somit zur Bestimmung eines eingerasteten Zustands des Phasenregelkreises einsetzbar.
- Die Auswertevorrichtung ist eingerichtet, Pulslängen aufeinander folgender Pulse zu vergleichen und einen Differenzbetrag zu bilden. Weiter ist die Auswertevorrichtung dazu eingerichtet, den Differenzbetrag wiederum mit einem einstellbaren Grenzwert D zu vergleichen. Die Auswertevorrichtung ist mittels der Bildung der beiden Vergleiche ausgelegt dazu, eine Einrastbedingung des Phasenregelkreises zu erfassen.
- Dabei ist die Auswertevorrichtung zur Bildung einer ersten Differenz zwischen einer ersten Pulslänge eines ersten Pulses und einer zweiten Pulslänge eines auf den ersten Puls folgenden zweiten Pulses und zum Vergleich der ersten Differenz mit einem einstellbaren Grenzwert D ausgelegt. Darüber hinaus ist die Auswertevorrichtung zur Bildung mindestens einer weiteren Differenz zwischen der ersten Pulslänge und mindestens einer weiteren Pulslänge von mindestens einem zeitlich auf den zweiten Puls folgenden weiteren Puls und zum Vergleich der mindestens einen weiteren Differenz mit dem einstellbaren Grenzwert D ausgelegt. Weiter ist die Auswertevorrichtung zur Abgabe des Ausgangssignals der Auswertevorrichtung mit einem einen eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert ausgelegt, falls die erste Differenz und die mindestens eine weitere Differenz kleiner als der einstellbare Grenzwert D sind.
- Es ist ein Vorteil dieser Schaltungsanordnung, dass mit Hilfe des Zählers und der Auswertevorrichtung die Pulslängen aufeinander folgender Pulse des Phasensignals zur Feststellung des Einrastens herangezogen sind. Es ist ein Vorteil der Schaltungsanordnung, dass sie unabhängig vom Typ des Phasenreglers realisierbar ist. Es ist effizient, dass als Taktsignal für den Zähler ein im System bereits an anderer Stelle vorhandenes Signal, nämlich das Oszillatorsignal eingesetzt ist. Daher kann darauf verzichtet werden, für den Zähler einen eigenen Oszillator vorzusehen, der den Flächenbedarf erhöhen würde. Das Oszillatorsignal ist mit Vorteil ein hochfrequentes Signal, so dass der das Tastverhältnis des Phasen signals repräsentierende Wert mit hoher Genauigkeit ermittelbar ist.
- In einer Weiterbildung umfasst der Phasenregelkreis ein Filter. Das Filter ist eingangsseitig mit dem Ausgang der Ladungspumpe und ausgangsseitig mit dem Eingang des Oszillators verbunden. Das Filter kann ein Schleifenfilter sein. Das Filter kann ein Tiefpassverhalten aufweisen. Das Filter kann ein aktives oder alternativ ein passives Filter sein.
- In einer Ausführungsform zeigt das Filter ein nichtintegrierendes Übertragungsverhalten. Der Phasenregelkreis kann daher als Phasenregelkreis vom Typ I bezeichnet werden.
- In einer anderen Ausführungsform weist das Filter ein integrierendes Übertragungsverhalten auf. Der Phasenregelkreis kann daher als Phasenregelkreis vom Typ II bezeichnet werden.
- Der Phasenregelkreis kann somit eine Konfiguration enthalten, bei der die Ladungspumpe auch im eingerasteten Zustand des Phasenregelkreises eine Pulslänge größer Null zeigt. Im Englischen wird dies als Offset charge pump configuration bezeichnet. Die Pulslänger größer 0 ist mittels des Zähler bestimmbar. Erreicht die Pulslänge einen stabilen Wert, so ist der Phasenregelkreis eingerastet.
- Der Eingang des Zählers kann mit dem Ausgang des Phasendetektors verbunden sein. In einer Ausführungsform liegt das Phasensignal als Digitalsignal vor und ist mit einem einfach auslegbaren Zähler zählbar.
- In einer alternativen Ausführungsform kann der Zähler mit dem Ausgang der Ladungspumpe verbunden sein und so mit Vorteil direkt den Zeitraum erfassen, in dem die Ladungspumpe ein Analogsignal mit einer großen Amplitude beziehungsweise einer großen Pulshöhe abgibt, verglichen mit einer Amplitude oder einer Pulshöhe eines Offset-Signals der Ladungspumpe.
- In einer Ausführungsform umfasst der Phasenregelkreis einen Frequenzteiler, der zwischen dem Oszillator und dem Phasendetektor geschaltet ist. Dabei ist ein erster Ausgang des Frequenzteilers mit dem ersten Eingang des Phasendetektors verknüpft. Der Frequenzteiler ist zum Heruntersetzen einer Frequenz des Oszillatorsignals ausgelegt. Damit sind die dem Frequenzteiler nachgeschalteten Funktionsblöcke wie der Phasendetektor und die Ladungspumpe mit Vorteil für eine niedrigere Frequenz als der Oszillator und der Frequenzteiler ausgelegt.
- In einer bevorzugten Ausführungsform ist der Oszillator ein spannungsgesteuerter Oszillator, englisch voltage controlled oscillator, abgekürzt VCO.
- Die Ladungspumpe kann in einer Ausführungsform ausgelegt sein, mindestens einen Kondensator aufzuladen oder/und zu entladen, damit eine Spannung, die dem spannungsgesteuerten Oszillator zugeführt ist, so eingestellt ist, dass der spannungsgesteuerte Oszillator die vorgegebene Frequenz ausgangsseitig zur Verfügung stellt. Der mindestens eine Kondensator kann von der Ladungspumpe, von dem Filter oder von dem spannungsgesteuerten Oszillator umfasst sein.
- In einer Ausführungsform weist der Frequenzteiler einen einstellbaren Teilerfaktor auf. In diesem Fall wird der Frequenzteiler im englischen Multi Modulus Divider, abgekürzt MMD, bezeichnet. Der Teilerfaktor eines MMD kann zwischen zwei Werten oder mehr Werten umschaltbar sein.
- Der Phasenregelkreis kann in einer Ausführungsform zu einem Betrieb mit einem Sigma-Delta Verfahren eingerichtet sein. In dieser Ausführungsform kann die Pulslänge der Ladungspumpe auch im eingerasteten Zustand eine geringfügige Schwankung, im englische Sigma Delta Jitter genannt, aufweisen. Mit Vorteil ist der einstellbare Grenzwert D größer als die geringfügige Schwankung gewählt.
- Mit dem zweiten Eingang des Phasendetektors ist bevorzugt ein Referenzoszillator, der zur Abgabe eines Referenzoszillatorsignals ausgelegt ist, verbunden.
- Der Zähler kann ein synchroner Dualzähler oder ein asynchroner Dualzähler sein. In alternativen Ausführungen kann der Zähler ein asynchroner oder ein synchroner binär kodierter Dezimalzähler, abgekürzt BCD-Zähler, englisch binary coded decimal counter sein. Der Zähler kann hintereinander geschaltete Flip-Flop-Schaltungen umfassen.
- Dem Zähler kann an seinem Eingang das Eingangssignal zugeführt sein, das von dem an dem Ausgang des Phasendetektors bereit gestellten Phasensignal des Phasendetektors abgeleitet ist. In einer Ausführungsform ist das Phasensignal direkt dem Zähler als Eingangssignal zugeführt. In einer alternativen Ausführungsform ist ein Signal, das an dem Ausgang der Ladungspumpe abgreifbar ist, dem Zähler als Eingangsignal zugeführt.
- Die Signale an den Ausgängen einer oder mehrerer Komponenten des Phasenregelkreises können Pulse mit steilen positiven und negativen Flanken sein. In einer Ausführungsform können die Signale Digitalsignale sein. Alternativ können die Signale an den Ausgängen einer oder mehrerer Komponenten des Phasenregelkreises näherungsweise Sinusschwingungen mit oberer und unterer Halbwelle und Null-Durchgängen entsprechen.
- Der Zähler kann ausgelegt sein, Pulse zu zählen. Alternativ ist er dazu ausgelegt, ausschließlich die positive Flanke oder die negative Flanke zu zählen. Er kann zum Zähler der positiven und der negativen Flanke ausgelegt sein.
- In einer anderen Ausführungsform ist der Zähler dazu eingerichtet, Null-Durchgänge einer Schwingung zu zählen. Alternativ kann er ausgelegt sein, eine vollständige Sinusschwingung mit oberer und unterer Halbwelle zu zählen.
- Der Zähler kann ein Hochgeschwindigkeitszähler sein.
- In einer Weiterbildung ist der Zähler abschaltbar ausgelegt. Der Zähler kann daher abgeschaltet sein, sobald der Phasenregelkreis eingerastet ist. Mit Vorteil ist dadurch der Leistungsverbrauch und das Phasenrauschen des Oszillatorsignals verringert. Der Zähler kann zu- und abschaltbar ausgelegt sein.
- In einer Weiterbildung weist die Schaltungsanordnung eine Logikeinheit auf. Der Frequenzteiler umfasst in dieser Weiterbildung einen zweiten Ausgang, der mit einem zweiten Eingang der Logikeinheit gekoppelt ist. Die Logikeinheit ist dazu ausgelegt, an einem Anschluss ein Ausgangssignal der Logikeinheit abzugeben.
- In einer ersten Ausführungsform der Weiterbildung ist der Ausgang des Phasendetektors mit einem ersten Eingang der Logikeinheit gekoppelt. In einer zweiten Ausführungsform ist der Ausgang der Ladungspumpe mit dem ersten Eingang der Logikeinheit verbunden. In einer dritten Ausführungsform der Weiterbildung ist dem ersten Eingang der Logikeinheit das Referenzoszillatorsignal, welches ausgangsseitig an dem Referenzoszillator oder an dem zweiten Eingang des Phasendetektors abgreifbar ist, zugeführt.
- Der Frequenzteiler ist in den drei Ausführungsformen der Weiterbildung mit Logikeinheit ausgelegt dazu, ein verzögertes Signal an dem zweiten Ausgang mit einer einstellbaren Verzögerungszeit gegenüber einem Signal an dem ersten Ausgang abzugeben. Ist zu dem Zeitpunkt der Abgabe des verzögerten Signals an dem zweiten Ausgang des Frequenzteilers die Ladungspumpe in einem solchen Betriebszustand, dass sie ein Signal an ihrem Ausgang abgibt, dessen Amplitude oder Pulshöhe betragsmäßig größer als das Signal im Ruhezustand ist, so ist an dem Anschluss der Logikeinheit ein Ausgangssignal der Logikeinheit abgreifbar, das eine Information repräsentiert, dass gemäß der Logikeinheit der Phasenregelkreis nicht in einem eingerasteten Zustand ist. Ist die Ladungspumpe zu dem Zeitpunkt, an dem das verzögerte Signal einen Puls zeigt, im Ruhezustand, so repräsentiert ein Ausgangssignal der Logikeinheit eine Information, dass gemäß der Logikeinheit der Phasenregelkreis in einem eingerasteten Zustand ist.
- In einer Weiterbildung weist der Frequenzteiler mindestens einen weiteren Ausgang zur Abgabe mindestens eines weiteren verzögerten Signals auf. Die Logikeinheit ist an mindestens einem weiteren Eingang mit dem mindestens einen weiteren Ausgang des Frequenzteilers verbunden. Die Logikeinheit ist zur Abgabe mindestens eines weiteren Ausgangssignal der Logikeinheit an einem Anschluss der Logikeinheit ausgelegt. Damit ist die Pulslänge des von dem Phasensignal ableitbaren Signals genauer erfassbar.
- In einer Ausführungsform umfasst der Frequenzteiler einen Hochfrequenzzähler. Der Eingang des Frequenzteilers und damit ein Eingang des Hochfrequenzzählers ist mit dem Oszillatorsignal beaufschlagt. Der Frequenzteiler ist ausgelegt, nach Erreichen eines ersten einstellbaren Zählwertes den Hochfrequenzzähler zurückzusetzen und ein Signal an den ersten Ausgang des Frequenzteilers abzugeben. Der einstellbare Zählwert stellt das Teilerverhältnis dar, das zwischen der Frequenz an dem Eingang des Frequenzteilers und der Frequenz an dem Ausgang des Frequenzteilers liegt.
- Der Frequenzteiler ist in einer Weiterbildung dazu eingerichtet, an dem zweiten Ausgang des Frequenzteilers ein verzögertes Signal zur Verfügung zu stellen, wenn der Hochfrequenzzähler einen zweiten einstellbaren Zählwert erreicht hat. Der erste einstellbare Zählwert ist in dieser Ausführungsform größer als der zweite einstellbare Zählwert.
- In einer Ausführungsform umfasst die Logikeinheit ein UND-Gatter. In einer anderen Ausführungsform umfasst die Logikeinheit ein exklusives ODER-Gatter, abgekürzt XOR-Gatter. Die Logikeinheit kann eine bistabile Kippschaltung, englisch flip-flog, umfassen.
- In einer Ausführungsform ist der Zähler ausgelegt dazu, ein Ausgangssignal des Zählers abzugeben, welches eine erste Anzahl N von Zyklen des Oszillatorsignals repräsentiert, die der Zähler zählt, während die Bedingung erfüllt ist, dass das Eingangssignal des Zählers einen oberen Schwellwert überschreitet. Die Zyklen des Oszillatorsignals können beispielsweise periodisch auftretende Pulse oder Schwingungen einer Wechselspannung sein. In einer Ausführungsform ist die Ladungspumpe aktiv, sofern das Eingangssignal des Zählers den oberen Schwellwert überschreitet. In einer alternativen Ausführungsform ist die Ladungspumpe inaktiv, wenn das Eingangssignal des Zählers den oberen Schwellwert überschreitet.
- In einer weiteren Ausführungsform ist vorgesehen, dass bei Unterschreiten des Eingangssignals eines unteren Schwellwertes der Zähler zur Zählung einer zweiten Anzahl M von Zyklen des Oszillatorsignals und zur Abgabe eines Ausgangssignals des Zählers eingerichtet ist, welches die zweite Anzahl M von Zyklen repräsentiert.
- In einer anderen Ausführungsform ist der Zähler zur Abgabe eines Ausgangssignals des Zählers vorgesehen, welches einer ersten Zeitdauer entspricht, während der das Eingangssignal über einem oberen Grenzwert ist. Alternativ ist der Zähler zur Abgabe eines Ausgangssignals des Zählers ausgelegt, repräsentierend eine zweite Zeitdauer, während der das Eingangssignal unter einem unteren Grenzwert ist.
- In einer weiteren Ausführungsform kann der Zähler derart zur Abgabe eines Ausgangssignals ausgelegt sein, dass das Ausgangssignal des Zählers einem Tastverhältnis α entspricht. Das Tastverhältnis ist aus dem Verhältnis einer dritten Zeitdauer, während der das Eingangssignal einen Mindestwert überschreitet, und der Periodendauer eines Taktes des Phasensignals oder des am Ausgang der Ladungspumpe anliegenden Signals gebildet. In einer Weiterbildung ist der Zähler dazu ausgelegt, die Periodendauer durch Zählung zu bestimmen.
- Dem Zähler kann in einer Weiterbildung an einem weiteren Eingang das Referenzoszillatorsignal oder ein an dem ersten Ausgang des Frequenzteilers abgreifbares Signal zugeführt sein. Dies kann mit Vorteil dazu dienen, die Periodendauer festzulegen, mit der die Messung wiederholbar ist.
- In einer Ausführungsform ist der Zähler dazu ausgelegt, ein anderes Tastverhältnis β = 1 – α abzugeben, welches sich aus der Differenz von 1 und dem Tastverhältnis α berechnet.
- Das Ausgangssignal des Zählers kann eingesetzt sein, Informationen über den Phasenregelkreis bei einer Kontrolle nach der Produktion des Phasenregelkreises zu liefern. Das Ausgangssignal des Zählers kann einer Funktionskontrolle dienen. Dazu kann der Anschluss des Zählers mit einer Elektronik eines Testers gekoppelt sein. Mit Vorteil ist zur Kontrolle keine Verbindung zu einem Anschluss unmittelbar im Vorwärts- oder Rückwärtszweig des Phasenregelkreises nötig. Eine derartige Verbindung mittels einer sogenannten Probecard, die zum Kontaktieren von Anschlussstellen eines Bausteins auf einem Wafer dient, kann den zu untersuchenden Phasenregelkreis stärker beeinflussen als eine Verbindung zu dem Anschluss des Zählers. Somit kann mit Vorteil diese Anordnung ausgelegt sein, das Ausgangssignal des Zählers bereitzustellen, welches zur Produktionskontrolle oder Qualitätskontrolle des Phasenregelkreises geeignet ist.
- Der Zähler kann ausgangsseitig an dem ersten Anschluss der Auswertevorrichtung angeschlossen sein. Die Auswertevorrichtung kann dazu ausgelegt sein, die erste Anzahl N, die zweite Anzahl M, die erste Zeitdauer, die zweite Zeitdauer, das Tastverhältnis α oder das Tastverhältnis β zu verarbeiten.
- Die Auswertevorrichtung kann einen Speicher und eine damit gekoppelte Recheneinheit umfassen. Die Auswertevorrichtung kann zum Ermitteln vorgesehen sein, ob der Phasenregelkreis eingerastet oder nicht eingerastet ist. Sie kann zum Bereitstellen eines diese Information repräsentierenden Ausgangssignals der Auswertevorrichtung an einem zweiten Anschluss der Auswertevorrichtung ausgelegt sein. Die Auswertevorrichtung kann dazu ausgelegt sein, mehrere hintereinander ermittelte Werte für die erste Anzahl N, die zweite Anzahl M, die erste Zeitdauer, die zweite Zeitdauer oder das Tastverhältnis α oder 1 – α zu verarbeiten. Zur Verarbeitung kann in einer Ausführungsform ein Vergleich eines aktuellen am Eingang zur Verfügung gestellten Wertes mit dem ersten am Eingang zur Verfügung gestellten Wert vorgesehen sein.
- Die Auswertevorrichtung kann dazu ausgelegt sein, eine dritte Anzahl S1 von Messwerten mit einem ersten Messwert zu vergleichen und dann ein Ausgangssignal der Auswertevorrichtung an dem Ausgang bereit zu stellen, das einen eingerasteten Phasenregelkreis repräsentiert, wenn alle Messwerte um weniger als einen einstellbaren Grenzwert D von dem ersten Messwert verschieden sind. Falls mindestens ein Messwert um gleich viel oder mehr als den einstellbaren Grenzwert D von dem ersten Messwert verschieden ist, kann die Auswertevorrichtung ein Ausgangssignal bereitstellen, das einen nicht-eingerasteten Phasenregelkreis repräsentiert.
- Die Auswertevorrichtung kann dazu ausgelegt sein, einen Messwert, der mehr als den Grenzwert D oder um den Grenzwert D vom ersten Messwert abweicht, als neuen ersten Messwert vorzusehen, mit dem die dritte Anzahl S1 von Messwerten verglichen werden. Mit Vorteil ist derjenige Messwert als neuer erster Messwert vorgesehen, der zeitlich möglichst kurz nach der Bestimmung des ersten Messwertes ermittelt wird und um mehr als den Grenzwert D oder um den Grenzwert D vom ersten Messwert abweicht.
- Es können unmittelbar aufeinander folgende Messwerte erfasst und verglichen werden. Alternativ können beispielsweise jeder zweite Messwert oder jeder dritte Messwert verglichen werden. In einer weiteren Ausführungsform wird beispielsweise jede zweite oder jede dritte Pulslänge des Pulses des Eingangssignals des Zählers erfasst und verglichen.
- Die Recheneinheit kann einen Mikrocontroller umfassen.
- Alternativ umfasst die Auswertevorrichtung zur Berechnung analoge Elemente und Digital-Gatter.
- In einer Weiterbildung ist die Auswertevorrichtung eingangsseitig mit dem Anschluss der Logikeinheit gekoppelt. Die Auswertevorrichtung kann ausgelegt sein, das an dem Anschluss der Logikeinheit abgreifbare Signal zur Ermittlung, ob der Phasenregelkreis eingerastet ist, einzusetzen.
- In einer Ausführungsform ist der Phasendetektor, die Ladungspumpe, der Oszillator und der Zähler auf einem Halbleiterkörper realisiert. Optional ist das Filter zusätzlich auf dem Halbleiterkörper realisiert. In einer anderen Ausführungsform ist der Frequenzteiler zusätzlich auf dem Halbleiterkörper realisiert. Es ist ein Vorteil dieser Realisierungen, dass bei einem Test des Halbleiterkörpers in einer Testeinrichtung, die die Auswertevorrichtung umfasst, sehr schnell anhand des Ausgangssignals des Zählers erkennbar ist, ob der Phasenregelkreis den Vorgaben entspricht.
- In einer Weiterbildung kann zusätzlich die Auswertevorrichtung auf dem Halbleiterkörper vorgesehen sein. Es ist ein Vorteil dieser Weiterbildung, dass während des Betriebes des Phasenregelkreises feststellbar ist, ob sich der Phasenregelkreis im eingerasten oder nicht-eingerasteten Zustand befindet.
- In einer anderen Ausführungsform des vorgeschlagenen Prinzips ist eine Schaltungsanordnung vorgesehen, die einen Phasenregelkreis, einen Zähler und eine Auswertevorrichtung aufweist. Der Phasenregelkreis umfasst einen Phasendetektor, dem eine Ladungspumpe nachgeschaltet ist. Der Ladungspumpe ist wiederum ein Oszillator nachgeschaltet, welcher ausgangsseitig mit einem ersten Eingang des Phasendetektors gekoppelt ist. Der Zähler ist zum Zählen der Zyklen eines Oszillatorsignals des Oszillators vorgesehen, während ein von einem Phasensignal des Phasendetektor abgeleitetes Signal einen stabilen Logikpegel oder einen näherungsweise stabilen Analogpegel hat. Der Zähler ist zur Abgabe einer Information über die Pulslänge eingerichtet. Die Auswertevorrichtung ist eingerichtet, die Pulslängen aufeinander folgender Pulse zu vergleichen und zu ermitteln, ob eine Differenz kleiner als ein einstellbarer Grenzwert D ist.
- Dabei ist der Zähler zur Ausgabe einer Pulslänge des Phasensignals ausgelegt. Die Auswertevorrichtung ist zum Vergleich einer Differenz von Pulslängen aufeinander folgender Pulse mit einem einstellbaren Grenzwert D ausgelegt. Weiter ist die Auswertevorrichtung dazu ausgelegt, eine Anzahl S1, welche größer 1 ist, von Pulslängen mit einer ersten Pulslänge zu vergleichen und dann ein Ausgangssignal bereit zu stellen, das einen eingerasteten Phasenregelkreis repräsentiert, wenn die Pulslängen um weniger als einen einstellbaren Grenzwert D von der ersten Pulslänge verschieden sind.
- In einer Weiterbildung dieser Ausführungsform ist der Zähler eingangsseitig mit einem Ausgang des Phasendetektors oder mit einem Ausgang der Ladungspumpe verbunden.
- Die Schaltungsanordnung mit dem Phasenregelkreis kann in einer stationären Sendeanordnung eingesetzt sein. Alternativ kann die Schaltungsanordnung mit dem Phasenregelkreis in einem Gerät der Mobilfunkkommunikation Verwendung finden.
- Der Zähler kann zur Funktionskontrolle eines Phasenregelkreises eingesetzt sein. Die Funktionskrontrolle ist bei einem Test des Phasenregelkreises auf einem Wafer oder nach dem hybriden Aufbau des Phasenregelkreises auf einem Träger durchführbar.
- In einer Ausführungsform umfasst ein Verfahren zum Bestimmen eines eingerasteten Zustands eines Phasenregelkreises folgende Schritte:
Während ein Phasensignal eines Phasendetektors einen stabilen Logikpegel aufweist, wird eine erste Anzahl von N von Zyklen eines Oszillatorsignals eines Oszillators bestimmt. Weiter wird darauffolgend mindestens eine weitere Anzahl L von Zyklen des Oszillatorsignals bestimmt, während denen das Phasensignal des Phasendetektors den stabilen Logikpegel aufweist. - Weiter wird die erste Anzahl N und die mindestens eine weitere Anzahl L verglichen.
- Ein Ausgangssignal mit einem einen eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert wird abgegeben, wenn eine Differenz zwischen der ersten Anzahl N und der mindestens einen weiteren Anzahl L bei jeder der mindestens einen weiteren Anzahl L kleiner als ein einstellbarer Grenzwert D ist. Wenn eine Differenz gleich dem einstellbaren Grenzwert D oder größer als der einstellbare Grenzwert D ist, wird ein Ausgangssignal mit einem einen nicht-eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert bereit gestellt.
- Es ist ein Vorteil dieses Verfahrens, dass somit mindestens zwei zu verschiedenen Zeiten hintereinander aufgenommene Messwerte verglichen werden, um einen eingerasteten Zustand zu erkennen. Mit Vorteil ist dieses Verfahren unabhängig vom Typ des Phasenregelkreises.
- In einer alternativen Ausführungsform kann ein Signal eines Ausgangs der Ladungspumpe, die dem Phasendetektor nachgeschaltet ist, anstelle des Phasensignals eingesetzt werden. In dieser Ausführungsform wird die erste Anzahl N von Zyklen eines Oszillatorsignals bestimmt, während das Signal an dem Ausgang der Ladungspumpe einen näherungsweise stabilen Analogpegel aufweist oder alternativ sich über einen oberen Schwellwert befindet oder alternativ in einer weiteren Ausführungsform unter einem unterem Schwellwert liegt. Entsprechendes gilt für die Bestimmung mindestens der weiteren Anzahl L.
- Der Grenzwert D liegt in einem Ausführungsbeispiel zwischen 1 und 1024. In einem bevorzugten Ausführungsbeispiel liegt er zwischen 2 und 64.
- In einer Ausführungsform ist vorgesehen, dass sich eine dritte Anzahl S1 von Bestimmungen der weiteren Anzahl L um weniger als den Grenzwert D von der ersten Anzahl N unterscheidet, ehe der Phasenregelkreis als eingerastet bezeichnet wird. Die dritte Anzahl S1 von Bestimmungen liegt in einer Ausführungsform in einem Bereich von 1 bis 2048. In einer bevorzugten Ausführungsform liegt sie in einem Bereich zwischen 8 und 256. Während eines Einrastvorganges kann der Phasenregelkreis eine Zeitspanne mit näherungsweise gleichen Pulslängen durchlaufen, aber noch nicht eingerastet sein. Daher ist mit Vorteil die dritte Anzahl S1 so hoch gewählt, dass Be stimmungen der Pulslängen beziehungsweise der weiteren Anzahl L vor und nach der Zeitspanne mit näherungsweise gleichen Pulslängen vorgesehen sind.
- Eine alternative Ausführungsform des Verfahrens zur Bestimmung eines eingerasteten Zustandes sieht vor, eine einstellbare Anzahl von Bestimmungen der ersten Anzahl N vorzunehmen und den Mittelwert daraus als Referenzwert zu bezeichnen, mit dem die folgenden Messungen verglichen werden.
- Zusammenfassend hat das vorgeschlagene Prinzip folgende Vorteile: Die Anordnung und das Verfahren sind unabhängig vom Typ des Phasenregelkreises einsetzbar. Sie erlauben das Erkennen des eingerasteten oder nicht-eingerasteten Zustandes des Phasenregelkreises. Darüber hinaus ermöglichen die Anordnungen und das Verfahren das Überwachen des Einschwingens des Phasenregelkreises. Da dieses Überwachen mit einem Zähler auf dem Halbleiterkörper durchgeführt wird und nur ein Ausgangssignal des Zählers abzugreifen ist, wird der Phasenregelkreis beim Test in einer Testumgebung, das die Auswertevorrichtung umfasst, nicht durch direktes Kontaktieren einer der Leitungen im Phasenregelkreis in Phasenlage oder Frequenz gestört. Somit erlauben die Anordnungen und das Verfahren einen guten Einblick in das Verhalten des Phasenregelkreises und ermöglichen einen guten Vergleich mit Simulationsergebnissen.
- Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen gleiche Bezugszeichen. Insoweit Schaltungsteile in Bauelementen und ihrer Funktion übereinstimmen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
-
1A bis1D zeigen jeweils beispielhafte Schaltungsanordnungen nach dem vorgeschlagenen Prinzip. -
2 zeigt eine Ausführungsform einer Auswertevorrichtung an einem Beispiel. -
3 zeigt eine Ausführungsform eines Frequenzteilers an einem Beispiel. -
4 zeigt einen beispielhaften Signalverlauf eines Ausgangssignals der Ladungspumpe in Abhängigkeit von der Zeit. -
5 zeigt eine beispielhafte Ausführungsform für eine Ablaufvorschrift nach dem vorgeschlagenem Prinzip. -
1A zeigt eine beispielhafte Schaltungsanordnung mit einem Phasenregelkreis nach dem vorgeschlagenem Prinzip umfassend einen Phasendetektor10 , nachgeschaltet eine Ladungspumpe20 , nachgeschaltet ein Oszillator40 . Der Oszillator40 ist über einen Frequenzteiler50 mit dem Phasendetektor verknüpft. - Der Oszillator
40 ist an einem Ausgang42 mit einem Eingang51 des Frequenzteilers50 verbunden. Der Frequenzteiler50 ist an einem ersten Ausgang52 mit einem ersten Eingang11 des Phasendetektors10 verknüpft. Ein Ausgang13 des Phasendetektors10 ist an einem Eingang21 der Ladungspumpe20 angeschlossen. Ein Ausgang22 der Ladungspumpe20 ist mit einem Eingang41 des Oszillators40 gekoppelt. - Der Ausgang
13 des Phasendetektors10 ist mit einem ersten Eingang71 eines Zählers70 verbunden. Der Ausgang42 des Oszillators40 mit einem Takteingang72 des Zählers70 verbunden. Ein Anschluss73 des Zählers70 ist mit einem ersten Eingang91 einer Auswertevorrichtung90 verbunden. - An dem Ausgang
42 des Oszillators40 ist ein Oszillatorsignal O-OUT abgreifbar. Das Oszillatorsignal O-OUT wird über den Frequenzteiler50 dem ersten Eingang11 des Phasendetektors10 zugeführt. An einem zweiten Eingang12 des Phasendetektors10 kann ein Referenzoszillatorsignal O-REF eines nicht gezeigten Referenzoszillators angelegt sein. - Der Phasendetektor
10 dient zur Ermittlung einer Phasendifferenz zwischen dem mittels des Frequenzteilers50 heruntergeteilten Oszillatorsignal O-OUT und dem Referenzoszillatorsignal des Referenzoszillators O-REF. Liegt eine Phasendifferenz vor, so ist das Phasensignal PD-OUT, das an dem Ausgang13 des Phasendetektors10 anliegt, für die Dauer der Phasendifferenz ungleich Null. - Das Phasensignal PD-OUT steuert den von der Ladungspumpe
20 abgegebenen Strom oder die Spannung und beeinflusst damit den Oszillator40 , der zur Abgabe des Oszillatorsignals O-OUT dient. Das Oszillatorsignal O-OUT kann hochfrequent sein. - Somit können der Phasendetektor
10 , die Ladungspumpe20 und der Referenzoszillator für deutlich niedrigere Frequenzen als der Oszillator40 ausgelegt sein. - Ist nun das Phasensignal PD-OUT an dem Ausgang
13 des Phasendetektors10 über einem oberen Schwellwert, so werden die Pulse des Oszillatorsignals O-OUT vom Zähler70 gezählt. Ein Ausgangssignal Z-OUT des Zählers70 kann somit eine erste Anzahl N von Pulsen repräsentieren. - Es ist ein Vorteil dieser Anordnung, dass effektiv die Aktivität der Ladungspumpe
20 ermittelt wird und ein die Aktivität der Ladungspumpe20 repräsentierendes Signal am Ausgang73 des Zählers70 zur Verfügung gestellt wird. - Die Auswertevorrichtung
90 ist eingerichtet, an einem Ausgang92 ein Ausgangssignal PLL-OUT der Auswertevorrichtung90 in Abhängigkeit von dem Ausgangssignal Z-OUT des Zählers70 abzugeben. - Es ist ein Vorteil dieser Schaltungsanordnung, dass die Auswertevorrichtung
90 dazu ausgelegt ist, mehrere zeitlich aufeinander folgende Werte des Ausgangssignal Z-OUT des Zählers70 miteinander zu vergleichen und daraus zu ermitteln, ob der Phasenregelkreis eingerastet oder nicht eingerastet ist. Da das Erkennen des Einrastens nicht von einem einzelnen Zählvorgang abhängt, ist mit Vorteil das Einrasten mit einer hohen Sicherheit bestimmbar. - Alternativ werden die Pulse des Oszillatorsignals O-OUT gezählt, wenn sich das Signal an dem Ausgang
22 der Ladungspumpe20 unter einem unteren Schwellwert befindet. An einem Ausgang73 des Zählers70 ist ein Ausgangssignal Z-OUT des Zählers70 abgreifbar. Ein Ausgangssignal Z-OUT des Zählers70 kann dann eine zweite Anzahl M von Pulsen repräsentieren. - In einer anderen Ausführungsform des Zählers
70 kann ein Ausgangssignal Z-OUT des Zählers70 eine Zeitdauer tCP1 für die Aktivität der Ladungspumpe20 oder für die Nichtaktivität der Ladungspumpe20 repräsentieren. In einer nochmals anderen Ausführungsform kann ein Ausgangssignal Z-OUT des Zählers70 das Verhältnis α der aktiven Zeit tCP1 der Ladungspumpe20 zur Taktzeit T repräsentieren. -
1B zeigt eine alternative Ausführungsform der Schaltungsanordnung mit Phasenregelkreis (1 ) nach dem vorgeschlagenen Prinzip. - In dem Phasenregelkreis
1 gemäß1B ist im Unterschied zu dem Phasenregelkreis1 gemäß1A die Ladungspumpe20 über ein Filter30 mit dem Oszillator40 verbunden. Die Ladungspumpe20 ist an dem Ausgang22 der Ladungspumpe20 an einem Eingang31 des Filters30 angeschlossen. Ein Ausgang32 des Filters30 ist wiederum an dem Eingang41 des Oszillators40 angeschlossen. - Im Unterschied zu der Schaltungsanordnung gemäß
1A ist in der Schaltungsanordnung gemäß1B der Ausgang22 der Ladungspumpe20 mit dem Eingang71 des Zählers70 verbunden. - In dieser Ausführungsform bildet das Ausgangssignal CP-OUT der Ladungspumpe
20 , welches am Ausgang22 der Ladungspumpe20 abgreifbar ist, das Eingangssignal Z-IN, welches an dem Eingang71 des Zählers70 anliegt. - Das Phasensignal PD-OUT steuert die Ladungspumpe so, dass bei einem Logikwert des Phasensignals PD-OUT die Ladungspumpe
20 aktiv und bei einem anderen Logikwert des Phasensignals PD-OUT die Ladungspumpe20 inaktiv geschaltet ist. - Das Ausgangssignal Z-OUT des Zählers
70 ist somit eine Funktion des Ausgangssignal CP-OUT der Ladungspumpe20 und somit des Phasensignals PD-OUT. Weiter ist das Ausgangssignal Z-OUT des Zählers70 eine Funktion des Oszillatorsignals O-OUT. Das Ausgangssignal Z-OUT des Zählers70 gibt an, für wie viele Taktzyklen des Oszillatorsignals O-OUT die Ladungspumpe20 aktiv ist. - Die Auswertevorrichtung
90 dient zur Ermittlung, ob der Phasenregelkreis eingerastet oder nicht eingerastet ist und setzt dazu das Ausgangssignals Z-OUT des Zählers70 ein. -
1C zeigt eine weitere alternative Ausführungsform der Schaltungsanordnung mit dem Phasenregelkreis1 gemäß dem vorgeschlagenen Prinzip, die eine Weiterbildung der Schaltungsanordnung gemäß1A ist. In Ergänzung zu1A ist in dem Phasenregelkreis1 gemäß1C das Filter30 zwischen der Ladungspumpe20 und dem Oszillator40 geschaltet. - Zusätzlich ist in der Schaltungsanordnung in
1C eine Logikeinheit80 vorgesehen, die an ihrem ersten Eingang81 mit dem Ausgang13 des Phasendetektors10 und an ihrem zweiten Eingang82 mit einem zweiten Ausgang52 des Frequenzteilers50 verbunden ist. Die Logikeinheit80 weist einen Anschluss83 auf. - An dem zweiten Ausgang
53 des Frequenzteilers50 liegt ein verzögertes Signal Q an, das mit einer einstellbaren Verzögerung nach einem Signal am ersten Ausgang52 des Frequenzteilers50 gebildet wird. Die Logikeinheit80 vergleicht nun das verzögerte Signal Q des zweiten Ausgangs53 des Frequenzteilers50 mit dem Phasensignal PD-OUT. Ist zu dem Zeitpunkt, an dem am zweiten Anschluss53 des Frequenzteilers50 das verzögertes Signal Q einen Puls zeigt, das Phasensignal PD-OUT so, dass die Ladungspumpe20 in den aktiven Betriebszustand geschaltet ist, so bedeutet dies, dass der Phasenregelkreis sich nicht in einem eingerasteten Zustand befindet. In einem eingerasteten Zustand des Phasenregelkreises ist die Ladungspumpe20 zu dem Zeitpunkt des Pulses in dem verzögerten Signals Q am zweiten Ausgang53 des Frequenzteilers50 nicht aktiv. - Der Wert für die einstellbare Verzögerung des verzögerten Signals Q am zweiten Ausgang
53 gegenüber dem Signal am ersten Ausgang52 des Frequenzteilers50 ist geeignet einzustellen. Der Wert für die einstellbare Verzögerung ist in einem Phasenregelkreis des Typs I kleiner als in einem Phasenregelkreis des Typs II, gleiche Frequenz des Signals am ersten Ausgang52 des Frequenzteilers50 vorausgesetzt. - Der Phasenregelkreis gemäß
1C umfasst somit zwei Methoden, um den eingerasteten Zustand des Phasenregelkreises zu erkennen. Mit dem Zähler70 lässt sich erkennen, wie sich der Phasenregelkreis dem eingerasteten Zustand nähert. Dahingegen lässt sich mit der Logikeinheit80 ermitteln, ob die Ladungspumpe20 länger oder kürzer als ein einstellbarer Wert aktiv ist. - Der Phasenregelkreis in
1C umfasst eine Auswertevorrichtung90 , die an einem ersten und einem dritten Anschluss91 ,93 mit dem Anschluss73 des Zählers70 beziehungsweise mit dem Anschluss83 der Logikeinheit80 verbunden ist. Die Auswertevorrichtung90 weist einen zweiten Anschluss92 zur Abgabe eines Signals oder alternativ zur Abgabe und Aufnahme von Signalen auf. - Der Auswertevorrichtung
90 des Phasenregelkreises gemäß1C wird somit das Ausgangssignal Z-OUT des Zählers70 und das Ausgangssignal L-OUT der Logikeinheit80 zugeführt. In der Auswertevorrichtung90 kann somit eine Recheneinheit mit einer Ablaufvorschrift vorgesehen sein, die basierend auf diesen Werten den eingerasteten oder nicht-eingerasteten Zustand des Phasenregelkreises feststellt. Alternativ umfasst die Auswertevorrichtung zur Berechnung analoge Elemente und Digital-Gatter. - An dem zweiten Anschluss
92 der Auswertevorrichtung90 ist das Ausgangssignal PLL-OUT der Auswertevorrichtung90 abgreifbar. Das Ausgangssignal PLL-OUT der Auswertevorrichtung90 kann eine Information umfassen, dass sich der Phasenregelkreis1 in einem eingerasteten oder einem nicht-eingerasteten Zustand befindet. - Somit können mit Vorteil in einer Schaltungsanordnung gemäß
1C beide Signale, welche einen Hinweis auf den Zustand des Phasenregelkreises1 liefern, verknüpft werden. Eine Information über den Zustand eingerastet beziehungsweise nicht-eingerastet kann einem übergeordnetem System übergeben werden, das den Phasenregelkreis umfasst. - Optional können weitere Verbindungen des Frequenzteilers
50 mit der Logikeinheit80 zur Zuführung weiterer verzögerter Signale vorgesehen sein und für eine genauere Ermittlung der Pulsdauer des Phasensignals PD-OUT eingesetzt sein. - Die Verbindungen zwischen der Auswertevorrichtung
90 und dem Zähler70 beziehungsweise der Logikeinheit80 sind in einer Ausführungsform bidirektional ausgebildet. Dadurch kann die Auswertevorrichtung90 beispielsweise Signale zum Zurücksetzen der Logikeinheit80 und/oder des Zählers70 oder andere Einstellparameter der Logikeinheit80 und/oder dem Zähler70 übermitteln. - Die Auswertevorrichtung
90 kann optional mittels Verbindungen zu dem ersten Ausgang52 des Frequenzteiler50 oder dem zweiten Eingang12 des Phasendetektors10 ein Signal erhalten, um Signale zum Zurücksetzen der Logikeinheit80 und/oder des Zählers70 zu erzeugen und/oder um Signale zum Abfragen des Ausgangssignals Z-OUT des Zählers70 und/oder des Ausgangssignals L-OUT der Logikeinheit80 zu generieren. - Das Ausgangssignal PLL-OUT der Auswertevorrichtung
90 kann einem nicht gezeigten Prozessor zugeführt sein. Der Auswertevorrichtung90 können über den zweiten Anschluss92 auch Informationen von dem Prozessor übergeben werden. -
1D zeigt eine Schaltungsanordnung, die eine alternative Ausführung der Schaltungsanordnung gemäß1C ist. - Im Unterschied zu der Schaltungsanordnung gemäß
1C ist in der Schaltungsanordnung gemäß1D der Ausgang22 der Ladungspumpe20 , an dem das Ausgangssignal CP-OUT der Ladungspumpe20 abgreifbar ist, mit dem Eingang71 des Zählers70 und mit dem ersten Eingang81 der Logikeinheit80 verbunden. Mit Vorteil wird in1D eine Länge eines Pulses des Ausgangssignals CP-OUT der Ladungspumpe20 direkt bestimmt. - Die Auswerteinheit
90 dient mit Vorteil zur Feststellung eines eingerasteten oder nicht-eingerasteten Zustand des Phasenregelkreises1 . -
2 zeigt eine beispielhafte Ausführungsform der Auswertevorrichtung90 , wie sie beispielsweise in die Schaltungsanordnungen gemäß den1A und1B eingesetzt werden kann. - Die Auswertevorrichtung
90 umfasst in dieser Ausführungsform einen Speicher94 und eine Recheneinheit95 , die miteinander gekoppelt sind. Der Recheneinheit95 wird das Signal, welches an dem ersten Anschluss91 der Auswertevorrichtung90 anliegt, zugeführt. Der Speicher94 kann zur Aufnahme von Werten sowie zur Aufnahme eines Programms dienen. - Entsprechend einer Ablaufvorschrift und den Einstellparametern ermittelt die Auswertevorrichtung
90 den Zustand des Phasenregelkreises und gibt ihn am zweiten Anschluss92 der Auswertevorrichtung90 in Form des Ausgangssignals PLL-OUT der Auswertevorrichtung90 ab. Somit lassen sich mit Vorteil verschiedene Algorithmen zur Feststellung, ob ein Phasenregelkreis eingerastet ist oder nicht, mit einer Schaltungsanordnung realisieren. - Optional umfasst die Auswertevorrichtung
90 einen dritten Anschluss93 . Der Recheneinheit95 ist zusätzlich das Signal, welches an dem dritten Anschluss93 der Auswertevorrichtung90 anliegt, zugeführt. In der optionalen Ausführungsform kann die Auswertevorrichtung90 in den Schaltungsanordnungen gemäß den1C und1D eingesetzt sein. -
3 zeigt eine beispielhafte Ausführungsform des Frequenzteilers50 , wie sie in dem Phasenregelkreis1 gemäß den1C oder1D eingesetzt werden kann. - Der Frequenzteiler
50 umfasst in3 einen Hochfrequenzzähler54 , der eingangsseitig mit dem Eingang51 des Frequenzteilers50 und ausgangsseitig mit dem ersten und dem zweiten Ausgang52 ,53 des Frequenzteilers50 gekoppelt ist. - Der Frequenzteiler liefert an dem ersten Ausgang
52 ein Signal, wenn der Hochfrequenzzähler54 einen ersten einstellbaren Wert erreicht hat und wird dann zurückgesetzt. Dieser einstellbarer Wert ist der Teilerfaktor, mit dem das Oszillaorsignal O-OUT, das an dem Eingang51 anliegt, heruntergeteilt wird. - Der Frequenzteiler liefert an dem zweiten Ausgang
53 das verzögerte Signal Q. Das verzögerte Signal Q weist einen Puls auf, wenn der Hochfrequenzzähler54 einen zweiten einstellbaren Wert, der kleiner ist als der erste einstellbare Wert, erreicht hat. - Optional können weitere Verbindungen des Frequenzteilers
50 mit der Logikeinheit80 zur Zuführung weiterer verzögerter Signale vorgesehen sein. - Somit kann mit Vorteil mindestens ein gegenüber dem Signal an dem ersten Ausgang
52 verzögertes Signal Q an dem zweiten Ausgang53 zur Verfügung gestellt werden. -
4 zeigt einen beispielhaften Signalverlauf eines Ausgangssignals CP-OUT der Ladungspumpe20 in Abhängigkeit von der Zeit t. - Das Ausgangssignal CP-OUT der Ladungspumpe
20 weist während einer Periodendauer T zuerst einen zweiten Stromwert I2 und dann einen ersten Stromwert I1 auf. Der Absolutbetrag des ersten Stromwerts I1 ist kleiner als der Absolutbetrag des zweiten Stromwerts I2. - Die Periodendauer T ist eine Periodendauer des Referenzoszillatorsignals O-REF, das von dem Referenzoszillator abgegeben wird. Diese Periodendauer T ist nahezu identisch mit einer Periodendauer des Phasensignals PD-OUT, das von dem Phasendetektor
10 abgegeben wird, oder mit einer Periodendauer des Signals an dem Ausgang22 der Ladungspumpe20 oder einer Periodendauer des Signals an dem ersten Ausgang52 des Frequenzteilers50 . Eine Frequenz fREF ist der Kehrwert der Periodendauer des Referenzoszillatorsignals des Referenzoszillators gemäß der Formel: T = 1/fREF. - In dieser Ausführungsform ist der zweite Stromwert I2 negativ. Er fließt während der Aktivitätszeit tCP2, während der das Signal CP-OUT unter einem unteren Grenzwert IS ist. Während der Aktivitätszeit tCP2 können eine zweite Anzahl M Pulse des Oszillatorssignals O-OUT gezählt werden, wie in
4 mit 10 Strichen angedeutet. Die Aktivitätszeit tCP2 ergibt sich aus dem Quotienten aus der zweiten Anzahl M Pulsen und einer Frequenz fOSC des Oszillatorsignals O-OUT gemäß der Formel: M/fOSC. - Der erste Stromwert I1 entspricht einem an dem Ausgang
22 der Ladungspumpe20 fließenden Offset-Strom, der für eine Zeitdauer fließt, die sich aus einer Differenz zwischen der Periodendauer T und der Aktivitätszeit tCP2 gemäß der Formel T – tCP2 ergibt. Der Offset-Strom wird im englischen auch als trickle current bezeichnet. -
- Somit kann mit Vorteil die zweite Anzahl M, die Aktivitätsdauer tCP2 oder das Tastverhältnis α zur Ermittlung des Zustandes des Phasenregelkreises eingesetzt werden.
-
5 zeigt eine beispielhafte Ausführungsform eines Blockschaltbildes einer Ablaufvorschrift der Auswertevorrichtung90 . - In einem ersten Teil der Ablaufvorschrift wird ein Einrasten des Phasenregelkreises
1 überwacht. Dahingegen wird im zweiten Teil der Ablaufvorschrift, nachdem der Phasenregelkreis1 den eingerasteten Zustand erreicht hat, überwacht, ob sich der Phasenregelkreis1 weiterhin in dem eingerasteten Zustand befindet. - Die Ablaufvorschrift stellt zuerst einen Ausgangszustand ein, indem ein erster Schleifenzähler auf 0 gesetzt und das Ausgangssignal PLL-OUT der Auswertevorrichtung
90 auf einen Wert gesetzt wird, der einen nicht-eingerasteten Phasenregelkreis repräsentiert. - Anschließend werden die Zyklen des Oszillatorsignals O-OUT gezählt, während das Phasensignal PD-OUT in einer Ausführungsform den logischen Zustand ”1” hat, welche die Ladungspumpe
20 in einen aktiven Betriebszustand versetzt. Es wird somit die erste Anzahl N ermittelt und als ein Wert R gespeichert. - Nach derselben Methode wird eine Anzahl L ermittelt. Der Betrag der Differenz zwischen der ersten Anzahl N und der An zahl L wird berechnet. Ist dieser Betrag der Differenz größer als ein einstellbarer Grenzwert D, so ist der Phasenregelkreis noch nicht eingerastet und die Anzahl L wird als Wert R gespeichert sowie der erste Schleifenzähler wird auf 0 gesetzt.
- Ist dahingegen der Betrag der Differenz kleiner als ein einstellbarer Grenzwert D, so wird der erste Schleifenzähler um 1 höhergesetzt. Ist der Wert des ersten Schleifenzählers kleiner als eine einstellbare dritte Anzahl S1, so wird eine weitere Anzahl L ermittelt. Dies erfolgt so lange, bis der Schleifenzähler größer oder gleich der dritten Anzahl S1 ist. In diesem Fall ist die dritte Anzahl S1 mal hintereinander die Anzahl L der gezählten Oszillatorpulse gemessen worden, wobei jeweils die weitere Anzahl L weniger als einen Grenzwert D von dem Wert R abweicht. Der Phasenregelkreis
1 wird somit als eingerastet definiert und das Ausgangssignal PLL-OUT der Auswertevorrichtung90 wird so eingestellt, das es einen eingerasteten Phasenregelkreis1 repräsentiert. - Danach kann in einer Ausführungsform der Zähler
70 abgeschaltet werden. - Im weiteren Verlauf wird mit Hilfe der Logikeinheit
80 überwacht, ob die Aktivität der Ladungspumpe20 vor dem Auftreten eines Pulses im verzögerten Signal Q an dem zweiten Ausgang53 des Zählers50 beendet ist. Ist dies der Fall, so gilt der Phasenregelkreis1 weiterhin als eingerastet. Falls dieses nicht der Fall ist, so wird der Phasenregelkreis1 als nicht eingerastet bezeichnet und ein zweiter Schleifenzähler auf 0 gesetzt. - Eine weitere Messung wird durchgeführt, ob das Signal Q an dem zweiten Anschluss
53 des Frequenzteilers50 während des Phasensignals PD-OUT auftritt. Ist dies nicht der Fall, so gilt weiterhin der Phasenregelkreis1 als nicht eingerastet und die Messung wird erneut durchgeführt. - Tritt das Signal Q nach dem Ende des Phasensignals PD-OUT auf, so wird der zweite Schleifenzähler um 1 erhöht. Der zweite Schleifenzähler wird abgefragt. Ist der zweite Schleifenzähler größer oder gleich einer einstellbaren vierten Anzahl S2, so gilt der Phasenregelkreis
1 wieder als eingerastet. Ist der zweite Schleifenzähler kleiner als die einstellbare vierte Anzahl S2, so wird eine weiteren Messung durchgeführt. - Sollten die vierte Anzahl S2 mal Messungen hintereinander ergeben, dass das Phasensignal PD-OUT vor dem Auftreten des verzögerten Signals Q beendet ist, so ist der Phasenregelkreis
1 eingerastet. - Somit kann mit Vorteil von der Auswertevorrichtung
90 in einer Anfangsphase die Stabilität und das Einrasten des Phasenregelkreises1 mit dem Zähler70 und in einer zweiten Phase das weitere Vorliegen des eingerasteten Zustandes des Phasenregelkreises1 mit der Logikeinheit80 ermittelt werden. -
- 1
- Phasenregelkreis
- 10
- Phasendetektor
- 11
- erster Eingang
- 12
- zweiter Eingang
- 13
- Ausgang
- 14
- erster Teiler
- 15
- zweiter Teiler
- 20
- Ladungspumpe
- 21
- Eingang
- 22
- Ausgang
- 30
- Filter
- 31
- Eingang
- 32
- Ausgang
- 40
- Oszillator
- 41
- Eingang
- 42
- Ausgang
- 50
- Frequenzteiler
- 51
- Eingang
- 52
- erster Ausgang
- 53
- zweiter Ausgang
- 54
- Hochfrequenzzähler
- 70
- Zähler
- 71
- Eingang
- 72
- Takteingang
- 73
- Anschluss
- 80
- Logikeinheit
- 81
- erster Eingang
- 82
- zweiter Eingang
- 83
- Anschluss
- 90
- Auswertevorrichtung
- 91
- erster Anschluss
- 92
- zweiter Anschluss
- 93
- dritter Anschluss
- 94
- Speicher
- 95
- Recheneinheit
- CP-OUT
- Ausgangssignal der Ladungspumpe
- I1
- erster Stromwert
- I2
- zweiter Stromwert
- IOFFSET
- Offset-Strom
- ICP
- Strom
- IS
- unterer Grenzwert
- L-OUT
- Ausgangssignal der Logikeinheit
- O-OUT
- Oszillatorsignal
- O-REF
- Referenzoszillatorsignal
- PD-OUT
- Phasensignal
- PLL-OUT
- Ausgangssignal der Auswertevorrichtung
- Q
- verzögertes Signal
- t
- Zeit
- T
- Periodendauer
- tCP1, tCP2
- Aktivitätszeit
- Z-IN
- Eingangssignal
- Z-OUT
- Ausgangssignal des Zählers
Claims (23)
- Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises, aufweisend: – einen Phasenregelkreis (
1 ) mit – einem Phasendetektor (10 ), der zum Bereitstellen eines Phasensignals (PD-OUT) an einem Ausgang (13 ) ausgelegt ist, – eine Ladungspumpe (20 ), die an einem Eingang (21 ) mit dem Ausgang (13 ) des Phasendetektors (10 ) gekoppelt ist, – einen Oszillator (40 ), der an einem Eingang (41 ) mit einem Ausgang (22 ) der Ladungspumpe (20 ) und an einem Ausgang (42 ) mit einem ersten Eingang (11 ) des Phasendetektors (10 ) gekoppelt ist und zur Abgabe eines Oszillatorsignals (O-OUT) an dem Ausgang (42 ) ausgelegt ist, – einen Zähler (70 ) mit – einem Eingang (71 ) zur Zuführung eines Eingangssignals (Z-IN), das von dem Phasensignal (PD-OUT) ableitbar ist, – einem Takteingang (72 ), der mit dem Ausgang (42 ) des Oszillators (40 ) gekoppelt ist, und – einem Anschluss (73 ) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70 ) in Abhängigkeit eines eine Pulslänge des Phasensignals (PD-OUT) repräsentierenden Wertes, und – eine Auswertevorrichtung (90 ), die einen ersten Anschluss (91 ), der mit dem Anschluss (73 ) des Zählers gekoppelt ist, umfasst, zur Bildung einer ersten Differenz zwischen einer ersten Pulslänge eines ersten Pulses und einer zweiten Pulslänge eines auf den ersten Puls folgenden zweiten Pulses, zum Vergleich der ersten Differenz mit einem einstellbaren Grenzwert D, zur Bildung mindestens einer weiteren Differenz zwischen der ersten Pulslänge und mindestens einer weiteren Pulslänge von mindestens einem zeitlich auf den zweiten Puls folgenden weiteren Puls, zum Vergleich der mindestens einen weiteren Differenz mit dem einstellbaren Grenzwert D und zur Abgabe des Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) mit einem einen eingerasteten Zustand des Phasenregelkreises (1 ) repräsentierenden Wert ausgelegt ist, falls die erste Differenz und die mindestens eine weitere Differenz kleiner als der einstellbare Grenzwert D sind. - Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Phasenregelkreis (
1 ) ein Filter (30 ) umfasst, das zwischen der Ladungspumpe (20 ) und dem Oszillator (40 ) geschaltet ist. - Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Phasenregelkreis (
1 ) einen Frequenzteiler (50 ) umfasst, der an einem Eingang (51 ) mit dem Ausgang (42 ) des Oszillators (40 ) und an einem ersten Ausgang (52 ) mit dem ersten Eingang (11 ) des Phasendetektors (10 ) verbunden ist. - Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Schaltungsanordnung eine Logikeinheit (
80 ) umfasst, mit – einem ersten Eingang (81 ), der mit dem Ausgang (13 ) des Phasendetektors (10 ) oder dem Ausgang (22 ) der Ladungspumpe (20 ) gekoppelt ist, – einem zweiten Eingang (82 ), der mit einem zweiten Ausgang (53 ) des Frequenzteilers (50 ) gekoppelt ist, und – einem Anschluss (83 ) zur Abgabe eines Ausgangssignal (L-OUT) der Logikeinheit (80 ). - Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Frequenzteiler (
50 ) einen Hochfrequenzzähler (54 ) umfasst, der mit dem Eingang (51 ) des Frequenzteilers (50 ) verbunden ist und ausgelegt ist, an dem ersten Ausgang (52 ) des Frequenzteilers (50 ) ein Signal abzugeben, wenn der Hochfrequenzzähler (54 ) einen ersten einstellbaren Zählwert erreicht hat, und an dem zweiten Ausgang (53 ) des Frequenzteilers (50 ) ein verzögertes Signal (Q) abzugeben, wenn der Hochfrequenzzähler (54 ) nach Abgabe des Signals an dem ersten Ausgang (52 ) einen zweiten, einstellbaren Zählwert erreicht hat. - Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Auswertevorrichtung (
90 ) an einem dritten Anschluss (93 ) mit dem Anschluss (83 ) der Logikeinheit (80 ) verbunden ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass dem ersten Eingang (
11 ) des Phasendetektors (10 ) ein erster Teiler (14 ) zur Frequenzteilung und/oder einem zweiten Eingang (12 ) des Phasendetektors (10 ) ein zweiter Teiler (15 ) zur Frequenzteilung vorgeschaltet ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Zähler (
70 ) an seinem Eingang (71 ) mit dem Ausgang (13 ) des Phasendetektors (10 ) oder mit dem Ausgang (22 ) der Ladungspumpe (20 ) gekoppelt ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Zähler (
70 ) zu- und abschaltbar ausgelegt ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Zähler (
70 ) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70 ) ausgelegt ist, das eine erste Anzahl N von Zyklen des Oszillatorsignals (O-OUT) repräsentiert, während die Bedingung erfüllt ist, dass das Eingangssignal (Z-IN) einen oberen Schwellwert überschreitet. - Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Zähler (
70 ) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70 ) ausgelegt ist, das eine zweite Anzahl M von Zyklen des Oszillatorsignals (O-OUT) repräsentiert, während die Bedingung erfüllt ist, dass das Eingangssignal (Z-IN) einen unteren Schwellwert unterschreitet. - Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Zähler (
70 ) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70 ) ausgelegt ist, das eine erste Zeitdauer tCP1 repräsentiert, in der das Eingangssignal (Z-IN) einen oberen Grenzwert überschreitet. - Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Zähler (
70 ) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70 ) ausgelegt ist, das eine zweite Zeitdauer tCP2 repräsentiert, in der das Eingangssignal (Z-IN) einen unteren Grenzwert unterschreitet. - Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Zähler (
70 ) zur Abgabe eines Ausgangssignals (Z-OUT) des Zählers (70 ) ausgelegt ist, das ein Tastverhältnis α repräsentiert, das aus einer dritten Zeitdauer tCP3, während der das Eingangssignal (Z-IN) einen Mindestwert überschreitet, und einer Periodendauer T eines Taktes des Phasensignals (PD-OUT) gebildet ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Auswertevorrichtung (
90 ) einen Speicher (94 ) und eine Recheneinheit (95 ) umfasst, wobei die Recheneinheit (95 ) mit dem Speicher (94 ) und mindestens dem ersten Anschluss (91 ) der Auswertevorrichtung (90 ) verbunden ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Auswertevorrichtung (
90 ) an einem zweiten Anschluss (92 ) zur Abgabe eines Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) ausgelegt ist. - Schaltungsanordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Auswertevorrichtung (
90 ) zur Abgabe des Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) mit einem einen nicht-eingerasteten Zustand des Phasenregelkreises (1 ) repräsentierenden Wert ausgelegt ist, falls mindestens die erste Differenz oder die mindestens eine weitere Differenz größer als oder gleich dem einstellbaren Grenzwert D ist. - Schaltungsanordnung mit – einem Phasenregelkreis (
1 ), aufweisend einen Phasendetektor (10 ), eine dem Phasendetektor (10 ) nachgeschaltete Ladungspumpe (20 ), einen der Ladungspumpe (20 ) nachgeschalteten Oszillator (40 ), welcher ausgangsseitig mit einem ersten Eingang des Phasendetektors (10 ) gekoppelt ist, – einem Zähler (70 ) zum Zählen der Zyklen eines Oszillatorsignals (O-OUT) des Oszillators (40 ), während ein von einem Phasensignal (PD-OUT) des Phasendetektor (10 ) abgeleitetes Signal (Z-IN) einen stabilen Logikpegel oder einen näherungsweise stabilen Analogpegel hat, und zur Ausgabe einer Pulslänge des Phasensignals (PD-OUT) und – einer Auswertevorrichtung (90 ), ausgelegt zum Vergleich einer Differenz von Pulslängen aufeinander folgender Pulse mit einem einstellbaren Grenzwert D, wobei die Auswertevorrichtung (90 ) dazu ausgelegt ist, eine Anzahl S1, welche größer 1 ist, von Pulslängen mit einer ersten Pulslänge zu vergleichen und dann ein Ausgangssignal bereit zu stellen, das einen eingerasteten Phasenregelkreis (1 ) repräsentiert, wenn die Pulslängen um weniger als einen einstellbaren Grenzwert D von der ersten Pulslänge verschieden sind. - Schaltungsanordnung nach Anspruch 18, dadurch gekennzeichnet, dass der Zähler (
70 ) eingangsseitig mit einem Ausgang (13 ) des Phasendetektors (10 ) oder mit einem Ausgang (22 ) der Ladungspumpe (20 ) verbunden ist. - Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 19 in einer stationären Sendeanordnung oder einem Gerät der Mobilfunkkommunikation zur Signalerzeugung.
- Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises, umfassend folgende Schritte: – Bestimmen einer ersten Anzahl N von Zyklen eines Oszillatorsignals (O-OUT) eines Oszillators (
40 ), während ein von einem Phasensignal (PD-OUT) eines Phasendetektors (10 ) abgeleitetes Eingangssignal (Z-IN) einen ersten Schwellwert überschreitet, – Bestimmen mindestens zweier weiterer Anzahlen L von Zyklen des Oszillatorsignals (O-OUT), während das Eingangssignal (Z-IN) den ersten Schwellwert überschreitet, – Vergleichen der ersten Anzahl N und der mindestens zwei weiteren Anzahlen L und Bereitstellen eines Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) – mit einem ersten, einen eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert, falls sich jede der mindestens zwei weiteren Anzahlen L um weniger als ein einstellbarer Grenzwert D von der ersten Anzahl N unterscheidet, und – mit einem zweiten, einen nicht eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert, sobald sich eine der mindestens zwei weiteren Anzahlen L um den einstellbaren Grenzwert D oder um mehr als den einstellbaren Grenzwert D von der ersten Anzahl N unterscheidet, oder – Bestimmen einer zweiten Anzahl M von Zyklen des Oszillatorsignals (O-OUT), während das von dem Phasensignal (PD-OUT) des Phasendetektors (10 ) abgeleitete Eingangssignal (Z-IN) einen zweiten Schwellwert unterschreitet, – Bestimmen mindestens zweier weiterer Anzahlen K von Zyklen des Oszillatorsignals (O-OUT), während das Eingangssignal (Z-IN) den zweiten Schwellwert unterschreitet, – Vergleichen der zweiten Anzahl M und der mindestens zwei weiteren Anzahlen K und Bereitstellen eines Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) – mit einem ersten, einen eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert, falls sich jede der mindestens einen weiteren Anzahl K um weniger als ein einstellbarer Grenzwert D von der zweiten Anzahl M unterscheidet, und – mit einem zweiten, einen nicht eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert, sobald sich eine der mindestens zwei weiteren Anzahlen K um den einstellbaren Grenzwert D oder um mehr als den einstellbaren Grenzwert D von der zweiten Anzahl M unterscheidet. - Verfahren nach Anspruch 21, umfassend folgende Schritte: – Durchführen der Schritte gemäß Anspruch 21 und Bereitstellen des Ausgangssignals (PLL-OUT) der Auswertevorrichtung (
90 ) in Abhängigkeit von dem Ausgangssignal (Z-OUT) des Zählers (70 ) so lange, bis das Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) den ersten, den eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert aufweist, – Zuleiten eines verzögerten Signals (Q), welches gegenüber einem Signal verzögert ist, das ein Frequenzteiler (50 ) bei einer Frequenzteilung eines Oszillatorsignals (O-OUT) erzeugt, an eine Logikeinheit (80 ), – Zuleiten eines von einem Phasensignal (PD-OUT) des Phasendetektors (10 ) abgeleiteten Eingangssignal an die Logikeinheit (80 ), – Bereitstellen eines Ausgangssignals (L-OUT) der Logikeinheit (80 ) durch die Logikeinheit (80 ) – mit einem ersten Wert, falls zum Zeitpunkt eines Pulses des verzögerten Signals (Q) das Eingangssignal einen Wert annimmt, der die Ladungspumpe (20 ) in einem Ruhezustand repräsentiert, und – mit einem zweiten Wert, falls zum Zeitpunkt eines Pulses des verzögerten Signals (Q) das Eingangssignal einen Wert annimmt, der die Ladungspumpe (20 ) in einem aktiven Zustand repräsentiert, – Bereitstellen des Ausgangssignals (PLL-OUT) der Auswertevorrichtung (90 ) in Abhängigkeit von dem Ausgangssignal (L-OUT) der Logikeinheit (80 ). - Verfahren nach Anspruch 22, bei dem ein Ausschalten des Zählers (
70 ) erfolgt, falls bei dem Wiederholen der Schritte gemäß Anspruch 21 das Ausgangssignal (PLL-OUT) der Auswertevorrichtung (90 ) den ersten, den eingerasteten Zustand des Phasenregelkreises repräsentierenden Wert aufweist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005039352A DE102005039352B4 (de) | 2005-08-19 | 2005-08-19 | Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises und Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises |
US11/506,508 US7443247B2 (en) | 2005-08-19 | 2006-08-18 | Circuit arrangement for detection of a locking condition for a phase locked loop, and a method |
CN2006101110625A CN1917372B (zh) | 2005-08-19 | 2006-08-18 | 检测锁相环路的锁定条件的电路装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005039352A DE102005039352B4 (de) | 2005-08-19 | 2005-08-19 | Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises und Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005039352A1 DE102005039352A1 (de) | 2007-02-22 |
DE102005039352B4 true DE102005039352B4 (de) | 2009-10-01 |
Family
ID=37697377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005039352A Expired - Fee Related DE102005039352B4 (de) | 2005-08-19 | 2005-08-19 | Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises und Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises |
Country Status (3)
Country | Link |
---|---|
US (1) | US7443247B2 (de) |
CN (1) | CN1917372B (de) |
DE (1) | DE102005039352B4 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923868B2 (en) * | 2007-02-06 | 2011-04-12 | Agere Systems Inc. | Method and apparatus for adjusting a power supply of an integrated circuit |
JP6185741B2 (ja) * | 2013-04-18 | 2017-08-23 | ルネサスエレクトロニクス株式会社 | 周波数同期ループ回路及び半導体集積回路 |
US9594100B2 (en) | 2013-09-06 | 2017-03-14 | Analog Devices Global | Apparatus and method for evaluating the performance of a system in a control loop |
CN107809238B (zh) * | 2017-09-27 | 2021-03-23 | 珠海格力电器股份有限公司 | 一种基于mcu的锁相环锁定检测方法和mcu |
CN111279365A (zh) * | 2017-10-26 | 2020-06-12 | 深圳源光科技有限公司 | 计算单元 |
CN108183708B (zh) * | 2018-01-17 | 2022-04-15 | 上海艾为电子技术股份有限公司 | 相位锁定检测方法及其电路、锁相环 |
KR102050777B1 (ko) * | 2018-03-13 | 2019-12-02 | 한국과학기술원 | 위상 조정장치와 그 동작방법 |
KR20210004609A (ko) * | 2019-07-05 | 2021-01-13 | 에스케이하이닉스 주식회사 | 로킹 검출 회로 및 그것의 동작방법 |
CN116505938B (zh) * | 2023-06-16 | 2023-09-08 | 核芯互联科技(青岛)有限公司 | 锁相环 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58171131A (ja) * | 1982-03-31 | 1983-10-07 | Fujitsu Ltd | Pll電圧制御発振器のドリフト検出回路 |
US5126690A (en) * | 1991-08-08 | 1992-06-30 | International Business Machines Corporation | Phase locked loop lock detector including loss of lock and gain of lock detectors |
EP0550360A1 (de) * | 1992-01-02 | 1993-07-07 | STMicroelectronics S.A. | Verriegelungsdetektor für eine Phasenregelschleife |
US6222400B1 (en) * | 1999-01-08 | 2001-04-24 | Nec Corporation | Lock-in detecting circuit having variable window for checking phase locked loop and method used therein |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4502165B2 (ja) * | 2001-04-10 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | ロック検出回路 |
US6621354B1 (en) * | 2001-07-16 | 2003-09-16 | Analog Devices, Inc. | Feedback methods and systems for rapid switching of oscillator frequencies |
US6670834B1 (en) * | 2002-09-12 | 2003-12-30 | Lsi Logic Corporation | Digital lock detect for dithering phase lock loops |
KR100549868B1 (ko) * | 2003-10-07 | 2006-02-06 | 삼성전자주식회사 | 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법 |
DE102004046404B4 (de) * | 2004-09-24 | 2006-07-20 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis |
-
2005
- 2005-08-19 DE DE102005039352A patent/DE102005039352B4/de not_active Expired - Fee Related
-
2006
- 2006-08-18 CN CN2006101110625A patent/CN1917372B/zh not_active Expired - Fee Related
- 2006-08-18 US US11/506,508 patent/US7443247B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58171131A (ja) * | 1982-03-31 | 1983-10-07 | Fujitsu Ltd | Pll電圧制御発振器のドリフト検出回路 |
US5126690A (en) * | 1991-08-08 | 1992-06-30 | International Business Machines Corporation | Phase locked loop lock detector including loss of lock and gain of lock detectors |
EP0550360A1 (de) * | 1992-01-02 | 1993-07-07 | STMicroelectronics S.A. | Verriegelungsdetektor für eine Phasenregelschleife |
US6222400B1 (en) * | 1999-01-08 | 2001-04-24 | Nec Corporation | Lock-in detecting circuit having variable window for checking phase locked loop and method used therein |
Also Published As
Publication number | Publication date |
---|---|
CN1917372A (zh) | 2007-02-21 |
US20070040614A1 (en) | 2007-02-22 |
CN1917372B (zh) | 2011-03-16 |
US7443247B2 (en) | 2008-10-28 |
DE102005039352A1 (de) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005039352B4 (de) | Schaltungsanordnung zur Erfassung einer Einrastbedingung eines Phasenregelkreises und Verfahren zum Bestimmen eines eingerasteten Zustandes eines Phasenregelkreises | |
DE10103879B4 (de) | Vorrichtung und Verfahren zur Jittermessung | |
WO2003071233A1 (de) | Vorrichtung und verfahren zum auslesen einer differentialkapazität mit einer ersten und zweiten teilkapazität | |
DE102008039195B4 (de) | Verfahren und Elektronikvorrichtung zum Erfassen der Frequenz eines Eingangstaktsignals einer integrierten Schaltung und integrierte Schaltung | |
DE102014112124B4 (de) | Vorrichtung und verfahren zum auswerten der leistung einessystems in einer regelschleife | |
DE19644283A1 (de) | Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung | |
DE102008047163A1 (de) | Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und ein Jitters des ersten Signals | |
DE102006050881B3 (de) | Phasen-/Frequenzvergleicher, Phasenregelkreis, Verfahren zur Phasen-/Frequenzdetektion und Verfahren zum Erzeugen eines Oszillatorsignals | |
DE10262079A1 (de) | Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz | |
DE3332152C2 (de) | ||
DE102008059791A1 (de) | Automatisch-mittelnde RC-Zeitkonstanten-Kalibrierung | |
DE102005024648A1 (de) | Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten | |
DE102017122871A1 (de) | Erzeugung einer schnell einschwingenden Sägezahnrampe in einer Phasenregelschleife | |
DE2836723A1 (de) | Zeitsteuerschaltung | |
DE19720446A1 (de) | Einrasterkennungsschaltung für einen Phasenregelkreis | |
DE102015016601A1 (de) | Verschiebungsmessvorrichtung und Verschiebungsmessverfahren | |
DE60314085T2 (de) | System und Verfahren zur Beseitigung des Verstärkungsfehlers eines Phasendetektors bei der Taktrückgewinnung verursacht durch eine datenabhängig variierende Anzahl von Flankenwechseln | |
DE102006052842A1 (de) | Jittermessvorrichtung, Jittermessverfahren und Prüfvorrichtung | |
DE19844126C1 (de) | Frequenzdetektionsverfahren zur Taktsignalfrequenz-Nachstellung und Frequenzdetektorschaltung zur Durchführung des Verfahrens | |
DE19703983A1 (de) | Schnell schaltende PLL-Schaltung | |
DE2828519A1 (de) | Frequenzanzeigeschaltung | |
DE3031342A1 (de) | Breitbanddigitaldiskriminator | |
DE102023107318A1 (de) | Schnelleres einrasten von phasenregelschleifen unter verwendung sukzessiver approximation an eine zielfrequenz | |
DE10319899B4 (de) | Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt | |
EP0150325B1 (de) | Verzögerungseinheit zur Erzeugung eines verzögerten Ausgangssignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |