DE102005028919B4 - Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement - Google Patents

Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement Download PDF

Info

Publication number
DE102005028919B4
DE102005028919B4 DE102005028919A DE102005028919A DE102005028919B4 DE 102005028919 B4 DE102005028919 B4 DE 102005028919B4 DE 102005028919 A DE102005028919 A DE 102005028919A DE 102005028919 A DE102005028919 A DE 102005028919A DE 102005028919 B4 DE102005028919 B4 DE 102005028919B4
Authority
DE
Germany
Prior art keywords
doping
doped
electronic component
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005028919A
Other languages
English (en)
Other versions
DE102005028919A1 (de
DE102005028919A8 (de
Inventor
Philipp Dr. Riess
Martin Dr. Wendel
Henning Dr. Feick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005028919A priority Critical patent/DE102005028919B4/de
Priority to US11/454,996 priority patent/US8710590B2/en
Priority to CN2006100940559A priority patent/CN1885554B/zh
Publication of DE102005028919A1 publication Critical patent/DE102005028919A1/de
Publication of DE102005028919A8 publication Critical patent/DE102005028919A8/de
Application granted granted Critical
Publication of DE102005028919B4 publication Critical patent/DE102005028919B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Verfahren zum Herstellen eines elektronischen Bauelementes, bei dem
• ein Substrat durch Einbringen von Dotieratomen dotiert wird;
• mindestens ein Anschlussbereich des elektronischen Bauelementes in dem Substrat mittels Dotierung mit Dotieratomen ausgebildet wird, wobei der Anschlussbereich einen ersten Leitfähigkeitstyp aufweist;
• zumindest unterhalb des mindestens einen Anschlussbereiches mittels Dotierung mit Dotieratomen mindestens ein zusätzlicher dotierter Bereich ausgebildet wird, welcher lateral vollständig innerhalb des Anschlussbereiches ausgebildet wird und welcher einen zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp aufweist, wobei der mindestens eine zusätzliche dotierte Bereich als ESD-Bereich ausgebildet wird, welcher ESD-Bereich dem Schut vor elektrostatisch erzeugten Entladungen dient;
• in dem Substrat mindestens ein Wannenbereich mittels Dotierung mit Dotieratomen gebildet wird, wobei zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Wannenbereich-Dotierung blockiert wird, derart, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Dotierungsstärke am Ende des Verfahrens der Dotierungsstärke des Substrats entspricht, wobei der...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines elektronischen Bauelementes und ein elektronisches Bauelement.
  • Bei der Fertigung moderner elektronischer Bauelemente ist es notwendig, die sensiblen Bauelemente vor der Beschädigung durch elektrische Ströme zu schützen, welche elektrischen Ströme durch elektrostatische Entladungen (electrostatic discharge, kurz ESD) in einem Bauelement entstehen können. Beispielsweise bei integrierten Schaltkreisen aus Halbleiterbauelementen wie zum Beispiel Dioden oder Transistoren stellt ESD eine der häufigsten Ausfallursachen dar.
  • Zum Beispiel hat die Gate-Verbindung eines MOS-Transistors (metal oxide semiconductor) einen sehr hohen Eingangswiderstand von der Größenordnung 1012 Ω–1013 Ω, siehe auch [1]. Ferner liegt die Durchbruchspannung des Gate-Oxids bei etwa 10 V–20 V, wobei die Durchbruchspannung mit abnehmender Dicke der Oxid-Schicht ebenfalls abnimmt. Andererseits können durch elektrostatische Aufladung der bei der Fertigung elektronischer Bauelemente beteiligten Maschinen oder Menschen elektrostatische Potentiale in der Größenordnung von 1,5 kV entstehen.
  • Ein Kontakt einer elektrostatisch aufgeladenen Maschine oder eines elektrostatisch aufgeladenen Menschen mit einem elektrostatischen Potential der oben genannten Größenordnung mit dem Eingangsanschluss eines MOS-Transistors oder eines anderen elektronischen Bauelementes kann daher leicht eine elektrostatische Entladung (ESD) mit möglicherweise fatalen Folgen (d. h. Totalausfall) für das Bauelement auslösen. Es ist daher wünschenswert, während der Fertigung elektronischer Bauelemente das Auftreten elektrostatisch erzeugter Spannungsspitzen zu unterbinden.
  • Dies geschieht zum einen durch bekannte elektrostatische Schutzmaßnahmen wie zum Beispiel elektrisch leitfähige Arbeitsoberflächen, Antistatikbänder, entsprechende Möbel, Bekleidung, Bodenbelag, ionisierte Umgebungsluft oder Erdung.
  • Andererseits enthalten die vor ESD zu schützenden elektronischen Bauelemente wie beispielsweise Transistoren oftmals einen oder mehrere zusätzliche dotierte Bereiche (im folgenden auch ESD-Bereiche oder ESD-Implantationen genannt) zur Verbesserung der Schutzwirkung gegen elektrostatische Entladungen. Im Falle eines Feldeffekttransistors (FET) werden ESD-Implantationen üblicherweise auf den Source-/Draingebieten und den Kontakten des zu verbessernden Transistors eingebracht (sogenannte Kontaktlochimplantation).
  • 1A und 1B zeigen schematisch einen gemäß dem Stand der Technik üblichen Aufbau eines Feldeffekttransistors 100 mit zwei ESD-Bereichen bzw. ESD-Implantationen 105, die dem Schutz vor elektrostatisch erzeugten Entladungen dienen, einmal als Draufsicht (1A) sowie als Querschnitt (1B) entlang der gestrichelten Schnittlinie A-A' in 1A.
  • Der Feldeffekttransistor 100 wird dadurch gebildet, dass in einem Substrat 101 mittels Dotierung mit Dotieratomen ein dotierter Wannenbereich 102 ausgebildet wird. Im Falle eines n-Kanal-Feldeffekttransistors ist der Wannenbereich 102 p-dotiert, im Falle eines p-Kanal-Feldeffekttransistors ist der Wannenbereich 102 entsprechend n-dotiert. Der in 1A und 1B gezeigte Feldeffekttransistor 100 weist ferner zwei Source-/Drain-Anschlussbereiche 104 auf, die über jeweils einen Salizid-Bereich 106 und ein oder mehrere Kontaktlöcher 107 elektrisch kontaktierbar sind.
  • Die Salizidierung kann beispielsweise mit Hilfe einer Maske derart erfolgen, dass die durch gepunktete Linien markierten Bereiche B, C und D in 1A von der Salizidierung ausgenommen, d. h. blockiert werden.
  • Im Falle eines n-Kanal-Feldeffekttransistors sind die beiden Source-/Drain-Anschlussbereiche 104 n-dotiert, im Falle eines p-Kanal-Feldeffekttransistors sind sie entsprechend p-dotiert. Der Feldeffekttransistor 100 verfügt weiterhin über einen Gate-Anschlussbereich 103.
  • Unterhalb jedes der beiden Source-/Drain-Anschlussbereiche 104 ist jeweils ein ESD-Bereich bzw. eine ESD-Implantation 105 mittels Dotierung mit Dotieratomen ausgebildet, welcher ESD-Bereich 105 zum Schutz vor elektrostatisch erzeugten Entladungen dient. In der Draufsicht in 1A sind die beiden unterhalb der Source-/Drain-Anschlussbereiche liegenden ESD-Bereiche 105 durch gestrichelte Linien angedeutet. Im Falle eines n-Kanal-Feldeffekttransistors sind die ESD-Bereiche 105 p-dotiert, im Falle eines p-Kanal-Feldeffekttransistors sind die ESD-Bereiche 105 entsprechend n-dotiert.
  • Die Wirkung der ESD-Bereiche bzw. ESD-Implantationen 105 besteht nun darin, dass die Durchbruchspannung unterhalb der ESD-Bereiche 105 reduziert wird. Dadurch wird die Schutzwirkung verbessert, der Strom homogenisiert und vom empfindlichen Gate-Anschlussbereich 103 weg in die Tiefe gezogen.
  • Nachteilig an der gemäß dem Stand der Technik ausgebildeten ESD-Implantation ist ein oft drastisch erhöhter Leckstrom des Transistors sowie eine große Streuung der Transistorcharakteristik.
  • 2 zeigt die Abhängigkeit des Leckstroms Idoff von der Kanallänge Ldrawn, d. h. dem Abstand zwischen den beiden Source-/Drain-Anschlussbereichen, für NMOS-Transistoren mit ESD-Implantation und konventionellem Layout, d. h. einem Layout, wie es in den 1A und 1B schematisch gezeigt ist. Es ist dargestellt, dass, abgesehen von sehr geringen Kanallängen, der Leckstrom unabhängig von der Kanallänge sehr stark streut, teilweise über bis zu vier Größenordnungen. Man beobachtet insbesondere nicht, dass der Leckstrom mit zunehmender Kanallänge systematisch abnimmt.
  • 3 zeigt hingegen die Abhängigkeit des Leckstroms Idoff von der Kanallänge Ldrawn für NMOS-Transistoren ohne ESD-Implantation. Man erkennt eine wesentlich geringere Streuung des Leckstroms, die für alle untersuchten Kanallängen deutlich weniger als eine Größenordnung beträgt. Ferner beobachtet man, im Gegensatz zu dem in 2 dargestellten Verhalten von NMOS-Transistoren mit ESD-Implantation, eine systematische Abnahme des Leckstroms mit zunehmender Kanallänge für NMOS-Transistoren ohne ESD-Implantation.
  • In 4 sind die mittleren Leckströme Idoff Medium von Transistoren ohne ESD-Implantation (Quadrate) und von Transistoren mit ESD-Implantation (Rauten) und konventionellem Layout aufgetragen, wobei die Mittelwerte für jeweils drei verschiedene Fertigungslose (Lots) ermittelt wurden. Man erkennt, dass bei allen Fertigungslosen die mittleren Leckströme der Transistoren mit ESD-Implantation deutlich höher sind als die mittleren Leckströme der Transistoren ohne ESD-Implantation, wobei der Unterschied mindestens eine Größenordnung und bei einem der drei Fertigungslose mehr als zwei Größenordnungen beträgt.
  • Aus den 2 bis 4 erkennt man, dass der Einsatz von ESD-Implantationen zum Schutz vor elektrostatisch erzeugten Entladungen in elektronischen Bauelementen unter Verwendung eines konventionellen Layouts nur bedingt Vorteile bringt, da die erzielte ESD-Schutzwirkung mit negativen Nebeneffekten wie einem deutlich erhöhten Leckstrom sowie einer starken Streuung des Leckstroms einhergeht. Der erhöhte Leckstrom bei elektronischen Bauteilen mit ESD-Implantation und konventionellen Layout erschwert erheblich die Anwendung dieser Bauteile in Produkten mit geringer Stromaufnahme (z. B. Baseband-Produkte) und in Leckstrom-empfindlichen Schaltungen (z. B. Analog-Schaltungen). Darüber hinaus kann der Leckstrom aufgrund seines statistischen Verhaltens nur unzureichend modelliert werden.
  • An dieser Stelle sei erwähnt, dass die oben anhand des Beispiels eines Feldeffekttransistors ausgeführten Überlegungen sich in analoger Weise auf andere elektronische Bauelemente, insbesondere andere Halbleiterbauelemente wie zum Beispiel Dioden (pn-Diode, pin-Diode, Schottky-Diode) oder Bipolartransistoren übertragen lassen.
  • In [3] ist ein Verfahren zum Herstellen eines ESD-Schutz-I/O-Schaltkreises offenbart, wobei in einem Verfahrensschritt eine erste Wannenbereich-Dotierung eines Substrats in einem Device-Bereich des ESD-Schutz-I/O-Schaltkreises unterhalb eines ESD-Bereiches blockiert wird, und wobei in einem darauffolgenden Verfahrensschritt der Device-Bereich mittels einer zweiten Wannenbereich-Dotierung dotiert wird.
  • In [4] ist ein als n-Kanal-Feldeffekttransistor ausgebildetes ESD-Schutz-Element offenbart, bei dem in einem Substrat eines ersten Dotiertyps zwischen einem ersten Source/Drain-Bereich und einem zweiten Source/Drain Bereich eines zweiten Dotiertyps ein niedrig dotierter Bereich des ersten Dotiertyps ausgebildet ist, welcher niedrig dotierte Bereich niedriger dotiert ist als das Substrat und zumindest einen Teilbereich eines Kanalsbereiches enthält. Das ESD-Schutz-Element weist außerdem stark dotierte Pocket-Bereiche (pocket regions) auf, welche dazu dienen, den Einfluss der kurzen Transistor-Gatelänge auf die Transistoreigenschaften wie zum Beispiel die Schwellenspannung zu verringern.
  • In [5] ist ein auf einem p-Typ-Substrat ausgebildeter ESD-Schutz-Schaltkreis offenbart, welcher einen PMOS-Transistor und einen NMOS-Transistor aufweist. Ferner ist eine äquivalente Zener-Diode in dem p-Typ-Substrat ausgebildet, wobei ein Durchbruch der äquivalenten Zener-Diode den PMOS-Transistor bzw. den NMOS-Transistor daran hindert, einen Rückschnapp-Durchbruch (snapback breakdown) zu erzeugen.
  • In [6] ist ein Feldeffekttransistor mit verbesserter Spannungsfestigkeit offenbart, welcher einen innerhalb eines P-Substrats ausgebildeten N+-dotierten Drain-Diffusionsbereich aufweist, wobei ein zusätzlicher N-dotierter Diffusionsbereich innerhalb des N+-dotierten Drain-Diffusionsbereiches tiefer in das Substrat ragt als der N+-dotierte Drain-Diffusionsbereich.
  • Der Erfindung liegt das Problem zugrunde, ein elektronisches Bauelement mit einer ESD-Schutzvorrichtung bereitzustellen, bei dem die oben genannten Effekte, d. h. beispielsweise eine starke Erhöhung des Leckstroms sowie eine starke Streuung des Leckstroms, reduziert werden.
  • Das Problem wird durch ein Verfahren zum Herstellen eines elektronischen Bauelementes sowie durch ein elektronisches Bauelement mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst. Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
  • Bei dem Verfahren zum Herstellen eines elektronischen Bauelementes wird ein Substrat durch Einbringen von Dotieratomen dotiert. Ferner wird mindestens ein Anschlussbereich des elektronischen Bauelementes in dem Substrat mittels Dotierung mit Dotieratomen ausgebildet, wobei der Anschlussbereich einen ersten Leitfähigkeitstyp aufweist, und zumindest unterhalb des mindestens einen Anschlussbereiches wird mittels Dotierung mit Dotieratomen mindestens ein zusätzlicher dotierter Bereich ausgebildet, welcher lateral vollständig innerhalb des Anschlussbereiches ausgebildet wird und welcher einen zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp aufweist, wobei der mindestens eine zusätzliche dotierte Bereich als ESD-Bereich ausgebildet wird, welcher ESD-Bereich dem Schutz vor elektrostatisch erzeugten Entladungen dient. Weiterhin wird in dem Substrat mindestens ein Wannenbereich mittels Dotierung mit Dotieratomen gebildet, wobei zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Wannenbereich-Dotierung blockiert wird, derart, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Dotierungsstärke am Ende des Verfahrens der Dotierungsstärke des Substrats entspricht, wobei der Wannenbereich den Bereich, in dem die Wannenbereich-Dotierung blockiert ist, vollständig umschließt.
  • Ferner ist ein elektronisches Bauelement geschaffen, mit einem dotierten Substrat, mit mindestens einem mittels Dotierung mit Dotieratomen ausgebildeten Anschlussbereich, welcher einen ersten Leitfähigkeitstyp aufweist, mit mindestens einem zusätzlichen dotierten Bereich, welcher zumindest unterhalb des mindestens einen Anschlussbereiches ausgebildet ist, welcher lateral vollständig innerhalb des Anschlussbereiches ausgebildet ist und welcher einen zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp aufweist, wobei der mindestens eine zusätzliche Bereich als ESD-Bereich ausgebildet ist, welcher ESD-Bereich dem Schutz vor elektrostatisch erzeugten Entladungen dient, und mit mindestens einem mittels Dotierung mit Dotieratomen ausgebildeten Wannenbereich, wobei der Wannenbereich derart ausgebildet ist, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Wannenbereich-Dotierung blockiert ist, derart, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereichs die Dotierungsstärke der Dotierungsstärke des Substrats entspricht, wobei der Wannenbereich den Bereich, in dem die Wannenbereich-Dotierung blockiert ist, vollständig umschließt.
  • Der mindestens eine zusätzliche mittels Dotierung mit Dotieratomen dotierte Bereich ist als ESD-Bereich ausgebildet, welcher ESD-Bereich dem Schutz vor elektrostatisch erzeugten Entladungen dient.
  • Gemäß einer Ausgestaltung der Erfindung ist der mindestens eine dotierte Bereich bzw. ESD-Bereich als ESD-Implantation ausgebildet.
  • Ein Aspekt der Erfindung kann in der Erkenntnis gesehen werden, dass der Leckstrom in einem elektronischen Bauelement mit ESD-Implantation und konventionellem Layout, wie zum Beispiel dem in 1A und 1B dargestellten Feldeffekttransistor 100, durch Defekte und/oder Versetzungen in dem Wannenbereich 101 hervorgerufen wird. Unter Defekten bzw. Versetzungen im Wannenbereich versteht man hierbei beispielsweise ein Abweichen von der regulären Kristallgitterstruktur des Substratmaterials, im Falle eines Siliziumsubstrats zum Beispiel ein Abweichen von der regulären Diamantgitterstruktur. Diese Defekte bzw. Versetzungen in dem Wannenbereich entstehen zum Beispiel als Folge der Dotierung mit Dotieratomen, wenn die Dotieratome mit Hilfe eines Ionenimplantationsverfahrens eingebracht werden, siehe auch [2].
  • Die durch die Implantation von Dotieratomen erzeugten Defekte bzw. Versetzungen im Wannenbereich werden durch eine nachfolgende ESD-Implantation sowie weitere Prozess-Schritte elektrisch aktiviert und bewirken somit einen Leckstrom im elektronischen Bauelement. Anders ausgedrückt bilden die Defekte/Versetzungen im Wannenbereich Leckstrompfade, die über die ESD-Implantation elektrisch aktiv werden.
  • Ein weiterer Aspekt der Erfindung liegt in der Erkenntnis, dass der Leckstrom in einem elektronischen Bauelement, welcher Leckstrom durch das Auftreten von Defekten bzw. Versetzungen in dem Wannenbereich bedingt ist, nahezu vollständig entfernt werden kann, wenn zumindest unterhalb eines ESD-Bereiches (bzw. einer ESD-Implantation) oder zumindest unterhalb mehrerer ESD-Bereiche (ESD-Implantationen) in dem elektronischen Bauelement die Wannenbereich-Dotierung blockiert wird, d. h. dass zumindest unterhalb des einen ESD-Bereiches oder zumindest unterhalb der mehreren ESD-Bereiche die gleiche Dotierung wie im Substrat angenommen wird. Mittels des Blockierens der Wannenbereich-Dotierung wird also erreicht, dass zumindest unterhalb des einen ESD-Bereiches oder zumindest unterhalb der mehreren ESD-Bereiche nicht die gleiche Dotierung vorherrscht, wie in dem übrigen Wannenbereich. Im Falle der Dotierung mit Hilfe eines Ionenimplantationsverfahrens kann die Blockierung der Wannenbereich-Dotierung zum Beispiel unter Verwendung einer Dotiermaske erreicht werden.
  • Die Reduktion des Leckstroms ist im wesentlichen darauf zurückzuführen, dass durch die Blockierung der Wannenbereich- Dotierung die Ausbildung von Versetzungen oder Defekten zumindest unterhalb der ESD-Bereiche (ESD-Implantationen) verhindert wird.
  • Ein Aspekt der Erfindung ist es daher, das Auftreten von Defekten bzw. Versetzungen in dem Wannenbereich, welche Defekte bzw. Versetzungen zu einem unerwünschten Leckstrom in einem elektronischen Bauelement führen können, durch ein neuartiges Herstellungsverfahren zu unterdrücken.
  • Bei dem Verfahren zum Herstellen eines elektronischen Bauelementes wird ein Substrat bereitgestellt, welches Substrat zum Beispiel aus Kohlenstoff und/oder aus Silizium und/oder aus Germanium und/oder aus einem IV-IV-Halbleitermaterial und/oder aus einem III-V-Halbleitermaterial und/oder aus einem II-VI-Halbleitermaterial gebildet wird.
  • Für den Fall, dass das Substrat aus einem IV-IV-Halbleitermaterial gebildet wird, kann dieses IV-IV-Halbleitermaterial zum Beispiel SiC und/oder SiGe sein.
  • Das Substrat wird mittels Dotierung mit Dotieratomen dotiert, wobei das Substrat p-dotiert oder n-dotiert werden kann. Eine p-Dotierung des Substrats kann zum Beispiel durch Einbringen von Bor-Atomen erfolgen, eine n-Dotierung des Substrats kann zum Beispiel durch Einbringen von Stickstoff-Atomen und/oder von Arsen-Atomen und/oder von Phosphor-Atomen erfolgen. Die Dotierung des Substrats kann zum Beispiel mit Hilfe eines Ionenimplantationsverfahrens erfolgen.
  • Im Rahmen des Verfahrens zum Herstellen eines elektronischen Bauelementes werden in dem Substrat mittels Dotierung mit Dotieratomen ein oder mehrere dotierte Wannenbereiche ausgebildet. Die einzelnen Wannenbereiche können dabei p-dotiert oder n-dotiert sein. Im Falle mehrerer Wannenbereiche kann ein erster Wannenbereich zum Beispiel p-dotiert sein, und ein zweiter Wannenbereich kann ebenfalls p-dotiert oder aber n-dotiert sein. Umgekehrt können sowohl der erste Wannenbereich als auch der zweite Wannenbereich n-dotiert sein. In diesem Zusammenhang gilt, dass die Bezeichnung der Wannenbereiche beliebig austauschbar ist und keine feste Nummerierung impliziert. Die obigen Überlegungen gelten sinngemäß auch für die Ausbildung von mehr als zwei Wannenbereichen.
  • Die Ausbildung eines oder mehrerer Wannenbereiche kann beispielsweise mit Hilfe eines Ionenimplantationsverfahrens erfolgen. Die p-Dotierung eines Wannenbereiches oder mehrerer Wannenbereiche kann zum Beispiel durch Einbringen von Bor-Atomen erfolgen, während eine mögliche n-Dotierung eines Wannenbereiches oder mehrerer Wannenbereiche zum Beispiel durch Einbringen von Stickstoff-Atomen und/oder Arsen-Atomen und/oder Phosphor-Atomen erfolgen kann.
  • Eine Grundidee des Verfahrens zum Herstellen eines elektronischen Bauelementes kann darin gesehen werden, dass die Wannenbereich-Dotierung an vordefinierten Stellen des Substrats unterdrückt wird, anders ausgedrückt, die Wannenbereich-Dotierung wird an diesen Stellen blockiert.
  • Durch die Blockierung der Wannenbereich-Dotierung an den vordefinierten Stellen des Substrats wird erreicht, dass an diesen Stellen die Dotierungsstärke der des Substrats entspricht, und nicht der des übrigen Wannenbereiches bzw. der übrigen Wannenbereiche.
  • In einer Ausgestaltung der Erfindung ist vorgesehen, die Dotierung des Wannenbereiches oder der Wannenbereiche mit Hilfe eines Ionenimplantationsverfahrens, oder kurz durch Ionenimplantation, zu realisieren. Die Blockierung der Wannenbereich-Dotierung an vordefinierten Stellen des Substrats kann zum Beispiel dadurch erreicht werden, dass bei der Ionenimplantation eine Dotiermaske bzw. Implantationsmaske verwendet wird.
  • Gemäß einer Ausgestaltung der Erfindung erfolgt die Blockierung der Wannenbereich-Dotierung bevorzugt zumindest an den Stellen im Substrat, die unterhalb mindestens eines in einem weiteren Prozess-Schritt auszubildenden zusätzlichen dotierten Bereiches liegen. Der in dem weiteren Prozess-Schritt auszubildende mindestens eine zusätzliche dotierte Bereich ist als ESD-Bereich (zum Beispiel als ESD-Implantation) ausgebildet, welcher ESD-Bereich dem Schutz vor elektrostatisch erzeugten Entladungen dient.
  • Mit der Blockierung der Wannenbereich-Dotierung zumindest unterhalb der als ESD-Bereich ausgebildeten zusätzlichen dotierten Bereiche wird erreicht, dass sich unterhalb der in einem weiteren Prozess-Schritt auszubildenden ESD-Bereiche keine Defekte bzw. Versetzungen bilden, welche während eines nachfolgenden Prozess-Schritts aktiviert werden können und zu einem unerwünschten Leckstrom führen können.
  • Im Rahmen des Verfahrens zum Herstellen eines elektronischen Bauelementes ist es weiterhin vorgesehen, dass mindestens ein Anschlussbereich des elektronischen Bauelementes in dem Substrat mittels Dotierung mit Dotieratomen ausgebildet wird. Die Anschlussbereiche können dabei p-dotiert oder n-dotiert sein, wobei bezüglich der Dotierung der einzelnen Anschlussbereiche analoge Überlegungen zu den Überlegungen bezüglich der Dotierung der Wannenbereiche gelten, d. h. es können ausschließlich n-dotierte Anschlussbereiche oder ausschließlich p-dotierte Anschlussbereiche ausgebildet sein, oder es können mindestens ein p-dotierter Anschlussbereich sowie mindestens ein n-dotierter Anschlussbereich ausgebildet sein. Die Dotierung kann zum Beispiel mit Hilfe eines Ionenimplantationsverfahrens erfolgen, wobei eine p-Dotierung eines Anschlussbereiches beispielsweise durch Einbringen von Bor-Atomen in das Substrat erreicht werden kann, und eine n- Dotierung beispielsweise durch Einbringen von Stickstoff-Atomen und/oder von Arsen-Atomen und/oder von Phosphor-Atomen.
  • Ferner ist im Rahmen des Verfahrens zum Herstellen eines elektronischen Bauelementes die Ausbildung von mindestens einem zusätzlichen dotierten Bereich vorgesehen, wobei die Ausbildung des mindestens einen zusätzlichen dotierten Bereiches mittels Dotierung mit Dotieratomen erfolgt. Weiterhin ist vorgesehen, dass der mindestens eine zusätzliche dotierte Bereich zumindest unterhalb eines oder zumindest unterhalb mehrerer Anschlussbereiche des elektronischen Bauelementes ausgebildet wird.
  • Der mindestens eine zusätzliche dotierte Bereich wird als ESD-Bereich ausgebildet, welcher ESD-Bereich dem Schutz vor elektrostatisch erzeugten Entladungen dient. Anschaulich kann es sich bei dem mindestens einen dotierten Bereich, welcher im Rahmen des Verfahrens zum Herstellen eines elektronischen Bauelementes ausgebildet wird, um eine ESD-Implantation handeln.
  • Gemäß einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass der mindestens eine Anschlussbereich des elektronischen Bauelementes, welches elektronische Bauelement durch ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauelementes hergestellt wurde, elektrisch kontaktiert wird.
  • Die elektrische Kontaktierung des mindestens einen Anschlussbereiches kann hierbei durch Ausbilden mindestens einer Salizid-Schicht erfolgen.
  • Gemäß einer weiteren Ausgestaltung der Erfindung ist es vorgesehen, dass das Ausbilden einer Salizid-Schicht, welche Salizid-Schicht zur elektrischen Kontaktierung eines Anschlussbereiches des elektronischen Bauelementes dient, unter Verwendung einer Maske erfolgt.
  • Im weiteren werden Ausgestaltungen des erfindungsgemäßen elektronischen Bauelementes beschrieben. Die Ausgestaltungen des erfindungsgemäßen Verfahrens zum Herstellen eines elektronischen Bauelementes gelten auch für das elektronische Bauelement und umgekehrt.
  • Gemäß einer Ausgestaltung der Erfindung ist das elektronische Bauelement als Feldeffekttransistor ausgebildet. Der Feldeffekttransistor kann hierbei ein MOS-Feldeffekttransistor sein, speziell kann der Feldeffekttransistor ein PMOS-Feldeffekttransistor oder ein NMOS-Feldeffekttransistor sein.
  • In einer Ausgestaltung der Erfindung ist vorgesehen, dass das elektronische Bauelement als NMOS-Feldeffekttransistor ausgebildet ist. In diesem Fall ist das Substrat p-dotiert, wobei die Substratdotierung bevorzugt zwischen 1015 cm–3 und 1018 cm–3 beträgt. Ferner ist der Wannenbereich p-dotiert, wobei die Wannenbereich-Dotierung bevorzugt zwischen 1016 cm–3 und 1019 cm–3 beträgt, sind die Anschlussbereiche n-dotiert, wobei die Dotierung der Anschlussbereiche bevorzugt zwischen 1017 cm–3 und 1021 cm–3 beträgt, sind die als ESD-Bereiche ausgebildeten zusätzlichen dotierten Bereiche p-dotiert, wobei die Dotierung der ESD-Bereiche bevorzugt zwischen 1015 cm–3 und 1020 cm–3 beträgt.
  • Gemäß einer weiteren Ausgestaltung der Erfindung ist es vorgesehen, dass das elektronische Bauelement als PMOS-Feldeffekttransistor ausgebildet ist. In diesem Fall ist das Substrat n-dotiert, wobei die Substratdotierung bevorzugt zwischen 1015 cm–3 und 1018 cm–3 beträgt. Ferner ist der Wannenbereich n-dotiert, wobei die Wannenbereich-Dotierung bevorzugt zwischen 1016 cm–3 und 1019 cm–3 beträgt, sind die Anschlussbereiche p-dotiert, wobei die Dotierung der Anschlussbereiche bevorzugt zwischen 1017 cm–3 und 1021 cm–3 beträgt, sind die als ESD-Bereiche ausgebildeten zusätzlichen dotierten Bereiche n-dotiert, wobei die Dotierung der ESD-Bereiche bevorzugt zwischen 1015 cm–3 und 1020 cm–3 beträgt.
  • Gemäß einer weiteren Ausgestaltung der Erfindung ist es vorgesehen, dass das elektronische Bauelement als Diode ausgebildet ist, wobei die Diode eine pn-Diode oder eine pin-Diode oder eine Schottky-Diode sein kann.
  • Weiterhin kann das erfindungsgemäße elektronische Bauelement als Bipolartransistor ausgebildet sein.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. In den Figuren sind gleiche Elemente mit gleichen Bezugszeichen versehen.
  • Es zeigen
  • 1A und 1B einen schematischen Aufbau eines Feldeffekttransistors gemäß dem Stand der Technik;
  • 2 die Abhängigkeit des Leckstroms von der Kanallänge bei NMOS-Transistoren mit ESD-Implantation und herkömmlichem Layout;
  • 3 die Abhängigkeit des Leckstroms von der Kanallänge bei NMOS-Transistoren ohne ESD-Implantation und herkömmlichem Layout;
  • 4 die mittleren Leckströme für NMOS-Transistoren mit bzw. ohne ESD-Implantation für verschiedene Fertigungslose;
  • 5 Transmissions-Elektronen-Mikroskopie-Aufnahmen eines p-dotierten Wannenbereiches;
  • 6 die Verteilung des Leckstroms bei n-Kanal-Feldeffekttransistoren mit ESD-Implantation und unterschiedlichen Herstellungsprozessen;
  • 7A einen ersten Prozess-Schritt während des Verfahrens zum Herstellen eines elektronischen Bauelementes gemäß einem Ausführungsbeispiel der Erfindung;
  • 7B einen zweiten Prozess-Schritt während des Verfahrens zum Herstellen eines elektronischen Bauelementes gemäß dem Ausführungsbeispiel der Erfindung;
  • 7C einen dritten Prozess-Schritt während des Verfahrens zum Herstellen eines elektronischen Bauelementes gemäß dem Ausführungsbeispiel der Erfindung;
  • 7D einen vierten Prozess-Schritt während des Verfahrens zum Herstellen eines elektronischen Bauelementes gemäß dem Ausführungsbeispiel der Erfindung;
  • 7E einen fünften Prozess-Schritt während des Verfahrens zum Herstellen eines elektronischen Bauelementes gemäß dem Ausführungsbeispiel der Erfindung;
  • 7F einen sechsten Prozess-Schritt während des Verfahrens zum Herstellen eines elektronischen Bauelementes gemäß dem Ausführungsbeispiel der Erfindung;
  • 7G und 7H einen schematischen Aufbau eines Feldeffekttransistors gemäß einem Ausführungsbeispiel der Erfindung;
  • 8A und 8B einen schematischen Aufbau eines Feldeffekttransistors gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 9A und 9B einen schematischen Aufbau einer Diode gemäß einem dritten Ausführungsbeispiel der Erfindung;
  • 10 einen schematischen Aufbau eines Bipolartransistors gemäß einem vierten Ausführungsbeispiel der Erfindung.
  • 5 zeigt eine TEM-Aufnahme (Transmissions-Elektronen-Mikroskopie) 501 eines p-dotierten Wannenbereiches 504 eines Feldeffekttransistors als Draufsicht wobei die Dicke der untersuchten Probe 3 μm beträgt. In der TEM-Aufnahme 501 sind Versetzungen bzw. Defekte 505 in der Gitterstruktur im p-dotierten Wannenbereich 504 als dunkle Linien zu erkennen.
  • Ferner ist in 5 eine vergrößerte Ansicht eines Querschnitts 502 abgebildet welcher Querschnitt 502 aus dem Bereich zwischen den beiden durchgezogenen Linien in der TEM-Aufnahme 501 stammt. Der Querschnitt 502 wurde ebenfalls mittels TEM aufgenommen, wobei die Dicke der untersuchten Probe 2 μm betrug. In der Aufnahme des Querschnitts sind erneut die Versetzungen bzw. Defekte 505 in dem p-dotierten Wannenbereich 504 als dunkle Linien zu erkennen. Aus der TEM-Aufnahme 501 sowie der TEM-Aufnahme 502 ist weiterhin ersichtlich, dass die Versetzungen bzw. Defekte 505 im p-dotierten Wannenbereich 504 in einem Winkel zur Substratoberfläche verlaufen, d. h. die Versetzungen bzw. Defekte 505 verlaufen schräg zur Substrat-Oberfläche, insbesondere verlaufen die Versetzungen bzw. Defekte 505 nicht parallel und nicht senkrecht zur Substrat-Oberfläche.
  • 5 zeigt weiterhin eine Ausschnittsvergrößerung 503 der TEM-Aufnahme des Querschnitts 502, in welcher Ausschnittsvergrößerung 503 die Versetzungen bzw. Defekte 505 als dunkle Linien gekennzeichnet sind.
  • Das Diagramm 600 in 6 zeigt die Verteilung des Leckstroms Ileak von n+-Diffusionen bei n-Kanal-Transistoren mit ESD-Implantation und unterschiedlichen Herstellungsprozessen. Auf der Abszisse ist die Stärke des Leckstroms aufgetragen, während auf der Ordinate die prozentuale Anzahl der Transistoren aufgetragen ist, welche Transistoren einen Leckstrom aufweisen, der kleiner oder gleich dem entsprechenden Wert auf der Abszisse ist, d. h. das Diagramm 600 in 6 zeigt eine kumulierte Häufigkeitsverteilung der Leckströme.
  • Aus 6 liest man ab, dass etwa 40% der Transistoren, die unter Verwendung einer herkömmlichen Prozessfolge hergestellt wurden (im Diagramm durch die Messkurve 605 gekennzeichnet), einen stark erhöhten Leckstrom aufweisen. Durch Variieren der Prozessparameter wie zum Beispiel der Implantationsdosis oder der Implantationsenergie (im Diagramm durch die Messkurven 602, 603, 604 und 606 gekennzeichnet) lässt sich der Anteil von Bauteilen mit hohem Leckstrom teilweise etwas reduzieren, die prinzipielle Charakteristik bleibt jedoch unverändert. Weiterhin wird die ESD-Festigkeit der elektronischen Bauteile durch die eben genannten Verfahren stark reduziert.
  • Die Messkurve 601 in 6 zeigt die Leckstromcharakteristik von n-Kanal-Transistoren, welche n-Kanal-Transistoren mittels eines Verfahrens zum Herstellen eines elektronischen Bauelementes hergestellt wurden. Ein Aspekt des Verfahrens ist die Blockierung der Wannenbereich-Dotierung unterhalb der ESD-Bereiche der n-Kanal-Transistoren. Wie man anhand der Messkurve 601 in 6 erkennt, lässt sich durch die Blockierung des Wannenbereiches (in diesem Fall des p-dotierten Wannenbereiches) unterhalb der ESD-Implantationen der Leckstrom deutlich, d. h. um über eine Größenordnung, reduzieren. Gleichzeitig bleibt bei diesem Verfahren die ESD-Festigkeit erhalten.
  • Die in 6 gezeigten Messergebnisse zeigen, dass sich durch die Blockierung des Wannenbereiches unterhalb eines ESD-Bereiches oder unterhalb mehrerer ESD-Bereiche des elektronischen Bauelementes die gewünschte Reduktion des Leckstroms erreichen lässt (vergleiche die Messkurve 601 in 6), wobei gleichzeitig eine hohe ESD-Festigkeit erzielt wird.
  • Im Folgenden werden Ausführungsbeispiele der Erfindung anhand der 7A bis 10 näher erläutert. Die in den Figuren gezeigten Abbildungen sind schematisch und daher nicht maßstabsgetreu.
  • Nachfolgend wird anhand der 7A bis 7G ein Verfahren zum Herstellen eines elektronischen Bauelementes, in dem gezeigten Beispiel eines n-Kanal-Feldeffekttransistors, gemäß einem Ausführungsbeispiel der Erfindung beschrieben.
  • Zur Herstellung eines n-Kanal-Feldeffekttransistors 700 wird in einem ersten, in 7A gezeigten, Prozess-Schritt ein Substrat 701 bereitgestellt und anschließend durch Einbringen von Dotieratomen p-dotiert. Bei dem Substrat kann es sich zum Beispiel um ein Silizium-Substrat handeln. Die Dotierung erfolgt beispielsweise durch Ionenimplantation, wobei als Dotieratome zum Beispiel Bor-Atome verwendet werden können.
  • In einem zweiten, in 7B gezeigten, Prozess-Schritt wird in dem Substrat 701 mittels Dotierung mit Dotieratomen ein p-dotierter Wannenbereich 702 ausgebildet. Ähnlich wie bei der Dotierung des Substrats 701 erfolgt die Dotierung des Wannenbereiches 702 mit Hilfe eines Ionenimplantationsverfahrens, wobei als Dotieratome Bor-Atome verwendet werden können. Während der Dotierung des Wannenbereiches 702 werden vordefinierte Bereiche 708 von der Wannenbereich-Dotierung ausgenommen bzw. blockiert. Dies erfolgt unter Verwendung einer Dotiermaske während der Ionenimplantation. Die von der Wannenbereich-Dotierung ausgenommenen bzw. blockierten Bereiche 708 weisen demnach dieselbe Dotierung auf wie das Substrat 701, wohingegen der dotierte Wannenbereich 702 eine andere Dotierung aufweist.
  • In einem dritten, in 7C gezeigten, Prozess-Schritt wird auf einem zentralen Bereich, anders ausgedrückt im Wesentlichen in der Mitte, des dotierten Wannenbereiches ein Gate-Anschlussbereich 703 ausgebildet. Für die Ausbildung des Gate-Anschlussbereiches 703 können Abscheideverfahren und/oder Strukturierungsverfahren verwendet werden.
  • In einem vierten, in 7D gezeigten, Prozess-Schritt werden mittels Dotierung mit Dotieratomen zwei n-dotierte Anschlussbereiche 704 in dem Substrat ausgebildet, welche Anschlussbereiche 704 als Source-/Drain-Anschlussbereiche des n-Kanal-Feldeffekttransistors 700 dienen. Die Dotierung erfolgt zum Beispiel durch Ionenimplantation, wobei als Dotieratome beispielsweise Stickstoff-Atome und/oder Arsen-Atome und/oder Phosphor-Atome verwendet werden können. Die beiden Source-/Drain-Anschlussbereiche 704 sind dabei jeweils oberhalb eines von der Wannenbereichdotierung blockierten Bereiches 708 ausgebildet.
  • In einem fünften, in 7E gezeigten, Prozess-Schritt werden mittels Dotierung mit Dotieratomen zwei zusätzliche p-dotierte Bereiche 705 in dem Substrat ausgebildet, welche zusätzlichen dotierten Bereiche 705 als ESD-Bereiche ausgebildet sind und dem Schutz vor elektrostatisch erzeugten Entladungen dienen. Die Dotierung erfolgt zum Beispiel durch Ionenimplantation, wobei als Dotieratome beispielsweise Bor-Atome verwendet werden können. Die beiden ESD-Bereiche 705 sind dabei jeweils unterhalb eines der beiden Source-/Drain-Anschlussbereiche 704 des Feldeffekttransistors 700 ausgebildet, derart, dass unterhalb jedes der beiden ESD- Bereiche 705 jeweils ein von der Wannenbereich-Dotierung ausgenommener bzw. blockierter Bereich 708 ausgebildet ist.
  • Anschaulich sind also zwei von unten nach oben verlaufende Schichtfolgen ausgebildet, jeweils aufweisend einen von der Wannenbereich-Dotierung blockierten Bereich 708, einen zusätzlichen dotierten Bereich 705, welcher zusätzliche dotierte Bereich 705 als ESD-Bereich ausgebildet ist, sowie einen Source-/Drain-Anschlussbereich 704. Die laterale Ausdehnung eines von der Wannenbereich-Dotierung blockierten Bereiches 708 ist in dem gezeigten Ausführungsbeispiel genauso groß wie die laterale Ausdehnung des darüber ausgebildeten ESD-Bereiches 705. Dies stellt jedoch keine notwendige Eigenschaft dar. Die laterale Ausdehnung eines von der Wannenbereich-Dotierung blockierten Bereiches 708 kann ebenso größer oder auch kleiner als die laterale Ausdehnung des entsprechenden ESD-Bereiches 705 sein.
  • In einem sechsten, in 7F gezeigten, Prozess-Schritt werden die beiden Source-/Drain-Anschlussbereiche 704 des Feldeffekttransistors durch Salizidierung mit jeweils einer Salizid-Schicht 706 elektrisch kontaktiert. Die Salizidierung kann beispielsweise unter Verwendung einer Maske derart erfolgen, dass vordefinierte Bereiche von der Salizidierung ausgenommen, d. h. blockiert werden.
  • In einem siebten Prozess-Schritt werden die auf den beiden Source-/Drain-Anschlussbereichen 704 ausgebildeten Salizid-Schichten 706 durch jeweils ein oder mehrere Kontaktlöcher 707 elektrisch kontaktiert. Die 7G und 7H zeigen den Feldeffekttransistor 700 nach der Ausbildung der Kontaktlöcher 707. 7H zeigt eine Draufsicht bzw. Layout des durch die oben beschriebenen Prozess-Schritte ausgebildeten Feldeffekttransistors 700, während sich die in 7G dargestellte Ansicht als Querschnittsansicht entlang der gestrichelten Linie A-A' in 7H ergibt. Die in 7H durch die Source-/Drain-Anschlussbereiche 704 verdeckten ESD- Bereiche 705 und die von der Wannenbereich-Dotierung ausgenommenen Bereiche 708 sind durch gestrichelte Umrisslinien gekennzeichnet. Ferner sind in 7H die Salizid-blockierten Bereiche F, G und H, d. h. die Bereiche, welche von der Salizidierung ausgenommen sind durch gepunktete Umrisslinien gekennzeichnet.
  • Die 8A und 8B zeigen ein weiteres Ausführungsbeispiel der Erfindung.
  • Dargestellt ist ein als n-Kanal-Feldeffekttransistor 800 ausgebildetes elektronisches Bauelement, welcher n-Kanal-Feldeffekttransistor 800 dem in 7A und 7B ähnelt. Die 8B zeigt eine Draufsicht bzw. Layout des erfindungsgemäßen n-Kanal-Feldeffekttransistors 800, während sich die in 8A gezeigte Ansicht als Querschnittsansicht entlang der gestrichelten Linie A-A' in 8B ergibt.
  • Der wesentliche Unterschied des in 8A und 8B dargestellten n-Kanal-Feldeffekttransistors 800 zu dem in den 7G und 7B dargestellten n-Kanal-Feldeffekttransistor 700 besteht darin, dass bei dem n-Kanal-Feldeffekttransistor 800 die von der Wannenbereich-Dotierung ausgenommenen Bereiche 708 eine größere laterale Ausdehnung haben als die darüber ausgebildeten ESD-Bereiche 705.
  • Anschaulich überragen die von der Wannenbereich-Dotierung ausgenommenen Bereiche 708 die als ESD-Bereiche ausgebildeten zusätzlichen dotierten Bereiche 705 seitlich, wobei gemäß einer bevorzugten Ausgestaltung der Erfindung die von der Wannenbereich-Dotierung ausgenommenen Bereiche 708 die ESD-Bereiche 705 seitlich um etwa 250 nm überragen.
  • Die größere laterale Ausdehnung der von der Wannenbereich-Dotierung ausgenommenen Bereiche 708 bewirkt, dass auch Versetzungen oder Defekte in dem dotierten Wannenbereich 702, welche Versetzungen oder Defekte unter einem Winkel zur Substratoberfläche verlaufen, nicht die ESD-Bereiche 705 erreichen.
  • Anschaulich ausgedrückt wird also der Kontakt zwischen schräg verlaufenden Versetzungen bzw. Defekten in dem dotierten Wannenbereich 702 und den ESD-Bereichen 705 verhindert.
  • 9A und 9B zeigen eine Diode 900 gemäß einem weiteren Ausführungsbeispiel der Erfindung. 9B zeigt eine Draufsicht bzw. Layout der erfindungsgemäßen Diode, während sich die in 9A gezeigte Ansicht als Querschnittsansicht entlang der gestrichelten Linie A-A' in 9B ergibt.
  • Die Diode 900 weist ein p-dotiertes Substrat 901 auf, in welchem Substrat 901 ein ebenfalls p-dotierter Wannenbereich 902 ausgebildet ist. Ferner weist die Diode 900 einen ersten Anschlussbereich 903 auf, welcher erste Anschlussbereich p-dotiert ist, sowie einen zweiten Anschlussbereich 904, welcher zweite Anschlussbereich n-dotiert ist. Die beiden Anschlussbereiche 903 und 904 der Diode 900 sind jeweils über eine Silizid-Schicht 906 und ein oder mehrere Kontaktlöcher 907 elektrisch kontaktiert. Unterhalb des zweiten n-dotierten Anschlussbereiches 904 ist ein zusätzlicher dotierter Bereich 905 ausgebildet, welcher zusätzliche dotierte Bereich als ESD-Bereich ausgebildet ist und dem Schutz vor elektrostatisch erzeugten Entladungen dient. In der Draufsicht in 9B wird der von dem zweiten Anschlussbereich 904 verdeckte ESD-Bereich 905 durch die gestrichelte Linie angedeutet.
  • Weiterhin weist die Diode 900 einen von der Wannenbereich-Dotierung ausgenommenen Bereich 908 auf, welcher Bereich 908 unterhalb des ESD-Bereiches 905 ausgebildet ist und eine größere laterale Ausdehnung besitzt als der ESD-Bereich 905, d. h. der von der Wannenbereich-Dotierung ausgenommene Bereich 908 überragt den ESD-Bereich 905 seitlich. Dadurch wird verhindert, dass schräg im Wannenbereich 902 verlaufende Versetzungen bzw. Defekte mit dem ESD-Bereich 905 in Kontakt treten können. In der Draufsicht in 9B ist der von der Wannenbereich-Dotierung ausgenommene Bereich 908 durch die gestrichelte Linie angedeutet.
  • 10 zeigt einen Bipolartransistor 1000 gemäß einem weiteren Ausführungsbeispiel der Erfindung. Der Bipolartransistor 1000 weist einen p-dotierten Wannenbereich 1001 auf, welcher Wannenbereich 1001 in einem dotierten Substrat (nicht gezeigt) ausgebildet ist. Die Dotierung des Wannenbereiches 1001 kann zum Beispiel unter Verwendung eines Ionenimplantationsverfahrens erfolgen. Als Dotieratome für die Dotierung des Wannenbereiches 1001 können Bor-Atome verwendet werden. Ferner sind in dem p-dotierten Wannenbereich 1001 des Bipolartransistors 1000 ein erster n-dotierter Anschlussbereich 1002, ein zweiter ebenfalls n-dotierter Anschlussbereich 1003 sowie ein p-dotierter Anschlussbereich 1004 ausgebildet. Der erste n-dotierte Anschlussbereich 1002 wird durch eine erste Isolationsschicht 1005 von dem zweiten n-dotierten Anschlussbereich 1003 getrennt, welche erste Isolationsschicht 1005 zum Beispiel aus Siliziumoxid gebildet sein kann. Der erste n-dotierte Anschlussbereich 1002 grenzt ferner mit einer der ersten Isolationsschicht 1005 abgewandten Seite an eine zweite Isolationsschicht 1006, welche zweite Isolationsschicht 1006 zum Beispiel aus Siliziumoxid gebildet sein kann. Der zweite n-dotierte Anschlussbereich 1003 grenzt mit einer der ersten Isolationsschicht 1005 abgewandten Seite an den p-dotierten Anschlussbereich 1004. Der p-dotierte Anschlussbereich 1004 wiederum grenzt mit einer dem zweiten n-dotierten Anschlussbereich 1003 abgewandten Seite an eine dritte Isolationsschicht 1007, welche dritte Isolationsschicht 1007 zum Beispiel aus Siliziumoxid gebildet sein kann. Der erste n-dotierte Anschlussbereich 1002 und der zweite n-dotierte Anschlussbereich 1003 sind über jeweils eine oder mehrere Kontaktierschichten 1008 elektrisch kontaktierbar. Unterhalb des ersten n-dotierten Anschlussbereiches 1002 ist ein zusätzlicher p-dotierter Bereich 1009 ausgebildet, welcher zusätzliche p-dotierte Bereich 1009 als ESD-Bereich ausgebildet ist und dem Schutz vor elektrostatisch erzeugten Entladungen dient. In dem durch die gestrichelte Linie umrissenen Bereich 1010 ist die Wannenbereich-Dotierung blockiert. Die Blockierung kann unter Verwendung einer Dotiermaske erfolgen. Aus der Blockierung der Wannenbereich-Dotierung in dem Bereich 1010 folgt, dass die Stärke der Dotierung in dem Bereich unterhalb des p-dotierten ESD-Bereiches 1009 der Stärke der Substrat-Dotierung entspricht. Durch die Blockierung der Wannenbereich-Dotierung in dem Bereich 1010 wird erreicht, dass sich in dem Bereich unterhalb des ESD-Bereiches 1009 keine Versetzungen bzw. Defekte ausbilden, welche zu einem unerwünschten Leckstrom in dem Bipolartransistor 1000 führen können.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] J. M. Rabaey, A. Chandrakasan, B. Nikolic, ”Digital Integrated Circuits – A Design Perspective”, p. 458, Prentice Hall, 2nd edition, 2003.
    • [2] D. Widmann, H. Mader, H. Friedrich, ”Technologie hochintegrierter Schaltungen”, S. 233–234, Springer Verlag, 2. Auflage, 1996.
    • [3] US 2003/0227053 A1
    • [4] US 2004/0043568 A1
    • [5] US 6 788 507 B2
    • [6] US 6 696 727 B2
    • A-A'
    Schnittlinie
    B, C, D, F, G, H
    Salizid-blockierte Bereiche
    100
    Feldeffekttransistor
    101
    Substrat
    102
    Wannenbereich
    103
    Gate-Anschlussbereich
    104
    Source-/Drain-Anschlussbereich
    105
    ESD-Bereich
    106
    Salizid-Schicht
    107
    Kontaktloch
    501
    Transmissions-Elektronen-Mikroskopie-Aufnahme
    502
    Transmissions-Elektronen-Mikroskopie-Aufnahme
    503
    Ausschnittsvergrößerung aus 502
    504
    p-dotierter Wannenbereich
    505
    Versetzungen bzw. Defekte
    600
    Häufigkeitsdiagramm
    601, 602, 603, 604, 605, 606
    Messkurven
    700
    Feldeffekttransistor
    701
    Substrat
    702
    Wannenbereich
    703
    Gate-Anschlussbereich
    704
    Source-/Drain-Anschlussbereich
    705
    ESD-Bereich
    706
    Salizid-Schicht
    707
    Kontaktloch
    708
    Von der Wannenbereich-Dotierung ausgenommener Bereich
    800
    Feldeffekttransistor
    900
    Diode
    901
    Substrat
    902
    Wannenbereich
    903
    Erster Anschlussbereich
    904
    Zweiter Anschlussbereich
    905
    ESD-Bereich
    906
    Salizid-Schicht
    907
    Kontaktloch
    908
    Von der Wannenbereich-Dotierung ausgenommener Bereich
    1000
    Bipolartransistor
    1001
    Wannenbereich
    1002
    Erster n-dotierter Anschlussbereich
    1003
    Zweiter n-dotierter Anschlussbereich
    1004
    p-dotierter Anschlussbereich
    1005
    Erste Isolationsschicht
    1006
    Zweite Isolationsschicht
    1007
    Dritte Isolationsschicht
    1008
    Kontaktierschicht
    1009
    ESD-Bereich
    1010
    Blockierung der Wannenbereich-Dotierung

Claims (21)

  1. Verfahren zum Herstellen eines elektronischen Bauelementes, bei dem • ein Substrat durch Einbringen von Dotieratomen dotiert wird; • mindestens ein Anschlussbereich des elektronischen Bauelementes in dem Substrat mittels Dotierung mit Dotieratomen ausgebildet wird, wobei der Anschlussbereich einen ersten Leitfähigkeitstyp aufweist; • zumindest unterhalb des mindestens einen Anschlussbereiches mittels Dotierung mit Dotieratomen mindestens ein zusätzlicher dotierter Bereich ausgebildet wird, welcher lateral vollständig innerhalb des Anschlussbereiches ausgebildet wird und welcher einen zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp aufweist, wobei der mindestens eine zusätzliche dotierte Bereich als ESD-Bereich ausgebildet wird, welcher ESD-Bereich dem Schut vor elektrostatisch erzeugten Entladungen dient; • in dem Substrat mindestens ein Wannenbereich mittels Dotierung mit Dotieratomen gebildet wird, wobei zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Wannenbereich-Dotierung blockiert wird, derart, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Dotierungsstärke am Ende des Verfahrens der Dotierungsstärke des Substrats entspricht, wobei der Wannenbereich den Bereich, in dem die Wannenbereich-Dotierung blockiert ist, vollständig umschließt.
  2. Verfahren gemäß Anspruch 1, bei dem das Substrat aus • Kohlenstoff und/oder • Silizium und/oder • Germanium und/oder • einem IV-IV-Halbleitermaterial und/oder • einem III-V-Halbleitermaterial und/oder • einem II-VI-Halbleitermaterial gebildet wird.
  3. Verfahren gemäß einem der Ansprüche 1 oder 2, bei dem die Dotierung des Substrats und/oder des mindestens einen Anschlussbereiches und/oder des mindestens einen zusätzlichen dotierten Bereiches und/oder des mindestens einen Wannenbereiches mit Hilfe eines Ionenimplantationsverfahrens erfolgt.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Blockieren der Wannenbereich-Dotierung unter Verwendung einer Dotiermaske erfolgt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem der mindestens eine Anschlussbereich elektrisch kontaktiert wird.
  6. Verfahren gemäß Anspruch 5, bei dem die elektrische Kontaktierung des mindestens einen Anschlussbereiches durch Ausbilden mindestens einer Salizid-Schicht erfolgt.
  7. Verfahren gemäß Anspruch 6, bei dem die Ausbildung der mindestens einen Salizid-Schicht unter Verwendung einer Maske erfolgt.
  8. Elektronisches Bauelement, • mit einen dotierten Substrat; • mit mindestens einem mittels Dotierung mit Dotieratomen ausgebildeten Anschlussbereich, welcher einen ersten Leitfähigkeitstyp aufweist; • mit mindestens einem zusätzlichen dotierten Bereich, welcher zumindest unterhalb des mindestens einen Anschlussbereiches ausgebildet ist, welcher lateral vollständig innerhalb des Anschlussbereiches ausgebildet ist und welcher einen zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp aufweist, wobei der mindestens eine zusätzliche Bereich als ESD-Bereich ausgebildet ist, welcher ESD-Bereich dem Schutz vor elektrostatisch erzeugten Entladungen dient; • mit mindestens einem mittels Dotierung mit Dotieratomen ausgebildeten Wannenbereich, wobei der Wannenbereich derart ausgebildet ist, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereiches die Wannenbereich-Dotierung blockiert ist, derart, dass zumindest unterhalb des mindestens einen zusätzlichen dotierten Bereichs die Dotierungsstärke der Dotierungsstärke des Substrats entspricht, wobei der Wannenbereich den Bereich, in dem die Wannenbereich-Dotierung blockiert ist, vollständig umschließt.
  9. Elektronisches Bauelement gemäß Anspruch 8, bei dem das Substrat aus • Kohlenstoff und/oder • Silizium und/oder • Germanium und/oder • einem IV-IV-Halbleitermaterial und/oder • einem III-V-Halbleitermaterial und/oder • einem II-VI-Halbleitermaterial gebildet wird.
  10. Elektronisches Bauelement gemäß einem der Ansprüche 8 oder 9, bei dem der mindestens eine Anschlussbereich elektrisch kontaktiert ist.
  11. Elektronisches Bauelement gemäß Anspruch 10, bei dem die elektrische Kontaktierung des mindestens einen Anschlussbereiches mit Hilfe einer Salizid-Schicht erfolgt.
  12. Elektronisches Bauelement gemäß einem der Ansprüche 8 bis 11, wobei das elektronische Bauelement als pn-Diode, oder als pin-Diode, oder als Schottky-Diode ausgebildet ist.
  13. Elektronisches Bauelement gemäß einem der Ansprüche 8 bis 11, wobei das elektronische Bauelement als Bipolartransistor ausgebildet ist.
  14. Elektronisches Bauelement gemäß einem der Ansprüche 8 bis 11, wobei das elektronische Bauelement als Feldeffekttransistor ausgebildet ist.
  15. Elektronisches Bauelement gemäß Anspruch 14, wobei das elektronische Bauelement als MOS-Feldeffekttransistor ausgebildet ist.
  16. Elektronisches Bauelement gemäß Anspruch 15, wobei das elektronische Bauelement als NMOS-Feldeffekttransistor oder als PMOS-Feldeffekttransistor ausgebildet ist.
  17. Elektronisches Bauelement gemäß Anspruch 16, wobei das elektronische Bauelement als NMOS-Feldeffekttransistor ausgebildet ist, • mit einen p-dotierten Substrat, wobei die Substratdotierung 1015 cm–3–1018 cm–3 beträgt; • mit einem p-dotierten Wannenbereich, wobei die Wannenbereich-Dotierung 1016 cm–3–1019 cm–3 beträgt; • mit n-dotierten Anschlussbereichen, wobei die Dotierung der Anschlussbereiche 1017 cm–3–1021 cm–3 beträgt; • mit p-dotierten ESD-Bereichen, wobei die Dotierung der ESD-Bereiche 1015 cm–3–1020 cm–3 beträgt.
  18. Elektronisches Bauelement gemäß Anspruch 16, wobei das elektronische Bauelement als PMOS-Feldeffekttransistor ausgebildet ist, • mit einem n-dotierten Substrat, wobei die Substratdotierung 1015 cm–3–1018 cm–3 beträgt; • mit einem n-dotierten Wannenbereich, wobei die Wannenbereich-Dotierung 1016 cm–3–1019 cm–3 beträgt; • mit p-dotierten Anschlussbereichen, wobei die Dotierung der Anschlussbereiche 1017 cm–3–1021 cm–3 beträgt • mit n-dotierten ESD-Bereichen, wobei die Dotierung der ESD-Bereiche 1015 cm–3–1020 cm–3 beträgt.
  19. Elektronisches Bauelement gemäß einem der Ansprüche 8 bis 14, wobei mindestens ein p-dotierter Wannenbereich ausgebildet ist.
  20. Elektronisches Bauelement gemäß einem der Ansprüche 8 bis 14, wobei mindestens ein n-dotierter Wannenbereich ausgebildet ist.
  21. Elektronisches Bauelement gemäß einem der Ansprüche 8 bis 14, wobei mindestens ein p-dotierter Wannenbereich und mindestens ein n-dotierter Wannenbereich ausgebildet ist.
DE102005028919A 2005-06-22 2005-06-22 Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement Expired - Fee Related DE102005028919B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005028919A DE102005028919B4 (de) 2005-06-22 2005-06-22 Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement
US11/454,996 US8710590B2 (en) 2005-06-22 2006-06-16 Electronic component and a system and method for producing an electronic component
CN2006100940559A CN1885554B (zh) 2005-06-22 2006-06-22 制造电子元件的方法以及电子元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005063528 2005-06-22
DE102005028919A DE102005028919B4 (de) 2005-06-22 2005-06-22 Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement

Publications (3)

Publication Number Publication Date
DE102005028919A1 DE102005028919A1 (de) 2006-12-28
DE102005028919A8 DE102005028919A8 (de) 2007-05-31
DE102005028919B4 true DE102005028919B4 (de) 2010-07-01

Family

ID=37513508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005028919A Expired - Fee Related DE102005028919B4 (de) 2005-06-22 2005-06-22 Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement

Country Status (3)

Country Link
US (1) US8710590B2 (de)
CN (1) CN1885554B (de)
DE (1) DE102005028919B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910998B2 (en) * 2007-07-11 2011-03-22 United Microelectronics Corp. Silicon controlled rectifier device for electrostatic discharge protection
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
WO2012072857A1 (en) * 2010-12-01 2012-06-07 Helsingin Yliopisto Modulation of magnetic properties of a substrate for electronic components
US20170228733A1 (en) * 2014-10-06 2017-08-10 Emo Oil Ltd Apparatus, system and method of inhibiting fraudulent payment card transactions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227053A1 (en) * 2002-06-11 2003-12-11 Fujitsu Limited ESD protection circuit
US6696727B2 (en) * 2001-04-05 2004-02-24 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having improved withstand voltage
US20040043568A1 (en) * 2002-08-29 2004-03-04 Industrial Technology Research Institute Electrostatic discharge protection device and method of manufacturing the same
US6788507B2 (en) * 2002-03-17 2004-09-07 United Microelectronics Corp. Electrostatic discharge protection circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1253682B (it) * 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
JP3210147B2 (ja) * 1993-08-09 2001-09-17 株式会社東芝 半導体装置
US5374565A (en) 1993-10-22 1994-12-20 United Microelectronics Corporation Method for ESD protection improvement
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
US6238639B1 (en) * 1995-05-04 2001-05-29 Metallgesellschaft Aktiengesellschaft Process for removing NOx from nitrosylsulphuric acid
US6171891B1 (en) 1998-02-27 2001-01-09 Taiwan Semiconductor Manufacturing Company Method of manufacture of CMOS device using additional implant regions to enhance ESD performance
US6268639B1 (en) * 1999-02-11 2001-07-31 Xilinx, Inc. Electrostatic-discharge protection circuit
US6472286B1 (en) * 2000-08-09 2002-10-29 Taiwan Semiconductor Manufacturing Company Bipolar ESD protection structure
US6631060B2 (en) * 2000-11-30 2003-10-07 Winbond Electronics Corporation Field oxide device with zener junction for electrostatic discharge (ESD) protection and other applications
CN1153290C (zh) * 2001-03-23 2004-06-09 矽统科技股份有限公司 具有电流均匀分布特性的静电放电防护布置方法
EP1255301B1 (de) * 2001-04-27 2013-03-27 Imec Schutzbauelement gegen elektrostatische Entladungen mit konfigurierbarem Layout für integrierte Schaltungen
US6514839B1 (en) 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
US6818955B1 (en) * 2003-04-09 2004-11-16 Marvell International Ltd. Electrostatic discharge protection
US20050224882A1 (en) * 2004-04-08 2005-10-13 International Business Machines Corporation Low trigger voltage esd nmosfet triple-well cmos devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696727B2 (en) * 2001-04-05 2004-02-24 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having improved withstand voltage
US6788507B2 (en) * 2002-03-17 2004-09-07 United Microelectronics Corp. Electrostatic discharge protection circuit
US20030227053A1 (en) * 2002-06-11 2003-12-11 Fujitsu Limited ESD protection circuit
US20040043568A1 (en) * 2002-08-29 2004-03-04 Industrial Technology Research Institute Electrostatic discharge protection device and method of manufacturing the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
RABAEY,J.M., CHANDRAKASAN,A., NIKOLIC,B.: Digital Integrated Circuits- A Design Perspective. 2nd edition. NJ: Prentice Hall, 2003, S. 458. ISBN: 130909963 *
RABAEY,J.M., CHANDRAKASAN,A., NIKOLIC,B.: Digital Integrated Circuits- A Design Perspective. 2nd edition. NJ: Prentice Hall, 2003, S. 458. ISBN: 130909963 WIDMANN,D., MADER,H., FRIEDRICH,H.: Technologie hochintegrierter Schaltungen. 2. Auflage. Berlin: Springer, 1996, S. 233-234. ISBN: 3540593578
WIDMANN,D., MADER,H., FRIEDRICH,H.: Technologie hochintegrierter Schaltungen. 2. Auflage. Berlin: Springer, 1996, S. 233-234. ISBN: 3540593578 *

Also Published As

Publication number Publication date
CN1885554A (zh) 2006-12-27
US20070010077A1 (en) 2007-01-11
DE102005028919A1 (de) 2006-12-28
US8710590B2 (en) 2014-04-29
DE102005028919A8 (de) 2007-05-31
CN1885554B (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
DE102006022126B4 (de) Verfahren zum Herstellen eines elektronischen Bauelementes
DE69606478T2 (de) Verfahren zur herstellung eines halbleiterbauteils mit bicmos schaltkreis
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
DE102008058837B4 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE2611338A1 (de) Feldeffekttransistor mit sehr kurzer kanallaenge
DE102005028919B4 (de) Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE69934360T2 (de) Verfahren zur Herstellung von gegen elektrostatische Entladung geschützten Bauelementen mit selbstausgerichteter Silicidstruktur
DE68916182T2 (de) Halbleitereinrichtung, z.B. Feldeffekttransistor, und Verfahren zur Herstellung derselben.
DE102005019305B4 (de) ESD-Schutzstruktur mit Diodenreihenschaltung und Halbleiterschaltung mit derselben
DE19612950C1 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
DE3686180T2 (de) Vertikaler mos-transistor mit peripherer schaltung.
DE102006037738A1 (de) Elektro-statische Entladungsschutzeinrichtung und Verfahren zu deren Herstellung
DE102021123640A1 (de) Elektrostatische Entladungsvorrichtung mit ultraniedrigem Verlust und steuerbarer Triggerspannung
DE102023121160A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE102008047850B4 (de) Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
DE102006031538A1 (de) Integrierte Halbleiteranordnung und Herstellverfahren dafür
DE102020125553A1 (de) Halbleitervorrichtung und verfahren zur herstellung von selbiger
DE102020133745A1 (de) Integrierte schaltung mit pn-übergang und vertikal ausgerichtetem feldeffekttransistor und verfahren zur herstellung von selbigem
DE102013207740B4 (de) Halbleitervorrichtungen
DE19629511C2 (de) Schutzschaltung gegen elektrostatische Entladungen
DE102006062831B9 (de) Verfahren zum Herstellen eines Drain-Extended-MOS-Feldeffekttransistors und Drain-Extended-MOS-Feldeffekttransistor sowie elektronische Bauelement-Anordnung parallel geschalteter Drain-Extended-MOS-Feldeffekttransistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102005063528

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102005063528

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 102005063528

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee