DE102004058456A1 - Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers - Google Patents

Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers Download PDF

Info

Publication number
DE102004058456A1
DE102004058456A1 DE200410058456 DE102004058456A DE102004058456A1 DE 102004058456 A1 DE102004058456 A1 DE 102004058456A1 DE 200410058456 DE200410058456 DE 200410058456 DE 102004058456 A DE102004058456 A DE 102004058456A DE 102004058456 A1 DE102004058456 A1 DE 102004058456A1
Authority
DE
Germany
Prior art keywords
wafer
thinly ground
adhesive film
temperature
heated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410058456
Other languages
English (en)
Inventor
Sylvia Dr. Winter
Dejan Pekija
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Disco Hi Tec Europe GmbH
Original Assignee
Infineon Technologies AG
Disco Hi Tec Europe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Disco Hi Tec Europe GmbH filed Critical Infineon Technologies AG
Priority to DE200410058456 priority Critical patent/DE102004058456A1/de
Publication of DE102004058456A1 publication Critical patent/DE102004058456A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Formkorrektur eines mit einer Schicht 2 und einer Klebefolie 3 und 4 versehenen, dünngeschliffenen Wafers 1, dadurch gekennzeichnet, dass der Wafer 1 zur Kompensation einer geometrischen Verformung erwärmt wird.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Formkorrektur eines mit einer Schicht und/oder eine Klebefolie versehenen, dünngeschliffenen Wafers gemäß den Merkmalen des Oberbegriffs des Hauptanspruchs.
  • Im Einzelnen bezieht sich die Erfindung auf ein Verfahren, bei welchem Formänderungen oder räumliche Desorientierungen eines dünngeschliffenen Wafers korrigiert werden.
  • Bei der Halbleiterherstellung werden auf Wafer einseitig eine oder mehrere Schichten/Strukturen (im Weiteren nur als Schichten bezeichnet) aus unterschiedlichsten Materialien aufgebracht. Diese werden mit einem Schutztape (Klebefolie) abgedeckt, um anschließend die Wafer dünn zu schleifen. Dieses Dünnschleifen des Wafers führt dazu, dass sich in dem Verbund aus dünngeschliffenem Wafer, Schicht und/oder Tape, Spannungen abbauen, welche zu einer Formänderung oder Verwerfung (bow, warp) führen. Hierbei ist der Wafer nicht mehr plan, sondern wird durch die freiwerdenden Spannungen gewölbt. Dieser Effekt ist begründet zum einen durch unterschiedliche Ausdehnungskoeffizienten des Wafer-Grundmaterials (z.B. Silizium, Galliumarsenid usw.) und der Schichten und wird besonders deutlich bei sehr dünnen Wafern, da mit abnehmender Waferdicke seine Stabilität gravierend abnimmt. Die Schichten weisen Temperaturausdehnungskoeffizienten auf, welche erheblich größer sind als die des Wafers selbst. Da die Schichten üblicherweise bei Temperaturen oberhalb 400°C aufgebracht werden, ergibt sich beim Abkühlen der Schichten ein stärkeres Schrumpfen, welches zu Zugspannungen führt. Hierdurch wird die Oberfläche des Wafers konkav, er nimmt eine schalenförmige Form ein. In gleicher Weise wirkt sich ein zweiter Effekt aus. Um das Schutztape nach dem Dünnschleifen und eventuell nach weiteren folgenden Prozessen leicht wieder abziehen zu können, wird oft ein sogenanntes UV-Tape verwendet. Bei diesem Tape wird mit tels UV-Bestrahlung der Kleber des Schutztapes ausgehärtet, um somit seine Klebrigkeit zu reduzieren. Während dieses Aushärtens schrumpft der Kleber, was ebenfalls zu Zugspannungen und damit zur Waferverformung führt.
  • Die Verformung oder räumliche Verwerfung des Wafers wirkt sich bei dem anschließenden Transport der Wafer sehr negativ aus. Die Folgen sind, dass der Wafer bricht oder dass bei sehr starken Verwerfungen die Wafer nicht mehr automatisch transportiert werden können. Der Stand der Technik zeigt unterschiedliche Lösungsansätze, um dem oben genannten Problem zu begegnen. Die Wafer werden beispielsweise mit sogenannten "Vollkontakt-Chucks" und/oder -Pads direkt von einer Bearbeitungsstation zur nächsten transportiert. Derartige Vollkontakt-Chucks sind beispielsweise in Form von Tischen oder Ähnlichem aufgebaut, welche den Wafer flächig haltern, beispielsweise durch Unterdruck. Für Vollkontakt-Chucks sind spezielle Inline-Systeme erforderlich, die an die einzelnen Komponenten der gesamten Fertigungsanlage angepasst werden müssen. Bei Änderung einzelner Komponenten oder bei Nachrüstungen ist keine Kompatibilität mehr gegeben.
  • Eine andere Alternative besteht darin, spezielle Transportkassetten zu verwenden, die eine gewisse Verwerfung (bow) des Wafers gestatten. Ab einem bestimmten Grad der räumlichen Desintegration sind derartige Transportkassetten jedoch nicht mehr einsetzbar.
  • Eine weitere Variante, die der Stand der Technik beschreibt, ist die Verwendung spezieller Träger-Klebefolien oder Träger-Tapes. Als nachteilig erweist es sich dabei, dass die Tapes für mehrere Prozessschritte auf den Wafern verbleiben müssen. Hierdurch ergeben sich weitere Zusatzanforderungen, beispielsweise hinsichtlich der thermischen oder chemischen Beständigkeit der Trägertapes. Abgesehen von der geringen Verfügbarkeit derartiger Tapes sind somit die weiteren Bearbeitungsmöglichkeiten des Wafers stark eingeschränkt.
  • Als weitere Möglichkeit wurde versucht, starre Trägersysteme zu verwenden, auf welchen die Träger aufgebracht werden und von denen sie nach der Bearbeitung wieder entfernt werden müssen. Dieses Ablösen oder Entfernen der Wafer birgt die Gefahr, dass diese brechen oder beschädigt werden, wobei auch Beschädigungen einzelner Chips auftreten können, da die mechanischen Belastungen relativ hoch sind.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, welches bei einfachem Aufbau und einfacher, kostengünstiger Herstellbarkeit die Transportprobleme, welche durch Verwerfungen des Wafers bedingt sind, löst und die Verwerfung des Wafers minimiert.
  • Erfindungsgemäß wird die Aufgabe durch die Merkmalskombination des Hauptanspruchs gelöst, die Unteransprüche zeigen weitere vorteilhafte Ausgestaltungen der Erfindung.
  • Erfindungsgemäß ist somit vorgesehen, dass der Wafer zur Kompensation einer geometrischen Verformung oder räumlichen Desintegration erwärmt wird.
  • Das erfindungsgemäße Verfahren zeichnet sich durch eine Reihe erheblicher Vorteile aus.
  • Durch die erfindungsgemäß vorgesehene Erwärmung des Wafers wird erreicht, dass sich der Wafer wieder geradezieht bzw. plan wird. Dies wird bedingt durch die unterschiedlichen Temperaturausdehnungskoeffizienten des Wafer-Materials und der Schicht bzw. des Tapes. Hierzu reicht eine leichte, geringfügige Erwärmung, um die auftretenden Spannungen zu kompensieren, die zu der Verwerfung des Wafers führen. Als Folge der Kompensation der räumlichen Verwerfung des Wafers wird dieser wieder eben (plan) und kehrt in seine ursprüngliche Form zurück. Dadurch kann der Wafer mit den üblichen Handlings- und Transporteinrichtungen problemlos weiterbearbeitet und gehandhabt werden. Die Gefahr der Beschädigung eines Wafers wird dabei im Wesentlichen vollständig ausgeschlossen. Zusätzliche Maßnahmen, wie oben erwähnt, können gänzlich entfallen, da keine weiteren Verwerfungen auftreten, solange der Wafer sich in dem erwärmten Zustand befindet.
  • Erfindungsgemäß kann die Erwärmung des Wafers geringfügig sein, beispielsweise in einem Bereich zwischen Raumtemperatur und Schmelztemperatur des Tapes (« 400°C).
  • In einer besonders günstigen Ausgestaltung der Erfindung ist vorgesehen, dass die Erwärmung des Wafers so erfolgt, dass dieser wieder seine ursprüngliche Form annimmt, d.h., dass die Verformung des Wafers kompensiert wird. Durch entsprechende Regelung der Erwärmung kann dieser Verfahrensschritt optimiert werden, um eine zu starke oder zu schwache Erwärmung ausschließen zu können.
  • Erfindungsgemäß ist es möglich, den Wafer direkt oder indirekt zu erwärmen. Die direkte Erwärmung kann beispielsweise mittels einer Heizvorrichtung erfolgen, während die indirekte Erwärmung über Handhabungs- oder Lagereinrichtungen erfolgen kann.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung beschrieben. Dabei zeigt:
  • 1 eine schematische Seitenansicht der Kräftesituation eines Wafers bei Raumtemperatur,
  • 2 eine schematische Seitenansicht der Kräftesituation eines Wafers bei erhöhter Temperatur, und
  • 3 eine Darstellung unterschiedlicher Erwärmungsmöglichkeiten.
  • In den 1 und 2 sind in schematischer, vereinfachter und zum Zwecke der Darstellung nicht maßstabsgenauer Wiedergabe Seitenansichten eines Wafers 1 dargestellt, auf welchen eine Schicht 2 und ein Tape, bestehend aus einer Trägerfolie 3 und einer Kleberschicht 4, aufgebracht sind. Die Pfeile verdeutlichen die auftretenden Zug- und Druckspannungen.
  • Zunächst werden die Schichten 2 im Waferprozeß bei Temperaturen oberhalb 400°C stressfrei auf einen Wafer 1 aufgebracht. Beim Abkühlen entstehen durch die höheren Ausdehnungskoeffizienten der Schichten gegenüber dem Wafergrundmaterial Zugspannungen. Danach wird ein Tape, bestehend aus einer Trägerfolie 3 und einer Kleberschicht 4, stressfrei auf den Wafer aufgebracht. Nach erfolgter UV-Belichtung des Klebers entsteht durch dessen Schrumpfung ebenfalls eine Zugspannung (1).
  • Wird nun der Verbund Wafer/Schichten/Tape erwärmt, so verringern sich die Zugspannungen in den Schichten und der Kleberschicht. Da das Tape ebenfalls einen höheren Ausdehnungskoeffizienten als das Wafergrundmaterial besitzt, baut sich in ihm eine Druckspannung auf. Bei der Temperatur, bei der Zug- und Druckspannung denselben Betrag erreichen, wird keine Kraft auf den Wafer ausgeübt und somit zeigt dieser keine Verwölbung (2).
  • Die 3 zeigt eine vereinfachte, schematische Darstellung unterschiedlicher Möglichkeiten zur Durchführung des erfindungsgemäßen Verfahrens. Der Wafer 1 mit der Schicht 2 bzw. dem Tape (3 und 4) kann entweder mittels direkter Wärmeeinstrahlung unter Verwendung einer Strahlungsheizung 5 erwärmt werden. Als Alternative ist eine beheizbare Handhabungsvorrichtung 7 (heizbares Robot-System) dargestellt. Es versteht sich, dass bei der Darstellung der 3 sämtliche der Vari anten gleichzeitig gezeigt sind, während in der praktischen Umsetzung des Verfahrens bevorzugt jeweils nur eine derartige Heizmöglichkeit ausgewählt wird.
  • In einer alternativen Ausgestaltung ist es möglich, den Wafer mittels einer Warmluftheizung 6 zu erwärmen. Sowohl bei der Warmluftheizung 6 als auch bei der Strahlungsheizung 5 und der Handhabungsvorrichtung 7 versteht es sich, dass die Beheizung sowohl von der Schichtseite als auch von der Unterseite des Wafers 1 aus erfolgen kann.
  • Eine alternative Möglichkeit zur Erwärmung des Wafers besteht darin, eine heizbare Transportvorrichtung (heizbare Kassette) 8 vorzusehen, in welcher der Wafer 1 aufgenommen ist. Dabei kann der getapte Wafer 1 in der Transportvorrichtung (Kassette) liegen und auf eine geeignete Endtemperatur erwärmt werden.
  • Da, wie beschrieben, die Aufbringung sämtlicher Schichten im Halbleiterprozess bei erhöhter Wafer-Temperatur erfolgt und die aufgebrachten Schichten einen größeren Ausdehnungskoeffizienten als das Halbleitermaterial besitzen, entsteht auf der aktiven Seite des Wafers eine Zugspannung. Der gleiche Effekt ergibt sich auch durch das UV-Aushärten des Klebers vom Schutz-Tape (Klebefolie). Durch das erfindungsgemäße Verfahren können diese Effekte, die zu der Verwerfung des Wafers führen, kompensiert werden, ohne dass es erforderlich ist, den Wafer auf eine übermäßig hohe Temperatur zu erwärmen. In Versuchen hat sich herausgestellt, dass bei einer Wafer-Dicke zwischen 30 und 40 μm eine Erwärmung in einem Bereich von 38 bis 44°C ausreichend ist, um den Wafer wieder eben zu formieren.
  • Erfindungsgemäß ergibt sich der entscheidende Vorteil, dass keine zusätzlichen kostenintensiven Materialien oder Vorrichtungen, wie beispielsweise spezielle Träger-Tapes oder spezielle Trägersysteme benötigt werden. Durch die Erwärmung und Kompensation der Verwerfung des Wafers kann dieser problemlos mit üblichen Transporteinrichtungen zwischen unterschiedlichen Komponenten einer Fertigungsanlage transportiert werden. Diese brauchen nicht durch spezielle Einrichtungen verknüpft oder adaptiert werden. Somit kann der Wafer auch zwischen unterschiedlichen Anlagen unterschiedlicher Hersteller problemlos transportiert werden. Abgesehen von der Kostenminimierung ergibt sich hierbei auch eine erhebliche Minimierung der Verarbeitungszeiten, da zusätzliche Maßnahmen zur Handhabung des Wafers und zur mechanischen Kompensation der Verwerfungen nicht erforderlich sind.
  • 1
    Wafer
    2
    Schicht
    3
    Kleberschicht
    4
    Trägerfolie
    5
    Strahlungsheizung
    6
    Warmluftheizung
    7
    Handhabungsvorrichtung
    8
    Transportvorrichtung

Claims (10)

  1. Verfahren zur Formkorrektur eines mit einer Schicht (2) und einer Klebefolie (3 und 4) versehenen, dünngeschliffenen Wafers (1), dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) zur Kompensation einer geometrischen Verformung erwärmt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) auf eine Temperatur in einem Bereich zwischen Raumtemperatur und Schmelztemperatur des Tapes erwärmt werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Erwärmung bis zu einer Temperatur erfolgt, bei welcher die Verformung des Wafers kompensiert ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Erwärmung in Abhängigkeit von der Formänderung des Wafers (1) geregelt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) direkt mittels einer Heizvorrichtung erwärmt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) indirekt mittels einer Heizvorrichtung erwärmt werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) mittels Strahlung (3) erwärmt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) mittels Warmluft (4) erwärmt werden.
  9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) mittels einer beheizbaren Handhabungsvorrichtung (7) erwärmt werden.
  10. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Wafer (1) und die Klebefolie (3 und 4) mittels einer beheizbaren Transportvorrichtung (8) beheizt werden.
DE200410058456 2004-12-03 2004-12-03 Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers Ceased DE102004058456A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410058456 DE102004058456A1 (de) 2004-12-03 2004-12-03 Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410058456 DE102004058456A1 (de) 2004-12-03 2004-12-03 Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers

Publications (1)

Publication Number Publication Date
DE102004058456A1 true DE102004058456A1 (de) 2006-06-08

Family

ID=36441692

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410058456 Ceased DE102004058456A1 (de) 2004-12-03 2004-12-03 Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers

Country Status (1)

Country Link
DE (1) DE102004058456A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US10755930B2 (en) 2016-02-16 2020-08-25 Ev Group E. Thallner Gmbh Method and device for bonding of substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19940390A1 (de) * 1998-08-26 2000-03-16 Lintec Corp Selbstklebende doppelt beschichtete Klebefolie und Verfahren zu ihrer Verwendung
EP1154474A1 (de) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Halbleiter und seine herstellung
US20030077879A1 (en) * 2001-10-23 2003-04-24 Fujitsu Limited Method of manufacturing semiconductor device using heated conveyance member
EP0999250B1 (de) * 1998-11-06 2004-03-31 Lintec Corporation Druckempfindlicher Klebefilm zur Verwendung in der Halbleiterwaferbearbeitung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19940390A1 (de) * 1998-08-26 2000-03-16 Lintec Corp Selbstklebende doppelt beschichtete Klebefolie und Verfahren zu ihrer Verwendung
EP0999250B1 (de) * 1998-11-06 2004-03-31 Lintec Corporation Druckempfindlicher Klebefilm zur Verwendung in der Halbleiterwaferbearbeitung
EP1154474A1 (de) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Halbleiter und seine herstellung
US20030077879A1 (en) * 2001-10-23 2003-04-24 Fujitsu Limited Method of manufacturing semiconductor device using heated conveyance member

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US10886156B2 (en) 2010-12-20 2021-01-05 Ev Group E. Thallner Gmbh Accomodating device for retaining wafers
US11355374B2 (en) 2010-12-20 2022-06-07 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US11756818B2 (en) 2010-12-20 2023-09-12 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US10755930B2 (en) 2016-02-16 2020-08-25 Ev Group E. Thallner Gmbh Method and device for bonding of substrates
US10755929B2 (en) 2016-02-16 2020-08-25 Ev Group E. Thallner Gmbh Method and device for bonding of substrates
US11101132B2 (en) 2016-02-16 2021-08-24 Ev Group E. Thallner Gmbh Method and device for bonding of substrates
US11742205B2 (en) 2016-02-16 2023-08-29 Ev Group E. Thallner Gmbh Method and device for bonding of substrates

Similar Documents

Publication Publication Date Title
DE102013205126B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112011101899B4 (de) Verarbeitung von Substraten unter Verwendung eines temporären Trägers
EP3103135B1 (de) Verfahren und vorrichtung zum bonden von substraten
DE19508502B4 (de) Substratträger-Spanneinrichtung und Verfahren zum Herstellen eines LCD-Elements unter Verwendung derselben
DE102008018536B4 (de) Vorrichtung und Verfahren zum Aufbringen und/oder Ablösen eines Wafers auf einen/von einem Träger
DE4230807C2 (de) Vorrichtung und Verfahren zur Substratkühlung in einer evakuierten Umgebung
WO2005013352A2 (de) Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens
DE102006058493B4 (de) Verfahren und Vorrichtung zum Bonden von Wafern
CH673351A5 (de)
DE10037741A1 (de) Verfahren zur Herstellung von Halbleiterchips
DE102007063383B4 (de) Vorrichtung und Verfahren zur Entfernung von Pelliclen von Masken
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE102018207255A1 (de) Waferbearbeitungsverfahren
DE10353530A1 (de) Wafer mit Deckschicht und Trennschicht, Verfahren zur Herstellung eines solchen Wafers sowie Verfahren zum Dünnen bzw. Rückseitenmetallisieren eines Wafers
DE102015117074B4 (de) Verfahren zur herstellung eines substrats
DE102009018977A1 (de) Vorrichtung zur Ausrichtung und Vorfixierung eines Wafers
DE102004058456A1 (de) Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers
DE112016005340T5 (de) Befestigen von Halbleiter-auf-Diamant-Wafern zur Bauteilverarbeitung
DE2426940A1 (de) Verfahren und vorrichtung zum herstellen von verbundglas-erzeugnissen
DE2842492A1 (de) Halbleiter-glas-verbundwerkstoff und verfahren zu seiner herstellung
WO2007112728A1 (de) Hochtemperatur-brennstoffzellenstapel
DE102005042769A1 (de) Verfahren und Vorrichtung zur Formkorrektur eines dünngeschliffenen Wafers
DE102009042148B4 (de) 14.09.2009Etagenpresse und Verfahren zur Herstellung von plattenförmigen Werkstücken
DE102015205719A1 (de) Verfahren zum Beschichten von Halbleiterscheiben
EP0610867A1 (de) Vorrichtung zur Wiederherstellung einer beschädigten Beschichtung einer Walze

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DISCO HI-TEC EUROPE GMBH, 85551 KIRCHHEIM, DE

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection