DE102004029945B4 - Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper - Google Patents

Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper Download PDF

Info

Publication number
DE102004029945B4
DE102004029945B4 DE102004029945A DE102004029945A DE102004029945B4 DE 102004029945 B4 DE102004029945 B4 DE 102004029945B4 DE 102004029945 A DE102004029945 A DE 102004029945A DE 102004029945 A DE102004029945 A DE 102004029945A DE 102004029945 B4 DE102004029945 B4 DE 102004029945B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer
doping
doping material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004029945A
Other languages
English (en)
Other versions
DE102004029945A1 (de
Inventor
Hans-Joachim Dr. Schulze
Helmut Dr. Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004029945A priority Critical patent/DE102004029945B4/de
Publication of DE102004029945A1 publication Critical patent/DE102004029945A1/de
Application granted granted Critical
Publication of DE102004029945B4 publication Critical patent/DE102004029945B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer dotierten Zone (15; 65) im Bereich einer Oberfläche (103) einer Halbleiterschicht (100), das folgende Verfahrensschritte umfasst:
– Erzeugen einer amorphen Halbleiterschicht (14; 64) im Bereich der Oberfläche (103) der Halbleiterschicht (100),
– Aufbringen einer Dotiermaterialschicht (51), die ein die Halbleiterschicht (100) dotierendes Material aufweist, auf die amorphe Halbleiterschicht (14; 64),
– Durchführen eines Temperaturschrittes bei Temperaturen kleiner oder gleich 500°C, wodurch dotierende Atome aus der Dotiermaterialschicht (51) in die amorphe Halbleiterschicht (14; 64) eindringen, um die dotierte Zone (15; 65) zu bilden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer p-dotierten oder einer n-dotierten Zone im Bereich einer Oberfläche eines Halbleiterkörpers.
  • P-dotierte Zonen dienen beispielsweise als p-Emitter bei vertikalen Leistungs-IGBT oder bei vertikalen Leistungsdioden, bei denen ein Laststrom zwischen einer Vorderseite und einer Rückseite eines Halbleiterkörpers fließen kann und bei denen der p-Emitter im Bereich einer dieser Seiten des Halbleiterkörpers angeordnet ist. Ein vertikaler Leistungs-IGBT mit einem solchen rückseitigen p-Emitter ist beispielsweise in Baliga B. J.: "Power Semiconductor Devices", ISBN 0-534-94098-6, Seiten 248ff., beschrieben.
  • Diese, den p-dotierten Emitter bildende Halbleiterzone kann beispielsweise durch ein p-dotiertes Halbleitersubstrat gebildet sein, auf welches weitere Halbleiterschichten, beispielsweise eine n-dotierte Epitaxieschicht, die die n-Basis des Bauelements bildet, aufgebracht werden. Aus Stabilitätsgründen darf dieses Substrat allerdings eine bestimmte Dicke nicht unterschreiten, um während der Verfahrensschritte zur Herstellung der weiteren Bauelementstrukturen handhabbar zu bleiben. Dieses Halbleitersubstrat erhöht allerdings unnötig den Spannungsabfall an dem Bauelement im Durchlasszustand.
  • Zur Herstellung eines solchen p-Emitters ist es außerdem bekannt, ausgehend von einer n-dotierten Halbleiterschicht bzw. einem n-dotierten Halbleiterkörper p-dotierende Ionen, beispielsweise Borionen, in die Oberfläche der Halbleiterschicht zu implantieren, in deren Bereich der p-Emitter erzeugt werden soll. Um die dotierten Ionen ausreichend elektrisch zu aktivieren, sind allerdings Temperschritte bei Temperaturen von mehr als 400°C erforderlich. Derart hohe Temperaturen können allerdings zur Zerstörung von Metallisierungs- oder Passivierungsschichten führen, so dass mit der Herstellung dieser Passivierungsschichten und Metallisierungsschichten bis nach der Herstellung des p-Emitters gewartet werden muss. Dies ist wiederum ungünstig, da der Halbleiterkörper üblicherweise vor Herstellung des p-Emitters bereits dünngeschliffen oder dünngeätzt wird, um die Dicke der späteren n-Basis des Bauelements einzustellen, und der derart gedünnte Halbleiterkörper nur schwer handhabbar ist.
  • Eine weitere Möglichkeit zur Herstellung des p-Emitters besteht in dem Erzeugen einer p-dotierten Schicht mittels einer sogenannten "Solid Phase Epitaxy".
  • Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer hochdotierten Halbleiterzone im Bereich einer Oberfläche eines Halbleiterkörpers oder einer Halbleiterschicht anzugeben, bei dem die Abmessungen der dotierten Zone in einer Richtung senkrecht zu der Oberfläche exakt einstellbar sind und das bei solchen Temperaturen durchführbar ist, bei denen keine Beschädigung von bereits vorhandenen Metallisierungen oder Passivierungen erfolgt.
  • Dieses Ziel wird durch Verfahren nach den Ansprüchen 1 und 2 erreicht. Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche.
  • Die US 5,286,660 beschreibt ein Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper. Bei diesem Verfahren wird mittels Ionenimplantation die Gitterstruktur des Halbleiterkörpers gestört, um dadurch eine Defektschicht zu erzeugen. Oberhalb dieser Defektschicht wird anschließend eine Dotierstoff enthaltende Schicht abgeschieden, aus der anschließend bei Temperaturen im Bereich von 750°C Dotierstoffatome in die Defektschicht eindiffundieren.
  • Die US 4,064,495 beschreibt ein Verfahren, bei dem Dotierstoffatome bei Temperaturen von 350°C in eine amorphe Halbleiterschicht unter Verwendung einer Ionenimplantation eingebracht werden.
  • Die US 3,761,319 beschreibt ein Verfahren, bei dem Protonen bei Temperaturen von 700°C in eine Halbleiterschicht implantiert werden, um dort Kristallschäden zu erzeugen, und um Dotierstoffatome aus einer benachbart zu der mit Protonen implantierten Schicht in diese Halbleiterschicht einzudiffundieren.
  • Aus der US 4,396,651 ist ein Verfahren bekannt, bei dem in einer amorphen Halbleiterschicht vorhandene Dotierstoffatome bei Temperaturen im Bereich von 600°C aktiviert werden.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung einer dotierten Zone im Bereich einer Oberfläche eines Halbleiterkörpers ist vorgesehen, eine amorphe Halbleiterschicht im Bereich der Oberfläche des Halbleiterkörpers zu erzeugen, eine Dotiermaterialschicht, die ein den Halbleiterkörper dotierendes Material aufweist, auf die amorphe Halbleiterschicht aufzubringen, und einen Temperaturschritt bei Temperaturen von kleiner oder gleich 500°C, vorzugsweise kleiner oder gleich 450°C, durchzuführen, wodurch dotierende Atome aus der Do tiermaterialschicht in die amorphe Halbleiterschicht eindringen, um die gewünschte dotierte Zone zu bilden.
  • Das Verfahren ermöglicht sowohl die Herstellung einer oberflächennahen p-dotierten Zone als auch die Erzeugung einer oberflächennahen n-dotierten Zone. Die Art der erreichten Dotierung ist dabei von der verwendeten Dotiermaterialschicht abhängig.
  • Eine p-Dotierung der Halbleiterschicht kann beispielsweise durch Verwendung einer Aluminiumschicht oder einer Indiumschicht als Dotiermaterialschicht erfolgen, während eine n-Dotierung der Halbleiterschicht beispielsweise durch Verwendung einer Dotiermaterialschicht erfolgen kann, die ein Gemisch aus Zinn (Sn) und Arsen (As) oder Zinn (Sn) und Antimon (Sb) umfasst.
  • Die Abmessungen der durch dieses Verfahren erzeugten dotierten Zone in einer Richtung senkrecht zu der Oberfläche des Halbleiterkörpers sind durch die Abmessungen der amorphen Halbleiterschicht vorgegeben. Diese Abmessungen der amorphen Halbleiterschicht in der Richtung senkrecht zu der Oberfläche des Halbleiterkörpers sind vergleichsweise exakt einstellbar, wie nachfolgend noch ausgeführt werden wird.
  • Bei dem erfindungsgemäßen Verfahren dringen die Dotierstoffatome aus der Dotiermaterialschicht in die amorphe Halbleiterschicht während der Durchführung des Temperaturschrittes ein. Aufgrund der amorphen Eigenschaften dieser Halbleiterschicht genügen bereits vergleichsweise niedrige Temperaturen, um ein Eindringen der Dotierstoffatome in die Halbleiterschicht zu bewirken. Bei Verwendung von Silizium als Halbleitermaterial und Aluminium als Material der Dotiermaterialschicht sind bereits Temperaturen von etwa 400°C ausreichend, um ein Eindringen der Dotiermaterialatome zu bewirken. Die Herstellung der amorphen Halbleiterschicht im Bereich der Oberfläche des Halbleiterkörpers kann durch Amorphisieren ei nes oberflächennahen Bereiches des Halbleiterkörpers im Bereich dieser Oberfläche erfolgen. Diese Amorphisierung erfolgt beispielsweise durch eine die Kristallstruktur des Halbleiterkörpers schädigende Implantation von Teilchen. Als Teilchen für eine solche die Kristallstruktur schädigende Implantation eignen sich sowohl nicht-dotierende Teilchen, wie beispielsweise Argon-Atome oder Halbleiteratome, beispielsweise Siliziumatome, Teilchen, die Akzeptoreigenschaften besitzen, wie beispielsweise Aluminiumionen, Borionen, Galliumionen, Indiumionen oder BF2-Ionen, oder Teilchen, die Donatoreigenschaften, wie beispielsweise Phosphorionen, Arsenionen oder Antimonionen.
  • Die Abmessungen der amorphen Halbleiterschicht in einer Richtung senkrecht zur Oberfläche des Halbleiterkörpers ist über die Implantationsenergie der die Kristallstruktur schädigenden Teilchen einstellbar.
  • Neben einer Amorphisierung eines oberflächennahen Bereiches des Halbleiterkörpers besteht zur Herstellung der amorphen Halbleiterschicht auch die Möglichkeit, eine amorphe Halbleiterschicht auf die Oberfläche des Halbleiterkörpers aufzubringen. Die Abmessungen dieser amorphen Halbleiterschicht in vertikaler Richtung der Oberfläche bestimmen dabei die Abmessungen der späteren p-dotierten oder n-dotierten Halbleiterzone. Diese amorphe Halbleiterschicht kann beispielsweise mittels eines Aufdampfverfahrens oder mittels eines Sputter-Verfahrens auf die Oberfläche aufgebracht werden.
  • Aufgrund der geringen erforderlichen Ausheiltemperaturen lassen sich mittel der beschriebenen Verfahren einerseits Emitter, die eine extrem geringe Eindringtiefe aufweisen, erzeugen, und zwar bei Anwenden einer geringen Implantationsenergie bzw. einer geringe Dicke der amorphen Halbleiterschicht. Andererseits können aber auch Emitter mit einer erhebblichgrößeren Eindringtiefe erzeugt werden, und zwar durch Anwenden ei ner höheren Implantationsenergie bzw. einer dickeren amorphen Halbleiterschicht.
  • Anstelle des Aufbringens der Dotiermaterialschicht nachdem die amorphe Halbleiterschicht im Bereich der Oberfläche des Halbleiterkörpers erzeugt wurde, besteht zur Herstellung einer dotierten Zone im Bereich einer Oberfläche eines Halbleiterkörpers auch die Möglichkeit, zunächst eine Dotiermaterialschicht, die ein den Halbleiterkörper dotierendes Material aufweist, auf die Oberfläche aufzubringen, anschließend eine amorphe Halbleiterschicht im Bereich der Oberfläche des Halbleiterkörpers unterhalb der Dotiermaterialschicht zu erzeugen, und anschließend einen Temperaturschritt durchzuführen, durch den dotierende Atome aus der Dotiermaterialschicht in die amorphe Halbleiterschicht eindringen, um die gewünschte dotierte Zone zu bilden. Als Material für die Dotiermaterialschicht eignen sich auch bei diesem Verfahren die oben erläuterten p-dotierenden oder n-dotierenden Materialien, nämlich beispielsweise Aluminium oder Indium für eine p-Dotierung oder beispielsweise ein Zinn-Arsen- oder Zinn-Antimon-Gemisch für eine n-Dotierung.
  • Die Erzeugung der amorphen Halbleiterschicht unter der Dotiermaterialschicht erfolgt beispielsweise durch eine die Kristallstruktur des Halbleiterkörpers schädigende Implantation von Teilchen, wobei diese Teilchen durch die Dotiermaterialschicht in den Halbleiterkörper implantiert werden. Dieses Verfahren bietet den Vorteil, dass bereits bei der Amorphisierung des Halbleiterkörpers ein Teil der Dotiermaterialatome aus der Dotiermaterialschicht direkt in den oberflächennahen Bereich des Halbleiterkörpers gestoßen werden. Zur Amorphisierung der oberflächennahen Halbleiterschicht des Halbleiterkörpers eignen sich auch bei diesem Verfahren sowohl dotierende als auch nicht-dotierende Teilchen.
  • Um eine p-Dotierung zu erreichen, besteht die Dotiermaterialschicht vorzugsweise aus reinem Aluminium, der Aluminium- Schicht kann allerdings auch ein gewisser Prozentsatz, der maximal 4% betragen sollte, von Fremdatomen zugefügt sein. Als Zusatzmaterial eignet sich beispielsweise das verwendete Halbleitermaterial, beispielsweise Silizium.
  • Bei dem erfindungsgemäßen Verfahren erleichtert das Vorhandensein der amorphen Halbleiterschicht das Eindringen der Dotierstoffatome in den Halbleiterkörper, um die dotierte Halbleiterzone zu bilden. Ohne eine solche Amorphisierung würde bei Verwendung von Silizium als Halbleitermaterial und Aluminium als Dotiermaterial eine merkliche Dotierung durch Einlegieren der Aluminiumatome und Rekristallisieren erst bei Temperaturen oberhalb von 580°C erfolgen. Derart hohe Temperaturen würden allerdings zu einer Schädigung bereits vorhandener Metallisierungs- und Passivierungsschichten des Bauelementes führen. Bei dem erfindungsgemäßen Verfahren hingegen, bei dem während des Temperaturschrittes Temperaturen von kleiner oder gleich 500°C, insbesondere von lediglich etwa 400°C erforderlich sind, kann die Erzeugung der dotierten Halbleiterschicht am Ende des Herstellungsprozesses, also auch nach Herstellung erforderlicher Metallisierungen und Passivierungen, erfolgen.
  • Die Temperaturen während des Temperschrittes liegen vorzugsweise zwischen 360°C und 410°C. Die Dauer des Temperschrittes beträgt vorzugsweise zwischen 1 Stunde und 40 Stunden. Bei dem erfindungsgemäßen Verfahren können Dotierungskonzentrationen für die dotierte Halbleiterzone erreicht werden, die im Bereich der Festkörperlöslichkeit des verwendeten Dotierstoffmaterials in dem Halbleitermaterial liegen. Bei Verwendung von Aluminium als Dotierstoffmaterial und Silizium als Halbleitermaterial liegt diese Festkörperlöslichkeit, und damit die erreichte Dotierungskonzentration, im Bereich von 1019 Aluminiumatomen pro Kubikzentimeter (cm3). Bei derart hohen Dotierungskonzentrationen genügen für die dotierte Halbleiterschicht in einer Richtung senkrecht zur Oberfläche bereits geringe Abmessungen, um einen effizienten dotierten E mitter für vertikale Leistungsbauelemente zu bilden. Die Abmessungen der amorphen Halbleiterschicht, die den späteren Emitter bildet, in vertikaler Richtung des Halbleiterkörpers können somit entsprechend gering gewählt werden, d.h. die Eindringtiefe der die Kristallstruktur des Halbleiterkörpers schädigenden Teilchen oder die Dicke der auf den Halbleiterkörper aufgebrachten amorphen Halbleiterschicht kann entsprechend gering gewählt werden. Geringe Abmessungen des dotierten Emitters in vertikaler Richtung des Halbleiterkörpers bringen außerdem den Vorteil mit sich, dass der Emitter eine hohe Transparenz aufweist, was für viele Anwendungen eine wünschenswerte Eigenschaft ist. Transparenz bedeutet in diesem Zusammenhang, dass die Emittereigenschaften durch Rekombination der freien Ladungsträger an der Scheibenoberfläche mit beeinflusst werden.
  • Falls es erforderlich sein sollte, den Emitter nachträglich in seiner Wirksamkeit zu begrenzen, beispielsweise um Abschaltverluste des Bauelementes zu reduzieren, besteht die Möglichkeit, die Ladungsträgerlebensdauer unterhalb des Emitters – bei einer Betrachtung ausgehend von der Seite mit der amorphen Schicht – abzusenken. Diese Absenkung der Ladungsträgerlebensdauer kann beispielsweise mittels einer Heliumbestrahlung, einer Protonenbestrahlung oder einer Elektronenbestrahlung erfolgen.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere zur Herstellung eines Emitters bei der Herstellung einer Diode, eines Transistors, eines IGBT oder eines Thyristors.
  • Das vorliegende Verfahren wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt in Seitenansicht im Querschnitt einen Halbleiterkörper mit einer Zellenstruktur zur Realisierung eines IGBT nach Beendigung der Verfahrensschritte zur Herstellung der Zellenstruktur und vor Erzeugen eines p-dotierten Emitters (1a) und nach Dünnen des Halbleiterkörpers als Vorbereitung auf die Erzeugung des p-dotierten Emitters (1b).
  • 2 zeigt ausschnittsweise einen Halbleiterkörper in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer oberflächennahen dotierten Halbleiterzone gemäß einer ersten Ausführungsform des erfindungsgemäßen Verfahrens.
  • 3 zeigt ausschnittsweise einen Halbleiterkörper in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer oberflächennahen dotierten Halbleiterzone gemäß einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens.
  • 4 zeigt ausschnittsweise einen Halbleiterkörper in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer oberflächennahen dotierten Halbleiterzone gemäß einer dritten Ausführungsform des erfindungsgemäßen Verfahrens.
  • 5 zeigt in Seitenansicht im Querschnitt einen IGBT mit einer erfindungsgemäß hergestellten, einen p-Emitter bildenden oberflächennahen p-dotierten Halbleiterzone.
  • 6 zeigt in Seitenansicht im Querschnitt ein als vertikale Diode ausgebildetes Halbleiterbauelement mit einem erfindungsgemäß hergestellten p-dotierten Emitter.
  • 7 veranschaulicht den Verlauf der Dotierstoffkonzentration eines p-dotierten Emitters abhängig von den für die Amorphisierung vorgesehenen Implantationsdosen.
  • 8 zeigt eine SIMS-Messkurve (SIMS = Secondary Ion Mass Spectrometry), in der der Verlauf einer Aluminiumkonzentration in einem durch das erfindungsgemäße Verfahren behandelten Halbleiterkörper abhängig von einer Eindringtiefe dargestellt ist.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleich Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • Die Erfindung wird nachfolgend anhand von Verfahren zur Herstellung einer oberflächennahen p-dotierten Halbleiterzone in Halbleiterbauelementen und anhand von Halbleiterbauelementen mit einer solchen oberflächennahen p-dotierten Halbleiterzone erläutert. Die Erfindung ist jedoch selbstverständlich auch auf die Herstellung oberflächennaher n-dotierter Halbleiterzonen anwendbar, wenn anstelle der nachfolgend erläuterten p-dotierenden Dotiermaterialschicht eine n-dotierende Dotiermaterialschicht verwendet wird.
  • 1a zeigt in Seitenansicht im Querschnitt einen Halbleiterkörper 100 mit einer Vorderseite 102 und einer Rückseite 101, nach Abschluss von Verfahrensschritten zur Herstellung einer Zellenstruktur für die Realisierung eines IGBT. Diese Zellenstruktur ist im Bereich der Vorderseite 102 angeordnet. Der Halbleiterkörper weist in dem Ausführungsbeispiel eine n-Grunddotierung auf. Ein diese Grunddotierung aufweisender Halbleiterbereich 11 bildet die spätere n-Basis bzw. n-Driftzone des Bauelementes. Im Bereich der Vorderseite 102 sind p-dotierte Halbleiterzonen 12 angeordnet, die die p-Basis bzw. die Body-Zone des Bauelementes bilden. In diese p-dotierten Halbleiterzonen 12 sind n-dotierte Halbleiterzonen 13 eingebettet, die den n-Emitter bzw. Source des Bauelemen tes bilden. Isoliert gegenüber dem Halbleiterkörper 100 ist eine Gate-Elektrode 21 vorhanden, die so angeordnet ist, dass bei Anlegen eines geeigneten Ansteuerpotentials in den p-dotierten Halbleiterzonen 12 leitende Kanäle zwischen den n-dotierten Halbleiterzonen 13 und Abschnitten der n-Basiszone 11 ausgebildet werden. Die n-dotierten Emitterzonen 13 und die p-dotierten Basiszonen 12 sind gemeinsam durch eine Anschlusselektrode 31 kontaktiert, die durch eine Isolationsschicht 22 gegenüber den Gate-Elektroden 21 isoliert ist. Auf diese Anschlusselektrode 31 ist in dem Ausführungsbeispiel eine Passivierungsschicht 41, beispielsweise ein Polyimid aufgebracht.
  • Die Abmessungen des Halbleiterkörpers 100 in vertikaler Richtung, also einer Richtung senkrecht zu der Vorderseite 102 und der Rückseite 101, ist so gewählt, dass der Halbleiterkörper eine ausreichende Stabilität während der Prozessschritte zur Herstellung des Zellenfeldes, der Anschlusselektrode und der Passivierungsschicht 41 besitzt. Der IGBT gemäß 1a ist, abgesehen von einem fehlenden p-Emitter im Bereich der Rückseite 101, fertig gestellt.
  • Wesentlich für die elektrischen Eigenschaften des IGBT sind die Abmessungen seiner n-Basis 11 in Laststromrichtung, also im vorliegenden Fall in einer vertikalen Richtung des Halbleiterkörpers. Zur Einstellung der Abmessungen dieser n-Basis vor Herstellung des p-Emitters wird der Halbleiterkörper 100 ausgehend von der Rückseite 101 dünner gemacht. Dieses Dünnen des Halbleiterkörpers 100 erfolgt in hinlänglich bekannter Weise beispielsweise durch Abschleifen oder Ätzen des Halbleiterkörpers 100 ausgehend von der Rückseite 101. 1b zeigt die Bauelementstruktur gemäß 1a nach einem solchen Verfahrensschritt. Die Rückseite des gedünnten Halbleiterkörpers 100 ist in 1b mit dem Bezugszeichen 103 bezeichnet. Der dermaßen gedünnte Halbleiterkörper 100 ist schwieriger als der ungedünnte Halbleiterkörper 100 handhabbar, so dass sich nur noch wenige Verfahrensschritte bis zur Vervollständigung des Bauelementes anschließen sollten, die zudem keine hohen Prozesstemperaturen erfordern sollten, um die Gefahr einer Zerstörung während des Herstellungsverfahrens zu reduzieren. Dies wird durch das erfindungsgemäße Verfahren zur Herstellung einer oberflächennahen p-dotierten Halbleiterzone, die den p-dotierten rückseitigen Emitter des Bauelements bildet, gewährleistet.
  • Eine erste Ausführungsform dieses Verfahren wird nachfolgend anhand von 2 erläutert. 2a zeigt einen Ausschnitt eines n-dotierten Halbleiterkörpers bzw. einer n-dotierten Halbleiterschicht 100 mit einer Oberfläche 103, wobei in dem Halbleiterkörper 100 unterhalb dieser Oberfläche 103 oberflächennah eine p-dotierte Halbleiterschicht erzeugt werden soll, während eines ersten Verfahrensschrittes. Bei diesem Verfahrensschritt wird im Bereich der Oberfläche 103 eine amorphe Halbleiterschicht 14 erzeugt, indem der oberflächennahe Bereich 14 des Halbleiterkörpers 100 amorphisiert wird. Dieses Amorphisierung erfolgt durch eine sogenannte "Damage"-Implantation, bei der Teilchen in den Halbleiterkörper 100 implantiert werden, die die Kristallstruktur des Halbleiterkörpers 100 schädigen. Diese Teilchen sind beispielsweise Argonatome oder, bei Verwendung von Silizium als Halbleitermaterial, Siliziumatome.
  • Die zur Amorphisierung implantierten Teilchen können auch eine dotierende Wirkung haben. Dabei werden Teilchen, die Akzeptoreigenschaften besitzen, für die Implantation insbesondere dann verwendet, wenn eine oberflächennahe p-dotierte Halbleiterschicht erzeugt werden soll. Hierbei eignen sich beispielsweise Aluminiumionen, Borionen oder BF2-Ionen für die Damage-Implantation. Dagegen werden Teilchen, die Donatoreigenschaften besitzen, für die Implantation insbesondere dann verwendet, wenn eine oberflächennahe n-dotierte Halbleiterschicht erzeugt werden soll. Hierbei eignen sich beispielsweise Phosphorionen, Arsenionen oder Antimonionen.
  • Die Abmessungen der amorphisierten Halbleiterschicht 14 in vertikaler Richtung, also der Richtung senkrecht zu der Oberfläche 103 werden durch die Implantationsenergie während der Damage-Implantation eingestellt. Die Parameter während der Implantation sind dabei so gewählt, dass eine amorphisierte Halbleiterschicht 14 mit einer Dicke in vertikaler Richtung des Halbleiterkörpers vorzugsweise zwischen 30 nm und 2 μm entsteht.
  • In einem nächsten Verfahrensschritt, dessen Ergebnis in 2b dargestellt ist, wird eine Dotiermaterialschicht 51 auf die amorphisierte Halbleiterschicht 14 aufgebracht. Diese Dotiermaterialschicht besteht für eine p-Dotierung beispielsweise aus Indium oder reinem Aluminium, kann jedoch auch einen geringen Prozentsatz an Fremdatomen, insbesondere Silizium, umfassen. Für eine n-Dotierung eignen sich Gemische mit Zinn und Arsen oder Zinn und Antimon.
  • Anschließend wird ein Temperaturschritt durchgeführt, bei dem der Halbleiterkörper insgesamt oder wenigstens im Bereich der Oberfläche 103 für eine vorgegebene Zeitdauer auf eine vorgegebene Temperatur aufgeheizt wird, wobei diese Temperatur so gewählt ist, dass Dotierstoffatome der Dotiermaterialschicht 51 in die amorphe Halbleiterschicht 14 eindringen, um im Bereich der zuvor amorphisierten Halbleiterschicht 14 eine stark dotierte Halbleiterzone 15, in dem Beispiel eine stark p-dotierte Halbleiterzone, zu erzeugen. Die Temperatur während dieses Temperaturschrittes liegt vorzugsweise im Bereich zwischen 360°C und 410°C. Die Dauer des Temperaturschrittes beträgt beispielsweise zwischen 2 und 20 Stunden.
  • Diese während des Temperaturschrittes herrschenden Temperaturen, die ein Eindringen der Dotierstoffatome in die amorphe Halbleiterschicht 14 und – zumindest teilweise – eine Rekristallisation der amorphen Halbleiterschicht 14 bewirken, sind so niedrig, dass keine Beschädigung oder Zerstörung von Metallisierungsschichten oder Passivierungsschichten erfolgt, die auf eine der Oberfläche 103 abgewandte Oberfläche des Halbleiterkörpers 100 bereits aufgebracht sind.
  • Erst durch diese niedrigen Temperaturen ist es möglich, beispielsweise das Halbleiterbauelement gemäß 1 im Bereich seiner Vorderseite einschließlich der Metallisierungs- und Passivierungsschichten vollständig fertig zu stellen, bevor der rückseitige, in dem Beispiel p-dotierte, Emitter erzeugt wird.
  • Ohne vorherige Amorphisierung des Halbleiterkörpers im Bereich der Oberfläche 103 wären Temperaturen von mehr als 580°C erforderlich, um Aluminiumatome in den Halbleiterkörper einzulegieren und dadurch eine p-dotierte Halbleiterzone zu erzeugen. Diese Temperaturen sind jedoch so hoch, dass bereits hergestellte Metallisierungs- oder Passivierungsschichten zerstört würden, so dass diese Metallisierungs- und Passivierungsschichten erst nach Herstellung des p-dotierten Emitters hergestellt werden könnten, was jedoch weitere Verfahrensschritte nach dem Dünnschleifen oder Dünnätzen des Halbleiterkörpers erfordern würde.
  • 3 veranschaulicht ein weiteres Verfahren zur Herstellung einer oberflächennahen dotierten Halbleiterschicht 15, in dem Beispiel einer p-dotierten Halbleiterschicht 15, in einem Halbleiterkörper bzw. einer Halbleiterschicht 100. Bei diesem Verfahren wird auf die Oberfläche 103 der Halbleiterschicht 100 zunächst die Dotierstoffmaterialschicht 51, beispielsweise eine Aluminiumschicht oder Indiumschicht für eine p-Dotierung oder eine Zinn-Arsen- oder Zinn-Antimon-Schicht für eine n-Dotierung, aufgebracht, was im Ergebnis in 3a dargestellt ist.
  • An das Aufbringen dieser Dotiermaterialschicht 51 schließt sich die Amorphisierung eines oberflächennahen Abschnittes 14 der Halbleiterschicht 100 an. Diese Amorphisierung erfolgt durch eine Damage-Implantation von Teilchen, die durch die Dotiermaterialschicht 51 hindurch in die Halbleiterschicht 100 implantiert werden. Als Teilchen für dieses Damage-Implantation eignen sich wie bei dem zuvor anhand von 2 erläuterten Verfahren sowohl Teilchen die eine dotierende Wirkung haben, wie auch Teilchen, die keine dotierende Wirkung haben. Der Vorteil der Teilchenimplantation durch die Dotierstoffschicht 51 hindurch besteht darin, dass bereits während der Amorphisierung ein Teil der Dotierstoffatome in die amorphisierte Schicht 14 "gestoßen" werden.
  • An die Herstellung der amorphen Halbleiterschicht 14 schließt sich der bereits erläuterte Temperaturschritt an, bei dem Dotierstoffatome aus der Dotiermaterialschicht 51 in die amorphisierte Halbleiterschicht 14 eindringen, um die stark dotierte Halbleiterschicht 15 zu bilden, was im Ergebnis in 3c dargestellt ist.
  • Anstatt einen Abschnitt des Halbleiterkörpers oder der Halbleiterschicht 100 durch Teilchenimplantation zu amorphisieren besteht Bezug nehmend auf 4a auch die Möglichkeit, eine amorphe Halbleiterschicht 64 auf die Oberfläche 103 der Halbleiterschicht 100 aufzubringen. Diese amorphe Halbleiterschicht wird beispielsweise durch ein Aufdampf-Verfahren oder ein Sputter-Verfahren erzeugt.
  • Die weiteren Verfahrensschritte erfolgen dann entsprechend der bereits anhand der 2b und 2c erläuterten Verfahrensschritte, d. h. auf die amorphe Halbleiterschicht 64 wird eine Dotiermaterialschicht 51 aufgebracht, was im Ergebnis in 4b dargestellt ist, und an das Aufbringen dieser Dotiermaterialschicht 51 schließt sich der Temperaturschritt an, durch den Dotierstoffatome aus der Dotiermaterialschicht 51 in die amorphe Halbleiterschicht 64 eindringen, um die stark dotierte oberflächennahe Halbleiterschicht 65 zu erzeugen, was im Ergebnis in 4c dargestellt ist.
  • Bei dem anhand von 4 erläuterten Verfahren erfolgt die Einstellung der Abmessungen der hochdotierten oberflächennahen Halbleiterschicht 65 über die Dicke der abgeschiedenen amorphen Halbleiterschicht 64. Die Dicke dieser Halbleiterschicht 64 kann in hinlänglich bekannter Weise über die Abscheidebedingungen und die Abscheidedauer des amorphen Halbleitermaterials eingestellt werden.
  • 5 zeigt in Seitenansicht im Querschnitt einen fertig gestellten IGBT mit einem rückseitigen, gemäß dem erläuterten Verfahren hergestellten, hoch-p-dotierten Emitter 15; 65. Die Dotiermaterialschicht 51, die beispielsweise aus Aluminium besteht, kann die rückseitige Anschlusselektrode des Bauelements bilden oder kann zumindest einen Teil einer solchen im weiteren nicht näher dargestellten rückseitigen Anschlusselektrode des Bauelements bilden.
  • Das erfindungsgemäße Verfahren ist selbstverständlich nicht auf die Herstellung hochdotierter Emitter für IGBTs beschränkt. Das Verfahren ist vielmehr zur Herstellung von oberflächennahen hochdotierten Halbleiterzonen, und zwar von p-dotierten Halbleiterzonen oder n-dotierten Halbleiterzonen, für beliebige Halbleiterbauelemente einsetzbar.
  • 6 zeigt in Seitenansicht im Querschnitt ausschnittsweise eine vertikale Leistungsdiode mit einer erfindungsgemäß hergestellten rückseitigen p-dotierten Emitterzone 15; 65. Das Bauelement weist im Bereich einer Vorderseite 102 des Halbleiterkörpers 100 eine stark n-dotierte Halbleiterzone 16 auf, die den n-Emitter des Bauelementes bildet, und die durch eine Anschlusselektrode 32 kontaktiert ist. Eine zwischen dem p-Emitter 15; 65 und dem n-Emitter 16 angeordnete schwach n-dotierte Halbleiterzone 11, deren Dotierung beispielsweise der Grunddotierung des Halbleiterkörpers 11 entspricht, bildet die n-Basis des Bauelementes.
  • Zur Untersuchung der Effizienz des erfindungsgemäßen Verfahrens wurden verschiedene Versuche durchgeführt, die nachfolgend anhand der 7a und 7b erläutert wurden. Bei diesen Versuchen wurde eine Halbleiterscheibe, die eine n-Grunddotierung von 1013 cm–3 aufwies, durch Implantation von BF2-Atomen im Bereich einer Oberfläche amorphisiert. Die verwendeten Implantationsdosen lagen Bezug nehmend auf die Tabelle in 7a zwischen 1·1014 cm–2 und 60·1014 cm–2. Für jede dieser Implantationsdosen wurde bei einem Versuch eine 5 μm dicke Aluminiumschicht auf die durch Implantation behandelte Halbleiterschicht aufgebracht, und bei einem anderen Versuch auf eine solche Aluminiumschicht verzichtet. Alle Proben wurden während eines Temperschrittes über einen Zeitraum von 24 Stunden auf eine Temperatur von 400°C aufgeheizt. Nach Beendigung dieses Temperschrittes wurden jeweils mittels Vier-Spitzenmessungen die Schichtwiderstände der Halbleiterscheibe im oberflächennahen Bereich ermittelt. Dieser oberflächennahe Bereich entspricht dem Halbleiterbereich 15 bei den anhand der 2 und 3 erläuterten Verfahren. Der hierbei ermittelte Widerstandswert ist in der Tabelle in 7a dargestellt.
  • Es zeigt sich, dass bei einer Implantationsdosis 1·1014 cm–2 keine relevante Differenz zwischen dem Schichtwiderstand der Probe mit aufgebrachter Aluminium-Metallisierung und der Probe ohne aufgebrachter Aluminium-Metallisierung besteht. Grund hierfür ist, dass derart niedrige Implantationsdosen nicht ausreichend sind, um eine Amorphisierung der Halbleiterschicht zu bewirken, so dass bei den niedrigen Temperaturen während des Temperschrittes kaum Aluminiumatome in den Halbleiterkörper eindringen, um die Dotierstoffkonzentration zu erhöhen und dadurch den Schichtwiderstand abzusenken.
  • Eine merkliche Amorphisierung des Halbleitermaterials tritt erst bei Implantationsdosen von mehr als 8·1014 cm–2 ein. Das Vorhandensein der Aluminiummetallisierung trägt hier zu einer merklichen Erhöhung der Dotierungskonzentration – bei Verwen dung von Aluminium der p-Dotierungskonzentration – in der amorphisierten Halbleiterschicht, und damit zu einer merklichen Reduzierung des Schichtwiderstandes im Vergleich zu dem Versuch ohne Aluminium-Metallisierung bei. Dass der Schichtwiderstand bei der höheren Implantationsdosis 8·1014 cm–2 auch ohne Aluminium-Metallisierung gegenüber dem Schichtwiderstand bei der niedrigeren Implantationsdosis 1·1014 cm2 verringert ist, liegt daran, dass für die Damage-Implantation BF2-Ionen verwendet werden, die als solche bereits eine p-dotierende Wirkung besitzen.
  • 7b zeigt die Dotierungskonzentration in der Halbleiterschicht ausgehend von der Oberfläche, unterhalb welcher die oberflächennahe p-dotierte Schicht erzeugt wird. Die für die einzelnen Versuche erhaltenen Kurven sind entsprechend der Versuche in der Tabelle gemäß 7a nummeriert. Wie ersichtlich ist, werden für Implantationsdosen größer als 8·1014 cm–2 und bei Aufbringen einer Aluminium-Metallisierung auf eine Oberfläche des Halbleitermaterials im oberflächennahen Bereich p-Dotierungen von etwa 1019 cm–3 erreicht. Diese Dotierungskonzentration entspricht der Feststofflöslichkeit von Aluminium in Silizium. Ohne Aluminiumschicht werden wesentlich niedrigere Dotierungskonzentrationen erreicht, wie anhand der Kurve für Versuch 3a in 7 dargestellt ist.
  • Ein starkes Eindringen von Aluminiumatomen in die amorphisierte Halbleiterschicht konnte auch mittels "Secondary Ion Mass Spectrometry (SIMS)"-Analysen nachgewiesen werden.
  • 8 zeigt eine solche SIMS-Messkurve, in der der Verlauf der Aluminiumkonzentration in dem Halbleiterkörper über der Eindringtiefe dargestellt ist. Die höchste Aluminiumkonzenration lag bei der der Messung zugrundeliegenden Probe in einer Tiefe von bis etwa 0,6 μm vor, was etwa der Dicke der amorphisierten Halbleiterschicht bei der Messprobe entspricht. Die Amorphisierung der Probe erfolgte durch eine BF2-Ionen-Implantation mit einer Implantationsdosis von 8·1014 cm–2. Die Dauer des Temperaturschrittes betrug 24 h bei einer Temperatur von 400°C. Die in 7b dargestellte elektrisch aktive Aluminiumkonzentration ist deutlich geringer als die mittels SIMS ermittelte Aluminiumkonzentration. Dies liegt daran, dass nur ein Anteil der Aluminiumatome entsprechend der Festkörperlöslichkeit elektrisch aktiviert werden kann.
  • Wie bereits erläutert, wird bei Versuch 1b trotz aufgebrachter Metallisierung lediglich eine niedrige p-Dotierung erreicht, da die Implantationsdosen von 1·1014 cm–2 zu gering sind, um eine Amorphisierung des Halbleitermaterials zu erreichen.
    • 11
    n-Basis
    12
    p-Basis, Body-Zone
    13
    n-Emitter, Source-Zone
    14
    amorphe Halbleiterschicht
    15
    p-dotierte Halbleiterschicht
    16
    n-Emitter
    21
    Gate-Elektrode
    31
    Anschlusselektrode
    32
    Anschlusselektrode
    41
    Passivierungsschicht
    51
    Dotiermaterialschicht, Aluminiumschicht
    64
    amorphe Halbleiterschicht
    65
    p-dotierte Halbleiterschicht
    100
    Halbleiterkörper
    102
    Vorderseite
    101, 103
    Rückseite

Claims (18)

  1. Verfahren zur Herstellung einer dotierten Zone (15; 65) im Bereich einer Oberfläche (103) einer Halbleiterschicht (100), das folgende Verfahrensschritte umfasst: – Erzeugen einer amorphen Halbleiterschicht (14; 64) im Bereich der Oberfläche (103) der Halbleiterschicht (100), – Aufbringen einer Dotiermaterialschicht (51), die ein die Halbleiterschicht (100) dotierendes Material aufweist, auf die amorphe Halbleiterschicht (14; 64), – Durchführen eines Temperaturschrittes bei Temperaturen kleiner oder gleich 500°C, wodurch dotierende Atome aus der Dotiermaterialschicht (51) in die amorphe Halbleiterschicht (14; 64) eindringen, um die dotierte Zone (15; 65) zu bilden.
  2. Verfahren zur Herstellung einer dotierten Zone (15) im Bereich einer Oberfläche (103) einer Halbleiterschicht (100), das folgende Verfahrensschritte umfasst: – Aufbringen einer Dotiermaterialschicht (51), die ein die Halbleiterschicht (100) dotierendes Material aufweist, auf die Oberfläche (103), – Erzeugen einer amorphen Halbleiterschicht (14) im Bereich der Oberfläche (103) der Halbleiterschicht unterhalb der Dotiermaterialschicht (51), – Durchführen eines Temperaturschrittes bei Temperaturen kleiner oder gleich 500°C, wodurch dotierende Atome aus der Dotiermaterialschicht (51) in die amorphe Halbleiterschicht (14) eindringen, um die dotierte Zone (15) zu bilden.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Erzeugung der amorphen Halbleiterschicht (14) durch Amorphisieren eines oberflächennahen Bereiches der Halbleiterschicht (100) im Bereich der Oberfläche (103) erfolgt.
  4. Verfahren nach Anspruch 3, bei dem die Amorphisierung durch eine die Kristallstruktur der Halbleiterschicht (100) schädigende Implantation von Teilchen erfolgt.
  5. Verfahren nach Anspruch 4 bei dem die Teilchen Argonatome oder Halbleiteratome, vorzugsweise Siliziumatome, sind.
  6. Verfahren nach Anspruch 4, bei dem die Teilchen Akzeptoreigenschaften besitzen.
  7. Verfahren nach Anspruch 6, bei dem die Teilchen Aluminiumionen, Borionen, BF2-Ionen, Galliumionen oder Indiumionen sind.
  8. Verfahren nach Anspruch 4, bei dem die Teilchen Donatoreigenschaften besitzen.
  9. Verfahren nach Anspruch 8, bei dem die Teilchen Phosphorionen, Arsenionen oder Antimonionen sind.
  10. Verfahren nach Anspruch 1, bei dem die Herstellung der amorphen Halbleiterschicht (64) durch Aufbringen einer amorphen Halbleiterschicht auf die Oberfläche (103) der Halbleiterschicht (100) erfolgt.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Temperatur während des Temperschrittes zwischen 360°C und 410°C beträgt.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dauer des Temperschrittes zwischen 1 Stunde und 40 Stunden beträgt.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dotiermaterialschicht (51) ein die Halbleiterschicht (100) p-dotierendes Material umfasst.
  14. Verfahren nach Anspruch 11, bei dem die Dotiermaterialschicht (51) eine Aluminiumschicht oder eine Indiumschicht ist.
  15. Verfahren nach einem der Ansprüche 1 bis 10, bei dem die Dotiermaterialschicht (51) ein die Halbleiterschicht (100) n-dotierendes Material umfasst.
  16. Verfahren nach Anspruch 15, bei dem die Dotiermaterialschicht Zinn mit einem Anteil Arsen oder Zinn mit einem Anteil Antimon umfasst.
  17. Verfahren nach einem der vorangehenden Ansprüche bei dem die dotierte Zone ein p-Emitter oder ein n-Emitter einer Diode, eines Transistors, eines IGBT oder eines Thyristors ist.
  18. Verfahren nach einem der Ansprüche 1 bis 16 bei dem die dotierte Zone eine Halbleiterzone eines MOSFET ist und in einer vertikalen Richtung der Halbleiterschicht Abmessungen zwischen 3 und 100 nm aufweist.
DE102004029945A 2004-06-21 2004-06-21 Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper Expired - Fee Related DE102004029945B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004029945A DE102004029945B4 (de) 2004-06-21 2004-06-21 Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004029945A DE102004029945B4 (de) 2004-06-21 2004-06-21 Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE102004029945A1 DE102004029945A1 (de) 2006-01-05
DE102004029945B4 true DE102004029945B4 (de) 2008-01-17

Family

ID=35483382

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029945A Expired - Fee Related DE102004029945B4 (de) 2004-06-21 2004-06-21 Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE102004029945B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035648B4 (de) * 2005-07-29 2010-06-10 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Hochleistungsbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761319A (en) * 1970-05-22 1973-09-25 Philips Corp Methods of manufacturing semiconductor devices
US4064495A (en) * 1976-03-22 1977-12-20 General Electric Company Ion implanted archival memory media and methods for storage of data therein
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US5286660A (en) * 1992-12-24 1994-02-15 Motorola, Inc. Method for doping a semiconductor wafer having a diffusivity enhancement region
US6271068B1 (en) * 2001-01-08 2001-08-07 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon emitters for bipolar transistors on BiCMOS integrated circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391651B1 (en) * 1995-08-11 2002-05-21 The United States Of America As Represented By The Secretary Of The Department Of Health & Human Services Materials and methods for detection of insulin dependent diabetes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761319A (en) * 1970-05-22 1973-09-25 Philips Corp Methods of manufacturing semiconductor devices
US4064495A (en) * 1976-03-22 1977-12-20 General Electric Company Ion implanted archival memory media and methods for storage of data therein
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US5286660A (en) * 1992-12-24 1994-02-15 Motorola, Inc. Method for doping a semiconductor wafer having a diffusivity enhancement region
US6271068B1 (en) * 2001-01-08 2001-08-07 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon emitters for bipolar transistors on BiCMOS integrated circuits

Also Published As

Publication number Publication date
DE102004029945A1 (de) 2006-01-05

Similar Documents

Publication Publication Date Title
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
EP1969644B1 (de) Verfahren zur herstellung einer solarzelle oder eines strahlungsdeterktors und solarzelle oder strahlungsdetektor
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10361134B4 (de) Verfahren zur Herstellung eines p-Emitters eines IGBTs, einer Anode, einer Diode und einer Anode eines asymmetrischen Thyristors.
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE102004029945B4 (de) Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper
DE10324100B4 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE102004028933B4 (de) Verfahren zur Herstellung einer vergrabenen metallischen Schicht in einem Halbleiterkörper und Halbleiterbauelement mit einer vergrabenen metallischen Schicht
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements
DE102019132158A1 (de) Verfahren zum bearbeiten eines halbleitersubstrats
DE102018129467A1 (de) Verfahren zum herstellen eines halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee