DE102019132158A1 - Verfahren zum bearbeiten eines halbleitersubstrats - Google Patents

Verfahren zum bearbeiten eines halbleitersubstrats Download PDF

Info

Publication number
DE102019132158A1
DE102019132158A1 DE102019132158.1A DE102019132158A DE102019132158A1 DE 102019132158 A1 DE102019132158 A1 DE 102019132158A1 DE 102019132158 A DE102019132158 A DE 102019132158A DE 102019132158 A1 DE102019132158 A1 DE 102019132158A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
layer
ions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019132158.1A
Other languages
English (en)
Inventor
Werner Schustereder
Marko Swoboda
Hans-Joachim Schulze
Mihai Draghici
Wolfgang Lehnert
Tobias Hoechbauer
Alexander Breymesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019132158.1A priority Critical patent/DE102019132158A1/de
Priority to US17/104,559 priority patent/US11557506B2/en
Priority to CN202011354484.1A priority patent/CN112864005A/zh
Publication of DE102019132158A1 publication Critical patent/DE102019132158A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Vorgeschlagen werden Verfahren zum Bearbeiten eines Halbleitersubstrats (100). Ein Beispiel eines Verfahrens weist ein Ausbilden von Hohlräumen (104) im Halbleitersubstrat (100) durch Implantieren von Ionen durch eine erste Oberfläche (102) des Halbleitersubstrats (100) auf. Die Hohlräume (104) definieren eine Trennschicht (106) im Halbleitersubstrat (100). Danach wird eine Halbleiterschicht (108) auf der ersten Oberfläche (102) des Halbleitersubstrats (100) ausgebildet. Elemente von Halbleitervorrichtungen werden in der Halbleiterschicht (108) gebildet. Danach wird das Halbleitersubstrat (100) entlang der Trennschicht (106) in einen die Halbleiterschicht (108) enthaltenden ersten Substratteil (1001) und einen zweiten Substratteil (1002) getrennt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Verfahren zum Bearbeiten eines Halbleitersubstrats, insbesondere auf Verfahren, bei denen das Halbleitersubstrat in einen ersten Substratteil und einen zweiten Substratteil getrennt wird.
  • HINTERGRUND
  • Verfahren zum Bearbeiten eines Halbleitersubstrats, z.B. wenn Halbleitervorrichtungen in dem Halbleitersubstrat ausgebildet werden, können ein Schleifen eines Halbleiterwafers, z.B. um einen elektrischen Widerstand der Halbleitervorrichtung zu reduzieren, einschließen. Schleifen kann zeitraubend sein und kann einen hohen Verbrauch an Halbleitermaterial einschließen, was hohe Kosten für Halbleitervorrichtungen zur Folge hat. Beispielsweise sind in diesem Fall keine Wiederverwendungskonzepte, um unter Verwendung des Halbleitersubstrats weitere Halbleitervorrichtungen zu bilden, möglich.
  • Halbleitersubstrate, z.B. Siliziumcarbid-Wafer oder Silizium-Wafer, können so gespalten werden, dass Wiederverwendungskonzepte ermöglicht werden können. Jedoch kann ein Spalten des Halbleitersubstrats einige Halbleiterprozesse limitieren, die zum Ausbilden einer Halbleitervorrichtung erforderlich sind, oder eine ungenaue Dicke des gespaltenen Halbleitersubstratteils zur Folge haben. Beispielsweise könnte unter Verwendung mancher Spaltkonzepte eine erforderliche Dicke eines gespaltenen Halbleitersubstratteils nicht erreichbar sein. Es kann ein Wunsch nach verbesserten Konzepten zum Bearbeiten von Halbleitersubstraten bestehen.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Bearbeiten eines Halbleitersubstrats. Das Verfahren weist ein Ausbilden von Hohlräumen im Halbleitersubstrat auf, indem Ionen durch eine erste Oberfläche des Halbleitersubstrats implantiert werden, wobei die Hohlräume eine Trennschicht im Halbleitersubstrat definieren. Danach weist das Verfahren ferner ein Ausbilden einer Halbleiterschicht auf der ersten Oberfläche des Halbleitersubstrats auf. Das Verfahren weist weiter ein Ausbilden von Elementen von Halbleitervorrichtungen in der Halbleiterschicht auf. Danach weist das Verfahren ferner ein Trennen des Halbleitersubstrats entlang der Trennschicht in einen die Halbleiterschicht enthaltenden ersten Substratteil und einen zweiten Substratteil auf.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf ein anderes Verfahren zum Bearbeiten eines Halbleitersubstrats. Das Verfahren weist ein Implantieren von Ionen durch eine erste Oberfläche des Halbleitersubstrats auf, um eine Trennschicht im Halbleitersubstrat zu definieren. Ferner weist das Verfahren ein Trennen des Halbleitersubstrats entlang der Trennschicht in einen ersten Substratteil und einen zweiten Substratteil auf, indem das Halbleitersubstrat zumindest mit elektromagnetischer Strahlung einer ersten Wellenlänge und mit elektromagnetischer Strahlung einer zweiten Wellenlänge, die von der ersten Wellenlänge verschieden ist, bestrahlt wird.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Anmeldung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Beispiele von Verfahren zum Bearbeiten von Halbleitersubstraten und dienen zusammen mit der Beschreibung dazu, Prinzipien der Beispiele zu erläutern. Weitere Beispiele werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A bis 1D sind eine schematische Querschnittsansicht, um ein Verfahren zum Bearbeiten eines Halbleitersubstrats zu veranschaulichen.
    • 2 ist eine schematische Querschnittsansicht, um ein Prozessmerkmal zu veranschaulichen, wenn ein Halbleitersubstrat bearbeitet wird.
    • 3A und 3B sind eine schematische Querschnittsansicht, um ein anderes Verfahren zum Bearbeiten eines Halbleitersubstrats zu veranschaulichen.
    • 4A und 4B sind schematische Querschnittsansichten, um Beispiele von Halbleitervorrichtungen zu veranschaulichen, die durch die Verfahren der 1A bis 3B hergestellt werden können.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Beispiele gezeigt sind, in denen Halbleitersubstrate bearbeitet werden können. Es ist zu verstehen, dass weitere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für ein Beispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Beispielen verwendet werden, um zu noch einem weiteren Beispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein zusätzlicher Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik. Ein Schottky-Kontakt ist ein Metall-Halbleiter-Übergang mit gleichrichtenden Charakteristiken, wobei die Austrittsarbeit des Metalls und die Dotierstoffkonzentration im Halbleitermaterial so ausgewählt werden, dass sich bei Abwesenheit eines extern angelegten elektrischen Feldes eine Verarmungszone im Halbleitermaterial entlang dem Metall-Halbleiter-Übergang ausbildet. Im Kontext eines Schottky-Kontakts kann sich der Begriff „Metall-Halbleiter-Übergang“ auch auf einen Übergang zwischen einem metallartigen Halbleiter und einem Halbleiter beziehen, wobei der Übergang die gleichen Charakteristiken wie ein Metall-Halbleiter-Übergang aufweist. Beispielsweise kann es möglich sein, einen Schottky-Kontakt zwischen polykristallinem Silizium und Siliziumcarbid auszubilden. Falls zwei Komponenten (z.B. zwei Gebiete) jeweils einen ohmschen Kontakt oder einen Schottky-Kontakt ausbilden, kann dies bedeuten, dass ein ohmscher Kontakt oder ein Schottky-Kontakt zwischen den beiden Komponenten vorhanden ist. In beiden Fällen kann es möglich sein, dass die beiden Gebiete direkt aneinander grenzen. Jedoch kann es auch möglich sein, dass eine weitere Komponente zwischen den beiden Komponenten positioniert ist.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie „höchstens“ und „mindestens“.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Silizium (Si) und Kohlenstoff (C) die Hauptbestandteile einer Siliziumcarbid- (SiC-) Schicht.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Ein Beispiel eines Verfahrens zum Bearbeiten eines Halbleitersubstrats kann ein Ausbilden von Hohlräumen im Halbleitersubstrat, indem Ionen durch eine erste Oberfläche des Halbleitersubstrats implantiert werden, aufweisen. Die Hohlräume definieren eine Trennschicht im Halbleitersubstrat. Danach kann eine Halbleiterschicht auf der ersten Oberfläche des Halbleitersubstrats gebildet werden. Elemente von Halbleitervorrichtungen können in der Halbleiterschicht ausgebildet werden. Danach kann das Halbleitersubstrat entlang der Trennschicht in einen die Halbleiterschicht enthaltenden ersten Substratteil und einen zweiten Substratteil getrennt werden.
  • Das Halbleitersubstrat kann ein Halbleitermaterial aus elementaren Halbleitern der Gruppe IV, ein IV-IV-Verbund-Halbleitermaterial, ein III-V-Verbund-Halbleitermaterial oder ein II-IV-Verbund-Halbleitermaterial enthalten oder daraus bestehen. Beispiele von Halbleitermaterialien aus den elementaren Halbleitern der Gruppe IV umfassen unter anderem Silizium (Si) und Germanium (Ge). Beispiele von IV-IV-Verbund-Halbleitermaterialien umfassen unter anderem Siliziumcarbid (SiC) und Siliziumgermanium (SiGe). Beispiele eines III-V-Verbund-Halbleitermaterials umfassen unter anderem Galliumarsenid (GaAs), Galliumnitrid (GaN), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumnitrid (InGaN) und Indiumgalliumarsenid (InGaAs). Beispiele von II-VI-Verbund-Halbleitermaterialien umfassen unter anderem Cadmiumtellurid (CdTe), Quecksilbercadmiumtellurid (CdHgTe) und Cadmiummagnesiumtellurid (CdMgTe).
  • Beispielsweise kann das Halbleitersubstrat ein kristallines SiC-Halbleitersubstrat sein. Der Siliziumcarbid-Kristall kann beispielsweise einen hexagonalen Polytyp, z.B. 4H oder 6H, aufweisen. Der Siliziumcarbid-Halbleiterkörper kann homogen dotiert sein oder kann verschieden dotierte SiC-Schichtbereiche enthalten. Der Siliziumcarbid-Halbleiterkörper kann eine oder mehr Schichten aus einem anderen Material mit einem Schmelzpunkt nahe kristallinem Siliziumcarbid oder höher enthalten. Beispielsweise können die Schichten aus einem anderen Material im kristallinen Siliziumcarbid-Substrat eingebettet sein. Das Siliziumcarbid-Halbleitersubstrat kann zwei im Wesentlichen parallele Hauptoberflächen der gleichen Form und Größe und einen lateralen Oberflächenbereich, der die Ränder der beiden Hauptoberflächen verbindet, aufweisen. Beispielsweise kann der Siliziumcarbid-Halbleiterkörper ein rechteckiges Prisma mit oder ohne verrundete Ränder bzw. Kanten oder ein rechter Zylinder oder ein leicht schräger Zylinder (bei dem sich die Seiten z.B. mit einem Winkel von höchstens 8° oder höchstens 5° oder höchstens 3° neigen) mit einem oder mehr Flats oder Notches entlang dem äußeren Umfang oder ohne solche sein.
  • Die Hohlräume können durch eine Agglomeration von Leerstellen erzeugt werden, wobei die Leerstellen durch die Interaktion der implantierten Ionen und des Gitters des Halbleitersubstrats gebildet werden. Die Hohlräume können die Trennschicht an dem Ende der Reichweite der implantierten Ionen, z.B. einer Spitze bei der Eindringtiefe der implantierten Ionen, definieren.
  • Die Halbleiterschicht kann durch zumindest einen Schichtabscheidungsprozess, z.B. einen epitaktischen Schichtabscheidungsprozess, gebildet werden. Beispielsweise können Techniken einer chemischen Gasphasenabscheidung (CVD) zum Ausbilden der Halbleiterschicht genutzt werden. Ein Dotierungskonzentrationsprofil und/oder eine Dicke der Halbleiterschicht kann unter Berücksichtigung von Ziel-Vorrichtungsparametern, z.B. eines Spannungssperrvermögens und/oder eines flächenspezifischen Durchlasswiderstands, gewählt werden. Beispielsweise kann ein erster Teil der Halbleiterschicht eine Driftzone sein. Ein zweiter Teil der Halbleiterschicht kann eine Feldstoppzone sein. Die Feldstoppzone kann zwischen der Driftschicht und einem rückseitigen Kontakt angeordnet sein. Eine Dotierungskonzentration in der Feldstoppzone kann größer, z.B. eine oder zwei Größenordnungen größer, als eine Dotierungskonzentration in der Driftzone sein.
  • Ein Ausbilden der Elemente von Halbleitervorrichtungen in der Halbleiterschicht kann ein oder mehr Merkmale zum Ausbilden von halbleitenden Gebieten, z.B. p- und/oder n-dotierter Gebiete, Isolierschichten, z.B. Gate- und/oder Felddielektrikum(a) und/oder Zwischenschicht-Dielektrikum(a), leitenden Schichten, z.B. Metallschicht(en) für elektrische Kontakte und/oder Leiterbahnen bzw. Verdrahtungen, Schutz- und/oder Passivierungsschicht(en), z.B. Imid, einschließen. Die Halbleitergebiete, z.B. ein Draingebiet, ein Sourcegebiet, ein Bodygebiet, ein Body-Kontaktgebiet, ein Stromspreizgebiet, ein Abschirmgebiet, ein Anodengebiet, ein Kathodengebiet, können zum Beispiel durch eine Ionenimplantation und/oder -diffusion von einer Diffusionsquelle gebildet werden. Eine planare Gatestruktur, die ein Gate-Dielektrikum und eine Gateelektrode umfasst, oder eine Graben-Gatestruktur, die ein Gate-Dielektrikum und eine Gateelektrode in einem Graben umfasst, kann mittels thermischer Oxidation und/oder Schichtabscheidung des Gate-Dielektrikums und Schichtabscheidung eines hochdotierten Halbleiters, zum Beispiel einer oder mehrer polykristalliner Silizium- und/oder Metallschichten, ausgebildet werden.
  • Zumindest ein Teil der Elemente von Halbleitervorrichtungen kann beispielsweise aktive Vorrichtungselemente sein, die in einem aktiven Vorrichtungsbereich (engl.: device area) des Halbleitersubstrats ausgebildet sind. Der aktive Vorrichtungsbereich ist ein Bereich des Halbleitersubstrats, wo ein Laststrom durch eine Oberfläche in das Halbleitersubstrat/die Halbleiterschicht eintritt und aus diesem/dieser austritt. Im Fall von IGFETs oder IGBTs kann der aktive Vorrichtungsbereich Sourcegebiete enthalten, die über die Oberfläche mit einer Kontaktelektrode elektrisch verbunden sind. Ein Source-Drain-Strom oder ein Emitter-Kollektor-Strom kann von der Kontaktelektrode durch die Oberfläche in die Sourcegebiete fließen. Im Fall von Dioden kann der aktive Vorrichtungsbereich Anoden- oder Kathodengebiete enthalten, die mit der Kontaktelektrode durch die Oberfläche elektrisch verbunden sind. Ein Anoden-Kathoden-Strom kann von der Kontaktelektrode durch die Oberfläche in die Anoden- oder Kathodengebiete fließen. Folglich kann der aktive Vorrichtungsbereich beispielsweise auf einen ersten Teil der Oberfläche, durch den ein Laststromfluss geführt wird, eingeschränkt werden. Randabschlusselemente können beispielsweise zusätzlich zu den aktiven Vorrichtungselementen in einem Randabschlussbereich ausgebildet sein, der ein Bereich des Halbleitersubstrats ist, der den aktiven Vorrichtungsbereich teilweise oder vollständig umgibt. Da pn-Übergänge innerhalb des Halbleitersubstrats, z.B. pn-Übergänge zwischen einem Bodygebiet und einer Driftzone eines IGFET oder eines IGBT oder pn-Übergänge zwischen einem Kathoden- und einem Anodengebiet einer Diode, nicht unendlich sind, sondern an den Randzonen des Halbleiterkörpers enden, begrenzt dieser Randeffekt die Durchbruchspannung der Vorrichtung unterhalb des idealen Werts, der durch den unendlichen Übergang in einer parallelen Ebene festgelegt ist. Man muss Sorgfalt walten lassen, um einen richtigen und effizienten Abschluss des pn-Übergangs am Rand des Halbleitersubstrats sicherzustellen. Der Randabschlussbereich ist eine Maßnahme, um einen richtigen und effizienten Abschluss des pn-Übergangs sicherzustellen. Beispiele von Randabschlussstrukturen im Randabschlussbereich umfassen beispielsweise Junction- bzw. Übergangsabschlussausdehnungs- (JTE-) Strukturen, eine Variation von lateralen Dotierungs- (VLD-) Strukturen. Anders als der aktive Vorrichtungsbereich kann der Randabschlussbereich auf einen zweiten Teil der Oberfläche beschränkt sein, i) der den ersten Teil des aktiven Vorrichtungsbereichs ganz oder teilweise umgibt und ii) durch den kein Laststromfluss durch die Oberfläche zur Kontaktelektrode geführt wird und iii) der zum Abschluss des pn-Übergangs beiträgt. Es kann beispielsweise ein Übergangsgebiet zwischen dem aktiven Vorrichtungsbereich und dem Randabschlussbereich geben, um die Randabschlussstruktur elektrisch zu verbinden.
  • Elemente von Halbleitervorrichtungen können zum Beispiel eine vertikale Leistungs-Halbleitervorrichtung definieren. Die vertikale Leistungs-Halbleitervorrichtung kann eine Leistungs-Halbleiterdiode oder ein Leistungs-Halbleiter-IGBT (Bipolartransistor mit isoliertem Gate) oder ein Leistungs-Halbleitertransistor wie etwa ein Leistungs-Halbleiter-IGFET (Feldeffekttransistor mit isoliertem Gate, z.B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor) sein. Die vertikale Leistungs-Halbleitervorrichtung kann dafür konfiguriert sein, Ströme von mehr als 1 A zu leiten, und kann ferner dafür konfiguriert sein, Spannungen zwischen Lastanschlüssen, z.B. zwischen Drain und Source eines MOSFET oder zwischen Emitter und Kollektor eines IGBT oder zwischen Kathode und Anode einer Diode im Bereich von einigen hundert bis zu einigen tausend Volt, z.B. 650 V, 1,2 kV, 1,7 kV, 3,3 kV, 4,5 kV, 5,5 kV, 6 kV, 6,5 kV, zu sperren. Die Sperrspannung kann einer Spannungsklasse entsprechen, die beispielsweise in einem Datenblatt der Leistungs-Halbleitervorrichtung spezifiziert ist.
  • Eine Dosis (Dosen) der implantierten Ionen kann (können) in einem geeigneten Bereich so gewählt werden, dass eine Bearbeitung des Halbleitersubstrats vor der Trennung ohne eine unerwünschte vorzeitige Trennung durch thermomechanische Spannung, die auf das Halbleitersubstrat einwirkt, möglich ist. Eine thermomechanische Spannung kann auf das Halbleitersubstrat einwirken, wenn zum Beispiel die Elemente von Halbleitervorrichtungen darin ausgebildet werden. Beispielsweise können die Ionen Helium-Ionen umfassen, und eine Implantationsdosis der Helium-Ionen kann von 5×1014 cm-2 bis 5×1015 cm-2 reichen. Außerdem oder als Alternative dazu können die Ionen Protonen enthalten und kann eine Implantationsdosis der Protonen beispielsweise von 5×1015 cm-2 bis 5×1016 cm-2 reichen.
  • Eine Trennung des Halbleitersubstrats in den ersten Substratteil, der die Halbleiterschicht enthält, und den zweiten Substratteil kann erreicht werden, indem zumindest das Halbleitersubstrat mit Licht, z.B. Laserlicht, einer Zielwellenlänge bestrahlt wird. Die Trennung des Halbleitersubstrats kann zum Beispiel nur durch Bestrahlen des Siliziumcarbid-Wafers ausgeführt werden, oder zusätzliche Prozesse (z.B. Erhitzen, Anwenden einer mechanischen Spannung und/oder Kraft und/oder eine Ultraschallbehandlung) können durchgeführt werden, um das Halbleitersubstrat in den ersten Substratteil und den zweiten Substratteil zu trennen.
  • Zum Trennen des Halbleitersubstrats kann z.B. eine Energie des Lichts der Zielwellenlänge basierend auf einer Energie, die notwendig ist, um das Halbleitersubstrat zu spalten, basierend auf dem Absorptionskoeffizienten der Trennschicht, basierend auf einer Dicke des Halbleitersubstrats, basierend auf einer Dicke der Trennschicht und/oder basierend auf einer Position der Halbleiterschicht innerhalb des Halbleitersubstrats (z.B. um eine zusätzliche Absorption durch das Halbleitersubstrat zu berücksichtigen) ausgewählt werden. Das Licht der Zielwellenlänge kann auf die Vorderseite und/oder auf eine Rückseite des Halbleitersubstrats eingestrahlt werden. Aufgrund des höheren Absorptionskoeffizienten der Trennschicht kann ein größerer Anteil des Lichts der Zielwellenlänge innerhalb der Trennschicht als im Material des Halbleitersubstrats außerhalb der Trennschicht absorbiert werden. Beispielsweise kann das Licht der Zielwellenlänge, das innerhalb der Trennschicht absorbiert wird, eine Zersetzung oder Zerstörung zumindest eines Teils, z.B. eines lateral verbundenen Bereichs, der Trennschicht bewirken, so dass das Halbleitersubstrat entlang der Trennschicht getrennt werden kann. Freigesetzte Energie des Lichts der Zielwellenlänge, das innerhalb der Trennschicht absorbiert wird, kann ein Spalten des Halbleitersubstrats hervorrufen.
  • Beispielsweise können sowohl der erste Halbleitersubstratteil als auch der Substratteil das Material des Halbleitersubstrats außerhalb der Trennschicht als Hauptmaterial aufweisen oder können aus dem Material bestehen. Ein Spalten des Halbleitersubstrats entlang der Trennschicht kann ermöglichen, eine Dicke des ersten Substratteils genauer und/oder mit reduzierter Variation bzw. Schwankung entlang einer lateralen Ausdehnung des ersten Substratteils und/oder homogener entlang einer lateralen Ausdehnung des ersten Substratteils, z.B. verglichen mit anderen Trennverfahren, zu definieren. Beispielsweise kann das Verfahren die Steuerung bzw. Kontrolle über die Dicke des ersten Halbleitersubstratteils verbessern. Eine Dicke der Trennschicht kann verglichen mit einer Dicke anderer Spaltgebiete kleiner sein, so dass eine Variation der Dicke des ersten Halbleitersubstratteils reduziert werden kann. Auch kann ein Verbrauch an Material des Halbleitersubstrats zum Spalten reduziert werden, indem die Trennschicht mit reduzierter Dicke bereitgestellt wird.
  • Beispiele beziehen sich auf Aspekte, welche ermöglichen können, die Trennschicht mit einem höheren Absorptionskoeffizienten als dem 5-Fachen oder gar dem 100-Fachen im Vergleich zum Absorptionskoeffizienten des Halbleitermaterials des Halbleitersubstrats außerhalb der Trennschicht auszubilden.
  • Einige Verfahren können auf die Bestrahlung unter Verwendung eines fokussierten Lasers gestützt werden. Der Laser kann beispielsweise eine Spitzenwellenlänge innerhalb der Absorptionslücke des Halbleitersubstrats aufweisen. Im Brennpunkt kann beispielsweise durch eine hohe Photonendichte ein Ladungsträgerplasma erzeugt werden, das wiederum eine Absorption erhöhen kann. Folglich kann sich ein positiver Rückkopplungsmechanismus ergeben, der z.B. erlaubt, das Halbleitermaterial des Halbleitersubstrats lokal zu zersetzen und somit eine Spaltschicht zu erzeugen, die anschließend für den Trennprozess mit einer unterstützenden thermomechanischen Spannung genutzt wird. Beispielsweise kann der Trennprozess ausgeführt werden, wenn die Bearbeitung der Vorrichtungen mehr oder weniger abgeschlossen ist. Beispielsweise kann das Halbleitersubstrat an der Vorderseite schon metallisiert sein.
  • Zusätzlich oder als Alternative zu einer Bestrahlung des Halbleitersubstrats mit Licht einer Zielwellenlänge zum Trennen des Halbleitersubstrats kann der Trennprozess zumindest einen der folgenden Prozesse (i) - (iii) aufweisen: (i) Erhitzen des Halbleitersubstrats, (ii) Anwenden einer mechanischen Spannung und/oder Kraft auf das Halbleitersubstrat und (iii) eine Ultraschallbehandlung des Halbleitersubstrats. Beispielsweise kann der zumindest eine zusätzliche Prozess (i) - (iii) während und/oder nach einer Bestrahlung des Siliziumcarbid-Wafers mit dem Licht der Zielwellenlänge angewendet werden. Zumindest einer der Prozesse (i) - (iii) kann zum Trennen des Halbleitersubstrats angewendet werden. Beispielsweise kann ein Erhitzen oder Ausheilen des Halbleitersubstrats (Prozess (i)) ein Trennen des Halbleitersubstrats z.B. durch Einführen einer thermomechanischen Spannung bei der Trennschicht, um ein Spalten des Halbleitersubstrats zu unterstützen, erleichtern. Eine mechanische Kraft und/oder Spannung (Prozess (ii)) kann zum Beispiel angewendet werden, indem eine zusätzliche Schicht auf dem Siliziumcarbid-Wafer ausgebildet wird, welche zusätzliche Schicht in Bezug auf das Halbleitersubstrat mechanisch vorgespannt (z.B. unter Verdreh- bzw. Torsions- und/oder Zugspannung gesetzt) sein kann. Beispielsweise kann die zusätzliche Schicht eine Polyimid-Schicht sein. Zusätzlich oder als Alternative dazu kann ein Anwenden einer mechanischen Kraft und/oder Spannung im Prozess (ii) ein Anwenden von unter Druck gesetztem Gas oder Druckluft auf eine Seitenfläche des Halbleitersubstrats einschließen. Eine Ultraschallbehandlung (Prozess (iii)) kann ein Anwenden von Ultraschallstrahlung auf das Halbleitersubstrat aufweisen. Die Ultraschallbehandlung kann analog zum Prozess (i) ebenfalls ein Erhitzen des Halbleitersubstrats zu Folge haben.
  • Das Verfahren kann beispielsweise ferner ein Implantieren von Protonen durch die Halbleiterschicht in das Halbleitersubstrat einschließen. Die Protonen können beispielsweise nach Ausbilden der Halbleiterschicht implantiert werden. Die Protonen können nach einer Ionenimplantation von Dotierstoffen und nach einer thermischen Aktivierung der Dotierstoffe zum Ausbilden der Elemente von Halbleitervorrichtungen in der Halbleiterschicht implantiert werden. Die Protonen können beispielsweise vor einer Ausbildung eines Gateoxids implantiert werden. Ein Ende der Reichweite der implantierten Ionen kann zum Beispiel zumindest teilweise mit einem Ende der Reichweite der zum Ausbilden der Hohlräume implantierten Ionen überlappen. Die implantierten Protonen können zu einer Komplexbildung, z.B. SiH2, beitragen. Dies kann eine für die Trennung des Halbleitersubstrats erforderliche mechanische Spannung unterstützen, die durch einen der oben oder im Folgenden weiter beschriebenen Prozesse weiter vergrößert werden kann.
  • Beispielsweise können die Ionen ferner Kohlenstoff aufweisende Ionen enthalten. Ein Ende der Reichweite des implantierten Kohlenstoffs kann zumindest teilweise mit einem Ende der Reichweite der implantierten Ionen zum Ausbilden der Hohlräume überlappen. Eine Kohlenstoffimplantation kann zu einer kohlenstoffreichen Grenzfläche der Hohlräume führen. Dies kann ermöglichen, eine Absorption von Licht durch die Trennschicht zu erhöhen, und kann daher beispielsweise eine Verbesserung des Trennprozesses ermöglichen. Zum Beispiel kann eine Temperatur des Halbleitersubstrats während einer Implantation der Ionen in einem Bereich von 20°C bis 700°C oder in einem Bereich von 25°C bis 550°C eingestellt werden. Ein Minimieren des selbstausheilenden Effekts kann eine Verbesserung eines Absorptionsverhaltens der Trennschicht ermöglichen und/oder niedrige Ionenimplantationsdosen ermöglichen. Ein Minimieren des selbstausheilenden Effekts kann erzielt werden, indem niedrige Temperaturen des Halbleitersubstrats während einer Ionenimplantation, z.B. Temperaturen eines Halbleitersubstrats in einem Bereich von 20°C bis 150°C oder von 20°C bis 250°C, genutzt werden.
  • Die Hohlräume können zum Beispiel in einem porösen Teil des Halbleitersubstrats ausgebildet werden. Der poröse Teil kann beispielsweise innerhalb des Halbleitersubstrats oder auf einer Oberfläche des Halbleitersubstrats ausgebildet werden. Ein Ausbilden des porösen Teils kann ermöglichen, den Absorptionskoeffizienten der Trennschicht zu erhöhen und/oder die Oberfläche des Halbleitersubstrats mit einer Defektdichte bei oder unterhalb einer kritischen Grenze zu versehen, die ein Wachsen einer epitaktischen Schicht hoher Qualität auf der Oberfläche z.B. nach Ausbilden des porösen Teils gestatten kann.
  • Der poröse Teil kann im Halbleitersubstrat beispielsweise durch Anodisierung, z.B. in einem Fluor enthaltenden Elektrolyt, gebildet werden. Der Elektrolyt kann Fluorwasserstoffsäure (HF) und/oder Ethanol aufweisen. Eine Anodisierung zersetzt in einem gewissen Ausmaß den Halbleitersubstrat-Kristall im Gebiet des porösen Teils elektrochemisch. Statt einer gleichmäßigen Zersetzung des Halbleitersubstrat-Kristalls kann eine elektrochemische Zersetzung Atome aus dem Kristallgitter des Halbleitersubstrats lokal entfernen, was kleine Löcher oder Poren innerhalb des Halbleitersubstrats ausbildet. Beispielsweise kann die Kristallstruktur des Halbleitersubstrats außerhalb der porösen Schicht durch die Anodisierung unbeeinflusst bleiben.
  • Eine Porosität des porösen Teils kann als Verhältnis des effektiven Porenvolumens (z.B. Volumen der Poren) im porösen Teil zum Gesamtvolumen des porösen Teils (das das Volumen des Halbleitersubstrats und Porenvolumens innerhalb des porösen Teils umfasst) gemessen werden. Beispielsweise kann ein höherer Porositätswert eine höhere Dichte von Poren oder ein höheres Porenvolumen im porösen Teil anzeigen, wohingegen ein niedrigerer Porositätswert eine niedrigere Dichte von Poren oder ein geringeres Porenvolumen im porösen Teil anzeigen kann. Beispielsweise kann der poröse Teil eine Porosität zwischen beispielsweise 5 % und 95 % (oder zwischen 10 % und 80 % oder zwischen 25 % und 60 %) aufweisen. Der poröse Teil kann beispielsweise eine Dichte (Gewicht pro Volumen) von etwa 90 %, 80 % oder 70% des den porösen Teil umgebenden Materials des Halbleitersubstrats aufweisen.
  • Die Ionen können zum Beispiel durch zumindest einen Teil (z.B. einen vertikalen Bereich) des porösen Teils implantiert werden. Der poröse Teil kann beispielsweise gebildet werden, bevor Ionen implantiert werden, um die Trennschicht auszubilden. Die Trennschicht kann innerhalb des porösen Teils ausgebildet werden (z.B. kann die Trennschicht vollständig innerhalb des porösen Teils ausgebildet werden), und Ionen können durch einen ersten vertikalen Bereich des porösen Teils implantiert werden. Beispielsweise kann zumindest ein erster vertikaler Bereich der Trennschicht unterhalb des porösen Teils ausgebildet werden, z.B. kann der poröse Teil vertikal zwischen der Oberfläche des Halbleitersubstrats, durch die Ionen implantiert werden, und dem ersten vertikalen Bereich der Trennschicht positioniert werden.
  • Ein Implantieren der Ionen zum Ausbilden der Trennschicht durch zumindest einen Teil der porösen Schicht kann die Tiefe der Implantation vergrößern (z.B. ein vergrößerter Abstand zwischen der Oberfläche des Halbleitersubstrats und der Trennschicht), wohingegen für die angewendete Implantationsdosis die Oberflächenschädigung beispielsweise nahe ihrem intrinsischen Wert gehalten werden kann. Folglich kann der Abstand der Trennschicht und z.B. einer elektrisch aktiven Vorrichtungsschicht des Halbleitersubstrats (die z.B. nach Ausbilden der Trennschicht und vor Trennen des Halbleitersubstrats ausgebildet wurde) vergrößert werden und kann eine z.B. geringere Wechselwirkung während einer Trennung (z.B. mittels Strahlung mit Licht, z.B. Laserlicht) mit den aktiven Elementen der Halbleitervorrichtung auftreten.
  • Wie erwähnt wurde, kann die Trennschicht oder zumindest ein vertikaler Bereich der Trennschicht innerhalb des porösen Teils ausgebildet werden. Ein Ausbilden der Trennschicht in einen porösen Teil des Halbleitersubstrats kann die Absorptionsfähigkeit dieser Schicht erhöhen (kann z.B. einen höheren Absorptionskoeffizienten zur Folge haben), was z.B. eine Kombination mechanischer und elektrischer/optischer aktiver Lichtabsorptionszentren ermöglicht. Ein Spalten (z.B. durch Lichtbestrahlung, z.B. Laserlichtbestrahlung) kann beispielsweise mit einer geringeren Implantationsdosis (z.B. einer kombinierten Implantationsdosis, um die Absorptionsschicht auszubilden) ermöglicht werden, was eine geringere Oberflächenschädigung und folglich eine für epitaktisches Wachstum geeignete Oberflächenqualität zur Folge hat.
  • Eine Ionenimplantation in das Halbleitersubstrat vor einem Porosierungsprozess kann ermöglichen, die Porosierungsintensität (z.B. Porosität) und/oder das Tiefenprofil des porösen Teils anzupassen. Dies kann den Absorptionskoeffizienten (z.B. eine höhere Absorption eines eingestrahlten Lichts) in der Trennschicht erhöhen und/oder kann eine bessere Oberflächenqualität für epitaktisches Wachstum bei einem ausreichend hohen Absorptionskoeffizienten in der Trennschicht zur Folge haben und/oder kann einen vorteilhaften Effekt der Entwicklung des porösen Teils (z.B. einer porösen Siliziumcarbid-Schicht) aufgrund einer Wärmebilanz einer weiteren Bearbeitung des Halbleitersubstrats (z.B. eines epitaktischen Wachstums, eines Ausheilens zur Aktivierung etc.) haben.
  • Vor einem Ausbilden der Halbleiterschicht auf dem porösen Teil des Halbleitersubstrats kann beispielsweise eine Oberflächenschicht (z.B. eine dünne Oberflächenschicht) des porösen Teils in eine nichtporöse Schicht (z.B. eine sogenannte Skin-Schicht oder Startschicht) transformiert oder umgewandelt werden. Zusätzlich oder als Alternative dazu kann die Porosierung so durchgeführt werden, dass ein nichtporöser Teil an der Oberfläche zurückbleibt. Die Qualität einer auf einer nichtporösen Halbleiterschicht aufgewachsenen epitaktischen Schicht kann beispielsweise höher sein als eine Qualität einer auf einer porösen Halbleiterschicht aufgewachsenen epitaktischen Schicht.
  • Beispielsweise kann der poröse Teil mit zumindest zwei, z.B. einander vertikal benachbarten, porösen Schichten mit unterschiedlichen Porositäten ausgebildet sein. Die Porosität der oberen Schicht (die z.B. die Oberfläche des Halbleitersubstrats bereitstellt) kann in einer Weise gewählt werden, die es erlaubt, dass auf der Oberfläche z.B. vor Wachsen einer epitaktischen Schicht auf der Oberfläche des Halbleitersubstrats eine geeignete Skin-Schicht ausgebildet wird. Nach Ausbilden der Trennschicht kann beispielsweise eine Oberflächenschicht des porösen Teils in eine nichtporöse Schicht transformiert werden. Die in die nichtporöse Schicht transformierte Oberflächenschicht kann beispielsweise die Skin-Schicht sein und kann zum Beispiel als Startschicht zum Aufwachsen einer epitaktischen Schicht genutzt werden.
  • Um die Oberflächenschicht des porösen Teils in eine nichtporöse kristalline Startschicht zu transformieren, kann die Oberflächenschicht des porösen Teils z.B. in einer Wasserstoff aufweisenden reduzierenden Atmosphäre erhitzt werden. Die Wärmebehandlung kann eine Umordnung der Atome in einer dünnen Schicht entlang der freigelegten Oberfläche des Halbleitersubstrats zur Folge haben, wobei sich die Atome in der dünnen Oberflächenschicht des porösen Teils in einem Wiederaufschmelz- bzw. Reflow-Prozess umordnen können, um eine durchgehende nichtporöse kristalline Startschicht, die zum Beispiel eine hohe Kristallqualität aufweist, auszubilden. Alternativ dazu oder zusätzlich kann die nichtporöse kristalline Startschicht mittels epitaktischen Wachstums auf dem porösen Teil oder mittels Laser-Ausheilen gebildet werden, das eine Umordnung der Atome auf die Oberfläche der porösen Siliziumcarbid-Schicht bewirkt.
  • Die nichtporöse kristalline Startschicht kann als Basis zum Aufwachsen einer epitaktischen Schicht, z.B. der Halbleiterschicht, genutzt werden. Da die nichtporöse kristalline Startschicht eine hohe Kristallqualität aufweisen kann, kann die epitaktische Schicht mit hoher Kristallqualität auf der nichtporösen kristallinen Startschicht wachsen. Die auf der nichtporösen kristallinen Startschicht aufgewachsene epitaktische Schicht kann beispielsweise eine Kristalldefektdichte aufweisen, die mit epitaktischen Schichten, die direkt auf herkömmliche, nichtporöse einkristalline Halbleitersubstrate aufgewachsen werden, vergleichbar ist.
  • Der poröse Teil kann zum Beispiel eine Dicke von zumindest 0,3 µm (oder von zumindest 0,5 µm, zumindest 0,8 µm oder zumindest 1,2 µm) und/oder von höchstens 3 µm (oder von höchstens 2 µm oder von höchstens 1,5 µm) aufweisen.
  • Der poröse Teil kann beispielsweise ein Eindringen kritischer Defekte von dem Halbleitersubstrat (z.B. zwischen einer rückseitigen Oberfläche des Halbleitersubstrats und dem porösen Teil) in eine Driftzone einer Vorrichtung (die z.B. nach Ausbilden der Trennschicht und vor Trennen des Halbleitersubstrats ausgebildet wird) begrenzen, so dass die Defektdichte und/oder nachteilige Effekte einer bipolaren Verschlechterung in der Driftzone zumindest reduziert werden können.
  • Der poröse Teil kann beispielsweise zwischen nichtporösen, einkristallinen Teilen des Halbleitersubstrats angeordnet werden.
  • Vor Ausbilden der Hohlräume im Halbleitersubstrat kann zum Beispiel das Halbleitersubstrat bearbeitet werden, indem eine Halbleiterschicht auf einem ersten Bereich des Halbleitersubstrats ausgebildet wird, wobei die Halbleiterschicht ein zweiter Bereich des Halbleitersubstrats ist, der an der ersten Oberfläche des Halbleitersubstrats freigelegt ist, und wobei eine Dicke des zweiten Bereichs des Halbleitersubstrats von 5 µm bis 60 µm reicht.
  • Beispielsweise kann ein Trennen des Halbleitersubstrats entlang der Trennschicht ein gleichzeitiges Bestrahlen des Halbleitersubstrats mit einer überlagerten elektromagnetischen Strahlung von zumindest zwei Strahlungsquellen aufweisen, wobei die überlagerte elektromagnetische Strahlung Intensitätsspitzen bei zwei oder mehr Wellenlängen aufweist. Eine Verwendung von zumindest zwei Strahlungsquellen zum Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung bei zwei verschiedenen Wellenlängen kann einen verbesserten Trennprozess ermöglichen. Beispielsweise kann eine erste Strahlung der ersten Strahlungsquelle mit einer ersten Wellenlänge innerhalb der Trennschicht absorbiert werden und kann zu einer Elektron-Loch-Erzeugung in der Trennschicht führen. Eine zweite Strahlung der zweiten Strahlungsquelle kann den Elektronen und Löchern in der Trennschicht weitere Energie bereitstellen. Diese zusätzliche lokale Anwendung von Energie durch die zweite Strahlungsquelle kann zumindest teilweise auf das Gitter in der oder um die Trennschicht herum übertragen werden. Dies kann zu einer lokalen Erhitzung des Halbleitersubstrats und somit zu einer verbesserten Störung des Gitters in der oder um die Trennschicht herum führen, was den Trennprozess des Halbleitersubstrats verbessern kann.
  • Prozessdetails, die in Bezug auf die obigen Beispiele beschrieben wurden, finden gleichermaßen Anwendung auf die im Folgenden beschriebenen Beispiele und umgekehrt.
  • Ein Beispiel eines Verfahrens zum Bearbeiten eines Halbleitersubstrats kann ein Implantieren von Ionen durch eine erste Oberfläche des Halbleitersubstrats, um eine Trennschicht im Halbleitersubstrat zu definieren, aufweisen. Das Verfahren kann ferner ein Trennen des Halbleitersubstrats entlang der Trennschicht in einen ersten Substratteil und einen zweiten Substratteil aufweisen, indem das Halbleitersubstrat zumindest mit elektromagnetischer Strahlung einer ersten Wellenlänge und mit elektromagnetischer Strahlung einer zweiten Wellenlänge, die von der ersten Wellenlänge verschieden ist, bestrahlt wird. Ähnlich dem oben beschriebenen Beispiel kann der Trennprozess durch eine lokale Aufheizung freier Träger, z.B. durch die Absorption der Strahlung der ersten Wellenlänge erzeugter Elektronen und Löcher, verbessert werden. Diese lokale Aufheizung kann durch die Strahlung mit der zweiten Wellenlänge herbeigeführt werden, welche Energie über die Elektronen und Löcher, z.B. durch Absorption oder eine andere Wechselwirkung mit den Elektronen und Löchern, an das Gitter in der Trennschicht abgeben kann.
  • Beispielsweise kann die elektromagnetische Strahlung der ersten Wellenlänge von einer ersten Strahlungsquelle emittiert werden und kann die elektromagnetische Strahlung der zweiten Wellenlänge von einer von der ersten Strahlungsquelle verschiedenen zweiten Strahlungsquelle emittiert werden. Die elektromagnetische Strahlung der ersten Wellenlänge und der zweiten Wellenlänge kann beispielsweise gleichzeitig auf das Halbleitersubstrat gestrahlt werden. Die elektromagnetische Strahlung der ersten Wellenlänge und/oder der zweiten Wellenlänge kann beispielsweise Laserimpulse sein. Die Laserimpulse können zeitlich miteinander koordiniert sein. Beispielsweise können die Laserimpulse der unterschiedlichen Wellenlängen zum Beispiel in der Zeitdomäne überlappen oder können aufgrund eines kurzen Zeitversatzes nicht überlappen.
  • Für eine elektromagnetische Strahlung der ersten Wellenlänge kann beispielsweise ein Absorptionskoeffizient der Trennschicht das zumindest 100-Fache oder zumindest 1000-Fache eines Absorptionskoeffizienten eines Halbleitermaterials des Halbleitersubstrats außerhalb der Trennschicht sein.
  • Die zweite Wellenlänge kann beispielsweise größer als die erste Wellenlänge sein. Zum Beispiel kann die zweite Wellenlänge beispielsweise zum Abgeben von Energie an das Gitter der Trennschicht über die freien Träger, z.B. Elektronen und Löcher, in der Trennschicht dienen.
  • Die implantierten Ionen können beispielsweise Stickstoff-(N-) Ionen, Phosphor- (P-) Ionen, Vanadium- (V-) Ionen, Bor-(B-) Ionen, Argon- (Ar-) Ionen, Kohlenstoff- (C-) Ionen, Nickel- (N-) Ionen, Silizium- (Si-) Ionen, Titan- (Ti-) Ionen, Tantal- (Ta-) Ionen, Molybdän- (Mo-) Ionen, Wolfram- (W-) Ionen, Gallium- (Ga-) Ionen und/oder Aluminium- (Al-) Ionen umfassen. Die implantierten Ionen können sich in das Kristallgitter des Halbleitersubstrats innerhalb der Trennschicht integrieren, um eine Absorptionsbarriere für das Licht der Zielwellenlänge zu bilden. Beispielsweise können die Stickstoff-(N-) Ionen, Vanadium- (V-) Ionen, Bor- (B-) Ionen, Argon-(Ar-) Ionen, Kohlenstoff- (C-) Ionen, Nickel- (Ni-) Ionen, Silizium- (Si-) Ionen und/oder Titan- (Ti-) Ionen nach deren Integration in das Halbleitersubstrat ein starkes Absorptionsband ausbilden. Beispielsweise können Aluminium-Ionen, Tantal-Ionen, Bor-Ionen, Titan-Ionen und/oder Nickel-Ionen in das Halbleitersubstrat implantiert werden, und das Halbleitersubstrat kann nach Implantieren der Ionen ausgeheilt werden. Beispielsweise können Ionen (z.B. Phosphor-Ionen) mit einer Implantationsdosis von zumindest 2×1015 cm-2 (oder zumindest 1×1016 cm-2 oder zumindest 5×1016 cm-2) implantiert werden. Stickstoff-Ionen können beispielsweise verwendet werden, was im Vergleich mit anderen Ionen beispielsweise geringe Schädigungen an der Implantationsfläche zur Folge hat. Für den Fall, dass die implantierten Ionen Donatoren oder Akzeptoren sind, kann die sich ergebende, lokal erhöhte Ladungsträgerdichte den Absorptionsprozess insbesondere im Fall der Verwendung hoher Implantationsdosen unterstützen.
  • Das Verfahren kann ferner beispielsweise ein Ausbilden einer Halbleiterschicht auf der ersten Oberfläche des Halbleitersubstrats nach einem Implantieren der Ionen aufweisen. Das Verfahren kann ferner ein Ausbilden von Elementen von Halbleitervorrichtungen in der Halbleiterschicht vor einem Trennen des Halbleitersubstrats entlang der Trennschicht aufweisen. Weitere Details, die in den obigen Beispielen in Bezug auf die Halbleiterschicht und die Elemente von Halbleitervorrichtungen beschrieben wurden, gelten gleichermaßen.
  • Ein Ausbilden der Elemente von Halbleitervorrichtungen in der Halbleiterschicht kann beispielsweise ein Ausbilden zumindest eines dotierten Halbleitergebiets in der Halbleiterschicht einschließen, indem Dotierstoffe in die Halbleiterschicht eingeführt werden. Das zumindest eine dotierte Halbleitergebiet ist Teil zumindest einer der Leistungsvorrichtungen eines MOSFET, einer Diode, eines IGBT und eines JFET. Das zumindest eine dotierte Halbleitergebiet wird vor Trennen des Halbleitersubstrats in den ersten Substratteil und den zweiten Substratteil gebildet.
  • Ein Trennen des Halbleitersubstrats entlang der Trennschicht kann beispielsweise i) ein Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, wobei die elektromagnetische Strahlung dafür ausgelegt sein kann, in der Trennschicht zumindest teilweise absorbiert zu werden, und/oder dafür ausgelegt sein kann, zumindest einen Teil (z.B. die Trennschicht) des Halbleitersubstrats zum Beispiel durch eine Wechselwirkung freier Ladungsträger, d.h. Elektronen und Löcher, in der Halbleitervorrichtung zu erhitzen, ii) ein Erhitzen des Halbleitersubstrats, iii) ein Anwenden einer mechanischen Kraft und/oder Spannung auf das Halbleitersubstrat, iv) eine Ultraschallbehandlung des Halbleitersubstrats und/oder v) ein Bestrahlen des Halbleitersubstrats mit Protonen aufweisen.
  • Ein Anwenden einer mechanischen Kraft und/oder Spannung auf das Halbleitersubstrat kann beispielsweise ein Ausbilden einer Spannung induzierenden Schicht auf einer zweiten Oberfläche des Halbleitersubstrats, die der ersten Oberfläche entgegengesetzt ist, aufweisen. Eine Einführung einer thermomechanischen Spannung kann auf Unterschiede des Ausdehnungskoeffizienten eines Halbleitermaterials des Halbleitersubstrats und der Spannung induzierenden Schicht gestützt werden. Ein Beispiel ist als ein sogenannter „kalter Spalt“ bzw. „Cold Split“-Prozess bekannt, der eine Polymerbeschichtung auf den Oberflächen des Halbleitersubstrats, gefolgt von einer Vorkühlung und einem Kühlprozess zum Einführen der thermomechanischen Spannung nutzt. Dies bewirkt, dass sich ein Riss von der lokalen Schädigung in der Trennschicht ausdehnt, und führt durch Spalten zur Trennung des Halbleitersubstrats in den ersten Halbleitersubstratteil und den zweiten Halbleitersubstratteil.
  • Das Halbleitersubstrat kann zum Beispiel ein SiC-Substrat sein, und eine Dicke der Trennschicht kann z.B. vor dem Trennprozess und nach einer Implantation der Ionen von 300 nm bis 600 nm reichen. In einigen anderen Beispielen kann die Dicke der Trennschicht noch größer sein, z.B. bis zu einige um oder gar bis zu 50 µm betragen.
  • Die Trennschicht kann zum Beispiel innerhalb des Halbleitersubstrats in einem vertikalen Abstand zur ersten Oberfläche des Halbleitersubstrats ausgebildet werden, der von 500 nm bis 70 µm oder von 800 nm bis 5 µm reicht. Wenn beispielsweise Protonen für die Ausbildung der Trennschicht genutzt werden, kann der vertikale Abstand verglichen mit anderen Ionen, z.B. Helium-Ionen, größer sein. Für Protonen kann der vertikale Abstand beispielsweise um die obere Grenze des obigen Bereichs liegen.
  • Im obigen Beispiel beschriebene Details gelten gleichermaßen für die im Folgenden beschriebenen veranschaulichten Beispiele. Um Wiederholungen von Details, z.B. Materialien, Abmessungen, Funktionen von Elementen oder Prozessen, die in den obigen Beispielen beschrieben wurden, zu vermeiden, gelten diese Details entsprechend für die im Folgenden weiter beschriebenen veranschaulichten Beispiele.
  • Die Beschreibung und Zeichnungen veranschaulichen nur die Prinzipien der Offenbarung. Alle hierin angeführten Beispiele sind überdies hauptsächlich ausdrücklich nur zu Veranschaulichungszwecken gedacht, um den Leser beim Verstehen der Prinzipien der Offenbarung und der Konzepte zu unterstützen, die durch den (die) Erfinder beigetragen wurden, um die Technik weiterzuentwickeln. Alle Aussagen hierin, die Prinzipien, Aspekte und Beispiele der Offenbarung wiedergeben, sowie deren spezifische Beispiele sollen deren Äquivalente einschließen.
  • Es versteht sich, dass die Offenbarung mehrerer Handlungen, Prozesse, Operationen, Schritte oder Funktionen, die in der Beschreibung oder den Ansprüchen offenbart werden, nicht dahin aufgefasst werden darf, dass sie innerhalb der spezifischen Reihenfolge erfolgen, es sei denn, dies wird zum Beispiel aus technischen Gründen z.B. durch Ausdrücke wie „danach“ explizit oder implizit anders konstatiert. Daher wird die Offenbarung mehrerer Handlungen oder Funktionen diese nicht auf eine bestimmte Reihenfolge beschränken, es sei denn, solche Handlungen oder Funktionen sind aus technischen Gründen nicht austauschbar. In einigen Beispielen kann überdies eine einzelne Handlung, eine einzelne Funktion, ein einzelner Prozess, eine einzelne Operation oder ein einzelner Schritt jeweils mehrere Teilhandlungen, Teilfunktionen, Teilprozesse, Teiloperationen oder Teilschritte umfassen oder in solche unterteilt werden. Derartige Teilhandlungen können einbezogen und Teil der Offenbarung dieser einzelnen Handlung sein, sofern es nicht explizit ausgeschlossen ist.
  • 1A bis 1D veranschaulichen ein Verfahren zum Bearbeiten eines Halbleitersubstrats.
  • Bezugnehmend auf die schematische Querschnittsansicht von 1A werden Ionen in ein Halbleitersubstrat 100 durch eine erste Oberfläche 102 des Halbleitersubstrats 100 implantiert. Eine Ionenimplantation ist in 1A durch Pfeile 103 schematisch angegeben, die auf die erste Oberfläche 102 auftreffen. Die in das Halbleitersubstrat 100 implantierten Ionen führen zu Hohlräumen 104. Die Hohlräume 104 definieren eine Trennschicht 106 im Halbleitersubstrat 100. Details zu einer Ionenimplantation und Hohlräumen, die in den Beispielen oben beschrieben wurden, gelten entsprechend.
  • Bezugnehmend auf die schematische Querschnittsansicht von 1B wird eine Halbleiterschicht 108 auf der ersten Oberfläche 102 des Halbleitersubstrats 100 ausgebildet. Details über die Halbleiterschicht, die in den obigen Beispielen beschrieben wurden, gelten entsprechend.
  • Bezugnehmend auf die schematische Querschnittsansicht von 1C werden Elemente von Halbleitervorrichtungen in der Halbleiterschicht 108 ausgebildet. Im Hinblick auf die verschiedenen Möglichkeiten von Elementen einer Halbleitervorrichtung, die in oder über der Halbleiterschicht 108 ausgebildet werden, sind die Elemente von Halbleitervorrichtungen in vereinfachter Weise durch einen gestrichelten Kasten 110 veranschaulicht, der beispielsweise einen Teil der Halbleiterschicht 108 oder einen Verdrahtungsbereich oberhalb der Halbleiterschicht 108 bezeichnet, die darin Elemente in der Halbleitervorrichtung enthält. Details zu den Elementen von Halbleitervorrichtungen in den obigen Beispielen gelten entsprechend.
  • Bezugnehmend auf die schematische Querschnittsansicht von 1D wird das Halbleitersubstrat 100 entlang der Trennschicht 106 in einen ersten Substratteil 1001, der die Halbleiterschicht 108 enthält, und einen zweiten Substratteil 1002 getrennt. Der erste Substratteil 1001 kann mittels eines vor einer Trennung beispielsweise am ersten Substratteil 1001 angebrachten Trägers mechanisch getragen werden. Details über den Trennprozess, die in den obigen Beispielen beschrieben wurden, gelten entsprechend.
  • In der in 2 veranschaulichten schematischen Querschnittsansicht sind die Hohlräume 104 in einem porösen Teil 112 des Halbleitersubstrats 100 ausgebildet. Der poröse Teil ist zwischen nichtporösen, einkristallinen Teilen 1131, 1132 des Halbleitersubstrats 100 angeordnet. Details zum porösen Teil 112, die in den obigen Beispielen beschrieben wurden, gelten entsprechend.
  • 3A, 3B veranschaulichen ein Beispiel eines anderen Verfahrens zum Bearbeiten eines Halbleitersubstrats.
  • Bezugnehmend auf die schematische Querschnittsansicht von 3A werden Ionen durch die erste Oberfläche 102 des Halbleitersubstrats 100 implantiert, um eine Trennschicht 106 im Halbleitersubstrat 100 zu definieren. Beispielsweise können die implantierten Ionen Stickstoff-Ionen, Phosphor-Ionen, Vanadium-Ionen, Bor-Ionen, Argon-Ionen, Kohlenstoff-Ionen, Nickel-Ionen, Silizium-Ionen, Titan-Ionen, Tantal-, Molybdän-, Wolfram-Ionen, Gallium-Ionen und/oder Aluminium-Ionen sein.
  • Weitere Prozesse können ähnlich den unter Bezugnahme auf 1B, 1C beschriebenen Prozessen folgen.
  • Bezugnehmend auf die schematische Querschnittsansicht von 3B wird das Halbleitersubstrat 100 entlang der Trennschicht 106 in einen ersten Substratteil 1001 und einen zweiten Substratteil 1002 getrennt, indem das Halbleitersubstrat 100 zumindest mit elektromagnetischer Strahlung einer ersten Wellenlänge λ1 und mit elektromagnetischer Strahlung einer von der ersten Wellenlänge λ1 verschiedenen zweiten Wellenlänge λ2 bestrahlt wird. Die elektromagnetische Strahlung der ersten Wellenlänge λ1 wird von einer ersten Strahlungsquelle 114 emittiert, und die elektromagnetische Strahlung der zweiten Wellenlänge λ2 wird von einer zweiten Strahlungsquelle 116 emittiert, die von der ersten Strahlungsquelle 114 verschieden ist. Details zum auf der elektromagnetischen Strahlung der ersten Wellenlänge λ1 und der zweiten Wellenlänge λ2 basierenden Trennprozesses, die in den obigen Beispielen beschrieben wurden, gelten entsprechend.
  • Die Beispiele von Verfahren zum Bearbeiten des Halbleitersubstrats 100 können Halbleitervorrichtungen wie unter Bezugnahme auf 4A bis 4B unten beschrieben ergeben.
  • 4A ist eine schematische Querschnittsansicht eines Bereichs einer vertikalen Halbleitervorrichtung gemäß einem Beispiel. Die vertikale Halbleitervorrichtung weist den ersten Substratteil 1001, zum Beispiel einen Silizium-Halbleiterkörper oder einen Siliziumcarbid-Halbleiterkörper, auf. Eine genaue Einstellung einer Dicke d1 einer Driftzone des ersten Substratteils 1001 schließt Prozessmerkmale ein, die oben unter Bezugnahme auf 1 bis 3B beschrieben wurden.
  • Die vertikale Halbleitervorrichtung enthält eine erste Lastanschlussstruktur 720 an einer ersten Oberfläche 707, z.B. einer vorderen Oberfläche des ersten Substratteils 1001. Die erste Lastanschlussstruktur 720 enthält ein dotiertes Halbleitergebiet (Halbleitergebiete). Das dotierte Halbleitergebiet (Halbleitergebiete) kann (können) durch Dotierungsprozesse des Halbleiterkörpers 704 an der ersten Oberfläche 707 z.B. mittels Diffusions- und/oder Ionenimplantationsprozesse wie beispielsweise unter Bezugnahme auf eine Ausbildung von Elementen der Halbleitervorrichtung in 1C beschrieben gebildet werden. Das dotierte Halbleitergebiet (Halbleitergebiete) im Halbleiterkörper 704 der ersten Lastanschlussstruktur 720 kann (können) beispielsweise dotierte Source- und Bodygebiete eines vertikalen Leistungs-IGFET, zum Beispiel eines Superjunction-FET, oder einen Kollektor eines IGBT oder ein Anoden- oder Kathodengebiet einer vertikalen Leistungs-Halbleiterdiode oder eines Thyristors enthalten. Je nach der im Halbleiterkörper auszubildenden Leistungs-Halbleitervorrichtung kann eine Steuerungsanschlussstruktur wie etwa eine planare Gatestruktur und/oder eine Graben-Gatestruktur, die ein Gate-Dielektrikum(a) und eine Gateelektrode(n) enthält, ausgebildet werden.
  • Die vertikale Halbleitervorrichtung enthält ferner eine zweite Lastanschlussstruktur 725 an einer der ersten Oberfläche 707 entgegengesetzten zweiten Oberfläche 708, z.B. einer rückseitigen Oberfläche des Halbleitersubstrats 704. Die zweite Lastanschlussstruktur 725 enthält ein dotiertes Halbleitergebiet (Halbleitergebiete). Das dotierte Halbleitergebiet (Halbleitergebiete) kann (können) mittels Dotierungsprozesse des Halbleiterkörpers 704 an der zweiten Oberfläche 708 z.B. durch Diffusions- und/oder Ionenimplantationsprozesse gebildet werden. Das dotierte Halbleitergebiet (Halbleitergebiete) im Halbleiterkörper 704 der zweiten Lastanschlussstruktur 725 kann (können) beispielsweise ein dotiertes Feldstoppgebiet (Feldstoppgebiete), dotierte Draingebiete eines vertikalen Leistungs-FET oder einen Emitter eines IGBT oder ein Anoden- oder Kathodengebiet einer vertikalen Leistungs-Halbleiterdiode enthalten. Die implantierten Ionen können durch einen thermischen Ausheilschritt (z.B. schmelzendes oder nicht schmelzendes Laser-Ausheilen von der rückseitigen Oberfläche aus nach einer Implantation) „aktiviert“, d.h. in das Kristallgitter im Gebiet 725 eingebaut werden.
  • Ein erster elektrischer Lastanschlusskontakt L1 zur ersten Lastanschlussstruktur 720 und ein elektrischer Steuerungsanschlusskontakt C zu einer Steuerungsanschlussstruktur, falls in der vertikalen Leistungs-Halbleitervorrichtung vorhanden, sind Teil (Teile) eines Verdrahtungsbereichs oberhalb der ersten Oberfläche 707. Ein zweiter elektrischer Lastanschlusskontakt L2 zur zweiten Lastanschlussstruktur 725 ist an der zweiten Oberfläche 708 vorgesehen. Die elektrischen Lastanschlusskontakte L1, L2 und der elektrische Steuerungsanschlusskontakt C können aus einer oder einer Vielzahl strukturierter leitfähiger Schichten wie etwa Metallisierungsschichten geschaffen sein, die durch eine dazwischen angeordnete dielektrische Zwischenschicht (Zwischenschichten) elektrisch isoliert sind. Kontaktöffnungen in der dielektrischen Zwischenschicht (Zwischenschichten) können mit einem leitfähigen Material (Materialien) gefüllt sein, um einen elektrischen Kontakt zwischen der einen oder der Vielzahl strukturierter leitfähiger Schichten und/oder einem aktiven Bereich (Bereichen) im Silizium-Halbleiterkörper wie etwa die erste Lastanschlussstruktur 720 beispielsweise bereitzustellen. Die strukturierte leitfähige Schicht (Schichten) und die dielektrische Zwischenschicht (Zwischenschichten) können beispielsweise den Verdrahtungsbereich oberhalb des Halbleiterkörpers 704 an der ersten Oberfläche 707 bilden. Eine leitfähige Schicht, z.B. eine Metallisierungsschicht oder ein Metallisierungsschichtstapel, kann zum Beispiel an der zweiten Oberfläche 708 vorgesehen werden.
  • In der in 4A veranschaulichten vertikalen Halbleitervorrichtung verläuft eine Stromflussrichtung zwischen den ersten und zweiten Lastanschlusskontakten L1, L2 entlang einer vertikalen Richtung zwischen den entgegengesetzten, ersten und zweiten Oberflächen 707, 708.
  • 4B ist eine schematische Querschnittsansicht eines Bereichs einer lateralen Halbleitervorrichtung gemäß einer Ausführungsform. Die laterale Halbleitervorrichtung unterscheidet sich von der vertikalen Halbleitervorrichtung dadurch, dass die zweite Lastanschlussstruktur 725 und der zweite Lastanschlusskontakt L2 an der ersten Oberfläche 707 ausgebildet sind. Die ersten und zweiten Lastanschlussstrukturen 720, 725 können durch die gleichen Prozesse gleichzeitig ausgebildet werden. Desgleichen können die ersten und zweiten Lastanschlusskontakte L1, L2 durch die gleichen Prozesse gleichzeitig ausgebildet werden.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detailliert dargestellten Bespiele und Zeichnungen erwähnt und beschrieben wurden, können ebenso mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal zusätzlich in das andere Beispiel einzuführen.
  • Weitere Details und Aspekte sind in Verbindung mit den oben oder im Folgenden beschriebenen Ausführungsformen erwähnt. Eine Bearbeitung des Halbleiterwafers mit breiter Bandlücke kann ein oder mehr optionale zusätzliche Merkmale aufweisen, die einem oder mehr Aspekten, die in Verbindung mit dem vorgeschlagenen Konzept erwähnt wurden, oder einer oder mehreren Ausführungsformen, die oben oder im Folgenden beschrieben wurden, entsprechen.

Claims (21)

  1. Verfahren zum Bearbeiten eines Halbleitersubstrats (100), wobei das Verfahren aufweist: ein Ausbilden von Hohlräumen (104) in dem Halbleitersubstrat (100), indem Ionen durch eine erste Oberfläche (102) des Halbleitersubstrats (100) implantiert werden, wobei die Hohlräume (104) eine Trennschicht (106) in dem Halbleitersubstrat (100) definieren; danach ein Ausbilden einer Halbleiterschicht (108) auf der ersten Oberfläche (102) des Halbleitersubstrats; ein Ausbilden von Elementen von Halbleitervorrichtungen in der Halbleiterschicht (108); und danach ein Trennen des Halbleitersubstrats (100) entlang der Trennschicht in einen die Halbleiterschicht (108) enthaltenden ersten Substratteil (1001) und einen zweiten Substratteil (1002).
  2. Verfahren nach Anspruch 1, wobei die Ionen Helium-Ionen einschließen und eine Implantationsdosis der Helium-Ionen von 5×1014 cm-2 bis 5×1015 cm-2 reicht.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Ionen Protonen einschließen und eine Implantationsdosis der Protonen von 5×1015 cm-2 bis 5×1016 cm-2 reicht.
  4. Verfahren nach einem der zwei vorhergehenden Ansprüche, ferner aufweisend ein Implantieren von Protonen durch die Halbleiterschicht (108) in das Halbleitersubstrat (100).
  5. Verfahren nach einem der drei vorhergehenden Ansprüche, wobei die Ionen ferner Kohlenstoff aufweisende Ionen einschließen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Temperatur des Halbleitersubstrats (100) während einer Implantation der Ionen in einem Bereich von 20 °C bis 700 °C eingestellt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Hohlräume (104) in einem porösen Teil (112) des Halbleitersubstrats (100) ausgebildet werden.
  8. Verfahren nach dem vorhergehenden Anspruch, wobei der poröse Teil (112) zwischen nichtporösen, einkristallinen Teilen (1131, 1132) des Halbleitersubstrats (100) angeordnet wird.
  9. Verfahren nach dem vorhergehenden Anspruch, wobei vor einem Ausbilden der Hohlräume (104) im Halbleitersubstrat (100) das Halbleitersubstrat (100) bearbeitet wird, indem eine Halbleiterschicht auf einem ersten Bereich des Halbleitersubstrats (100) ausgebildet wird, wobei die Halbleiterschicht ein zweiter Bereich des Halbleitersubstrats ist, der an der ersten Oberfläche des Halbleitersubstrats (100) freigelegt ist, und wobei eine Dicke des zweiten Bereichs des Halbleitersubstrats (100) von 5 µm bis 60 µm reicht.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Trennen des Halbleitersubstrats (100) entlang der Trennschicht (106) ein gleichzeitiges Bestrahlen des Halbleitersubstrats (100) mit einer überlagerten elektromagnetischen Strahlung von zumindest zwei Strahlungsquellen aufweist, wobei die überlagerte elektromagnetische Strahlung Intensitätsspitzen bei zwei oder mehr Wellenlängen aufweist.
  11. Verfahren zum Bearbeiten eines Halbleitersubstrats (100), wobei das Verfahren aufweist: ein Implantieren von Ionen durch eine erste Oberfläche (102) des Halbleitersubstrats (100), um eine Trennschicht (106) im Halbleitersubstrat (100) zu definieren; und ein Trennen des Halbleitersubstrats (100) entlang der Trennschicht (106) in einen ersten Substratteil (1001) und einen zweiten Substratteil (1002), indem das Halbleitersubstrat (100) zumindest mit elektromagnetischer Strahlung einer ersten Wellenlänge und mit elektromagnetischer Strahlung einer von der ersten Wellenlänge verschiedenen zweiten Wellenlänge bestrahlt wird.
  12. Verfahren nach dem vorhergehenden Anspruch, wobei die elektromagnetische Strahlung der ersten Wellenlänge von einer ersten Strahlungsquelle emittiert wird und die elektromagnetische Strahlung der zweiten Wellenlänge von einer zweiten Strahlungsquelle, die von der ersten Strahlungsquelle verschieden ist, emittiert wird.
  13. Verfahren nach einem der zwei vorhergehenden Ansprüche, wobei für eine elektromagnetische Strahlung der ersten Wellenlänge ein Absorptionskoeffizient der Trennschicht zumindest das 100-Fache eines Absorptionskoeffizienten eines Halbleitermaterials des Halbleitersubstrats außerhalb der Trennschicht ist.
  14. Verfahren nach einem der drei vorhergehenden Ansprüche, wobei die zweite Wellenlänge größer als die erste Wellenlänge ist.
  15. Verfahren nach einem der vier vorhergehenden Ansprüche, wobei die implantierten Ionen Stickstoff-Ionen, Phosphor-Ionen, Vanadium-Ionen, Bor-Ionen, Argon-Ionen, Kohlenstoff-Ionen, Nickel-Ionen, Silizium-Ionen, Titan-Ionen, Tantal-, Molybdän-, Wolfram-Ionen, Gallium-Ionen und/oder Aluminium-Ionen sind.
  16. Verfahren nach einem der fünf vorhergehenden Ansprüche, ferner aufweisend: ein Ausbilden einer Halbleiterschicht auf der ersten Oberfläche des Halbleitersubstrats nach einem Implantieren der Ionen; und ein Ausbilden von Elementen von Halbleitervorrichtungen in der Halbleiterschicht vor einem Trennen des Halbleitersubstrats entlang der Trennschicht.
  17. Verfahren nach dem vorhergehenden Anspruch oder einem der Ansprüche 1 bis 10, wobei ein Ausbilden der Elemente von Halbleitervorrichtungen in der Halbleiterschicht ein Ausbilden zumindest eines dotierten Halbleitergebiets in der Halbleiterschicht einschließt, indem Dotierstoffe in die Halbleiterschicht eingeführt werden, wobei das zumindest eine dotierte Halbleitergebiet ein Teil von Leistungsvorrichtungen eines MOSFET, einer Diode, eines IGBT und/oder eines JFET ist.
  18. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Trennen des Halbleitersubstrats entlang der Trennschicht i) ein zumindest teilweises Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, ii) ein Erhitzen des Halbleitersubstrats, iii) ein Anwenden einer mechanischen Kraft und/oder Spannung auf das Halbleitersubstrat, iv) eine Ultraschallbehandlung des Halbleitersubstrats und/oder v) ein Bestrahlen des Halbleitersubstrats mit Protonen aufweist.
  19. Verfahren nach dem vorhergehenden Anspruch, wobei ein Anwenden einer mechanischen Kraft und/oder Spannung auf das Halbleitersubstrat ein Ausbilden einer Spannung induzierenden Schicht auf einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche des Halbleitersubstrats aufweist.
  20. Verfahren nach einem der vorherhegenden Ansprüche, wobei das Halbleitersubstrat ein SiC-Substrat ist und eine Dicke der Trennschicht von 300 nm bis 600 nm reicht.
  21. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Trennschicht innerhalb des Halbleitersubstrats in einem vertikalen Abstand zur ersten Oberfläche des Halbleitersubstrats, der von 500 nm bis 5 µm reicht, ausgebildet wird.
DE102019132158.1A 2019-11-27 2019-11-27 Verfahren zum bearbeiten eines halbleitersubstrats Pending DE102019132158A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019132158.1A DE102019132158A1 (de) 2019-11-27 2019-11-27 Verfahren zum bearbeiten eines halbleitersubstrats
US17/104,559 US11557506B2 (en) 2019-11-27 2020-11-25 Methods for processing a semiconductor substrate
CN202011354484.1A CN112864005A (zh) 2019-11-27 2020-11-27 用于处理半导体衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019132158.1A DE102019132158A1 (de) 2019-11-27 2019-11-27 Verfahren zum bearbeiten eines halbleitersubstrats

Publications (1)

Publication Number Publication Date
DE102019132158A1 true DE102019132158A1 (de) 2021-05-27

Family

ID=75784345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019132158.1A Pending DE102019132158A1 (de) 2019-11-27 2019-11-27 Verfahren zum bearbeiten eines halbleitersubstrats

Country Status (3)

Country Link
US (1) US11557506B2 (de)
CN (1) CN112864005A (de)
DE (1) DE102019132158A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072541B (zh) * 2023-03-06 2023-08-22 北京科里特科技有限公司 一种制备半导体器件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030077885A1 (en) * 2000-05-30 2003-04-24 Bernard Aspar Embrittled substrate and method for making same
US20050048738A1 (en) * 2003-08-28 2005-03-03 Shaheen Mohamad A. Arrangements incorporating laser-induced cleaving
US20170372965A1 (en) * 2015-01-16 2017-12-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
DE112016003716T5 (de) * 2015-09-18 2018-05-03 Bing Hu Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
DE102013016665A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit lonenimplantation und temperaturinduzierten Spannungen
DE102016100565B4 (de) 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030077885A1 (en) * 2000-05-30 2003-04-24 Bernard Aspar Embrittled substrate and method for making same
US20050048738A1 (en) * 2003-08-28 2005-03-03 Shaheen Mohamad A. Arrangements incorporating laser-induced cleaving
US20170372965A1 (en) * 2015-01-16 2017-12-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
DE112016003716T5 (de) * 2015-09-18 2018-05-03 Bing Hu Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Grisolia, J.; et al.: Kinetic aspects of the growth of hydrogen induced platelets in SiC. In: J. Appl. Phys., Vol. 87(12), 2000, S. 8415 – 8419. – ISSN 0021-8979 *

Also Published As

Publication number Publication date
US20210159115A1 (en) 2021-05-27
CN112864005A (zh) 2021-05-28
US11557506B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102019111377A1 (de) Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102006055885B4 (de) Verfahren zum Dotieren eines Halbleiterkörpers
EP1969644B1 (de) Verfahren zur herstellung einer solarzelle oder eines strahlungsdeterktors und solarzelle oder strahlungsdetektor
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102019132158A1 (de) Verfahren zum bearbeiten eines halbleitersubstrats
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE10324100B4 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE102015117821B4 (de) Verfahren zum Bilden eines Halbleiterbauelements
DE102013105057A1 (de) Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur
DE102006006700A1 (de) Halbleiterbauelement insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE102021124636A1 (de) Verfahren zum ausbilden einer eine absorptionsschicht enthaltenden halbleitervorrichtung
DE102023108751B3 (de) Verfahren zum trennen von dies von einem halbleitersubstrat
DE102017118864A1 (de) Leistungsdiode
DE102019114140B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiter-wafer
DE102022107595A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102021118315A1 (de) Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication