DE102004019568A1 - Substrat für ein Leistungshalbleitermodul - Google Patents
Substrat für ein Leistungshalbleitermodul Download PDFInfo
- Publication number
- DE102004019568A1 DE102004019568A1 DE102004019568A DE102004019568A DE102004019568A1 DE 102004019568 A1 DE102004019568 A1 DE 102004019568A1 DE 102004019568 A DE102004019568 A DE 102004019568A DE 102004019568 A DE102004019568 A DE 102004019568A DE 102004019568 A1 DE102004019568 A1 DE 102004019568A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- power semiconductor
- depressions
- connection element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000004020 conductor Substances 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 title abstract 3
- 238000002955 isolation Methods 0.000 title abstract 2
- 238000009413 insulation Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 28
- 238000005476 soldering Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/302—Electrostatic
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die Erfindung beschreibt ein Substrat für ein Leistungshalbleitermodul. In Leistungshalbleitermodulen sind auf derartigen Substraten elektronische Bauelemente, insbesondere Leistungshalbleiterbauelemente wie Dioden, Transistoren oder Thyristoren, sowie Anschlusselemente angeordnet. Das Substrat besteht aus einer Isolationsschicht und einer hierauf angeordneten metallischen Leiterbahn. Hierauf ist ein elektronisches Bauelement und ein Anschlusselement angeordnet. Direkt benachbart zum Randbereich des elektronischen Bauelements und/oder des Anschlusselements ist eine Vielzahl von Vertiefungen in der metallischen Leiterbahn vorgesehen. Alternativ ist unterhalb des elektronischen Bauelements und des Anschlusselements eine Vielzahl von Vertiefungen in der metallischen Leiterbahn des Substrats vorgesehen.
Description
- #Die Erfindung beschreibt ein Substrat für ein Leistungshalbleitermodul. In Leistungshalbleitermodulen sind auf derartigen Substraten elektronische Bauelemente insbesondere Leistungshalbleiterbauelemente wie Dioden, Transistoren oder Thyristoren, sowie Anschlusselemente angeordnet.
- Derartige Substrate bestehen aus einer Isolationsschicht sowie aus vorzugsweise auf beiden Seiten dieser Isolationsschicht angeordneten metallischen Leiterbahnen. Eine speziell im Anwendungsbereich von Leistungshalbleitermodulen eingesetzte Substratvariante sind die sog. DCB- Substrate, wobei DCB für „direct copper bonding" steht. Nach dem Stand der Technik werden die elektronischen Bauelemente ebenso wie die Anschlusselemente löttechnisch mit den Leiterbahnen derartiger Substrate verbunden.
- Eine löttechnische Verbindung nach dem Stand der Technik weist wesentliche Nachteile auf. Da eine Lötverbindung aus der flüssigen Phase des Lotes entsteht, bilden diese Lötverbindungen an Grenzflächen abhängig vom Verhältnis der Oberflächenspannung zur Grenzflächenspannung des flüssigen Lots unterschiedlich geformte Grenzgebiete nach der Erstarrung des Lots aus. Da flüssiges Lot in der Regel gegenüber metallischen Anschlusselementen und auch gegenüber Halbleiterbauelementen eine benetzende Flüssigkeit ist, wird im Grenzgebiet hierzu eine Anhäufung von Lot auftreten. Diese Anhäufung kann beispielhaft bei Leistungshalbleiterbauelementen zu einer Verschlechterung der elektrischen Eigenschaften führen. Ein möglicher Mechanismus hierbei ist der Spannungsüberschlag von der angelöteten Rückseite über die Lotanhäufung auf die Vorderseite.
- Vorzugsweise werden in Leistungshalbleitermodulen die elektronischen Bauelemente und/oder die Anschlusselemente derart gelötet, dass zwischen der metallischen Leiterbahn und dem zu lötenden Element ein oder mehrere Abschnitte eines Lotbandes angeordnet werden, dieses Sandwich anschließend erhitzt wird und somit die Lötverbindung hergestellt wird. Der oben genannte nachteilige Sachverhalt tritt verstärkt dann auf, wenn beispielsweise ein Leistungshalbleiterbauelement und ein Anschlusselement oder eine beliebige andere Kombination mittels eines gemeinsamen unter und zwischen beiden angeordneten Lotbandes aufgebaut wird.
- Weiterhin kann eine zu dicke Lotschicht zwischen der metallischen Schicht des Substrats und dem elektronischen Bauelement speziell in Leistungshalbleitermodulen bei den dort vorhandenen hohen Stromstärken den Wärmewiderstand negativ beeinflussen. Ein möglichst geringer Wärmewiderstand ist notwendig um die durch Verluste in den elektronischen Bauelementen entstandene Wärme über das Substrat zu einer Kühleinrichtung abzuführen.
- Den relevanten Stand der Technik bilden die
DE 43 18 241 A1 sowie die nicht vorveröffentlichteDE 103 37 640 . In derDE 43 18 241 A1 wird die Ausgestaltung eines Substrats mit zwei Reihen von Öffnungen im Randbereich der metallischen Leiterbahn vorgeschlagen. Der Vorteil dieser Anordnung von kleinen Vertiefungen, die im Vergleich mit der Dicke der Metallisierung eine geringere Tiefe aufweisen, liegt darin eine Rissbildung der metallischen Leiterbahn im Randbereich bei thermischer Belastung durch Temperaturwechsel zu vermeiden. - Die
DE 103 37 640 offenbart auf einer nicht mit Bauelementen oder Anschlusselementen versehenen metallischen Leiterbahn eine Vielzahl von Vertiefungen. Diese Vertiefungen sind regelmäßig oder unregelmäßig über die gesamte Fläche dieser metallischen Leiterbahn angeordnet. Vorteilhaft an dieser Ausgestaltung der metallischen Leiterbahn ist, dass durch die teilweise Unterbrechung der Oberfläche diese und damit die gesamte metallische Leiterbahn gezielt geschwächt wird. Diese Schwächung kompensiert die durch die Strukturierung der anderen mit Bauelementen und/oder Anschlusselementen versehenen Leiterbahn dort entstandene Schwächung. Somit wird eine Durchbiegung des bestückten Substrats reduziert. - Die vorliegende Erfindung hat die Aufgabe ein Substrat für ein Leistungshalbleitermodul vorzustellen, wobei eine Anhäufung von Lot im Grenzgebiet neben dem Randbereich eines elektronischen Bauelements und/oder eines Anschlusselements verringert sowie die Dicke der Lotschicht unterhalb eines elektronischen Bauelements und/oder eines Anschlusselements verringert wird.
- Die Aufgabe wird gelöst durch ein Substrat mit den Merkmalen des Anspruchs 1. Bevorzugte Weiterbildungen finden sich in den Unteransprüchen.
- Der Grundgedanke der Erfindung geht davon aus die Lotmenge speziell im Randbereich neben und/oder unter einem elektronischen Bauelement oder einem Anschlusselement so weit zu reduzieren, dass die oben genannten nachteiligen Auswirkungen vermindert oder vermieden werden. Ausgangspunkt ist ein Substrat bestehend aus einer Isolationsschicht und mindestens einer hierauf angeordneten metallischen Leiterbahn. Auf mindestens einer dieser Leiterbahnen ist mindestens ein elektronisches Bauelement und/oder mindestens ein Anschlusselement vorgesehen. Diese Leiterbahn weist erfindungsgemäß eine Vielzahl von Vertiefungen auf.
- Diese Vertiefungen sind bei einer ersten Ausgestaltung direkt benachbart zu mindestens einem Randbereich eines elektronischen Bauelements und/oder eines Anschlusselements vorgesehen. Hierbei sind die Vertiefungen benachbart zu einem Randbereich, der einem weiteren elektronischen Bauelement oder einem weiteren Anschlusselement zugewandt ist. Überschüssiges Lot kann hierbei in seiner flüssigen Phase in die Vertiefungen eindringen und somit die oben genannten Aufgabe lösen.
- Eine zweite Ausgestaltung sieht diese Vertiefungen unterhalb des elektronischen Bauelements und/oder unterhalb des Anschlusselements in der diesem zugeordneten metallischen Leiterbahn des Substrats vor. Hierbei kann das Lot in seiner flüssigen Phase in die Vertiefungen, die vorzugsweise gehäuft im Randbereich des elektrischen Bauelementes oder des Anschlusselements vorgesehen sind, eindringen. Bei gleicher Lotmenge im Vergleich zum Stand der Technik wird hierbei die oben beschriebenen Aufgabe gelöst.
- Nachfolgend wird der erfinderische Gedanke anhand der
1 bis4 beispielhaft erläutert. -
1 zeigt einen Schnitt durch ein Substrat mit aufgelötetem Leistungshalbleiterbauelement und Anschlusselement nach dem Stand der Technik. -
2 zeigt einen Schnitt durch ein erfindungsgemäßes Substrat mit aufgelötetem Leistungshalbleiterbauelement und Anschlusselement. -
3 zeigt in Draufsicht ein erfindungsgemäßes Substrat in einer ersten Ausgestaltung. -
4 zeigt in Draufsicht ein erfindungsgemäßes Substrat in einer zweiten Ausgestaltung. -
1 zeigt. ein Substrat (10 ) für ein Leistungshalbleitermodul mit aufgelötetem Leistungshalbleiterbauelement (20 ) und Anschlusselement (30 ) nach dem Stand der Technik. Das Substrat (10 ) besteht aus einem isolierenden Keramikkörper (12 ), der beidseits mittels je einer metallischen Schicht, beispielsweise mittels des DCB- Verfahrens abgeschiedenes Kupfer, kaschiert ist. Diese Schichten bilden Leiterbahnen (14 ,16 ), die auch in sich strukturiert sein können. - Auf einer metallischen Leiterbahn (
16 ) ist ein Leistungshalbleiterbauelement (20 ), hier ein Thyristor angeordnet. Dieser Thyristor weist zwei pn- Übergänge (24 ) auf. An den Stellen, an denen diese pn- Übergänge (24 ) den Rand des Thyristors (20 ) erreichen, ist dieser zur Erhöhung der Spannungsfestigkeit abgeschrägt. Weiterhin sind diese Bereiche, an denen die pn- Übergänge den Rand des Thyristors (20 ) erreichen, mittels einer Isolationsschicht (26 ) bedeckt. - Weiterhin ist auf der metallischen Leiterbahn (
16 ) ein Anschlusselement (30 ) angeordnet. Sowohl dieses Anschlusselement (30 ) wie auch der Thyristor (20 ) sind mittels einer Lötverbindung (40 ) mit der metallischen Leiterbahn (16 ) elektrisch leitend verbunden. Hergestellt wurde diese Verbindung, indem ein aus Lot bestehender bandförmiger Abschnitt zwischen dem Anschlusselement (30 ) und dem Thyristor (20 ) einerseits und der metallischen Leiterbahn (16 ) andererseits angeordnet wurde. Durch Erhitzen über die Schmelztemperatur des Lots ist dieses in seine flüssige Phase übergegangen. Hierbei sinken sowohl das Anschlusselement (30 ) als auch der Thyristor (20 ) geringfügig in das flüssige Lot (40 ) ein. Im Grenzbereich zwischen dem Lot und dem Anschlusselement (30 ) beziehungsweise dem Thyristor (20 ) bildet sich auf Grund der Grenzflächenspannung jeweils ein Lotüberschuss (42 ,44 ) mit einer konkaven Oberfläche aus. -
2 zeigt ein erfindungsgemäßes Substrat (10 ) für ein Leistungshalbleitermodul mit aufgelötetem Leistungshalbleiterbauelement (20 ) und Anschlusselement (30 ). Die Darstellung folgt derjenigen der1 . Das Substrat (10 ) weist allerdings erfindungsgemäß im Bereich zwischen dem Anschlusselement (30 ) und dem Thyristor (20 ) eine Vielzahl von Vertiefungen (18 ) auf. Diese Vertiefungen (18 ) sind nahe benachbart zu den sich jeweils gegenüberliegenden Rändern des Anschlusselements (30 ) bzw. des Thyristors (20 ) angeordnet. - Diese Vertiefungen (
18 ) weisen eine kugelsegmentartige Form sowie eine Tiefe von ca. einem Drittel der Dicke der metallischen Leiterbahn (16 ) auf. Vorzugsweise entspricht die Tiefe der Vertiefungen (18 ) maximal der Hälfte der Dicke der metallischen Schicht (16 ). Ebenso vorteilhaft ist ein Abstand der Vertiefungen (18 ) zueinander, der zwischen dem Dreiund dem Fünffachen ihres Durchmessers liegt. - Oben genannte Löttechnik mit einem einzigen Lotbandabschnitt für zwei oder mehrere zu befestigende Bauelemente (
20 ,30 ) erfordert eine Vielzahl von Vertiefungen (18 ) in den Randbereichen des Anschlusselements (30 ) bzw. des Thyristors (20 ). Dies ist unverzichtbar um eine signifikante Menge des dort vorhandenen Lots aufzunehmen und somit im Bereich zwischen dem Anschlusselement (30 ) und dem Thyristor (20 ) den Lotpegel signifikant zu senken. Diese Senkung des Lotpegels bewirkt vor allem auch eine Verringerung der Lotmenge verglichen mit dem Stand der Technik (42 ,44 ) am Rand des Anschlusselements (30 ) bzw. des Thyristors (20 ). - Durch das erfindungsgemäße Substrat (
10 ) und dessen Anordnung von Vertiefungen (18 ) in mehreren Reihen entlang des Randbereichs des Thyristors (20 } sowie des Anschlusselements (30 ) können bei sonst identischem Aufbau des Leistungshalbleitermoduls dessen elektrische Eigenschaften erheblich verbessert werden. -
3 zeigt in Draufsicht ein erfindungsgemäßes Substrat (10 ) in einer Ausgestaltung entsprechend2 . Dargestellt sind die Isolationsschicht (12 ) des Substrats (10 ) sOwie die hierauf angeordnete metallische Leiterbahn (16 ). Auf dieser Leiterbahn (16 ) werden ein Anschlusselement (30 ) und ein Halbleiterbauelement (20 ), hier wiederum ein Thyristor, auf den mit den entsprechenden Bezugszeichen gekennzeichneten Stellen aufgelötet. - Diese Ausgestaltung des erfindungsgemäßen Substrats (
10 ) weist auf der dem Anschlusselement (30 ) zugewandten Seite des Thyristors (20 ) drei Reihen von Vertiefungen (18 ) auf. Die einzelnen Vertiefungen (18 ) der Reihen sind hierbei gegeneinander versetzt um eine gleichmäßige Aufnahme überschüssigen Lots (40 ) zu erreichen. Die Reihen erstrecken sich hierbei nicht entlang des gesamten Randbereichs des Thyristors (20 ). Eine ideale Anzahl von Reihen sowie deren Erstreckungsbereich muss empirisch ermittelt werden. - Die metallische Leiterbahn (
16 ) weist neben dem Randbereich des Anschlusselements (30 ) auf dessen dem Thyristor (20 ) zugewandten Seite zwei Reihen von Vertiefungen (18 ) auf. Diese sind ebenfalls gegeneinander versetzt um die homogene Aufnahme von Lot (40 ) zu gewährleisten. - Die vorgeschlagene Anordnung der Vertiefungen (
18 ) erreicht bei der oben beschriebenen Löttechnik mit einem gemeinsamen Lotbandabschnitt für das zu befestigende Anschlusselement (30 ) sowie den Thyristor (20 ) eine signifikante Absenkung der Lotmenge im den Vertiefungen (18 ) benachbarten Randbereich. Bei Verwendung einzelner Lotbandabschnitte für das Anschlusselement (30 ) sowie für den Thyristor (20 ) erweist sich das Vorsehen von Vertiefungen (18 ) als ebenso sinnvoll, da sich hierbei durch die Löttechnik bestimmt eine geringe Menge Lot (40 ) im Randbereich befindet. Allerdings ist auch hier beispielhaft durch eine nicht ausreichend exakte Positionierung der einzelnen Lotbandabschnitte eine zu große Lotmenge im Randbereich beispielsweise des Thyristors (20 ) möglich. Dies führt zu oben genannten elektrischen Problemen, die durch die erfindungsgemäße Ausgestaltung des Substrats (10 ) deutlich reduziert werden. - Für weitere Löttechniken, wie beispielhaft mit einem vorbeloteten Anschlusselement (
30 ) und einem vorbeloteten elektrischen Bauelement (20 ), gelten ebenfalls die vorgenannten Vorzüge. -
4 zeigt in Draufsicht ein erfindungsgemäßes Substrat (10 ) in einer weiteren Ausgestaltung. Dargestellt ist wiederum die Isolationsschicht (12 ) des Substrats (10 ), sowie die hierauf angeordnete metallische Leiterbahn (16 ). Auf dieser Leiterbahn (16 ) werden ein Anschlusselement (30 ) und ein Halbleiterbauelement (20 ), hier wiederum ein Thyristor, auf den mit den entsprechenden Bezugszeichen gekennzeichneten Stellen aufgelötet. - Die Vertiefungen (
18 ) der metallischen Leiterbahn (16 ) sind hierbei bei der gestreckt rechteckförmigen Grundfläche des Anschlusselements (30 ) in zwei nicht gegeneinander versetzten Reihen auf dem Flächenabschnitt, der dem Anschlusselement zugeordnet ist, vorgesehen. Dies ist erfahrungsgemäß ausreichend um in diesen Vertiefungen (18 ) genügend Lot (40 ) aufzunehmen. - Weitere Vertiefungen (
18 ) der ersten metallischen Leiterbahn (16 ) sind hierbei bei der quadratischen Grundfläche des Thyristors (20 ) vorzugsweise im Randbereich unter diesem vorgesehen. Hierbei haben sich mindestens zwei gegeneinander versetzte Reihen von Vertiefungen (18 ) oben genannter Ausgestaltung bewährt. Weiterhin ist bei einem quadratischen oder annähernd quadratischen Bauelement (20 ) bevorzugt nicht ausschließlich unterhalb des Randbereichs eine Mehrzahl von Vertiefungen (18 ) in der metallischen Leiterbahn (16 ) vorzusehen. Diese können beispielhaft, wie dargestellt, als ein- oder mehrreihige Diagonalen ausgebildet werden. - Eine geeignete Kombination der beiden in den
3 und4 vorgeschlagenen Ausbildungen des erfindungsgemäßen Substrats (10 ) kann je nach Anwendung und nach empirischer Bestimmung die vorteilhafte Wirkung erhöhen.
Claims (5)
- Substrat (
10 ) für ein Leistungshalbleitermodul, wobei das Substrat (10 ) aus einer Isolationsschicht (12 ) und mindestens einer hierauf angeordneten metallischen Leiterbahn (14 ,16 ) besteht und auf mindestens einer metallischen Leiterbahn (14 ) dieses Substrats (10 ) mindestens ein elektronisches Bauelement (20 ) und/oder mindestens ein Anschlusselement (30 ) angeordnet ist und direkt benachbart zu mindestens einem Randbereich eines elektronischert Bauelements (20 ) und/oder eines Anschlusselements (30 ) eine Vielzahl von Vertiefungen (18 ) in der metallischen Leiterbahn (14 ) des Substrats (10 ) vorgesehen sind, und/oder unterhalb des elektronischen Bauelements (20 ) und/oder des Anschlusselements (30 ) eine Vielzahl von Vertiefungen (18 ) in der diesem zugeordneten metallischen Leiterbahn (14 ) des Substrats (10 ) vorgesehen sind. - Substrat nach Anspruch 1, wobei die Vertiefungen (
12 ) in gegeneinander versetzten Reihen (182 ,184 ) angeordnet sind. - Substrat nach Anspruch 1, wobei die Vertiefungen (
18 ) kreissegmentförmig ausgebildet sind und eine Tiefe sowie einen Durchmesser von maximal der halben Dicke der metallischen Kaschierung (14 ,16 ) aufweisen und die einzelnen Vertiefungen (18 ) einen Abstand zueinander zwischen dem zwei- und fünffachen ihres Durchmessers aufweisen. - Substrat nach Anspruch 1, wobei die unterhalb eines elektronischen Bauelements (
20 ) angeordneten Vertiefungen (18 ) gehäuft in dessen Randbereich vorgesehen sind (186 ). - Substrat nach Anspruch 1, wobei die unterhalb eines Anschlusselements (
30 ) angeordneten Vertiefungen (18 ) dort gleichmäßig über die Fläche verteilt sind (188 ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004019568.4A DE102004019568B4 (de) | 2004-04-22 | 2004-04-22 | Leistungshalbleitermodul mit einem Substrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004019568.4A DE102004019568B4 (de) | 2004-04-22 | 2004-04-22 | Leistungshalbleitermodul mit einem Substrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004019568A1 true DE102004019568A1 (de) | 2005-11-17 |
DE102004019568B4 DE102004019568B4 (de) | 2019-06-13 |
Family
ID=35160217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004019568.4A Expired - Lifetime DE102004019568B4 (de) | 2004-04-22 | 2004-04-22 | Leistungshalbleitermodul mit einem Substrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102004019568B4 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1713124A2 (de) | 2005-04-12 | 2006-10-18 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungshalbleitermodul mit Verbindungsbahnen und mit Anschlusselementen, deren Verbindung zu den Verbindungsbahnen stoffbündig ausgebildet ist. |
DE102006058695B4 (de) * | 2006-12-13 | 2009-06-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement |
WO2019011654A1 (en) | 2017-07-10 | 2019-01-17 | Abb Schweiz Ag | POWER SEMICONDUCTOR MODULE WITH ALVEOLES IN A METALLIC LAYER UNDER THE FOOT OF A TERMINAL |
CN111788677A (zh) * | 2018-02-28 | 2020-10-16 | 罗杰斯德国有限公司 | 金属陶瓷基板和用于制造金属陶瓷基板的方法 |
US11688712B2 (en) | 2019-02-18 | 2023-06-27 | Infineon Technologies Ag | Semiconductor arrangement and method for producing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4568586A (en) * | 1983-08-23 | 1986-02-04 | Bbc Brown, Boveri & Company Limited | Ceramic/metal element |
DE4318241A1 (de) * | 1993-06-02 | 1994-12-08 | Schulz Harder Juergen | Substrat |
US5672848A (en) * | 1993-12-28 | 1997-09-30 | Kabushiki Kaisha Toshiba | Ceramic circuit board |
DE10122221A1 (de) * | 2001-05-08 | 2002-11-21 | Danfoss Silicon Power Gmbh | Leistungselektronikmodul mit einer Bodenplatte und darauf gelötetem Substrat |
DE10337640A1 (de) * | 2003-08-16 | 2005-03-17 | Semikron Elektronik Gmbh | Leistungshalbleitermodul mit verbessertem thermischen Kontakt |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4004844C1 (de) | 1990-02-16 | 1991-01-03 | Abb Ixys Semiconductor Gmbh | Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat |
-
2004
- 2004-04-22 DE DE102004019568.4A patent/DE102004019568B4/de not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4568586A (en) * | 1983-08-23 | 1986-02-04 | Bbc Brown, Boveri & Company Limited | Ceramic/metal element |
DE4318241A1 (de) * | 1993-06-02 | 1994-12-08 | Schulz Harder Juergen | Substrat |
US5672848A (en) * | 1993-12-28 | 1997-09-30 | Kabushiki Kaisha Toshiba | Ceramic circuit board |
DE10122221A1 (de) * | 2001-05-08 | 2002-11-21 | Danfoss Silicon Power Gmbh | Leistungselektronikmodul mit einer Bodenplatte und darauf gelötetem Substrat |
DE10337640A1 (de) * | 2003-08-16 | 2005-03-17 | Semikron Elektronik Gmbh | Leistungshalbleitermodul mit verbessertem thermischen Kontakt |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1713124A2 (de) | 2005-04-12 | 2006-10-18 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungshalbleitermodul mit Verbindungsbahnen und mit Anschlusselementen, deren Verbindung zu den Verbindungsbahnen stoffbündig ausgebildet ist. |
DE102005016650B4 (de) * | 2005-04-12 | 2009-11-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen |
US7948007B2 (en) | 2005-04-12 | 2011-05-24 | Semikron Elecktronik Gmbh & Co. Kg | Power semiconductor module with flush terminal elements |
DE102006058695B4 (de) * | 2006-12-13 | 2009-06-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement |
WO2019011654A1 (en) | 2017-07-10 | 2019-01-17 | Abb Schweiz Ag | POWER SEMICONDUCTOR MODULE WITH ALVEOLES IN A METALLIC LAYER UNDER THE FOOT OF A TERMINAL |
US11127685B2 (en) | 2017-07-10 | 2021-09-21 | Abb Power Grids Switzerland Ag | Power semiconductor module with dimples in metallization layer below foot of terminal |
CN111788677A (zh) * | 2018-02-28 | 2020-10-16 | 罗杰斯德国有限公司 | 金属陶瓷基板和用于制造金属陶瓷基板的方法 |
US11688712B2 (en) | 2019-02-18 | 2023-06-27 | Infineon Technologies Ag | Semiconductor arrangement and method for producing the same |
US11955450B2 (en) | 2019-02-18 | 2024-04-09 | Infineon Technologies Ag | Method for producing a semiconductor arrangement |
Also Published As
Publication number | Publication date |
---|---|
DE102004019568B4 (de) | 2019-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0221399B1 (de) | Leistungshalbleitermodul | |
DE4318241C2 (de) | Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE102005049687B4 (de) | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102011079708B4 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE102011082781B4 (de) | Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
EP2203937B1 (de) | Verfahren zur herstellung einer elektronischen schaltung aus teilschaltungen | |
DE2109191A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10337640A1 (de) | Leistungshalbleitermodul mit verbessertem thermischen Kontakt | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE102016214607B4 (de) | Elektronisches Modul und Verfahren zu seiner Herstellung | |
DE1589695A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte | |
EP3281218A1 (de) | Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul | |
DE102004019568B4 (de) | Leistungshalbleitermodul mit einem Substrat | |
DE102008051466B4 (de) | Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements | |
DE112018006382T5 (de) | Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit | |
DE102008026347B4 (de) | Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper | |
DE102005009164B4 (de) | Kontaktanschlussfläche mit Heizerstruktur und Verfahren zum Herstellen oder Betreiben derselben | |
WO2018037047A1 (de) | Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung | |
DE10217214B4 (de) | Kühlanordnung für eine Schaltungsanordnung | |
WO2001097285A2 (de) | Elektronisches bauteil aus einem gehäuse und einem substrat | |
DE19931694B4 (de) | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final | ||
R071 | Expiry of right |