DE102004004881B4 - Spannungsabwärtsumsetzer für einen Niederspannungsbetrieb - Google Patents

Spannungsabwärtsumsetzer für einen Niederspannungsbetrieb Download PDF

Info

Publication number
DE102004004881B4
DE102004004881B4 DE102004004881.9A DE102004004881A DE102004004881B4 DE 102004004881 B4 DE102004004881 B4 DE 102004004881B4 DE 102004004881 A DE102004004881 A DE 102004004881A DE 102004004881 B4 DE102004004881 B4 DE 102004004881B4
Authority
DE
Germany
Prior art keywords
voltage
transistor
transistors
source
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004004881.9A
Other languages
English (en)
Other versions
DE102004004881A1 (de
Inventor
Sungwon Suh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Polaris Innovations Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polaris Innovations Ltd filed Critical Polaris Innovations Ltd
Publication of DE102004004881A1 publication Critical patent/DE102004004881A1/de
Application granted granted Critical
Publication of DE102004004881B4 publication Critical patent/DE102004004881B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557Coupling arrangements; Impedance matching circuits
    • H03K19/018571Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H03K19/018578Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

Spannungsabwärtsumsetzer für eine Halbleiterspeichervorrichtung zum Umsetzen einer externen Spannung in eine interne Spannung mit niedrigerem Wert für die Vorrichtung, mit folgenden Merkmalen: einem Spannungsgenerator (10) zum Erzeugen einer Referenzspannung, die dem Wert der internen Spannung entspricht; einem Komparator (20), der Eingänge mit entgegengesetzter Polarität aufweist, zum Erzeugen eines Ausgangssteuerungssignals; einer Hochzieh-Vorrichtung (30), die mit der externen Spannung arbeitet und das Steuersignal von dem Komparator (20) empfängt, um die interne Spannung als eine Ausgabe zu erzeugen; und einem Source-Folger (40, 50) zwischen dem Referenzspannungsgenerator (10) und dem Komparator (20), wobei der Source-Folger zwei Abschnitte aufweist, die kreuzgekoppelte Eingänge aufweisen, wobei jeder der Eingänge die interne Referenzspannung bzw. die interne Spannung empfängt, und wobei die Spannungsausgaben der beiden Abschnitte sich in entgegengesetzte Richtungen bewegen und die Spannungsausgabe jedes Abschnitts als eine Eingabe an einen der beiden Eingänge des Komparators angelegt wird, wobei bei dem Spannungsabwärtsumsetzer jeder Abschnitt des Source-Folgers (40, 50) einen ersten und einen zweiten Transistor, wobei das Referenzspannungssignal an einen des ersten und des zweiten Transistors angelegt wird und die interne Spannung an den anderen des ersten und des zweiten Transistors angelegt wird, einen dritten Transistor, der mit dem ersten Transistor verbunden ist, als Stromspiegel und einen vierten Transistor, der mit dem zweiten Transistor verbunden ist, als Stromspiegel umfaßt, wobei die Ausgangsspannung des Abschnitts an der Verbindungsstelle des zweiten und des vierten Transistors erscheint, wobei jeder des ersten, zweiten, dritten und vierten Transistors ein NMOS-Transistor ist, wobei die Gate-Elektrode eines des ersten und des dritten Transistors die interne Spannung empfängt und die Gate-Elektrode des anderen des ersten und des dritten Transistors die Referenzspannung empfängt, wobei die Drain-Elektroden des ersten und dritten Transistors mit der externen Spannung verbunden sind, wobei die Source-Elektroden des ersten und des dritten Transistors mit den Drain-Elektroden des zweiten und des vierten Transistors verbunden sind, und wobei die Gate-Elektroden des zweiten und des vierten Transistors miteinander verbunden sind und die Ausgangsspannung an der Verbindung des Drains des zweiten Transistors und der Source des ersten Transistors genommen wird, wobei der Spannungsabwärtsumsetzer ferner einen fünften NMOS-Transistor aufweist, der eine Drain-Elektrode, die mit der Source-Elektrode jedes des zweiten und des vierten Transistors verbunden ist, eine Source-Elektrode, die mit Masse verbunden ist, und eine Gate-Elektrode aufweist, die ein Freigabesignal (EN) empfängt, um den fünften ...

Description

  • Die vorliegende Erfindung bezieht sich auf einen Spannungsabwärtsumsetzer für Halbleiterspeichervorrichtungen, wie z. B. einen synchronen DRAM, SRAM und weitere Speichervorrichtungen, die mit einer externen Spannung mit sehr niedrigem Wert arbeiten.
  • Halbeiterspeicherschaltungen sind gut integrierte Schaltungsvorrichtungen, oftmals Speicherchip genannt. Im allgemeinen arbeiten Speicherschaltungen, wie z. B. ein synchroner DRAM, mit einer externen Spannung mit sehr niedrigem Wert als Leistungsversorgung. Dies gilt insbesondere für derartige Speichervorrichtungen, die in mobilen Anwendungen verwendet werden, wie z. B. Hand- und Laptop-Computern. Ein Spannungsabwärtsumsetzer ist üblicherweise als ein einstückiges Teil des Speichervorrichtungsschaltungsaufbaus vorgesehen. Der Spannungsabwärtsumsetzer reduziert den Wert der Leistungsversorgungsspannung Vext der externen Quelle, wie z. B. einer Batterie, auf eine niedrigere Spannung Vint, die verwendet wird, um eine Spannung zu den Speicherzellen und anderen Peripherieschaltungen der Vorrichtung zu liefern. Ein typischer Wert von Vext wäre 1,8 V und für Vint 1,5 V. Der Spannungsabwärtsumsetzer kann außerdem verwendet werden, um einen Leistungsverbrauch bei einem Normalbetrieb der Speichervorrichtung zu reduzieren und einen Leckstrom der Speicherzellen während eines Betriebsmodus mit sehr reduzierter Leistung, wenn die Speichervorrichtung nicht aktiv ist, zu reduzieren.
  • 1 zeigt eine herkömmliche Spannungsabwärtsumsetzerschaltung 1, die in Halbleiterspeichern verwendet wird. Alle der Komponenten aus 1 sind ein einstückiges Teil des Speicherchips (der integrierten Schaltung). Die Schaltung 1 wird durch die Vext-Quelle mit Leistung versorgt und weist einen Spannungsgenerator 10 auf, der eine Referenzspannung des Pegels Vintref erzeugt. Der Referenzspannungsgenerator 10 kann jeden herkömmlichen Aufbau aufweisen, wie z. B. den in 3 des US-Patents 5,309,399 gezeigten, oder eine weitere ähnliche Schaltung. Der Generator 10 liefert Vintref an einen (–)-Eingang eines herkömmlichen Differenz-(Operations-)Verstärkers 20, der als ein Komparator wirkt. Der Pegel von Vintref ist der erwünschte Pegel von Vint, der verwendet werden soll, um die Speicherzellen und Peripherieschaltungselemente des Chips zu betreiben. Das Ausgangssignal des Komparators 20 wird an die Gate-Elektrode eines Hochziehtransistors 30 angelegt. Der Transistor 30 ist darstellend als PMOS-Typ gezeigt, kann jedoch auch vom NMOS-Typ sein, wenn Spannungen geeigneter Polarität verwendet werden.
  • Die Source-Elektrode des PMOS-Hochzieh-Transistors 30 empfängt die Spannung Vext, die durch eine Leitung des Transistors gesteuert werden soll. Die Ausgangsspannung Vint, die an den Schaltungsaufbau auf dem Chip geliefert werden soll, wie z. B. ein Array von Speicherzellen und einen Peripherieschaltungsaufbau, wird von der Drain-Elektrode des Transistors 30 genommen. Die Spannung Vint wird außerdem an den zweiten (+)-Eingang des Komparatorverstärkers 20 angelegt. So wird, wie zu sehen ist, die Leitung des Transistors 30 durch das Ausgangssignal des Komparators 20 gesteuert, der die Differenz zwischen den Pegeln der Referenzspannung Vintref und der Ausgangsspannung Vint verstärkt, um die erwünschte Spannung Vint zu erzeugen.
  • Fortschritte in der Speichertechnologie gehen in eine Richtung, die Anzahl von Speicherzellen auf einem Chip zu erhöhen und die Größe und Spannungspegelausgabe der externen Leistungsversorgungsbatterien zu senken. Der letztere Faktor führt zu einem Rückgang des Pegels der internen Spannung Vint, die für den vorrichtungsinternen Schaltungsaufbau, einschließlich der Speicherzellen, verfügbar ist.
  • In Schaltungen des Stands der Technik arbeitet der Komparator 20 in dem Fall, bei dem die Referenzspannung Vintref nahe an der externen Spannung Vext ist, in dem Betriebsbereich, der eine sehr geringe Empfindlichkeit aufweist. Dies bedeutet, daß der Komparator 20 die Spannungsdifferenz zwischen Eingängen nicht verstärken kann und seine Spannungsregelung ausfällt. Dies ist in 1A gezeigt, die eine Gleichstromanalyse ist, bei der die vertikale Achse die Ausgangsspannung des Komparators ist und die horizontale Achse die Spannung Vint. In der Analyse gilt Vext = 1,65 V und Vintref variiert von 0,65 V bis 1,55 V (Stufen von 0,1 V). Wie dies zu sehen ist, erfährt, wenn Vintref > 1,3 V gilt, die Komparatorausgabe eine Fehlfunktion. Wenn Vint größer als Vintref ist, sollte die Komparatorausgabe ein Spannungspegel nahe bei Vext sein, um den Hochzieh-Transistor (30) abzuschneiden. Falls dies nicht der Fall ist, wird die Hochzieh-Vorrichtung eventuell nicht durch den Komparator gesteuert und der Spannungsabwärtsumsetzer kann Vint, die gleich Vintref ist, nicht regeln. Der Ausfall geschieht aufgrund eines zu kleinen Spannungsgewinns des Komparators, wenn die Zielspannung Vint (= Vintref) nahe bei Vext ist. Wenn die Eingangsspannungen in den Komparator zu niedrigeren Spannungen bewegt werden, bei diesem Beispiel < 1,3 V, kann der Komparator gut arbeiten. Dies bedeutet jedoch, daß ein weiterer Spannungspegelübersetzer zwischen den Eingängen (Vintref und Vint) und dem Komparator benötigt wird.
  • Deshalb weist die Schaltung aus 1 in dem Fall eine Einschränkung auf, in dem sie einen Wert von Vint regeln muß, der nahe an dem Pegel der externen Spannung Vext ist, wie dies z. B. Niederspannungsanwendungen erfordern.
  • Die Patentschrift US 5,532,618 A zeigt einen Spannungsabwärtsumsetzer, dem eine Schaltung vorgeschaltet ist, welche einen Komparator und einen Spannungserzeuger umfasst.
  • Die Patentschrift US 6,002,275 A zeigt einen Verstärker, welcher zwischen einem Speicherarray und einer Dateneingangs/Ausgangs-Schaltung geschaltet ist.
  • Es ist die Aufgabe der vorliegenden Erfindung, einen Spannungsabwärtsumsetzer mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch einen Spannungsabwärtsumsetzer gemäß Anspruch 1 gelöst.
  • Die vorliegende Erfindung richtet sich auf einen neuartigen Spannungsabwärtsumsetzer für einen Speicherchip, der in Situationen, in denen der Wert der externen Spannung Vext niedrig ist, einen stabileren Betrieb liefert. Gemäß der Erfindung wird ein Spannungsabwärtsumsetzer bereitgestellt, in dem es einen Doppel-Source-Folger zwischen dem Referenzspannungsgenerator und dem (Operationsverstärker-)Komparator gibt. Der Doppel-Source-Folger weist zwei Abschnitte auf, deren Eingängen kreuzgekoppelt sind, so daß die Abschnitte in entgegengesetzten Richtungen leiten. Der Referenzspannungsgenerator liefert die Referenzspannung Vintref an einen Eingang jedes der beiden Folgerabschnitte und die Ausgangsspannung Vint des Hochzieh-Transistors wird an den anderen Eingang jedes Folgerabschnitts angelegt. Jeder Folgerabschnitt erzeugt eine Ausgangsspannung, die die Differenz zwischen den Eingangsspannungen Vintref und Vint ist, wobei die Ausgänge der beiden Abschnitte jedoch in entgegengesetzten Richtungen sind.
  • Die sich entgegengesetzt bewegende Ausgabe jedes der Folgerabschnitte wird an eines des positiven (+) und negativen (–) Eingangs des Komparators angelegt. Der Komparator, dessen Ausgabe den Hochzieh-Transistor steuert, kann einen hohen Gewinn aufweisen. So verstärkt der Komparator, da jede der beiden Ausgangsspannungen mit sich entgegengesetzt bewegender Polarität des Doppel-Source-Folgers an einen des +– und des --Eingangs des (Operationsverstärker-)Komparators angelegt wird, ein Signal mit einem Wert, der größer als nur die Differenz zwischen Vintref und Vint ist.
  • Folglich löst die vorliegende Erfindung das Problem dadurch, daß der Doppel-Source-Folger die Eingangsspannungsdifferenz zwischen Vintref und Vint zu einer weiteren Spannungsdifferenz verschiebt, die durch den Komparator leichter verstärkt werden kann. Gemäß der Erfindung ist der Spannungsgewinn des Doppel-Source-Folgers größer als 1,0 und der Komparator 20 kann die verschobene Spannungsdifferenz mit hoher Empfindlichkeit verstärken.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Diagramm eines herkömmlichen Spannungsabwärtsumsetzers;
  • 1A ein Diagramm der Funktionsweise des Spannungsabwärtsumsetzers aus 1;
  • 2 ein Diagramm des Spannungsabwärtsumsetzers der Erfindung;
  • 2A ein Diagramm, das die Funktionsweise der Schaltung aus 2 darstellt; und
  • 3 ein schematisches Diagramm der Doppel-Source-Folger-Schaltungen gemäß der vorliegenden Erfindung.
  • Bezug nehmend auf 2 weist der Spannungsabwärtsumsetzer der Erfindung auf dem Speicherchip den Referenzspannungsgenerator 10, den Komparator 20 und den PMOS-Transistor-Hochzieh-Treiber 30 auf, wie zuvor beschrieben wurde. Hier wird die Ausgabe Vintref des Referenzspannungsgenerators 10 an die Eingänge mit entgegengesetzter Polarität der beiden Source-Spannungsfolger 40 und 50 angelegt. Die Source-Folger 40 und 50 weisen den gleichen Aufbau auf und sind unten detailliert beschrieben. Dies bedeutet, daß die Spannung Vintref an den negativen (–) Eingang des Source-Folgers 40 und den positiven (+) Eingang des Source-Folgers 50 angelegt wird. Die Ausgangsspannung Vint aus dem Hochzieh-Transistor 30 wird an den (+)-Eingang des Source-Folgers 40 und den (–)-Eingang des Folgers 50 angelegt. Die Ausgabe Vint des Transistors 30 wird ebenso an den anderen Schaltungsaufbau auf dem Chip geliefert. Der Source-Folger 40 erzeugt eine Spannung dv1, die an den positiven (+) Eingang des Komparators 20 angelegt wird, während der Source-Folger eine Spannung dv2 erzeugt, die sich in einer entgegengesetzten Richtung zu der von dv1 bewegt, die an den anderen (–)-Eingang des Komparators 20 angelegt wird. Die verstärkte Ausgabe des Komparators wird an die Gate-Elektrode des Hochzieh-Transistors 30 angelegt, um seine Ausgangsspannung Vint zu steuern.
  • Wie zu sehen ist, weisen die Source-Folger 40 und 50 kreuzgekoppelte Eingänge, Vintref und Vint, auf. Obwohl der Pegel der Referenzspannung Vintref nahe an dem der externen Spannung Vext ist, arbeitet der Komparator 20 in einem Betriebsbereich, der eine hohe Empfindlichkeit aufweist. Dies ist in 2A gezeigt, die darstellend ein Beispiel zeigt, bei dem Vintref = 1,55 V und Vext = 1,65 V gilt. Der Doppel-Source-Folger übersetzt die Spannungsdifferenz zwischen Vint und Vintref in dv1 und dv2 und die Spannungsdifferenz zwischen dv1 und dv2 ist die gleiche oder größer als die Spannungsdifferenz zwischen Vint und Vintref. Dies bedeutet, daß der Doppel-Source-Folger einen Spannungsgewinn von > 1,0 aufweist. Wie in 2A zu sehen ist, werden die Eingangsspannungen in den Komparator (dv1 und dv2), obwohl der Zielpegel Vint (= Vintref) sehr nahe an Vext ist, durch den Doppel-Source-Folger in die Nähe der Mitte (0,8 V) des Betriebsbereichs des Komparators übersetzt. Dies bedeutet, daß der Komparator die Eingangsspannungsdifferenz mit einem hohen Spannungsgewinn verstärken kann.
  • 3 zeigt ein bevorzugtes Ausführungsbeispiel der Doppel-Source-Folger-Schaltungen 40 und 50. Bezug nehmend auf den Source-Folger 40 gibt es eine Mehrzahl von NMOS-Transistoren, wobei Q1 und Q2 die Eingänge sind, wobei ihre Drain-Elektroden mit der Betriebsspannungsquelle Vext oder einer weiteren geeigneten Quelle verbunden sind. Die Gate-Elektroden von Q1 und Q2 empfangen die Spannungen Vintref bzw. Vint.
  • Die Drain-Elektrode eines Transistors Q3 dient als ein Stromspiegel und ist mit der Source-Elektrode des Transistors Q1 verbunden. Die Drain-Elektrode eines Stromspiegeltransistors Q4 ist mit der Source-Elektrode des Transistors Q2 verbunden. Die Gate-Elektroden der Stromspiegeltransistoren Q3 und Q4 sind miteinander und mit der Source-Elektrode des Transistors Q1 verbunden. Die Source-Elektroden der Stromspiegeltransistoren Q3 und Q4 sind mit der Drain-Elektrode eines Schalttransistors Q5 verbunden, dessen Source-Elektrode mit Masse verbunden ist.
  • Die Gate-Elektrode des Schalttransistors Q5 empfängt ein Freigabesignal EN von einer Schaltung auf dem Speicherchip oder von einer externen Quelle, die steuert, wann der Spannungsabwärtsumsetzer arbeiten soll. Dies bedeutet, daß das Freigabesignal EN den Transistor Q5 leitend macht und den Folgerschaltungsmassenanschluß vervollständigen läßt. Der Spannungsabwärtsumsetzer wird z. B. nicht betrieben, wenn die Speichervorrichtung in einem Modus mit niedriger Leistung ist. Wenn die Spannungen Vintref und Vint an die Eingangstransistoren Q1 und Q2 angelegt werden, werden dieselben folglich durch die Stromspiegeltransistoren Q3 und Q4 und den Schalttransistor Q5 geleitet. Die Ausgabe des Folgers 40 ist die Spannung dv1, die an der Source-Elektrode des Transistors Q2 erscheint. Die Spannung dv1 entspricht im Grunde der Differenz zwischen Vintref und Vint.
  • Der Folger 50 weist einen ähnlichen Aufbau wie der Folger 40 auf, jedoch eine umgekehrte Funktionsweise. Dies bedeutet, daß der Eingangstransistor Q1 die Spannung Vint empfängt und der Eingangstransistor Q2 die Spannung Vintref empfängt. Die Folgerausgabe dv2 wird an der Source-Elektrode des Transistors Q2 erzeugt. Die Ausgangsspannung dv2 bewegt sich in der entgegengesetzten Richtung zu der Spannung dv1. Bei Betrieb der Doppelfolger 40 und 50 ist, wenn der Pegel von Vint unter den von Vintref geht, die Ausgabe dv1 des Folgers 40 kleiner als dv2 des Folgers 50. Umgekehrt weist, wenn der Pegel von Vint über den von Vintref geht, die Spannung dv1 einen höheren Spannungspegel auf als dv2.

Claims (5)

  1. Spannungsabwärtsumsetzer für eine Halbleiterspeichervorrichtung zum Umsetzen einer externen Spannung in eine interne Spannung mit niedrigerem Wert für die Vorrichtung, mit folgenden Merkmalen: einem Spannungsgenerator (10) zum Erzeugen einer Referenzspannung, die dem Wert der internen Spannung entspricht; einem Komparator (20), der Eingänge mit entgegengesetzter Polarität aufweist, zum Erzeugen eines Ausgangssteuerungssignals; einer Hochzieh-Vorrichtung (30), die mit der externen Spannung arbeitet und das Steuersignal von dem Komparator (20) empfängt, um die interne Spannung als eine Ausgabe zu erzeugen; und einem Source-Folger (40, 50) zwischen dem Referenzspannungsgenerator (10) und dem Komparator (20), wobei der Source-Folger zwei Abschnitte aufweist, die kreuzgekoppelte Eingänge aufweisen, wobei jeder der Eingänge die interne Referenzspannung bzw. die interne Spannung empfängt, und wobei die Spannungsausgaben der beiden Abschnitte sich in entgegengesetzte Richtungen bewegen und die Spannungsausgabe jedes Abschnitts als eine Eingabe an einen der beiden Eingänge des Komparators angelegt wird, wobei bei dem Spannungsabwärtsumsetzer jeder Abschnitt des Source-Folgers (40, 50) einen ersten und einen zweiten Transistor, wobei das Referenzspannungssignal an einen des ersten und des zweiten Transistors angelegt wird und die interne Spannung an den anderen des ersten und des zweiten Transistors angelegt wird, einen dritten Transistor, der mit dem ersten Transistor verbunden ist, als Stromspiegel und einen vierten Transistor, der mit dem zweiten Transistor verbunden ist, als Stromspiegel umfaßt, wobei die Ausgangsspannung des Abschnitts an der Verbindungsstelle des zweiten und des vierten Transistors erscheint, wobei jeder des ersten, zweiten, dritten und vierten Transistors ein NMOS-Transistor ist, wobei die Gate-Elektrode eines des ersten und des dritten Transistors die interne Spannung empfängt und die Gate-Elektrode des anderen des ersten und des dritten Transistors die Referenzspannung empfängt, wobei die Drain-Elektroden des ersten und dritten Transistors mit der externen Spannung verbunden sind, wobei die Source-Elektroden des ersten und des dritten Transistors mit den Drain-Elektroden des zweiten und des vierten Transistors verbunden sind, und wobei die Gate-Elektroden des zweiten und des vierten Transistors miteinander verbunden sind und die Ausgangsspannung an der Verbindung des Drains des zweiten Transistors und der Source des ersten Transistors genommen wird, wobei der Spannungsabwärtsumsetzer ferner einen fünften NMOS-Transistor aufweist, der eine Drain-Elektrode, die mit der Source-Elektrode jedes des zweiten und des vierten Transistors verbunden ist, eine Source-Elektrode, die mit Masse verbunden ist, und eine Gate-Elektrode aufweist, die ein Freigabesignal (EN) empfängt, um den fünften Transistor leitend zu machen und die Schaltung jedes Source-Folgers zwischen der externen Spannung und Masse zu schließen.
  2. Spannungsabwärtsumsetzer gemäß Anspruch 1, bei dem die Hochzieh-Vorrichtung (30) ein Transistor ist, der eine Elektrode, die mit einer Zuführung der externen Spannung verbunden ist, und eine zweite Elektrode aufweist, an der die interne Spannung erzeugt wird.
  3. Spannungsabwärtsumsetzer gemäß Anspruch 2, bei dem der Transistor von dem PMOS-Typ ist, wobei die eine Elektrode die Source-Elektrode ist und die zweite Elektrode die Drain-Elektrode ist.
  4. Spannungsabwärtsumsetzer gemäß einem der vorherigen Ansprüche, der ferner einen fünften Transistorumsetzer zwischen dem zweiten und dem vierten Transistor und Masse aufweist und ansprechend auf ein Freigabesignal (EN) ist, um den ersten, zweiten, dritten und vierten Transistor in einen Betrieb freizugeben.
  5. Spannungsabwärtsumsetzer gemäß einem der vorherigen Ansprüche, bei dem die Hochzieh-Vorrichtung (30) ein Transistor des PMOS-Typs ist.
DE102004004881.9A 2003-02-05 2004-01-30 Spannungsabwärtsumsetzer für einen Niederspannungsbetrieb Expired - Fee Related DE102004004881B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/358,581 US6861872B2 (en) 2003-02-05 2003-02-05 Voltage down converter for low voltage operation
US10/358581 2003-02-05

Publications (2)

Publication Number Publication Date
DE102004004881A1 DE102004004881A1 (de) 2004-08-26
DE102004004881B4 true DE102004004881B4 (de) 2016-01-21

Family

ID=32771227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004004881.9A Expired - Fee Related DE102004004881B4 (de) 2003-02-05 2004-01-30 Spannungsabwärtsumsetzer für einen Niederspannungsbetrieb

Country Status (2)

Country Link
US (1) US6861872B2 (de)
DE (1) DE102004004881B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
JP2004133800A (ja) * 2002-10-11 2004-04-30 Renesas Technology Corp 半導体集積回路装置
JP4178248B2 (ja) * 2004-10-28 2008-11-12 富士通マイクロエレクトロニクス株式会社 半導体装置
KR100623614B1 (ko) 2004-10-29 2006-09-19 주식회사 하이닉스반도체 반도체 기억 소자에서의 내부전원 발생기
KR100696956B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
US6002275A (en) * 1998-02-02 1999-12-14 International Business Machines Corporation Single ended read write drive for memory

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
US6002275A (en) * 1998-02-02 1999-12-14 International Business Machines Corporation Single ended read write drive for memory

Also Published As

Publication number Publication date
US20040150423A1 (en) 2004-08-05
DE102004004881A1 (de) 2004-08-26
US6861872B2 (en) 2005-03-01

Similar Documents

Publication Publication Date Title
DE69118953T2 (de) Pufferschaltung
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens (&#34;burn-in&#34;) einer internen Schaltung
DE3710865C2 (de)
DE69604688T2 (de) Schnelle spannungserhöhungschaltung mit drei zuständen
DE69023806T2 (de) Integrierte Schaltung mit einem Signalpegelumsetzer.
DE102012100146A1 (de) Spannungsregler
DE4420041C2 (de) Konstantspannungs-Erzeugungsvorrichtung
DE602004004597T2 (de) Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
DE3627681A1 (de) Ausgangsschaltung
DE102005030547A1 (de) Speicherbauelement und Betriebsverfahren
DE69517287T2 (de) Pegelumsetzer
DE68911234T2 (de) Verbesserte Stromspiegelschaltung.
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE69111869T2 (de) Referenzspannungserzeugungsschaltung.
DE102004004881B4 (de) Spannungsabwärtsumsetzer für einen Niederspannungsbetrieb
DE19501535C2 (de) Interne Stromversorgungsschaltung
DE19681425B3 (de) Schaltung und Verfahren zum Regeln einer Spannung
DE69532071T2 (de) Aufwärtswandlerschaltung
DE69738366T2 (de) Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
DE3817115A1 (de) Kondensatorgekoppelte gegentakt-logikschaltung
DE112019003896T5 (de) LDO-Spannungsreglerschaltung mit zwei Eingängen
DE102005055415A1 (de) Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor
EP0635838A2 (de) Spannungserzeugungsschaltung
DE10259054B4 (de) Spannungsgeneratoranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee