DE602004004597T2

DE602004004597T2 - Spannungs-Abwärts-Wandler mit reduzierter Welligkeit

Info

Publication number: DE602004004597T2
Application number: DE602004004597T
Authority: DE
Inventors: Michelangelo 95100 PISASALE; Maurizio 20031 GAIBOTTI; Michele 90015 LA PLACA
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2007-11-15
Anticipated expiration: 2024-10-29
Also published as: DE602004004597D1; EP1667158B1; US20060164888A1; US7385377B2; EP1667158A1

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Elektronik. Genauer bezieht sich die vorliegende Erfindung auf einen Spannungsabwärtswandler. Die Erfindung bezieht sich auch auf eine nichtflüchtige Speichervorrichtung, die den Spannungsabwärtswandler aufweist. Außerdem bezieht sich die Erfindung ferner auf ein entsprechendes Spannungsabwärtswandlungsverfahren.
Heutzutage sind viele Halbleiterspeichervorrichtungen dafür ausgelegt, mit niedrigen Energieversorgungsspannungen (zum Beispiel hinunter bis zu 1,85V) zu arbeiten. Insbesondere im Hinblick auf eine nichtflüchtige Halbleiterspeichervorrichtung (wie z.B. ein E²PROM vom Flash-Typ) erlaubt die Verwendung einer relativ niedrigen Energieversorgungsspannung das Nutzen von Techniken, die auf sehr dünnen Gate-Oxid-Schichten, wie z.B. niedriger als 50 Å, basieren. Dementsprechend ist es möglich, Halbleiterspeichervorrichtungen zu implementieren, die kompakter sind und einen niedrigeren Energieverbrauch aufweisen.
Jedoch ist es in einer Anzahl von Anwendungen erforderlich, dass die Speichervorrichtungen (auch wenn sie dafür geeignet sind, mit sehr niedrigen Energieversorgungsspannungen zu arbeiten) bei höheren Energieversorgungsspannungen (zum Beispiel 3V oder mehr) arbeiten; zum Beispiel kann dies geschehen, wenn eine Speichervorrichtung einer neuen Generation in einem System, z.B. einer Leiterplatte, einer vorherigen Generation (die mit einer höheren Energieversorgungsspannung arbeitet) genutzt werden muss.
Um die Notwendigkeit zu vermeiden, alle existierenden elektronischen Systeme, in denen die Speichervorrichtungen verwendet werden können, vollständig umzukonstruieren (um ihre Energieversorgungsspannung zu reduzieren), werden Gegenmaßnahmen von den Speichervorrichtungsherstellern getroffen, um ihre Produkte in elektronischen Systemen, die mit einer höheren Energieversorgungsspannung arbeiten, direkt nutzbar zu machen (um eine Beschädigung der winzigen Strukturen der Speichervorrichtungen zu vermeiden).
Eine typische Lösung besteht darin, Gleichstrom-Gleichstrom-Spannungsab wärtswandler für das Senken der externen Energieversorgungsspannung auf einen geeigneten Wert zu verwenden. Vorzugsweise sind die Spannungsabwärtswandler in denselben Chip aus Halbleitermaterial eingebettet, in den die Speichervorrichtung integriert ist. In der Technik bekannte Spannungsabwärtswandler bestehen aus einem Spannungsregler, der mit einer Leitung zur Zuführung von interner Energie gekoppelt ist, die die abwärtsgewandelte Spannung über den Chip verteilt (um sie verschiedenen Schaltungen der Speichervorrichtung zuzuführen).
Eine Implementierung dieser bekannten Spannungsabwärtswandler basiert auf einem (zum Beispiel mit einem MOS-Transistor implementierten) Treiber, der in einer Konfiguration mit einer geschlossenen Schleife rückkopplungsgesteuert ist. Diese Struktur erlaubt das Aufrechterhalten der abwärtsgewandelten Spannung auf dem erwünschten Wert mit hoher Genauigkeit (dank einem kontinuierlichen Vergleich zwischen der abwärtsgewandelten Spannung und einer Bezugspannung).
Ein Problem einer solchen Lösung ist ihre Stabilität, die von den mit der Leitung zur Zuführung von interner Energie gekoppelten kapazitiven Lasten beeinträchtigt werden kann; tatsächlich können sich diese Lasten entsprechend den auf der Speichervorrichtung ausgeführten Operationen (als ein Ergebnis des Aktivierens/Deaktivierens verschiedener Schaltungen davon) dynamisch ändern.
Eine andere in der Technik bekannte Lösung entkoppelt den Rückkopplungsschaltungszweig des Spannungsreglers von der Leitung zur Zuführung von interner Energie; dieses Ergebnis wird durch das Hinzufügen einer unterschiedlichen Ausgangsstufe, die einen (von dem gleichen Signal, das verwendet wird, um den Treiber in dem Rückkoppelschaltungszweig zu steuern, gesteuerten) zusätzlichen Treiber aufweist. In diesem Fall wird die Operation des Rückkopplungsschaltungszweigs nicht von den mit der Leitung zur Zuführung von interner Energie gekoppelten Lasten beeinflusst.
Eine bestimmte Struktur des oben beschriebenen Spannungsabwärtswandlers ist in US-A-2004/052145 offenbart; in diesem Fall weist die Ausgangsspan nungsstufe eine Standby-Schaltung und eine aktive Schaltung auf, so dass der Spannungsabwärtswandler zwischen einem Standby-Modus (mit einer sehr niedrigen Stromleckage) und einem aktiven Modus (der den Maximalstrompegel liefert) geschaltet wird.
Jedoch erlaubt diese Lösung mit offener Schleife das Aufrechterhalten der abwärtsgewandelten Spannung auf dem erwünschten Wert nicht, wenn sich die Lasten (während des Betriebs der Speichervorrichtung) dynamisch ändern.
In jedem Fall kann jede der von einer Änderung der Lasten verursachten Übergangserscheinungen eine relativ lange Dauer (von wenigstens einigen Zehnfachen einer ns) haben. Diese Beschränkung kann mit dem Betrieb von modernen Speichervorrichtungen (die typischerweise Stromimpulse mit einer Länge in der Größenordnung von 50 ns erfordern) inkompatibel sein.
Ein zusätzliches Problem ergibt sich, wenn eine Welligkeit der abwärtsgewandelten Spannung innerhalb eines sehr niedrigen Bereichs aufrechterhalten werden muss. Eine typische Situation ist es zum Beispiel, wenn diese Spannung verwendet wird, um eine Kernschaltungsanordnung der Speichervorrichtung zu versorgen (was eine sehr hohe Genauigkeit ihrer Energieversorgungsspannung erfordert).
Gemäß der vorliegenden Erfindung wird die Idee eines schrittweisen Steuerns einer modularen Struktur der Ausgangsstufe vorgeschlagen.
Insbesondere schlägt ein Aspekt der Erfindung einen Spannungsabwärtswandler für das Liefern einer Ausgangsspannung vor, die niedriger ist als eine Energieversorgungsspannung des Wandlers. Der Wandler enthält eine Spannungsregulierungseinrichtung für das Erlangen einer Zwischenspannung (die der Ausgangsspannung entspricht) von der Energieversorgungsspannung; die Zwischenspannung wird durch das Steuern eines Elements mit variabler Leitfähigkeit mit einem Steuersignal, das sich aus einem Vergleich zwischen der Zwischenspannung und einer Bezugspannung ergibt, gesteuert. Eine Ausgangsstufe wird für das Erlangen der Ausgangsspannung von der Energieversorgungsspannung verwendet; zu diesem Zweck wird ein weiteres Element mit variabler Leitfähigkeit mit dem gleichen Steuersignal gesteuert. Das weitere Element mit variabler Leitfähigkeit hat eine modulare Struktur mit einem oder mehreren Sätzen von mehreren Grundmodulen. Der Wandler enthält ferner eine Einrichtung für das aufeinander folgende Aktivieren und/oder Deaktivieren der Module jedes Satzes gemäß einem Vergleich zwischen der Ausgangsspannung und der Zwischenspannung.
Der vorgeschlagene Wandler passt sich jeglicher dynamischen Änderung der entsprechenden Lasten selbst an.
Dieses Ergebnis wird mit einer sehr niedrigen Ansprechzeit erreicht, die in den meisten Anwendungen akzeptabel ist.
Gleichzeitig reduziert die entwickelte Lösung die Welligkeit der Ausgangsspannung stark und vermeidet dadurch jegliches Risiko für die versorgten Schaltungen (zum Beispiel wenn sie mit winzigen Strukturen implementiert sind).
Die verschiedenen im Folgenden beschriebenen Ausführungsformen der Erfindung schaffen zusätzliche Vorteile.
Zum Beispiel weist der Wandler auch eine Einrichtung für das Verriegeln eines gegenwärtigen Zustands von jedem Modul auf.
Dieses zusätzliche Merkmal ist nützlich, um das dauernde Aktivieren/Deaktivieren der Module zu verhindern, wenn der Wert der Ausgangsspannung um den erwünschten Wert schwingt.
Eine Art, die Lösung weiter zu verbessern, besteht darin, eine Einrichtung für das individuelle Aktivieren/Deaktivieren jedes Moduls zu schaffen.
Auf diese Weise ist es möglich, einige Module zur gleichzeitigen Aktivierung zu zwingen (wodurch die Ansprechzeit des Wandlers erhöht wird); zusätzlich oder alternativ ist es möglich, die Module zur gleichzeitigen Deaktivierung zu zwingen (wodurch jegliches Risiko in kritischen Zuständen des Wandlers verhindert wird).
In einer bevorzugten Ausführungsform der Erfindung wird eine Vergleichseinrichtung für das Identifizieren eines sehr niedrigen Werts, eines niedrigen Werts, eines hohen Werts und eines sehr hohen Werts der Ausgangsspannung (gemäß einem Vergleich zwischen der Ausgangsspannung und der Zwischenspannung mit positiven/negativen Randwerten) verwendet, wobei diese Werte dann für das entsprechende Steuern der Module verwendet werden.
Die vorgeschlagene Implementierung schafft eine sehr gute Regulierung der Ausgangsspannung.
Vorteilhafterweise sind die Module in einen Hauptsatz und einen oder mehrere zusätzliche Sätze unterteilt.
Diese Wahl ist ein guter Kompromiss zwischen den gegensätzlichen Anforderungen an Flexibilität und Einfachheit.
Eine Art, die Lösung weiter zu verbessern, besteht darin, den Hauptsatz mit einer höheren Anzahl von Modulen zu definieren.
Der Hauptsatz gruppiert dann die Module, die üblicherweise verwendet werden, um die Ausgangsspannung zu steuern.
Als eine weitere Verbesserung bestehen die zusätzlichen Sätze aus einem niedrigen Satz und einem hohen Satz (wobei die Module des hohen Satzes eine höhere Stromkapazität haben).
Auf diese Weise schafft der niedrige Satz eine Feinregulierung der Ausgangsspannung, während der hohe Satz dazu verwendet wird, Übergangsanforderungen von sehr hohen Strömen zu erfüllen.
Eine vorgeschlagener Algorithmus für das Steuern der Module beinhaltet das gleichzeitige Deaktivieren der Module aller Sätze als Antwort auf den sehr hohen Wert, das Verriegeln der Module des Hauptsatzes und das aufeinander folgende Aktivieren der Module des niedrigen Satzes als Antwort auf den hohen Wert, das aufeinander folgende Aktivieren der Module des niedrigen Satzes und des Hauptsatzes als Antwort auf den niedrigen Wert, und das aufeinander folgende Aktivieren der Module des hohen Satzes als Antwort auf den sehr niedrigen Wert.
Dieser Algorithmus wird speziell für das Reduzieren der Welligkeit optimiert.
Alternativ ist ein einzelner zusätzlicher Satz vorgesehen; in diesem Fall beinhaltet ein anderer Algorithmus das gleichzeitige Deaktivieren der Module aller Sätze als Antwort auf den hohen Wert, das Verriegeln der Module des Hauptsatzes und das gleichzeitige Aktivieren eines vordefinierten Teilsatzes von Modulen des zusätzlichen Satzes als Antwort auf den hohen Wert, das aufeinander folgende Aktivieren der Module des Hauptsatzes als Antwort auf den niedrigen Wert und das Aktivieren der Module des zusätzlichen Satzes als Antwort auf den sehr niedrigen Wert.
Der vorgeschlagene Algorithmus reduziert die Ansprechzeit des Wandlers (mit einer geringen Erhöhung der Welligkeit).
Vorzugsweise weist die Ausgangsstufe ein Hauptmodul auf, das immer in einem Betriebszustand des Wandlers aktiviert ist.
Dieses Hauptmodul bringt die Ausgangsspannung sofort dem erwünschten Wert nahe, der dann durch das Aktivieren/Deaktivieren der anderen Module reguliert wird.
In einer vorteilhaften Implementierung der Erfindung weist die Einrichtung für das Aktivieren und/oder Deaktivieren jedes Moduls einen Schalter, der aus einem Hochspannungstransistor gebildet ist, der zwischen einen Energieversorgungsanschluss des Wandlers und das (von einem allgemeinen Aktivierungssignal gesteuerte) Modul geschaltet ist, und einen Niedrigspannungstransistor, der zwischen das Modul und einen Ausgangsanschluss des (von einem individuellen Aktivierungssignal gesteuerten) Wandlers geschaltet ist, auf.
Der Niedrigspannungtransistor schafft eine sehr schnelle Schaltzeit (wobei der Hochspannungstransistor einfach als ein allgemeiner Schalter wirkt, der die Struktur funktionsbereit macht).
Ein weiterer Aspekt der vorliegenden Erfindung schafft eine nichtflüchtige Speichervorrichtung, die einen oder mehrere der oben beschriebenen Wandler aufweist.
Noch ein weiterer Aspekt der vorliegenden Erfindung schafft ein entsprechendes Spannungsabwärtswandlungsverfahren.
Die charakterisierenden Merkmale der vorliegenden Erfindung sind in den anhängenden Ansprüchen dargelegt. Die Erfindung selbst sowie auch weitere Merkmale und Vorteile davon werden jedoch am besten mit Bezug auf die folgende detaillierte Beschreibung verstanden, die nur mittels eines nicht einschränkenden Hinweises gegeben wird, um in Verbindung mit den begleitenden Zeichnungen gelesen zu werden. In denen zeigt:
1 schematisch eine Speichervorrichtung, in der die Lösung der Erfindung verwendet werden kann;
2 einen Spannungsabwärtswandler, der in der Speichervorrichtung enthalten ist;
3 einen Schalter des Spannungsabwärtswandlers;
4 eine Schaltung für das Treiben des Schalters;
5 eine vorgeschlagene Implementierung dieser Schaltung;
6 schematisch eine logische Unterteilung von in dem Wandler enthaltenen mehreren Spannungstreibern für das Implementieren eines Steueralgorithmus gemäß einer Ausführungsform der vorliegenden Erfindung; und
7 schematisch eine andere logische Unterteilung der Spannungstreiber für das Implementieren eines Steueralgorithmus gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
Mit Bezug auf die Zeichnungen und insbesondere auf 1 ist eine in einen Chip 105 aus Halbleitermaterial integrierte nichtflüchtige Speichervorrichtung 100 schematisch dargestellt. Die Speichervorrichtung 100 weist zum Beispiel einen E²PROM 110 vom Flash-Typ (der in der 0,13-μm-Technik implementiert ist und mit einer relativ niedrigen Spannung, wie z.B. 1,85V, arbeitet) auf; ins besondere weist der Flash-Speicher 110 eine Matrix von Speicherzellen auf, die typischerweise aus Floating-Gate-MOS-Transistoren bestehen; der Flash-Speicher 110 weist auch mehrfache Decoder (die verwendet werden, um erwünschte Speicherzellen der Matrix als Antwort auf eine von außen erhaltene entsprechende Adresse zu wählen) und eine Schreib/Lese-Einheit (die für das Schreiben/Lesen des Inhalts der gewählten Speicherzellen verwendet wird) auf; wobei die Schreib/Lese-Einheit alle Komponenten aufweist, die notwendig sind, um Lese- und Schreiboperationen an den gewählten Speicherzellen auszuführen, (wie z.B. Programmladen, Leseverstärker, Ladungspumpen, Pulsgeneratoren und Ähnliches).
Die Speichervorrichtung 100 weist ferner einen Gleichstrom-Gleichstrom-Spannungsabwärtswandler (VDC) 125 auf, der mit einem Energieversorgungsanschluss 130 und mit einem Bezugs(oder Masse)-Anschluss 135 gekoppelt ist; wenn die Speichervorrichtung 100 in Gebrauch ist (zum Beispiel auf eine in der Figur gezeigte Leiterplatte montiert ist), sind der Energieversorgungsanschluss 130 und der Masseanschluss 135 mit einer externen Energieversorgungsleitung Vdd bzw. mit einer externen Masseleitung GND verbunden. Die Energieversorgungsleitung Vdd liefert eine Energieversorgungsspannung Vdd (zum Beispiel +3V bezüglich einer Bezugsspannung oder der Masse, die von der Masseleitung GND geliefert wird). Der VDC 125 wandelt die Energieversorgungsspannung Vdd in eine abwärtsgewandelte Spannung Vo mit einem niedrigeren Wert (wie z.B. 1,85V) um, die für das Versorgen des Flash-Speichers 110 verwendet wird.
Jetzt mit Bezug auf 2 weist der VDC 125 einen Spannungsregler 205 auf, der mit dem Energieversorgungsanschluss (und folglich mit der Energieversorgungsleitung Vdd) für das Erlangen der Energieversorgungsspannung Vdd gekoppelt ist; ebenso ist der Spannungsregler 205 für das Empfangen der Massespannung auch mit dem Masseanschluss (und folglich mit der Masseleitung GND) gekoppelt. Der Spannungsregler 205 weist einen Operationsverstärker 210 auf, der zwischen der Massespannung und einer Hochspannung, die den Wert der Energieversorgungsspannung Vdd oder einer Bootstrap-Spannung annimmt, beaufschlagt wird, auf. Im Detail ist der Operationsverstärker 210 mit einer Schaltung 212 gekoppelt, die die Energieversor gungsspannung Vdd oder die Bootstrap-Spannung (die von der Energieversorgungsspannung Vdd erlangt wird, wenn sie niedriger ist als ein vorgeschriebener Wert, wie z.B. 2,4V) liefert. Der Operationsverstärker 210 empfängt eine (von einem in dem Flash-Speicher enthaltenen Bezugspannungsgenerator 215 gelieferte) Bezugspannung Vbg an einem nicht-invertierenden Eingangsanschluss "+" davon. Vorzugsweise weist der Bezugspannungsgenerator 215 eine Bandlückenschaltung auf, die dazu fähig ist, eine (Bandrücken)-Bezugsspannung Vbg zu liefern, die sehr stabil ist, insbesondere gegen Betriebstemperaturschwankungen.
Ein n-MOS-Transistor Tr hat einen Gate-Anschluss, der mit einem Ausgangsanschluss des Operationsverstärkers 210 verbunden ist; der Ausgangsanschluss des Operationsverstärkers 210 liefert eine Gate-Treiberspannung Vg an den Gate-Anschluss des Transistors Tr, dessen Drain-Anschluss mit der Energieversorgungsleitung Vdd gekoppelt ist. Der Spannungsregler 205 weist einen Schaltungszweig für Gegenkopplung 216 zwischen dem Ausgangsanschluss und einem invertierenden Eingangsanschluss "-" des Operationsverstärkers 210 auf. Der Schaltungszweig für Gegenkopplung 216 weist einen ersten Bipol Z1 und einen zweiten Bipol Z2 auf (die zum Beispiel beide aus einem entsprechenden Widerstand mit einem geeigneten elektrischen Widerstandswert bestehen). Im Detail hat der erste Bipol Z1 einen ersten Anschluss, der mit einem Source-Anschluss des Transistors Tr verbunden ist, und einen zweiten Anschluss, der mit dem invertierenden Eingangsanschluss "-" des Operationsverstärkers 210 verbunden ist; der zweite Bipol Z2 hat einen ersten Anschluss, der auch mit dem invertierenden Eingangsanschluss "-" des Operationsverstärkers 210 verbunden ist, und einen zweiten Anschluss, der mit der Masseleitung GND verbunden ist. Im Betrieb ist der Spannungsregler 205 dafür ausgelegt, zu veranlassen, dass der Source-Anschluss des Transistors Tr eine vordefinierte, regulierte Spannung Vr erreicht.
Der VDC 125 weist ferner einen Standby-Spannungstreiber 220 auf, der eine Betriebsspannung Vo aufweist, die Idealerweise die gleiche ist wie die regulierte Spannung Vr. Insbesondere weist der Standby-Spannungstreiber 220 einen n-MOS-Transistor Tsb und einen Kondensator C auf. Der Transistor Tsb hat einen Gate-Anschluss, der mit dem Ausgangsanschluss des Operationsverstär kers 210 verbunden ist, um von derselben Gate-Spannung Vg wie der Transistor Tr getrieben zu werden. Der Drain-Anschluss des Transistors Tsb ist mit der Energieversorgungsleitung Vdd gekoppelt, während der Source-Anschluss mit einem ersten Anschluss des Kondensators C verbunden ist; ein zweiter Anschluss des Kondensators C ist mit der Masseleitung GND verbunden. Im Betrieb soll der erste Anschluss des Kondensators C die abwärtsgewandelte Spannung Vo erreichen.
Die abwärtsgewandelte Spannung Vo wird verschiedenen Schaltungen des Flash-Speichers mittels einer (mit dem gleichen Bezugszeichen Vo bezeichneten) Leitung zur Zuführung von abwärtsgewandelter Spannung zugeführt, die dementsprechend mit elektrischen Lasten gekoppelt ist, die abhängig von den auf dem Flash-Speicher auszuführenden Operationen variieren. Der Kondensator C hält die abwärtsgewandelte Spannung Vo stabil, wenn Stromimpulse von den Lasten gefordert werden; mit anderen Worten liefert der Kondensator C den erforderlichen Strom sofort, während die entsprechende von dem Kondensator C verlorene elektrische Ladung von dem Transistor Tsb sofort wiederhergestellt wird. Zu diesem Zweck hat der Kondensator C typischerweise eine relativ hohe Kapazität (zum Beispiel von einigen nF, wie z.B. 2 nF).
Ferner weist der VDC 125 N zusätzliche Spannungstreiber 225₁ -225_N (zum Beispiel N = 60) auf, die parallel zu dem Transistor Tsb zwischen die Energieversorgungsleitung Vdd und die Leitung zur Zuführung von abwärtsgewandelter Energie Vo geschaltet sind. Jeder generische zusätzliche Spannungstreiber 225_i (wobei i ein Index gleich 1,..., N ist), weist einen n-MOS-Transistor T₁ mit einem mit dem Ausgangsanschluss des Operationsverstärkers 210 gekoppelten Gate-Anschluss (um von der gleichen Gate-Spannung Vg wie die Transistoren Tr und Tsb getrieben zu werden) und einem mit der Leitung zur Zuführung von abwärtsgewandelter Energie Vo verbundenen Source-Anschluss auf.
Jeder zusätzliche Spannungstreiber 225_i , weist auch einen Schalter SW_i für das selektive Entkoppeln des Transistors T_i von der Energieversorgungsleitung Vdd auf. In dem betreffenden Beispiel hat der Schalter SW_i einen mit dem Drain-Anschluss des Transistors T_i verbundenen ersten Anschluss und einen mit der Energieversorgungsleitung Vdd gekoppelten zweiten Anschluss.
Der VDC 125 weist ferner eine Steuereinheit 230 auf, die die abwärtsgewandelte Spannung Vo und die regulierte Spannung Vr empfängt und die Aktivierungssignale EN_i-EN_N für das selektive Aktivieren (d.h. Schließen) der entsprechenden Schalter SW₁-SW_N gemäß dem Ergebnis eines Vergleichs zwischen der abwärtsgewandelten Spannung Vo und der regulierten Spannung Vr liefert; während eines Standby-Zustands des Flash-Speichers sind alle Schalter SW₁ und SW_N vorzugsweise deaktiviert (d.h. offen). Die Aktivierungssignale EN₁-EN_N sind unterstrichen, um anzuzeigen, dass sie bei einem niedrigen Logikwert '0' geltend gemacht werden (der zum Beispiel der Massespannung entspricht) und dass sie bei einem hohen Logikwert '1' nicht geltend gemacht werden (der zum Beispiel der abwärtsgewandelten Spannung Vo entspricht). Wie im Folgenden im Detail beschrieben, werden die Schalter SW₁-SW_N von den Aktivierungssignalen EN_i-EN_N gesteuert, um die erwünschte abwärtsgewandelte Spannung Vo zu liefern, sogar wenn der Flash-Speicher arbeitet (und dann variieren die mit der Leitung zur Zuführung von abwärtsgewandelter Energie Vo gekoppelten Lasten je nach den auszuführenden Operationen).
Der Spannungsregler 205 erlaubt das Erlangen der erwünschten regulierten Spannung Vr dank der Gegenkopplung, die den von dem Transistor Tr gesenkten Strom (von der Energieversorgungsleitung Vdd) gemäß dem Unterschied zwischen der Bandlückenbezugspannung Vbg und einer Spannung V- an dem invertierten Eingangsanschluss "-" des Operationsverstärkers 210 variiert. Im Detail nimmt, wenn die Spannung V- niedriger ist als die Bandlückenbezugspannung Vbg, die Gate-Spannung Vg zu, was wiederum zu einer Zunahme des von dem Transistor Tr gesenkten Stroms führt; demzufolge nimmt ein Strom, der durch die zwei Bipole Z1 und Z2 fließt, zu, was zu einer Zunahme der Spannung Vr (und dann der Spannung V-) führt. Ähnliche Überlegungen gelten, wenn die Spannung V- höher ist als die Bandlückenbezugspannung Vbg. Mit anderen Worten reguliert die Gegenkopplung die Spannung Vr gemäß dem Ausgleich der Spannungen an den zwei Eingangsanschlüssen des Operationsverstärkers 210. Durch das richtige Dimensionieren des Transistors Tr und der zwei Bipole Z1 und Z2 kann die regulierte Spannung Vr an dem Source-Anschluss des Transistors Tr jeglichen erwünschten Wert annehmen, der niedriger ist als die Energieversorgungsspannung Vdd (zum Beispiel 1,85V).
Die an dem Ausgangsanschluss des Operationsverstärkers 210 erreichte Gate-Spannung Vg spannt die Gate-Anschlüsse der Transistoren Tsb und der Transistoren T₁-T_N auf die gleiche Weise vor. Jedoch wird die Anzahl von zusätzlichen Spannungstreibern 225₁ -225_N , die aktiviert werden, um einen Strom von der Energieversorgungsleitung Vdd zu senken, von der Steuereinheit 230 gesteuert, die während des Betriebs des Flash-Speichers die regulierte Spannung Vr dynamisch mit der abwärtsgewandelten Spannung Vo vergleicht.
Im Detail bewirkt jegliche Änderung in dem Strom, der von den Lasten gefordert wird, die mit der Leitung zur Zuführung von abwärtsgewandelter Energie Vo gekoppelt sind, zwangsläufig eine entsprechende Änderung in der abwärtsgewandelten Spannung Vo. Der VDC 125 reagiert auf eine solche Veränderung, so dass der Bedarf an einem höheren oder niedrigeren Strom durch das Aktivieren oder das Deaktivieren einer Anzahl von Schaltern SW₁-SW_N kompensiert wird, die von dem Vergleich zwischen dem momentanen Wert der abwärtsgewandelten Spannung Vo und dem Wert der regulierten Spannung Vr abhängt. Mit anderen Worten führt diese 0peration eine Art von Modulation der Breite W eines hypothetischen einzelnen Transistors aus, der als von der parallelen Verbindung der Transistoren Tsb und T₁-T_N gebildet betrachtet werden kann. Die Modulation der Breite W ändert die Transkonduktanz der Transistoren Tsb, T₁-T_N als ein Ganzes betrachtet, wodurch der von ihnen von der Energieversorgungsleitung Vdd abgeführte Strom zunimmt oder abnimmt. Insbesondere aktiviert, wenn die abwärtsgewandelte Spannung Vo niedriger ist als die regulierte Spannung Vr, die Steuereinheit 230 eine größere Anzahl von Schaltern SW₁-SW_N umgekehrt deaktiviert, wenn die abwärtsgewandelte Spannung Vo höher ist als die regulierte Spannung Vr, die Steuereinheit 230 eine erforderliche Anzahl von Schaltern SW₁-SW_N.
Jetzt ist mit Bezug auf 3 ein generischer Schalter SW_i gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Der Schalter SW_i weist einen Hochspannungs-P-MOS-Transistor HV_i auf, der als ein allgemeines Schaltelement wirkt. Der Source-Anschluss des Hochspannungstransistors HV_i ist mit der Energieversorgungsleitung Vdd verbunden und sein Drain-Anschluss ist mit dem Drain-Anschluss des Transistors T_i verbunden.
Der VDC weist ferner einen Spannungsanheber 305 für das Erhöhen des Spannungspegels eines Standby-Aktivierungssignals SB auf, das von der Steuereinheit (bei der abwärtsgewandelten Spannung Vo) nicht geltend gemacht wird, wenn der Flash-Speicher im Standby-Zustand ist. Insbesondere liefert der Spannungsanheber 305 (beaufschlagt von der Energieversorgungsspannung Vdd) ein angehobenes Aktivierungssignal HSB (das dem Standby-Aktivierungssignal SB entspricht), das den Wert der Energieversorgungsspannung Vdd annimmt, wenn es nicht geltend gemacht wird; das angehobene Aktivierungssignal HSB wird dann dem Gate-Anschluss des Hochspannungstransistors HV, zugeführt; dieses Signal wird für das Aktivieren oder Deaktivieren der Hochspannungstransistoren HV₁-HV_N aller zusätzlichen Spannungstreiber 225₁ -225_N gleichzeitig genutzt.
Der Schalter SW_i weist auch einen Niedrigspannungs-P-MOS-Transistor LV_i auf, der als ein Schnellschaltelement wirkt. Der Source-Anschluss des Niedrigspannungstransistors LV_i ist mit dem Source-Anschluss des Transistors T_i verbunden und sein Drain-Anschluss ist mit der Leitung zur Zuführung abwärtsgewandelter Energie Vo verbunden. Der Gate-Anschluss des Niedrigspannungstransistors LV_i empfängt das entsprechende Aktivierungssignal EN_i.
Im Standby-Zustand des Flash-Speichers wird das Standby-Aktivierungssignal SB nicht geltend gemacht und wird dann das angehobene Aktivierungssignal HSB auch nicht geltend gemacht (d.h. bei der Energieversorgungsspannung Vdd). Dementsprechend wird der Hochspannungstransistor HV, ausgeschaltet gehalten (da sein Source- und sein Gate-Anschluss die gleiche Spannung haben). Auf diese Weise kann kein Strom von der Energieversorgungsleitung Vdd abgeführt werden.
Wenn der Flash-Speicher aus dem Standby-Zustand in einen Betriebszustand übergeht, wird das Standby-Aktivierungssignal SB geltend gemacht und wird dann das angehobene Aktivierungssignal HSB (zu der Massespannung) auch geltend gemacht. Dementsprechend schaltet sich der Hochspannungstransistor HV_i ein, um das Abführen des erwünschten Stroms von der Energieversorgungsleitung Vdd zu aktivieren, wenn der Transistor T_i und der Niedrigspan nungstransistor LV_i eingeschaltet werden. Insesondere schaltet sich, wenn das Aktivierungssignal EN_i (bei der Massespannung) geltend gemacht wird, der Niedrigspannungstransistor LV_i auch ein und wird der Transistor T_i aktiviert, um den von der (an seinen Gate-Anschluss angelegten) Gate-Spannung Vg definierten Strom abzuführen. Umgekehrt bleibt, wenn das Aktivierungssignal EN_i (bei der abwärtsgewandelten Spannung Vo) nicht geltend gemacht wird, der Niedrigspannungstransistor LV_i ausgeschaltet und wird der zusätzliche Spannungstreiber 225_i deaktiviert gehalten.
Infolgedessen implementiert der Niedrigspannungstransistor die erwünschte Modulation der Transkonduktanz der zusätzlichen Spannungstreiber in einer relativ kurzen Zeit. Der Hochspannungstransistor, der typischerweise eine Schaltzeit hat, die länger ist als die der Niedrigspannungstransistoren, wird nur als ein allgemeiner Schalter genutzt, wenn der Flash-Speicher in den Betriebszustand eintritt. Es wurde beobachtet, dass der Hochspannungstransistor zwischen dem Transistor des zusätzlichen Spannungstreibers und der Energieversorgungsleitung Vdd auch die Anwesenheit von Restströmen verhindert und dann einen Energieverbrauch im Standby-Zustand reduziert. Die vorgeschlagene Struktur erlaubt das Standhalten gegenüber der hohen Energieversorgungsspannung Vdd (mittels des Hochspannungstransistors), aber schafft (dank dem Niedrigspannungstransistor) gleichzeitig eine kurze Schaltzeit.
Jetzt mit Bezug auf 4 weist die oben beschriebene Steuereinheit eine (mit 400 bezeichnete) eigene Schaltung für jeden Schalter des entsprechenden zusätzlichen Spannungstreibers auf (der Einfachheit halber werden im Folgenden die verschiedenen Elemente unter Auslassung der entsprechenden Indizes bezeichnet). Zusätzlich hat die Steuereinheit einen zentralen Komparator 405, der die regulierte Spannung Vr und die abwärtsgewandelte Spannung Vo empfängt; der Komparator 405 (der zum Beispiel mit einer Struktur mit einer einzigen Eingangsstufe und drei verschiedenen Ausgangsstufen implementiert ist) liefert mehrere Vergleichssignale H, M und L.
Im Detail wird das Vergleichssignal M geltend gemacht, wenn die abwärtsgewandelte Spannung Vo höher ist als die regulierte Spannung Vr (und sie anderweitig nicht geltend gemacht wird). Die Vergleichssignale L und H werden durch das Vergleichen der abwärtsgewandelten Spannung Vo mit der regulierten Spannung Vr, die um eine vordefinierte Offsetspannung (zum Beispiel 25 mV) geeignet gesenkt bzw. erhöht wird, erlangt; besonders wird das Vergleichssignal L geltend gemacht, wenn die abwärtsgewandelte Spannung Vo höher ist als die regulierte Spannung Vr minus die Offsetspannung, während das Vergleichssignal H geltend gemacht wird, wenn die abwärtsgewandelte Spannung Vo höher ist als die regulierte Spannung Vr plus die Offsetspannung. Deshalb ist es im Hinblick auf einen Vektor <HML>, der die Logikwerte der Vergleichssignale H, M und L annimmt, möglich, vier Bereiche für die abwärtsgewandelte Spannung Vo zu definieren, wie (unter der Annahme, dass die regulierte Spannung Vr gleich 1,850V ist) in der folgenden Tabelle 1 aufgezeigt.
Die Wahl drei verschiedener Vergleichssignale H, M und L (mit der Möglichkeit des Unterscheidens von vier Bereichen der abwärtsgewandelten Spannung Vo) ist ein guter Kompromiss zwischen den gegensätzlichen Anforderungen von Feinregulierung (mit dem Erfordernis einer hohen Anzahl von Vergleichssignalen) und einem niedrigen Energieverbrauch (mit dem Erfordernis einer niedrigen Anzahl von Komparatoren und dann von entsprechenden Signalen).
Diese Vergleichssignale H, M und L werden von dem zentralen Komparator 405 an eine Zustandsmaschine 410 geliefert; die Zustandsmaschine 410 gibt eine Reihe von Steuersignalen CTRL, PREV, NEXT, FROZEN, FORCE und RESET aus, die gemäß einem vordefinierten Algorithmus als Antwort auf die Vergleichssignale H, M und L erzeugt werden (wie im Detail im Folgenden beschrieben wird).
Diese Steuersignale werden an kombinatorische Schaltungen 412 (für jeden Schalter) weitergeleitet, das dementsprechend das entsprechende Aktivierungssignal EN erzeugen. Genauer empfängt ein AND-Gate 415 das Steuersignal CTRL an einem ersten Eingangsanschluss und das Steuersignal PREV an einem zweiten Eingangsanschluss. Das Steuersignal CTRL wird geltend gemacht, wenn der entsprechende Schalter aktiviert werden muss. Das Steuersignal PREV ist stattdessen für den Zustand eines benachbarten Schalters bezeichnend; genauer wird bei Betrachtung der zusätzlichen Spannungstreiber in einer Reihe dieses Signal geltend gemacht, wenn der vorherige Schalter in der Reihe aktiviert ist. Die kombinatorischen Schaltungen 412 weisen auch ein NOR-Gate 420 mit einem ersten Eingangsanschluss, der mit einem Ausgangsanschluss des AND-Gates 415 verbunden ist, und einem zweiten Eingangsanschluss, der das Steuersignal empfängt, auf. Das Steuersignal NEXT ist für den Zustand eines anderen benachbarten Schalters bezeichnend; genauer wird dieses Signal geltend gemacht, wenn der nächste Schalter in der Reihe aktiviert wird.
Ein NOT-Gate 425 hat einen Eingangsanschluss, der mit einem Ausgangsanschluss des NOR-Gates 420 verbunden ist. Das NOT-Gate 425 wird von dem Steuersignal FROZEN gesteuert (um aktiviert zu werden, wenn das Steuersignal FROZEN nicht geltend gemacht wird); das Steuersignal FROZEN wird geltend gemacht, wenn der Zustand des entsprechenden Schalters verriegelt sein muss. Zusätzlich beinhalten die kombinatorischen Schaltungen 412 zwei weitere NOT-Gates 430 und 435, die in einer Schleife verbunden sind. Im Detail ist ein Eingangsanschluss des NOT-Gates 430 mit einem Ausgangsanschluss des NOT-Gates 435 (zusammen mit einem Ausgangsanschluss des NOT-Gates 425) verbunden, während ein Ausgangsanschluss des NOT-Gates 430 mit einem Eingangsanschluss des NOT-Gates 435 verbunden ist. Das NOT-Gate 435 wird von dem Signal FROZEN gesteuert (um aktiviert zu werden, wenn das Steuersignal FROZEN geltend gemacht wird). Man beachte, dass, wenn das Steuersignal FROZEN geltend gemacht wird, die NOT-Gates 430 und 435 als ein Zwischenspeicher für das vorübergehende Speichern (Verriegeln) eines von dem Ausgangsanschluss des NOT-Gates 430 genommenen momentanen Logikwerts agieren.
Ferner weisen die kombinatorischen Schaltungen 412 ein HAND-Gate 440 mit einem ersten Eingangsanschluss, der mit dem Ausgangsanschluss des Not-Gates 430 verbunden ist, und einem zweiten Eingangsanschluss, der das Steuersignal FORCE empfängt, auf; das Steuersignal FORCE wird geltend gemacht, wenn der entsprechende Schalter sofort in den aktivierten Status gezwungen werden muss. Ebenso hat ein weiteres NAND-Gate 445 einen ersten Eingangsanschluss, der mit einem Ausgangsanschluss des NAND-Gates 440 verbunden ist, und einen zweiten Eingangsanschluss, der das Steuersignal RESET empfängt; das Steuersignal RESET wird geltend gemacht, wenn der entsprechende Schalter sofort in den deaktivierten Status gezwungen werden muss.
Ein Ausgangsanschluss des NAND-Gates 440 ist mit einem Eingangsanschluss eines Puffers 450 verbunden, um das (gepufferte) Aktivierungssignal EN für den jeweiligen Schalter zu liefern. Die Steuersignale PREV und NEXT entsprechen den Aktivierungssignalen EN des vorherigen Schalters bzw. des nächsten Schalters. Man beachte, dass die Steuersignale PREV und NEXT entsprechend der relevanten Aktivierungssignale EN (und nicht dem Zustand der entsprechenden Schalter) geltend gemacht/nicht geltend gemacht werden; jedoch ist die Zeit, die für das Ein- oder Ausschalten der Schalter erforderlich ist, so kurz, dass sie mit einem akzeptablen Genauigkeitsgrad als den momentanen Zustand der Schalter bezeichnend betrachtet werden kann.
Um den Betrieb der kombinatorischen Schaltungen 412 zu erklären, wird davon ausgegangen, dass die Steuersignale FROZEN, FORCE und RESET alle nicht geltend gemacht werden. Dies bedeutet, dass das NOT-Gate 425 aktiviert ist und die Schleife der NOT-Gates 430 und 435 deaktiviert ist; deshalb ist der Logikwert an dem Ausgangsanschluss des NOT-Gates 430 gleich dem Logikwert an dem Ausgangsanschluss des NOR-Gates 420 (so dass die NOT-Gates 425-435 undurchlässig für den Betrieb der kombinatorischen Schaltungen 412 sind). Da der zweite Eingangsanschluss des NAND-Gates 440 (durch das Steuersignal FORCE) auf dem hohen Logikwert '1' gehalten wird, ist der Logikwert an dem Ausgangsanschluss davon gleich der Negation des Logikwerts an dem Ausgangsanschluss des NOR-Gates 430. Ebenso ist, da der zweite Eingangsanschluss des NAND-Gates 445 (durch das Steuersignal RESET) auf dem hohen Logikwert '1' gehalten wird, der Logikwert an dem Ausgangsanschluss davon und dann der Logikwert des Aktivierungssignals EN auch gleich der Negation des Logikwerts an dem Ausgangsanschluss des NOR-Gates 440. Deshalb wird das Aktivierungssignal EN in diesem Zustand immer gleich dem Logikwert an dem Ausgangsanschluss des Logik-Gates 420 sein.
Es wird jetzt davon ausgegangen, dass das Steuersignal CTRL bei dem hohen Logikwert '1' ist. Wenn das Steuersignal PREV auch bei dem hohen Logikwert '1' ist, dann ist der Ausgangsanschluss des AND-Gates 415 auch bei dem hohen Logikwert '1'. Deshalb ist der Ausgangsanschluss des NOR-Gates 420 bei dem niedrigen Logikwert '0' (unabhängig von dem Wert des Steuersignals NEXT); folglich wird das Aktivierungssignal EN (d.h. bei dem niedrigen Logikwert '0') geltend gemacht. Umgekehrt ist dann, wenn das Steuersignal PREV bei dem niedrigen Logikwert '0' ist, der Ausgangsanschluss des AND-Gates 415 auch bei dem niedrigen Logikwert'0'. Deshalb ist der Ausgangsanschluss des NOR-Gates 420 bei dem niedrigen Logikwert '0' (Aktivierungssignal EN geltend gemacht) oder bei dem hohen Logikwert '1' (Aktivierungssignal EN nicht geltend gemacht), wenn das Steuersignal NEXT bei dem niedrigen Logikwert'1' bzw. bei dem hohen Logikwert'0' ist.
Es wird jetzt davon ausgegangen, dass das Steuersignal CTRL bei dem niedrigen Logikwert '0' ist; in diesem Fall ist der Ausgangsanschluss des AND-Gates 415 bei dem niedrigen Logikwert '0' (unabhängig von dem Logikwert, der von dem Steuersignal PREV angenommen wird). Deshalb ist, wenn das Steuersignal NEXT bei dem hohen Logikwert '1' ist, dann der Ausgangsanschluss des NOR-Gates 420 bei dem niedrigen Logikwert '0' (Aktivierungssignal EN geltend gemacht). Umgekehrt ist, wenn das Steuersignal NEXT bei dem niedrigen Logikwert '0' ist, der Ausgangsanschluss des NOR-Gates 420 bei dem hohen Logikwert'1' (Aktivierungssignal EN nicht geltend gemacht).
Zusammenfassend wird, wenn das Steuersignal CTRL bei dem hohen Logikwert '1' ist, das Aktivierungssignal EN geltend gemacht, um den entsprechenden Schalter zu aktivieren, es sei denn, der vorhergehende Schalter ist deaktiviert, (in diesem Fall bleibt der betreffende Schalter auch deaktiviert). Andererseits wird, wenn das Steuersignal CTRL bei dem niedrigen Logikwert '0' ist, das Aktivierungssignal EN nicht geltend gemacht, um den jeweiligen Schalter zu deaktivieren, es sei denn, der nächste Schalter ist aktiviert (in diesem Fall bleibt der betreffende Schalter auch aktiviert). Deshalb werden die Schalter (wie bei Dominosteinen) nacheinander aktiviert, d.h. ein Schalter wird nur aktiviert, wenn der vorherige Schalter schon aktiviert wurde; ebenso werden die Schalter nacheinander deaktiviert, d.h. ein Schalter wird nur deaktiviert, wenn der nächste Schalter schon deaktiviert wurde.
Um das Starten der Sequenz des Aktivierens/Deaktivierens zu erlauben, müssen das Steuersignal PREV des ersten Schalters und das Steuersignal NEXT des letzten Schalters immer auf dem hohen Logikwert '1' aufrechterhalten werden. Auf diese Weise wird das Aktivierungssignal EN für den ersten Schalter sofort geltend gemacht, wenn das entsprechende Steuersignal CTRL den hohen Logikwert '1' annimmt; ebenso wird das Aktivierungssignal EN für den letzten Schalter sofort nicht geltend gemacht, wenn das entsprechende Steuersignal CTRL den niedrigen Logikwert'0' annimmt.
Durch das aufeinander folgende Aktivieren/Deaktivieren der Schalter während des Betriebs des Flash-Speichers wird jegliche Welligkeit der abwärtsgewandelten Spannung Vo stark reduziert (oder sogar gänzlich vermieden), um nicht zum Beispiel winzige Strukturen des Flash-Speichers zu beschädigen. Man beachte, dass die Schalter in einer sehr kurzen Zeit (zum Beispiel etwa 0,3 ns) einschalten, so dass ihr aufeinander folgendes Aktivieren/Deaktivieren mit der von dem Flash-Speicher benötigten Ansprechzeit kompatibel ist.
Es wird jetzt davon ausgegangen, dass das Steuersignal FROZEN geltend gemacht wird (während die Steuersignale FORCE und RESET nicht geltend gemacht bleiben). Dies bedeutet, dass die Schleife der NOT-Gates 430 und 435 aktiviert wird und dass der Logikwert an dem Ausgangsanschluss des NOT-Gates 430 verriegelt wird. Außerdem wird das NOT-Gate 425 deaktiviert und dann ändert jegliche Änderung der Steuersignale CTRL, PREV und NEXT den verriegelten Logikwert nicht. In diesem Fall wird der Zustand des betreffenden Schalters verriegelt, d.h. der Schalter wird unabhängig von dem von dem Steuersignal CTRL angenommenen Logikwert in seinem momentanen Zustand gehalten.
Andererseits ist, wenn das Steuersignal FORCE geltend gemacht wird (und das Steuersignal RESET nicht geltend gemacht wird), der zweite Eingangsanschluss des NAND-Gates 440 bei dem niedrigen Logikwert '0'; deshalb ist der Ausgangsanschluss des NAND-Gates 440 bei dem hohen Logikwert '1' und ist dann der Ausgangsanschluss des NOR-Gates 445 bei dem niedrigen Logikwert '0' (unabhängig von den Steuersignalen CTRL, PREV, NEXT und FROZEN). Auf diese Weise wird das Aktivierungssignal EN geltend gemacht, um den Schalter zum sofortigen Einschalten zu zwingen.
Umgekehrt ist, wenn das Steuersignal RESET geltend gemacht wird, der zweite Eingangsanschluss des NAND-Gates 445 bei dem niedrigen Logikwert '0'; deshalb ist der Ausgangsanschluss des NAND-Gates 445 bei dem hohen Logikwert'1' (unabhängig von den Steuersignalen CTRL, PREV, NEXT, FROZEN und FORCE). Auf diese Weise wird das Aktivierungssignal EN nicht geltend gemacht, um den Schalter zum sofortigen Ausschalten zu zwingen.
Die Steuersignale FORCE und RESET werden vorteilhafterweise verwendet, um mehrere Schalter gleichzeitig zu aktivieren bzw. zu deaktivieren, um schnell auf ein schnelles Zunehmen bzw. Abnehmen der abwärtsgewandelten Spannung Vo zu reagieren. Außerdem kann, wenn die abwärtsgewandelte Spannung Vo über dem erwünschten Wert ist, der Zustand der Schalter in dem momentanen Zustand verriegelt werden (um die Welligkeit der abwärtsgewandelten Spannung Vo weiter zu reduzieren).
5 stellt eine beispielhafte Implementierung der kombinatorischen Schaltung 412 dar. Die kombinatorische Schaltung 412 ist in der 13-μm-Technik realisiert und ihre Architektur ist für das Platzsparen in dem entsprechenden Chip optimiert. In der Figur entspricht das Signal CN einem gepufferten Steuersignal FROZEN und entspricht das Signal CN einer Negation des Signals CN.
Die oben beschriebene Struktur kann verwendet werden, um verschiedene Algorithmen für das Steuern der zusätzlichen Spannungstreiber durchzuführen. Zum Beispiel können, wie in 6 gezeigt (die gemeinsam mit 4 zu be trachten ist), die zusätzlichen Spannungstreiber 225₁ -225_N in drei Sätze MM, ML und MH unterteilt werden. Der Satz MM weist Nm zusätzliche Spannungstreiber 225_i auf, der Satz ML weist NI zusätzliche Spannungstreiber 225_i auf und der Satz MH weist Nh zusätzliche Spannungstreiber 225_i auf. Die Zahl Nm ist größer als die Zahl NI und Nh (zum Beispiel mit Nm = 40 und NI = Nh = 10). Außerdem haben die Transistoren der zusätzlichen Spannungstreiber 225_i der Sätze MM und ML eine niedrige Treiberkapazität (die zum Beispiel einem abgeführten Strom von etwa 0,7 mA entspricht), während die Transistoren der zusätzlichen Spannungstreiber 225_i der Sätze MH eine höhere Treiberkapazität (zum Beispiel zweimal die der Transistoren der Sätze MM und ML) haben.
Der vorgeschlagene Algorithmus schafft das (wie von den Pfeilen in der Zeichnung dargestellte) aufeinander folgende oder gleichzeitige Aktivieren/Deaktivieren der Schalter in jedem Satz MM, ML, MH, abhängig von dem Bereich, in den der Wert der abwärtsgewandelten Spannung Vo fällt. In diesem Fall empfangen die kombinatorischen Schaltungen aller Schalter jedes Satzes MM, ML und MH entsprechende Steuersignale CTRL, FROZEN, FORCE und RESET, die den gleichen Wert annehmen. Der Einfachheit halber werden im Folgenden nur die relevanten Steuersignale in jedem Zustand erklärt (während die anderen nicht erwähnten Steuersignale ihre Werte aufrechterhalten).
Besonders werden, wenn der Vektor <HML> gleich '111' ist, d.h. wenn die abwärtsgewandelte Spannung Vo größer ist als die regulierte Spannung Vr plus die Offsetspannung, die Schalter aller Sätze MM, ML und MH (durch das nicht geltend Machen der drei Steuersignale CTRL) gleichzeitig deaktiviert; dies ermöglicht, dass die abwärtsgewandelte Spannung Vo in potentiell gefährlichen Situationen schnell abnimmt (wenn sich die abwärtsgewandelte Spannung Vo einem Wert annähert, der die beaufschlagten Schaltungen beschädigen kann).
Wenn der Vektor <MHL> zu '011' übergeht, d.h. wenn die abwärtsgewandelte Spannung Vo zwischen der regulierten Spannung Vr und der regulierten Spannung Vr plus der Offsetspannung ist, wird der momentane Zustand der Schalter des Satzes MM (durch das nicht geltend Machen des entsprechenden Steuersignals FROZEN) verriegelt. Auf diese Weise ist es, wenn das aufeinanderfolgende Deaktivieren der Schalter noch nicht beendet ist, möglich, einen Teilsatz von Schaltern (beginnend mit dem ersten) zu haben, die immer noch eingeschaltet sind, während die anderen Schalter schon ausgeschaltet sind. Gleichzeitig werden die Schalter des Satzes ML (durch das geltend Machen des jeweiligen Steuersignals CTRL) nacheinander aktiviert. Dieses Vorgehen ermöglicht eine Feinregulierung der abwärtsgewandelten Spannung Vo ohne Welligkeit; Außerdem vermeidet es dauernde Änderungen in dem Zustand der Schalter des Satzes MM (wenn sich die abwärtsgewandelte Spannung Vo in den erwähnten Bereich hinein und aus ihm heraus bewegt).
Wenn der Vektor zu <HML> '001' übergeht, d.h. wenn die abwärtsgewandelte Spannung Vo zwischen der regulierten Spannung Vr und der regulierten Spannung Vr minus der Offsetspannung ist, werden die Schalter der Sätze MM und ML (durch das geltend Machen des entsprechenden Steuersignals CTRL) nacheinander aktiviert. Dieses Vorgehen ermöglicht es, dass die abwärtsgewandelte Spannung Vo wie erwünscht ohne gefährliche Welligkeit zunimmt. In dieser Situation wird, wenn der Vektor <HML> zu '011' zurückkehrt, der momentane Zustand der Schalter des Satzes MM (durch das Bestätigen des entsprechenden Steuersignals FROZEN) wieder verriegelt. Sogar in diesem Fall ist es, wenn das aufeinanderfolgende Aktivieren der Schalter des Satzes MM noch nicht beendet ist, möglich, einen Teilsatz von Schaltern (beginnend mit dem letzten) zu haben, die immer noch ausgeschaltet sind, während die anderen Schalter schon eingeschaltet sind.
Am Ende werden, wenn der Vektor <HML> gleich '000' ist, d.h. wenn die abwärtsgewandelte Spannung Vo niedriger ist als die regulierte Spannung Vr minus die Offsetspannung, die Schalter des Satzes MH (durch das geltend Machen des jeweiligen Steuersignals CTRL) nacheinander aktiviert; Auf diese Weise nimmt die abwärtsgewandelte Spannung Vo schnell zu, wenn ein sehr hoher Strom erforderlich ist.
Ein solcher Algorithmus stellt eine sehr niedrige Welligkeit der abwärtsgewandelten Spannung Vo sicher (in jedem Fall mit einer akzeptablen Ansprechzeit). Zum Beispiel kann dieser Algorithmus verwendet werden, um die Kernschal tungsanordnung des Flash-Speichers zu liefern (wobei die Genauigkeit ihrer Energieversorgungsspannung von äußerster Bedeutung ist).
Ein anderer Algorithmus für das Steuern der zusätzlichen Spannungstreiber ist in 7 dargestellt. In diesem Fall haben alle Transistoren der zusätzlichen Spannungstreiber 225₁ -225_N die gleiche Treiberkapazität (die zum Beispiel einem abgeführten Strom von etwa 0,7 mA entspricht). Außerdem sind die zusätzlichen Spannungstreiber 225_i der Sätze ML und MH nacheinander geschaltet, um einen einzelnen zusätzlichen Satz MX (aus 20 zusätzlichen Spannungstreibern 225_i in dem betreffenden Beispiel) zu definieren.
Der Algorithmus ist im Wesentlichen der gleiche wie der oben (mit Bezug auf 6) beschriebene. Der einzige Unterschied liegt in dem von dem Vektor <HML> mit dem Wert '011' identifizierten Bereich, d.h. wenn die abwärtsgewandelte Spannung Vo zwischen der regulierten Spannung Vr und der regulierten Spannung Vr plus der Offsetspannung ist.
Insbesondere werden, wenn der Vektor <HML> gleich '111' ist, die Schalter aller Sätze MM, MX (durch das nicht geltend Machen der zwei Steuersignale CTRL) gleichzeitig deaktiviert.
Wenn der Vektor <HML> zu '011' übergeht, wird der momentane Zustand der Schalter des Satzes MM (durch das Bestätigen des entsprechenden Steuersignals FROZEN) verriegelt. Jedoch beinhaltet der Algorithmus jetzt das gleichzeitige Aktivieren eines Teilsatzes von Schaltern des Satzes MX (durch das geltend Machen der Steuersignale FORCE für alle Schalter dieses Teilsatz). Der Teilsatz beginnt vorzugsweise von einem letzten Schalter des Satzes MX (so dass die entsprechenden Schalter sofort deaktiviert werden, wenn der Vektor <HML> zu '111' zurückkehrt); der Teilsatz besteht aus einer vordefinierten Anzahl von Schaltern (zum Beispiel 3-7 und vorzugsweise 4-6, wie z.B. 5). Dieses zusätzliche Merkmal bringt die abwärtsgewandelte Spannung Vo schneller in Richtung des erwünschten Werts (natürlich mit einer höheren Welligkeit).
Wenn sich der Vektor <MHL> zu '001' hin bewegt, werden die Schalter der Sätze MM (durch das geltend Machen des entsprechenden Steuersignals CTRL) nacheinander aktiviert.
Am Ende werden, wenn sich der Vektor <HNL> zu '000' hin bewegt, die Schalter des Satzes MX (durch das geltend Machen des jeweiligen Steuersignals CTRL) nacheinander aktiviert.
Ein solcher Algorithmus stellt eine sehr kurze Ansprechzeit (in jedem Fall mit einer akzeptablen Welligkeit der abwärtsgewandelten Spannung Vo) sicher. Zum Beispiel kann dieser Algorithmus verwendet werden, um die Ladungspumpen des Flash-Speichers zu versorgen (wobei die Welligkeit der abwärtsgewandelten Spannung Vo weniger gefährlich ist, aber die Schnelligkeit beim Erlangen des erwünschten Werts eine größere Wichtigkeit hat).
Natürlich kann, um lokale und spezifische Anforderungen zu erfüllen, ein Fachmann viele Modifikationen und Änderungen auf die beschriebene Lösung anwenden. Besonders sollte, obwohl die vorliegende Erfindung mit einem gewissen Besonderheitsgrad bezüglich bevorzugter Ausführungsformen) davon beschrieben wurde, zu verstehen sein, dass verschiedene Auslassungen, Ersetzungen und Änderungen in der Form und in den Details sowie auch andere Ausführungsformen möglich sind; außerdem ist es ausdrücklich beabsichtigt, dass als eine allgemeine Angelegenheit der Konstruktionswahl bestimmte Elemente und/oder Verfahrensschritte, die in Verbindung mit irgendeiner offenbarten Ausführungsform der Erfindung beschrieben sind, in jede beliebige andere Ausführungsform integriert werden können.
Zum Beispiel kann der Wandler mit einer anderen Energieversorgungsspannung Vdd und/oder einer anderen abwärtsgewandelten Spannung Vo arbeiten. Ebenso können der Spannungsregler (der dem Gate-Treiber die Spannung Vg liefert) und/oder die Ausgangsstufe (die die abwärtsgewandelte Spannung Vo liefert) eine andere Struktur haben oder mit äquivalenten Elementen implementiert werden (die zum Beispiel die n-MOS-Transistoren mit p-MOS-Transistoren ersetzen und umgekehrt). Alternativ werden die Transistoren mit einem äquivalenten Signal gesteuert oder werden die Transistoren der zusätzlichen Spannungstreiber auf eine andere Weise aktiviert/deaktiviert (entsprechend einem generischen Vergleich zwischen der Ausgangsspannung und der Bezugspan nung); In jedem Fall können die Transistoren der Treiber durch äquivalente Elemente mit variabler Leitfähigkeit ersetzt werden. Außerdem sind alternative Implementierungen der Steuereinheit machbar. In jedem Fall wird die Möglichkeit, die Schalter nur nacheinander zu aktivieren (mit den Schaltern, die immer gleichzeitig deaktiviert werden) oder umgekehrt, nicht ausgeschlossen.
Ähnliche Überlegungen gelten, wenn Ersatzschaltungen für das Verriegeln, das Zwingen und/oder das Rücksetzen jedes Schalters verwendet werden.
In einer alternativen Ausführungsform werden die Steuersignale H, M, L auf eine andere Weise (zum Beispiel unter Verwendung eines positiven Randwerts und eines negativen Randwerts mit verschiedenen Werten) bestimmt oder werden äquivalente Signale verwendet, um den Wert der Ausgangsspannung zu identifizieren.
Ohne von den Prinzipien der Erfindung abzuweichen, ist es möglich, eine andere Anzahl von Sätzen zu haben, von denen jeder eine andere Anzahl von zusätzlichen Spannungstreibern (oder äquivalenten Grundmodulen) aufweist.
Außerdem ist es möglich, Transistoren mit verschiedenen Stromkapazitäten zu nutzen.
Die Konzepte der vorliegenden Erfindung gelten auch, wenn der Teilsatz, der zur gleichzeitigen Aktivierung gezwungen wird, aus einer anderen (zum Beispiel als ein vordefinierter Prozentsatz der Schalter des Satzes MX berechneten) Anzahl von Schaltern besteht.
In jedem Fall kann das Standby-Modul eine andere Struktur haben.
Alternativ ist es möglich, äquivalente Elemente für das Implementieren jedes Schalters zu verwenden.
Die Konzepte der vorliegenden Erfindung sind auch anwendbar, wenn die Speichervorrichtung eine andere Struktur hat oder einen anderen nichtflüchtigen Speicher enthält.
Außerdem wird dem Fachmann klar sein, dass die zusätzlichen Merkmale, die weitere Vorteile liefern, nicht wesentlich für das Ausführen der Erfindung sind und weggelassen oder durch verschiedene Merkmale ersetzt werden können.
Zum Beispiel gelten die Prinzipien der vorliegenden Erfindung auch, wenn die Schalter nicht verriegelt, individuell aktiviert und/oder individuell deaktiviert werden können.
Ohne von der Lösung der Erfindung abzuweichen, können die Schalter mit einer anderen Anzahl von Signalen (bis hin zu einem einzigen, das man durch das Vergleichen der Ausgangsspannung nur mit der Bezugspannung ohne jeden positiven/negativen Randwert erhält) gesteuert sein.
Obwohl in der vorangegangenen Beschreibung auf drei Sätze von Schaltern Bezug genommen wurde, soll dies nicht auf eine beschränkende Art geschehen (wobei die Erfindung auch mit einer anderen Anzahl von Sätzen bis zu einem einzigen umgesetzt werden kann).
In jedem Fall wird eine Implementierung mit allen Sätzen, die die gleiche Anzahl von Schaltern aufweisen, betrachtet.
Ebenso ist es auch möglich, dass alle Schalter die gleiche Stromkapazität haben.
Jedoch wird die Verwendung von anderen Algorithmen für das Steuern der Schalter betrachtet und liegt innerhalb des Umfangs der Erfindung (zum Beispiel einfach das aufeinander folgende Aktiveren/Deaktivieren aller Schalter).
Außerdem ist die Implementierung des Wandlers ohne jeglichen Transistor, der immer aktiviert ist, nicht ausgeschlossen.
In jedem Fall lässt sich der Wandler der Erfindung sogar mit Standardschaltern (für das Aktivieren/das Deaktivieren der zusätzlichen Transistoren) umsetzen.
Am Ende sollte beachtet werden, dass der Bezug auf die Flash-Speicher nur beispielhaft ist und nicht auf eine beschränkende Art interpretiert werden darf; tatsächlich kann der vorgeschlagene Wandler in einem Mikroprozessor, in einer Mikrosteuereinrichtung oder allgemeiner in jeder beliebigen anderen Anwendung verwendet werden, in der eine Spannung erforderlich ist, die niedriger als ihre Energieversorgungsspannung ist.

Claims

Spannungs-Abwärtswandler (125) für das Liefern einer Ausgangsspannung (Vo), die niedriger ist als eine Energieversorgungsspannung (Vdd) des Wandlers, wobei der Wandler aufweist: eine Spannungsregelungseinrichtung (205), die aus der Energieversorgungsspannung eine der Ausgangsspannung entsprechende Zwischenspannung (Vr) liefert durch das Steuern eines Elements mit variabler Leitfähigkeit (Tr) mit einem Steuersignal (Vg), das sich aus einem Vergleich zwischen der Zwischenspannung (Vr) und einer Bezugsspannung (Vbg) ergibt, eine Ausgangsstufe (220, 225_i -225_N ), die die Ausgangsspannung aus der Energieversorgungsspannung durch das Steuern eines weiteren Elements mit variabler Leitfähigkeit (Tsb, T₁-T_N) mit dem Steuersignal liefert, wobei das weitere Element mit variabler Leitfähigkeit eine modulare Struktur mit mindestens einem Satz (MM, ML, MH) von mehreren parallelen Basismodulen (225_i -225_N ) hat, von denen jedes zu der entstehenden variablen Leitfähigkeit beiträgt, dadurch gekennzeichnet, dass der Wandler ferner eine Einrichtung (230, SW₁-SW_N) für das aufeinander folgende selektive Aktivieren und/oder Deaktivieren der Module von jedem Satz gemäß einem Vergleich zwischen der Ausgangsspannung (Vo) und der Zwischenspannung (Vr) aufweist.
Wandler (125) nach Anspruch 1, ferner aufweisend eine Einrichtung zum Verriegeln (430, 435) eines Stromzustands von jedem Modul (225_i -225_N ).
Wandler (125) nach Anspruch 1 oder 2, ferner aufweisend eine Einrichtung (440; 445) für das individuelle Aktivieren und/oder Deaktivieren von jedem Modul (225_i -225_N ).
Wandler (125) nach einem der Ansprüche 1 bis 3, wobei die Einrichtung für das Aktivieren und/oder Deaktivieren (230, SW₁-SW_N) eine Vergleichsein richtung (405) für das Identifizieren eines sehr niedrigen Werts, eines niedrigen Werts, eines hohen Werts und eines sehr hohen Werts der Ausgangsspannung (Vo) gemäß einem Vergleich zwischen der Ausgangsspannung und der Zwischenspannung (Vr), der Zwischenspannung mit einem vorherbestimmten positiven Randwert und der Zwischenspannung mit einem vorherbestimmten negativen Randwert, und eine Steuereinrichtung (410, 412) für das Aktivieren und/oder Deaktivieren der Module (225_i -225_N ) gemäß einem vordefinierten Algorithmus als Antwort auf den sehr niedrigen Wert, den niedrigen Wert, den hohen Wert und den sehr hohen Wert aufweist.
Wandler (125) nach einem der Ansprüche 1 bis 4, wobei der mindestens eine Satz (MM, ML, MH) aus einem Hauptsatz (MM) und mindestens einem zusätzlichen Satz (ML, MH) besteht.
Wandler (125) nach Anspruch 5, wobei der Hauptsatz (MM) und jeder der zusätzlichen Sätze (MH, MH) eine Hauptanzahl (Nm) von Modulen bzw. eine entsprechende zusätzliche Anzahl (Nh, Ni) von Modulen aufweist, wobei die Hauptanzahl von Modulen höher ist als jede zusätzliche Anzahl von Modulen.
Wandler (125) nach Anspruch 5 oder 6, wobei der mindestens eine zusätzliche Satz (ML, MH) aus einem niedrigen Satz (ML) und einem hohen Satz (MH) besteht und wobei jedes Modul (225_i -225_N ) des Hauptsatzes (MH), des niedrigen Satzes (ML) und des hohen Satzes (MH) eine Hauptstromkapazität bzw. eine niedrige Stromkapazität bzw. eine hohe Stromkapazität hat, wobei die hohe Stromkapazität höher ist als die Hauptstromkapazität und die niedrige Stromkapazität.
Wandler (125) nach Anspruch 7, wobei die Steuereinrichtung (410, 412) eine Einrichtung (410, 412) für das gleichzeitige Deaktivieren der Module aller Sätze (MM, ML, MH) als Antwort auf den sehr hohen Wert, eine Einrichtung (410, 412) für das Verriegeln der Module des Hauptsatzes (MM) und für das aufeinander folgende Aktivieren der Module des niedrigen Satzes (ML) als Antwort auf den hohen Wert, eine Einrichtung (410, 412) für das aufeinander folgende Aktivieren der Module des niedrigen Satzes (ML) und des Hauptsatzes (MM) als Antwort auf den niedrigen Wert und eine Einrichtung (410, 412) für das aufeinander folgende Aktivieren der Module des hohen Satzes (MH) als Antwort auf den sehr niedrigen Wert aufweist.
Wandler (125) nach Anspruch 5, wobei der mindestens eine zusätzliche Satz (ML, MH) aus einem einzigen zusätzlichen Satz (MX) besteht, wobei die Steuereinrichtung (410, 412) eine Einrichtung (410, 412) für das gleichzeitige Deaktivieren der Module aller Sätze (MM, MX) als Antwort auf den sehr hohen Wert, eine Einrichtung (410, 412) für das Verriegeln der Module des Hauptsatzes (MM) und für das gleichzeitige Aktivieren eines vordefinierten Untersatzes von Modulen des zusätzlichen Satzes (MX) als Antwort auf den hohen Wert, eine Einrichtung (410, 412) für das aufeinander folgende Aktivieren der Module des Hauptsatzes (MM) als Antwort auf den niedrigen Wert und eine Einrichtung (410, 412) für das aufeinander folgende Aktivieren der Module des zusätzlichen Satzes (MX) als Antwort auf den sehr niedrigen Wert aufweist.
Wandler (125) nach einem der Ansprüche 1 bis 9, wobei die Ausgangsstufe (220, 225_i -225_N ) ferner ein Hauptmodul (220) aufweist, das in einem Betriebszustand des Wandlers immer aktiviert ist.
Wandler (125) nach einem der Ansprüche 1 bis 10, wobei der Wandler einen Energieversorgungsanschluss (Vdd) für das Empfangen einer Energieversorgungsspannung (Vdd) und einen Ausgangsanschluss (Vo) für das Liefern der Ausgangsspannung (Vo) aufweist, wobei die Einrichtung zur Aktivierung und/oder Deaktivierung (230, SW₁-SW_N) einen elektronischen Schalter (SW₁-SW_N) für das selektive Schalten von jedem Modul (225_i -225_N ) zwischen dem Energieversorgungsanschluss und dem Ausgangsanschluss aufweist, eine Einrichtung (305) für das Liefern eines allgemeinen Aktivierungssignals (HSB für alle Schalter und eine Einrichtung (230) für das Liefern eines individuellen Aktivierungssignals (EN₁-EN_N) für jeden Schalter gemäß dem Vergleich zwischen der Ausgangsspannung und der Zwischenspannung aufweist, wobei jeder Schalter einen Hochspannungstransistor (HV;), der zwischen den Energieversorgungsanschluss und das Modul geschaltet ist, wobei der Hochspannungstransistor von dem allge meinen Aktivierungssignal gesteuert wird, und einen Niedrigspannungstransistor (LV_i), der zwischen das Modul und den Ausgangsanschluss geschaltet ist, wobei der Niedrigspannungstransistor von dem entsprechenden individuellen Aktivierungssignal gesteuert wird, aufweist.
Nichtflüchtige Speichervorrichtung (100), die dafür geeignet ist, von einer externen Energieversorgungsspannung (Vdd) versorgt zu werden, wobei die Speichervorrichtung interne Schaltungen (110), die dafür geeignet sind, von einer internen Energieversorgungsspannung (Vo) versorgt zu werden, die niedriger ist als die externe Energieversorgungsspannung, und mindestens einen Wandler (125) nach einem der Ansprüche 1 bis 11 für das Gewinnen der internen Energieversorgungsspannung aus der externen Energieversorgungsspannung aufweist.
Verfahren für das Wandeln einer Energieversorgungsspannung (Vdd) in eine Ausgangsspannung (Vo), die niedriger ist als die Energieversorgungsspannung, wobei das Verfahren folgende Schritte aufweist: Regeln eines Steuersignals (Vg) gemäß einem Vergleich zwischen einer Zwischenspannung (Vr) und einer Bezugsspannung (Vbg), wobei die Zwischenspannung aus der Energieversorgungsspannung durch das Steuern eines Elements mit variabler Leitfähigkeit (Tr) mit dem Steuersignal gewonnen wird, und Gewinnen der Ausgangsspannung aus der Energieversorgungsspannung durch das Steuern eines weiteren Elements mit variabler Leitfähigkeit (Tsb, T₁-T_N) mit dem Steuersignal, wobei das weitere Element mit variabler Leitfähigkeit eine modulare Struktur mit mindestens einem Satz (MM, ML, MH) von mehreren parallelen Basismodulen (225₁ -225_N ) hat, wobei jedes zu der entstehenden variablen Leitfähigkeit beiträgt, dadurch gekennzeichnet, dass der Schritt des Gewinnens der Ausgangsspannung aus der Energieversorgungsspannung das aufeinander folgende selektive Aktivieren und/oder Deaktivieren der Module von jedem Satz gemäß einem Vergleich zwischen der Ausgangsspannung und der Zwischenspannung aufweist.