DE10139515A1 - Transistor für eine Bandabstandsschaltung - Google Patents

Abstract

Es wird ein Transistor für eine Bandabstandsschaltung beschrieben, der in Form eines npn-Transistors ausgebildet ist. Dabei wird als Basisanschluss eine isolierte p-Wanne verwendet, die von einer vergrabenen n-Wanne umgeben ist. Die n-Wanne stellt den Emitteranschluss dar. In der p-Wanne ist ein negativ dotiertes Gebiet ausgebildet, das als Kollektoranschluss dient. Die verwendete Struktur ist bei DRAM-Prozessen vorhanden und kann deshalb zur Ausbildung eines npn-Transistors als Fußpunktdiode in Bandabstandsschaltungen verwendet werden.

Description

• Die Erfindung betrifft einen Transistor für eine Bandabstandsschaltung gemäß dem Oberbegriff des Patentanspruchs 1.
• Bandabstandsschaltungen werden eingesetzt, um eine präzise Referenzspannung bereitstellen zu können. Präzise Referenzspannungen werden in vielen Bereichen der Technik, z. B. bei analogen Auswerteschaltungen und im Bereich digitaler Schaltungen, benötigt. Auch im Bereich der Halbleiterspeicherbauelemente, wie z. B. bei DRAM-Speicherbausteinen, ist die Bereitstellung einer präzisen Referenzspannung erforderlich, um eine präzise und schnelle Funktionsweise des DRAM- Speicherbausteins gewährleisten zu können.
• Bandabstandsschaltungen sind beispielsweise bei Tietze und Schenk, 9. Auflage, Springer-Verlag, Kap. 18.4.2 beschrieben (ISBN 3-540-19475-4). Bei Bandabstandsschaltungen wird die Referenzspannung beispielsweise durch eine Serienschaltung aus einem Widerstand und einem Transistor festgelegt. Der Widerstand weist einen positiven Temperaturkoeffizienten auf. Der Temperaturkoeffizient der Basisemitterspannung des Transistors hingegen ist negativ. Der Widerstand und der Transistor sind in der Weise gewählt, dass die Temperaturkoeffizienten den gleichen Betrag, aber unterschiedliche Vorzeichen aufweisen. Bei einer festgelegten Referenzspannung, die durch das Material des Transistors festgelegt ist, wird der Temperaturkoeffizient der Referenzspannung "0". Somit ist die Referenzspannung unabhängig von der Temperatur.
• Aus DE 41 11 103 A1 ist eine CMOS-Bandabstand-Referenzschaltung bekannt, mit der eine weitgehend temperaturunabhängige Referenzspannung erzeugt wird. Dabei verwendet die Bandabstandsschaltung einen parasitären, bipolaren Transistor. In einem positiv leitfähigen Halbleitersubstrat ist eine n-leitfähige Wanne vorgesehen. Die Wanne enthält höher dotierte Bereiche mit positiver Leitfähigkeit und höher dotierte Bereiche mit negativer Leitfähigkeit. In einer derartigen Anordnung entsteht ein parasitärer, vertikaler pnp-Bipolartransistor, dessen p-Substrat als Kollektor, die n- Wanne mit den hoch dotierten Bereichen als Basis und der hoch positiv dotierte Diffusionsbereich als Emitter wirken. Durch eine Parallelschaltung zweier parasitärer, bipolarer Transistoren und durch die Verwendung eines Operationsverstärkers und weiterer Widerstände wird der Aufbau der Bandabstand- Referenzschaltung ermöglicht. Die Basis-Emitterspannung des ersten, parasitären Transistors besitzt einen negativen Temperaturkoeffizienten. Die Differenz zwischen der Basis- Emitterspannungen zwischen dem ersten und dem zweiten, parasitären Transistor weist dagegen einen positiven Temperaturkoeffizienten auf. Die Basis-Emitter-Spannung des ersten Transistors und die Differenz der Basis-Emitter-Spannungen der Transistoren dienen als Eingangssignale für den Operationsverstärker. Über eine geeignete Wahl der Widerstände werden der negative und der positive Temperaturkoeffizient ausgeglichen, so dass bei einer Referenzspannung, die dem Bandabstand von Silicium entspricht, keine Abhängigkeit der Referenzspannung von der Temperatur vorliegt.
• Die Aufgabe der Erfindung besteht darin, eine weitere Ausführungsform eines Transistors zur Verwendung in einer Bandabstandsschaltung bereitzustellen.
• Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Weitere, vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
• Der Transistor gemäß dem Anspruch 1 weist den Vorteil auf, dass eine entsprechend ausgebildete Struktur mit einem ersten, zweiten und dritten, dotierten Gebiet, das von einem Halbleitersubstrat umgeben ist, in der Halbleitertechnik, insbesondere bei der Herstellung von DRAM-Speicherbausteinen, ausgebildet ist. Die vorhandene Struktur kann entsprechend der erfindungsgemäßen Lehre zur Ausbildung eines parasitären Transistors für eine Bandabstandsschaltung verwendet werden. Somit ist es nicht erforderlich, die gemäß dem Stand der Technik bekannten Ausführungsformen speziell herzustellen, sondern es kann die bereits vorhandene Struktur zur Herstellung des Transistors verwendet werden.
• Eine bevorzugte Ausführungsform der Erfindung besteht darin, das erste und das dritte Gebiet negativ und das zweite Gebiet und das Halbleitersubstrat positiv zu dotieren. Damit kann eine in vielen Ausführungsformen von Halbleiterbausteinen vorhandene Struktur zur Ausbildung eines Transistors für eine Bandabstandsschaltung verwendet werden.
• Eine Verbesserung der Kontaktierung wird dadurch erreicht, dass das erste Gebiet hoch dotiert und das zweite und das dritte Gebiet schwach dotiert ausgebildet sind. Durch die entsprechende Wahl der Dotierung wird ein Transistor mit guten, elektrischen Eigenschaften ermöglicht.
• Vorzugsweise werden hoch dotierte Gebiete verwendet, um schwach dotierte Gebiete zu kontaktieren. Auf diese Weise wird ein geringer Ohm'scher Kontakt zwischen der elektrischen Leitung und den schwach dotierten Gebieten hergestellt.
• In einer bevorzugten Ausführungsform ist der erfindungsgemäße Transistor in Serie mit einem Widerstand in einem ersten Strompfad geschaltet. Dabei ist der Transistor gegen Masse geschaltet. Am Eingang des Widerstandes ist die Referenzspannung, die von der Bandabstandsspannung temperaturkompensiert bereitgestellt wird, abgreifbar. Durch die gewählte Anordnung ist eine einfache Ausführungsform der Bandabstandsschaltung gegeben.
• Eine weitere Vereinfachung der Bandabstandsschaltung wird dadurch erreicht, dass ein zweiter Strompfad aus einer Serienschaltung eines Transistors und eines Widerstandes gebildet wird, wobei der zweite Strompfad ein Teil eines Stromspiegels ist, über den der am zweiten Strompfad fließende Strom auch in den ersten Strompfad eingeprägt wird. Durch die symmetrische Ausbildung der zwei Strompfade ist eine sehr präzise Abstimmung des Temperaturkoeffizienten möglich.
• Die Erfindung wird im Folgenden näher erläutert. Es zeigen:
• Fig. 1 eine schematische Darstellung einer Bandabstandsschaltung und
• Fig. 2 einen Querschnitt durch einen npn-Transistor.
• Fig. 1 zeigt schematisch wesentliche Teile einer Bandabstandsschaltung, die an einem ersten Anschluss 1 mit einer Versorgungsspannung versorgt wird und an einem zweiten Anschluss 2 eine thermisch weitgehend kompensierte Ausgangsspannung bereitstellt, die die Referenzspannung darstellt. Wesentliche Teile der Bandabstandsschaltung werden durch einen ersten, zweiten und dritten Strompfad I1, I2, I3 gebildet. Die weiteren Schaltungsteile, die mit dem ersten, zweiten und dritten Strompfad verbunden sind, dienen dazu, um die Spannung zwischen dem ersten und dem zweiten Strompfad auszugleichen und sorgen dafür, dass durch den ersten, zweiten und dritten Strompfad I1, I2, I3 die gleiche Stromstärke fließt. Zum Ausgleich der Spannungen an einem ersten Spannungspunkt P1 des ersten Strompfades I1 und an einem zweiten Spannungspunkt P2 des zweiten Strompfades I2 ist eine Spannungsausgleichsschaltung 3 vorgesehen, die die Spannungen an den Spannungspunkten P1 und P2 gleich groß einstellt.
• Weiterhin ist eine Stromsteuerschaltung 4 vorgesehen, die die Ströme in dem ersten, zweiten und dritten Strompfad I1, I2, I3 gleich groß einstellt. Die Stromsteuerschaltung 4 stellt zusammen mit dem zweiten Strompfad I2 einen Stromspiegel dar, mit dem der im zweiten Strompfad fließende Strom in den dritten Strompfad I3 gespiegelt wird. Der dritte Strompfad I3 ist mit dem zweiten Anschluss 2 verbunden. Zudem ist im dritten Strompfad I3 ein dritter Widerstand R3 und ein dritter Transistor T3 in Serie geschaltet. Der dritte Transistor T3 ist als npn-Bipolartransistor ausgebildet. Der Kollektor des dritten Transistors T3 ist an dem Basisanschluss des dritten Transistors T3 angeschlossen und steht mit einem zweiten Anschluss des dritten Widerstandes R3 in Verbindung. Ein Emitteranschluss des dritten Transistors T3 ist mit einem Massepotenzial verbunden.
• Der zweite Strompfad I2 weist eine Serienschaltung aus einem zweiten Widerstand R2 und einem zweiten Transistor T2 auf. Der zweite Transistor T2 ist vorzugsweise identisch zum dritten Transistor T3 aufgebaut und in der gleichen Weise mit dem zweiten Widerstand R2 und dem Massepotenzial verschaltet.
• Der dritte Strompfad I1 weist einen ersten Transistor T1 auf, der ebenso wie der dritte Transistor T3 als npn-Transistor ausgebildet ist. Der Basisanschluss und der Kollektoranschluss des ersten Transistors T1 sind miteinander elektrisch leitend verbunden und an den ersten Strompfad I1 angeschlossen. Der Emitteranschluss des ersten Transistors T1 steht mit dem Massepotenzial in Verbindung.
• Die Referenzspannung UR, die sich am zweiten Anschluss 2 einstellt, wird nach folgender Formel berechnet:
  
  UR = AI3.R3 + UBE3,
  
  womit mit AI3 die Stromstärke durch den dritten Strompfad I3 und mit UBE3 der Spannungsabfall zwischen der Basis und dem Emitter des dritten Transistors T3 bezeichnet ist. Unter der Annahme, dass AI3 = AI1 = AI2, d. h. die Ströme durch den ersten, zweiten und dritten Strompfad I1, I2 und I3 gleich groß sind, kann für den Strom AI2, der den Strom durch den zweiten Strompfad I2 bezeichnet, folgende Formel verwendet werden:
  
  
  wobei mit UT die thermische Spannung, mit AT2 die Fläche des Basisemitterkontaktes des zweiten Transistors T2, mit AT1 die Fläche des Basis-Emitterkontaktes des ersten Transistors T1, und mit ln der Logarithmus bezeichnet ist.
• Weiterhin berechnet sich die Differenzspannung ΔU über den zweiten Widerstand R2 nach folgender Formel:
  
  ΔU = UBE1 - UBE2 = UT.LN (AT2/AT1),
  
  wobei mit UBE1 der Spannungsabfall zwischen dem Basisanschluss und dem Emitteranschluss des ersten Transistors T1 und mit UBE2 der Spannungsabfall zwischen dem Basis- und dem Emitteranschluss des zweiten Transistors T2 bezeichnet ist. Mit UT ist die Bandabstandsspannung des Materials bezeichnet, aus dem die Transistoren aufgebaut sind.
• Aufgrund der vorliegenden Beziehungen kann eine Referenzspannung berechnet werden, bei der die Referenzspannung unabhängig von der Temperatur ist. Diese Abhängigkeiten sind ausreichend bekannt und werden deshalb hier nicht weiter vertieft.
• Die Besonderheit der vorgeschlagenen Schaltung besteht in der speziellen Ausführungsform der drei Strompfade I1, I2, I3 und in der Verwendung der besonderen Ausführungsformen des ersten, zweiten und dritten Transistors T1, T2, T3. In dem beschriebenen Ausführungsbeispiel der Fig. 1 sind die drei Transistoren T1, T2, T3 als npn-Transistoren dargestellt. Die Erfindung ist jedoch nicht auf die Anwendung von npn-Transistoren begrenzt, sondern es können auch pnp-Transistoren oder eine Mischung aus npn- und pnp-Transistoren verwendet werden.
• Ein wesentlicher Vorteil der Erfindung besteht darin, dass bereits in Halbleiterbausteinen, insbesondere DRAM- Speicherbausteinen vorhandene Strukturen zur Ausbildung der Transistoren T1, T2, T3 verwendet werden.
• Fig. 2 zeigt eine Ausführungsform eines ersten, zweiten oder dritten Transistors T1, T2, T3. Der Transistor ist in Form eines parasitären Bipolartransistors ausgebildet, der ein erstes Gebiet 5 aufweist, das in einem zweiten Gebiet 6 eingebettet ist. Das zweite Gebiet 6 wiederum ist in ein drittes Gebiet 7 eingebettet, das wiederum von einem Substrat 8 umgeben ist. In das dritte Gebiet 7 ist ein viertes Gebiet 9 eingebracht, das die gleiche Polarität, aber eine höhere Dotierung als das dritte Gebiet 7 aufweist.
• In das zweite Gebiet 6 ist ein fünftes Gebiet 10 eingebracht, das die gleiche Polarität, aber eine höhere Dotierung als das zweite Gebiet 6 aufweist. Vorzugsweise ist das gesamte, erste Gebiet 5 hoch dotiert.
• In dem beschriebenen Ausführungsbeispiel sind das erste Gebiet 5 negativ, das zweite und fünfte Gebiet 6, 10 positiv und das dritte und vierte Gebiet 7, 9 negativ dotiert. Das Substrat 8, in dem das dritte Gebiet 7 eingebettet ist, ist positiv dotiert. In der dargestellten Ausführungsform wird ein elektrischer Anschluss zwischen dem ersten, zweiten oder dritten Strompfad I1, I2, I3 über das vierte und fünfte Gebiet 9, 10 hergestellt. Ein Anschluss mit Masse wird über das erste Gebiet 5 erreicht. Dadurch wird ein parasitärer Bipolartransistor zwischen einer vergrabenen Platte 11 des dritten Gebietes 7, dem zweiten Gebiet 6 und dem ersten Gebiet 5 erzeugt. Die vergrabene Platte 11 stellt dabei den Emitteranschluss, das zweite Gebiet 6 den Basisanschluss und das erste Gebiet 5 den Kollektoranschluss des parasitären Bipolartransistors dar.
• Anstelle der in Fig. 2 dargestellten Ausführungsform kann das erste, das dritte und das vierte Gebiet auch eine positive Dotierung und das zweite und fünfte Gebiet 6, 10 eine negative Dotierung aufweisen.
• In dem dargestellten Ausführungsbeispiel ist der Basisanschluss durch eine isolierte p-Wanne und der Emitteranschluss durch eine vergrabene n-Wanne ausgebildet. Diese Struktur ist im DRAM-Prozess vorhanden und kann deshalb in vorteilhafter Weise verwendet werden. Weiterhin bietet diese Struktur den Vorteil, dass aufgrund der Ausbildung der p-Wanne als Basisanschluss der Bipolartransistor eine geringe Basisweite sowie einen geringeren Kollektorwiderstand aufweist. Als Folge davon steigt die Stromverstärkung. Zudem sinkt der Bandwiderstand des als Diode verschalteten Bipolartransistors entsprechend der Anwendung der Fig. 1.
• Somit werden in vorteilhafter Weise parasitäre npn-Bipolartransistoren als Fußpunktdioden in Bandabstandsschaltungen zur Bereitstellung einer temperaturkompensierten Referenzspannung eingesetzt.
• Die Transistoren T1, T2, T3 werden vorzugsweise in einem Halbleitermaterial, wie z. B. Silicium, ausgebildet. Es können jedoch auch andere Materialien verwendet werden, die eine entsprechende Dotierung und entsprechende, elektrische Eigenschaften bereitstellen, damit ein gewünschter, parasitärer Bipolartransistor ausgebildet wird. Bezugszeichenliste 1 erster Anschluss
  2 zweiter Anschluss
  3 Spannungsausgleichsschaltung
  4 Stromsteuerschaltung
  5 erstes Gebiet
  6 zweites Gebiet
  7 drittes Gebiet
  8 Substrat
  9 viertes Gebiet
  10 fünftes Gebiet
  11 vergrabene Platte
  

Claims (7)

1. Transistor für eine Bandabstandsschaltung,
wobei der Transistor als Bipolartransistor in einem Substrat ausgebildet ist,
wobei der Transistor ein erstes, ein zweites und ein drittes, dotiertes Gebiet aufweist,
wobei das erste, dotierte Gebiet in dem zweiten, dotierten Gebiet eingebettet ist,
dadurch gekennzeichnet,
dass das zweite Gebiet (6) von dem dritten Gebiet (7) umgeben ist,
dass das dritte Gebiet (7) das zweite Gebiet (6) vom umgebenden Substrat (8) trennt, und
dass das erste und das dritte Gebiet (5, 7) eine zum zweiten Gebiet (6) und dem Substrat (8) inverse Dotierung aufweist.

2. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass das erste und das dritte Gebiet (5, 7) negativ und das zweite Gebiet (6) und das Substrat (8) positiv dotiert sind.

3. Transistor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das erste Gebiet (5) hoch dotiert und dass das zweite und dritte Gebiet in wesentlichen Bereichen schwach dotiert sind.

4. Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
dass als erster Anschluss ein hoch dotiertes, viertes Gebiet (9) in das dritte Gebiet (7) eingebracht ist, dessen Dotierung die gleiche Polarität wie die Dotierung des dritten Gebietes (7) aufweist,
dass als zweiter Anschluss ein hoch dotiertes, fünftes Gebiet (10) in das zweite Gebiet (6) eingebracht ist, dessen Dotierung die gleiche Polarität wie das zweite Gebiet (6) aufweist,
dass als ein dritter Anschluss ein hoch dotiertes, sechstes Gebiet in das erste Gebiet (5) eingebracht ist, dessen Dotierung die gleiche Polarität wie das erste Gebiet (5) aufweist.

5. Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
dass der Transistor (T3) in Serie an einen zweiten Anschluss eines Widerstands (R3) in einem Strompfad (I3) geschaltet ist,
dass der Transistor (T3) in Form einer Diodenschaltung gegen Masse geschaltet ist und
dass an einem ersten Anschluss des Widerstandes (R1) eine Referenzspannung abgreifbar ist.

6. Transistor nach Anspruch 5, dadurch gekennzeichnet,
dass die Bandabstandsschaltung zwei Strompfade aufweist,
dass ein Strompfad (I3) von der Serienschaltung des Transistors (T3) mit dem Widerstand (R3) gebildet ist,
dass ein weiterer Strompfad (I2) von einem weiteren Transistor (T2) und einem zweiten Widerstand (R2) gebildet ist,
dass der weitere Transistor (T2) entsprechend dem Transistor (T1) aufgebaut und gegen Masse verschaltet ist.

7. Transistor nach Anspruch 6, dadurch gekennzeichnet,
dass ein weiterer Strompfad (I1) parallel zu den zwei Strompfaden (I2, I3) angeordnet ist,
dass der weitere Strompfad (I1) einen weiteren Transistor (T1) aufweist, der entsprechend dem Transistor (T3) ausgebildet ist,
dass der weitere Transistor (T1) entsprechend dem Transistor (T1) gegen Masse verschaltet ist.