DE10126566C1 - Integrierte Schaltung - Google Patents

Integrierte Schaltung

Info

Publication number
DE10126566C1
DE10126566C1 DE10126566A DE10126566A DE10126566C1 DE 10126566 C1 DE10126566 C1 DE 10126566C1 DE 10126566 A DE10126566 A DE 10126566A DE 10126566 A DE10126566 A DE 10126566A DE 10126566 C1 DE10126566 C1 DE 10126566C1
Authority
DE
Germany
Prior art keywords
contacts
regions
strip
integrated circuit
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10126566A
Other languages
English (en)
Inventor
Andreas Baenisch
Sabine Kling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10126566A priority Critical patent/DE10126566C1/de
Priority to US10/128,068 priority patent/US6583508B2/en
Application granted granted Critical
Publication of DE10126566C1 publication Critical patent/DE10126566C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft eine integrierte Schaltung mit einer Mehrzahl parallel nebeneinander angeordneter aktiver streifenförmiger Gebiete (S1, D1, S2, D2, S3); einer Kontaktebene (K2) mit einer jeweiligen Mehrzahl von in Längsrichtung der einzelnen streifenförmigen Gebiete (S1, D1, S2, D2, S3) regelmäßig angeordneten Kontakten (9'; 11, 12); wobei die Kontakte (9'; 11, 12) in Breitenrichtung der einzelnen streifenförmigen Gebiete (S1, D1, S2, D2, S3) derart angeordnet sind, daß die Breitenerstreckung entsprechender Kontakte (9'; 11, 12) benachbarter Gebiete verschieden ist.

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltung mit einer Mehrzahl parallel nebeneinander angeordneter akti­ ver streifenförmiger Gebiete und einer Kontaktebene mit einer jeweiligen Mehrzahl von in Längsrichtung der einzelnen strei­ fenförmigen Gebiete regelmäßig angeordneten Kontakten, wobei die Kontakte in Breitenrichtung der einzelnen streifenförmi­ gen Gebiete derart angeordnet sind, dass die Breitenerstre­ ckung entsprechender Kontakte benachbarter Gebiete verschie­ den ist.
Eine derartige integrierte Schaltung ist aus der US 006,020,612 A und aus der JP 2000-307075 A bekannt.
Die DE 41 15 909 C1 offenbart eine Leitbahn-Anordnung für höchstintegrierte Schaltungen mit mindestens zwei, im wesent­ lichen in einer ersten Richtung verlaufenden unteren Leitbahn und mindestens zwei darüber liegenden im wesentlichen in der ersten Richtung verlaufenden oberen Leitbahn. Jede untere Leitbahn ist in Abschnitte unterteilt, mit zwischen den Ab­ schnitten liegenden Lücken. Jeder Abschnitt besitzt einen Kontakt zur überliegenden durchgehenden oberen Leitbahn. Min­ destens in der Nähe eines solchen Kontaktes besitzt die in einer zweiten Richtung benachbarte untere Leitbahn eine Lü­ cke.
Die DE 197 52 014 A1 offenbart eine integrierte Halbleiter­ schaltungsanordnung mit einer Vielzahl von Verdrahtungsgit­ terpunkten zu länglich gestalteten Source-/Drainbereichen.
Obwohl prinzipiell auf beliebige integrierte Schaltungen an­ wendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte OCD(Off Chip Driver bzw. Off-Chip-Treiber)-Schaltungen in Silizium- Technologie erläutert.
Fig. 3 ist eine schematische seitliche Darstellung einer be­ kannten integrierten Schaltung in Silizium-Technologie.
In Fig. 3 bezeichnet Bezugszeichen 1 ein Halbleitersubstrat, z. B. ein Silizium-Halbleitersubstrat. Integriert in das Halb­ leitersubstrat 1 sind Source-/Draingebiete 2, 4 mit einem da­ zwischen liegenden Kanalgebiet 3. Die Source-/Draingebiete 2, 4 sind in Draufsicht betrachtet (vgl. Fig. 4) längliche Streifen, welche an der Substratoberfläche einen im wesentli­ chen rechteckigen Querschnitt aufweisen, wobei die Streifen parallel zueinander angeordnet sind.
Weiter mit Bezug auf Fig. 3 ist oberhalb der Substratoberflä­ che eine erste Kontaktebene K1 vorgesehen, welche für jedes der Source-/Draingebiete 2, 4 eine Mehrzahl von in Längsrich­ tung regelmäßig angeordneten Kontakten 6, 7 aufweist. Im vor­ liegenden Beispiel liegend die Kontakte 6, 7 im wesentlichen in der Mitte der streifenförmigen Source-/Draingebiete 2, 4 und sind äquidistant beabstandet. Eingebettet sind die Kontakte 6, 7 in eine Isolationsschicht 5, welche beispielsweise aus TEOS-Oxid besteht.
Oberhalb der ersten Kontaktebene K1 ist eine erste Metalli­ sierungsebene M0 vorgesehen, welche die Kontakte 6, 7 mit voneinander elektrisch getrennten Metallflächen 8a, 8b, z. B. aus Wolfram, elektrisch verbindet. Oberhalb der Metallebene M0 ist eine zweite Kontaktebene K2 vorgesehen, welche im vor­ liegenden Fall jeweils zwei Kontakte 9, 10 bzw. 11, 12 ober­ halb des entsprechenden Kontaktes der ersten Kontaktebene K1, nämlich oberhalb der Kontakte 6, 7, vorsieht. Eine weitere Isolationsschicht zwischen den Kontakten 9, 10, 11, 12 ist aus Gründen der Übersichtlichkeit nicht gezeigt.
Oberhalb der Kontaktebene K2 liegt eine weitere Metallisie­ rungsebene M1, welche die Kontakte 9, 10 mittels der Metall­ fläche 13a und die Kontakte 11, 12 mittels der Metallfläche 13b zusammenführt.
Fig. 4 ist eine schematische Aufsicht-Darstellung der bekann­ ten integrierten Schaltung in Silizium-Technologie.
Gemäß der Darstellung von Fig. 4 sind bei dem vorliegenden Beispiel 5 Source-/Draingebiete S1, D1, S2, D2, S3 vorgese­ hen, wobei die Gebiete S1 und D1 den Gebieten 2 bzw. 4 von Fig. 3 entsprechen. Die Länge der Source-/Draingebiete S1, D1, S2, D2, S3 sei im folgenden mit L bezeichnet. Zwischen den Source-/Draingebieten S1, D1, S2, D2, S3 ist jeweils ein Kanalgebiet mit einem darüber liegenden Gateanschluss G1-G4 vorgesehen. Die mit einem Kreuz gefüllten Quadrate in Fig. 4 bezeichnen die Oberansicht der Kontakte der ersten Kontakt­ ebene K1, die, wie bereits erwähnt, im wesentlichen in der Mitte der Breitenerstreckung der jeweiligen Source- /Draingebiete S1, D1, S2, D2, S3 liegen.
Die offenen Quadrate in Fig. 4 bezeichnen die Kontakte der zweiten Kontaktebene K2, welche über die erste Metallisierungsebene M0 mit den entsprechenden Kontakten der ersten Kontaktebene K1 verbunden sind. So ist im vorliegenden Fall jeweils ein bestimmter Kontakt der ersten Kontaktebene K1 mit zwei darüber liegenden Kontakten der zweiten Kontaktebene K2 verbunden, und zwar gemäß der Darstellung von Fig. 4 jeweils mit dem links und rechts darüber liegenden nächsten Nachbarn. Der Tatsache, dass die Kontakte der beiden Kontaktebenen K1, K2 in Längsrichtung zueinander versetzt sind, wird in Fig. 3 dadurch Rechnung getragen, dass die Kontakte 6, 7 eine andere Schraffur aufweisen als die Kontakte 9, 10, 11 bzw. 12.
Die bei der mit Bezug auf Fig. 3 und 4 erläuterten integrier­ ten Schaltung auftretenden Probleme liegen an den Designre­ geln für die Gestaltung der Kontakte und die Gestaltung der Metallisierungen. Insbesondere ergeben sich bei der gezeigten Anordnung dann Probleme, wenn die Breite des Kanalbereichs 3 bzw. der darüber liegenden Gates G1-G4 verkleinert wird. Ab einer bestimmten Breite kollidieren dann die nächst benach­ barten Kontakte zweier benachbarter Source-/Draingebiete der zweiten Kontaktebene K2.
Einfach lösbar wäre dieses Problem dadurch, dass jeweils nur jedes zweite streifenförmige Source-/Draingebiet S1, D1, S2, D2, S3 Doppelkontakte in der zweiten Kontaktebene K2 aufwei­ sen würde, d. h. also die Source-/Draingebiete alternierend zwei bzw. einen Kontakt in der zweiten Kontaktebene K2 er­ hielten. Dies ist jedoch insofern nachteilhaft, als dass je­ des Source-/Draingebiet gleichmäßig an die Stromversorgung anzuschließen ist, d. h., dass jedes Source-/Draingebiet ein im wesentlichen gleichen Ausgangs- bzw. Eingangswiderstand aufweist. Auch ist eine Symmetrie der Source-/Draingebiete hinsichtlich der Kontaktierung wünschenswert, damit sich eine im wesentlichen homogene Stromdichteverteilung über die Flä­ che der gesamten Source-/Draingebiete ergibt.
Daher ist es Aufgabe der vorliegenden Erfindung, eine ent­ sprechende integrierte Schaltung zu schaffen, wobei es möglich ist, in der zweiten Kontaktebene über die Breite ver­ teilt mehrere Kontakte vorzusehen, ohne dass es Probleme bei der Verschmälerung der Kanalgebiete gibt.
Erfindungsgemäß wird diese Aufgabe durch die integrierte Schaltung nach Anspruch 1 gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß die Kontakte in Breitenrichtung der einzelnen streifenförmigen Gebiete derart angeordnet sind, daß die Breitenerstreckung entsprechender Kontakte benachbarter Ge­ biete verschieden ist.
Die erfindungsgemäße Schaltung weist gegenüber dem bekannten Lösungsansatz u. a. den Vorteil auf, dass trotz einer Dimensi­ onsverkleinerung eine Symmetrie der Kontakte und eine gleiche Anzahl davon für jedes aktive Gebiet beibehalten werden kann.
Erfindungsgemäß weisen die Kontakte der streifenförmigen Gebiete über eine erste Länge eine erste Breitenerstreckung und über eine zweite Länge eine zweite Breitenerstreckung auf.
Erfindungsgemäß beträgt die Breitenerstreckung entsprechender Kontakte eines ersten und zweiten benachbarten Streifens beim ersten Streifen zwei Kon­ takte über die erste Länge und einen Kontakt über die zweite Länge und beim zweiten Streifen zwei Kontakte über die zweite Länge und einen Kontakt über die erste Länge.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des Gegenstandes der Erfindung.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Kon­ takte mit der Breitenerstreckung von einem Kontakt im wesent­ lichen in der Breitenmitte des jeweiligen Gebiets angeordnet.
Gemäß einer weiteren bevorzugten Weiterbildung sind die streifenförmigen Gebiete Source-/Draingebiete von Feldef­ fekttransistoren, welche mit jeweiligen dazwischenlie­ genden Kanalgebieten in ein Halbleitersubstrat eingebracht sind.
Gemäß einer weiteren bevorzugten Weiterbildung ist eine wei­ tere Kontaktebene mit einer jeweiligen Mehrzahl von in Längs­ richtung der einzelnen streifenförmigen Gebiete regelmäßig angeordneten Kontakten vorgesehen, welche unter der Kontakt­ ebene liegt, wobei die Kontakte der weiteren Kontaktebene ei­ ne Breitenerstreckung von einem Kontakt aufweisen.
Gemäß einer weiteren bevorzugten Weiterbildung sind die bei­ den Kontaktebenen über eine dazwischenliegende Metallebene miteinander verbunden.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Anzahl der Kontakte jedes der streifenförmigen Gebiete gleich.
Gemäß einer weiteren bevorzugten Weiterbildung liegen be­ stimmte Kontakte der Konatktebene eines streifenförmigen Ge­ biets über einem benachbarten streifenförmigen Gebiet.
Gemäß einer weiteren bevorzugten Weiterbildung sind die streifenförmige Gebiete im wesentlichen rechteckig.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1 eine schematische seitliche Darstellung einer inte­ grierten Schaltung in Silizium-Technologie als Aus­ führungsform der vorliegenden Erfindung;
Fig. 2 eine schematische Aufsicht-Darstellung einer inte­ grierten Schaltung in Silizium-Technologie der Aus­ führungsform der vorliegenden Erfindung;
Fig. 3 eine schematische seitliche Darstellung einer be­ kannten integrierten Schaltung in Silizium- Technologie; und
Fig. 4 eine schematische Aufsicht-Darstellung der bekann­ ten integrierten Schaltung in Silizium-Technologie.
Fig. 1 ist eine schematische seitliche Darstellung einer in­ tegrierten Schaltung in Silizium-Technologie als Ausführungs­ form der vorliegenden Erfindung, und Fig. 2 ist eine schema­ tische Aufsicht-Darstellung einer integrierten Schaltung in Silizium-Technologie der Ausführungsform der vorliegenden Er­ findung.
Bei der in Fig. 1 gezeigten Ausführungsform der vorliegenden Erfindung bezeichnen gleiche Bezugszeichen wie in Fig. 3 bzw. 4 gleiche bzw. funktionsgleiche Bestandteile.
Die Anordnung der Source-/Draingebiete 2, 4 gemäß Fig. 1 ist identisch wie in Fig. 3. Lediglich das dazwischen liegende Kanalgebiet 3' ist verschmälert dargestellt. Dementsprechend liegen die Kontakte 6, 7 der ersten Kontaktebene K1 sowie die Metallflächen 8a' und 8b' der ersten Metallebene M0 näher beieinander.
Im Unterschied zur bekannten integrierten Schaltung nach Fig. 3 sind bei diesem Beispiel nicht jedem Kontakt der ersten Kontaktebene K1 zwei Kontakte der zweiten Kontaktebene K2 zu­ geordnet, sondern es ist eine symmetrische Struktur vorgese­ hen, bei der für jedes der Source-/Draingebiete, S1, D1, S2, D2, S3 über eine erste Teillänge S1 der Streifenlänge L, hier genau der Hälfte, genau zwei Kontakte in der zweiten Kontakt­ ebene K2 für jeden der Kontakte in der ersten Kontaktebene K1 vorgesehen sind. In der zweiten Teillänge L2, hier der ande­ ren Hälfte, ist jeweils nur ein Kontakt in der zweiten Kon­ taktebene K2 für jeden Kontakt in der ersten Kontaktebene K1 vorgesehen.
Korrespondierend dazu weist das benachbarte Source-/Drainge­ biet, hier beispielsweise das Source-/Draingebiet D1 gegen­ über dem Source-/Draingebiet S1(2) die selbe Kontaktstruktur auf, jedoch spiegelbildlich versetzt.
Mit anderen Worten weist dort, wo im Source-/Draingebiet S1 zwei Kontakte in der zweiten Kontaktebene vorgesehen sind, die Struktur oberhalb D1 nur einen Kontakt in der zweiten Kontaktebene K2 auf, und zwei Kontakte in der zweiten Kon­ taktebene, wobei im ersten Source-/Draingebiet S1(2) nur ein Kontakt in der zweiten Kontaktebene vorgesehen ist. Somit er­ gibt sich eine symmetrische Struktur, welche ein "Aneinander­ rücken" durch Verschmälerung der Kanallänge zulässt. Glei­ chermaßen sind die Kontakte der zweiten Kontaktebene bei die­ sem Beispiel ineinander verschachtelt, und es können sogar Kontakte der zweiten Kontaktebene K2, welche zum Source- /Draingebiet S1 gehören, oberhalb des Source-/Draingebietes D1 liegen.
Alle Source-/Draingebiete haben bei dieser neuen Anordnung die gleiche Anzahl von Versorgungskontakten, was gleich Eingangs- bzw. Ausgangswiderstände zur Folge hat. Auch ist eine voll­ ständige Symmetrie der Source-/Draingebiete zueinander gegeben, und damit die angesprochene günstige Stromdichtevertei­ lung.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere ist die Erläuterung im Zusammenhang mit inte­ grierten Treiberschaltungen in Silizium-Technologie nur bei­ spielhaft.
Selbstverständlich ist die vorliegende Erfindung nicht auf die oben beispielhaft angegebene Kontaktstruktur der zweiten Kontaktebene beschränkt. Beispielsweise ist ein zahnartiges Ineinandergreifen der Kontakte der zweiten Kontaktebene vor­ stellbar. Auch kann bei entsprechenden Platzverhältnissen in der zweiten Kontaktebene eine größere Anzahl von Kontakten pro Kontakt in der ersten Kontaktebene vorgesehen sein. We­ sentlich ist, dass die Kontakte in Breitenrichtung der ein­ zelnen streifenförmigen Gebiete derart angeordnet sind, dass die Breitenerstreckung entsprechender Kontakte benachbarter Source-/Draingebiete verschieden ist, so dass eine Überlap­ pung, bzw. eine Verzahnung möglich ist.
Bezugszeichenliste
1
Substrat
2
,
3
aktive Gebiete
S1-S3 Sourcegebiete
D1, D2 Draingebiete
3
,
3
' Kanalgebiet
K1, K2 Kontaktebenen
M0, M1 Metallebenen
6
,
7
,
9
,
9
',
11
,
12
Kontakte
5
Isolationsschicht
8
a,
8
a',
8
b,
13
a,
13
a',
13
b Metallflächen
G1-G4 Gatebereiche
L, L1, L2 Längenabschnitte

Claims (8)

1. Integrierte Schaltung mit:
einer Mehrzahl parallel nebeneinander angeordneter aktiver streifenförmiger Gebiete (S1, D1, S2, D2, S3);
einer Kontaktebene (K2) mit einer jeweiligen Mehrzahl von in Längsrichtung der einzelnen streifenförmigen Gebiete (S1, D1, S2, D2, S3) regelmäßig angeordneten Kontakten (9'; 11, 12);
wobei die Kontakte (9'; 11, 12) in Breitenrichtung der ein­ zelnen streifenförmigen Gebiete (S1, D1, S2, D2, S3) derart angeordnet sind, daß die Breitenerstreckung entsprechender Kontakte (9'; 11, 12) benachbarter Gebiete verschieden ist;
wobei die Kontakte (9'; 11, 12) der streifenförmigen Gebiete (S1, D1, S2, D2, S3) über eine erste Länge (L1; L2) eine erste Breitenerstreckung und über eine zweite Länge eine zweite Breitenerstreckung aufweisen; und
wobei die Breitenerstreckung entsprechender Kontakte (9'; 11, 12) eines ersten und zweiten benachbarten Streifens (S1, D1) beim ersten Streifen (S1) zwei Kontakte über die erste Länge (L1) und einen Kontakt über die zweite Länge (L2) und beim zweiten Streifen (D1) zwei Kontakte über die zweite Länge (L2) und einen Kontakt über die erste Länge (L1) beträgt.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Kontakte mit der Breitenerstreckung von einem Kontakt im wesentlichen in der Breitenmitte des jeweiligen Gebiets ange­ ordnet sind.
3. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die streifenförmigen Gebiete (S1, D1, S2, D2, S3) Source-/­ Draingebiete von Feldeffekttransistoren sind, welche mit je­ weiligen dazwischenliegenden Kanalgebieten (3') in ein Halb­ leitersubstrat (1) eingebracht sind.
4. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass eine weitere Kontaktebene (K1) mit einer jeweiligen Mehrzahl von in Längsrichtung der einzelnen streifenförmigen Gebiete (S1, D1, S2, D2, S3) regelmäßig angeordneten Kontakten (6, 7) vorgesehen ist, welche unter der Kontaktebene (K2) liegt, wo­ bei die Kontakte (6, 7) der weiteren Kontaktebene (K1) eine Breitenerstreckung von einem Kontakt aufweisen.
5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die beiden Kontaktebenen (K1; K2) über eine dazwischenliegen­ de Metallebene (M0) miteinander verbunden sind.
6. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Anzahl der Kontakte (9'; 11, 12) jedes der streifenförmi­ gen Gebiete (S1, D1, S2, D2, S3) gleich ist.
7. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass bestimmte Kontakte (9'; 11, 12) der Konatktebene (K2) eines streifenförmigen Gebiets über einem benachbarten streifenför­ migen Gebiet liegen.
8. Integrierte Schaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die streifenförmige Gebiete (S1, D1, S2, D2, S3) im wesentli­ chen rechteckig sind.
DE10126566A 2001-05-31 2001-05-31 Integrierte Schaltung Expired - Fee Related DE10126566C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10126566A DE10126566C1 (de) 2001-05-31 2001-05-31 Integrierte Schaltung
US10/128,068 US6583508B2 (en) 2001-05-31 2002-04-23 Integrated circuit with active regions having varying contact arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126566A DE10126566C1 (de) 2001-05-31 2001-05-31 Integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE10126566C1 true DE10126566C1 (de) 2002-12-05

Family

ID=7686795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126566A Expired - Fee Related DE10126566C1 (de) 2001-05-31 2001-05-31 Integrierte Schaltung

Country Status (2)

Country Link
US (1) US6583508B2 (de)
DE (1) DE10126566C1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486061B (zh) * 2020-11-23 2023-01-31 海光信息技术股份有限公司 电路结构、集成电路及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115909C1 (de) * 1991-05-15 1992-11-12 Siemens Ag, 8000 Muenchen, De
DE19752014A1 (de) * 1997-05-27 1998-12-03 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsanordnung
US6020612A (en) * 1997-05-30 2000-02-01 Fujitsu Limited Semiconductor integrated circuit having efficient layout of wiring lines
JP2000307075A (ja) * 1999-04-19 2000-11-02 Fujitsu Ltd 半導体集積回路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115909C1 (de) * 1991-05-15 1992-11-12 Siemens Ag, 8000 Muenchen, De
DE19752014A1 (de) * 1997-05-27 1998-12-03 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsanordnung
US6020612A (en) * 1997-05-30 2000-02-01 Fujitsu Limited Semiconductor integrated circuit having efficient layout of wiring lines
JP2000307075A (ja) * 1999-04-19 2000-11-02 Fujitsu Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
US20020190278A1 (en) 2002-12-19
US6583508B2 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102004014472B4 (de) Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE102004063523B4 (de) Halbleitervorrichtung
DE68917398T2 (de) Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen.
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE10250832A1 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE19541497B4 (de) Lateraler Feldeffekttransistor
DE102006001665A1 (de) Halbleiterschaltung und Verfahren zu deren Herstellung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE10164666B4 (de) Halbleiterbauelement zum Schutz vor elektrostatischer Entladung
DE19637277A1 (de) Widerstand für eine integrierte Schaltung
DE69034088T2 (de) Halbleiteranordnung
DE10126566C1 (de) Integrierte Schaltung
DE102019129109A1 (de) Halbleitervorrichtung
DE3917303C2 (de)
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE4307578C2 (de) Widerstandskette
DE102006048625B4 (de) Halbleiterbauelement
DE102016203906A1 (de) Halbleiterbauelement, insbesondere Leistungstransistor

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee