DE10120052A1 - Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung - Google Patents
Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der HalbleiterschaltungInfo
- Publication number
- DE10120052A1 DE10120052A1 DE2001120052 DE10120052A DE10120052A1 DE 10120052 A1 DE10120052 A1 DE 10120052A1 DE 2001120052 DE2001120052 DE 2001120052 DE 10120052 A DE10120052 A DE 10120052A DE 10120052 A1 DE10120052 A1 DE 10120052A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- mosfet
- semiconductor circuit
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000002955 isolation Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 4
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims description 34
- 238000009413 insulation Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 19
- 238000005516 engineering process Methods 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101100234002 Drosophila melanogaster Shal gene Proteins 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 235000015076 Shorea robusta Nutrition 0.000 description 1
- 244000166071 Shorea robusta Species 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009421 internal insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
MOSFETs (2) mit Betriebsspannungen oberhalb von 10 Volt benötigen zumindest zwischen Gate (G) und Drain (D) eine Driftzone (4), um die elektrische Feldstärke im Halbleitersubstrat (1) zu begrenzen. Die dafür erforderlichen Abstände des Drain (D) vom Gate (G) können mit herkömmlichen Techniken nur mit begrenzter Genauigkeit eingestellt werden. Vor allem im Bereich der Transistorspannungen zwischen 10 und 25 Volt fehlt eine geeignete Technik zur optimalen Einstellung der Länge der Driftstrecke. Die vorliegende Erfindung stellt eine Halbleiterschaltung und ein Verfahren bereit, um diese technologische Lücke zu schließen. Es können nicht nur Driftstrecken beliebiger Länge exakt hergestellt werden; zudem verringert sich die erforderliche Transistorfläche. Vor allem ist die erfindungsgemäße Halbleiterschaltung ohne starke, kleine Implantationsbereiche zerstörende Hitzeeinwirkung herstellbar. Zudem ist bei symmetrischer Bauweise der MOSFETs der erfindungsgemäßen Schaltung die Gate-Länge selbstjustierend herstellbar.
Description
Die Erfindung betrifft eine Halbleiterschaltung mit auf einem
Halbleitersubstrat angeordneten Bauelementen, wobei zumindest
eines der Bauelemente ein MOSFET mit einem Source-Bereich,
einem Gate-Bereich und einem Drain-Bereich ist, und mit Gra
benisolationen, die einige der Bauelemente gegeneinander
elektrisch isolieren, wobei der MOSFET zwischen dem Gate-
Bereich und dem Drain-Bereich eine Driftzone aufweist. Die
Erfindung betrifft ferner ein Verfahren zur Herstellung einer
solchen Halbleiterschaltung.
In der Halbleitertechnik werden integrierte Halbleiterschal
tungen mit Transistoren, insbesondere MOSFETs verschiedener
Größe hergestellt. Kleine Transistoren mit einer Gate-Länge
unterhalb von 0,5 µm werden überwiegend in Logikschaltungen
eingesetzt, in denen eine geringe Betriebsspannung zwischen 1
und 5 Volt kleine Abmessungen des Transistors ermöglicht.
Für höhere Betriebsspannungen werden wesentlich größere Tran
sistoren mit Gate-Längen zwischen 0,5 und 25 µm eingesetzt.
Im Bereich hoher Betriebsspannungen wird zwischen Lei
stungstransistoren mit Betriebsspannungen oberhalb von 40 Volt
und High-Voltage-Transistoren mit Betriebsspannungen von
10 bis 20 Volt unterschieden.
Bei MOSFETs jeglicher Größe werden die Source- und Drain-
Bereiche in Anordnung und Dotierprofil jeweils an die Be
triebsbedingungen angepasst. Zwischen dem Gate-Bereich und
dem Source-Bereich sowie zwischen dem Gate-Bereich und dem
Drain-Bereich können zur Erzielung einer höheren Spannungsfe
stigkeit unter anderem Driftzonen eingebracht werden. Dies
sind Gebiete mit relativ niedriger Dotierung vom gleichen Do
tierungstyp wie Source und Drain, die zwischen dem hochdotierten
Source- bzw. Drainanschluß und dem Gate des MOSFET
angeordnet werden und zu ihrer Wirksamkeit eine gewisse Länge
aufweisen müssen, welche unter anderem von der Dotierung ab
hängig ist. Für Driftzonen einer speziellen Verwendung und
Herstellung, nämlich selbstjustierte Driftzonen bei Lo
giktransistoren, hat sich die Bezeichnung LDD (Lightly Doped
Drain) durchgesetzt. Auch das Source-Dotierungsgebiet kann
eine solche Driftzone aufweisen.
Durch die zwischengeschalteten Driftzonen wird das elektri
sche Feld im Halbleiter insgesamt verringert, insbesondere
jedoch werden Feldstärkeüberhöhungen minimiert. Dadurch kann
die Gefahr eines Spannungsdurchbruchs wirksam vermindert wer
den. Insbesondere bei Hochvolttransistoren mit Betriebsspan
nungen über 10 Volt sowie bei Leistungstransistoren noch hö
herer Spannungsbereiche sind Driftzonen zumindest zwischen
dem Gate-Bereich und dem Drain-Bereich erforderlich, um einen
durchbruchsicheren Transistorbetrieb zu gewährleisten.
Im Rahmen der Fertigung von MOSFETs werden üblicherweise zu
nächst die Driftzonen und anschließend die Source- und Drain-
Bereiche implantiert, da letztere eine höhere Ionenkonzentra
tion erfordern. Der Abstand der Source- und Drain-Bereiche
von dem Gate-Bereich wird je nach Dimension des Transistors
durch unterschiedliche Techniken eingestellt. Kleine Transi
storen mit Gate-Längen unterhalb von 0,25 µm, d. h. im Be
reich gerade noch herstellbarer Strukturbreiten, sind zu
klein, um zwischen Gate und Drain eine Maskierung vorzusehen.
Statt dessen werden sogenannte Spacer gebildet, indem die
Oberfläche des Substrates nach Erzeugung der Gate-Strukturen
mit einer konformen Schicht bedeckt wird, die anschließend
anisotrop bis zur Tiefe ihrer Schichtdicke wieder abgetragen
wird. Dabei bleiben an den Seitenkanten Schichtrückstände,
sog. Spacer zurück, welche die unmittelbare Umgebung des Ga
te-Bereichs abdecken und so für einen ausreichenden Abstand
der Source- und Drain-Implantation vom Gate-Bereich sorgen.
Da die Spacer typischerweise nur ein Drittel der Gate-Höhe
breit sind, ist die Spacer-Technologie für Driftzonen größe
rer Abmessungen nicht geeignet.
Bei Leistungstransistoren werden die wesentlich größeren Ab
stände zwischen Gate- und Drain-Bereich dem Stand der Technik
gemäß überwiegend durch LOCOS-Technologien (Local Oxidation
of Silicon) erzeugt. Dabei wird das Halbleitersubstrat stark
erhitzt und im Bereich zwischen Gate und Drain einer oxidie
renden Atmosphäre ausgesetzt, wobei sich eine Oxid-Schicht
ausbildet, die bei der nachfolgenden Source- bzw. Drain-
Implantation das Substrat maskiert.
Für High-Voltage-Transistoren einer Betriebsspannung zwischen
5 und 40 V, insbesondere 10 bis 20 Volt, ist die LOCOS-
Technologie nicht geeignet, da die hohe Wärmezufuhr, die für
die Oxidierung erforderlich ist, andere Bereiche der Halblei
terschaltung zerstören würde. Insbesondere dann, wenn ein
High-Voltage-Bereich und ein Logik-Bereich gemeinsam auf ei
ner Halbleiterschaltung realisiert werden, schließen die
Transistoren im Logikbereich eine Zufuhr großer Wärmemengen
aus. Die LOCOS-Technologie ist daher für High-Voltage-
Transistoren nicht brauchbar.
Eine denkbare Möglichkeit, den Abstand zwischen dem Gate-
Bereich und dem Drain-Bereich (bzw. dem Source-Bereich) ein
zustellen, besteht darin, das Halbleitersubstrat oberhalb der
Driftzonen durch eine eigene Maske vor der Source-Drain-
Implantation zu schützen. Aufgrund von Lagefehlern der Maske,
insbesondere Offset-Fehlern, muß der Maskensteg jedoch brei
ter dimensioniert werden, als es der gewünschten Länge der
Driftzone entspricht. Maskentechnisch hergestellte Driftzonen
sind daher stets länger, als es dem Optimum entspräche. Durch
das oft ungünstige Verhältnis zwischen optimaler Länge der
Driftzone und der maximal auftretenden Verjustierung der Mas
ke sind außerdem die Transistorparameter stark von den Pro
zessschwankungen abhängig. Dadurch können Transistoren mit
Driftzonen unterhalb von 0,5 µm mit Masken, deren Überdimensionierung
die üblichen Lagefehler ausgleicht, kaum herge
stellt werden.
Somit ist keines der genannten Verfahren geeignet, um High-
Voltage-Transistoren mit Driftzonen einer Länge zwischen 0,25
und 0,5 µm auf einfache Weise herzustellen. Hierzu wird ein
neues Verfahren benötigt. Ebenso ist es für Transistoren mit
längerer Driftzone prinzipiell wünschenswert, ein selbstju
stierendes Herstellungsverfahren mit geringem zusätzlichen
Flächenbedarf für den Transistor zu schaffen. Durch ein
selbstjustierendes Herstellungsverfahren lassen sich die
durch Lagefehler bedingten Schwankungen der Transistorparame
ter eliminieren. Dadurch ergeben sich sowohl technologie- als
auch designseitig wertvolle Optimierungsmöglichekeiten, mit
denen der Flächenbedarf der Schaltung verringert werden kann.
Ferner erfordert die steigende Komplexität der Schaltkreise
angesichts begrenzter Chipgrößen eine zunehmende Miniaturi
sierung. Daher wäre es wünschenswert, den Platzbedarf eines
MOSFET auf der Substratoberfläche zu verringern.
Es ist die Aufgabe der vorliegenden Erfindung, eine Halblei
terschaltung bereitzustellen, die sowohl High-Voltage-
Transistoren mit Driftzonen zwischen Gate und Drain als auch
einen thermisch anfälligen, eine starke Aufheizung ausschlie
ßenden Low-Voltage-Bereich aufweist. Der Platzbedarf des
High-Voltage-Transistors sollte bei gleicher Betriebsspannung
möglichst kleiner sein als bei herkömmlichen Halbleiterschal
tungen. Es ist ferner die Aufgabe der Erfindung, ein Verfah
ren anzugeben, mit dem solche Halbleiterschaltungen kosten
günstig herstellbar sind.
Diese Aufgabe wird hinsichtlich der Halbleiterschaltung da
durch gelöst, daß der MOSFET zwischen dem Gate-Bereich und
dem Drain-Bereich eine Grabenisolation aufweist und daß die
Driftzone im Halbleitersubstrat unterhalb der Grabenisolation
des MOSFETs verläuft.
Erfindungsgemäß wird eine Grabenisolation, wie sie zur gegen
seitigen elektrischen Isolierung anderer Bauelemente der
Halbleiterschaltung eingesetzt wird, auch innerhalb des MOS-
FETs zwischen Gate-Bereich und Drain-Bereich vorgesehen. Die
Grabenisolation kann ein flacher oder auch tieferer Graben
sein, der sich von der Oberfläche des Halbleitersubstrats in
dieses hinein erstreckt und auf irgendeine Weise so gefüllt
ist, daß er elektrisch isoliert. Die Grabenisolation des MOS-
FETs gleicht hinsichtlich ihrer Abmessung und ihrer Struktur
derjenigen Grabenisolation, die andernorts auf der Substrat
oberfläche zwischen benachbarten Bauelementen wie Transisto
ren, insbesondere MOSFETs vorhanden ist, um diese gegeneinan
der elektrisch zu isolieren. Erfindungsgemäß wird eine derar
tige Grabenisolation nun innerhalb eines einzigen Bauele
ments, nämlich eines MOSFETs eingebaut. Sie übernimmt dort
die Funktion, die bei herkömmlichen Halbleiterschaltungen je
nach Transistorabmessung durch Spacer, LOCOS-Oxidschichten
oder zusätzliche Maskenhergestellt wird.
Zugleich verringert die Grabenisolation des MOSFETs dessen
Platzbedarf auf dem Halbleitersubstrat, weil erfindungsgemäß
die Driftzone, die den Gate-Bereich mit dem Drain-Bereich
verbindet, im Halbleitersubstrat unterhalb der Grabenisolati
on verläuft. Dadurch wird die Driftzone um eine Strecke län
ger, die in etwa der zweifachen Grabentiefe entspricht. Der
Abstand zwischen Gate und Drain kann daher bei gleichbleiben
der Driftstrecke verringert werden, was den Platzbedarf des
MOSFETs auf dem Halbleitersubstrat verringert. Die Driftzone
umläuft erfindungsgemäß die Grabenisolation, die typischer
weise tiefer ist als die Source- bzw. Drain-Implantation, und
führt zu einer kompakteren Bauweise des Transistors als her
kömmliche, oberflächennah verlaufende und daher bei gleicher
Driftstrecke lateral ausgedehntere Driftzonen.
Des weiteren wird die eine Grabenisolation umlaufende Drift
zone zu Gate und Source/Drain des MOSFET selbstjustiert her
gestellt.
Der erfindungsgemäße Einsatz an sich bekannter Grabenisola
tionen innerhalb eines MOSFETs erhöht somit die Packungsdich
te und verbessert zudem das elektrische Schaltverhalten des
MOSFETs gegenüber einem solchen Transistor, der mit herkömm
lichen Technologien, d. h. maskenbedingten Toleranzen herge
stellt ist und deshalb nicht optimal dimensioniert werden
kann.
Eine bevorzugte Ausführungsform sieht vor, daß die Grabeniso
lationen Shallow-Trench-Isolationen (STI) sind. Damit werden
Grabenisolationen bezeichnet, die durch Ätzung eines Grabens
ausreichender Tiefe und anschließendes Auffüllen des Grabens
mit einem Isolator - üblicherweise einem Oxid - hergestellt
werden. Die Shallow-Trench-Technologie wird zur Herstellung
von Grabenisolationen zwischen benachbarten Transistoren be
reits eingesetzt. Da eine solche Grabenisolation auch inner
halb des MOSFETs vorgesehen ist, ist die Halbleiterschaltung
nicht nur kompakter und im High-Voltage-Bereich besser opti
miert; zusätzlich sind auch die Driftzonen der MOSFETs
selbstjustierend. Die Halbleiterschaltung ist wegen des ver
ringerten Flächenbedarfes und der Eliminierung von sog. kri
tischen Maskenebenen (mit hohen Anforderungen an die Justie
rung und Herstellungstoleranz der Masken) auch preisgünstiger
als herkömmliche Halbleiterschaltungen.
Bevorzugte Ausführungsformen sehen vor, daß die Grabenisola
tionen ein Oxid, insbesondere Siliziumdioxid oder alternativ
mehrere aufeinanderfolgende Füllschichten, insbesondere auch
Polysilizium enthalten. Die Grabenisolationen innerhalb des
MOSFETs und zwischen anderen Bauelementen können ganz oder
teilweise mit dem jeweiligen Isolationsmaterial gefüllt sein.
In der Praxis werden die Seitenwände und der Boden des Gra
bens thermisch oxidiert sein und ein durch Abscheidung einge
brachtes Füllmaterial umschließen. Das Füllmaterial innerhalb
des thermischen Grabenoxids kann jedoch auch vollständig oder
in Teilbereichen elektrisch leitfähig sein, in welchem Fall
sich der Verlauf elektrischer Felder innerhalb der Driftzone
beeinflussen läßt.
Bevorzugte Ausführungsformen sehen vor, daß die Grabenisola
tionen 0,05 bis 1 µm breit und 0,15 bis 1 µm tief sind. Diese
Abmessungen entsprechen denjenigen von Shallow-Trench-Gräben,
die zur Isolation von Bauelementen mit Betriebsspannungen bis
in den High-Voltage-Bereich hinein eingesetzt werden. Die Ab
messungen der Grabenisolationen sind jedoch nicht an die vor
geschlagenen Dimensionen gebunden. So kann ein besonders tie
fer Graben, z. B. ein vom DRAM her bekannter Deep Trench, den
Platzbedarf des Transistors drastisch verringern. Ebenso bie
tet sich ein besonders breiter Isolationsgraben für hohe
Spannungen bis in den Leistungshalbleiterbereich an. Die
transistorinterne Grabenisolation kann auch kleinere Abmes
sungen als vorgeschlagen aufweisen, um diejenige technologi
sche Lücke zu schließen, die durch immer niedrigere Gate-
Kontakte und damit schmaler werdende Spacer entsteht.
Eine bevorzugte Ausführungsform sieht vor, daß die Driftzone
sich von der Grabenisolation des Transistors aus weniger als
500 nm, vorzugsweise weniger als 100 nm in das Halbleitersub
strat hinein erstreckt. Dies erfordert eine nur geringe Im
plantationsenergie. Dennoch wird die Implantation insgesamt
tief unter die Substratoberfläche eingebracht, da bei der
Shallow-Trench-Isolation der Graben erst nachträglich mit ei
nem Isolationsmaterial gefüllt wird, d. h. zunächst eine Ver
tiefung freiliegt. Die Implantation für die Driftzone kann
deshalb direkt auf den Boden und die Seitenwände des Grabens,
d. h. unter die Grabenisolation implantiert werden.
Eine weitere Ausführungsform sieht vor, daß die Driftzone ei
ne Dotierung aufweist, die durch eine Ionenimplantation mit
einer Dosis von 1011 bis 1015/cm2 eingebracht worden ist. Je
nach Tiefe des Grabens kann die Implantationsdosis jedoch
auch außerhalb dieses Bereichs liegen und eine längere oder
kürzere Driftstrecke kompensieren.
Eine Weiterbildung der Erfindung sieht vor, daß die Grabeni
solation des MOSFETs deren Drain-Bereich auf der Oberfläche
des Halbleitersubstrats ganz umschließt. In diesem Fall ist
der Oxidgraben nicht nur zwischen Gate und Drain, sondern
auch auf der gegenüberliegenden Seite des Drain angeordnet
sowie vorzugsweise auch beiderseits der Drain-Weite. Hierbei
bildet der Drain-Bereich innerhalb der Substratoberfläche ei
ne lateral allseitig abgeschirmte Insel von Substratmaterial.
Sofern nur der Bereich der Grabenisolation zwischen Gate und
Drain mit einer LDD-Implantation umgeben wird, kann der übri
ge Bereich der Grabenisolation auf der dem Gate abgewandten
Seite des Drain gleichzeitig eine Isolation zum nächsten Bau
element bewirken.
Eine andere Weiterbildung der Erfindung sieht vor, daß der
MOSFET zwischen dem Source-Bereich und dem Gate-Bereich eine
weitere Grabenisolation und eine darunter verlaufende weitere
Driftzone aufweist. Gemäß dieser Weiterbildung wird ein sym
metrischer MOSFET vorgeschlagen, dessen Betriebsparameter
einfacher berechenbar und leichter optimierbar sind. Auf der
Seite des Source-Bereiches kann die weitere Grabenisolation
den Source-Kontakt in gleicher Weise umgeben, wie zuvor am
Beispiel des Drain-Kontaktes beschrieben. Sofern sich die
Driftzonen-Implantationen dann nicht in die Bereich der Gra
benisolationen außerhalb von Source und Drain erstrecken, ist
der MOSFET-Bereich in zwei Richtungen gegenüber anderen Bau
elementen bereits abgeschirmt.
Vorzugsweise ist vorgesehen, daß der MOSFET für eine Be
triebsspannung von 10 bis 25 Volt dimensioniert ist. Damit
kommen typische High-Voltage-Transistoren für die vorliegende
Erfindung in Frage, wobei sich vor allem die Untergrenze des
Spannungsbereiches im Zuge fortschreitender Miniaturisierung
verschieben kann.
Für diesen Fall ist insbesondere vorgesehen, daß der MOSFET
eine Gate-Länge von 0,25 bis 1,5 µm besitzt und eine Länge
der Driftzone von 0,3 bis 0,8 µm aufweist. Der erfindungsgemäß
eingesetzte Isolationsgraben schließt damit diejenige Lücke,
die weder durch die Spacer-Technik noch durch die LOCOS-
Technik und nur unzureichend durch die Masken-Technik abge
deckt wird.
Eine alternative Ausführungsform der Erfindung sieht vor, daß
der MOSFET für eine Betriebsspannung von mehr als 40 Volt di
mensioniert ist und daß der Gate-Bereich sich teilweise über
die Grabenisolation des MOSFETs erstreckt. Gemäß dieser Wei
terbildung können selbst Leistungstransistoren mit Hilfe ei
nes Shallow-Trench-Grabens hergestellt werden, wobei der den
transistorinternen Isolationsgraben überdeckende Bereich des
Gate die Funktion einer Feldplatte übernimmt, den Feldverlauf
in der Driftzone unterhalb der Grabenisolation günstig zu be
einflussen.
Die erfindungsgemäße Halbleiterschaltung ist daher an eine
große Bandbreite von Betriebsspannungen bzw. Transistorabmes
sungen anpaßbar.
Die der Erfindung zugrundeliegende Aufgabe wird ferner gelöst
durch ein Verfahren zur Herstellung einer Halbleiterschaltung
mit einem MOSFET, der zwischen einem Gate-Bereich und einem
Drain-Bereich eine Driftzone aufweist, wobei die folgenden
Schritte der Reihe nach ausgeführt werden:
- a) Aufbringen einer Maske auf ein Halbleitersubstrat,
- b) Strukturieren der Maske und Ätzen eines ersten und eines zweiten Grabens in das Halbleitersubstrat,
- c) Einbringen einer Implantation unter den zweiten Graben,
- d) Füllen des ersten und des zweiten Grabens in der Weise, daß beide Gräben elektrisch isolierend sind,
- e) Entfernen der Maske,
- f) Erzeugen eines bis an eine erste Seitenwand des zweiten Grabens heranreichenden Gate-Bereichs,
- g) Erzeugen eines bis an eine zweite, gegenüberliegende Sei tenwand des zweiten Grabens heranreichenden Drain-Bereichs,
- h) Fertigstellen eines MOSFETs.
Bei herkömmlichen Verfahren werden zunächst Gate-Strukturen
gefertigt, bevor die Driftzonen-Implantationen eingebracht,
Spacer, LOCOS-Oxide oder Masken erzeugt und schließlich die
Source- und Drain-Implantationen eingebracht werden. Dabei
werden die Gate-Strukturen gefertigt, bevor sämtliche
Anschlußimplantationen eingebracht werden.
Dem gegenüber werden bei dem erfindungsgemäßen Verfahren die
Driftimplantationen noch vor der Fertigung der Gate-
Strukturen eingebracht, nämlich bereits während der Fertigung
der Grabenisolationen zur gegenseitigen Abschirmung verschie
dener Bauelemente. Hierbei kann mit an sich bekannten Grabe
nisolationstechniken, die ohne starke Erwärmung des Substrats
auskommen, ein High-Voltage-MOSFET mit ausgedehnter Driftzone
hergestellt werden, ohne hitzeanfällige Low-Voltage-Bereiche
zu schädigen.
Das erfindungsgemäße Verfahren wird im Rahmen der Beschrei
bung der Fig. 4A bis 4C näher erläutert werden.
Das Verfahren wird vorzugsweise angewandt, um eine Halblei
terschaltung, wie sie vorstehend beschrieben wurde, herzu
stellen.
Das Verfahren eignet sich insbesondere zur Herstellung von
Chipkarten oder Flash-Speichern sowie EEPROMs. Gerade in
Flash- und EEPROM-Speichern ist zur bestimmungsgemäßen Funk
tion der Speicherbereiche die Versorgung mit einer hohen
Spannung, typischerweise zwischen 10 und 20 V erforderlich.
Chipkarten enthalten des weiteren zusätzlich High-Voltage-
Bereiche, in denen Bauelemente zu Spannungsvervielfachern ge
schaltet sind und so eine hohe Betriebsspannung zum Betrieb
der nichtflüchtigen Speicher aus der externen, niedrigeren
Versorgungsspannung bereitstellen. Solche internen Spannungs
erzeugungen werden zunehmend auch für Flash- und EEPROM-
Speicher eingesetzt, weil damit die Anschlüsse und Beschal
tung der externen Versorgung mit einer hohen Spannung einge
spart werden können.
Die Erfindung wird nachstehend anhand der Fig. 1 bis 3 und
4A bis 4C beschrieben. Es zeigen:
Fig. 1 eine Draufsicht auf eine erfindungsgemäße
Halbleiterschaltung in schematischer Dar
stellung,
Fig. 2 einen Querschnitt durch die erfindungsge
mäße Halbleiterschaltung entlang der Li
nie C,
Fig. 3 eine Draufsicht auf einen Ausschnitt der
erfindungsgemäßen Halbleiterschaltung
entsprechend dem Ausschnitt A und
Fig. 4A bis 4C eine schematische Darstellung des erfin
dungsgemäßen Verfahrens.
Fig. 1 zeigt ein Beispiel einer erfindungsgemäßen Halblei
terschaltung, die auf einem Halbleitersubstrat 1 sechs Bau
elemente B1, B2, . . ., B6 aufweist. Zur elektrischen Abschir
mung einiger dieser Bauelemente untereinander, insbesondere
von Bauelement B2 zu Bauelement B5 bzw. von Bauelement B4 zu
Bauelement B6 ist eine Grabenisolation 3 vorgesehen. Die Gra
benisolation 3 wird in an sich bekannter Weise hergestellt,
wobei Teile des Bauelements B4 (in Fig. 2 mit dem Bezugszei
chen 2 bezeichnet) bereits gleichzeitig mit der Grabenisola
tion 3 hergestellt werden. Die Anordnung der Bauelemente und
der Grabenisolation ist rein schematisch und daher willkür
lich.
Der entlang der Linie C senkrecht zur Substratoberfläche ge
schnittene Teilbereich A der erfindungsgemäßen Halbleiter
schaltung ist in Fig. 2 näher dargestellt. Darin bezeichnet
das Bezugszeichen 2 einen Transistor, nämlich einen MOSFET,
der dem Bauelement B4 aus Fig. 1 entspricht. Rechts des MOS-
FETs schließt sich der Querschnitt durch die Grabenisolation
3 an.
Der Transistor 2 weist einen Gate-Bereich G, einen Source-
Bereich S und einen Drain-Bereich D auf. Letztere Bereiche
sind von dem Gate-Bereich G in einem gewissen Abstand ange
ordnet, wie auch der Source-Kontakt s und der Drain-Kontakt d
verdeutlichen. Zwischen dem Gate-Bereich G und dem Drain-
Bereich D verläuft eine Grabenisolation 5, unterhalb derer
sich eine Driftzone 4, typischerweise ein LDD-Bereich, er
streckt. Er verbindet den Kanalbereich k mit der Drain-
Implantation und ist, da er die im Vergleich zum Drain-
Bereich tiefere Grabenisolation 5 umläuft, länger, als es dem
Abstand zwischen dem Gate-Bereich G und dem Drain-Kontakt d
auf der Substratoberfläche entspricht. Dies hat zur Folge,
daß elektrische Felder innerhalb der Driftzone bei vorgegebe
ner Gate-Drain-Spannung geringer sind. Je tiefer der Graben 5
ausgebildet ist, desto größer ist die Betriebsspannung, d. h.
die Source-Drain-Spannung, die der MOSFET 2 bei gleichblei
bender Substratfläche aushält. Die Grabenisolationen 3 und 5
sind in gleicher Weise ausgebildet bis auf die Transistor
interne Driftzone 4, die lediglich die Grabenisolation 5 um
gibt.
Der Transistor 2 wird mit einer Betriebsspannung von typi
scherweise von 10 bis 20 V, alternativ jedoch mit weitaus hö
heren Spannungen betrieben. Je tiefer die Gräben 3 und 5 aus
gebildet sind, desto höher ist die anlegbare Transistorspan
nung. Dadurch ist die Packungsdichte der erfindungsgemäßen
Halbleiterschaltung im High-Voltage-Bereich größer als im
Falle herkömmlicher Schaltungen, deren MOSFETs entlang der
Substratoberfläche verlaufende Driftzonen 4 aufweisen und da
her ausgedehnter sind.
Die Gräben 3 und 5 werden gleichzeitig geätzt, noch bevor die
Herstellung des MOSFETs 2 mit der Erzeugung des Gate-Oxids 9
beginnt. Jedoch wird schon während der Fertigung der Grabeni
solationen 3 und 5 die Driftzone 4 unter den Graben 5 des
Transistors 2 eingebracht, bevor die Gräben 3 und 5 mit einem
Isolationsmaterial gefüllt werden. Erst dann schließt sich
die Erzeugung des Gate-Oxids g und der Gate-Struktur G, die
Implantation der Source- und Drain-Bereiche S, D und die An
bringung der entsprechenden Kontakte s, d an. Die bereits
eingebrachte Grabenisolation 5 absorbiert die Source-/Drain-
Implantation in der Nähe des Gate G, so daß die Herstellung
von Spacern, eine LOCOS-Oxidation oder eine zusätzliche Mas
kierung über der Driftzone 4 nicht erforderlich sind.
Fig. 2 zeigt außerdem eine Kombination bevorzugter Ausfüh
rungsarten der Erfindung, die durch weitere Isolationsgräben
5a, 7 und 7a verdeutlicht werden.
Die Bereiche 5 und 5a bilden zwei vorzugsweise oxidgefüllte,
auf jeden Fall aber elektrisch isolierende Gräben, die ober-
und unterhalb der Zeichenebene verbunden sein können. In die
sem Fall umschließt die Grabenisolation 5, 5a den Drain-
Bereich D in der Oberfläche des Halbleitersubstrats vollstän
dig und bewirkt so eine bessere Abschirmung gegenüber umlie
genden Bauelementstrukturen. Wie der gestrichelt umgrenzte
Bereich 4a andeutet, kann auch der zusätzliche Graben 5a von
einer Driftimplantation umgeben sein. Diese Implantation 4a
wird gleichzeitig mit der Driftimplantation 4 eingebracht,
falls eine Verbindung des Drain-Bereichs durch das Substrat
material hindurch zu einem weiteren Bauelement erwünscht ist.
Eine andere Weiterbildung der erfindungsgemäßen Halbleiter
schaltung verdeutlichen die zusätzlichen Grabenisolationen 7,
7a, die den Source-Bereich S umgeben. Die unterhalb der Gra
benisolation 7 eingebrachte Driftimplantation 6 und die mög
licherweise zusätzliche Implantation 6a - beide strichpunk
tiert angedeutet - haben dieselben Funktionen wie entspre
chende Implantationen auf der Drain-Seite. Sofern die Shal
low-Trench-Isolation 7 zwischen Source S und Gate G vorgese
hen wird, ist die LDD-Implantation 6 erforderlich. Durch die
beiderseits des Gate-Bereichs G angeordneten Gräben 5 und 7
und die unter ihnen verlaufenden Driftzonen 4 und 6 wird ein
symmetrischer Transistoraufbau verwirklicht.
Fig. 2 zeigt außerdem, daß sich der Gate-Bereich G, beste
hend aus dem Gate-Oxid g und den darüberliegenden, meistens
mindestens zwei elektrisch leitfähigen Gate-Schichten, bis
über die Grabenisolationen 5 und 7 erstreckt. Das Ausmaß die
ser Überdeckung ist zunächst willkürlich, wesentlich ist je
doch, daß der Gate-Bereich, insbesondere das Gate-Oxid 9 bis
an die ihm zugewandeten Seitenwände 10 der Grabenisolationen
5 und 7 heranreicht. Dadurch wird ein besonderer Vorteil die
ser Weiterbildung verdeutlicht: Da mit Hilfe einer einzigen
Maske beide transistoreigenen Grabenisolationen 5 und 7 ge
fertigt werden, ist es möglich, die Gate-Länge selbstjustiert
herzustellen. Durch den vorgegebenen Abstand der Gräben 5 und
7, d. h. der Driftimplantationen 4 und 6 auf deren Innenwän
den, ist die Gate-Länge festgelegt, auch wenn sich die Gate-
Struktur G lagefehlerbedingt ein wenig über beide Oxidgräben
5 und 7 erstreckt. Des weiteren wird die Länge der Driftzone
nur durch die Grabentiefe und -weite bestimmt und ist daher
ebenfalls selbstjustierend in Bezug auf Gate sowie Source-
und Drain-Kontakte. Die selbstjustierte Herstellung einer
vorgegebenen Gate-Länge ist von großer Bedeutung für die
elektrischen Betriebsparameter des MOSFETs.
Sofern die erfindungsgemäße Halbleiterschaltung diesen MOSFET
mit einer wesentlich höheren Spannung versorgt, kann sich der
Gate-Bereich G auch weit über die Transistoreigene Grabeniso
lation, insbesondere über diejenige zum Drain-Bereich D hin
(Bezugszeichen 5) erstrecken, um den Verlauf des elektrischen
Feldes entlang der Driftzone 4 zu beeinflussen. In diesem
Fall lassen sich durch eine teilweise leitfähige Verfüllung
des Grabens sowie gegebenenfalls die Anordnung weiterer Elek
troden auf der Grabenoberfläche weitere Verbesserungen der
elektrischen Eigenschaften des Transistors erreichen. Hierzu
kann der Graben mit einer isolierenden Oxidschicht versehen
werden und anschließend mit einem Polysiliziummaterial, wel
ches später dotiert wird, oder mit einem dotierten Polysili
ziummaterial gefüllt werden. Schließlich wird der Graben mit
einer isolierenden Schicht abgedeckt.
Fig. 3 zeigt den in Fig. 2 im Querschnitt dargestellten
Ausschnitt der erfindungsgemäßen Halbleiterschaltung in
Draufsicht auf die Substratoberfläche. Fig. 3 entspricht da
mit dem durch das Rechteck A umrissenen Ausschnitt der Halb
leiterschaltung aus Fig. 1. Der MOSFET 2 entspricht dabei
dem Bauelement B4.
Der Gate-Bereich G überdeckt das unter ihm liegende Gate-Oxid
g, welches seitlich mindestens bis an die Seitenwände 10 der
Source- und Drain-seitigen Grabenisolationen 7 und 5 heran
reicht. Source S und Drain D sind jeweils von Oxid-gefüllten
Gräben 7, 7a; 5, 5a umgeben, die gleichzeitig mit der Graben
isolation 3 gefertigt worden sind. Die Grabenisolation 3
dient zur Abschirmung des Bauelements B4, d. h. des MOSFETs 2
von benachbarten Bauelementen. Zusätzlich kann eine weitere
Grabenisolation 5a vorgesehen sein. Insbesondere ist vorteil
haft, wenn diese eine zusätzliche abschirmende Wirkung be
wirkt oder die Abschirmung anstelle der Grabenisolation 3
vollständig übernimmt. In diesem Fall wird die Driftimplanta
tion ausschließlich im Bereich 5 zwischen dem Gate G und dem
Drain D, nicht aber im Bereich 5a eingebracht. Entsprechendes
gilt für die Source-seitigen Gräben.
Nachdem die Driftimplantationen in die offenliegenden Gräben
5, 7 und ggf. auch 5a, 7a eingebracht sind, werden die Gräben
oberflächlich oxidiert und mit Siliziumdioxid, einem anderen
Isolator oder Polysilizium gefüllt. Danach wird das Gateoxid
g sowie die darüberliegende Gate-Schicht bzw. der darüberlie
gende Gate-Schichtenstapel G abgeschieden und strukturiert,
wobei ein ausreichend breites Gate G, das sich geringfügig
über die Seitenwände 10 der gefüllten Gräben 5 und 7 er
streckt, einen einwandfreien Betrieb des selbstjustierten
Transistors ermöglicht.
Schließlich werden die Source-/Drain-Implantationen S. D ein
gebracht, wobei die Oxid-gefüllten Gräben 5 und 7 die darun
terliegenden LDD-Implantationen 4 und 6 (siehe Fig. 2)
schützen.
Die Fig. 4A bis 4C verdeutlichen das erfindungsgemäße Ver
fahren anhand eines Ausschnittes der hergestellten Halblei
terschaltung in drei verschiedenen Verfahrensstadien.
Fig. 4A stellt einen Schnitt durch die Halbleiterschaltung
in Fig. 1 entlang der Linie D dar, wobei im Unterschied zu
Fig. 2 kein Graben 5a gebildet wird. Statt dessen ist der
außerhalb des Transistors 2 liegende Graben 3 näher an den
Graben 5 herangerückt, um die Fertigung eines Shallow-Trench-
Grabens 3 und einer High-Voltage-Driftzone 4 unter einem
transistoreigenen Graben 5 gleichzeitig zu verdeutlichen.
Zunächst wird eine Maske 8, die vorzugsweise eine Hartmaske
ist, auf das Halbleitersubstrat 1 aufgebracht. Diese wird an
schließend strukturiert, wozu eine wesentlich dickere Maske
aus einem anderen Material, vorzugsweise eine Lackmaske 9,
verwendet wird.
Anschließend werden die Gräben 3 und 5 geätzt. Die Gräben
können gemeinsam mit der Hartmaske 8 geätzt werden, während
die Lackschicht 9 sich noch auf dem Substrat befindet. Es ist
ebenso möglich, zuerst die Lackschicht 9 zu entfernen und
dann die Gräben 3 und 5 mit Hilfe der Hartmaske 8 allein zu
ätzen.
Anschließend wird eine für die Driftzone bestimmte Implanta
tion ausschließlich in den Graben 5, nicht aber den Graben 3
eingebracht. Dazu dient eine nicht näher dargestellte Maske,
die den Graben 3 abdeckt.
Die erzeugte Driftimplantation für den LDD-Bereich 4 des MOS-
FETs ist in Fig. 4B dargestellt. Im dargestellten Stadium
des Verfahrens sind bereits beide Gräben 3 und 5 mit einer
elektrisch isolierenden Füllung versehen. Die Füllungen wur
den eingebracht, nachdem die Lackmaske 9 und ggf. eine weite
re Maske zur Abdeckung des Grabens 3 entfernt worden sind.
Ausgehend von Fig. 4B kann nun auch die Hartmaske 8 entfernt
und rechts und links des Grabens 5 der entsprechende Transi
storanschluß, nämlich Gate G und Drain D gefertigt werden
(Fig. 4C). Dazu wird - ausgehend von Fig. 4B, zunächst die
Hartmaske 8 durch Ätzung entfernt und auf der linken Seite
des Grabens 5 durch ein hochreines Gate-Oxid g ersetzt. Das
Gate-Oxid g wird zunächst ganzflächig abgeschieden ebenso wie
darüberliegende Schichten des Gate-Bereiches G. Anschließend
wird die Gate-Struktur G, g strukturiert, so daß sie sich
leicht über die Grabenfüllung 5 hinaus erstreckt. In jedem
Fall ragt die Gate-Oxidschicht mindestens bis an die linke
Seitenwand 10 der Grabenfüllung 5 heran, wo sich die Driftzo
nenimplantation 4 befindet.
Schließlich wird noch die Drainimplantation D auf der rechten
Seite der Grabenfüllung 5 eingebracht, so daß die Driftzone 4
unterhalb der Grabenfüllung 5 das Gate-Oxid mit dem Drain-
Bereich D verbindet. Die Driftzone 4 dient somit als LDD-
Bereich des Transistors. Zwischen dem Gate-Oxid und dem Sour
ce-Bereich, der in Fig. 4C nicht dargestellt ist, kann ein
spiegelsymmetrisch angeordneter LDD-Bereich vorgesehen sein.
Insbesondere für Transistoren mit Betriebsspannungen oberhalb
10 Volt sind jedoch in erster Linie Drain-seitige Driftzonen
erforderlich.
Entsprechend dem erfindungsgemäßen Verfahren werden ein er
ster und ein zweiter Graben 3 und 5, von denen nur der zweite
(Bezugszeichen 5) einer Driftzonenimplantation I ausgesetzt
wird, im Rahmen der herkömmlichen Shallow-Trench-Technik und
somit vor der Herstellung des eigentlichen Transistors er
zeugt. Nach der Füllung beider Gräben in einer Weise, daß
diese elektrisch isolierend sind, wird die zur Grabenätzung
verwandte Hartmaske 8 entfernt.
Später, im Rahmen der Transistorfertigung, wird ein MOSFET um
den zweiten Graben herum erzeugt. Dabei wird der Gate-
Bereich, bestehend aus dem Gate-Oxid g, einer Polysilizium
schicht h und einer elektrisch gut leitfähigen Schicht i, so
strukturiert, daß er bis an eine erste Seitenwand 10 des
zweiten Grabens 5 heranreicht. In Fig. 4C ist dies die linke
Seitenwand des Grabens 5. Ferner wird ein Drain-Bereich D so
erzeugt, daß er aus der entgegengesetzten Richtung bis an die
gegenüberliegende Seitenwand des zweiten Grabens heranreicht
- in Fig. 4C die rechte Seitenwand 11 des Grabens 5. An die
ser Seitenwand 11 überlagert sich die Drainimplantation D mit
der schon vorhandenen LDD-Implantation 4, wodurch ein elek
trischer Kontakt unter das Grabenoxid hindurch bis zum Gate-
Oxid g möglich wird. Die seitliche Anpassung der Gate-
seitigen Drainkante an die Seitenwand 11 des Grabens 5 erfor
dert keinerlei Maßnahmen, weil dank des erfindungsgemäßen
Verfahrens die Drainimplantation in die gesamte Transistoro
berfläche, d. h. auch in das Grabenoxid 5 hinein implantiert
werden kann, ohne die Driftzone 4 mit der näheren Umgebung
des Gate G zu erreichen. Hieraus ergibt sich der Vorteil des
erfindungsgemäßen Verfahrens.
Je nach Breite der Grabenfüllung 5 werden Gate-Drain-Abstände
von 0,25 bis 0,5 µm oder darüber eingestellt, ohne daß es da
zu eines Spacers, eines LOCOS-Oxids oder einer zusätzlichen
Maske direkt neben dem Gate-Bereich bedarf. Auf diese Weise
ist es möglich, Driftzonen beliebiger Länge herzustellen und
somit auch die Durchbruchspannung zu optimieren.
Claims (14)
1. Halbleiterschaltung mit auf einem Halbleitersubstrat (1)
angeordneten Bauelementen (B1, B2, B3, B4, B5, B6), wobei
mindestens eines der Bauelemente (B1) ein MOSFET (2) mit ei
nem Source-Bereich (S), einem Gate-Bereich (G) und einem
Drain-Bereich (D) ist, und mit Grabenisolationen (3) zur
elektrischen Isolierung von Bauelementen (B2, B5), wobei der
MOSFET (2) zwischen dem Gate-Bereich (G) und dem Drain-
Bereich (D) eine Driftzone (4) aufweist,
dadurch gekennzeichnet, daß
der MOSFET (2) zwischen dem Gate-Bereich (G) und dem Drain-
Bereich (D) eine Grabenisolation (5) aufweist und daß die
Driftzone (4) im Halbleitersubstrat (1) unterhalb der Grabe
nisolation (5) des MOSFETs (2) verläuft.
2. Halbleiterschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
die Grabenisolationen (3, 5) Shallow-Trench-Isolationen (STI)
sind.
3. Halbleiterschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Grabenisolationen (3, 5) ein Oxid, insbesondere Silizium
dioxid enthalten.
4. Halbleiterschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Grabenisolationen (3, 5) Polysilizium enthalten.
5. Halbleiterschaltung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
die Grabenisolationen (3, 5) 0,05 bis 1 µm breit sind.
6. Halbleiterschaltung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
die Grabenisolationen (3, 5) 0,15 bis 1 µm tief sind.
7. Halbleiterschaltung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß
die Driftzone (4) sich von der Grabenisolation (5) des MOS-
FETs (2) aus weniger als 500 nm, vorzugsweise weniger als 100 nm
in das Halbleitersubstrat hinein erstreckt.
8. Halbleiterschaltung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß
die Driftzone (4) Dotierstoffe enthält, die mit einer Io
nenimplantation mit einer Dosis von 1011 bis 1015/cm2 in die
Driftzone eingebracht sind.
9. Halbleiterschaltung nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß
die Grabenisolationen (5, 5a) des MOSFETs (2) den Drain-
Bereich (D) auf der Oberfläche des Halbleitersubstrats (1)
ganz umschließt.
10. Halbleiterschaltung nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß
der MOSFET (2) zwischen dem Source-Bereich (5) und dem Gate-
Bereich (G) eine weitere Grabenisolation (7, 7a) und eine dar
unter verlaufende weitere Driftzone (6) aufweist.
11. Halbleiterschaltung nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß
der MOSFET (2) für eine Betriebsspannung von 10 bis 25 Volt
dimensioniert ist.
12. Halbleiterschaltung nach Anspruch 11,
dadurch gekennzeichnet, daß
der MOSFET (2) eine Gate-Länge von 0,25 bis 1,5 µm besitzt.
13. Halbleiterschaltung nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß
der MOSFET (2) für eine Betriebsspannung von mehr als 40 Volt
dimensioniert ist und daß der Gate-Bereich (G) sich teilweise
über die Grabenisolation (5) des MOSFETs erstreckt.
14. Verfahren zur Herstellung einer Halbleiterschaltung mit
einem MOSFET (2), der zwischen einem Gate-Bereich (G) und ei
nem Drain-Bereich (D) eine Driftzone (4) aufweist, wobei die
folgenden Schritte der Reihe nach ausgeführt werden:
- a) Aufbringen einer Maske (8) auf ein Halbleitersub strat (1),
- b) Strukturieren der Maske und Ätzen eines ersten (3) und eines zweiten Grabens (5) in das Halbleitersubstrat (1)
- c) Einbringen einer Implantation (4) unter den zweiten Graben (5),
- d) Füllen des ersten und des zweiten Grabens in der Weise, daß beide Gräben (3, 5) elektrisch isolierend sind,
- e) Entfernen der Maske (8),
- f) Erzeugen eines bis an eine erste Seitenwand (10) des zweiten Grabens (5) heranreichenden Gate-Bereichs (G),
- g) Erzeugen eines bis an eine zweite, gegenüberliegende Seitenwand (11) des zweiten Grabens (5) heranreichenden Drain-Bereichs (D),
- h) Fertigstellen eines MOSFETs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001120052 DE10120052A1 (de) | 2001-04-24 | 2001-04-24 | Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001120052 DE10120052A1 (de) | 2001-04-24 | 2001-04-24 | Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10120052A1 true DE10120052A1 (de) | 2002-10-31 |
Family
ID=7682531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001120052 Ceased DE10120052A1 (de) | 2001-04-24 | 2001-04-24 | Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10120052A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005030875A1 (de) * | 2005-06-15 | 2007-01-04 | Infineon Technologies Ag | Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts |
CN105448990A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19535140A1 (de) * | 1994-09-21 | 1996-03-28 | Fuji Electric Co Ltd | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung |
US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
FR2770687A1 (fr) * | 1997-11-04 | 1999-05-07 | Motorola Semiconducteurs | Dispositif a semiconducteur lateral et son procede de formation |
US6194772B1 (en) * | 1999-05-12 | 2001-02-27 | United Microelectronics Corp. | High-voltage semiconductor device with trench structure |
-
2001
- 2001-04-24 DE DE2001120052 patent/DE10120052A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
DE19535140A1 (de) * | 1994-09-21 | 1996-03-28 | Fuji Electric Co Ltd | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung |
FR2770687A1 (fr) * | 1997-11-04 | 1999-05-07 | Motorola Semiconducteurs | Dispositif a semiconducteur lateral et son procede de formation |
US6194772B1 (en) * | 1999-05-12 | 2001-02-27 | United Microelectronics Corp. | High-voltage semiconductor device with trench structure |
Non-Patent Citations (2)
Title |
---|
WIDMANN D., u.a.: Technologie hochintegrierter Schaltungen, Springer Verlag 1996, 2. Aufl. ISBN 3-540-593574-8, S. 66 u. 67 * |
ZITOUNI M., u.a.: A new device for smart power integrated circuits: the trench lateral DMOSFET. In: Int. Semiconductor Conference 1998, Procee- dings CAS '98, Vol. 1, 1998, S. 137-140 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005030875A1 (de) * | 2005-06-15 | 2007-01-04 | Infineon Technologies Ag | Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts |
CN105448990A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
CN105448990B (zh) * | 2014-08-26 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19749345C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE3932621C2 (de) | Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10051600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur | |
DE112005003584B4 (de) | Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors | |
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
EP1719184B1 (de) | Hochvolt-pmos-transistor | |
DE102004062862A1 (de) | Transistor einer Halbleitervorrichtung und Verfahren zur Herstellung desselben | |
DE102005030875A1 (de) | Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts | |
DE10345347A1 (de) | Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil | |
DE3937502A1 (de) | Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung | |
DE69938381T2 (de) | Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD) | |
DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE69836941T2 (de) | Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal | |
EP1138085B1 (de) | Feldeffektgesteuerter transistor und verfahren zu dessen herstellung | |
DE102004058603A1 (de) | EEPROM-Zelle, EEPROM-Bauelementstruktur und Herstellungsverfahren | |
DE10341062A1 (de) | Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben | |
DE4101130A1 (de) | Mos-feldeffekttransistor und verfahren zu dessen herstellung | |
DE4112044A1 (de) | Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese | |
DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur | |
DE10215365B4 (de) | Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben | |
DE19805692C2 (de) | Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben | |
DE69212897T2 (de) | Herstellungsverfahren für MIS-Halbleiterbauelement | |
DE10310571A1 (de) | Vertikaler MOSFET mit asymmetrisch abgestufter Kanaldotierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |